[go: up one dir, main page]

JP4928098B2 - 強誘電体キャパシタの製造方法 - Google Patents

強誘電体キャパシタの製造方法 Download PDF

Info

Publication number
JP4928098B2
JP4928098B2 JP2005225482A JP2005225482A JP4928098B2 JP 4928098 B2 JP4928098 B2 JP 4928098B2 JP 2005225482 A JP2005225482 A JP 2005225482A JP 2005225482 A JP2005225482 A JP 2005225482A JP 4928098 B2 JP4928098 B2 JP 4928098B2
Authority
JP
Japan
Prior art keywords
barrier layer
electrode
ferroelectric
orientation
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005225482A
Other languages
English (en)
Other versions
JP2007042871A (ja
Inventor
博明 田村
宏之 三井
立雄 沢崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005225482A priority Critical patent/JP4928098B2/ja
Priority to US11/459,742 priority patent/US7547629B2/en
Publication of JP2007042871A publication Critical patent/JP2007042871A/ja
Application granted granted Critical
Publication of JP4928098B2 publication Critical patent/JP4928098B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/60Capacitors
    • H10D1/68Capacitors having no potential barriers
    • H10D1/692Electrodes
    • H10D1/696Electrodes comprising multiple layers, e.g. comprising a barrier layer and a metal layer
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/60Capacitors
    • H10D1/68Capacitors having no potential barriers
    • H10D1/692Electrodes
    • H10D1/694Electrodes comprising noble metals or noble metal oxides

Landscapes

  • Semiconductor Memories (AREA)

Description

本発明は、強誘電体キャパシタおよびその製造方法、ならびに強誘電体メモリ装置に関する。
強誘電体メモリ装置(FeRAM)は、低電圧および高速動作が可能な不揮発性メモリであり、メモリセルが1トランジスタ/1キャパシタ(1T/1C)で構成できるため、DRAMなみの集積化が可能であることから、大容量不揮発性メモリとして期待されている。
強誘電体メモリ装置を構成する強誘電体キャパシタの強誘電体特性を最大限に発揮させるには、強誘電体キャパシタを構成する各層の結晶配向性が極めて重要である。
特開2000−277701号公報
本発明の目的は、強誘電体キャパシタを構成する各層の結晶配向性が良好に制御された強誘電体キャパシタおよびその製造方法、ならびに強誘電体メモリ装置を提供することである。
本発明の強誘電体キャパシタの製造方法は、(a)第1バリア層を形成する工程と、(b)前記第1バリア層を窒化して、窒化物からなる第2バリア層を形成する工程と、(c)前記第2バリア層の上方に第1電極を形成する工程と、(d)前記第1電極の上に強誘電体膜を形成する工程と、(e)前記強誘電体膜の上に第2電極を形成する工程と、を含む。
本発明の強誘電体キャパシタの製造方法によれば、第1バリア層を窒化して、窒化物からなる第2バリア層を形成することにより、下方の結晶構造が反映されていない第2バリア層を得ることができる。さらに、この第2バリア層の上に第1電極および強誘電体膜を形成することにより、第2バリア層の結晶構造を反映させた第1電極および強誘電体膜を形成することができ、かつ、下層の結晶構造が反映されていない前記第1電極を設けることができる。すなわち、所定の結晶配向を有する第2バリア層を形成することにより、所望の結晶配向を有する強誘電体膜を形成することができる。これにより、ヒステリシス特性に優れた強誘電体キャパシタを得ることができる。
ここで、上記本発明の強誘電体キャパシタの製造方法において、前記(a)において、前記第1バリア層をプラグ上に形成することができる。
ここで、上記本発明の強誘電体キャパシタの製造方法において、前記(b)において、窒素を含む雰囲気中で前記第1バリア層をアニールすることにより、該第1バリア層を窒化することができる。
ここで、上記本発明の強誘電体キャパシタの製造方法において、前記(b)において、前記アニールを350〜650℃で行なうことができる。
ここで、上記本発明の強誘電体キャパシタの製造方法において、前記第1バリア層は、チタンおよびアルミニウムを含み、前記第2バリア層は、チタンおよびアルミニウムの窒化物であることができる。前記材料は酸素バリア性を有するため、前記バリア層として好適である。この場合、前記第1バリア層は、構成元素として、チタンを70原子%以上含むことができる。また、この場合、前記(a)の前に、(f)アンモニアガスのプラズマを励起して、前記第1バリア層が形成される層の表面に、該プラズマを照射する工程をさらに含むことができる。
本発明の強誘電体キャパシタは、窒化物からなるバリア層の上に設けられた第1電極と、前記第1電極の上に設けられた強誘電体膜と、前記強誘電体膜の上に設けられた第2電極と、を含む。
本発明の強誘電体キャパシタによれば、所定の結晶配向を有する第2バリア層と、所望の結晶配向を有する強誘電体膜とを含む。これにより、ヒステリシス特性に優れている。
ここで、上記本発明の強誘電体キャパシタにおいて、前記バリア層は、チタン、アルミニウム、およびタンタルのうち少なくとも1つ以上を構成元素として含むことができる。
ここで、上記本発明の強誘電体キャパシタにおいて、前記バリア層は、チタンおよびアルミニウムの窒化物であることができる。この場合、前記バリア層の組成は、Ti(1−x)Al(ここで、0<x≦30であり、かつ、0<yである)であることができる。
本発明の強誘電体メモリ装置は、スイッチングトランジスタと、前記スイッチングトランジスタと電気的に接続されたプラグと、前記プラグ上に設けられた、上記本発明の強誘電体キャパシタと、を含む。
本発明の強誘電体メモリ装置によれば、前記プラグ上に設けられた上記本発明の強誘電体キャパシタを含むことにより、前記バリア層の結晶構造を反映させた前記第1電極が設けられている。これにより、前記第1電極上に、結晶配向性に優れた強誘電体膜が設けられているため、ヒステリシス特性に優れている。
以下、本発明に好適な実施形態について、図面を参照しながら説明する。
1.強誘電体メモリ装置
図1は、本発明の一実施の形態の強誘電体メモリ装置100を模式的に示す断面図である。図1に示すように、強誘電体メモリ装置100は、強誘電体キャパシタ30と、プラグ20と、強誘電体キャパシタ30のスイッチングトランジスタ18とを含む。なお、本実施形態においては、1T/1C型のメモリセルについて説明するが、本発明が適用されるのは1T/1C型のメモリセルに限定されない。
トランジスタ18は、ゲート絶縁層11と、ゲート絶縁層11上に設けられたゲート導電層13と、ソース/ドレイン領域である第1および第2不純物領域17,19とを含む。また、プラグ20はスイッチングトランジスタ18と電気的に接続されている。
強誘電体キャパシタ30は、窒化物からなるバリア層12の上方に設けられた第1電極32と、第1電極32の上に設けられた強誘電体膜34と、強誘電体膜34の上に設けられた第2電極36とを含む。
また、この強誘電体キャパシタ30は、絶縁層26に設けられたプラグ20の上に設けられている。このプラグ20は、第2不純物領域19の上に形成されている。プラグ20は、開口部24と、開口部24内に設けられた導電層22とを含む。導電層22は例えば、タングステン,モリブデン,タンタル,チタン,ニッケルなどの高融点金属からなり、タングステンからなることが好ましい。
バリア層12は、少なくとも一部がプラグ20上に設けられている。バリア層12は、酸素バリア性を有する窒化物からなる。このバリア層20は、チタン、アルミニウム、およびタンタルのうち少なくとも1つ以上を構成元素として含むことが好ましい。バリア層12の構成材料としては、例えば、TiAlN,TiN,TaNを挙げることができ、なかでも、チタンおよびアルミニウムの窒化物(TiAlN)であることがより好ましい。バリア層12がTiAlNからなる場合、バリア層12におけるチタン,アルミニウム,窒素の組成(原子比)は、Ti(1−x)Al(ここで、0<x≦30であり、かつ、0<yである)であるのがさらに好ましい。この場合、自己配向性が高く、かつ、耐酸化性に優れたバリア層12とすることができる。また、バリア層12がTiAlNからなる場合、バリア層12の結晶配向性は(111)配向であることが好ましい。
また、下層の結晶構造の影響を受けないためには、バリア層12の膜厚は少なくとも20nmであることが好ましく、例えば、100〜200nmであることがより好ましい。
第1電極32は白金、ルテニウム、ロジウム、パラジウム、オスミウム、およびイリジウムから選ばれる少なくとも1種の金属からなることができ、好ましくは白金またはイリジウムからなり、より好ましくはイリジウムからなる。また、第1電極32は、単層膜でもよいし、または積層した多層膜でもよい。第1電極32aの少なくとも一部が結晶からなる場合、その結晶における結晶配向が、バリア層12の結晶配向と等しいことが好ましい。この場合、強誘電体膜34の結晶配向が、第1電極32aの結晶における結晶配向と等しいことが好ましい。例えば、バリア層12がTiAlNからなり、バリア層12の結晶配向が(111)配向である場合、第1電極32の少なくとも一部が結晶性であり、その結晶配向が(111)配向であることが好ましい。この構成によれば、第1電極32上に強誘電体膜34を形成する際に、強誘電体膜34の結晶配向を(111)配向にすることが容易になる。
強誘電体膜34は、強誘電体物質を含む。この強誘電体物質は、ペロブスカイト型の結晶構造を有し、A1−b1−aの一般式で示されることができる。Aは、Pbを含む。Bは、ZrおよびTiのうちの少なくとも1つからなる。Xは、V、Nb、Ta、Cr、Mo、およびWのうちの少なくとも1つからなる。強誘電体膜102に含まれる強誘電体物質としては、強誘電体膜として使用可能な公知の材料を使用することができ、例えば、(Pb(Zr,Ti)O)(PZT)、SrBiTa(SBT)、(Bi,La)Ti12(BLT)が挙げられる。
中でも、強誘電体膜34の材料としてはPZTが好ましく、この場合、素子の信頼性の観点から、第1電極32はイリジウムであるのがより好ましい。
また、強誘電体膜34としてPZTを用いる場合、より大きな自発分極量を獲得するため、PZTにおけるチタンの含有量がジルコニウムの含有量より多いことがより好ましい。このような組成のPZTは正方晶に属し、その自発分極軸はc軸となるが、c軸と直交するa軸配向成分が同時に存在するため、c軸配向させたときは、a軸配向成分が分極反転に寄与しないため、強誘電特性が損なわれるおそれがある。この場合、強誘電体膜34に用いられるPZTの結晶配向を(111)配向にすることにより、a軸配向成分を分極反転に寄与させることができる。よって、強誘電体膜34がPZTからなり、PZTにおけるチタンの含有量がジルコニウムの含有量より多い場合、ヒステリシス特性が良好である点で、PZTの結晶配向が(111)配向であるのが好ましい。
第2電極36は、第1電極32に使用可能な材料として例示した上記材料からなることができ、あるいは、アルミニウム,銀,ニッケルなどからなることができる。また、第2電極36は、単層膜でもよいし、または積層した多層膜でもよい。好ましくは、第2電極36は、白金、あるいはイリジウムオキサイドとイリジウムとの積層膜からなる。
本発明の強誘電体キャパシタ30によれば、所定の結晶配向を有し、バリア層12と、所望の結晶配向を有する強誘電体膜34とを含む。これにより、ヒステリシス特性に優れている。すなわち、本発明の強誘電体キャパシタ30によれば、第1電極32がバリア層12上に設けられることにより、第1電極32の結晶配向性を高めることができる。その結果、第1電極32上に、結晶配向性に優れた強誘電体膜34を設けることができるため、ヒステリシス特性に優れている。
特に、上述したように、強誘電体膜34がPZTからなり、PZTにおけるチタンの含有量がジルコニウムの含有量より多い場合、ヒステリシス特性が良好である点で、PZTの結晶配向が(111)配向であるのが好ましい。本実施の形態の強誘電体キャパシタ30によれば、結晶配向が(111)配向であるバリア層12がプラグ20上に設けられていることにより、第1電極32および強誘電体膜34の結晶配向を(111)配向にすることが容易である。以上の理由により、本実施の形態の強誘電体キャパシタ30はヒステリシス特性に優れている。
また、本発明の強誘電体キャパシタ30によれば、バリア層12が、タングステンからなる導電層22の結晶構造を反映せずに存在し(例えば、バリア層12がTiAlNからなる場合、(111)配向した状態で存在する)、第1電極32が、このバリア層12を介してプラグ20上に設けられていることにより、下層(プラグ20)の結晶構造が反映されていない第1電極32を設けることができる。すなわち、本実施の形態の強誘電体キャパシタ30は、プラグ20上に設けられているが、第1電極32には、下層(プラグ20)の結晶構造が反映されていない。
ここで、強誘電体キャパシタ30の第1電極32がプラグ20の導電層22上に直接配置されている場合を仮に想定する。この場合、導電層22が、結晶性が高い材料からなる場合、導電層20の結晶配向が第1電極32の結晶配向に影響を及ぼすことがある。例えば、プラグ20の導電層22がタングステンからなる場合、タングステンは結晶性が高いため、このタングステンからなる導電層22上に第1電極32が直接設けられると、導電層22の結晶構造が第1電極32の結晶構造に影響を及ぼし、第1電極32を所望の結晶構造にすることが困難となる。さらに、第1電極32上には強誘電体膜34が設けられているため、第1電極32の結晶配向が、強誘電体膜34の結晶配向に影響を及ぼすことがある。この場合、第1電極32の結晶配向を反映した強誘電体膜34の結晶配向により、望まない方向に分極が生じる結果、強誘電体キャパシタ30のヒステリシス特性が低下することがある。
これに対して、本実施の形態の強誘電体キャパシタ30によれば、窒化物からなるバリア層12がプラグ20の導電層22上に設けられていることにより、プラグ20の導電層22の結晶配向が、第1電極32および強誘電体膜34の結晶配向を反映するのを防止することができる。これにより、ヒステリシス特性に優れた強誘電体キャパシタ30を得ることができる。
なお、プラグ20の断面積が同じである場合、強誘電体キャパシタ30の平面面積が小さくなるほど、プラグ20の断面積に対する強誘電体キャパシタ30の平面面積の割合が小さくなるため、プラグ20の導電層22の結晶配向に起因して、第1電極32から強誘電体膜34に及ぼされる結晶配向の問題は深刻化する。したがって、本実施の強誘電体キャパシタ30によれば、上述した理由により、より微細化された場合においても、ヒステリシス特性の低下を防止することができる点で有用である。
2.強誘電体メモリ装置の製造方法
次に、図1に示す強誘電体メモリ装置100の製造方法について、図面を参照して説明する。図2(a)〜(f)はそれぞれ、図1に示される強誘電体メモリ装置100に含まれる強誘電体キャパシタ30の一製造工程を模式的に示す断面図である。なお、図2(a)〜(f)においては、図1の強誘電体メモリ装置100のうち、絶縁層26およびプラグ20近傍のみを示している。
まず、トランジスタ18およびプラグ20を形成する(図1参照)。より具体的には、半導体基板10にトランジスタ18を形成し、次いでトランジスタ18上に絶縁層26を積層する。次いで、絶縁層26に開口部24を形成し、この開口部24に導電層22を埋め込むことにより、プラグ20を形成する。導電層22の埋め込みは例えば、CVD法またはスパッタリング法を用いて行なうことができる。
次に、強誘電体キャパシタ30を形成する。本実施の形態にかかる強誘電体キャパシタ30の製造方法は、(a)第1バリア層14aを形成する工程と、(b)第1バリア層14aを窒化して、窒化物からなる第2バリア層12aを形成する工程と、(c)第2バリア層12aの上方に第1電極32aを形成する工程と、(d)第1電極32aの上に強誘電体膜34aを形成する工程と、(e)強誘電体膜34aの上に第2電極36aを形成する工程と、を含む。
まず、図2(a)に示すように、必要に応じて、アンモニアガスのプラズマを励起して、第1バリア層14aを形成する前に、第1バリア層14aが形成される層の表面14sに、該プラズマを照射する。このアンモニアプラズマ処理により、表面14sが−NHで終端され、後述する工程で第1バリア層14aを成膜する際に、第1バリア層14aを構成する原子が表面14s上でマイグレーションし易くなる。その結果、第1バリア層14aの構成原子がその自己配向性に起因して、規則的な配列(ここでは最密充填)になるように促進され、結晶配向性に優れた第1バリア層14aを成膜することができると推測される。
次に、図2(b)に示すように、絶縁層26およびプラグ20上に、第1バリア層14aを成膜する。第1バリア層14aの成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、スパッタリング法やCVD法が挙げられる。また、第1バリア層14aを成膜する際の基板温度は、その材質に応じて適宜選択が可能である。
例えば、チタンおよびアルミニウムの窒化物からなる第1バリア層14aを形成する場合、不活性雰囲気(例えば、アルゴン)中で、スパッタリング法により第1バリア層14aを形成することができる。この場合、第1バリア層14aを成膜する際の基板温度は、(111)配向を有する点で、室温から400℃の間であることが好ましく、100〜400℃の間がより好ましく、100〜300℃の間がさらに好ましい。また、第1バリア層14aは、チタンおよびアルミニウムを含む場合、第1バリア層14aは、構成元素として、チタンを70原子%以上含むことが好ましく、例えば、チタンを70〜90原子%、アルミニウムを30〜10原子%含むことがより好ましい。ここで、第1バリア層14aがチタンを70原子%以上含むことにより、後述する窒化工程において、(111)配向を有する第2バリア層12aを得ることができる。ここで、(111)配向性を有する第2バリア層12aが得られる理由としては、第1バリア層14aがチタンを70原子%以上含む場合、第1バリア層14aを構成するTiAlがその自己配向性が強く発現する結果、(001)配向を有する。このため、後述する窒化工程において、第1バリア層14aのTiAlが(001)配向を有する状態で、その隙間に窒素原子が入り込むことにより、(111)配向を有する第2バリア層12aを得ることができると推測される。
上述したように、表面14sにアンモニアプラズマ処理を施した後、第1バリア層14aを成膜することにより、結晶配向性に優れた第1バリア層14aを成膜することができる。
次いで、図2(c)に示すように、第1バリア層14aを窒化して、窒化物からなる第2バリア層12aを形成する。第2バリア層12aの窒化方法としては、その材質に応じて適宜選択が可能であるが、例えば、窒素を含む雰囲気中で第1バリア層14aをアニールすることにより、第1バリア層14aを窒化する方法が挙げられる。ここで、アニールは第1バリア層14aの融点未満で行なうことが好ましい。この温度範囲でアニールを行なうことにより、第1バリア層14aの結晶配向を保持した状態で、第1バリア層14aを構成する結晶格子の隙間に窒素原子を導入することができる。これにより、第2バリア層12aを得ることができる。より具体的には、アニールは、350〜650℃で行なうのがより好ましく、500〜650℃で行なうのがさらに好ましい。
例えば、第1バリア層14aがチタンおよびアルミニウムを含む場合(例えばTiAl)、第2バリア層12aは、チタンおよびアルミニウムの窒化物(例えばTiAlN)であることができる。第1バリア層14aがTiAlからなる場合、このTiAlは六方晶に属し、(001)配向である。また、この第1バリア層12aを窒化して得られた第2バリア層12aはTiAlN(面心立方晶)からなり、このTiAlNは、原料であるTiAl(第1バリア層14a)の配向性に影響されて、(111)配向となる。
上述したように、強誘電体膜34がPZTからなり、PZTにおけるチタンの含有量がジルコニウムの含有量より多い場合、ヒステリシス特性が良好である点で、PZTの結晶配向は(111)配向であるのが好ましい。よって、第2バリア層12aの結晶配向を(111)配向にすることにより、第1電極32aおよび強誘電体膜34aともに(111)配向にすることができるため、ヒステリシス特性に優れた強誘電体キャパシタ30を得ることができる。
次いで、図2(d)に示すように、第2バリア層12a上に第1電極32aを形成する。ここで、第1電極32aを結晶性の第2バリア層12a上に形成することにより、第1電極32aの結晶性が著しく向上し、かつ、第2バリア層12aの結晶配向性を第1電極32aに反映させることができる。例えば、第2バリア層12aの結晶配向が(111)配向である場合、第1電極32aの少なくとも一部、(111)配向を有する結晶からなるように形成することができる。
第1電極32aの成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、スパッタリング法やCVD法が挙げられる。
次いで、図2(e)に示すように、第1電極32a上に強誘電体膜34aを形成する。ここで、強誘電体膜34aを第1電極32a上に形成することにより、第1電極32aの結晶配向性を強誘電体膜34aに反映させることができる。例えば、第1電極32aの少なくとも一部が(111)配向を有する結晶からなる場合、第2バリア層12aを(111)配向に形成することができる。
強誘電体膜34aの成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、スピンオン法,スパッタリング法,MOCVD法が挙げられる。
次いで、図2(f)に示すように、強誘電体膜34a上に第2電極36aを形成する。第2電極36aの成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、スパッタリング法やCVD法が挙げられる。その後、所定のパターンのレジスト層R1を第2電極36a上に形成し、このレジスト層R1をマスクとして、フォトリソグラフィ法によりパターニングを行なう。これにより、(第2)バリア層12上に設けられた第1電極32と、第1電極32上に設けられた強誘電体膜34と、強誘電体膜34上に設けられた第2電極36とを有する、スタック型の強誘電体キャパシタ30が得られる(図1参照)。
以上説明したように、本実施の形態の強誘電体キャパシタ30の製造方法によれば、第1バリア層14aを窒化して、窒化物からなる第2バリア層12aを形成することにより、第2バリア層12aの結晶構造を反映させた第1電極32aおよび強誘電体膜34aを形成することができる。すなわち、所定の結晶配向を有する第2バリア層12aを形成することにより、所望の結晶配向を有する強誘電体膜34aを形成することができる。これにより、ヒステリシス特性に優れた強誘電体キャパシタ30を得ることができる。
また、本実施の形態の強誘電体キャパシタ30の製造方法によれば、窒化物からなる第2バリア層12aの上方に第1電極32aを形成することにより、下層の結晶構造が反映されていない第1電極32aを簡便な方法にて形成することができる。
3.実施例
以下、実施例に基づいて本発明をさらに具体的に説明するが、本発明はこれらの実施例に限定されるものではない。
3.1.実施例1,2
本実施例においては、図1,図2(a)および図2(b)に示す工程にしたがって、トランジスタ18、絶縁層26、およびプラグ20を形成したうえで、プラグ20上に第2バリア層12aを成膜した。
まず、半導体基板(シリコン基板)10にトランジスタ18を形成し、次いでトランジスタ18上に絶縁層26を積層した。次いで、絶縁層26に開口部24を形成し、この開口部24にCVD法によりタングステンを充填した後、化学的機械的研磨によって、絶縁層26の表面より上方のタングステンを研磨することにより、導電層22を形成した。以上の工程により、プラグ20を形成した(図1参照)。
次に、絶縁層26およびプラグ20上に、スパッタリング法により、チタンおよびアルミニウムを含む第1バリア層14a(TiAl)を成膜した。この成膜工程においては、アルゴンガス100%を雰囲気として用い、ターゲットとしてTiAlを選択した。なお、ターゲットにおけるチタンとアルミニウムの比率が、Ti/Al=70:30(原子比)の場合を実施例1とし、Ti/Al=60:40(原子比)の場合を実施例2とした。
また、第1バリア層14aの成膜条件は、アルゴンガスの流量が50[sccm]であり,成膜パワーが1.0[kW]であり,かつ、基板温度を100[℃],200[℃],300[℃],400[℃]の4通りの温度にて第1バリア層14aの成膜を行なった。
各温度で成膜されたバリア層AのXRD(X線回折)パターンを、図3(a)および図3(b)に示す。図3(a)は実施例1の結果であり、図3(b)は実施例2の結果である。
図3(a)および図3(b)によれば、実施例1,2のいずれにおいて得られた第1バリア層14aにおいて、2θ=37°付近に新たなピークが観測された。このピークは、(111)配向を有する結晶のTiAlであると推測される。また、実施例2で得られた第1バリア層14aよりも、実施例1で得られた第1バリア層14aのほうが、結晶配向性に優れていることが確認された。特に、実施例1で得られた第1バリア層14aにおいては、基板温度が200℃にて成膜された場合、結晶配向性が高いことが確認された。
以上の結果から、ターゲットのチタン含有量が多いほど、結晶配向性に優れていること、ならびに、ターゲットにおけるチタンおよびアルミニウムの組成がTi/Al=70:30(原子比)の場合、基板温度が200℃において、(111)配向性に優れた第1バリア層14aを得られることが明らかになった。
3.2.実施例3
本実施例においては、図2(c)に示す工程にしたがって、実施例1で得られた第1バリア層14aに対して、窒素雰囲気下でアニールすることにより、TiAlNからなる第2バリア層12aを成膜した。ここで、窒素雰囲気下でのアニールは、窒素雰囲気下、650℃にて2分間ランプアニールすることにより行なった。
また、比較例1として、反応性スパッタリング法により、TiAlNからなるバリア層を成膜した。ここで、反応性スパッタリングは、アルゴンガスの流量を50[sccm]とし,成膜パワーを1.0[kW]とし、かつ、基板温度を400[℃]として行なった。
本実施例および比較例1で得られた第2バリア層12aのXRD(X線回折)パターンをそれぞれ、図4(a)および図4(b)に示す。なお、図4(a)および図4(b)において、2θ=33°付近に観測されるピークは基板10のSiである。
図4(a)によれば、本実施例にて得られた第2バリア層12aでは、2θ=37°付近にピークが観測された。このピークは、(111)配向を有する結晶のTiAlであると推測される。一方、図4(b)によれば、比較例1にて得られたバリア層では、2θ=37°付近にピークが観測されたものの、本実施例にて得られた第2バリア層と比較して、前記ピークの高さが著しく小さかった。
以上の結果より、本実施例によれば、第1バリア層14aを窒化することにより、(111)配向を有するTiAlNからなる第2バリア層12aが得られたことが確認された。
上記のように、本発明の実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。したがって、このような変形例はすべて本発明の範囲に含まれるものとする。
例えば、本実施の形態の強誘電体キャパシタおよびその製造方法は例えば、圧電素子等に含まれるキャパシタに応用することができる。
本発明の一実施の形態の強誘電体メモリ装置を模式的に示す断面図。 (a)〜(f)はそれぞれ、図1に示される強誘電体メモリ装置に含まれる強誘電体キャパシタの一製造工程を模式的に示す断面図。 (a)および(b)はそれぞれ、実施例1,2において、異なる基板温度にて成膜された第1バリア層のXRDパターンを示す。 (a)および(b)はそれぞれ、実施例3および比較例1において、異なる基板温度にて成膜された(第2)バリア層のXRDパターンを示す。
符号の説明
10 半導体基板、 11 ゲート絶縁層、 12,12a (第2)バリア層、 13 ゲート導電層、 14,14a 第1バリア層、 14s 第1バリア層の表面、 15 サイドウォール絶縁層、 16 素子分離領域、 17 第1不純物領域、 18 トランジスタ、 19 第2不純物領域、 20 プラグ、 22 導電層、 24 開口部、 26 絶縁層、 30 強誘電体キャパシタ、 32,32a 第1電極、 34,34a 強誘電体膜、 36,36a 第2電極、 100 強誘電体メモリ装置、 R1 レジスト層

Claims (2)

  1. (a)チタンおよびアルミニウムからなる第1バリア層を、スパッタリング法により形成する工程と、
    (b)窒素を含む雰囲気中で前記第1バリア層の融点未満にて前記第1バリア層をアニールすることにより、前記第1バリア層を窒化して、チタンおよびアルミニウムの窒化物からなる第2バリア層を形成する工程と、
    (c)前記第2バリア層の上方に第1電極を形成する工程と、
    (d)前記第1電極の上に強誘電体膜を形成する工程と、
    (e)前記強誘電体膜の上に第2電極を形成する工程と、
    を含み、
    前記第1バリア層におけるチタンとアルミニウムの割合がそれぞれ、チタン70〜90原子%、アルミニウム30〜10原子%であり、
    前記(a)において、前記第1バリア層を成膜する際の基板温度は、100〜300℃であり、
    前記(b)において、前記アニールを350〜650℃で行ない、
    前記(a)において、前記第1バリア層をプラグ上に形成する、強誘電体キャパシタの製造方法。
  2. 請求項において、
    前記(a)の前に、(f)アンモニアガスのプラズマを励起して、前記第1バリア層が形成される層の表面に、該プラズマを照射する工程をさらに含む、強誘電体キャパシタの製造方法。
JP2005225482A 2005-08-03 2005-08-03 強誘電体キャパシタの製造方法 Expired - Fee Related JP4928098B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005225482A JP4928098B2 (ja) 2005-08-03 2005-08-03 強誘電体キャパシタの製造方法
US11/459,742 US7547629B2 (en) 2005-08-03 2006-07-25 Ferroelectric capacitor and its manufacturing method and ferroelectric memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005225482A JP4928098B2 (ja) 2005-08-03 2005-08-03 強誘電体キャパシタの製造方法

Publications (2)

Publication Number Publication Date
JP2007042871A JP2007042871A (ja) 2007-02-15
JP4928098B2 true JP4928098B2 (ja) 2012-05-09

Family

ID=37716878

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005225482A Expired - Fee Related JP4928098B2 (ja) 2005-08-03 2005-08-03 強誘電体キャパシタの製造方法

Country Status (2)

Country Link
US (1) US7547629B2 (ja)
JP (1) JP4928098B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007081378A (ja) * 2005-08-17 2007-03-29 Fujitsu Ltd 半導体装置とその製造方法、および薄膜装置
JP2009302333A (ja) * 2008-06-13 2009-12-24 Seiko Epson Corp 強誘電体メモリ装置の製造方法
US20110266529A1 (en) 2010-04-27 2011-11-03 The Trustees Of Princeton University Remote doping of organic thin film transistors
JP6129826B2 (ja) 2011-06-14 2017-05-17 ジョージア テック リサーチ コーポレイション ビス−金属サンドイッチ化合物による有機半導体のn−ドーピング

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5886724A (ja) * 1981-11-18 1983-05-24 Nec Corp 電極および配線の製造方法
JP3474352B2 (ja) * 1996-03-18 2003-12-08 株式会社東芝 薄膜キャパシタ及び半導体装置
JPH1056140A (ja) 1996-08-08 1998-02-24 Sharp Corp 強誘電体メモリ素子及びその製造方法
JPH10214944A (ja) * 1997-01-31 1998-08-11 Sharp Corp 半導体装置の製造方法
KR100324316B1 (ko) * 1999-03-26 2002-02-16 김영환 반도체 소자의 커패시터 및 그 제조방법
JP4143281B2 (ja) * 2001-07-03 2008-09-03 本田技研工業株式会社 多元系セラミックス粉末または焼結体の製造方法
JP3961399B2 (ja) * 2002-10-30 2007-08-22 富士通株式会社 半導体装置の製造方法
JP2004186517A (ja) * 2002-12-05 2004-07-02 Sony Corp 強誘電体型不揮発性半導体メモリ及びその製造方法
US7180141B2 (en) * 2004-12-03 2007-02-20 Texas Instruments Incorporated Ferroelectric capacitor with parallel resistance for ferroelectric memory
US20070040198A1 (en) * 2005-08-17 2007-02-22 Fujitsu Limited Semiconductor device and manufacturing method thereof, and thin film device

Also Published As

Publication number Publication date
JP2007042871A (ja) 2007-02-15
US7547629B2 (en) 2009-06-16
US20070029594A1 (en) 2007-02-08

Similar Documents

Publication Publication Date Title
JP4535076B2 (ja) 強誘電体キャパシタとその製造方法
JP4320679B2 (ja) 強誘電体メモリ装置の製造方法
JP4164700B2 (ja) 強誘電体メモリおよびその製造方法
US7514272B2 (en) Method of manufacturing ferroelectric memory device
JP4124237B2 (ja) 強誘電体メモリ装置の製造方法
US7485473B2 (en) Methods for forming semiconducting device with titanium nitride orientation layer
US20080123243A1 (en) Ferroelectric capacitor
JP4797717B2 (ja) 強誘電体メモリ装置、強誘電体メモリ装置の製造方法
US7547629B2 (en) Ferroelectric capacitor and its manufacturing method and ferroelectric memory device
JP4605056B2 (ja) 強誘電体メモリ装置の製造方法
JP4730541B2 (ja) 強誘電体メモリおよびその製造方法
JP4761031B2 (ja) 強誘電体キャパシタおよびその製造方法、ならびに強誘電体メモリ装置
JP6217260B2 (ja) 半導体装置、及び半導体装置の製造方法
US20080145953A1 (en) Manufacturing method for ferroelectric memory device
JP4613857B2 (ja) 強誘電体メモリ装置、強誘電体メモリ装置の製造方法
JP4816916B2 (ja) 強誘電体メモリおよびその製造方法
JP4802781B2 (ja) 強誘電体メモリ装置の製造方法
JP4683224B2 (ja) 強誘電体メモリの製造方法
JP4858685B2 (ja) 強誘電体メモリおよびその製造方法
JP4697437B2 (ja) 強誘電体メモリおよびその製造方法
JP2018010934A (ja) 半導体装置及びその製造方法
JP4802780B2 (ja) 強誘電体メモリ装置、強誘電体メモリ装置の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080626

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081202

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091021

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100114

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100128

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20100312

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111226

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120210

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150217

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4928098

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees