[go: up one dir, main page]

JPH1056140A - 強誘電体メモリ素子及びその製造方法 - Google Patents

強誘電体メモリ素子及びその製造方法

Info

Publication number
JPH1056140A
JPH1056140A JP8208705A JP20870596A JPH1056140A JP H1056140 A JPH1056140 A JP H1056140A JP 8208705 A JP8208705 A JP 8208705A JP 20870596 A JP20870596 A JP 20870596A JP H1056140 A JPH1056140 A JP H1056140A
Authority
JP
Japan
Prior art keywords
thin film
oxide
ferroelectric memory
ferroelectric
pzt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8208705A
Other languages
English (en)
Inventor
Masaya Osada
昌也 長田
Yasushi Ogimoto
泰史 荻本
Hironori Matsunaga
宏典 松永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP8208705A priority Critical patent/JPH1056140A/ja
Publication of JPH1056140A publication Critical patent/JPH1056140A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【課題】 本発明は、下部電極の剥離がなく、かつ強誘
電体薄膜の膜特性の劣化を抑制できる強誘電体メモリ素
子及びその製造方法を提供することを目的としている。 【解決手段】 半導体基板10上に下部電極、強誘電体
薄膜、及び上部電極が順次積層されて構成された強誘電
体メモリ素子において、下部電極として、Ti,Zr,
Hf,V,Nb,Ta,及びWの窒化物の中から選択さ
れる材料から成る窒化物薄膜4と、該窒化物薄膜4上に
Ptから成るPt薄膜5と、該Pt薄膜5上にRu,I
r,Re,Os,及びRhの中から選択される材料の酸
化物から成る酸化物薄膜6とを備えて構成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、強誘電体薄膜を備
えた強誘電体メモリ素子及びその製造方法に関するもの
である。
【0002】
【従来の技術】強誘電体は、自発分極、高誘電率、電気
光学効果、圧電効果及び焦電効果等の多くの機能をもつ
ことから、広範なデバイス開発に応用されている。例え
ば、その焦電性を利用した赤外線リニアアレイ、その圧
電性を利用した超音波センサ、その電気光学効果を利用
した導波路型光変調器、その高誘電率特性を利用した超
高密度DRAMやMMIC用キャパシタなど、様々な方
面で応用されている。
【0003】そして、近年の薄膜形成技術の進展に伴っ
て、半導体メモリ技術との組み合わせにより、高密度で
かつ高速に動作する強誘電体不揮発性メモリ(FeRA
M)の開発が盛んとなっている。さらに、強誘電体薄膜
を用いた不揮発性メモリの高速書き込み/読み出し、低
電圧動作、及び書き込み/読み出しの繰り返し耐性の高
さ等の点から、従来の不揮発性メモリの置き換えだけで
なく、SRAM、DRAM分野の置き換えも可能なメモ
リとして、その実用化に向けての研究開発も盛んに行わ
れいる。これらのデバイス開発には、残留分極(Pr)
が大きくかつ抗電界(Ec)が小さく、低リーク電流特
性を有し、分極反転の繰り返し耐性の大きな材料が必要
である。
【0004】現在のところ、強誘電体材料としては、3
成分系複合ペロブスカイト酸化物であるPZT(チタン
酸ジルコン酸鉛(Pb(TixZr1-x)O3))が最も
広く用いられており、PZTは良好なヒステリシス特性
を有することでも知られている。
【0005】図8は、従来の強誘電体を用いたスタック
構造のメモリ素子要部断面図である。図8に示すよう
に、この素子は、半導体基板表面にCMOSトランジス
タ部を形成し、その上に、ポリシリコン、Ti薄膜、T
iN薄膜、Pt薄膜、PZT薄膜、及びPt薄膜のそれ
ぞれが順次形成されたものである。この素子のように、
実際のデバイスへの応用に当たっては、キャパシタの電
極を形成することが必要であり、従来の電極材料として
は白金(Pt)が用いられていた。これは、Ptが、P
ZTの高温成膜プロセス時の酸化反応耐性に強いからで
ある。
【0006】また、図8に示したように、高集積化に不
可欠なスタック型セル構造を形成する際に、下部のCM
OSトランジスタ部と上部の強誘電体キャパシタ部との
間には、ポリシリコン等のプラグを用いて電気的に接続
する必要があり、PZT薄膜とポリシリコンプラグとの
間に拡散バリア層としては窒化チタン(TiN)等の窒
化金属薄膜が用いられるのが一般的である。
【0007】
【発明が解決しようとする課題】しかしながら、上記従
来技術においては、TiN薄膜及びPt薄膜が形成され
た基板上にPZT薄膜を形成する際、良好な強誘電特性
を得るためには、酸素を含んだ雰囲気中で600℃以上
の加熱処理を施す必要があり、このとき、TiN薄膜と
Pt薄膜との間で剥離が起こるという問題があった。そ
の原因として、PZT薄膜中の酸素がPt薄膜を透過し
TiN薄膜表面を酸化させるため、その体積膨張によっ
て上部のPt薄膜との間にひずみが生じるためと考えら
れる。
【0008】また、Pt薄膜上に直接PZT薄膜を形成
した膜構造を用いた強誘電体メモリ素子においては、デ
ータの書き換えを繰り返すと、強誘電体薄膜のヒステリ
シス特性が劣化するという、いわゆる強誘電体薄膜の疲
労の問題も報告されている。
【0009】本発明は、上記のような課題を解決するた
めになされたものであって、下部電極の剥離がなく、か
つ強誘電体薄膜の膜特性の劣化を抑制できる強誘電体メ
モリ素子及びその製造方法を提供することを目的として
いる。
【0010】
【課題を解決するための手段】上記課題を解決するた
め、本発明では、半導体基板上に下部電極、強誘電体薄
膜、及び上部電極が順次積層されて構成された強誘電体
メモリ素子において、下部電極として、Ti,Zr,H
f,V,Nb,Ta,及びWの窒化物の中から選択され
る材料から成る窒化物薄膜と、その窒化物薄膜上にPt
から成るPt薄膜と、そのPt薄膜上にRu,Ir,R
e,Os,及びRhの中から選択される材料の酸化物か
ら成る酸化物薄膜とを備えて構成している。
【0011】さらに、本発明では、上記の強誘電体メモ
リ素子において、上部電極として、Ru,Ir,Re,
Os,及びRhの中から選択される材料の酸化物から成
る酸化物薄膜と、該酸化物薄膜上にPtから成るPt薄
膜とを備えて構成している。
【0012】さらに、本発明では、上記の強誘電体メモ
リ素子において、下部電極のRu,Ir,Re,Os,
及びRhの中から選択される材料の酸化物から成る酸化
物薄膜の膜厚を500〜3000Åとしている。
【0013】また、半導体基板上に下部電極、強誘電体
薄膜、及び上部電極を順次形成する強誘電体メモリ素子
の製造方法において、下部電極形成工程が、Ti,Z
r,Hf,V,Nb,Ta,及びWの窒化物の中から選
択される材料から成る窒化物薄膜を形成する工程と、そ
の窒化物薄膜上にPtから成るPt薄膜を形成する工程
と、そのPt薄膜上にRu,Ir,Re,Os,及びR
hの中から選択される材料の酸化物から成る酸化物薄膜
を形成する工程とを含むこととしている。
【0014】さらに、本発明では、上記の強誘電体メモ
リ素子の製造方法において、上部電極形成工程が、R
u,Ir,Re,Os,及びRhの中から選択される材
料の酸化物から成る酸化物薄膜を形成する工程と、その
酸化物薄膜上にPtから成るPt薄膜を形成する工程と
を含むこととしている。
【0015】さらに、本発明では、上記の強誘電体メモ
リ素子の製造方法において、下部電極のRu,Ir,R
e,Os,及びRhの中から選択される材料の酸化物か
ら成る酸化物薄膜の形成工程において、該酸化物薄膜の
膜厚を500〜3000Åにて形成することとしてい
る。
【0016】本発明によれば、上記のように強誘電体メ
モリ素子の電極を構成しているので、強誘電体薄膜が酸
化物材料からなる場合、強誘電体薄膜から下部の薄膜へ
酸素が拡散さんすることを抑制するので、Pt薄膜の剥
離を防止することができ、強誘電体薄膜の膜疲労特性を
向上させ、強誘電体メモリ素子の寿命性能を格段に向上
させることができる。
【0017】
【発明の実施の形態】以下、本発明の実施の一形態につ
いて、図面を参照して説明する。図1は、本発明の第1
の実施形態である強誘電体メモリ素子の概略構造を示す
要部断面図である。図1に示すように、この強誘電体メ
モリ素子は、半導体基板10表面のCMOSトランジス
タ部1の上部に、ポリシリコンプラグ2、導電性膜であ
るTiN薄膜4、Pt薄膜5、導電性酸化物薄膜である
RuO2薄膜6、強誘電体薄膜であるPZT薄膜7、上
部電極であるPt薄膜8がそれぞれ順次形成されている
ものである。なお、本実施形態のものでは、ポリシリコ
ン2とTiN薄膜4との密着性を向上させるため、それ
らの間に、Ti薄膜3が形成されている。
【0018】次に、図1に示した第1の実施形態の強誘
電体メモリ素子のTi薄膜3の形成工程以降の製造方法
について詳細に説明する。まず、半導体基板10(Si
基板)表面にCMOSトランジスタ部1を形成し、その
上部にポリシリコンプラグ2を形成する。そして、この
ポリシリコンプラグ2上に、Ti薄膜3を、スパッタ法
を用いて、アルゴン雰囲気中で200Å蒸着する。その
後、Ti薄膜3上に、TiN薄膜4を、同じくスパッタ
法を用いて、アルゴンと窒素との混合ガス雰囲気中で2
000Å蒸着する。そして、TiN薄膜4の窒化を促進
するため、600℃の窒素雰囲気中でアニールを施す。
【0019】その後、このTiN薄膜4の上に、Pt薄
膜5をスパッタ法によりアルゴン雰囲気中で1000Å
成膜し、更にその上に、RuO2薄膜6を酸素とアルゴ
ンとの混合ガス雰囲気中で反応性スパッタ法により、膜
厚1000Åで形成する。ここで、RuO2薄膜の膜厚
は、500Åより薄いと酸素の拡散抑制効果が著しく減
少してTiN薄膜4とPt薄膜5との剥離が生じ、30
00Åより厚いとRuO2薄膜の膜表面の荒れが増加し
てこの上に形成する強誘電体薄膜の膜特性の劣化を引き
起こし、またエッチング加工精度も劣化するので、50
0Å〜3000Åが好ましい。
【0020】このRuO2薄膜6は、導電性に優れ(比
抵抗値:30〜100μΩcm)、熱安定性や不純物拡
散バリア性を有することが知られている。特に、酸素バ
リア性に優れているので、Pt薄膜5の下部層であるT
iN薄膜4への、PZT薄膜7からの酸素の拡散を抑制
することができるものである。
【0021】次に、上記のようにして形成したRuO2
薄膜6上に、強誘電体薄膜であるPZT薄膜7を形成す
る。このPZT薄膜7の成膜にはゾルゲル法を用い、成
膜後のアニール焼成は酸素と窒素との混合ガス雰囲気中
660℃で30秒間という条件でラピッドサーマルアニ
ーリング(RTA)装置を用いて行ったものであり、こ
のようにして形成したPZT薄膜7の膜厚は2000Å
であった。それから、最後に、上記のPZT薄膜7上
に、Pt薄膜8を、スパッタ法を用いて、アルゴン雰囲
気中で1000Å蒸着し、本実施形態の強誘電体メモリ
素子の作製を完了する。
【0022】ここで、上記のRuO2/Pt/TiN基
板上にPZT薄膜7を成膜しアニール焼成を施した後
に、X線回折パターンを観察した結果を図2に示す。図
2から、PZTのペロブスカイト相による回折ピークで
あるPZT(100),PZT(110),PZT(1
11),PZT(200)だけが観察され、このPZT
薄膜7は、ペロブスカイト相のみが形成され、パイロク
ロア相や他の不純物相が形成されていないことが分か
る。
【0023】次に、上記のRuO2/Pt/TiN基板
上にPZT薄膜7を成膜しアニール焼成を施した後に、
表面走査電子顕微鏡(SEM)により観察した結果を図
3(a)に示す。また、比較例として、本実施形態とは
RuO2薄膜6をしないだけで、その他は上記と同様に
してPt/TiN基板上にPZT薄膜7を成膜しアニー
ル焼成を施した後に、表面走査電子顕微鏡(SEM)に
より観察した結果を図3(b)に示す。図3から、本実
施形態のRuO2薄膜6上に形成したPZT薄膜7は結
晶粒径が0.2μm程度で非常にそろった表面性の良好
な膜が得られているのに対して、RuO2薄膜がない比
較例のものでは膜の剥離やヒロック(突起)が見られ、
これらの観察結果から本発明による効果が顕著に分か
る。すなわち、本実施形態のものでは、RuO2薄膜6
により、PZT薄膜7からの酸素の拡散を抑制し、下部
のTiN薄膜4まで酸素が達しいないことが分かる。
【0024】次に、図4に、上記のようにして作製した
本実施形態の強誘電体メモリ素子のPZT薄膜のヒステ
リシス特性を測定した結果を示す。なお、上部電極の電
極面積は7.8×10-5cm2とした。図4に示すよう
に、本実施形態のものによれば、残留分極値Pr=29
μC/cm2、抗電界Ec=49kV/cmが得られ
た。また、図5に、本実施形態について、周波数100
kHz、デューティー比5%のストレスパルス電圧5V
印加による分極反転に伴う疲労特性を測定した結果を示
す。図5から、蓄積電荷量ΔQは、108サイクル後に
おいても、初期値と比べその変化が0.04μC/cm
2と非常に小さいことが分かる。
【0025】次いで、第2の実施形態として、上記第1
の実施形態のPZT薄膜7と上部電極であるPt薄膜8
との間に、RuO2薄膜9を形成して、RuO2薄膜9と
Pt薄膜8とから上部電極を構成した強誘電体メモリ素
子について説明する。
【0026】上記第1の実施形態のものでは、そのヒス
テリシス特性に非対称性が認められる。この原因の一つ
としては、PZT薄膜の上下で接している電極材料が異
なることに起因しているものと考えられる。そこで、こ
の非対称性を改善するため、PZT薄膜7の上下の電極
を同様にしたものが、第2の実施形態である。
【0027】第2の実施形態の強誘電体メモリ素子の作
製は、上記第1の実施形態のPZT薄膜7の形成のアニ
ール焼成工程まで同様のものであり、その後PZT薄膜
7上に、RuO2薄膜9を、酸素とアルゴンとの混合ガ
ス雰囲気中で反応性スパッタ法により、膜厚1000Å
で形成し、その上にPt薄膜8をアルゴンガス雰囲気中
でスパッタ法により膜厚1000Å成膜したものであ
る。なお、ここで、上部電極を構成するRuO2薄膜8
についても、上記第1の実施形態で説明したのと同様
に、その膜厚は500Å〜3000Åが好ましい。
【0028】第2の実施形態の強誘電体メモリ素子につ
いて、上記第1の実施形態と同様にして、PZT薄膜7
のヒステリシス特性を測定した結果を図7に示す。図7
に示すように、第2の実施形態のものでは、残留分極値
Pr=39μC/cm2、抗電界Ec=35kV/cm
が得られた。これらの結果を上記第1の実施形態のもの
と比較すると、ヒステリシススープの対称性が向上し、
Prも10μC/cm2大きい値となった。また、第2
の実施形態についても、上記第1の実施形態のものと同
様に、周波数100kHz、デューティー比5%のスト
レスパルス電圧5V印加による分極反転に伴う疲労特性
を測定した結果、108サイクル後の蓄積電荷量ΔQは
初期値と比べその変化が0.02μC/cm2と、上記
第1の実施形態のものよりも良好な値が得られた。
【0029】なお、上記第1及び第2の実施形態では、
電極を構成する酸化物導電性薄膜としてRuO2薄膜を
用いたが、これに代えて、酸化インジウム(Ir
2)、酸化オスミウム(OsO2)、酸化レニウム(R
eO2)、又は酸化ロジウム(RhO2)を用いても、上
記第1及び第2の実施形態と同様の効果が得られた。ま
た、RuO2薄膜の作製方法としては、反応性蒸着法や
CVD法を用いたものでも、上記第1及び第2の実施形
態と同様の効果が得られた。また、上記第1及び第2の
実施形態では、強誘電体メモリ素子の下部CMOSトラ
ンジスタ部と上部のキャパシタ部とを電気的に接続する
薄膜として窒化チタン(TiN)薄膜を用いたが、これ
に代えて、Zr,Hf,V,Nb,Ta,及びWの窒化
物でも、剥離等の問題を抑制するという上記第1及び第
2の実施形態と同様の効果が得られた。
【0030】
【発明の効果】以上のように、本発明によれば、電極と
してRuO2薄膜等の導電性薄膜をその一部として構成
することにより、Pt薄膜とTiN薄膜との間等の剥離
を抑制することができる。また、本発明によれば、強誘
電体薄膜の疲労特性を向上させることができるので、寿
命性能が格段に高い強誘電体メモリ素子を実現すること
が可能となる。
【図面の簡単な説明】
【図1】第1の実施形態の強誘電体メモリ素子の概略構
造を示す要部断面図である。
【図2】第1の実施形態のX線回折パターンの観察結果
を示す図である。
【図3】第1の実施形態及び比較例のPZT薄膜表面の
SEM観察による結果を示す電子顕微鏡写真である。
【図4】第1の実施形態のPZT薄膜のヒステリシス特
性の測定結果を示す図である。
【図5】第1の実施形態の蓄積電荷量ΔQの疲労特性の
測定結果を示す図である。
【図6】第2の実施形態の強誘電体メモリ素子の概略構
造を示す要部断面図である。
【図7】第2の実施形態のPZT薄膜のヒステリシス特
性の測定結果を示す図である。
【図8】従来の強誘電体メモリ素子の概略構造を示す要
部断面図である。
【符号の説明】
1 CMOSトランジスタ部 2 ポリシリコンプラグ 3 Ti薄膜 4 TiN薄膜 5 Pt薄膜 6 RuO2薄膜 7 PZT薄膜 8 Pt薄膜 9 RuO2薄膜 10 半導体基板

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板上に下部電極、強誘電体薄
    膜、及び上部電極が順次積層されて構成された強誘電体
    メモリ素子において、 下部電極として、Ti,Zr,Hf,V,Nb,Ta,
    及びWの窒化物の中から選択される材料から成る窒化物
    薄膜と、該窒化物薄膜上にPtから成るPt薄膜と、該
    Pt薄膜上にRu,Ir,Re,Os,及びRhの中か
    ら選択される材料の酸化物から成る酸化物薄膜とを備え
    たことを特徴とする強誘電体メモリ素子。
  2. 【請求項2】 前記上部電極として、Ru,Ir,R
    e,Os,及びRhの中から選択される材料の酸化物か
    ら成る酸化物薄膜と、該酸化物薄膜上にPtから成るP
    t薄膜とを備えたことを特徴とする請求項1に記載の強
    誘電体メモリ素子。
  3. 【請求項3】 前記下部電極のRu,Ir,Re,O
    s,及びRhの中から選択される材料の酸化物から成る
    酸化物薄膜の膜厚が500〜3000Åであることを特
    徴とする請求項1又は2に記載の強誘電体メモリ素子。
  4. 【請求項4】 半導体基板上に下部電極、強誘電体薄
    膜、及び上部電極を順次形成する強誘電体メモリ素子の
    製造方法において、 前記下部電極形成工程が、Ti,Zr,Hf,V,N
    b,Ta,及びWの窒化物の中から選択される材料から
    成る窒化物薄膜を形成する工程と、該窒化物薄膜上にP
    tから成るPt薄膜を形成する工程と、該Pt薄膜上に
    Ru,Ir,Re,Os,及びRhの中から選択される
    材料の酸化物から成る酸化物薄膜を形成する工程とを含
    むことを特徴とする強誘電体メモリ素子の製造方法。
  5. 【請求項5】 前記上部電極形成工程が、Ru,Ir,
    Re,Os,及びRhの中から選択される材料の酸化物
    から成る酸化物薄膜を形成する工程と、該酸化物薄膜上
    にPtから成るPt薄膜を形成する工程とを含むことを
    特徴とする請求項4に記載の強誘電体メモリ素子の製造
    方法。
  6. 【請求項6】 前記下部電極のRu,Ir,Re,O
    s,及びRhの中から選択される材料の酸化物から成る
    酸化物薄膜の形成工程において、該酸化物薄膜の膜厚を
    500〜3000Åにて形成することを特徴とする請求
    項1又は2に記載の強誘電体メモリ素子の製造方法。
JP8208705A 1996-08-08 1996-08-08 強誘電体メモリ素子及びその製造方法 Pending JPH1056140A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8208705A JPH1056140A (ja) 1996-08-08 1996-08-08 強誘電体メモリ素子及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8208705A JPH1056140A (ja) 1996-08-08 1996-08-08 強誘電体メモリ素子及びその製造方法

Publications (1)

Publication Number Publication Date
JPH1056140A true JPH1056140A (ja) 1998-02-24

Family

ID=16560720

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8208705A Pending JPH1056140A (ja) 1996-08-08 1996-08-08 強誘電体メモリ素子及びその製造方法

Country Status (1)

Country Link
JP (1) JPH1056140A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6414344B1 (en) 1999-06-28 2002-07-02 Hyundai Electronics Industries Ci., Ltd. Semiconductor device for use in a memory cell and method for the manufacture thereof
JP2002280523A (ja) * 2001-03-16 2002-09-27 Nec Corp 半導体記憶装置とその製造方法
US6465260B1 (en) 1999-06-28 2002-10-15 Hyundai Electronics Industries Co., Ltd. Semiconductor device having a ferroelectric capacitor and method for the manufacture thereof
JP2007053179A (ja) * 2005-08-17 2007-03-01 Seiko Epson Corp 半導体装置の製造方法
JP2007201242A (ja) * 2006-01-27 2007-08-09 Seiko Epson Corp 半導体装置およびその製造方法
US7514272B2 (en) 2006-03-14 2009-04-07 Seiko Epson Corporation Method of manufacturing ferroelectric memory device
US7547629B2 (en) 2005-08-03 2009-06-16 Seiko Epson Corporation Ferroelectric capacitor and its manufacturing method and ferroelectric memory device
JP2016046335A (ja) * 2014-08-21 2016-04-04 株式会社リコー 電気機械変換部材、液滴吐出装置、画像形成装置及び電気機械変換部材の形成方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6414344B1 (en) 1999-06-28 2002-07-02 Hyundai Electronics Industries Ci., Ltd. Semiconductor device for use in a memory cell and method for the manufacture thereof
US6465260B1 (en) 1999-06-28 2002-10-15 Hyundai Electronics Industries Co., Ltd. Semiconductor device having a ferroelectric capacitor and method for the manufacture thereof
JP2002280523A (ja) * 2001-03-16 2002-09-27 Nec Corp 半導体記憶装置とその製造方法
US7547629B2 (en) 2005-08-03 2009-06-16 Seiko Epson Corporation Ferroelectric capacitor and its manufacturing method and ferroelectric memory device
JP2007053179A (ja) * 2005-08-17 2007-03-01 Seiko Epson Corp 半導体装置の製造方法
JP2007201242A (ja) * 2006-01-27 2007-08-09 Seiko Epson Corp 半導体装置およびその製造方法
US7514272B2 (en) 2006-03-14 2009-04-07 Seiko Epson Corporation Method of manufacturing ferroelectric memory device
JP2016046335A (ja) * 2014-08-21 2016-04-04 株式会社リコー 電気機械変換部材、液滴吐出装置、画像形成装置及び電気機械変換部材の形成方法

Similar Documents

Publication Publication Date Title
JP3319994B2 (ja) 半導体記憶素子
US7349195B2 (en) Thin film capacitor and method for manufacturing the same
US7057874B2 (en) Ferroelectric capacitor
US6288420B1 (en) Composite iridium-metal-oxygen barrier structure with refractory metal companion barrier
US6399521B1 (en) Composite iridium barrier structure with oxidized refractory metal companion barrier and method for same
KR20020077203A (ko) 비휘발성 메모리에 사용되는 지르코늄상의 단일 씨-축납게르마늄산화물 박막과 그 제조방법
JPH1126706A (ja) 強誘電体キャパシタおよびその製造方法並びにそれを用いたメモリセル
US7575940B2 (en) Dielectric film, method of manufacturing the same, and semiconductor capacitor having the dielectric film
JP4539844B2 (ja) 誘電体キャパシタおよびその製造方法ならびに半導体装置
US7545625B2 (en) Electrode for thin film capacitor devices
JPH1056140A (ja) 強誘電体メモリ素子及びその製造方法
JPH10173140A (ja) 強誘電体キャパシタの製造方法及び強誘電体メモリ装置の製造方法
JP2006108291A (ja) 強誘電体キャパシタ及びその製造方法、並びに強誘電体メモリ装置
JP3545850B2 (ja) 強誘電体薄膜素子
JP4315676B2 (ja) 半導体記憶装置およびその製造方法
JP2001338834A (ja) 誘電体キャパシタの製造方法
JP2002124644A (ja) 半導体装置およびその製造方法
JP2001048645A (ja) 強誘電体薄膜及びその製造方法
JPH08306865A (ja) ビスマス系層状強誘電体を用いたキャパシタとその製造方法
JP2003197772A (ja) キャパシタ、半導体記憶装置およびその製造方法
JPH0741944A (ja) 強誘電体薄膜の製造方法及び誘電体薄膜の製造方法
JP2000082796A (ja) 半導体装置
JP2000164818A (ja) 酸化物強誘電体薄膜被覆基板の製造方法及び酸化物強誘電体薄膜被覆基板
JPH09246082A (ja) 容量素子およびその製造方法
JP2000082787A (ja) 半導体装置及びその製造方法