[go: up one dir, main page]

JP4886621B2 - 電力変換装置 - Google Patents

電力変換装置 Download PDF

Info

Publication number
JP4886621B2
JP4886621B2 JP2007176752A JP2007176752A JP4886621B2 JP 4886621 B2 JP4886621 B2 JP 4886621B2 JP 2007176752 A JP2007176752 A JP 2007176752A JP 2007176752 A JP2007176752 A JP 2007176752A JP 4886621 B2 JP4886621 B2 JP 4886621B2
Authority
JP
Japan
Prior art keywords
command value
voltage command
power converter
output voltage
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007176752A
Other languages
English (en)
Other versions
JP2009017684A (ja
Inventor
正昭 繁田
俊明 工藤
麻美 水谷
孝史 苅部
紀子 川上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007176752A priority Critical patent/JP4886621B2/ja
Publication of JP2009017684A publication Critical patent/JP2009017684A/ja
Application granted granted Critical
Publication of JP4886621B2 publication Critical patent/JP4886621B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Supply And Distribution Of Alternating Current (AREA)

Description

本発明は、系統連系スイッチを介して電力系統に接続された負荷に対して並列に接続された電力変換装置に係り、特に、電力系統の異常検出時に系統連系スイッチを安全に開放するためのオフアシスト制御機能を備えた電力変換装置においてオフアシスト制御中の負荷電圧変動を抑制する技術に関するものである。
一般に、電力系統に対して系統連系スイッチを介して接続された負荷には、電力変換装置が並列に接続されている。この電力変換装置は、電力系統に電圧低下や停電等の異常が発生した場合に、系統連系スイッチを高速遮断して電力系統から負荷を切り離して、異常発生による負荷への悪影響を抑えると共に、直流電源電圧を交流に変換して負荷に電力供給を行い負荷の停電を防いでいる。
電力系統の異常を検出した時、系統連系スイッチを安全且つ高速に開放するには、系統連系スイッチに流れる電流を検出し、この電流を減少させるように制御することが重要である。特に、系統連系スイッチがサイリスタ等のように自己消弧能力を持たない電力用半導体素子であれば、そこに流れる電流が零とならないと、系統連系スイッチをオフすることはできない。そこで、電力系統の異常を検出した際、系統連系スイッチに流れる電流を高速に零とするように電力変換装置の出力電圧を制御している。このような制御をオフアシスト制御と呼んでいる(例えば、特許文献1参照)。
ここで、特許文献1で示すオフアシスト制御を実施するための手段を具備した電力変換装置について、図6のブロック図を参照して具体的に説明する。
(全体構成)
図6に示すように、電力変換装置4は、系統連系スイッチ3を介して電力系統1に接続された負荷2と並列に接続されており、電力変換器7を有する電力変換部40と、前記電力変換器7の出力電圧を制御する変換器制御回路23と、パルス制御回路22とから構成されている。なお、オフアシスト制御を司る手段は、変換器制御回路23の中にオフアシスト制御回路15として組み込まれているので、これについては変換器制御回路23の部分で説明する。パルス制御回路22は、電力変換部40と変換器制御回路23との間に設けられ、電力変換器7の出力電圧が、変換器制御回路23側で生成された出力電圧指令値27に基づく値になるように、電力変換器7を構成する電力用半導体素子のスイッチングパターンを決定して、これらの素子にゲートパルスを供給するようになっている。
また、電力系統1と系統連系スイッチ3との間には、電力系統1の電圧を検出する電圧検出器9が接続され、系統連系スイッチ3と負荷2との間には系統連系スイッチ3に流れる電流を検出する電流検出器10と、負荷2の電圧を検出する電圧検出器11が接続されている。各検出器9〜11の検出結果はそれぞれ、系統電圧信号24、系統連系スイッチ電流信号26、負荷電圧信号25となって、前記変換器制御回路23に与えられる。
(電力変換部40)
次に、電力変換部40について説明する。電力変換部40は、系統連系スイッチ3を介して電力系統1に接続された負荷2と並列に接続される。電力変換部40は、変圧器5、フィルタ回路6、電力変換器7及び直流電源8から構成されている。このうち、変圧器5は電力変換器7の出力電圧を電力系統1の電圧に合わせるためのものである。
また、フィルタ回路6はリアクトルとコンデンサから成る。電力変換器7は電力用半導体素子をブリッジ接続して成る。以上のような電力変換部40では、直流電源8から供給される直流を、電力変換器7で交流に変換し、フィルタ回路6及び変圧器5を介して負荷2に電力を供給するようになっている。
(変換器制御回路23)
続いて、変換器制御回路23に関して説明する。変換器制御回路23は、各検出器9〜11からそれぞれ、系統電圧信号24、系統連系スイッチ電流信号26、負荷電圧信号25を入力すると共に、系統連系スイッチ3へ系統連系スイッチオンオフ指令29を出力し、さらに、電力変換器7の出力電圧指令値27を生成して、これをパルス制御回路22に与える回路である。
また、変換器制御回路23には、次の7つの回路が設けられている。すなわち、系統事故検出回路12、サイリスタ制御回路13、系統連系スイッチオフ状態検出回路14、オフアシスト制御回路15、系統連系運転制御回路19、自立運転制御回路20、制御モード切替回路21である。このうち、系統事故検出回路12は、電圧検出器9の検出した系統電圧信号24を入力し、この電圧信号24に基づいて系統電圧の低下による系統事故の発生を検出して、系統事故信号28を出力するものである。
サイリスタ制御回路13は、系統連系スイッチ3へ系統連系スイッチオンオフ指令29を出力する回路であって、所定の操作により連系スイッチオン指令を受信した場合には系統連系スイッチオンオフ指令29はオンとされ、系統事故検出回路12の出力した系統事故信号28を受信した場合には系統連系スイッチオンオフ指令29はオフとされる。
系統連系スイッチオフ状態検出回路14は、各検出器9〜11からそれぞれ系統電圧信号24、負荷電圧信号25及び系統連系スイッチ電流信号26を入力し、系統連系スイッチ3がオフしたことを検出する部分であり、系統連系スイッチ3のオフ状態を検出すると系統連系スイッチオフ状態信号30を出力するようになっている。
オフアシスト制御回路15は、電流検出器10の検出した系統連系スイッチ電流信号26を入力し、系統連系スイッチ3に流れる電流を零とするように電力変換器7の出力電圧を制御する回路、つまりオフアシスト制御手段であって、負荷電圧の過渡状態における変化を緩和する役割を担っている。このオフアシスト制御回路15によって制御されている状態をオフアシスト制御モードという。
また、系統連系運転制御回路19は電力変換器7が電力系統1との連系運転を行うように電力変換器7の出力電圧を制御するための回路である。さらに、自立運転制御回路20は電力変換器7が自立運転するように電力変換器7の出力電圧を制御する回路である。前記系統連系運転制御回路19によって制御されている状態を系統連系制御モード、また自立運転制御回路20によって制御されている状態を自立運転制御モードという。
制御モード切替回路21は、系統事故信号28と系統連系スイッチオフ状態信号30の状態に応じて、前記3つの制御モード、つまりオフアシスト制御回路15によるオフアシスト制御モード、系統連系運転制御回路19による系統連系制御モード、及び、自立運転制御回路20による自立運転制御モードを切り替えるための切替器であって、パルス制御回路22に与える出力電圧指令値27を、各制御モードに対応した値に選択するようになっている。
続いて、図6の構成を有する電力変換装置4の動作について、図7のタイムチャートを参照して説明する。図7に示すように、時刻t0の時点で電力系統1にて系統事故が発生した場合、電圧検出器9の検出する系統電圧信号24の値が所定値よりも低下するので、系統事故検出回路12はサイリスタ制御回路13及び制御モード切替回路21に系統事故信号28を出力する。
系統事故検出回路12から系統事故信号28を受けたサイリスタ制御回路13は、系統連系スイッチ3に対し連系スイッチオンオフ指令29によるオフ指令を出力する。これにより、系統連系スイッチ3はオフ動作を開始する。また、系統事故信号28を受信した制御モード切替回路21は、系統連系制御モードからオフアシスト制御モードに切り替える。その結果、パルス制御回路22に与えられる出力電圧指令値27は、オフアシスト制御モード時の出力電圧指令値となり、この出力電圧指令値27に基づいて電力変換器7の出力電圧を制御し、系統連系スイッチ3に流れる電流が零近傍まで減少する。
系統連系スイッチオフ状態検出回路14は、時刻tにおいて系統連系スイッチ電流信号26が所定値以下になったこと、または系統電圧信号24と負荷電圧信号25の差から求められる系統連系スイッチ3の両端電圧差が規定値以上であること、あるいは、信頼性向上のために両者のAND条件を取ることによって、系統連系スイッチ3が完全にオフ状態となったことを検出する。そして、系統連系スイッチオフ状態信号30を制御モード切替回路21に出力する。
系統連系スイッチオフ状態検出回路14が出力した系統連系スイッチオフ状態信号30を入力した制御モード切替回路21は、オフアシスト制御回路15によるオフアシスト制御モードを、自立運転制御回路20による自立運転制御モードに切り替える。このモード切替により、パルス制御回路22に与えられる出力電圧指令値27は自立運転制御モード時の出力電圧指令値となるため、負荷電圧を回復させる。なお通常、このモード切替時の自立運転制御モードに対応する出力電圧指令値27は、電力系統1の電圧が低下する直前の出力電圧指令値となるようにしている。
ところで、上記の電力変換装置4において、電力変換器7が系統連系スイッチ3のオフアシスト制御のために、オフアシスト電圧を発生すると、系統連系スイッチ3には、フィルタ回路6のリアクトル及びコンデンサの各定数、さらに変圧器5の漏れリアクタンスにより形成される回路の伝達関数により変換された電圧波形が印加されることになる。この変換された電圧波形は、フィルタ回路6のリアクトルとコンデンサといった振動回路を通じて印加されるので、振動波形となる。
一般的に、フィルタ回路6はスイッチングに伴って発生する高調波を減衰させるための交流フィルタなので、通常運転時の損失低減を図るべく、特有の共振周波数を持っている。したがって、オフアシスト制御に際して電力変換器7の出力電圧をステップ状に変化させた場合、フィルタ回路6の共振を誘発し、過電圧が生じることになる。特に、電力変換装置4が大容量である場合、極力、損失が低減するようにスイッチング周波数を低く設定しているので、スイッチング周波数の高調波を除去するためのフィルタ容量を大きくしている。したがって、ダンピングが効きにくいといった短所が顕著となり、フィルタ共振並びに過電圧が発生し易い環境となっていた。
そこで、比較的大きなフィルタ回路6を持つ電力変換装置4においては、フィルタ共振による過電圧の発生を抑えることが望まれている。このようなニーズを満たすために、上述の特許文献1に係る電力変換装置4では、変換器制御回路23に組み込まれているオフアシスト制御回路15が、極性判定回路16と、矩形波発生回路37と、逆関数回路18とから構成されている点に特徴がある(図6に図示)。
極性判定回路16は、電流検出器10によって得られた系統連系スイッチ電流信号26から系統連系スイッチ3に流れる電流の極性を判定する回路である。矩形波発生回路37は、極性判定回路16の判定した系統連系スイッチ3の電流極性に基づいて電力変換器7が発生することができる最大電圧値を固定値として設定し、矩形波を発生させる回路である。逆関数回路18は、電力変換器7の出力点から系統連系スイッチ3までの伝達関数の逆関数を選定して前記固定値に乗算し、この値を電力変換器7の出力電圧指令値とする回路である。
以上のようなオフアシスト制御回路15を備えた電力変換装置によれば、矩形波発生回路37の後段に逆関数回路18を設けたことで、逆関数回路18の伝達関数として、フィルタリアクトルなどの主回路で決まる伝達関数の逆関数を選定することができる。これにより、最終的に系統連系スイッチ3に印加される電圧を、負荷電圧の過渡状態における変動を抑制する電圧波形とすることができる。その結果、オフアシスト制御を効果的にかけることができる。しかも、フィルタの共振による過電圧の発生を確実に防止でき、負荷2への悪影響を最小限に抑えることが可能となる。
特開2006−166585号公報
ところで、オフアシスト制御を行う電力変換装置では、オフアシストを如何に効果的に掛けるかが課題となっている。また、上記の従来技術にて述べたように、オフアシスト制御回路15内部に矩形波発生回路37が組み込まれている場合、矩形波発生回路37では、系統連系スイッチ3を流れる電流の極性判定に対応して、電力変換器7の発生可能な最大電圧値を固定値として設定していた。
このため、系統事故検出回路12による系統事故の検出後、制御モード切替回路21によってオフアシスト制御モードから自立運転制御モードに移行する間、負荷電圧の変動が大きくなった。負荷電圧の変動が大きければ、電力変換部40の変圧器5が磁気飽和し、電力変換器7の出力電流が過電流となる可能性がある。過電流が発生すると、電力変換器7がゲートブロックを繰返すことになり、最悪の場合、電力変換器7が停止に至るおそれがあった。
本発明は、上述した課題を解決するためになされたものであり、その目的は、オフアシストを効果的に掛けると共に、オフアシスト制御中の負荷電圧における変動を抑制して、過電流の発生を防いで優れた安全性を獲得する電力変換装置を提供することにある。
上記目的を達成するために、本発明は、系統連系スイッチを介して電力系統と接続された負荷と並列に接続された電力変換装置であって、前記電力系統の電圧を検出する系統電圧検出手段と、前記電力系統と連系運転を行う電力変換器と、前記電力変換器の直流側に接続された直流電源と、前記電力系統の異常を検出して前記系統連系スイッチに開放指令を与える手段と、前記系統連系スイッチに流れる電流を検出するスイッチ電流検出手段と、前記電力変換器の出力電圧を制御するオフアシスト制御手段が設けられた電力変換装置において、前記オフアシスト制御手段は、前記スイッチ電流検出手段によって得られた前記系統連系スイッチに流れる電流の極性を判定する極性判定部と、前記極性判定部の判定した電流の極性に基づいて、前記電力変換器の出力可能な最大電圧値を超えないように、前記電力変換器の出力可能な最大電圧値に0から1までの範囲の所定の実数であるオフアシスト制御係数を掛け合わせて乗算値を求め、この乗算値と前記系統電圧検出手段にて検出した系統電圧検出値とを加算してオフアシスト電圧指令値を生成するオフアシスト電圧指令値生成部と、前記電力変換器の出力点から前記系統連系スイッチまでの逆関数を、前記オフアシスト電圧指令値生成部にて生成した前記オフアシスト電圧指令値に乗算して前記電力変換器の出力電圧指令とする逆関数部から構成されたことを特徴とするものである。
上記の構成を有する本発明では、オフアシスト制御手段のオフアシスト電圧指令値生成部において、電力変換器が出力可能な最大電圧値に対しオフアシスト制御係数(0から1までの実数)を乗算して、最大電圧値よりも小さい乗算値を求め、この乗算値と系統電圧検出値とを加算して、電力変換器の出力可能な最大電圧値を超えないようにオフアシスト電圧指令値を生成している。したがって、オフアシスト制御回路15にて生成されるオフアシスト電圧指令値を固定値としていた従来技術に比べて、設定オフアシスト制御モードの開始時点から自立運転制御に移行するまでの間の、負荷電圧の変動を非常に小さい範囲に抑えることが可能である。これにより、電力変換器の出力電流が過電流となる心配がなく、ゲートブロックの繰返しによる機器の動作停止を回避することができる。
本発明の電力変換装置によれば、電力変換器の最大電圧値に対し0から1までの実数であるオフアシスト制御係数を乗算し、この乗算値と系統電圧検出値とを加算してオフアシスト電圧指令値を生成するといったことにより、オフアシスト制御中の負荷電圧変動を抑制可能であり、これにより過電流の発生を防いで、安全性の向上を図ることができた。
以下、本発明に係る電力変換装置の代表的な実施形態について、図面を参照して具体的に説明する。下記の実施形態はいずれも、図6に示した従来技術と同様、オフアシスト制御手段を具備した電力変換装置である。そのため、従来技術と同一の部材に関しては同一符号を付して説明は省略する。
(1)第1の実施形態
[構成]
図1のブロック図を用いて、第1の実施形態について説明する。第1の実施形態の構成上の特徴は、図1に示すように、オフアシスト制御回路15において極性判定回路16の後段に、図6の矩形波発生回路に替えて、オフアシスト電圧指令値生成回路17が設けられている点にある。
オフアシスト電圧指令値生成回路17は、電圧検出器9にて検出した電力系統1の系統電圧信号24の電圧値Vsと、電力変換器7の出力可能な最大電圧値Vmaxと、オフアシスト制御係数k(kは実数で、0<k<1)とを入力する。そして、極性判定回路16の判定した系統連系スイッチ3に流れる電流の極性に基づいて、電力変換器7の出力可能な最大電圧値Vmaxを超えないように、最大電圧値Vmaxと、オフアシスト制御係数kとを掛け合わせ、この乗算値に系統電圧信号24の電圧値Vsを加算して、オフアシスト電圧指令値Voffassを求める。
より詳しくは、極性判定回路16の判定する電流極性信号が正の場合、オフアシスト電圧指令値生成回路17の求めるVoffassは、次式(1)で決まる。
(数1)
Voffass = Vs +Vmax × k…(1)
極性判定回路16の判定する電流極性信号が零の場合、オフアシスト電圧指令値生成回路17は、次式(2)で決まるオフアシスト電圧指令値Voffassを生成し、出力する。
(数2)
Voffass = Vs…(2)
極性判定回路16の判定する電流極性信号が負の場合、オフアシスト電圧指令値生成回路17は、次式(3)で決まるオフアシスト電圧指令値Voffassを生成し、出力する。
(数3)
Voffass = Vs −Vmax × k…(3)
[作用効果]
以上の構成を有する第1の実施形態は、次のような作用効果を有している。すなわち、オフアシスト電圧指令値生成回路17では、電力変換器7の出力可能な最大電圧値Vmaxを固定値として設定するのではなく、電力変換器7の出力可能な最大電圧値Vmaxを超えないように、最大電圧値Vmaxとオフアシスト制御係数kとを掛け合わせ、この乗算値に系統電圧信号24の電圧値Vsを加えてオフアシスト電圧指令値Voffassを生成しているので、オフアシスト制御モードの開始時点から自立運転制御に移行するまでの間、負荷電圧の変動を小さく抑えることができる。したがって、電力変換器7の出力電流が過電流となるおそれがなく、ゲートブロックの繰返しによる停止もなく、高い安全性・信頼性を確保することができる。
(2)第2の実施形態
[構成]
続いて、図2のブロック図を用いて、第2の実施形態について説明する。第2の実施形態では、系統連系スイッチオフ状態検出回路14に特徴がある。すなわち、第2の実施形態の系統連系スイッチオフ状態検出回路14では、電圧検出器9、11から系統電圧信号24及び負荷電圧信号25を入力することなく、電流検出器10から系統連系スイッチ電流信号26のみを入力し、この系統連系スイッチ電流信号26が所定値以下になった時、事故t1において系統連系スイッチ3のオフ状態を検出するようになっている。
そして、系統連系スイッチオフ状態検出回路14は、系統連系スイッチ3のオフ状態を検出すると、系統連系スイッチオフ状態信号30を制御モード切替回路21に出力する。この時、制御モード切替回路21は、系統連系スイッチオフ状態信号30を受けてオフアシスト制御モードから自立運転制御モードに制御モードを切り替え、このモード切替により負荷電圧が回復する。
[作用効果]
以上のような第2の実施形態では、電流検出器10から所定値以下の系統連系スイッチ電流信号26を入力するだけで、系統連系スイッチオフ状態検出回路14は系統連系スイッチ3が遮断されたことを容易に検出することができる。したがって、効果的なタイミングでオフアシストを掛けることができる。と同時に、負荷電圧の過渡状態における電圧変化を抑制することが可能であり、過電圧などの発生で負荷2に悪影響を与えることが無い。
(3)第3の実施形態
[構成]
次に、図3のブロック図を参照して、第3の実施形態について説明する。図3に示すように、第3の実施形態ではオフアシスト制御回路15において極性判定回路16は省かれており、さらに、オフアシスト電圧指令値生成回路17に対し、電圧検出器9の検出電圧Vsを入力する代わりに、系統連系スイッチ電流信号26を入力し、Vmax、kも省く。そして、図4に示すように、オフアシスト電圧指令値生成回路17は、入力した系統連系スイッチ電流信号26の電流値Isを電流基準値±ΔIと比較することにより、オフアシスト電圧指令値Voffassを下記の規則に従って、決定し出力する。
すなわち、Is<−ΔIの場合、Voffass= −1とする。
また、−ΔI<Is< ΔIの場合、Voffass= 0とする。
さらに、Is>ΔIの場合、Voffass= 1とする。
一方、系統連系スイッチオフ状態検出回路14は、系統連系スイッチ3がオフになったと判断した相に対しては、系統連系スイッチオフ状態検出信号30を系統連系スイッチ3の対応する相がオフ状態になったことを示すフラグの状態に設定して出力する。そして、制御モード切替回路21は、オフアシスト期間中に、系統連系スイッチオフ状態検出回路14からオフ状態の信号を受け取った相に対しては、電圧指令を0に固定する。なお、その他の相に対しては、オフアシスト制御回路15が出力する信号を電圧指令として使用する。
[作用効果]
このような第3の実施形態によれば、系統連系スイッチ3の内、遮断が完了した相に対して電圧指令を0に固定するので、不必要なオフアシスト制御を継続して作用することが無い。したがって、オフアシストが効果的に掛けられると共に、負荷電圧の過渡状態における電圧変化を抑制可能である。したがって、前記第2の実施形態と同様、過電圧などの発生による負荷2への悪影響を抑えることができる。
(4)第4の実施形態
[構成]
第4の実施形態における制御モード切替回路21は、次の点に特徴がある(構成図に関しては第3の実施形態と等しいため、前記図3参照)。すなわち、オフアシスト期間中に、系統連系スイッチオフ状態検出回路14から系統連系スイッチオフ状態信号30を受け取った相に対して、制御モード切替回路21は、自立運転後に移行する電圧指令を出力する。また、その他の相に対しては、オフアシスト制御回路15が出力する信号を電圧指令として使用する。
[作用効果]
以上のような第4の実施形態によれば、系統連系スイッチ3の内、遮断が完了した相に対してのみ、自立運転モードにおいて必要となる電圧指令によって制御することができる。したがって、オフアシストが効果的に掛けられると同時に、負荷電圧の過渡状態における電圧変化を抑制できる。つまり、前記第2、第3の実施形態と同じく、過電圧の発生を防止でき、負荷2へ悪影響を与える心配が無い。
(5)第5の実施形態
[構成]
次に、本発明に係る電力変換装置の第5の実施形態について、図5のブロック図を用いて説明する。図5におけるサイリスタ制御回路13は、他の制御機能の部分とは別の基板に実装されている。この場合、系統事故検出回路12から、サイリスタ制御回路13まで、系統事故信号28が伝送されるまでにある程度の時間が掛かる。
すなわち、サイリスタ制御回路13だけを別基板に実装した場合に、制御遅れが生じかねない。そこで、第5の実施形態では、オフアシスト制御を有効に作用させるべく、サイリスタ制御回路13から系統連系スイッチ3に対し系統連系スイッチオフ状態信号30を出力するのと同時に、制御モード切替回路21にオフ信号受信完了信号32を出力するものとする。
このような本実施の形態によれば、サイリスタ制御回路13が、その他の制御機能と別基板に実装された場合であっても、系統事故検出回路12からオフ信号を受信すると同時に、制御モード切替回路21にオフ信号受信完了信号32を出力するので、オフ信号受信完了信号32を入力した制御モード切替回路21は、直ちにパルス制御回路22に出力電圧指令値27を出力することができる。したがって、オフアシストを効果的に掛けることができ、負荷電圧の過渡状態における電圧変化を抑制することが可能となる。これにより、過電圧などの発生で負荷2に悪影響を与えることが無い。
(6)他の実施形態
なお、本発明は以上の実施形態に限定されるものではなく、各実施形態の組合せは適宜自由であり、各回路の構成等も適宜変更可能である。
本発明に係る第1の実施形態のブロック図。 本発明に係る第2の実施形態のブロック図。 本発明に係る第3及び第4の実施形態のブロック図。 第3の実施形態の要部説明図。 本発明に係る第5の実施形態のブロック図。 従来の電力変換装置のブロック図。 電力変換装置の動作を表すタイムチャート。
符号の説明
1…電力系統
2…負荷
3…系統連系スイッチ
4…電力変換装置
5…変圧器
6…フィルタ回路
7…電力変換器
8…直流電源
9…電圧検出器
10…電流検出器
11…電圧検出器
12…系統事故検出回路
13…サイリスタ制御回路
14…系統連系スイッチオフ状態検出回路
15…オフアシスト制御回路
16…極性判定回路
17…オフアシスト電圧指令値生成回路
19…系統連系運転制御回路
20…自立運転制御回路
21…制御モード切替回路
22…パルス制御回路
23…変換器制御回路
24…系統電圧信号
25…負荷電圧信号
26…系統連系スイッチ電流信号
27…出力電圧指令値
28…系統事故信号
29…系統連系スイッチオンオフ指令
30…系統連系スイッチオフ状態信号
32…オフ信号受信完了信号
40…電力変換部

Claims (6)

  1. 系統連系スイッチを介して電力系統と接続された負荷と並列に接続された電力変換装置であって、前記電力系統の電圧を検出する系統電圧検出手段と、前記電力系統と連系運転を行う電力変換器と、前記電力変換器の直流側に接続された直流電源と、前記電力系統の異常を検出して前記系統連系スイッチに開放指令を与える手段と、前記系統連系スイッチに流れる電流を検出するスイッチ電流検出手段と、前記電力変換器の出力電圧を制御するオフアシスト制御手段が設けられた電力変換装置において、
    前記オフアシスト制御手段は、
    前記スイッチ電流検出手段によって得られた前記系統連系スイッチに流れる電流の極性を判定する極性判定部と、
    前記極性判定部の判定した電流の極性に基づいて、前記電力変換器の出力可能な最大電圧値を超えないように、前記電力変換器の出力可能な最大電圧値に0から1までの範囲の所定の実数であるオフアシスト制御係数を掛け合わせて乗算値を求め、この乗算値と前記系統電圧検出手段にて検出した系統電圧検出値とを加算してオフアシスト電圧指令値を生成するオフアシスト電圧指令値生成部と、
    前記電力変換器の出力点から前記系統連系スイッチまでの逆関数を、前記オフアシスト電圧指令値生成部にて生成した前記オフアシスト電圧指令値に乗算して前記電力変換器の出力電圧指令とする逆関数部から構成されたことを特徴とする電力変換装置。
  2. 前記スイッチ電流検出手段によって得られた前記系統連系スイッチに流れる電流の値が、予め設定された所定値よりも小さくなった場合に前記系統連系スイッチがオフしたことを検出する前記系統連系スイッチのオフ状態検出手段と、
    前記電力変換器の出力電圧指令値に関して、オフアシスト制御時の出力電圧指令値と、前記電力変換器が自立運転するための出力電圧指令値とに切替変更する出力電圧指令値変更手段が設けられ、
    前記出力電圧指令値変更手段は、前記系統連系スイッチのオフ状態検出手段が前記系統連系スイッチのオフ状態を検出する時、前記電力変換器の出力電圧指令値を、オフアシスト制御時の出力電圧指令値から前記電力変換器が自立運転するための出力電圧指令値に変更するように構成されたことを特徴とする請求項1に記載の電力変換装置。
  3. 系統連系スイッチを介して電力系統と接続された負荷と並列に接続された電力変換装置であって、前記電力系統の電圧を検出する系統電圧検出手段と、前記電力系統と連系運転を行う電力変換器と、前記電力変換器の直流側に接続された直流電源と、前記電力系統の異常を検出して前記系統連系スイッチに開放指令を与える手段と、前記系統連系スイッチに流れる電流を検出するスイッチ電流検出手段と、前記電力変換器の出力電圧を制御するオフアシスト制御手段が設けられた電力変換装置において、
    前記オフアシスト制御手段は、
    前記スイッチ電流検出手段によって得られた前記系統連系スイッチに流れる電流信号を入力し、当該電流信号と予め定められた電流基準信号とを比較することによりオフアシスト電圧指令値を生成するオフアシスト電圧指令値生成部と、
    前記電力変換器の出力点から前記系統連系スイッチまでの逆関数を、前記オフアシスト電圧指令値生成部にて生成した前記オフアシスト電圧指令値に乗算して前記電力変換器の出力電圧指令とする逆関数部から構成されたことを特徴とする電力変換装置。
  4. 前記系統連系スイッチがオフした相の情報を出力するオフ相情報出力手段と、
    前記電力変換器の出力電圧指令値に関して、オフアシスト制御時の出力電圧指令値と、零電圧指令値とに切替変更する出力電圧指令値変更手段が設けられ、
    前記出力電圧指令値変更手段は、前記オフ相情報出力手段の出力する情報に基づいて、前記系統連系スイッチがオフした相に対しては前記電力変換器の出力電圧指令値を、オフアシスト制御時の出力電圧指令値から零電圧指令値に変更するように構成されたことを特徴とする請求項1〜3のいずれか1項に記載の電力変換装置。
  5. 前記系統連系スイッチがオフした相の情報を出力するオフ相情報出力手段と、
    前記電力変換器の出力電圧指令値に関して、オフアシスト制御時の出力電圧指令値と、前記電力変換器が自立運転するための出力電圧指令値とに切替変更する出力電圧指令値変更手段が設けられ、
    前記出力電圧指令値変更手段は、前記オフ相情報出力手段の出力する情報に基づいて、前記系統連系スイッチがオフした相に対しては前記電力変換器の出力電圧指令値を、オフアシスト制御時の出力電圧指令値から前記電力変換器が自立運転するための出力電圧指令値に変更するように構成されたことを特徴とする請求項1〜3のいずれか1項に記載の電力変換装置。
  6. 前記系統連系スイッチに開放指令を与える手段が前記系統連系スイッチのオフ指令を受信した時点で、前記オフアシスト制御手段によるオフアシスト制御モードを開始させる制御モード切替手段が設けられたことを特徴とする請求項1〜5のいずれか1項に記載の電力変換装置。
JP2007176752A 2007-07-04 2007-07-04 電力変換装置 Active JP4886621B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007176752A JP4886621B2 (ja) 2007-07-04 2007-07-04 電力変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007176752A JP4886621B2 (ja) 2007-07-04 2007-07-04 電力変換装置

Publications (2)

Publication Number Publication Date
JP2009017684A JP2009017684A (ja) 2009-01-22
JP4886621B2 true JP4886621B2 (ja) 2012-02-29

Family

ID=40357904

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007176752A Active JP4886621B2 (ja) 2007-07-04 2007-07-04 電力変換装置

Country Status (1)

Country Link
JP (1) JP4886621B2 (ja)

Also Published As

Publication number Publication date
JP2009017684A (ja) 2009-01-22

Similar Documents

Publication Publication Date Title
JP6190059B2 (ja) 無停電電源装置
JP6224831B2 (ja) 無停電電源装置
JP5324066B2 (ja) 半導体電力変換装置
US20180212460A1 (en) Uninterruptible power supply
JP4814264B2 (ja) 無停電電源装置
WO2010055557A1 (ja) 自励式無効電力補償装置
JP6494252B2 (ja) パワーコンディショナ、電力システム、パワーコンディショナの制御方法
JP4859932B2 (ja) 瞬時電圧低下・停電対策機能を有する電力変換システムの制御装置および制御方法
JP2008228494A (ja) 系統連系用インバータ
CN101771287A (zh) 不间断电源装置的控制装置
JP2008005638A (ja) 電源装置
JP2006166585A (ja) 電力変換装置
JP4530919B2 (ja) 無停電電源装置
JP4886621B2 (ja) 電力変換装置
WO2018020666A1 (ja) 電力変換装置及びその制御方法
JP2000083324A (ja) 系統連系インバ―タシステム
JP6560592B2 (ja) 電力変換装置の制御装置および制御方法、並びに電力変換システム
JP2019054641A (ja) 電力変換装置
JP2007151231A (ja) 無停電電源装置
JP2017169385A (ja) 系統連系装置
JP7402775B2 (ja) 電力変換装置
JP5736997B2 (ja) 交流電源の瞬低補償装置
JP5233450B2 (ja) 瞬低補償装置
JP2005184985A (ja) Pwmサイクロコンバータの入力電圧検出方法
JP7639803B2 (ja) 故障検出回路

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100616

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100617

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100616

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111115

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111209

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141216

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4886621

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141216

Year of fee payment: 3