JP4594215B2 - 順次走査及び飛び越し走査兼用の駆動回路 - Google Patents

Description

本発明は、平板ディスプレイ装置のスキャンドライブに関し、より詳細には、順次走査（Ｐｒｏｇｒｅｓｓｉｖｅ Ｓｃａｎ）及び飛び越し走査（Ｉｎｔｅｒｌａｃｅｄ Ｓｃａｎ）を選択的に行う走査駆動回路に関する。

走査駆動回路は、平板ディスプレイ装置の必須回路である。前記走査駆動回路は、平板パネル上に行と列に配置された複数の画素を駆動するのに用いられる。すなわち、走査駆動回路は、複数の画素を駆動するために、１つの行を単位に、選択された行に配置された画素を発光させ、又は選択された画素にデータが印加されるようにする。

通常、１フレームの映像を構成するために、１フレームの映像が表示される周期を規定する垂直同期信号と、１フレームの映像を構成する複数の画素ラインのうちそれぞれのラインを駆動する水平同期信号が要求される。水平同期信号がアクティブである間、前記水平同期信号が印加されるラインに配置された画素に、映像データが入力される。

パッシブマトリクスタイプのディスプレイ装置の場合、映像データの入力と同時に、画素が発光を開始し、アクティブマトリクスタイプのディスプレイ装置の場合、入力される映像データを格納してから、所定の時間が経過した後、１つのラインに配置された全ての画素を発光させる動作を行う。

液晶ディスプレイ装置、有機電界発光装置、プラズマディスプレイ装置などにおいて、前記水平同期信号を走査信号と呼ぶ。したがって、以下、それぞれのラインを選択してアクティブにする信号を走査信号と称する。

画素が配置されたパネルに前記走査信号を供給する回路が走査駆動回路である。走査駆動回路は、パネルを構成するそれぞれのラインに走査信号を供給する。走査信号の供給により、それぞれのラインを選択してアクティブにする方法には、順次走査及び飛び越し走査が挙げられる。

順次走査は、パネルを構成するラインに順次に走査信号を供給する。すなわち第１のラインから最終のラインまで順に走査信号を供給する走査方式である。

飛び越し走査は、２回にわたって１フレームの画面を表示する。すなわち、第一に、１フレーム周期の１／２に該当する奇数フィールド区間で奇数番目のラインに順次に走査信号が供給され、第二に、１フレーム周期の残りの１／２に該当する偶数フィールド区間で偶数番目のラインに順次に走査信号が供給される走査方式である。

したがって、１つの平板ディスプレイ装置は、順次走査及び飛び越し走査のいずれか一方を固定的に選択して表示する。これは、順次走査及び飛び越し走査は、走査方式が互いに異なり、順次走査及び飛び越し走査を選択的に行うことができる走査駆動回路を備えていないからである。

本発明は、前述のような問題点を解決するためになされたもので、本発明の第１の目的は、順次走査と飛び越し走査を選択的に行うことができる走査駆動回路を提供することにある。

また、本発明の第２の目的は、順次走査と飛び越し走査を選択的に行うことができる有機電界発光装置を提供することにある。

また、本発明の第３の目的は、モード選択部により順次走査と飛び越し走査が選択的に行うことができる走査駆動回路を提供することにある。

前記第１の目的を達成するために、本発明に係る順次走査及び飛び越し走査兼用の駆動回路は、開始パルス及びクロック信号が入力され、格納された情報をクロック信号の周期間隔で出力するためのシフトレジスタと、前記シフトレジスタが有する奇数番目のフリップフロップの出力信号、及び奇数ライン制御信号を受信し、論理演算し、奇数走査信号を発生するための奇数ライン選択部と、前記シフトレジスタが有する偶数番目のフリップフロップの出力信号、及び偶数ライン制御信号を受信し、論理演算し、偶数走査信号を発生するための偶数ライン選択部と、を備えることを特徴とする。

前記第２の目的を達成するために、本発明に係る有機電界発光装置は、複数の画素を有し、行と列に配置された画素アレイ部と、該画素アレイ部に走査信号及び発光制御信号を供給し、順次走査及び飛び越し走査動作を選択的に行うための走査駆動回路と、前記走査駆動回路の走査信号により選択された画素にデータを印加するためのデータドライバとを備える有機電界発光装置であって、前記走査駆動回路は、開始パルス及びクロック信号が入力され、格納された情報を前記クロック信号の周期間隔で出力するためのシフトレジスタと、前記シフトレジスタが有する奇数番目のフリップフロップの出力信号、及び奇数ライン制御信号を受信し、論理演算し、奇数走査信号を発生するための奇数ライン選択部と、前記シフトレジスタが有する偶数番目のフリップフロップの出力信号及び偶数ライン制御信号を受信し、論理演算し、偶数走査信号を発生するための偶数ライン選択部と、を備えることを特徴とする。

前記第３の目的を達成するために、本発明に係る順次走査及び飛び越し走査兼用の駆動回路は、開始パルス及びクロック信号が入力され、格納された情報を前記クロック信号の１／２周期間隔で出力するためのシフトレジスタと、前記シフトレジスタが有するフリップフロップの出力信号を受信して論理和演算し、順次走査または飛び越し走査を行なうためのモード選択信号と、前記フリップフロップの出力信号の論理和演算後の出力信号との論理積演算をして前記フリップフロップの出力信号をマスキングするモード選択部と、奇数ライン制御信号によって、奇数番目のフリップフロップの出力信号、または前記モード選択部の出力信号を選択するための奇数ライン選択部と、偶数ライン制御信号によって、偶数番目のフリップフロップの出力信号、または前記モード選択部の出力信号を選択するための偶数ライン選択部と、を備え、前記奇数ライン選択部及び前記偶数ライン選択部の出力信号を走査信号として用いて順次走査及び飛び越し走査をすることを特徴とする。
また、前記第３の目的を達成するために、本発明に係る順次走査及び飛び越し走査兼用の駆動回路は、直列に連結した複数のフリップフロップを有し、クロック信号の立ち上がりエッジで入力される信号をサンプリングして出力する奇数番目のフリップフロップと、前記クロック信号の立ち下がりエッジで入力される信号をサンプリングして出力するための偶数番目のフリップフロップとを含むシフトレジスタと、順次走査または飛び越し走査を行なうためのモード選択信号によって隣接するフリップフロップの出力信号に対して否定論理和演算し、前記フリップフロップの出力信号をマスキングするためのモード選択部と、奇数ライン制御信号によって前記奇数番目のフリップフロップの出力信号を選択し、又は前記モード選択部の出力を選択するための奇数ライン選択部と、偶数ライン制御信号によって前記偶数番目のフリップフロップの出力信号を選択し、又は前記モード選択部の出力信号を選択するための偶数ライン選択部と、を備え、前記奇数ライン選択部及び前記偶数ライン選択部の出力信号を走査信号として用いて順次走査及び飛び越し走査をすることを特徴とする。

本発明によれば、奇数ライン制御信号及び偶数ライン制御信号が有するレベルによって、順次走査動作及び飛び越し走査動作を選択的に行うことができる。

また、シフトレジスタの出力信号とモード選択信号、奇数ライン制御信号及び偶数ライン制御信号を用いて順次走査または飛び越し走査動作に要求される走査信号を生成することができる。したがって、それぞれの走査動作のために別途の走査駆動回路を具備する必要がなく、１つの走査駆動回路を用いて順次走査動作及び飛び越し走査動作を選択的に行うことができる。

以下、図面を参照して本発明の好適な実施例を詳細に説明する。
実施例１
図１は、本発明の第１の実施例に係る順次走査及び飛び越し走査兼用の駆動回路（以下、「スキャンドライバ」と称する）を示す回路図である。

図１を参照すれば、前記スキャンドライバは、シフトレジスタ１００、奇数ライン選択部１２０及び偶数ライン選択部１４０を備える。

シフトレジスタ１００は、パネルの走査ラインの数に相当するフリップフロップから構成される。したがって、パネルがｍ個の走査ラインを備える場合、前記フリップフロップの個数は、少なくともｍ個である。それぞれのフリップフロップには、クロック信号ＣＬＫが入力される。また、フリップフロップの形態によって、フリップフロップには、クロック信号ＣＬＫ及び反転されたクロック信号／ＣＬＫが入力されることもできる。それぞれのフリップフロップは、格納された情報を、入力されるクロック信号ＣＬＫに同期して１クロック周期毎に次のフリップフロップに伝達する。

したがって、開始パルスＶＳＰを介してフリップフロップＦＦ１に格納されたデータの出力ＳＲ１は、１クロック周期遅れた後、フリップフロップＦＦ２の出力信号ＳＲ２として現れる。すなわち、フリップフロップＦＦ１、ＦＦ２、ＦＦ３、・・・、ＦＦｍの出力信号ＳＲ１、ＳＲ２、ＳＲ３、・・・、ＳＲｍは、１クロック周期ずつ遅れた信号として出力される。

前記奇数ライン選択部１２０は、複数のＮＡＮＤゲートから構成される。奇数ライン選択部１２０を構成するＮＡＮＤゲートには、奇数ライン制御信号ＯＤＤが共通に入力される。また、奇数ライン選択部のＮＡＮＤゲートには、奇数番目のフリップフロップの出力信号ＳＲ１、ＳＲ３、・・・、ＳＲｍ−１が入力される。

すなわち、第１のＮＡＮＤゲート１２１は、奇数ライン制御信号ＯＤＤ及びフリップフロップＦＦ１の出力信号ＳＲ１を入力として有し、受信された入力信号を論理演算して、第１の走査信号ＳＣＡＮ［１］を発生する。また、第３のＮＡＮＤゲート１２３は、奇数ライン制御信号ＯＤＤ及びフリップフロップＦＦ３の出力信号ＳＲ３を入力として有し、受信された入力信号を論理演算して、第３の走査信号ＳＣＡＮ［３］を発生する。上述したＮＡＮＤゲートの動作は、ｍ−１番目のＮＡＮＤゲート１２５に至るまで同じ原理で行われる。したがって、前記奇数ライン選択部１２０の動作により奇数走査信号が発生する。

前記偶数ライン選択部１４０は、複数のＮＡＮＤゲートから構成される。偶数ライン選択部１４０を構成するＮＡＮＤゲートには、偶数ライン制御信号ＥＶＥＮが共通に入力される。また、偶数ライン選択部１４０のＮＡＮＤゲートには、偶数番目のフリップフロップの出力信号ＳＲ２、ＳＲ４、・・・、ＳＲｍが入力される。

すなわち、第２のＮＡＮＤゲート１４２は、偶数ライン制御信号ＥＶＥＮ及びフリップフロップＦＦ２の出力信号ＳＲ２を入力として有し、受信された入力信号を論理演算して、第２の走査信号ＳＣＡＮ［２］を発生する。また、第４のＮＡＮＤゲート１４４は、偶数ライン制御信号ＥＶＥＮ及びフリップフロップＦＦ４の出力信号ＳＲ４を入力として有し、受信された入力信号を論理演算して、第４の走査信号ＳＣＡＮ［４］を発生する。上述したＮＡＮＤゲートの動作は、ｍ番目のＮＡＮＤゲート１４６に至るまで同じ原理で行われる。したがって、前記偶数ライン選択部１４０の動作により奇数走査信号が発生する。

スキャンドライバが順次走査動作を行う場合、前記奇数ライン制御信号ＯＤＤは、ハイレベルとなり、奇数番目のＮＡＮＤゲートは、入力される信号を反転する。したがって、第１の走査信号ＳＣＡＮ［１］は、フリップフロップＦＦ１の出力信号ＳＲ１が反転された信号であり、第３の走査信号ＳＣＡＮ［３］は、フリップフロップＦＦ３の出力信号ＳＲ３が反転された信号であり、第ｍ−１の走査信号ＳＣＡＮ［ｍ−１］は、フリップフロップＦＦｍ−１の出力信号ＳＲｍ−１が反転された信号である。

また、スキャンドライバの順次走査動作において、前記偶数ライン制御信号ＥＶＥＮもハイレベルとなり、偶数番目のＮＡＮＤゲートは、入力される信号を反転する。したがって、第２の走査信号ＳＣＡＮ［２］は、フリップフロップＦＦ２の出力信号ＳＲ２が反転された信号であり、第４の走査信号ＳＣＡＮ［４］は、フリップフロップＦＦ４の出力信号ＳＲ４が反転された信号であり、第ｍの走査信号ＳＣＡＮ［ｍ］は、フリップフロップＦＦｍの出力信号ＳＲｍが反転された信号である。

すなわち、スキャンドライバは、奇数ライン制御信号ＯＤＤ及び偶数ライン制御信号ＥＶＥＮがハイレベルである場合、順次走査動作を行う。

また、スキャンドライバが飛び越し走査動作を行う場合、１フレームの１／２周期である奇数フィールド区間において前記奇数ライン制御信号ＯＤＤはハイレベルとなる。したがって、奇数フィールド区間で前記奇数番目のＮＡＮＤゲートは、入力される信号を反転する。

また、１フレームの残りの１／２周期である偶数フィールド区間において前記奇数ライン制御信号ＯＤＤはロウレベルとなる。したがって、偶数フィールド区間で前記奇数番目のＮＡＮＤゲートは、奇数番目のフリップフロップの出力レベルに関係なく、ハイレベルの信号を出力するマスキング動作を行う。

また、スキャンドライバが飛び越し走査動作を行う場合、奇数フィールド区間で前記偶数ライン制御信号ＥＶＥＮはロウレベルとなる。したがって、奇数フィールド区間で前記偶数番目のＮＡＮＤゲートは、ハイレベルの信号を出力する。また、偶数フィールド区間で前記偶数ライン制御信号ＥＶＥＮはハイレベルとなる。したがって、偶数フィールド区間で前記偶数番目のＮＡＮＤゲートは、入力される信号を反転する。

すなわち、前記図１に示されたスキャンドライバは、順次走査動作を行う場合、奇数ライン選択部１２０及び偶数ライン選択部１４０を共にアクティブにする。また、前記スキャンドライバが飛び越し走査動作を行う場合、奇数フィールド区間で奇数ライン選択部だけをアクティブにし、偶数フィールド区間では、偶数ライン選択部だけをアクティブにする。

ここで、アクティブとは、ライン選択部などに信号を供給している状態を言う。

図２は、本発明の第１の実施例に係るフリップフロップを示す回路図である。

図２を参照すれば、フリップフロップは、第１のラッチ２００と第２のラッチ２１０とから構成される。

前記第１のラッチ２００は、クロック信号ＣＬＫのロウレベルで入力信号をサンプリングするための第１のサンプラー（ｓａｍｐｌｅｒ）２０２と、前記第１のサンプラー２０２の出力をクロック信号ＣＬＫのハイレベルで格納するための第１のホルダー（ｈｏｌｄｅｒ）２０４とを備える。クロック信号ＣＬＫのロウレベルの間に第１のサンプラー２０２に入力された信号は、クロック信号ＣＬＫのハイレベルの間にホルダー２０４により格納される。入力信号の周波数は、クロック信号ＣＬＫの周波数より低いため、前記第１のラッチ２００は、クロック信号ＣＬＫのロウレベルで入力信号をサンプリングし、ハイレベルの間にサンプリングされた入力信号を格納する。

第２のラッチ２１０は、クロック信号ＣＬＫのハイレベルで入力信号をサンプリングするための第２のサンプラー２１２と、前記第２のサンプラー２１２の出力をクロック信号ＣＬＫのロウレベルで格納するための第２のホルダー２１４とを備える。

以下、前記フリップフロップの動作を説明する。

クロック信号ＣＬＫがロウレベルである間に、第１のサンプラー２０２は、入力信号を受信し、反転された信号を第１のホルダー２０４に出力する。前記第１のホルダー２０４は、ハイレベルで動作するので、クロック信号ＣＬＫがロウレベルである間には、反転された信号を格納しない。クロック信号ＣＬＫがハイレベルに遷移されると、第１のサンプラー２０２の入力信号受信動作は、遮断され、第１のホルダー２０４は、反転された信号を格納する。同時に、第２のサンプラー２１２は、入力信号を受信する。第２のサンプラー２１２に入力された第１のホルダー２０４の信号は、第２のホルダー２１４のインバータを介して出力される。但し、クロック信号ＣＬＫがハイレベルに遷移されている間に、第２のホルダー２１４は、受信されたデータの格納動作を行わず、クロック信号ＣＬＫがロウレベルに遷移されている間に受信されたデータの格納動作を行う。

したがって、前記図２に示されたフリップフロップは、クロック信号ＣＬＫの立ち上がりエッジ直前に入力されたデータを格納し、新しいサンプリング動作が行われるまで、クロック信号ＣＬＫの１周期の間にデータを出力する。

図３は、本発明の第１の実施例により前記図１のスキャンドライバの順次走査動作を説明するためのタイミング図である。

以下、図３及び前記図１を参照してスキャンドライバの順次走査動作を説明する。

前記図１で説明した通り、スキャンドライバの順次走査動作は、奇数ライン制御信号ＯＤＤ及び偶数ライン制御信号ＥＶＥＮがハイレベルであることにより、奇数ライン選択部１２０及び偶数ライン選択部１４０のＮＡＮＤゲートがフリップフロップの出力信号を反転する動作である。

まず、フレーム周波数と同じ周波数をもって開始パルスＶＳＰがフリップフロップＦＦ１に入力される。前記フリップフロップＦＦ１は、クロック信号ＣＬＫのロウレベル区間で入力される開始パルスＶＳＰをサンプリングする。すなわち、フリップフロップＦＦ１は、クロック信号ＣＬＫの立ち上がりエッジ直前の開始パルスＶＳＰをサンプリングし、サンプリングされたデータを出力する。したがって、フリップフロップＦＦ１の出力信号ＳＲ１は、第１の周期の間はハイレベルである。

前記出力信号ＳＲ１は、第１のＮＡＮＤ１２１ゲート及びフリップフロップＦＦ２に入力される。奇数ライン制御信号ＯＤＤは、ハイレベルであるので、第１のＮＡＮＤゲート１２１は、出力信号ＳＲ１を反転して出力する。したがって、第１の走査信号ＳＣＡＮ［１］は、第１の周期の間はロウレベルである。

フリップフロップＦＦ２に入力された出力信号ＳＲ１は、１周期遅れて出力される。すなわち、クロック信号ＣＬＫの第２の周期の立ち上がりエッジ直前にサンプリングされたデータは、第２の周期の立ち上がりエッジで出力される。したがって、フリップフロップＦＦ２は、出力信号ＳＲ１に比べて１周期遅れた出力信号ＳＲ２を出力する。

フリップフロップＦＦ２の出力信号ＳＲ２は、第２のＮＡＮＤゲート１４２及びフリップフロップＦＦ３に入力される。偶数ライン制御信号ＥＶＥＮは、ハイレベルであるので、第２のＮＡＮＤゲート１４２は、出力信号ＳＲ２を反転して出力する。したがって、第２の走査信号ＳＣＡＮ［２］は、第２の周期の間はロウレベルである。

続いて、フリップフロップＦＦ３は、出力信号ＳＲ２を入力として有し、前記出力信号ＳＲ２より１周期遅れた出力信号ＳＲ３を出力する。出力信号ＳＲ３は、第３のＮＡＮＤゲート１２３に入力され、第３のＮＡＮＤゲート１２３は、出力信号ＳＲ３を反転して出力する。第３の走査信号ＳＣＡＮ［３］は、第３の周期の間はロウレベルである。

前述のような動作は、最終フリップフロップＦＦｍから出力信号ＳＲｍが出力され、第ｍの走査信号ＳＣＡＮ［ｍ］が形成されるまで進行される。

すなわち、前述のような過程により、１フレームの間に、全ての走査信号が順次に発生する順次走査動作が行われる。

図４ａ及び図４ｂは、本発明の第１の実施例により前記図１のスキャンドライバの飛び越し走査動作を説明するためのタイミング図である。

以下、図４ａ及び前記図１を参照して、スキャンドライバの飛び越し走査動作を説明する。

スキャンドライバの飛び越し走査動作は、前記図１で説明した通り、１フレームを奇数フィールド区間と偶数フィールド区間とに分ける。奇数フィールド区間には、奇数走査信号ＳＣＡＮ［１、３、・・・、ｍ−１］がアクティブにされ、偶数フィールド区間には、偶数走査信号ＳＣＡＮ［２、４、・・・、ｍ］がアクティブにされる。

奇数フィールド区間の間に奇数走査信号をアクティブにするために、奇数ライン制御信号ＯＤＤはハイレベルとなる。また、偶数フィールド区間の間に偶数走査信号をアクティブにするために、偶数ライン制御信号ＥＶＥＮはハイレベルとなる。

前記図４ａに示された飛び越し走査動作は、１フレームの約１／２周期である奇数フィールド区間において奇数番目のフリップフロップの出力信号を反転して出力し、偶数番目のフリップフロップの出力信号は、マスキング（ｍａｓｋｉｎｇ）する。奇数番目のフリップフロップの出力信号を反転するために、奇数ライン制御信号ＯＤＤは、奇数フィールド区間でハイレベルを維持する。また、偶数番目のフリップフロップの出力信号をマスキングするために、偶数ライン制御信号ＥＶＥＮは、奇数フィールド区間でロウレベルを維持する。

また、１フレームの残りの１／２周期である偶数フィールド区間の間に、奇数番目のフリップフロップの出力信号は、マスキングされ、偶数番目のフリップフロップの出力信号は、反転され、偶数ライン選択部のＮＡＮＤゲートから出力される。奇数番目のフリップフロップの出力信号をマスキングするために、奇数ライン制御信号ＯＤＤは、偶数フィールド区間の間はロウレベルである。また、偶数番目のフリップフロップの出力信号を反転するために、偶数ライン制御信号ＥＶＥＮは、偶数フィールド区間の間にハイレベルを維持する。

まず、フレーム周波数の約２倍の周波数をもって開始パルスＶＳＰがフリップフロップＦＦ１に入力される。また、前記図４ａのクロック周波数は、前記図３に示された順次走査動作時のクロック周波数の約２倍である。したがって、図４ａで、開始パルスＶＳＰは、少なくとも２クロック周期の間、ハイレベル区間を有する。したがって、それぞれのフリップフロップの出力信号は、２クロック周期の間、ハイレベル区間を有する。

但し、フリップフロップＦＦ１から出力される出力信号ＳＲ１、フリップフロップＦＦ２から出力される出力信号ＳＲ２、フリップフロップＦＦ３から出力される出力信号ＳＲ３、・・・、フリップフロップＦＦｍから出力される出力信号ＳＲｍの生成過程は、前記図３に示されたことと同様である。したがって、フリップフロップの出力信号ＳＲ１、ＳＲ２、ＳＲ３、・・・、ＳＲｍ−１及びＳＲｍは、それぞれ１周期だけ遅れたハイレベル区間を有する。また、それぞれの出力信号は、２クロック周期の間、ハイレベルであるので、フリップフロップの出力信号は、隣接する出力信号と１クロック周期の間、重複するハイレベル区間がある。

クロック信号ＣＬＫのｎ周期の間に、前記フリップフロップのｍ個の出力信号は、１周期間隔でハイレベルを有する。また、クロック信号ＣＬＫの残りのｎ＋１周期の間に、前記フリップフロップのｍ個の出力信号は、１周期間隔でハイレベルを有する。

奇数フィールド区間の間に、奇数ライン制御信号ＯＤＤはハイレベルを有する。但し、フリップフロップＦＦ１の出力信号ＳＲ１との論理演算時に、転送線路を介しての時間遅延などのタイミングマージンを考慮して、奇数ライン制御信号ＯＤＤは、クロック信号ＣＬＫの第１の周期より半クロック先行してハイレベルになる。ハイレベルを有する奇数ライン制御信号ＯＤＤにより、奇数ライン選択部のＮＡＮＤゲートは、奇数番目のフリップフロップの出力信号ＳＲ１、ＳＲ３、・・・、ＳＲｍ−１を反転して出力する。

また、奇数フィールド区間の間に、偶数ライン制御信号ＥＶＥＮは、ロウレベルを有する。但し、タイミングマージンを考慮して、偶数ライン制御信号ＥＶＥＮは、クロック信号ＣＬＫの第１の周期より半クロック遅れてロウレベルになる。ロウレベルを有する偶数ライン制御信号ＥＶＥＮにより、偶数ライン選択部のＮＡＮＤゲートは、マスキングされる。したがって、偶数番目の走査信号ＳＣＡＮ［２、４、・・・、ｍ］は、ハイレベルを有する。

１フレームの残りの１／２周期である偶数フィールド区間の間に、奇数ライン制御信号ＯＤＤはロウレベルを有し、偶数ライン制御信号ＥＶＥＮはハイレベルを有する。したがって、偶数フィールド区間で奇数番目のフリップフロップの出力は、マスキングされ、奇数ライン走査信号ＳＣＡＮ［１、３、・・・、ｍ−１］はハイレベルを有する。また、偶数ライン選択部は、偶数番目のフリップフロップの出力信号ＳＲ２、ＳＲ４、・・・、ＳＲｍを反転して出力する。したがって、偶数ライン走査信号ＳＣＡＮ［２、４、・・・、ｍ］は、各々２クロック周期の間にロウレベルを有する。

但し、偶数フィールド区間は、奇数フィールド区間に比べて１クロック周期分多い。これは、最終フリップフロップの出力信号ＳＲｍが反転され、完全な信号が走査ラインに伝達されるようにするためである。

図４ｂは、前記図４ａに比べて奇数フィールド区間の間に含まれたクロックの数と偶数フィールド区間の間に含まれたクロックの数は互いに一致する。すなわち、１フレームの奇数フィールド区間は、ｎ＋１のクロック周期を有し、偶数フィールド区間もまたｎ＋１のクロック周期を有する。前記図４ａでは、奇数フィールド区間でｍ番目のフリップフロップの出力信号ＳＲｍは、奇数フィールド区間及び偶数フィールド区間にわたってハイレベルを有するが、前記図４ｂでは、奇数フィールド区間内に含まれた２クロック周期の間でハイレベルを有する。

フリップフロップの出力信号の生成、奇数ライン選択部の動作及び偶数ライン選択部の動作は、前記図４ａで説明したことと同様なので、詳細な説明は省略する。

実施例２
図５ａ及び図５ｂは、本発明の第２の実施例により、スキャンドライバが適用された有機電界発光装置を示すブロック図及び前記有機電界発光装置を構成する画素駆動回路図である。

図５ａを参照すれば、有機電界発光装置は、スキャンドライバ３０１、データドライバ３０３及び画素アレイ部３０５を備える。

スキャンドライバ３０１は、前記図１に示されたように、順次走査及び飛び越し走査を選択的に行う。また、前記スキャンドライバ３０１は、ｍ個の走査ラインを介して走査信号を印加する。また、ｍ個の発光制御ラインを介して発光制御信号を印加する。

データドライバ３０３は、発光制御信号及び走査信号により選択された画素アレイ部３０５のラインに対してデータを印加する。印加されるデータは、電圧または電流の形態を有することができる。印加されるデータが電圧の形態を有する場合、有機電界発光装置は、電圧書き込み型であり、印加されるデータが電流の形態を有する場合、有機電界発光装置は、電流書き込み型である。

前記図５ａでは、電流書き込み型有機電界発光装置を示したが、有機電界発光装置は、電圧書き込み型であってもよいことは当業者に公知の事実である。

画素アレイ部３０５は、複数の画素から構成される。第１の行に配置された画素には、第１の走査信号ＳＣＡＮ［１］及び第１の発光制御信号ＥＭＩ［１］が印加され、第２の行に配置された画素には、第２の走査信号ＳＣＡＮ［２］及び第２の発光制御信号ＥＭＩ［２］が印加される。すなわち、１つの水平ラインを形成する１つの行の画素には、少なくとも１つの走査信号と発光制御信号が印加される。

図５ｂは、本発明の第２の実施例により電流書き込み型画素駆動回路を示す回路図である。

図５ｂを参照すれば、前記画素回路は、４つのトランジスタＭ１、Ｍ２、Ｍ３及びＭ４、プログラムキャパシタＣｓｔ及び有機電界発光素子ＯＬＥＤを備える。

駆動トランジスタＭ１は、画素の発光動作時、データラインｄａｔａ［ｎ］を介してシンク（ｓｉｎｋ）されるデータ電流と同じ電流をトランジスタＭ４に供給する。データ電流と同じ電流を発生するために、駆動トランジスタＭ１のゲートは、プログラムキャパシタＣｓｔの一方端子及びトランジスタＭ２に連結される。また、駆動トランジスタＭ１は、ＥＬＶｄｄに連結され、トランジスタＭ３及びトランジスタＭ４に連結される。

スイッチングトランジスタＭ２は、走査信号ＳＣＡＮ［ｍ］によってオンとなり、データラインとプログラムキャパシタＣｓｔとの間に電圧経路を形成するスイッチングトランジスタである。また、スイッチングトランジスタＭ２は、駆動トランジスタＭ１のゲートに所定のバイアス電圧を印加し、データ電流に相当する駆動トランジスタＭ１のＶｇｓを形成する。

トランジスタＭ３は、走査信号ＳＣＡＮ［ｍ］によってオンとなり、データ電流プログラム時、駆動トランジスタＭ１から供給される電流をデータラインｄａｔａ［ｎ］に供給する役目をする。

発光制御トランジスタＭ４は、発光制御信号ＥＭＩ［ｍ］によってオンとなり、発光動作時、駆動トランジスタＭ１から供給される電流を有機電界発光素子ＯＬＥＤに供給する役目をする。

前記電流書込み型画素回路の動作は、データ電流に相当する電圧ＶｇｓをプログラムキャパシタＣｓｔに蓄積し、発光制御トランジスタＭ３をオンさせて、データ電流と実質的に同じ電流を有機電界発光素子ＯＬＥＤに供給することである。

まず、発光制御信号ＥＭＩ［ｍ］がハイレベルに遷移されると、発光制御トランジスタＭ４は、オフ状態となる。したがって、有機電界発光素子ＯＬＥＤの発光動作は、遮断される。

発光制御トランジスタＭ４がオフとなった状態で、走査信号ＳＣＡＮ［ｍ］がロウレベルに遷移される場合、スイッチングトランジスタＭ２及びトランジスタＭ３は、オンとなる。ロウレベルの走査信号ＳＣＡＮ［ｍ］により画素は選択され、データのプログラム動作が始まる。

ロウレベルの走査信号ＳＣＡＮ［ｍ］により前記トランジスタＭ２及びＭ３は、オンとなる。前記トランジスタＭ２及びＭ３がオンとなった状態で、データラインｄａｔａ［ｎ］を介してデータ電流Ｉｄａｔａがシンクされると、Ｖｄｄ、駆動トランジスタＭ１及びトランジスタＭ３で構成される電流経路が形成される。また、データ電流Ｉｄａｔａがシンクされる場合、スイッチングトランジスタＭ２は、トライオード領域で動作する。すなわち、プログラムキャパシタＣｓｔ及び駆動トランジスタＭ１のゲートには、ＤＣ電流が実質的に流れずに、駆動トランジスタＭ１をオンさせるためのバイアス電圧だけが駆動トランジスタＭ１のゲート端子に供給される。

また、ＥＬＶｄｄからＩｄａｔａをデータラインｄａｔａ［ｎ］に供給するために、前記駆動トランジスタＭ１は、飽和領域で動作することが好ましい。駆動トランジスタＭ１が飽和領域で動作する場合、駆動トランジスタＭ１を介して流れる電流であるＩｄａｔａは、次の数１の数式から求めることができる。

上記式中、Ｋは、比例定数であり、Ｖｇｓは、駆動トランジスタＭ１のゲートとソース間の電圧差である。また、Ｖｔｈは、駆動トランジスタＭ１の閾値電圧を示す。

データ電流Ｉｄａｔａが駆動トランジスタＭ１及びトランジスタＭ３を介して流れる間に、データ電流Ｉｄａｔａに相当する駆動トランジスタＭ１のＶｇｓは、プログラムキャパシタＣｓｔに蓄積される。

続いて、走査信号ＳＣＡＮ［ｍ］がハイレベルに遷移される場合、トランジスタＭ２及びＭ３は、オフ状態となり、プログラムキャパシタＣｓｔは、Ｖｇｓの電圧差を維持する。

次いで、発光制御信号ＥＭＩ［ｍ］がハイレベルからロウレベルに遷移される場合、発光制御トランジスタＭ４は、オンとなる。前記発光制御トランジスタＭ４のオンにより、駆動トランジスタＭ１は、飽和領域で動作するようになり、プログラムキャパシタＣｓｔに蓄積された電圧Ｖｇｓに相当する電流であるＩｄａｔａは、トランジスタＭ４に流れるようになる。データ電流Ｉｄａｔａは、発光制御トランジスタＭ４を介して有機電界発光素子ＯＬＥＤに供給され、有機電界発光素子ＯＬＥＤは、データ電流Ｉｄａｔａに相当する輝度をもって発光する。

前述したような電流書き込み型画素回路の構成は多様に変更されることができる。

図６ａ及び図６ｂは、本発明の第２の実施例により前記図５ａに示された有機電界発光装置の順次走査及び飛び越し走査を説明するためのタイミング図である。

図６ａは、順次走査動作を行う有機電界発光装置の動作を説明するためのタイミング図である。

図６ａを参照すれば、有機電界発光装置は、データドライバ３０３による電流書き込み動作のために、発光制御信号ＥＭＩ［１、２、・・・、ｍ］を画素アレイ部３０５に印加する。また、発光制御信号ＥＭＩ［１、２、・・・、ｍ］が走査信号と時間的に同期される場合、画素に対するデータ電流プログラム動作と発光動作が同時に発生する問題が生じるので、走査信号ＳＣＡＮ［１、２、・・・、ｍ］と発光制御信号ＥＭＩ［１、２、・・・、ｍ］は、所定の時間間隔をもって画素に印加される。したがって、走査信号ＳＣＡＮ［１、２、・・・、ｍ］のロウレベル期間は、発光制御信号のハイレベル期間より短く設定される。

走査信号ＳＣＡＮ［１、２、・・・、ｍ］のロウレベル期間が発光制御信号のハイレベル期間より短く設定するために、奇数ライン制御信号ＯＤＤ及び偶数ライン制御信号ＥＶＥＮは、パルス列の形態で印加される。

前記図１に示されたように、奇数ライン制御信号ＯＤＤがロウレベルである場合、奇数番目のフリップフロップの出力信号ＳＲ１、ＳＲ３、・・・、ＳＲｍ−１は、マスキングされて出力される。すなわち、奇数走査信号ＳＣＡＮ［１、３、・・・、ｍ−１］は、ハイレベルを有する。

また、偶数ライン制御信号ＥＶＥＮがロウレベルである場合、偶数番目のフリップフロップの出力信号ＳＲ２、ＳＲ４、・・・、ＳＲｍは、マスキングされて出力される。すなわち、偶数走査信号ＳＣＡＮ［２、４、・・・、ｍ］は、ハイレベルを有する。

したがって、パルス列の形態で印加される奇数ライン制御信号ＯＤＤにより、奇数走査信号ＳＣＡＮ［１、３、・・・、ｍ−１］には、奇数ライン制御信号ＯＤＤのロウレベル部分が反映される。すなわち、奇数番目のフリップフロップの出力信号がハイレベルを有する区間で、奇数ライン制御信号ＯＤＤが短い時間の間にロウレベルを有する場合、奇数ライン制御信号ＯＤＤのロウレベル区間の間に奇数走査信号ＳＣＡＮ［１、３、・・・、ｍ−１］は、ハイレベルとなる。したがって、前記図６ａに示された奇数走査信号は、前記図３に示された奇数走査信号より短いロウレベル時間間隔をもって形成される。

また、奇数番目の発光制御信号ＥＭＩ［１、３、・・・、ｍ−１］は、前記図６ａに示された奇数走査信号のロウレベル区間より幅広いハイレベル区間を有する。奇数番目の発光制御信号ＥＭＩ［１、３、・・・、ｍ−１］は、奇数番目のフリップフロップの出力信号と実質的に同じ波形を有する。したがって、奇数番目の発光制御信号ＥＭＩ［１、３、・・・、ｍ−１］は、奇数番目のフリップフロップの出力信号を用いて形成されることができ、また、他の実施の形態による別途の波形発生回路を用いて形成されることもできる。

上述した波形の形成過程は、偶数番目の走査信号ＳＣＡＮ［２、４、・・・、ｍ］の形成過程でも同様に適用される。したがって、奇数ライン制御信号ＯＤＤ及び偶数ライン制御信号ＥＶＥＮにより、第１の発光制御信号ＥＭＩ［１］及び第１の走査信号ＳＣＡＮ［１］、第２の発光制御信号ＥＭＩ［２］及び第２の走査信号ＳＣＡＮ［２］、・・・及び第ｍの発光制御信号ＥＭＩ［ｍ］及び第ｍの走査信号ＳＣＡＮ［ｍ］は、順次に形成される。

発光制御信号ＥＭＩ［１、２、・・・、ｍ］がハイレベルを有する間に、前記発光制御信号ＥＭＩ［１、２、・・・、ｍ］が印加される画素は、発光が遮断される。また、前記発光制御信号ＥＭＩ［１、２、・・・、ｍ］と時間マージンを有する走査信号ＳＣＡＮ［１、２、・・・、ｍ］が入力されれば、データ電流のプログラム動作が始まる。前記走査信号ＳＣＡＮ［１、２、・・・、ｍ］がハイレベルに上昇すれば、前記画素に対するプログラム動作は、終了し、走査信号ＳＣＡＮ［１、２、・・・、ｍ］の立ち上がりエッジに対して時間マージンをもって形成される発光制御信号ＥＭＩ［１、２、・・・、ｍ］の立ち下がりエッジからプログラムされた画素は、発光動作を開始する。

図６ｂは、飛び越し走査動作を行う有機電界発光装置の動作を説明するためのタイミング図である。

図６ｂは、前記図４ｂのタイミング図に発光制御信号ＥＭＩ［１、２、・・・、ｍ］が付加されたものである。また、走査信号のロウレベル区間を発光制御信号のハイレベル区間より短くするために、奇数ライン制御信号ＯＤＤ及び偶数ライン制御信号ＥＶＥＮの波形は、前記図４ｂに示された波形と異なる形状を有する。

奇数フィールド区間で、奇数ライン制御信号ＯＤＤにより奇数番目の走査信号ＳＣＡＮ［１、３、・・・、ｍ−１］がアクティブにされる。但し、奇数ライン制御信号ＯＤＤは、１周期毎にロウレベル区間を有するので、ロウレベル区間で奇数番目のフリップフロップの出力は、マスキングされる。したがって、それぞれの発光制御信号が有するハイレベル区間に比べて、それぞれの走査信号のロウレベル区間が短く設定される。

発光制御信号は、フリップフロップの出力信号と実質的に同じ波形を有するので、フリップフロップの出力信号を発光制御信号として使用することができる。また、別途の回路を具備して発光制御信号を発生させることもできる。

偶数フィールド区間で、偶数ライン制御信号ＥＶＥＮにより偶数走査信号ＳＣＡＮ［２、４、・・・、ｍ］がアクティブにされる。偶数ライン制御信号ＥＶＥＮは、クロック信号ＣＬＫの１周期毎にロウレベル区間を有する。ロウレベル区間の間に、偶数番目のフリップフロップの出力信号は、マスキングされ、ハイレベルに出力される。

前述の過程により、奇数ライン制御信号ＯＤＤ及び偶数ライン制御信号ＥＶＥＮにより順次走査または飛び越し走査の動作が行われることが分かる。すなわち、奇数ライン制御信号ＯＤＤ及び偶数ライン制御信号ＥＶＥＮによって、スキャンドライバは、順次走査及び飛び越し走査動作を選択的に行い、前記スキャンドライバが実装された有機電界発光装置は、順次走査及び飛び越し走査動作を選択的に行う。

実施例３
図７は、本発明の第３実施例に係るスキャンドライバを示す回路図である。

図７を参照すれば、本発明によるスキャンドライバは、シフトレジスタ４００、モード選択部４２０、奇数ライン選択部４４０及び偶数ライン選択部４６０を備える。

シフトレジスタ４００は、パネルの走査ラインの数より多いフリップフロップから構成される。したがって、パネルがｍ個の走査ラインを備える場合、前記フリップフロップの個数は、少なくともｍ＋１個である。それぞれのフリップフロップには、クロック信号ＣＬＫまたは反転されたクロック信号／ＣＬＫが入力される。

第１のフリップフロップＦＦ１は、開始パルスＶＳＰを入力として有し、クロック入力ピンＣＫには、クロック信号ＣＬＫが入力される。前記第１のフリップフロップＦＦ１は、クロック信号ＣＬＫの立ち上がりエッジで開始パルスのデータをサンプリングし、出力する。

第２のフリップフロップＦＦ２は、第１のフリップフロップの出力ＳＲ１を受信する。また、第２のフリップフロップＦＦ２のクロック入力ピンＣＫには、クロック信号ＣＬＫの反転されたクロック信号／ＣＬＫが入力される。第２のフリップフロップＦＦ２は、クロック信号ＣＬＫの立ち下がりエッジでＳＲ１をサンプリングし、出力する。

すなわち、奇数番目のフリップフロップＦＦ１、ＦＦ３、・・・、ＦＦｍ−１、ＦＦｍ＋１は、クロック信号ＣＬＫの立ち上がりエッジで入力信号をサンプリングして出力し、クロック信号ＣＬＫのロウレベルでは、立ち下がりエッジ直前に入力されたデータを格納する。また、偶数番目のフリップフロップＦＦ２、ＦＦ４、・・・、ＦＦｍは、クロック信号ＣＬＫの立ち下がりエッジで入力信号をサンプリングし出力し、クロック信号ＣＬＫのハイレベルでは、立ち上がりエッジ直前に入力されたデータを格納する。

モード選択部４２０は、並列に配置された複数のモード選択回路を有する。それぞれのモード選択回路は、連続する２つのフリップフロップの出力信号を受信し、モード選択信号ＭＯＤＥによって、受信された２つのフリップフロップの出力信号に対する論理演算する。連続する２つのフリップフロップの出力信号を受信するために、前記モード選択回路は、ＮＯＲゲートを有し、前記ＮＯＲゲートの出力信号とモード選択信号ＭＯＤＥを受信するためのＮＡＮＤゲートを有する。

奇数ライン選択部４４０は、前記モード選択部４２０により決定された動作によって、奇数番目の走査ラインに奇数ライン走査信号ＳＣＡＮ［１、３、・・・、ｍ−１］を発生する。前記奇数ライン選択部４４０は、複数のライン選択回路を備える。奇数ライン選択部４４０の選択回路は、奇数ライン制御信号ＯＤＤの制御によって、フリップフロップの出力信号または前記モード選択回路の出力信号を選択する。

偶数ライン選択部４６０は、前記モード選択部４２０により決定された動作によって、偶数番目の走査ラインに偶数ライン走査信号ＳＣＡＮ［２、４、・・・、ｍ］を発生する。前記偶数ライン選択部４６０は、複数のライン選択回路を備える。偶数ライン選択部４６０の選択回路は、偶数ライン制御信号ＥＶＥＮの制御によって、フリップフロップの出力信号または前記モード選択回路の出力信号を選択する。

図８は、本発明の第３実施例により前記図７のフリップフロップを示す回路図である。

図８を参照すれば、前記フリップフロップは、入力されるクロック信号のハイレベルで入力信号Ｄｉｎをサンプリングするためのサンプラー５０１と、クロック信号のハイレベルで入力信号Ｄｉｎを出力し、クロック信号のロウレベルで入力信号をホールドするためのホルダー５０３とを備える。

サンプラー５０１は、クロック入力の制御によって動作を行うインバータから構成することが好ましい。したがって、クロック入力のハイレベルでサンプラー５０１は、入力信号Ｄｉｎをサンプリングする。クロックがハイレベルを維持する間に、入力信号Ｄｉｎは、フリップフロップに入力され、出力される。クロックがロウレベルに下降すれば、サンプラー５０１は、入力信号Ｄｉｎの受信を遮断する。入力信号Ｄｉｎの遮断と同時に、クロックの立ち下がりエッジ直前に入力された入力信号Ｄｉｎは、ホルダー５０３により格納される。前記ホルダー５０３は、クロックの立ち下がりエッジで格納動作を開始する。したがって、前記フリップフロップは、クロック入力のハイレベル区間で入力を受信し、受信した入力を出力し、ロウレベル区間では、立ち下がりエッジ直前に入力された信号を格納し、これを出力する。

図９ａ及び図９ｂは、本発明の第３実施例に係るモード選択回路の回路図及び真理表である。

図９ａを参照すれば、前記モード選択回路は、ＮＯＲゲートとＮＡＮＤゲートとから構成される。ＮＯＲゲート６０１は、ｋ番目のフリップフロップの出力信号ＳＲｋ及びｋ＋１番目のフリップフロップの出力信号ＳＲｋ＋１を入力として有する。したがって、モード選択回路は、奇数番目のフリップフロップの出力信号及び偶数番目のフリップフロップの出力信号を受信する。

ＮＡＮＤゲート６０３は、前記ＮＯＲゲート６０１の出力信号及びモード選択信号ＭＯＤＥを入力として有する。ＮＡＮＤゲート６０３は、２つの入力信号に対してＮＡＮＤ演算を行い、演算結果であるｏｕｔ［ｋ］をライン選択回路に入力する。

図９ｂを参照すれば、モード選択信号ＭＯＤＥのロジック状態と、ＳＲｋ及びＳＲｋ＋１との演算結果であるｏｕｔ［ｋ］の状態が示される。

モード選択信号ＭＯＤＥがロウレベルである場合、ＮＡＮＤゲート６０３は、ＮＯＲゲート６０１の出力に関係なく、ハイレベルを出力する。

モード選択信号ＭＯＤＥがハイレベルである場合、ＮＡＮＤゲート６０３は、ＮＯＲゲート６０１の出力を反転する。したがって、モード選択回路は、入力信号ＳＲｋ及びＳＲｋ＋１の論理和を出力する。したがって、入力信号ＳＲｋがロウレベルであり且つＳＲｋ＋１がロウレベルである場合にだけ、ｏｕｔ［ｋ］は、ロウレベルとなる。その他の場合、ｏｕｔ［ｋ］は、ハイレベルを有する。

したがって、モード選択信号ＭＯＤＥがハイレベルであり且つ入力信号ＳＲｋ及びＳＲｋ＋１がロウレベルである場合にだけ、モード選択回路は、ロウレベルを出力する。

図１０は、本発明の第３実施例に係るライン選択回路を示す回路図である。

図１０を参照すれば、ライン選択回路は、３つのＮＡＮＤゲートと１つのインバータとを備える。前記ライン選択回路は、奇数ライン制御信号ＯＤＤまたは偶数ライン制御信号ＥＶＥＮによりフリップフロップの出力信号ＳＲｋまたはモード選択回路の出力信号ｏｕｔ［ｋ］を選択する。例えば、前記ライン選択回路に奇数ライン制御信号ＯＤＤが入力され、奇数ライン制御信号ＯＤＤがハイレベルを有する場合、第１のＮＡＮＤゲート７０１は、フリップフロップの出力信号ＳＲｋを反転する。また、インバータ７０３を介して第２のＮＡＮＤゲート７０５には、ロウレベルが印加されるので、前記第２のＮＡＮＤゲート７０５は、ｏｕｔ［ｋ］のレベルに関係なく、ハイレベルを出力する。ハイレベルを有する第２のＮＡＮＤゲート７０５の出力信号は、第３のＮＡＮＤゲート７０７に入力され、第３のＮＡＮＤゲート７０７は、第１のＮＡＮＤゲート７０１の出力信号を反転する。したがって、第３のＮＡＮＤゲート７０７の出力信号ＳＣＡＮ［ｋ］は、フリップフロップの出力信号ＳＲｋとなる。

また、前記ライン選択回路に奇数ライン制御信号ＯＤＤが入力され、ロウレベルを有する場合、第１のＮＡＮＤゲート７０１は、フリップフロップの出力信号ＳＲｋのレベルに関係なく、ハイレベルを出力する。また、インバータ７０３を介して第２のＮＡＮＤゲート７０５には、ハイレベルが入力されるので、前記第２のＮＡＮＤゲート７０５は、モード選択回路の出力信号ｏｕｔ［ｋ］を反転する。第２のＮＡＮＤゲート７０５により反転されたモード選択回路の出力信号ｏｕｔ［ｋ］は、第３のＮＡＮＤゲート７０７に入力される。第３のＮＡＮＤゲート７０７は、ハイレベルを有する第１のＮＡＮＤゲート７０１の出力信号を入力として有するので、前記第３のＮＡＮＤゲート７０７は、第２のＮＡＮＤゲート７０５の出力信号を反転する。したがって、第３のＮＡＮＤゲート７０７の出力信号ＳＣＡＮ［ｋ］は、モード選択回路の出力信号ｏｕｔ［ｋ］を出力する。

すなわち、前記図１０に示されたライン選択回路は、奇数ライン制御信号ＯＤＤ及び偶数ライン制御信号ＥＶＥＮがハイレベルを有する場合、フリップフロップの出力ＳＲｋを選択して出力し、奇数ライン制御信号ＯＤＤ及び偶数ライン制御信号ＥＶＥＮがロウレベルを有する場合、前記モード選択回路の出力ｏｕｔ［ｋ］を選択して出力する。

図１１ａ及び図１１ｂは、前記図７に示されたスキャンドライバの順次走査及び飛び越し走査を説明するためのタイミング図である。

図１１ａを参照すれば、前記図７に示されたスキャンドライバは、順次走査動作を行う。順次走査動作を行うスキャンドライバは、１フレーム周期の間にｍ個の走査信号を順次にアクティブにする。

まず、１フレームの映像が表示される区間を定義する垂直同期信号と同じ周波数を有する開始パルスＶＳＰが、第１のフリップフロップＦＦ１の入力端に入力される。第１のフリップフロップＦＦ１は、クロック信号ＣＬＫの立ち上がりエッジで入力信号をサンプリングする。したがって、前フレームの最終周期の立ち上がりエッジで出力信号ＳＲ１は、ロウレベルに遷移される。また、クロック信号ＣＬＫの第１の周期の立ち上がりエッジでサンプリングされた開始パルスＶＳＰは、ハイレベルを有するので、第１のフリップフロップＦＦ１の出力信号ＳＲ１は、ハイレベルに遷移される。したがって、前記出力信号ＳＲ１は、前フレームの最終周期のハイレベル区間及びクロック信号ＣＬＫの第１の周期のロウレベル区間にわたってロウレベルを有する。

第２のフリップフロップＦＦ２には、前記第１のフリップフロップＦＦ１の出力信号ＳＲ１が入力される。前記第２のフリップフロップＦＦ２のクロック入力端ＣＬＫには、反転されたクロック信号／ＣＬＫが入力される。したがって、第２のフリップフロップＦＦ２は、クロック信号ＣＬＫの立ち下がりエッジで第１のフリップフロップＦＦ１の出力信号ＳＲ１をサンプリングする。サンプリング動作により、クロック信号ＣＬＫの第１の周期の立ち下がりエッジで第２のフリップフロップＦＦ２の出力信号ＳＲ２は、ロウレベルに遷移され、クロック信号ＣＬＫの第２の周期の立ち下がりエッジで第２のフリップフロップＦＦ２の出力信号ＳＲ２は、ハイレベルに遷移される。

前述したような過程と同様の動作により、第３のフリップフロップＦＦ３の出力信号ＳＲ３は、クロック信号ＣＬＫの第１の周期の立ち上がりエッジでハイレベルに遷移され、クロック信号ＣＬＫの第２の周期の立ち上がりエッジでロウレベルに遷移される。

また、第ｍのフリップフロップＦＦｍの出力信号ＳＲｍは、クロック信号ＣＬＫの第ｍ／２の周期の立ち下がりエッジでロウレベルに遷移され、次のフレーム周期の最初の立ち下がりエッジでハイレベルに遷移される。

第ｍ＋１のフリップフロップＦＦｍ＋１の出力信号ＳＲｍ＋１は、クロック信号ＣＬＫの第ｍ／２の周期の立ち上がりエッジでロウレベルに遷移され、次のフレーム周期の最初の立ち上がりエッジでハイレベルに遷移される。

スキャンドライバが順次走査動作を行う場合、モード選択信号ＭＯＤＥは、ハイレベルに設定される。したがって、前記図９ａ及び図９ｂに示されたように、モード選択部４２０のモード選択回路は、隣接するフリップフロップの出力が全てロウレベルである場合にだけ、ロウレベルを出力する。

また、奇数ライン制御信号ＯＤＤ及び偶数ライン制御信号ＥＶＥＮは、ロウレベルに設定される。奇数ライン制御信号ＯＤＤがロウレベルを有するので、奇数ライン選択部４４０のライン選択回路は、奇数番目のモード選択回路の出力ｏｕｔ［１、３、・・・、ｍ＋１］を選択して、該当走査ラインに出力する。

また、偶数ライン制御信号ＥＶＥＮがロウレベルを有するので、偶数ライン選択部４６０のライン選択回路は、偶数番目のモード選択回路の出力ｏｕｔ［２、４、・・・、ｍ］を選択して、該当走査ラインに出力する。

前述したように、モード選択回路は、隣接するフリップフロップの出力が全てロウレベルを有する区間でだけ、ロウレベルを有するので、第１の走査信号ＳＣＡＮ［１］は、第１のフリップフロップＦＦ１の出力ＳＲ１及び第２のフリップフロップＦＦ２の出力ＳＲ２がロウレベルである区間だけ、ロウレベルを有する。したがって、第１の走査信号ＳＣＡＮ［１］は、クロック信号ＣＬＫの第１の周期のロウレベルでアクティブにされる。

第２の走査信号ＳＣＡＮ［２］は、第２のフリップフロップＦＦ２の出力ＳＲ２及び第３のフリップフロップＦＦ３の出力ＳＲ３が共にロウレベルである区間において、ロウレベルを有する。したがって、クロック信号ＣＬＫの第２の周期のハイレベルでアクティブにされる。また、第３の走査信号ＳＣＡＮ［３］は、クロック信号ＣＬＫの第１の周期のロウレベルでアクティブにされる。

前述したような過程により、ｍ個の走査信号は、クロック信号の半周期毎に順次にアクティブにされる。したがって、クロック信号ＣＬＫの半周期の位相差をもって、それぞれの走査信号が走査ラインに伝達される順次走査動作が行われる。

図１１ｂを参照すれば、飛び越し走査動作を行うために、モード選択信号ＭＯＤＥは、ロウレベルに設定される。したがって、前記図９ａに示されたモード選択回路は、隣接するフリップフロップの出力信号に関係なく、ハイレベルを出力する。したがって、モード選択回路の出力信号ｏｕｔ［１、２、・・・、ｍ］は、いずれもハイレベルとなる。

また、奇数番目の走査ラインに対する走査動作が行われる奇数フィールド区間で、偶数番目のフリップフロップの出力信号ＳＲ２、ＳＲ４、・・・、ＳＲｍは、マスキングされる。同様に、偶数番目の走査ラインに対する走査動作が行われる偶数フィールド区間で、奇数番目のフリップフロップの出力信号ＳＲ１、ＳＲ３、・・・、ＳＲｍ−１は、マスキングされる。

奇数フィールド区間で偶数番目のフリップフロップの出力信号ＳＲ２、ＳＲ４、・・・、ＳＲｍをマスキングするために、偶数ライン制御信号ＥＶＥＮは、ロウレベルに設定される。飛び越し走査動作の場合、モード選択信号ＭＯＤＥは、ロウレベルに設定され、ライン選択回路の出力ｏｕｔ［１、２、・・・、ｍ］は、全てハイレベルを有する。また、偶数ライン制御信号ＥＶＥＮがロウレベルを有するので、偶数ライン選択部４６０のライン選択回路は、入力される偶数番目のフリップフロップの出力信号ｏｕｔ［２、４、・・・、ｍ］を選択する。したがって、偶数番目の走査信号ＳＣＡＮ［２、４、・・・、ｍ］は、ハイレベルを出力する。すなわち、ロウレベルを有する偶数ライン制御信号ＥＶＥＮにより偶数番目のフリップフロップの出力信号ＳＲ２、ＳＲ４、・・・、ＳＲｍは、ライン選択回路により選択されることなく、ハイレベルにマスキングされる。

奇数フィールド区間で奇数ライン制御信号ＯＤＤはハイレベルを有する。奇数ライン選択部４４０のライン選択回路は、ハイレベルを有する奇数ライン制御信号ＯＤＤによって奇数番目のフリップフロップの出力信号ＳＲ１、ＳＲ３、・・・、ＳＲｍ−１を選択する。したがって、奇数番目の走査信号ＳＣＡＮ［１、３、・・・、ｍ−１］は、クロック信号ＣＬＫによって順次にロウレベルを有しながら出力される。

すなわち、クロック信号ＣＬＫの第１の周期で第１の走査信号ＳＣＡＮ［１］は、ロウレベルを有し、クロック信号ＣＬＫの第２の周期で第３走査信号ＳＣＡＮ［３］は、ロウレベルを有する。また、クロック信号ＣＬＫの第ｍ／２の周期で第ｍ−１の走査信号ＳＣＡＮ［ｍ−１］は、ロウレベルを有する。

偶数フィールド区間で奇数番目のフリップフロップの出力信号をマスキングするために、奇数ライン制御信号ＯＤＤは、ロウレベルに設定される。飛び越し走査動作の場合、モード選択信号ＭＯＤＥは、ロウレベルに設定され、ライン選択回路の出力ｏｕｔ［１、２、・・・、ｍ］は、全てハイレベルを有する。また、奇数ライン制御信号ＯＤＤがロウレベルを有するので、奇数ライン選択部４４０のライン選択回路は、入力される奇数番目のフリップフロップの出力信号ｏｕｔ［１、３、・・・、ｍ−１］を選択する。したがって、奇数番目の走査信号ＳＣＡＮ［１、３、・・・、ｍ−１］は、ハイレベルを出力する。すなわち、ロウレベルを有する奇数ライン制御信号ＯＤＤにより、奇数番目のフリップフロップの出力信号ＳＲ１、ＳＲ３、・・・、ＳＲｍ−１は、ライン選択回路により選択されることなく、ハイレベルにマスキングされる。

偶数フィールド区間で偶数ライン制御信号ＥＶＥＮはハイレベルを有する。偶数ライン選択部４６０のライン選択回路は、ハイレベルである偶数ライン制御信号ＥＶＥＮによって偶数番目のフリップフロップの出力信号ＳＲ２、ＳＲ４、・・・、ＳＲｍを選択する。したがって、偶数番目の走査信号ＳＣＡＮ［２、４、・・・、ｍ］は、クロック信号によって順次にロウレベルになりながら出力される。

すなわち、クロック信号ＣＬＫの第ｍ／２＋２の周期のロウレベル区間及び第ｍ／２＋３の周期のハイレベル区間で、第２の走査信号ＳＣＡＮ［２］はロウレベルであり、クロック信号ＣＬＫの第ｍ／２＋３の周期のロウレベル区間及び第ｍ／２＋４の周期のハイレベル区間で、第４の走査信号ＳＣＡＮ［４］はロウレベルである。また、クロック信号ＣＬＫの第ｍ＋１の周期のロウレベル区間及び第ｍ＋２の周期のハイレベル区間で、第ｍの走査信号ＳＣＡＮ［ｍ］は、ロウレベルである。偶数フィールド区間で奇数番目のフリップフロップの出力信号ＳＲ１、ＳＲ３、・・・、ＳＲｍ−１は、ハイレベルにマスキングされ、偶数番目のフリップフロップの出力信号ＳＲ２、ＳＲ４、・・・、ＳＲｍは、ライン選択回路により選択され、走査信号の形態で出力される。

前述したような過程により、前記スキャンドライバは、飛び越し走査動作を行う場合、奇数フィールド区間でモード選択信号ＭＯＤＥと奇数ライン制御信号ＯＤＤとの組み合わせにより奇数走査信号ＳＣＡＮ［１、３、・・・、ｍ−１］を順次に形成し、それぞれの奇数走査ラインに伝達する。

前記奇数フィールド区間で、偶数ライン制御信号ＥＶＥＮにより偶数走査信号ＳＣＡＮ［２、４、・・・、ｍ］は、マスキングされて出力される。すなわち、前記偶数走査信号ＳＣＡＮ［２、４、・・・、ｍ］は、走査動作に要求される情報を有することなく、奇数フィールド区間の間は、ハイレベルである。

奇数フィールド区間に連続する偶数フィールド区間で、モード選択信号ＭＯＤＥと偶数ライン制御信号ＥＶＥＮとの組み合わせにより、偶数走査信号ＳＣＡＮ［２、４、・・・、ｍ］を順次に形成し、それぞれの偶数走査ラインに伝達する。

前記偶数フィールド区間で、奇数ライン制御信号ＯＤＤにより奇数走査信号ＳＣＡＮ［１、３、・・・、ｍ−１］は、マスキングされて出力される。すなわち、前記奇数走査信号ＳＣＡＮ［１、３、・・・、ｍ−１］は、走査動作に要求される情報を有することなく、偶数フィールド区間の間は、ハイレベルである。

前述したような過程により、モード選択信号、奇数ライン制御信号及び偶数ライン制御信号を用いて順次走査及び飛び越し走査動作を選択的に行うことができることが分かる。

以上において説明した本発明は、本発明が属する技術の分野における通常の知識を有する者であれば、本発明の技術的思想を逸脱しない範囲内で、様々な置換、変形及び変更が可能であるので、上述した実施例及び添付された図面に限定されるものではない。

本発明の第１の実施例に係る順次走査及び飛び越し走査兼用スキャンドライバを示す回路図である。 本発明の第１の実施例に係るフリップフロップを示す回路図である。 本発明の第１の実施例により前記図１のスキャンドライバの順次走査動作を説明するためのタイミング図である。 本発明の第１の実施例により前記図１のスキャンドライバの飛び越し走査動作を説明するためのタイミング図である。 本発明の第１の実施例により前記図１のスキャンドライバの飛び越し走査動作を説明するためのタイミング図である。 本発明の第２の実施例により、スキャンドライバが適用された有機電界発光装置を示すブロック図及び前記有機電界発光装置を構成する画素駆動回路図である。 本発明の第２の実施例により、スキャンドライバが適用された有機電界発光装置を示すブロック図及び前記有機電界発光装置を構成する画素駆動回路図である。 本発明の第２の実施例により前記図５ａに示された有機電界発光装置の順次走査及び飛び越し走査を説明するためのタイミング図である。 本発明の第２の実施例により前記図５ａに示された有機電界発光装置の順次走査及び飛び越し走査を説明するためのタイミング図である。 本発明の第３実施例に係るスキャンドライバを示す回路図である。 本発明の第３実施例により前記図７のフリップフロップを示す回路図である。 本発明の第３実施例に係るモード選択回路の回路図である。 本発明の第３実施例に係るモード選択回路の真理表である。 本発明の第３実施例に係るライン選択回路を示す回路図である。 前記図７に示されたスキャンドライバの順次走査及び飛び越し走査を説明するためのタイミング図である。 前記図７に示されたスキャンドライバの順次走査及び飛び越し走査を説明するためのタイミング図である。

符号の説明

１００、４００ シフトレジスタ、
１２０、４４０ 奇数ライン選択部、
１４０、４６０ 偶数ライン選択部、
４２０ モード選択部。

Claims (17)

1. 開始パルス及びクロック信号が入力され、格納された情報を前記クロック信号の１／２周期間隔で出力するためのシフトレジスタと、
   前記シフトレジスタが有するフリップフロップの出力信号を受信して論理和演算し、順次走査または飛び越し走査を行なうためのモード選択信号と、前記フリップフロップの出力信号の論理和演算後の出力信号との論理積演算をして前記フリップフロップの出力信号をマスキングするモード選択部と、
   奇数ライン制御信号によって、奇数番目のフリップフロップの出力信号、または前記モード選択部の出力信号を選択するための奇数ライン選択部と、
   偶数ライン制御信号によって、偶数番目のフリップフロップの出力信号、または前記モード選択部の出力信号を選択するための偶数ライン選択部と、を備え、
   前記奇数ライン選択部及び前記偶数ライン選択部の出力信号を走査信号として用いて順次走査及び飛び越し走査をすることを特徴とする順次走査及び飛び越し走査兼用の駆動回路。
2. 前記シフトレジスタは、直列に連結した複数のフリップフロップを有し、
   前記シフトレジスタが有する奇数番目のフリップフロップは、前記クロック信号の立ち上がりエッジで入力される信号をサンプリングして出力し、
   前記シフトレジスタが有する偶数番目のフリップフロップは、前記クロック信号の立ち下がりエッジで入力される信号をサンプリングして出力することを特徴とする請求項１に記載の順次走査及び飛び越し走査兼用の駆動回路。
3. 前記シフトレジスタが有する奇数番目のフリップフロップは、
   前記クロック信号のハイレベル時に入力信号をサンプリングするための第１のサンプラーと、
   前記クロック信号のロウレベル時に前記第１のサンプラーの出力信号を格納するための第１のホルダーと、
   を備えることを特徴とする請求項２に記載の順次走査及び飛び越し走査兼用の駆動回路。
4. 前記シフトレジスタが有する偶数番目のフリップフロップは、
   前記クロック信号のロウレベル時に入力信号をサンプリングするための第２のサンプラーと、
   前記クロック信号のハイレベル時に前記第２のサンプラーの出力信号を格納するための第２のホルダーと、
   を備えることを特徴とする請求項３に記載の順次走査及び飛び越し走査兼用の駆動回路。
5. 前記モード選択部は、
   前記奇数番目のフリップフロップの出力信号、及び該奇数番目のフリップフロップに隣接する前記偶数番目のフリップフロップの出力信号を受信するためのＮＯＲゲートと、
   前記ＮＯＲゲートの出力信号、及び前記モード選択信号を受信するためのＮＡＮＤゲートと、
   を備えることを特徴とする請求項１に記載の順次走査及び飛び越し走査兼用の駆動回路。
6. 前記モード選択部は、
   順次走査動作時、前記奇数番目のフリップフロップの出力信号と、該奇数番目のフリップフロップに隣接する前記偶数番目のフリップフロップの出力信号との論理和の演算を行い、
   飛び越し走査動作時、前記奇数番目のフリップフロップの出力信号と、該奇数番目のフリップフロップに隣接する前記偶数番目のフリップフロップの出力信号とをマスキングし、ハイレベル信号を出力することを特徴とする請求項５に記載の順次走査及び飛び越し走査兼用の駆動回路。
7. 前記奇数ライン選択部は、
   前記奇数番目のフリップフロップの出力信号、及び前記奇数ライン制御信号を受信するための第１のＮＡＮＤゲートと、
   前記モード選択部の出力信号と、前記奇数ライン制御信号の反転された信号とを受信するための第２のＮＡＮＤゲートと、
   前記第１のＮＡＮＤゲートの出力信号、及び前記第２のＮＡＮＤゲートの出力信号を受信するための第３のＮＡＮＤゲートと、
   を備えることを特徴とする請求項１に記載の順次走査及び飛び越し走査兼用の駆動回路。
8. 前記奇数ライン制御信号がハイレベルである場合、前記奇数ライン選択部は、前記奇数番目のフリップフロップの出力信号を選択し、
   前記奇数ライン制御信号がロウレベルである場合、前記奇数ライン選択部は、前記モード選択部の出力信号を選択することを特徴とする請求項７に記載の順次走査及び飛び越し走査兼用の駆動回路。
9. 前記偶数ライン選択部は、
   前記偶数番目のフリップフロップの出力信号、及び前記偶数ライン制御信号を受信するための第４のＮＡＮＤゲートと、
   前記モード選択部の出力信号と、前記偶数ライン制御信号の反転された信号とを受信するための第５のＮＡＮＤゲートと、
   前記第４のＮＡＮＤゲートの出力信号、及び前記第５のＮＡＮＤゲートの出力信号を受信するための第６のＮＡＮＤゲートと、
   を備えることを特徴とする請求項８に記載の順次走査及び飛び越し走査兼用の駆動回路。
10. 前記偶数ライン制御信号がハイレベルである場合、前記偶数ライン選択部は、前記偶数番目のフリップフロップの出力信号を選択し、
    前記偶数ライン制御信号がロウレベルである場合、前記偶数ライン選択部は、前記モード選択部の出力信号を選択することを特徴とする請求項９に記載の順次走査及び飛び越し走査兼用の駆動回路。
11. 直列に連結した複数のフリップフロップを有し、クロック信号の立ち上がりエッジで入力される信号をサンプリングして出力する奇数番目のフリップフロップと、前記クロック信号の立ち下がりエッジで入力される信号をサンプリングして出力するための偶数番目のフリップフロップとを含むシフトレジスタと、
    順次走査または飛び越し走査を行なうためのモード選択信号によって隣接するフリップフロップの出力信号に対して論理和演算し、前記フリップフロップの出力信号をマスキングするためのモード選択部と、
    奇数ライン制御信号によって前記奇数番目のフリップフロップの出力信号を選択し、又は前記モード選択部の出力を選択するための奇数ライン選択部と、
    偶数ライン制御信号によって前記偶数番目のフリップフロップの出力信号を選択し、又は前記モード選択部の出力信号を選択するための偶数ライン選択部と、を備え、
    前記奇数ライン選択部及び前記偶数ライン選択部の出力信号を走査信号として用いて順次走査及び飛び越し走査をすることを特徴とする順次走査及び飛び越し走査兼用の駆動回路。
12. 前記シフトレジスタの奇数番目のフリップフロップは、
    前記クロック信号のハイレベル時に入力信号をサンプリングするための第１のサンプラーと、
    前記クロック信号のロウレベル時に前記第１のサンプラーの出力信号を格納するための第１のホルダーと、
    を備えることを特徴とする請求項１１に記載の順次走査及び飛び越し走査兼用の駆動回路。
13. 前記シフトレジスタの偶数番目のフリップフロップは、
    前記クロック信号のロウレベル時に入力信号をサンプリングするための第２のサンプラーと、
    前記クロック信号のハイレベル時に前記第２のサンプラーの出力信号を格納するための第２のホルダーと、
    を備えることを特徴とする請求項１２に記載の順次走査及び飛び越し走査兼用の駆動回路。
14. 前記モード選択部は、
    前記モード選択信号が順次走査を要求する場合、前記論理和の演算を行い、
    前記モード選択信号が飛び越し走査を要求する場合、前記フリップフロップの出力信号をマスキングすることを特徴とする請求項１１に記載の順次走査及び飛び越し走査兼用の駆動回路。
15. 前記順次走査動作時、前記奇数ライン選択部及び前記偶数ライン選択部は、各々前記モード選択部の論理和の演算結果を選択することを特徴とする請求項１４に記載の順次走査及び飛び越し走査兼用の駆動回路。
16. １フレームは奇数フィールド区間と偶数フィールド区間とに２分割され、
    前記飛び越し走査動作時、１フレームの奇数フィールド区間において、前記奇数ライン選択部は、前記奇数番目のフリップフロップの出力信号を選択し、
    前記偶数ライン選択部は、前記マスキングされたモード選択部の出力信号を選択することを特徴とする請求項１４に記載の順次走査及び飛び越し走査兼用の駆動回路。
17. 前記飛び越し走査動作時、１フレームの偶数フィールド区間において、前記奇数ライン選択部は、前記マスキングされたモード選択部の出力信号を選択し、
    前記偶数ライン選択部は、前記偶数番目のフリップフロップの出力信号を選択することを特徴とする請求項１６に記載の順次走査及び飛び越し走査兼用の駆動回路。