JP2007316454A

JP2007316454A - 画像表示装置

Info

Publication number: JP2007316454A
Application number: JP2006147536A
Authority: JP
Inventors: Akira Yumoto; 昭湯本
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2006-05-29
Filing date: 2006-05-29
Publication date: 2007-12-06
Also published as: US9734799B2; TW200813958A; US20070273620A1; KR20070114646A; US20150228252A1; US20180357983A1; CN101140731A; CN101140731B; TWI379269B; US20140320384A1; US9570048B2; US20140285408A1; US10885878B2; US10438565B2; US9013378B2; US10062361B2; KR101424692B1; US20170316759A1; US9001012B2; US20200066231A1

Abstract

【課題】ドライブトランジスタの閾電圧Ｖｔｈのばらつきをキャンセルする機能を持たせつつ、スキャナの数を削減する。
【解決手段】画素回路２のサンプリングトランジスタＴ１は、サンプリング期間に走査線ＷＳｎから供給される制御信号に応じ導通して信号線ＳＬから供給された映像信号を画素容量Ｃｓにサンプリングする。ドライブトランジスタＴｄは、サンプリングされた映像信号に応じた出力電流を発光素子ＯＬＥＤに供給する。更に画素回路２は、ドライブトランジスタＴｄのゲートに接続される閾電圧Ｖｔｈキャンセル用のトランジスタＴ２を備えている。このトランジスタＴ２は、当該行よりも時間的に先行する行の走査線ＷＳｎ−ｋに印加される制御信号によってオンオフ動作して、映像信号のサンプリングに先立ってドライブトランジスタＴｄのゲートをあらかじめ基準の電位に設定する。
【選択図】図６

Description

本発明は、画素毎に配した発光素子を電流駆動する画素回路を備えた画像表示装置に関する。より詳しくは、画素回路がマトリクス状（行列状）に配列された画像表示装置であって、特に画素回路内に設けた絶縁ゲート型電界効果トランジスタによって有機ＥＬなどの発光素子に通電する電流量を制御する、いわゆるアクティブマトリクス型の画像表示装置に関する。

画像表示装置、例えば液晶ディスプレイなどでは、多数の液晶画素をマトリクス状に並べ、表示すべき画像情報に応じて画素毎に入射光の透過強度又は反射強度を制御することによって画像を表示する。これは、有機ＥＬ素子を画素に用いた有機ＥＬディスプレイなどにおいても同様であるが、液晶画素と異なり有機ＥＬ素子は自発光素子である。その為、有機ＥＬディスプレイは液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が高いなどの利点を有する。又、各発光素子の輝度レベル（階調）はそれに流れる電流値によって制御可能であり、いわゆる電流制御型であるという点で液晶ディスプレイなどの電圧制御型とは大きく異なる。

有機ＥＬディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ、ＴＦＴ）によって制御するものである。画素回路としては、例えば以下の特許文献１に開示がある。
特開平８−２３４６８３号公報

図１は、従来の画素回路の典型例を示す回路図である。図示する様に、従来の画素回路は、制御信号を供給する行状の走査線ＷＳと映像信号を供給する列状の信号線ＳＬとが交差する部分に配され、少なくともサンプリングトランジスタＴ１と容量部を構成する画素容量Ｃｓと、ドライブトランジスタＴｄと発光素子ＯＬＥＤとを含む。サンプリングトランジスタＴ１は、走査線ＷＳから供給される制御信号（選択パルス）に応じ導通して信号線ＳＬから供給された映像信号をサンプリングする。画素容量Ｃｓは、サンプリングされた映像信号に応じた入力電圧を保持する。ドライブトランジスタＴｄは、電源ラインＶｃｃに接続されており、画素容量Ｃｓに保持された入力電圧に応じて出力電流を発光素子ＯＬＥＤに供給する。発光素子ＯＬＥＤは二端子型（ダイオード型）で、そのアノードがドライブトランジスタＴｄに接続され、カソードが接地ラインＧＮＤに接続されている。発光素子ＯＬＥＤはドライブトランジスタＴｄから供給された出力電流（ドレイン電流）により映像信号に応じた輝度で発光する。なお一般に、出力電流（ドレイン電流）はドライブトランジスタＴｄのチャネル領域のキャリア移動度及び閾電圧に対して依存性を有する。

ドライブトランジスタＴｄは、画素容量（容量部）Ｃｓに保持された入力電圧をゲートに受けてソース／ドレイン間に出力電流を流し、発光素子ＯＬＥＤに通電する。発光素子ＯＬＥＤは例えば有機ＥＬデバイスからなり、その発光輝度は通電量に比例している。さらにドライブトランジスタＴｄの出力電流供給量はゲート電圧即ち画素容量Ｃｓに書き込まれた入力電圧によって制御される。従来の画素回路は、ドライブトランジスタＴｄのゲートに印加される入力電圧を入力映像信号に応じて変化させることで、発光素子ＯＬＥＤに供給する電流量を制御している。

ここでドライブトランジスタの動作特性は以下の式１で表わされる。
Ｉｄｓ＝（１／２）μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）^２・・・式１
このトランジスタ特性式１において、Ｉｄｓはソース／ドレイン間に流れるドレイン電流を表わしており、画素回路では発光素子に供給される出力電流である。Ｖｇｓはソースを基準としてゲートに印加されるゲート電圧を表わしており、画素回路では上述した入力電圧である。Ｖｔｈはトランジスタの閾電圧である。又μはトランジスタのチャネルを構成する半導体薄膜の移動度を表わしている。その他Ｗはチャネル幅を表わし、Ｌはチャネル長を表わし、Ｃｏｘはゲート容量を表わしている。このトランジスタ特性式１から明らかな様に、薄膜トランジスタは飽和領域で動作する時、ゲート電圧Ｖｇｓが閾電圧Ｖｔｈを超えて大きくなると、オン状態となってドレイン電流Ｉｄｓが流れる。原理的に見ると上記のトランジスタ特性式１が示す様に、ゲート電圧Ｖｇｓが一定であれば常に同じ量のドレイン電流Ｉｄｓが発光素子に供給される。従って、画面を構成する各画素に全て同一のレベルの映像信号を供給すれば、全画素が同一輝度で発光し、画面の一様性（ユニフォーミティ）が得られるはずである。

しかしながら実際には、ポリシリコンなどの半導体薄膜で構成された薄膜トランジスタ（ＴＦＴ）は、個々のデバイス特性にばらつきがある。特に、閾電圧Ｖｔｈは一定ではなく、画素毎にばらつきがある。前述のトランジスタ特性式１から明らかな様に、各ドラ
イブトランジスタの閾電圧Ｖｔｈがばらつくと、ゲート電圧Ｖｇｓが一定であっても、ドレイン電流Ｉｄｓにばらつきが生じ、画素毎に輝度がばらついてしまう為、画面のユニフォーミティを損なう。

このため従来からドライブトランジスタの閾電圧のばらつきをキャンセルする機能を組み込んだ画素回路が開発されており、例えば以下の特許文献２に開示されている。
特開平２００５−３４５７２２号公報

閾電圧Ｖｔｈのばらつきをキャンセルする機能を組み込んだ画素回路は、画面のユニフォーミティや、閾電圧の経時変化による輝度変動を改善することが可能である。しかしながら、画素回路に閾電圧キャンセル機能を組み込むため、サンプリングトランジスタやドライブトランジスタの他に、少なくとも３個のトランジスタを追加する必要がある。しかも、これら追加されたトランジスタはサンプリングトランジスタとは別のタイミングで線順次走査する必要がある。従って、図１に示した単純な画素回路に比べると、１行分の画素に対して走査線が少なくとも４本必要となり、その分各走査線を異なるタイミングで線順次走査するためのスキャナが必要になる。即ち、図１に示した単純な画素回路に比べ、閾電圧キャンセル機能を組み込んだ画素を線順次走査するため、別途スキャナが３系統増加する。アモルファスシリコンＴＦＴプロセスで画素回路を形成する場合、通常スキャナは外付け部品によって構成されるため、スキャナ数の増加は、直接製造コストの上昇につながる。また低温ポリシリコンＴＦＴプロセスを用いて画素回路を形成する場合は、同時にスキャナもポリシリコンＴＦＴで構成することが可能である。しかしスキャナの個数の増加は歩留り低下要因となるし、スキャナを配置するためのスペースが基板上に必要となることから、やはり製造コストの上昇につながる。

上述した従来の技術の課題に鑑み、本発明はドライブトランジスタの閾電圧Ｖｔｈのばらつきをキャンセルする機能を持たせつつ、スキャナの数を削減可能な画像表示装置を提供することを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明は、制御信号を供給する行状の走査線と、映像信号を供給する列状の信号線と、該走査線と該信号線とが交差する部分に配された画素回路とを含み、前記画素回路は、少なくともドライブトランジスタと、そのゲートに接続されるサンプリングトランジスタと、前記ドライブトランジスタのゲート・ソース間に接続される容量部と、前記ドライブトランジスタのソースに接続する発光素子とを含み、前記サンプリングトランジスタは、所定のサンプリング期間に走査線から供給される制御信号に応じ導通して信号線から供給された映像信号を該容量部にサンプリングし、前記容量部は、該サンプリングされた映像信号に応じて該ドライブトランジスタのゲートとソース間に入力電圧を印加し、前記ドライブトランジスタは、所定の発光期間中該入力電圧に応じた出力電流を該発光素子に供給し、前記発光素子は、該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光する画像表示装置であって、前記画素回路は、前記ドライブトランジスタのゲートに接続される基準電位設定トランジスタを備えており、前記基準電位設定トランジスタは、当該行よりも時間的に先行する行の走査線に印加される制御信号によってオンオフ動作して、映像信号のサンプリングに先立って前記ドライブトランジスタのゲートをあらかじめ基準の電位に設定することを特徴とする。

又本発明は、制御信号を供給する行状の走査線と、映像信号を供給する列状の信号線と、該走査線と該信号線とが交差する部分に配された画素回路とを含み、前記画素回路は、少なくともドライブトランジスタと、そのゲートに接続されるサンプリングトランジスタと、前記ドライブトランジスタのゲート・ソース間に接続される容量部と、前記ドライブトランジスタのソースに接続する発光素子とを含み、前記サンプリングトランジスタは、所定のサンプリング期間に走査線から供給される制御信号に応じ導通して信号線から供給された映像信号を該容量部にサンプリングし、前記容量部は、該サンプリングされた映像信号に応じて該ドライブトランジスタのゲートとソース間に入力電圧を印加し、前記ドライブトランジスタは、所定の発光期間中該入力電圧に応じた出力電流を該発光素子に供給し、前記発光素子は、該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光する画像表示装置であって、前記画素回路は、前記ドライブトランジスタのソースに接続される初期化トランジスタを備えており、前記初期化トランジスタは、当該行よりも時間的に先行する行の走査線に印加される制御信号によってオンオフ動作して、映像信号のサンプリングに先立って前記ドライブトランジスタのソースをあらかじめ所定の電位に初期化しておくことを特徴とする。

又本発明は、制御信号を供給する行状の走査線と、映像信号を供給する列状の信号線と、該走査線と該信号線とが交差する部分に配された画素回路とを含み、前記画素回路は、少なくともドライブトランジスタと、そのゲートに接続されるサンプリングトランジスタと、前記ドライブトランジスタのゲート・ソース間に接続される容量部と、前記ドライブトランジスタのソースに接続する発光素子とを含み、前記サンプリングトランジスタは、所定のサンプリング期間に走査線から供給される制御信号に応じ導通して信号線から供給された映像信号を該容量部にサンプリングし、前記容量部は、該サンプリングされた映像信号に応じて該ドライブトランジスタのゲートとソース間に入力電圧を印加し、前記ドライブトランジスタは、所定の発光期間中該入力電圧に応じた出力電流を該発光素子に供給し、前記発光素子は、該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光する画像表示装置であって、前記画素回路は、前記ドライブトランジスタのソースに接続される初期化トランジスタと、前記ドライブトランジスタのゲートに接続される基準電位設定トランジスタとを備えており、前記初期化トランジスタは、当該行よりも時間的に先行する行の走査線に印加される制御信号によってオンオフ動作して、映像信号のサンプリングに先立って前記ドライブトランジスタのソースをあらかじめ所定の電位に初期化し、前記基準電位設定トランジスタは、当該行よりも時間的に先行する行の走査線に印加される制御信号によってオンオフ動作して、前記ドライブトランジスタのソースの電位が初期化された時又はその後で且つ映像信号のサンプリングに先立ち、前記ドライブトランジスタのゲートをあらかじめ基準の電位に設定しておくことを特徴とする。

好ましくは、前記初期化トランジスタが、走査線から印加される制御信号によってオンしている時間は、一水平走査期間よりも長い。又前記行状の走査線と並行に、行状の電源駆動線が配されており、各電源駆動線は、各発光期間に電源電圧を供給し、前記ドライブトランジスタは、そのドレインが対応する電源駆動線に接続されており、該電源電圧に応じて出力電流を発光素子に供給する。又前記画素回路は、前記ドライブトランジスタのドレインと所定の電源電位との間に接続されたスイッチングトランジスタを含み、発光期間中導通して、該ドライブトランジスタから発光素子に出力電流を流す。

本発明によれば、ドライブトランジスタの閾電圧のばらつきをキャンセルする機能を組み込むため、画素回路に初期化トランジスタや基準電位設定トランジスタを組み込んでいる。初期化トランジスタはドライブトランジスタのソース電位を初期化するものであり、基準電位設定トランジスタは同じくドライブトランジスタのゲートを基準電位に設定するものである。これらの初期化や基準電位設定を行うことで、閾電圧キャンセル機能を実現できる。本発明では特に、当該行よりも時間的に先行する行の走査線に印加される映像信号サンプリング用の制御信号を利用して、当該行の初期化トランジスタの初期化動作を実行している。これによりサンプリングトランジスタを線順次走査するスキャナを初期化トランジスタの線順次走査に利用できるため、初期化トランジスタ専用のスキャナを持つ必要がなくなる。また当該行よりも時間的に先行する行の走査線に印加されるサンプリング用制御信号を利用して、当該行の基準電位設定トランジスタの基準電位設定動作を制御している。これにより同じくサンプリング用のスキャナを併用できるため、基準電位設定専用のスキャナを持つ必要がない。従って、画素回路にＶｔｈシャンセル機能を有したまま、低コストの画像表示装置を提供することが出来る。

以下図面を参照して本発明の実施の形態を詳細に説明する。まず本発明の背景を明らかにするため、図２を参照して、本発明の元になった先行開発にかかる画像表示装置を説明する。この先行開発にかかる画像表示装置は、同一出願人にかかる特願２００５−０２７０２８号に詳細な記載がある。先行開発にかかる画像表示装置は本発明にかかる画像表示装置と共通する部分が多く、ここに改めて本発明の一部として説明を行う。図示する様に、本画像表示装置は画素アレイ１と周辺の回路部からなる。画素アレイ１は画素回路２が行列状に配されており、画面を構成する。周辺の回路部は、画素アレイ１を線順次走査するための４系統のスキャナ４，５，７１，７２を含んでいる。また画素アレイ１に映像信号を供給するため水平ドライバ３を含んでいる。

各画素回路２は行状の走査線ＷＳと列状の信号線ＳＬとが交差する部分に配されている。図では理解を容易にするため、１個の画素回路２のみを示してある。信号線ＳＬは水平ドライバ３に接続している。走査線ＷＳはライトスキャナ４に接続している。本画像表示装置は、信号サンプリング用の走査線ＷＳに加え、追加の走査線ＤＳ，ＡＺ１，ＡＺ２を含んでいる。これらの走査線ＤＳ，ＡＺ１，ＡＺ２はサンプリング用の走査線ＷＳと並行に配されている。走査線ＤＳはドライブスキャナ５に接続されており、発光期間を制御している。走査線ＡＺ１は第一補正用スキャナ７１に接続されており、基準電位設定動作に使われる。また走査線ＡＺ２は第二補正用スキャナ７２に接続されており、初期化動作に使われる。

画素回路２は、５個のトランジスタＴ１，Ｔ２，Ｔ３，Ｔ４，Ｔｄと、１個の画素容量Ｃｓと、１個の発光素子ＯＬＥＤとで構成されている。本例は、全てのトランジスタがＮチャネル型であるが、本発明はこれに限られるものではない。適宜Ｎチャネル型とＰチャネル型を混ぜて画素回路を構成することが出来る。ドライブトランジスタＴｄは、そのゲートがノードＡに接続されており、ソースがノードＢに接続されており、ドレインがスイッチングトランジスタＴ４を介して電源ラインＶｃｃに接続されている。サンプリングトランジスタＴ１は信号線ＳＬとノードＡとの間に接続されている。サンプリングトランジスタＴ１のゲートは走査線ＷＳに接続している。基準電位設定トランジスタＴ２はノードＡと所定の基準電位Ｖｏｆｓとの間に接続されている。基準電位設定トランジスタＴ２のゲートは走査線ＡＺ１に接続されている。初期化トランジスタＴ３はノードＢと所定の初期化電位Ｖｉｎｉとの間に接続されている。初期化トランジスタＴ３のゲートは走査線ＡＺ２に接続されている。スイッチングトランジスタＴ４は電源ラインＶｃｃとドライブトランジスタＴｄとの間に接続されている。そのゲートは走査線ＤＳに接続している。画素容量ＣｓはノードＡとノードＢとの間に接続されている。換言すると、画素容量ＣｓはドライブトランジスタＴｄのゲートとソースとの間に接続されている。発光素子ＯＬＥＤは例えば有機ＥＬ素子などの二端子型デバイスからなり、そのアノードはノードＢに接続されており、カソードは接地されている。なお、発光素子ＯＬＥＤの等価容量Ｃｏｌｅｄも図面に加えている。

図示する様に、本画像表示装置は画素アレイ１を線順次走査するため、ライトスキャナ４、ドライブスキャナ５、第一補正用スキャナ７１、第二補正用スキャナ７２の合計４系統のスキャナを用いている。この分製造コストの増加を招いている。

図３は、図２に示した画素アレイ１から特に画素回路２のみを切り取って模式的に示したものである。

図４は、図２に示した画像表示装置の動作説明に供するタイミングチャートである。各スキャナ４，５，７１，７２から線順次で出力される制御信号の波形をあらわしている。図では理解を容易にするため、各走査線に印加される制御信号（ゲート選択パルス）を走査線と同じ記号で表してある。即ちサンプリング用の走査線ＷＳに印加されるサンプリング用制御信号をＷＳで表し、初期化用走査線ＡＺ２に印加される初期化用制御信号をＡＺ２で表してある。また走査線ＡＺ１に印加される基準電位設定用制御信号をＡＺ１で表してある。加えて走査線ＤＳに印加される制御信号をＤＳで表してある。またこれら制御信号の波形と合わせて、ノードＡ及びノードＢの電位変化も表してある。ノードＡの電位変化は、ドライブトランジスタＴｄのゲート電位の変化を表している。またノードＢの電位変化は、ドライブトランジスタＴｄのソースの電位変化を表している。

図２に示した各スキャナ４，５，７１，７２は時系列的に対応する制御信号を出力して、ステップ０ないし３の動作を順次行う。図４のタイミングチャートでは各ステップの番号を丸囲みで表している。最初にステップ０で初期化動作を行い、続いてステップ１でＶｔｈキャンセル動作を行い、さらにステップ２で信号書き込み動作（サンプリング動作）を行い、その後ステップ３で発光動作を行う。このステップ０ないし３を１フィールド毎に線順次で行い、画素アレイ１に１フィールド分の画像を表示する。

初期化ステップ０では、制御信号ＡＺ２が高レベルになる為Ｎチャネル型のトランジスタＴ３がオン状態となり、ドライブトランジスタＴｄのソース電位が初期化電位Ｖｉｎｉになる。続いてＶｔｈキャンセルステップ１では、制御信号ＡＺ１及びＤＳが高レベルになる為、同じくＮチャネル型のトランジスタＴ２，Ｔ４がオン状態となり、この結果ドライブトランジスタＴｄのゲート電位は基準電位Ｖｏｆｓになる。このときＶｏｆｓ−Ｖｉｎｉ＞Ｖｔｈを満たすように設定されるため、ドライブトランジスタＴｄに電流が流れソース電位がＶｉｎｉから上昇する。やがてドライブトランジスタＴｄのゲート・ソース間電位ＶｇｓがＶｔｈに等しくなるとドライブトランジスタＴｄにドレイン電流が流れなくなる為、Ｖｔｈに等しい電圧が画素容量Ｃｓに保持されることになる。

この後信号書き込みステップ２では制御信号ＷＳが高レベルになる為サンプリングトランジスタＴ１がオン状態となり、信号線ＳＬから映像信号電位Ｖｓｉｇがサンプリングされる。このとき発光素子ＯＬＥＤの等価容量Ｃｏｌｅｄが画素容量Ｃｓに比べて十分大きいので、ドライブトランジスタＴｄのソース電位はステップ１の状態とほぼ変わらないから、画素容量ＣｓにはΔＶｓｉｇ＋Ｖｔｈの電圧が保持されることになる。ここでΔＶｓｉｇ＝Ｖｓｉｇ−Ｖｏｆｓである。

この後発光ステップ３の発光期間に入ると、制御信号ＤＳが再び高レベルとなり、スイッチングトランジスタＴ４がオンする。これによりドライブトランジスタＴｄが電源ラインＶｃｃに接続され、ドレイン電流Ｉｄｓが発光素子ＯＬＥＤに流れ込む。この結果発光素子ＯＬＥＤの内部抵抗のためそのアノード電位（即ちドライブトランジスタのソース電位）Ｖａｎｏｄｅは上昇する。その際ブートストラップ動作のため、画素容量Ｃｓに書き込まれた電圧はそのまま保持され、ドライブトランジスタＴｄのゲート電位もＶａｎｏｄｅの上昇に伴って上昇する。つまり、発光期間中ドライブトランジスタＴｄのゲート・ソース間には一定の電圧ΔＶｓｉｇ＋Ｖｔｈが印加される。

ステップ３の発光期間においてドライブトランジスタＴｄを流れるドレイン電流は前述した特性式１で与えられるため、以下の式２のように表される。この式２から明らかなように、ドレイン電流ＩｄｓはドライブトランジスタＴｄのＶｔｈに依存しないことが分かる。
Ｉｄｓ＝（１／２）μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）^２
＝（１／２）μ（Ｗ／Ｌ）Ｃｏｘ（△Ｖｓｉｇ＋Ｖｔｈ−Ｖｔｈ）^２
＝（１／２）μ（Ｗ／Ｌ）Ｃｏｘ・△Ｖｓｉｇ^２・・・式２

図５は、上述した閾電圧補正動作に加え、ドライブトランジスタの移動度μのばらつき補正動作を加えた例である。なお理解を容易にするため、図５のタイミングチャートは、図４のタイミングチャートと同様の表記を採用している。本例では、信号書き込みステップ２の後半で移動度補正ステップ３を行っている。その後発光ステップ４に進む。この移動度補正ステップ３では、制御信号ＷＳが高レベルの状態で制御信号ＤＳが高レベルとされるため、ドライブトランジスタＴｄにドレイン電流が流れ、そのソース電位がΔＶだけ上昇する。一方ドライブトランジスタＴｄのゲート電位はＶｓｉｇによって固定されるため、結果的にドライブトランジスタＴｄのＶｇｓがΔＶだけ減少する。この減少分ΔＶの度合いは、ドライブトランジスタＴｄに流れる電流が大きいほど大きい。換言すると、前述のトランジスタ特性式１から明らかなように、ドライブトランジスタＴｄの移動度μが大きいほど、この減少分ΔＶは大きくなる。この後制御信号ＷＳがローレベルになり、ステップ４の発光動作に進むが、ΔＶが大きいほど、発光素子ＯＬＥＤに供給される出力電流のレベルが小さくなる。換言すると、ΔＶだけ負帰還がかかるということである。このため、各画素回路間でドライブトランジスタＴｄの移動度μにばらつきがあった場合、各画素回路毎にこの負帰還をかけることで移動度のばらつきに起因する輝度むらを緩和することが可能である。

以上で本発明の元になった先行開発にかかる画像表示装置の説明を終わり、本発明にかかる画像表示装置の実施形態の説明に入る。図６は、本発明にかかる画像表示装置の第１実施形態を示すブロック図である。理解を容易にするため、図２に示した先行開発にかかる画像表示装置と対応する部分には対応する参照番号を付してある。図６は、特にｎ行目に位置する画素回路２を表しており、これを明記するためサンプリング用走査線ＷＳに符号ｎを付けＷＳｎと表している。同様に他の走査線についてもｎ行目であることを明示するため、ｎの符号をつけ、ＤＳｎ及びＡＺ２ｎとしている。

本実施形態の特徴として第１補正用スキャナ７１が除かれており、これに対応する走査線ＡＺ１ｎもない。その代わり、サンプリング用の走査線ＷＳｎと並行に走査線ＷＳｎ−ｋが配されている。即ち基準電位設定トランジスタＴ２が、サンプリング用走査線ＷＳｎ−ｋによって制御されている。ＷＳｎ−ｋは、スキャン方向上からｎ−ｋ行目のサンプリング用走査線ＷＳから分岐していることを表している。ここでｋは正の整数であり、走査方向は上から下と考えているので、サンプリング用走査線ＷＳｎ−ｋは当該行のサンプリング用走査線ＷＳｎよりも時間的に早く高レベルになる。この様に本第一実施形態は、ライトスキャナ４をサンプリングトランジスタＴ１と基準電位設定トランジスタＴ２で併用することにより、第一補正用スキャナを不要とし、以って画素アレイ１の線順次走査に必要なスキャナの系統数を、先行開発例の４系統から３系統に削減している。

図７は、図６に示した第一実施形態の動作説明に供するタイミングチャートである。理解を容易にするため図５に示した先行開発にかかる画像表示装置の動作説明に供したタイミングチャートと同様の表記を採用している。タイミングチャートから明らかなように、制御信号ＷＳｎ−ｋは当該行の書き込み用制御信号ＷＳｎよりも先行して時間的に早く高レベルになる。よって信号書き込みステップ２よりも先行してＶｔｈキャンセルステップ１を行うことが出来る。これにより基準電位設定トランジスタＴ２専用のスキャナが不要になる為、画像表示装置の簡素化及び低コスト化が可能である。なお図７のタイミングチャートでは、ステップ３で移動度ばらつき補正を行っているが、このステップ３を行うか否かは任意であり、本発明はいずれの場合にも有効である。なお以下に説明する他の実施形態でも、移動度ばらつき補正ステップ３を行っているが、本発明は必ずしもこれに限られるものではなく、このステップ３を省略しても良い。

図８は本発明にかかる画像表示装置の第二実施形態を示すブロック図である。理解を容易にするため、図６に示した第一実施形態と対応する部分には対応する参照番号を付してある。第二実施形態において特徴的なのは、初期化トランジスタＴ３が書き込み走査線ＷＳｎ−ｍによって、即ち上からｎ−ｍ行目の書き込み走査線ＷＳによって制御されていることである。これにより初期化トランジスタＴ３を制御するための第二補正用スキャナが不要となり、合計のスキャナ系統数を３つにすることが出来る。

図９は、図８に示した第二実施形態にかかる画像表示装置の動作説明に供するタイミングチャートである。理解を容易にするため、第一実施形態のタイミングチャート図７と同様の表記を採用している。図示する様に、制御信号ＷＳｎ−ｍが最も先行しており、その後ＡＺ１ｎ、ＤＳｎ、ＷＳｎの順で高レベルとなり、ステップ０ないし４を順次実行する。ここでｍは正の整数であり、走査方向は上から下と考えているので、タイミングチャートに示すように書込み走査線ＷＳｎ−ｍは書き込み走査線ＷＳｎよりも時間的に速く高レベルになる。初期化ステップ０はこの先行サンプリング用制御信号ＷＳｎ−ｍが高レベルとなることで実行され、ドライブトランジスタＴｄのソースがＶｉｎｉに初期化される。初期化トランジスタＴ３専用のスキャナが不要になる為、画像表示装置の簡素化及び低コスト化が可能である。

図１０は、本発明にかかる画像表示装置の第三実施形態を示すブロック図である。理解を容易にするため、図６に示した第一実施形態と対応する部分には対応する参照番号を付してある。図１０の実施形態において特徴的なのは、基準電位設定トランジスタＴ２が、書き込み走査線ＷＳｎ−ｋによって、即ち上からｎ−ｋ行目の書き込み走査線ＷＳによって制御され、且つ初期化トランジスタＴ３が、書き込み走査線ＷＳｎ−ｍによって、即ち上からｎ−ｍ行目の書き込み走査線ＷＳによって制御されている点である。これにより、スキャナの個数を２個削減できる。

図１１は、図１０に示した第三実施形態の動作説明に供するタイミングチャートである。理解を容易にするため、図７に示した第一実施形態のタイミングチャートと同じ表記を採用している。ライトスキャナ４から、順次制御信号ＷＳｎ−ｍ、ＷＳｎ−ｋ、ＷＳｎが出力される。ここでｋは正の整数、ｍはｋより大きい正の整数であり、走査方向は上から下と考えているので、書き込み走査線ＷＳｎ−ｋは当該行に割り当てられた書き込み走査線ＷＳｎよりも時間的に早く高レベルになり、さらに書き込み走査線ＷＳｎ−ｍは書き込み走査線ＷＳｎ−ｋよりも時間的に早く高レベルになる。まずＷＳｎ−ｍが高レベルになったとき初期化ステップ０が行われ、ドライブトランジスタＴｄのソースがＶｉｎｉに初期化される。続いてＶｔｈキャンセルステップ１で、ＷＳｎ−ｋが高レベルとなり、ドライブトランジスタＴｄのゲートが基準電位Ｖｏｆｓに設定される。この状態で制御信号ＤＳｎが高レベルとなる為、ドライブトランジスタＴｄの閾電圧Ｖｔｈが画素容量Ｃｓに書き込まれる。この後信号書き込みステップ２で当該行の走査線ＷＳｎが高レベルとなるため、映像信号Ｖｓｉｇが画素容量Ｃｓに書き込まれる。この様に先行する書き込み用制御信号を利用することでＶｔｈキャンセル動作を行うことが出来る。初期化トランジスタ用と基準電位設定トランジスタ用に専用のスキャナが不要となる為、画像表示装置の簡素化及び低コスト化が可能である。

図１２は、本発明にかかる画像表示装置の第四実施形態を示すタイミングチャートである。本実施形態の回路構成は第三実施形態と同じであり、図１０に示した通りである。第三実施形態とは制御信号波形が異なっており、この点で図１２のタイミングチャートが図１１のタイミングチャートと相違している。図１１に示した第三実施形態では書き込み走査線ＷＳの選択期間が１水平走査期間（１Ｈ）に設定されているのに対し、本第四実施形態は書き込み走査線ＷＳの選択期間が１Ｈよりも長く設定されていることである。即ちライトスキャナから各書き込み走査線ＷＳに印加される制御信号（選択パルス）の幅は１Ｈよりも長い。この結果初期化ステップ０で使われる初期化用制御信号ＷＳｎ−ｍのパルス幅も１Ｈより長くなる。ドライブトランジスタＴｄの初期化時間を１Ｈよりも長く取ることが可能であり、より確実にドライブトランジスタＴｄのソース電位をＶｉｎｉに初期化できる。これによりＶｔｈキャンセルステップ１におけるＶｔｈキャンセル動作をより正確に行うことが可能である。
なお、図１１等のタイミングチャートにおいて、先に説明したように、ｍとｋは、ｍ＞ｋを満たす正の整数であるべきである。典型的にはｍ＝２、ｋ＝１、すなわち基準電位設定トランジスタＴ２は当該行の前段の走査線ＷＳｎ−１によって制御され、初期化トランジスタＴ３は更にその前段の走査線ＷＳｎ−２によって制御されることが可能である。
しかるに図１２のタイミングチャートにおいてはこの限りではないことに注意が必要である。すなわち図１２では走査線の選択期間が２Ｈであるため、ｍ＝２、ｋ＝１とした場合、図１９に示すように基準電位設定トランジスタＴ２とサンプリングトランジスタＴ１とが同時にオン状態となる期間が存在する。この場合基準電位Ｖｉｎｉと信号線とがショートして不正な貫通電流が流れ、正常なＶｔｈキャンセル動作が行なわれない。
正しい動作が行なわれるためには基準電位設定トランジスタＴ２がオフ状態になった後にサンプリングトランジスタＴ１がオンする必要があるので、図１２の実施例のように走査線の選択期間が２Ｈである場合、ｋの値は２以上である必要がある。走査線の選択期間が３Ｈ以上である場合はそれに応じてｋの値を大きくする必要がある。
図２０は図１２の変形例である。この例ではＶｔｈキャンセルを２Ｈに渡って行なっており、図１２の例よりも確実なＶｔｈキャンセル動作を行なうことが可能であるが、この場合も図１２と同じ理由により、ｋの値は２以上である必要がある。実際にはＶｔｈキャンセルに長い時間を要しない場合もあるが、本例が示すように、ｋ及びｍは大きな値とした方がタイミング設計の自由度が増大し、好ましい。

図１３は、本発明にかかる画像表示装置の第五実施形態を示すブロック図である。基本的には図１０に示した第三実施形態と類似しており、対応する部分には対応する参照番号を付して理解を容易にしている。第三実施形態と異なる点は、先行する行から分岐した走査線ＷＳｎ−ｍの代わりに、走査線ＡＺ２ｎを用いていることである。このＡＺ２ｎはＳＲフリップフロップ（ＳＲＦＦ）４１を介してライトスキャナ４により制御されている。ＳＲフリップフロップ４１のセット端子Ｓには制御信号ＷＳｎ−ｑが供給され、リセット端子Ｒには同じく制御信号ＷＳｎ−ｐが供給されている。

図１４は、図１３に示した第五実施形態の動作説明に供するタイミングチャートである。理解を容易にするため、第三実施形態のタイミングチャートである図１１と同様の表記を用いている。図示する様に、ライトスキャナから、当該行の画素回路に対して、まず制御信号ＷＳｎ−ｑが出力され、次にＷＳｎ−ｐが出力され、続いてＷＳｎ−ｋが出力され、最後に当該行に割り当てられたＷＳｎが出力される。ここでｐは正の整数、ｑはｐより大きな正の整数であり、走査方向は上から下と考えられるので、タイミングチャートに示すように、ＳＲフリップフロップ４１の出力、即ち、ＡＺ２ｎは、書き込み走査線ＷＳｎ−ｑが高レベルとなった時点で高レベルになり、ＷＳｎ−ｐが高レベルとなった時点で低レベルとなる。ｐとｑの値の選び方によって、制御信号ＡＺ２ｎの高レベル期間（即ちパルス幅）は自在に設定することが出来る。従って初期化ステップ０における初期化時間を１Ｈを超えて十分長く取ることが可能であり、より確実にドライブトランジスタＴｄのソースの初期化動作を行うことが出来る。

図１５は、図１３の画像表示装置に含まれるＳＲフリップフロップ４１の構成例を示す回路図である。このＳＲフリップフロップ４１は一対のＮチャネル型トランジスタを電源ラインＶｃｃと接地ラインＶｓｓとの間に直列接続したものであり、両トランジスタの接続点から出力信号ＡＺ２が得られる。一方のトランジスタのゲートがセット端子Ｓとなり、制御信号ＷＳｎ−ｑが印加される。他方のトランジスタのゲートがリセット端子Ｒとなり、ライトスキャナ４から制御信号ＷＳｎ−ｐが供給される。このＳＲフリップフロップ４１はＮチャネル型トランジスタのみで構成されるため、アモルファスシリコンプロセスでも形成可能である。

図１６は、本発明にかかる画像表示装置の第六実施形態を示すブロック図である。基本的には図１０に示した第三実施形態と類似しており、理解を容易にするため対応する部分には対応する参照符号を用いている。異なる点は、スイッチングトランジスタＴ４が除かれており、画素回路２が合計４個のトランジスタＴ１，Ｔ２，Ｔ３，Ｔｄで構成されていることである。構成トランジスタの個数が５個から４個に削減されており、その分歩留りの改善に寄与できる。スイッチングトランジスタＴ４の削除に対応するため、単純な電源ラインＶｃｃに代えて電源駆動線ＤＳｎが画素回路２に配線されている。この電源駆動線ＤＳｎはドライブスキャナ５によって走査線と同様に制御される。この電源駆動線ＤＳｎは各発光期間に電源電圧Ｖｃｃを供給し、ドライブトランジスタＴｄは、そのドレインが対応する電源駆動線ＤＳｎに接続されており、電源電圧に応じて出力電流Ｉｄｓを発光素子ＯＬＥＤに供給する。なお第三実施形態で使われたスイッチングトランジスタＴ４は、ドライブトランジスタＴｄのドレインと所定の電源ラインＶｃｃとの間に接続され、発光期間中制御信号ＤＳに応答して導通し、ドライブトランジスタＴｄを電源ラインＶｃｃに接続することで発光素子ＯＬＥＤに出力電流Ｉｄｓを流す様にしている。

図１７は、図１６に示した第六実施形態にかかる画像表示装置から、１画素回路分を切り取って示した回路図である。

図１８は、図１６に示した第六実施形態にかかる画像表示装置の動作説明に供するタイミングチャートである。理解を容易にするため、図１１に示した第三実施形態のタイミングチャートと対応する表記を用いている。図示する様にＶｔｈキャンセルステップ１、移動度ばらつき補正ステップ３及び発光ステップ４で、電源駆動線ＤＳが高レベルとなり、動作に必要な電源を供給する。それ以外のタイミングにおいて電源駆動線ＤＳは低レベルもしくはハイインピーダンス状態となって、ドライブトランジスタＴｄに流れる電流を遮断する。これによりスイッチングトランジスタＴ４が不要になる。その他の面では、前述した第三実施形態と同様、初期化トランジスタ用及び基準電位設定トランジスタ用の専用スキャナが不要となる為、画像表示装置の簡素化及び低コスト化が出来る。

従来の画素回路の一例を示す回路図である。先行開発にかかる画像表示装置を示すブロック図である。図２に示した画像表示装置に含まれる画素回路の回路図である。図２に示した先行開発にかかる画像表示装置の動作説明に供するタイミングチャートである。同じく先行開発にかかる画像表示装置の動作説明に供する別のタイミングチャートである。本発明にかかる画像表示装置の第一実施形態を示すブロック図である。第一実施形態の動作説明に供するタイミングチャートである。本発明にかかる画像表示装置の第二実施形態を示すブロック図である。第二実施形態の動作説明に供するタイミングチャートである。本発明にかかる画像表示装置の第三実施形態を示すブロック図である。第三実施形態の動作説明に供するタイミングチャートである。第四実施形態の動作説明に供するタイミングチャートである。本発明にかかる画像表示装置の第五実施形態を示すブロック図である。第五実施形態の動作説明に供するタイミングチャートである。第五実施形態に含まれるフリップフロップの構成例を示す回路図である。本発明にかかる画像表示装置の第六実施形態を示すブロック図である。同じく第六実施形態の画素回路図である。第六実施形態の動作説明に供するタイミングチャートである。第四実施形態に対比すべき参考例を示すタイミングチャートである。第四実施形態の変形例を示すタイミングチャートである。

符号の説明

１・・・画素アレイ、２・・・画素回路、３・・・水平ドライバ、４・・・ライトスキャナ、５・・・ドライブスキャナ、７１・・・第一補正用スキャナ、７２・・・第二補正用スキャナ、Ｔ１・・・サンプリングトランジスタ、Ｔ２・・・基準電圧設定トランジスタ、Ｔ３・・・初期化トランジスタ、Ｔ４・・・スイッチングトランジスタ、Ｔｄ・・・ドライブトランジスタ、ＯＬＥＤ・・・発光素子、Ｃｓ・・・画素容量

Claims

制御信号を供給する行状の走査線と、映像信号を供給する列状の信号線と、該走査線と該信号線とが交差する部分に配された画素回路とを含み、
前記画素回路は、少なくともドライブトランジスタと、そのゲートに接続されるサンプリングトランジスタと、前記ドライブトランジスタのゲート・ソース間に接続される容量部と、前記ドライブトランジスタのソースに接続する発光素子とを含み、
前記サンプリングトランジスタは、所定のサンプリング期間に走査線から供給される制御信号に応じ導通して信号線から供給された映像信号を該容量部にサンプリングし、
前記容量部は、該サンプリングされた映像信号に応じて該ドライブトランジスタのゲートとソース間に入力電圧を印加し、
前記ドライブトランジスタは、所定の発光期間中該入力電圧に応じた出力電流を該発光素子に供給し、
前記発光素子は、該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光する画像表示装置であって、
前記画素回路は、前記ドライブトランジスタのゲートに接続される基準電位設定トランジスタを備えており、
前記基準電位設定トランジスタは、当該行よりも時間的に先行する行の走査線に印加される制御信号によってオンオフ動作して、映像信号のサンプリングに先立って前記ドライブトランジスタのゲートをあらかじめ基準の電位に設定することを特徴とする画像表示装置。
制御信号を供給する行状の走査線と、映像信号を供給する列状の信号線と、該走査線と該信号線とが交差する部分に配された画素回路とを含み、
前記画素回路は、少なくともドライブトランジスタと、そのゲートに接続されるサンプリングトランジスタと、前記ドライブトランジスタのゲート・ソース間に接続される容量部と、前記ドライブトランジスタのソースに接続する発光素子とを含み、
前記サンプリングトランジスタは、所定のサンプリング期間に走査線から供給される制御信号に応じ導通して信号線から供給された映像信号を該容量部にサンプリングし、
前記容量部は、該サンプリングされた映像信号に応じて該ドライブトランジスタのゲートとソース間に入力電圧を印加し、
前記ドライブトランジスタは、所定の発光期間中該入力電圧に応じた出力電流を該発光素子に供給し、
前記発光素子は、該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光する画像表示装置であって、
前記画素回路は、前記ドライブトランジスタのソースに接続される初期化トランジスタを備えており、
前記初期化トランジスタは、当該行よりも時間的に先行する行の走査線に印加される制御信号によってオンオフ動作して、映像信号のサンプリングに先立って前記ドライブトランジスタのソースをあらかじめ所定の電位に初期化しておくことを特徴とする画像表示装置。
制御信号を供給する行状の走査線と、映像信号を供給する列状の信号線と、該走査線と該信号線とが交差する部分に配された画素回路とを含み、
前記画素回路は、少なくともドライブトランジスタと、そのゲートに接続されるサンプリングトランジスタと、前記ドライブトランジスタのゲート・ソース間に接続される容量部と、前記ドライブトランジスタのソースに接続する発光素子とを含み、
前記サンプリングトランジスタは、所定のサンプリング期間に走査線から供給される制御信号に応じ導通して信号線から供給された映像信号を該容量部にサンプリングし、
前記容量部は、該サンプリングされた映像信号に応じて該ドライブトランジスタのゲートとソース間に入力電圧を印加し、
前記ドライブトランジスタは、所定の発光期間中該入力電圧に応じた出力電流を該発光素子に供給し、
前記発光素子は、該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光する画像表示装置であって、
前記画素回路は、前記ドライブトランジスタのソースに接続される初期化トランジスタと、前記ドライブトランジスタのゲートに接続される基準電位設定トランジスタとを備えており、
前記初期化トランジスタは、当該行よりも時間的に先行する行の走査線に印加される制御信号によってオンオフ動作して、映像信号のサンプリングに先立って前記ドライブトランジスタのソースをあらかじめ所定の電位に初期化し、
前記基準電位設定トランジスタは、当該行よりも時間的に先行する行の走査線に印加される制御信号によってオンオフ動作して、前記ドライブトランジスタのソースの電位が初期化された時又はその後で且つ映像信号のサンプリングに先立ち、前記ドライブトランジスタのゲートをあらかじめ基準の電位に設定しておくことを特徴とする画像表示装置。
前記初期化トランジスタが、走査線から印加される制御信号によってオンしている時間は、一水平走査期間よりも長いことを特徴とする請求項３に記載の画像表示装置。
前記行状の走査線と並行に、行状の電源駆動線が配されており、
各電源駆動線は、各発光期間に電源電圧を供給し、
前記ドライブトランジスタは、そのドレインが対応する電源駆動線に接続されており、該電源電圧に応じて出力電流を発光素子に供給することを特徴とする請求項３に記載の画像表示装置。
前記画素回路は、前記ドライブトランジスタのドレインと所定の電源電位との間に接続されたスイッチングトランジスタを含み、発光期間中導通して、該ドライブトランジスタから発光素子に出力電流を流すようにしたことを特徴とする請求項３に記載の画像表示装置。