[go: up one dir, main page]

JP4504798B2 - 多段構成半導体モジュール - Google Patents

多段構成半導体モジュール Download PDF

Info

Publication number
JP4504798B2
JP4504798B2 JP2004364586A JP2004364586A JP4504798B2 JP 4504798 B2 JP4504798 B2 JP 4504798B2 JP 2004364586 A JP2004364586 A JP 2004364586A JP 2004364586 A JP2004364586 A JP 2004364586A JP 4504798 B2 JP4504798 B2 JP 4504798B2
Authority
JP
Japan
Prior art keywords
resin substrate
resin
semiconductor module
semiconductor
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004364586A
Other languages
English (en)
Other versions
JP2006173388A (ja
Inventor
毅 川端
元昭 佐藤
敏行 福田
俊雄 津田
一博 登
誠一 中谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2004364586A priority Critical patent/JP4504798B2/ja
Priority to KR1020050059767A priority patent/KR20060069231A/ko
Priority to US11/242,904 priority patent/US7365416B2/en
Priority to CN2005101295330A priority patent/CN1812088B/zh
Priority to TW094144383A priority patent/TW200623355A/zh
Publication of JP2006173388A publication Critical patent/JP2006173388A/ja
Application granted granted Critical
Publication of JP4504798B2 publication Critical patent/JP4504798B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/1627—Disposition stacked type assemblies, e.g. stacked multi-cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体チップを搭載した樹脂基板とシート部材とを交互に積層して立体的に構成した多段構成半導体モジュールとその製造方法に関する。
携帯電話やデジタルカメラ等の各種電子装置の小型化、高機能化の要請に伴い、電子部品、特に半導体チップを複数個積層し、それらを一体化してなる多段構成の半導体モジュールが提案されている。
このような積層型の半導体モジュールを簡便かつ安価に製造するための方法が従来から提案されている。
従来の半導体モジュールは、所定の配線回路を形成させたプリント基板と、プリント基板上に搭載された半導体チップと、半導体チップを収容可能な開口部が形成され、プリント基板の配線回路に接続可能な導電性バンプを有する層間部材とをひとまとまりとして積層したものである。そして、従来の半導体モジュールは、層間部材となる絶縁性基材の両面に保護フィルムを貼り付ける工程と、絶縁性基材の所定の位置にスルーホールを形成する工程と、スルーホールに導電性ペーストを充填して導電性バンプを形成する工程と、保護フィルムを剥離する工程と、絶縁性基材に半導体チップを収容可能な開口部を形成する工程と、絶縁性基材とプリント基板とを交互に積層して接着する工程とを含む方法によって製造される（例えば、特許文献１参照）。
この方法によれば、両面に保護フィルムを貼りつけた絶縁性基材の所定の位置にスルーホールを形成させ、このスルーホールに導電性ペーストを充填した後に、保護フィルムを剥離することにより、絶縁性基材の両面に突出した導電性バンプを形成することができる。この方法においては、絶縁性基材を貫通するスルーホールに導電性ペーストを充填するため、一方の開口が閉止されたビアホールの場合と比較して、充填の際に孔内に隙間が生じることを回避でき、接続信頼性を高めることができる。また、時間と手間を要する電解メッキを行う必要がないため、簡便かつ安価に半導体モジュールを製造することができる。
さらに、ＩＣカードや携帯電話等の電子機器の小型化に伴い、半導体モジュールの更なる高密度化と薄型化を実現するために、半導体チップが実装された回路基板と層間部材とを交互に積層し、加熱プレスすることによって作製された積層型の半導体モジュールも提案されている（例えば、特許文献２参照）。具体的には、半導体チップを予め実装しておいた回路基板と、半導体チップを収容可能な開口部を有する層間部材とを接着剤層を介して交互に積層し、その積層体を加熱プレスする。これにより、半導体チップを層間部材の開口部内に埋設し、層間部材に形成させた導体ポストを介して半導体チップ間の電気的接続をとることができる。この方法によれば、半導体チップ間の距離の短縮化を図り、配線抵抗やインダクタンスに起因する不具合を低減することができる。その結果、遅延なく電気信号を伝達することができ、配線基板の高密度化、高機能化および薄型化を図ることができる。
特開２００２−６４１７９号公報 特開２００３−２１８２７３号公報
近年、半導体チップを研磨して薄くする技術と、その薄い半導体チップを基板に歩留まりよく実装する技術が開発されてきており、多段に積層する場合の積層数はさらに増加する傾向にある。また、例えば、半導体メモリにおいては、メモリ容量の増加に伴ってチップ面積も大きくなってきている。面積の大きな半導体チップを多段に積層してモジュールとした場合、モジュールの反りが問題となる。また、モジュールの反りは、プリント基板の薄型化が進むほど大きくなる傾向にある。そのため、半導体チップを実装したプリント基板と層間部材とを多段に積層するためには、反りの発生を抑制することが重要となってきている。
一方、近年、電子装置の小型、薄型化を実現するために半導体チップや半導体モジュールの実装は、ＢＧＡ（ボール・グリッド・アレイ）方式等により行われることが多くなっている。このような実装方法においては、マザーボードと接続するために形成する半田ボールやバンプ電極の高さはあまり大きくできない。したがって、常温で反りがある場合や接合時の加熱で反りが発生する場合には、半導体モジュールをマザーボード上に実装することができなくなる。あるいは、反りの発生により部分的に実装不良が生じてしまうことがある。すなわち、半導体モジュールは、電気特性としては良品であっても、実装面では不良品となるという課題がある。なお、メモリを主体とするモジュールでは、例えばＤＲＡＭとＳＲＡＭとの混載やＤＲＡＭとフラッシュメモリとの混載、さらにはこれらを制御する制御用半導体素子の搭載も要求されている。従って、厚みや特性が異なる半導体チップを積層した場合の反りを抑制することも望まれている。
これに対し、上述した従来の方法では、同じ形状の半導体チップを実装した基板を積層する構成およびそのための方法のみが示されている。また、図面においても、混載構成や制御用半導体素子を搭載する構成は示されていない。すなわち、これらの先行例では、積層構成については開示しているが、積層した場合の半導体モジュールの反りを抑制することについては何ら示していない。
本発明は、反りの発生が抑制された多段構成の半導体モジュールとその製造方法を提供することを目的とする。
上記課題を解決するために、本発明の半導体モジュールは、第１の埋め込み導体を有し、上面上に半導体チップが実装された樹脂基板と、前記半導体チップを収納するための開口部が形成され、前記第１の埋め込み導体と電気的に接続された第２の埋め込み導体を有するシート部材とが交互に積層されてなる多段構成半導体モジュールであって、前記樹脂基板および前記シート部材は複数あり、前記樹脂基板のうち最下段に配置された樹脂基板は、他の前記樹脂基板よりも厚い。
この構成により、最下段部の樹脂基板は他の樹脂基板より厚くなっているので、多段構成半導体モジュールを製造する際に発生する反りを抑制することができる。そのため、本発明の多段構成半導体モジュールはマザーボードとの接続を良好にとることができる。
前記シート部材は、樹脂コアと、前記開口部の周囲に設けられた前記第２の埋め込み導体とを有しており、前記樹脂コアの厚みは、前記半導体チップの厚みより大きいことにより、積層時に十分な加圧が可能となり、シート部材と樹脂基板との接続を十分にとることができる。また、反り変形による接続不良や破断の発生を抑制することができる。
前記第１の埋め込み導体は前記樹脂基板の上面から裏面まで貫通しており、前記第１の埋め込み導体に接続される前記第２の埋め込み導体は、前記樹脂コアの上面および裏面から突出していることにより、樹脂基板が上部からその突出部を加圧した際には、十分な加圧力を維持したままで加圧でき、第２の埋め込み導体である導電性樹脂材料を圧縮して埋め込み導体の抵抗を小さくすることができる。
前記最下段に配置された樹脂基板の裏面には、外部機器と接続するための複数の外部接続端子が形成されていてもよい。本発明の多段構成半導体モジュールは例えば半田ボールやバンプなどによってマザーボードに実装することができる。なお、外部接続端子として形成するバンプや半田ボールは樹脂基板の全面に形成してもよいし、ある一定領域に集中して形成してもよい。本発明の多段構成半導体モジュールは反りが小さいため、このような実装方法であっても歩留まり良く実装することができる。
前記最下段に配置された樹脂基板を除く前記樹脂基板上には半導体記憶素子が形成された前記半導体チップが実装され、前記最下段に配置された樹脂基板上には前記半導体記憶素子を制御するための制御用半導体素子が形成された前記半導体チップが実装されていてもよい。この構成により、半導体記憶素子に対する制御を含めたモジュールが実現できる。その上、マザーボードに実装する場合の実装不良の発生を大きく抑制できる。したがって、高価な多段構成半導体モジュールを実装時に不良とすることがなくなり、電子装置の低コスト化も可能となる。
前記樹脂基板のうち最下段および最上段に配置された樹脂基板上に実装された前記半導体チップの少なくとも一方の厚みは、他の樹脂基板上に実装された前記半導体チップよりも厚いことにより、樹脂基板に対して、剛性の高い半導体チップが厚くなっているので、反りの発生をさらに抑制することができる。
また、前記樹脂基板のうち最上段に配置された樹脂基板の上方に、前記樹脂基板よりも熱伝導率の大きい剛性板をさらに備えていてもよい。この構成により、多段構成半導体モジュールの放熱特性を改善するとともに、反りの発生を抑制することができる。また、加熱と加圧によって半導体モジュールを形成する際に、熱伝導率の高い剛性板を介して行うことで、樹脂基板やシート部材に対して比較的均一な温度分布で加熱することもできる。そのために樹脂基板とシート部材との間の接続性を良好にでき、反りによる接続不良を防止できる。
前記樹脂基板のうち最下段および最上段に配置された樹脂基板以外の樹脂基板に設けられた前記第１の埋め込み導体の径は、前記最下段および最上段に配置された樹脂基板に設けられた前記第１の埋め込み導体の径よりも大きくてもよい。加圧および加熱する際に、積層方向からみて中央部近傍に配置された樹脂基板やシート部材には圧力や熱が加わりにくい。本発明の半導体モジュールでは、樹脂基板やシート部材に加わる圧力が不十分であっても中央部付近の第１の埋め込み導体の径を大きくしているので接続抵抗の上昇を抑え全体としての抵抗値のばらつきを抑えることができる。また、第１の埋め込み導体の径を大きくすることで熱伝導を大きくすることができるので、埋め込み導体の硬化の遅れを防止することができる。
前記シート部材のうち、前記最下段および最上段に配置された樹脂基板に接触するシート部材以外のシート部材に設けられた前記第２の埋め込み導体の径は、前記最下段および最上段に配置された樹脂基板に接触するシート部材に設けられた前記第２の埋め込み導体の径よりも大きいことによっても、積層方向から見て中央部近傍での接続抵抗の上昇を抑えることができる。
前記半導体チップの主面上には電極バンプが設けられており、前記樹脂基板は、前記電極バンプに接合された接続端子と、前記接続端子と前記第１の埋め込み導体とを接続する配線とをさらに有していることにより、樹脂基板上に半導体チップを実装した後、必要な電気的検査やバーンイン試験を行い、良品であることを確認してからモジュール化することができる。
前記電極バンプは前記半導体チップの中央領域に設けられており、前記配線は、前記樹脂基板の上面上および裏面上に設けられていることにより、樹脂基板と半導体チップの線膨張率の差により生じる反りを大幅に抑制できるので、マザーボードなどに歩留まり良く実装することが可能となる。
前記半導体チップは、主面の両端部に設けられた互いに高さの等しい突起をさらに有しており、前記樹脂基板は、前記突起と接触するダミー電極をさらに有していることにより、半導体チップを樹脂基板に実装するときに半導体チップが傾くことがなくなる。また、実装後に半導体チップに応力がかかる場合にも、突起とダミー電極との接触部で該応力を受けることができるので、半導体チップのクラック等の発生を抑制することができる。
前記電極バンプに接続された前記第１の埋め込み電極のうち一部の埋め込み電極の径は、他の埋め込み電極の径よりも大きくてもよい。例えば、半導体素子の電源または接地端子、もしくはアナログ端子や１００ＭＨｚ以上の信号用のデジタル端子などに接続された埋め込み電極の径を大きくすることにより、伝送線路としての抵抗値を小さくでき、電気的特性の劣化を防止できる。例えば、電源ラインや高速信号ラインの端子に接続する埋め込み導体の径を大きくすれば、電圧低下や信号のなまりが生じにくくなる。また、半導体モジュールの各層間で生じるおそれのあるインピーダンスのばらつきや不整合による信号の反射を防止することができる。また、電圧低下が生じにくくなれば、モジュールを使用するときに埋め込み導体で生じるジュール熱も小さくでき、半導体モジュール内部での発熱を抑制することもできる。
前記樹脂基板を構成する樹脂基材が、７０重量％以上９５重量％以下の無機フィラーと熱硬化性樹脂とを含む混合物からなることが好ましい。
本発明の第１の多段構成半導体モジュールの製造方法は、上面に半導体チップが実装され、第１の埋め込み導体を有する第１の樹脂基板と、上面に半導体チップが実装され、前記第１の埋め込み導体を有し、前記第１の樹脂基板よりも厚い第２の樹脂基板と、前記半導体チップを収納するための開口部が形成され、第２の埋め込み導体を有するシート部材とを準備する工程（ａ）と、前記第２の樹脂基板を最下段とし、前記第２の樹脂基板上に前記シート部材と前記第１の樹脂基板とを交互に積層する工程（ｂ）と、前記工程（ｂ）で積層された前記第１の樹脂基板、前記第２の樹脂基板および前記シート部材を、最下段および最上段から加熱および加圧を行って前記第１の樹脂基板および前記第２の樹脂基板と前記シート部材とを接着させるとともに、前記第１の埋め込み導体と前記第２の埋め込み導体とを接続させる工程（ｃ）とを備えている。
この方法により、第１の樹脂基板に比べて厚い第２の樹脂基板を、最も応力がかかりやすい最下段に配置しているので、工程（ｃ）で加熱および加圧した場合に半導体モジュールの反り量を小さくすることができる。
最上段に配置された前記第１の樹脂基板の上方に、前記第１の樹脂基板および前記第２の樹脂基板よりも熱伝導率の大きい剛性板を接着する工程（ｄ）をさらに備えていることにより、加圧および加熱時に各段の樹脂基板やシート部材に対して比較的均一な温度分布で加熱することができる。
前記工程（ｄ）では、前記工程（ｃ）で生じた前記多段構成半導体モジュールの反り量を求め、得られた反り量に応じて前記剛性板の材料を選択することにより、さらに反り量を小さくすることができる。
本発明の第２の多段構成半導体モジュールの製造方法は、上面に半導体チップが実装され、第１の埋め込み導体を有する第１の樹脂基板と、上面に半導体チップが実装され、前記第１の埋め込み導体を有し、前記第１の樹脂基板よりも厚い第２の樹脂基板と、前記半導体チップを収納するための開口部が形成され、第２の埋め込み導体を有するシート部材とを準備する工程（ａ）と、前記第２の樹脂基板を最下段とし、前記第２の樹脂基板上に前記シート部材と前記第１の樹脂基板とを交互に積層する工程（ｂ）と、最上段に配置された前記第１の樹脂基板の上方に、前記第１の樹脂基板および前記第２の樹脂基板よりも熱伝導率の大きい剛性板を配置する工程（ｃ）と、前記工程（ｃ）の後、積層された前記第１の樹脂基板、前記第２の樹脂基板、前記シート部材および前記剛性板を、最下段および最上段から加熱および加圧を行って前記第１の樹脂基板および前記第２の樹脂基板と前記シート部材とを接着させるとともに、前記第１の埋め込み導体と前記第２の埋め込み導体とを接続させる工程（ｄ）とを備えている。
この方法により、剛性板の配置後に積層体をまとめて加熱および加圧して半導体モジュールを形成してもよい。
本発明の多段構成半導体モジュールは、最下段部の樹脂基板を他の樹脂基板より厚くしているので、製造工程で発生する反りを抑制することができる。この結果、マザーボードと接続する端子数が増加しても信頼性よく実装でき、電子装置の高機能化と低コスト化に大きな効果を奏する。
（第１の実施形態）
本発明の第１の実施形態に係る多段構成の半導体モジュールについて、図１〜図４を参照して説明する。
図１は、本実施形態の半導体モジュール１の全体構成を示す概略斜視図であり、図２は、図１に示すＡ−Ａ線に沿って切断したときの断面図である。また、図３（ａ）〜（ｃ）は、それぞれ本実施形態の樹脂基板の形状を説明するための概略平面図、Ｂ−Ｂ線における部分断面図、および樹脂基板の裏面を示す概略平面図である。さらに、図４（ａ）〜（ｃ）は、シート部材の形状を説明するための概略平面図および部分断面図である。なお、これらの図において、半導体モジュール各部の厚みや長さおよび形状等は図示しやすいものを示したため、実際の形状とは異なっている。また、埋め込み導体や外部接続用の外部接続端子の個数や形状も実際のものとは異なり、図示しやすい形状としている。
図１、２に示すように、本実施形態の半導体モジュール１は、上面に半導体チップ２を実装した第１の樹脂基板３とシート部材５とを交互に積層することで形成されている。さらに、半導体モジュール１においては、最下段に用いる樹脂基板を他の樹脂基板より厚くするとともに裏面に外部接続端子を設けている。半導体モジュール１は、これら第１の樹脂基板３、第２の樹脂基板４およびシート部材５を積層し、加熱と加圧により一体化した構造を有している。なお、最下段の樹脂基板と他の樹脂基板とを区別するために、他の樹脂基板を第１の樹脂基板３、最下段の樹脂基板を第２の樹脂基板４として以下の説明を行う。
本実施形態の半導体モジュールの構造についてさらに詳細に説明する。
図２および図３（ａ）〜（ｃ）に示すように、本実施形態の多段構成の半導体モジュール１に用いる第１の樹脂基板３は、第１の樹脂基材（第１の樹脂コア）８と、第１の樹脂基材８の中央領域に形成され、半導体チップ２と接続するための複数の半導体素子接続端子１１と、第１の樹脂基材８の周辺部に設けられ、第１の樹脂基材８を貫通する複数の第１の埋め込み導体７と、第１の埋め込み導体７の両端に設けられた接続用ランド１３と、所定の半導体素子接続端子１１および接続用ランド１３と第１の埋め込み導体７とを接続する複数の配線１２とを有している。
ここで、第１の埋め込み導体７の材料としては、導電性樹脂材料またはメッキ導体を用いる。また、第１の樹脂基材（第１の樹脂コア）８は熱硬化樹脂と補強材からなる基材が利用できる。熱硬化樹脂としてはエポキシ樹脂、ポリイミド樹脂、ポリフェニレンエーテル樹脂、フェノール樹脂、フッ素樹脂及びイソシアネート樹脂から選ばれる少なくとも一つであることが利用できる。補強材としてはガラス繊維よりなる織布や不織布、有機繊維であるアラミド繊維の織布や不織布が利用できる。
また、第２の樹脂基板４は、第１の樹脂基板３と全体としては同様の構造であり、第１の樹脂基材８、半導体素子接続端子１１、第１の埋め込み導体７を有しているが、第１の樹脂基板３より厚く、かつマザーボードと接続するための外部接続端子であるランド上に半田ボール１７を基板の裏面に所定間隔で形成している。半導体モジュールは、この半田ボール１７を用いてマザーボードに接合される。
また、半導体チップ２は、電極バンプ２８により第１の樹脂基板３および第２の樹脂基板４の半導体素子接続端子１１に接続され、その周囲を封止樹脂２４により保護される。この封止樹脂２４は半導体チップ２の回路形成面（図１における下面）を外部環境から保護するとともに熱歪等を吸収する作用を有する。
また、図２および図４（ａ）〜（ｃ）に示すように、シート部材５は、第２の樹脂基材（第２の樹脂コア）１８と、第２の樹脂基材１８の両面に形成された接着層１５と、第１の樹脂基板３の第１の埋め込み導体７と一致する位置に設けられ、導電性樹脂材料からなる第２の埋め込み導体９とを有しており、第２の樹脂基材１８の中央領域には半導体チップ２を収容し得る開口部１０が形成されている。第２の埋め込み導体９は、第２の樹脂基材１８を貫通するとともに、その両端が第２の樹脂基材１８の表面から所定の高さだけ突き出た形状をしている。接着層１５はガラス織布やアラミド不織布よりなる補強材にエポキシ樹脂を含浸したプリプレグ状の基材を用いても良いし、加圧・加熱により溶融軟化する熱可塑性樹脂を利用することもできる。熱可塑性樹脂としては、有機フィルムを挙げることができ、全芳香族ポリエステル、フッ素樹脂、ポリフェニレンオキサイド樹脂、シンジオタクチックポリスチレン樹脂、ポリイミド樹脂、ポリアミド樹脂、アラミド樹脂及びポリフェニレンサルファイド樹脂を挙げることができる。また、この第２の埋め込み導体９は積層前には半硬化状態であり、積層後の加圧と加熱により圧縮されて硬化するとともに、第１の樹脂基板３および第２の樹脂基板４の第１の埋め込み導体７とは主として機械的な接触により電気的接続を生じる。
以上のようにして、本実施形態の多段構成の半導体モジュール１が構成されている。なお、第１の樹脂基板３と第２の樹脂基板４を構成する第１の樹脂基材８、シート部材５を構成する第２の樹脂基材１８は、ともにガラス−エポキシ樹脂やアラミド−エポキシ樹脂等の同一の材料で構成されていてもよいが、異なる材料で構成されていてもよい。例えば、第１の樹脂基板３と第２の樹脂基板４の基材としてガラス−エポキシ樹脂を用い、シート部材５の基材としてアラミド−エポキシ樹脂を用いる等してもよい。なお、平面的な外形寸法は同一とする。
また、本実施形態の多段構成の半導体モジュール１についての各構成部材の主要部の形状の一例を下記に示す。
半導体モジュール全体の形状は例えば直方体であって、半導体チップ２の厚みは３０μｍ以上１５０μｍ以下が好ましい。また、第１の樹脂基板３の厚みは６０μｍ以上２００μｍ以下、第１の埋め込み導体７の径は５０μｍ以上５００μｍ以下で、そのピッチは１００μｍ以上７５０μｍ以下の範囲で適宜設計する。
また、第２の樹脂基板４の厚みは１００μｍ以上３００μｍ以下の範囲とし、少なくとも第１の樹脂基板３より厚くする。なお、第１の埋め込み導体７の径とピッチは第１の樹脂基板３と同様にする。
シート部材５の構成部材である第２の樹脂基材１８の厚みは４５μｍ以上２００μｍ以下とし、この両面に１０μｍ以上１００μｍ以下の厚みを有する接着層を設ける。なお、第２の埋め込み導体９の径とピッチは第１の樹脂基板３と同様にする。これらの範囲を基本にして設計すれば、本実施形態の多段構成の半導体モジュール１を実現できる。
上述した本実施形態の多段構成の半導体モジュール１の構造によれば、第１の樹脂基板３および第２の樹脂基板４については、半導体チップ２を実装後必要な電気検査とバーンイン試験を行い良品のみを用いることができる。第１の樹脂基板３、第２の樹脂基板４およびシート部材５の積層後は、シート部材５の第２の埋め込み導体９が加圧・加熱により圧縮され、硬化するので、第１の埋め込み導体７との電気的接続と第２の埋め込み導体９の低抵抗化を同時に実現できる。さらに、加圧しても半導体チップ２の厚みよりもシート部材５の厚みの方が厚いので、半導体チップ２に対して荷重は加わらない。従って、本モジュールに反りが生じても、半導体チップ２およびその接続部で不良が発生することがない。加えて、上面および裏面からそれぞれ突出した形状を有する第２の埋め込み導体９を、樹脂基板が上部から加圧することになるので、シート部材５の第２の埋め込み導体９である導電性樹脂材料を圧縮して埋め込み導体の抵抗を小さくすることができる。従って、本モジュールに反りが生じても、埋め込み導体の接続部で電気的不良が発生することがない。
また、本発明の半導体モジュールでは第２の樹脂基板４を第１の樹脂基板３よりも厚く形成しているので、多段構成としたときでも反りを非常に小さくすることができる。この結果、半田ボール１７を用いてマザーボードに実装する際の不良が発生しにくくなり、低コストで高信頼性を実現できる。
以下、本実施形態の半導体モジュールの製造方法について、図を用いて説明する。図５（ａ）〜（ｃ）、図６（ａ）〜（ｄ）、図７（ａ）〜（ｄ）および図８は、本実施形態の半導体モジュールの製造工程を示す断面図である。
はじめに、図５を用いて所定の形状の半導体チップ２を得る方法について説明する。
図５（ａ）に示すように、半導体チップに必要な回路加工プロセスが終わった半導体ウェハー３０に対して、複数の半導体チップ２の主面のボンディングパッド上に電解メッキやＳＢＢ（スタッドバンプボンディング）法等により電極バンプ２８を形成する。
次いで、図５（ｂ）に示すように、ダイシング・ソーやレーザーを用いて半導体ウェハー３０内の複数の半導体チップ２間に配置されている分離ゾーンを主面側から途中まで切断する。
次に、図５（ｃ）に示すように、半導体ウェハー３０の裏面部分をケミカルエッチング、裏面研削あるいはプラズマエッチングのいずれか、もしくは併用による方法で除去し、半導体ウェハーの厚みを３０μｍ以上１５０μｍ以下程度にし、半導体チップ２を個片化する。なお、図５で示す方法は一例であり、本発明は半導体チップ２の個片化方法には依存しない。
次に、図６を用いて、半導体チップ２を実装するための第１の樹脂基板３および第２の樹脂基板４を作製する方法の一例について説明する。以下では、第１の樹脂基板３を例として説明する。ここでは、第１の樹脂基板３の構成部材である第１の樹脂基材８としてガラス−エポキシ樹脂を用い、配線１２および接続用ランド１３として銅箔を用いた場合について説明する。
図６（ａ）に示すように、第１の樹脂基材８の両面に銅箔１９が形成された両面銅張基板２９を準備する。この両面銅張基板２９は、厚さ７０μｍの第１の樹脂基材８の両面に厚さ１８μｍの銅箔１９が接着されて、総厚みが１０６μｍとなっている。
次に、図６（ｂ）に示すように、この両面銅張基板２９の片面に感光性膜を貼り付け（図示せず）所定の位置の銅箔１９を除去し、銅箔１９を除去した部分に炭酸ガスレーザーまたはドリルで貫通させた貫通孔７０を形成する。
続いて、図６（ｃ）に示すように、両面銅張基板２９の両面に感光性膜２０を貼り付け、第１の樹脂基材８の一方の面に、半導体素子接続端子１１、接続用ランド１３、半導体素子接続端子１１と接続用ランド１３とを接続する配線１２をそれぞれ形成する。また、他方の面に接続用ランド１３を形成する。この形成は感光性膜２０を用いて、フォトリソグラフィーとエッチング技術により形成する。その後、両面の感光性膜２０を剥離する。
この後、図６（ｄ）に示すように、貫通孔７０に、例えば導電性ペーストを充填する。この導電性ペーストを加熱硬化させれば、第１の埋め込み導体を有する第１の樹脂基板３が得られる。なお、導電性ペーストの充填は、感光膜２０によるフォトリソグラフィーとエッチング工程の前、すなわち炭酸ガスレーザで貫通孔を形成した後に行ってもよい。さらに、第１の樹脂基板３および第２の樹脂基板４は、上記の製造方法によるだけでなく、通常作製されている両面配線基板の製造方法と材料を用いて作製してもよい。
次に、図７を用いてシート部材５を作製する方法について説明する。シート部材５の構成部材である第２の樹脂基材１８としては例えば半導体チップ２よりも厚い硝子布エポキシ樹脂を用いる。
すなわち、図７（ａ）に示すように、半導体チップ２の厚みが７５μｍである場合には、約１００μｍの厚みとすることが望ましい。この第２の樹脂基材１８の両面に厚さが約１５μｍのエポキシ樹脂のプリプレグ状樹脂あるいは他の熱硬化性樹脂の接着層１５を形成する。
次に、図７（ｂ）に示すように、レーザーにより第２の樹脂基材１８の所定の位置に貫通孔９０を形成する。また、貫通孔９０の形成と同時に第２の樹脂基材１８の中央領域に半導体チップ２を収容し得る開口部１０を形成する。本工程において貫通孔９０に対応するマスキングフィルム２１を用いて導電性ペーストを充填したが、レーザで貫通孔９０を形成した後、形成した貫通孔９０に導電性ペーストをスキージング法により充填する方法でも有効である。
次に、図７（ｃ）に示すように、第２の樹脂基材１８の両面にマスキングフィルム２１を貼った後、例えばスクリーン印刷法で貫通孔９０に導電性ペーストを充填する。
次いで、図７（ｄ）に示すように、導電性ペーストを乾燥後、マスキングフィルム２１を剥がすとシート部材５が作製される。なお、導電性ペーストが充填された第２の埋め込み導体９は未だ半硬化状態であるので、加圧・加熱すると圧縮と同時に硬化する特性を有しており、マスキングフィルムの厚みに相当する突起が形成されている。なお、マスキングフィルム２１としては、有機フィルムを用いることができ、前記した以外に全芳香族ポリエステル、フッ素樹脂、ポリフェニレンオキサイド樹脂、シンジオタクチックポリスチレン樹脂、ポリアミド樹脂、アラミド樹脂及びポリフェニレンサルファイド樹脂を用いることができる。
次に、第１の樹脂基板３および第２の樹脂基板４の上に半導体チップ２を実装する。半導体チップ２の実装は、半導体チップ２の電極バンプ２８と第１の樹脂基板３および第２の樹脂基板４の半導体素子接続端子１１とを、例えば半田や導電性樹脂を用いて接合する。ここには示さないが、当然ワイヤーボンディングによって半導体チップ２と半導体素子接続端子１１とを接続してもよい。さらに、半導体チップ２に封止樹脂２４を塗布して硬化させ、接合後の隙間部分を埋める。これにより、半導体チップ２が実装された第１の樹脂基板３と第２の樹脂基板４とが作製される。この後、電気的検査とバーンイン試験を行えば、通常のパッケージされた半導体素子と同様の信頼性を有する半導体素子を得ることができる。
次に、半導体チップ２が実装された第１の樹脂基板３と第２の樹脂基板４とをシート部材５により積層一体化する工程について、図８を用いて説明する。図８は、図１に示す積層構成を分解して示した図である。同図では、説明を容易にするために第１の樹脂基板３を１段目第１の樹脂基板３１、２段目第１の樹脂基板３２および３段目第１の樹脂基板３３と、区別してよぶ。また、シート部材５についても同様に、１段目シート部材５１、２段目シート部材５２および３段目シート部材５３と、区別してよぶ。
図８に示すように、最下段に第２の樹脂基板４を配置し、第２の樹脂基板４の上に１段目シート部材５１を配置する。そして、１段目シート部材５１の上に１段目第１の樹脂基板３１を配置する。これ以降、２段目シート部材５２、２段目第１の樹脂基板３２、３段目シート部材５３および３段目第１の樹脂基板３３を順次配置する。
この時、それぞれの第１の樹脂基板３と第２の樹脂基板４に実装された半導体チップ２が、平面的に見て互いにオーバーラップするように配置する。また、それぞれのシート部材５の開口部１０に半導体チップ２が収容されるように、それぞれの第１の樹脂基板３と第２の樹脂基板４とを配置する。また、それぞれの第１の樹脂基板３と第２の樹脂基板４の接続用ランド１３は、シート部材５の第２の埋め込み導体９の突出部と正確に位置合せを行う。
このような配置で樹脂基板とシート部材とを積層してそれぞれを密着させた後、大気中で加熱および加圧を行う。これにより、１段目シート部材５１、２段目シート部材５２および３段目シート部材５３に設けられた接着層１５が軟化し、第２の樹脂基板４および各段の第１の樹脂基板３と各段のシート部材とを接着する。
さらに、第２の樹脂基板４と１段目第１の樹脂基板３１、２段目第１の樹脂基板３２および３段目第１の樹脂基板３３の接続用ランド１３とシート部材５の第２の埋め込み導体９とが機械的に接触して電気的接続が行われる。すなわち、樹脂基板とシート部材との積層体を加圧・加熱することにより、接着層１５が軟化するとともに導電性ペーストが圧縮されて貫通孔中に密に充填され、かつ接続用ランド１３と第２の埋め込み導体９との良好な接触が生じ、低抵抗の接続が達成される。そして、所定時間、加圧および加熱を行った後に冷却して取り出せば、積層一体化した多段構成の半導体素子が得られる。
この後、第２の樹脂基板４の裏面に形成した接続用ランド１３に半田ボール１７を接合すれば、マザーボードに実装可能な多段構成の半導体モジュール１が得られる。上述した本実施形態の半導体モジュール１の製造方法によれば、第２の樹脂基板を厚くしているので、多段構成の半導体モジュール１としたときおよびマザーボードに実装するときにも反りが生じにくくなり、半導体モジュール１内部での接続の信頼性が向上するとともに、マザーボードとの接続の信頼性を向上させることができる。
なお、本実施形態の半導体モジュール１では、実装される半導体チップの種類は特に限定されないが、例えば２段目以降の第１の樹脂基板３には半導体記憶素子が形成された半導体チップを実装し、第２の樹脂基板４にはこれら半導体記憶素子を制御するための制御用半導体素子が形成された半導体チップを実装することもできる。
（第２の実施形態）
以下、本発明の第２の実施形態に係る多段構成の半導体モジュール１００について、図９を用いて説明する。
本実施形態の半導体モジュール１００は、最上段の第１の樹脂基板３に実装した半導体チップ２ｄと最下段の第２の樹脂基板４とに実装した半導体チップ２ａとが、他の第１の樹脂基板３に実装された半導体チップ２ｂ、２ｃに比べて厚いことが特徴である。これに伴い、本実施形態の半導体モジュール１００ではシート部材５のうち、下段側のシート部材５ａの厚みも厚くなっている。これ以外の点について、本実施形態の半導体モジュール１００は、第１の実施形態に係る半導体モジュール１と同じであるので説明を省略する。以下の実施形態についても同様に、それより以前に述べる実施形態と異なっている点について述べるものとする。
半導体モジュール１００を上述の構成にすることにより、半導体チップ２ａ、２ｄの剛性が大きくなるのでモジュール化するときに反りを抑制することができる。また、加圧・加熱時に圧力が加わりやすい上段と下段に配置した半導体チップ２ａ、２ｄを厚くしているので、半導体チップに圧力が加わってもクラック等を生じにくくすることができる。
なお、本実施形態では上段と下段に配置した半導体チップ２ａ、２ｄを共に他の半導体チップよりも厚く形成する例を説明したが、半導体チップ２ａ、２ｄのいずれか一方のみを厚く形成する場合でもクラック等の発生を抑制する効果はある。
（第３の実施形態）
本発明の第３の実施形態に係る多段構成の半導体モジュール１１０について、図１０を用いて説明する。
図１０は、本実施形態の半導体モジュールを示す断面図である。同図に示すように、本実施形態の半導体モジュール１１０は、第１の実施形態の半導体モジュール１に対して、さらに最上段に第１の樹脂基板３と平面的大きさが同じ剛性板２２を貼り合わせた構成を特徴とする。すなわち、本実施形態の半導体モジュール１１０では、第１の実施形態の半導体モジュール１と比べて最上段の第１の樹脂基板３の上に半導体チップ２を収容可能な開口部を有する基材２３と、第１の樹脂基板３と同じ形状で、第１の樹脂基板３よりも熱伝導率が大きな剛性板２２とがさらに設けられている。基材２３と剛性板２２とを貼り付ける方法として、積層するときにこれらも積層しておき加圧・加熱により同時に一体化してもよい。あるいは、多段構成の半導体モジュールとした後に、これらを貼り付けてもよい。
剛性板２２は、銅、鉄、アルミニウム、４２アロイのように剛性が大きく、かつ熱伝導率の大きい金属板であってもよいし、ジルコニアのようなセラミック材料、金属粉を含むプラスチック板等であってもよい。
さらに、例えば多段構成の半導体モジュール１を加熱および加圧後に反りを測定し、この反りをキャンセルするように剛性板の厚みや材料を選択して用いてもよい。あるいは、一定条件で作製する場合に、決まった方向に反りが生じることが見出されたときに、その反りをキャンセルする剛性板を最上段に配置し、その後加圧・加熱してもよい。反りをキャンセルさせるためには、反り方向に応じて熱膨張係数の異なる材料と厚みを計算により求めればよい。
図１１は、本実施形態に係る多段構成の半導体モジュールの変形例を示す図である。
同図に示すように、本変形例の半導体モジュール１２０は、第１の実施形態の半導体モジュール１において、最上段に配置された第１の樹脂基板３に代えて剛性板２２を貼り合せた構成としたことを特徴とする。この場合には、剛性板２２としては、少なくとも表面に絶縁層が形成されたものを用いる。この構成においても、反りをキャンセルする特性を有する材料を選択して剛性板２２として用いることができる。
以上に述べたいくつかの例の剛性板の構成により、実装後にバーンイン試験等の検査により信頼性を確認した樹脂基板を用いて積層しても、積層時に不良が生じにくくすることができ、かつ最終的なモジュールの反りを小さくできる。特に、樹脂基板およびシート部材を積層後の反りに応じて剛性板を選択できるので、反りを確実になくすことができる。
本実施形態の半導体モジュール１１０の製造方法は、第１の実施形態の加圧積層時の上部の構成が異なっているだけである。つまり図８において、最上段に位置する樹脂基板上に、さらに樹脂基板より熱伝導率の高い剛性板を接着材で接着する工程を付加してもよい。あるいは、最上段に位置する樹脂基板の代わりにこの樹脂基板より熱伝導率の大きな剛性板を配置して積層した後、加圧および加熱する工程を行う方法としてもよい。特に、剛性板２２を貼り付けてから加熱および加圧を行う場合には、樹脂基板やシート部材に比較的均一な温度分布を生じさせることができる。また、剛性板は樹脂基板よりも剛性が高いので、加圧時の各部材に均一に圧力をかけることができる。
これら方法により、実装後にバーンイン試験等の検査により信頼性を確認した樹脂基板を用いて積層しても、積層時に不良が生じにくく、かつ最終的なモジュールの反りを小さくすることができる。
（第４の実施形態）
本発明の第４の実施形態に係る多段構成の半導体モジュール１３０について、図１２を参照して説明する。
図１２は、本実施形態の半導体モジュールを示す断面図である。同図に示すように、本実施形態の半導体モジュール１３０は、中央段のシート部材５ｃの第２の埋め込み導体９ａの径が、上段側および下段側に配置されたシート部材５ｂ、５ｄの第２の埋め込み導体９ｂに比べて大きくなっている。また、中央段に配置された第１の樹脂基板３ａ、３ｂの第１の埋め込み導体７ａの径は、第２の埋め込み導体９ａに合わせて、それぞれ上段側および下段側に配置された第１の樹脂基板３ｃおよび第２の樹脂基板４の第１の埋め込み導体７ｂの径より大きくしてあってもよい。
これにより、第１の樹脂基板３とシート部材５とを交互に積層し、最下段に第２の樹脂基板４を配置して、加熱と加圧により積層体を一体化するときに、中央段での第２の埋め込み導体９ａの抵抗を小さくすることができるので、上段側および下段側に比べて中央段に加わる圧力および熱が十分でない場合であっても、埋め込み導体の抵抗を低くすることができる。従来の多段構成の半導体モジュールにおいては、その中央部近傍に配置された樹脂基板やシート部材には圧力が加わりにくくなるため、第２の導電性樹脂材料を充分圧縮できない場合があったり、またそのために一部の埋め込み導体で接続抵抗が上昇したりする場合があった。半導体モジュールに反りがあればこれらは助長される。
これに対し、本実施形態の半導体モジュールのように、中央段に配置されたシート部材の第２の埋め込み導体９ａの径を大きくしておけば、積層されたシート部材５間の加圧ばらつきによらず接続抵抗を低くでき、不十分な加圧によって抵抗が上昇してもそれをカバーできる余地を確保できる。また、径を大きくすることで加熱および加圧時に半導体モジュール内の熱伝導性を向上させることができ、硬化の遅れを防止することができる。以上のように、本実施形態の半導体モジュールによれば、反りにより生じる不具合を効果的に防止することができる。
（第５の実施形態）
本発明の第５の実施形態に係る多段構成の半導体モジュールについて、図１３〜図１５を参照して説明する。
図１３（ａ）、（ｂ）は、本実施形態の半導体モジュールに用いられる第１の樹脂基板３００の上面および裏面を示す図である。
本実施形態の半導体モジュールは、図１３に示すように、第１の樹脂基板３００および第２の樹脂基板（図示せず）のうち、半導体チップ２００が実装される中央領域に集中して半導体素子接続端子１１が設けられていることが特徴である。
この配置に伴い、半導体素子接続端子１１と接続用ランド１３とを接続する配線１２も第１の実施形態の半導体モジュール１で形成された配線とは異なっている。すなわち、図１３（ａ）、（ｂ）に示すように、本実施形態の半導体モジュールでは、配線１２が樹脂基板の上面および裏面の両側に形成されることで、半導体素子接続端子１１をファインピッチとしながら、配線１２が比較的粗いピッチで形成されている。
図１４（ａ）、（ｂ）は、本実施形態の第１の樹脂基板に実装される半導体チップ２００の平面図、および（ａ）に示すＤ−Ｄ線に沿った断面図である。同図に示すように、半導体チップ２００の中央部に集中的に電極バンプ２８０が配置されており、長手方向の両端部に互いに高さの等しい突起部３１０が設けられている。
図１５は、本実施形態の半導体チップ２００を第１の樹脂基板３００上に実装した状態を示す断面図である。同図に示すように、半導体チップ２００を実装する際には、第１の樹脂基板３００上に半導体チップ２００を配置し、電極バンプ２８０と半導体素子接続端子１１とを半田または導電性接着剤により接合する。この位置合せを行なうときに半導体チップ２００の突起部３１０があるため、半導体チップ２００は傾くことがなく、第１の樹脂基板３００との平行度を良好に保持した状態で接合することができる。さらに、この突起部３１０を有することにより、半導体チップ２００に荷重が加わってもクラック等の発生を防止することができる。
実装後、第１の樹脂基板３００と半導体チップ２００との隙間に無機フィラーを含んだ液状樹脂２４０を充填して封止する。第１の樹脂基板３００の半導体素子接続端子１１の近傍に予め貫通孔２５０を形成しておけば、実装後に裏面側から液状樹脂２４０を容易に注入することができる。なお、第１の樹脂基板３００のうち、突起部３１０に対応する位置にダミー電極１４０を設けておけば、より半導体チップ２００平行度を良好に保持することができる。また、液状樹脂２４０による封止は必ずしも必要ではなく省略することもできる。あるいは、液状樹脂２４０で封止し、さらに柔軟性のある樹脂材料を用いて突起部３１０を含めた周辺部も封止してもよい。柔軟性を有する材料を用いれば、線膨張係数の差異による応力を吸収することができる。
なお、第１の樹脂基板３００は、第１の樹脂基材８０上に半導体素子接続端子１１、接続用ランド１３、配線１２、ダミー電極１４０および第１の埋め込み導体を有している。この第１の樹脂基板３００、あるいは第１の樹脂基板３００と同様にして作製した第２の樹脂基板（図示せず）と、この配置に対応する形状としたシート部材とを交互に積層して、加熱と加圧により一体化すると、本実施形態の半導体モジュールが完成する（図示せず）。
このようにして作製した本実施形態の多段構成の半導体モジュールは、半導体チップ２００と第１の樹脂基板３００および第２の樹脂基板（図示せず）との接合部の面積が小さく、且つ集中して配置されているので、半導体チップ２００と第１の樹脂基板３００（または第２の樹脂基板）との線膨張率の差によるバイメタル構造の反りを有効に抑制することができる。
（第６の実施形態）
本発明の第６の実施形態に係る多段構成半導体モジュールについて、図１６を参照して説明する。
図１６は、本実施形態の多段構成の半導体モジュールに用いられる第１の樹脂基板４００の平面図である。同図に示すように、本実施形態の多段構成半導体モジュールでは、半導体チップ２上にあらかじめ設定された電極バンプと接続するための接続用ランド１３１および第１の埋め込み導体の径を他の第１の埋め込み導体に比べて大きく形成していることが特徴である。
ここで、あらかじめ設定された電極バンプとは、例えば半導体チップ２の高速動作（例えば１００ＭＨｚ以上のデジタル信号のやりとり）が要求される入出力端子や電源、接地端子、アナログ端子等のことである。これらの端子は抵抗を低減するとともにインピーダンスを下げて安定化した線路を形成する必要がある。一方、電極バンプおよびこれに接続される配線は高密度に配置する必要があるので、他の端子については信号特性に合わせてできる限り配線、ビア径を小さくする必要がある。ここでは半導体チップ２の高速動作が要求される入出力端子や電源、接地端子、アナログ端子等に接続される電送線路を構成する第１の埋め込み導体（図示せず）の径と、その周囲に形成する接続用ランド１３１の径を大きくしている。
また、図示していないが、これに対応するシート部材の第２の埋め込み導体の径も大きくしている。このような構成の第１の樹脂基板４００と第２の樹脂基板およびシート部材とを、第１の実施形態の製造方法と同様にして積層し、加圧・加熱すれば、本実施形態の多段構成の半導体モジュール（図示せず）が得られる。
本実施形態の半導体モジュールによれば、半導体チップ２の入出力端子を介して処理される信号のなかで、高速動作の信号を送受信する電送線路や、アナログ信号を送受信する電送線路を必要とする場合、電送線路の一部を構成する第１の埋め込み導体および第２の埋め込み導体の径を大きくしているので電気信号を安定に送受信することができる。特に積層構成では積層された樹脂基板やシート部材の各々で、埋め込みのための穴径、導体径が異なるおそれや、埋め込み導体部での接合が不完全となるおそれ、反りによって接続抵抗がばらつくおそれなどがある。そのため、各層間でインピーダンスのばらつきや不整合による信号の反射が生じ、特性変動を生じる可能性があるが、本実施形態の半導体モジュールによれば、このような不具合を防止することができる。さらに、電送線路の抵抗成分を小さくできるので、ジュール熱によるモジュール内部の発熱を抑制することができる。
（その他の実施形態）
なお、第１の実施形態から第６の実施形態までは、第１の樹脂基板としてガラス−エポキシ樹脂等を用いる例を主体にして説明したが、本発明の樹脂基板はこれに限定されない。例えば、第１の樹脂基板や第２の樹脂基板の第１の樹脂基材、あるいはシート部材５の第２の樹脂基材として、７０重量％以上９５重量％以下の無機フィラーと熱硬化性樹脂とを含む混合物を用いてもよい。また、シート部材５と第１の樹脂基板３、第２の樹脂基板４の樹脂コアを同一材料としてもよい。本実施形態ではこのような材料を用いることにより、熱膨張係数を半導体チップに近づけることができるので反りの抑制に効果的である。
本発明の多段構成半導体モジュールは、反りを抑制して、マザーボードに対して歩留まりよく接合できるので、携帯電話やデジタルカメラ等の各種電子装置の小型化、高機能化に対して有用である。
本発明の第１の実施形態に係る半導体モジュールの全体構成を示す概略斜視図である。 第１の実施形態に係る半導体モジュールを図１に示すＡ−Ａ線に沿って切断したときの断面図である。 （ａ）〜（ｃ）は、それぞれ第１の実施形態の樹脂基板の形状を説明するための概略平面図、Ｂ−Ｂ線における部分断面図、および樹脂基板の裏面を示す概略平面図である。 （ａ）〜（ｃ）は、第１の実施形態に係るシート部材の形状を説明するための概略平面図および部分断面図である。 （ａ）〜（ｃ）は、第１の実施形態に係る半導体モジュールの製造工程を示す断面図である。 （ａ）〜（ｄ）は、第１の実施形態に係る半導体モジュールの製造工程を示す断面図である。 （ａ）〜（ｄ）は、第１の実施形態に係る半導体モジュールの製造工程を示す断面図である。 図１に示す第１の実施形態に係る半導体モジュールを分解して示した図である。 本発明の第２の実施形態に係る半導体モジュールを示す断面図である。 本発明の第３の実施形態に係る半導体モジュールを示す断面図である。 第３の実施形態に係る半導体モジュールの変形例を示す断面図である。 本発明の第４の実施形態に係る半導体モジュールを示す断面図である。 （ａ）、（ｂ）は、本発明の第５の実施形態に係る半導体モジュールに用いられる第１の樹脂基板の上面および裏面を示す平面図である。 （ａ）、（ｂ）は、第５の実施形態に係る第１の樹脂基板に実装される半導体チップの平面図、および（ａ）に示すＤ−Ｄ線に沿った断面図である。 第５の実施形態に係る半導体モジュールにおいて、半導体チップを第１の樹脂基板上に実装した状態を示す断面図である。 本発明の第６の実施形態に係る半導体モジュールに用いられる第１の樹脂基板を示す平面図である。
符号の説明
１ 半導体モジュール
２、２ａ、２ｂ、２ｃ、２ｄ、２００ 半導体チップ
３、３ａ、３ｂ、３ｃ、３００、４００ 第１の樹脂基板
４ 第２の樹脂基板
５、５ａ、５ｂ、５ｃ、５ｄ シート部材
７、７ａ、７ｂ 第１の埋め込み導体
８ 第１の樹脂基材
９、９ａ、９ｂ 第２の埋め込み導体
１０ 開口部
１１ 半導体素子接続端子
１２ 配線
１３ 接続用ランド
１５ 接着層
１７ 半田ボール
１８ 第２の樹脂基材
１９ 銅箔
２０ 感光性膜
２１ マスキングフィルム
２２ 剛性板
２３ 基材
２４ 封止樹脂
２８、２８０ 電極バンプ
２９ 両面銅張基板
３０ 半導体ウェハー
３１ １段目第１の樹脂基板
３２ ２段目第１の樹脂基板
３３ ３段目第１の樹脂基板
５１ １段目シート部材
５２ ２段目シート部材
５３ ３段目シート部材
７０、９０、２５０ 貫通孔
８０ 第１の樹脂基材
１００、１１０、１２０、１３０ 半導体モジュール
１３１ 接続ランド
１４０ ダミー電極
２４０ 液状樹脂
３１０ 突起部

Claims (12)

  1. 第１の埋め込み導体を有し、上面上に半導体チップが実装された樹脂基板と、前記半導体チップを収納するための開口部が形成され、前記第１の埋め込み導体と電気的に接続された第２の埋め込み導体を有するシート部材とが交互に積層されてなる多段構成半導体モジュールであって、
    前記樹脂基板および前記シート部材は複数あり、
    前記樹脂基板のうち最下段に配置された樹脂基板は、他の前記樹脂基板よりも厚く、
    前記最下段に配置された樹脂基板を除く前記樹脂基板上には半導体記憶素子が形成された前記半導体チップが実装され、
    前記最下段に配置された樹脂基板上には前記半導体記憶素子を制御するための制御用半導体素子が形成された前記半導体チップが実装されており、
    前記樹脂基板のうち最下段および最上段に配置された樹脂基板以外の樹脂基板に設けられた前記第１の埋め込み導体の径は、前記最下段および最上段に配置された樹脂基板に設けられた前記第１の埋め込み導体の径よりも大きいことを特徴とする多段構成半導体モジュール。
  2. 前記シート部材は、樹脂コアと、前記開口部の周囲に設けられた前記第２の埋め込み導体とを有しており、
    前記樹脂コアの厚みは、前記半導体チップの厚みより大きいことを特徴とする請求項１に記載の多段構成半導体モジュール。
  3. 前記第１の埋め込み導体は前記樹脂基板の上面から裏面まで貫通しており、
    前記第１の埋め込み導体に接続される前記第２の埋め込み導体は、前記樹脂コアの上面および裏面から突出していることを特徴とする請求項２に記載の多段構成半導体モジュール。
  4. 前記最下段に配置された樹脂基板の裏面には、外部機器と接続するための複数の外部接続端子が形成されていることを特徴とする請求項１に記載の多段構成半導体モジュール。
  5. 前記樹脂基板のうち最下段および最上段に配置された樹脂基板上に実装された前記半導体チップの少なくとも一方の厚みは、他の樹脂基板上に実装された前記半導体チップよりも厚いことを特徴とする請求項１に記載の多段構成半導体モジュール。
  6. 前記樹脂基板のうち最上段に配置された樹脂基板の上方に、前記樹脂基板よりも熱伝導率の大きい剛性板をさらに備えていることを特徴とする請求項１に記載の多段構成半導体モジュール。
  7. 前記シート部材のうち、前記最下段および最上段に配置された樹脂基板に接触するシート部材以外のシート部材に設けられた前記第２の埋め込み導体の径は、前記最下段および最上段に配置された樹脂基板に接触するシート部材に設けられた前記第２の埋め込み導体の径よりも大きいことを特徴とする請求項１に記載の多段構成半導体モジュール。
  8. 前記半導体チップの主面上には電極バンプが設けられており、
    前記樹脂基板は、前記電極バンプに接合された接続端子と、前記接続端子と前記第１の埋め込み導体とを接続する配線とをさらに有していることを特徴とする請求項１に記載の多段構成半導体モジュール。
  9. 前記電極バンプは前記半導体チップの中央領域に設けられており、
    前記配線は、前記樹脂基板の上面上および裏面上に設けられていることを特徴とする請求項８に記載の多段構成半導体モジュール。
  10. 前記半導体チップは、主面の両端部に設けられた互いに高さの等しい突起をさらに有しており、
    前記樹脂基板は、前記突起と接触するダミー電極をさらに有していることを特徴とする請求項９に記載の多段構成半導体モジュール。
  11. 前記電極バンプに接続された前記第１の埋め込み電極のうち一部の埋め込み電極の径は、他の埋め込み電極の径よりも大きいことを特徴とする請求項８に記載の多段構成半導体モジュール。
  12. 前記樹脂基板を構成する樹脂基材が、７０重量％以上９５重量％以下の無機フィラーと熱硬化性樹脂とを含む混合物からなることを特徴とする請求項１に記載の多段構成半導体モジュール。
JP2004364586A 2004-12-16 2004-12-16 多段構成半導体モジュール Expired - Fee Related JP4504798B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004364586A JP4504798B2 (ja) 2004-12-16 2004-12-16 多段構成半導体モジュール
KR1020050059767A KR20060069231A (ko) 2004-12-16 2005-07-04 다단구성의 반도체모듈 및 그 제조방법
US11/242,904 US7365416B2 (en) 2004-12-16 2005-10-05 Multi-level semiconductor module and method for fabricating the same
CN2005101295330A CN1812088B (zh) 2004-12-16 2005-12-06 多层构造半导体微型组件及制造方法
TW094144383A TW200623355A (en) 2004-12-16 2005-12-15 Multi-level semiconductor module and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004364586A JP4504798B2 (ja) 2004-12-16 2004-12-16 多段構成半導体モジュール

Publications (2)

Publication Number Publication Date
JP2006173388A JP2006173388A (ja) 2006-06-29
JP4504798B2 true JP4504798B2 (ja) 2010-07-14

Family

ID=36594646

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004364586A Expired - Fee Related JP4504798B2 (ja) 2004-12-16 2004-12-16 多段構成半導体モジュール

Country Status (5)

Country Link
US (1) US7365416B2 (ja)
JP (1) JP4504798B2 (ja)
KR (1) KR20060069231A (ja)
CN (1) CN1812088B (ja)
TW (1) TW200623355A (ja)

Families Citing this family (85)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4340517B2 (ja) * 2003-10-30 2009-10-07 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
US8525314B2 (en) 2004-11-03 2013-09-03 Tessera, Inc. Stacked packaging improvements
US7528474B2 (en) * 2005-05-31 2009-05-05 Stats Chippac Ltd. Stacked semiconductor package assembly having hollowed substrate
JP4897948B2 (ja) * 2005-09-02 2012-03-14 古河電気工業株式会社 半導体素子
JP4473807B2 (ja) * 2005-10-27 2010-06-02 パナソニック株式会社 積層半導体装置及び積層半導体装置の下層モジュール
JP4512545B2 (ja) * 2005-10-27 2010-07-28 パナソニック株式会社 積層型半導体モジュール
KR100697553B1 (ko) * 2005-12-19 2007-03-21 삼성전자주식회사 멀티 스택 패키지 및 이의 제조 방법
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
JP5191889B2 (ja) * 2006-05-24 2013-05-08 大日本印刷株式会社 部品内蔵配線板の製造方法
US7884464B2 (en) * 2006-06-27 2011-02-08 Advanced Chip Engineering Technologies Inc. 3D electronic packaging structure having a conductive support substrate
JP4312786B2 (ja) 2006-11-02 2009-08-12 Ｏｋｉセミコンダクタ株式会社 半導体チップの製造方法
JP4930699B2 (ja) * 2006-12-06 2012-05-16 凸版印刷株式会社 半導体装置
JP2008166440A (ja) * 2006-12-27 2008-07-17 Spansion Llc 半導体装置
JP2008166381A (ja) * 2006-12-27 2008-07-17 Sanyo Electric Co Ltd 半導体装置及びその製造方法
TWI340445B (en) 2007-01-10 2011-04-11 Advanced Semiconductor Eng Manufacturing method for integrating passive component within substrate
KR100874926B1 (ko) * 2007-06-07 2008-12-19 삼성전자주식회사 스택 모듈, 이를 포함하는 카드 및 이를 포함하는 시스템
KR101494591B1 (ko) 2007-10-30 2015-02-23 삼성전자주식회사 칩 적층 패키지
TWI389290B (zh) * 2007-11-08 2013-03-11 Ind Tech Res Inst 晶片結構及其製程、晶片堆疊結構及其製程
US8030752B2 (en) * 2007-12-18 2011-10-04 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing semiconductor package and semiconductor plastic package using the same
KR20100033012A (ko) * 2008-09-19 2010-03-29 주식회사 하이닉스반도체 반도체 패키지 및 이를 갖는 적층 반도체 패키지
FR2939963B1 (fr) * 2008-12-11 2011-08-05 St Microelectronics Grenoble Procede de fabrication d'un support de composant semi-conducteur, support et dispositif semi-conducteur
CN101789383B (zh) * 2009-01-23 2012-03-21 欣兴电子股份有限公司 具有凹穴结构的封装基板的制作方法
EP2405727A1 (en) * 2009-04-02 2012-01-11 Panasonic Corporation Manufacturing method for circuit board, and circuit board
JP5340789B2 (ja) * 2009-04-06 2013-11-13 新光電気工業株式会社 電子装置及びその製造方法
US8299366B2 (en) * 2009-05-29 2012-10-30 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US8929090B2 (en) * 2010-01-22 2015-01-06 Nec Corporation Functional element built-in substrate and wiring substrate
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
CN102280440A (zh) * 2011-08-24 2011-12-14 北京大学 一种叠层封装结构及制造方法
US9105483B2 (en) 2011-10-17 2015-08-11 Invensas Corporation Package-on-package assembly with wire bond vias
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8901730B2 (en) 2012-05-03 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package on package devices
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US8680674B2 (en) * 2012-05-31 2014-03-25 Freescale Semiconductor, Inc. Methods and structures for reducing heat exposure of thermally sensitive semiconductor devices
US9093429B2 (en) 2012-06-27 2015-07-28 Freescale Semiconductor, Inc. Methods and structures for reducing heat exposure of thermally sensitive semiconductor devices
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US9356352B2 (en) * 2012-10-22 2016-05-31 Texas Instruments Incorporated Waveguide coupler
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
GB2511087A (en) * 2013-02-22 2014-08-27 Ibm System for electrical testing and manufacturing a 3D chip stack and method
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9082753B2 (en) 2013-11-12 2015-07-14 Invensas Corporation Severing bond wire by kinking and twisting
US9087815B2 (en) 2013-11-12 2015-07-21 Invensas Corporation Off substrate kinking of bond wire
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9589936B2 (en) * 2014-11-20 2017-03-07 Apple Inc. 3D integration of fanout wafer level packages
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9935082B2 (en) 2015-12-29 2018-04-03 Micron Technology, Inc. Stacked semiconductor dies with selective capillary under fill
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9666566B1 (en) * 2016-04-26 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC structure and method for hybrid bonding semiconductor wafers
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
US20200212536A1 (en) * 2018-12-31 2020-07-02 Texas Instruments Incorporated Wireless communication device with antenna on package
DE102019219238A1 (de) * 2019-12-10 2021-06-10 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Mehrlagiges 3D-Folienpackage
US11738482B2 (en) 2020-11-16 2023-08-29 Jack Armstrong Method of potting electrical components into complex finished forms
KR20220155054A (ko) 2021-05-14 2022-11-22 삼성전자주식회사 테스트 보드 및 이를 포함하는 테스트 장치
CN119542260A (zh) * 2023-08-28 2025-02-28 华为技术有限公司 一种埋入式封装结构、电源装置及电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000232200A (ja) * 1999-02-12 2000-08-22 Rohm Co Ltd 半導体チップおよびチップ・オン・チップ構造の半導体装置
JP2001210954A (ja) * 2000-01-24 2001-08-03 Ibiden Co Ltd 多層基板
JP2002083926A (ja) * 2000-06-29 2002-03-22 Ibiden Co Ltd 半導体チップ実装用回路基板とその製造方法および多層化回路基板
JP2002176137A (ja) * 2000-09-28 2002-06-21 Toshiba Corp 積層型半導体デバイス
JP2002246536A (ja) * 2001-02-14 2002-08-30 Ibiden Co Ltd 三次元実装パッケージの製造方法、及びその製造用のパッケージモジュール
JP2003158240A (ja) * 2001-11-26 2003-05-30 Mitsubishi Electric Corp メモリ実装方式

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6451624B1 (en) * 1998-06-05 2002-09-17 Micron Technology, Inc. Stackable semiconductor package having conductive layer and insulating layers and method of fabrication
US6313522B1 (en) * 1998-08-28 2001-11-06 Micron Technology, Inc. Semiconductor structure having stacked semiconductor devices
JP2001177051A (ja) * 1999-12-20 2001-06-29 Toshiba Corp 半導体装置及びシステム装置
US6404043B1 (en) * 2000-06-21 2002-06-11 Dense-Pac Microsystems, Inc. Panel stacking of BGA devices to form three-dimensional modules
JP4365515B2 (ja) 2000-08-21 2009-11-18 イビデン株式会社 半導体モジュールの製造方法
JP2003110091A (ja) * 2001-09-28 2003-04-11 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP2003179099A (ja) * 2001-12-12 2003-06-27 Toshiba Corp 半導体装置およびその製造方法
JP4022405B2 (ja) 2002-01-23 2007-12-19 イビデン株式会社 半導体チップ実装用回路基板
JP4204989B2 (ja) * 2004-01-30 2009-01-07 新光電気工業株式会社 半導体装置及びその製造方法
JP4433298B2 (ja) * 2004-12-16 2010-03-17 パナソニック株式会社 多段構成半導体モジュール
JP4520355B2 (ja) * 2005-04-19 2010-08-04 パナソニック株式会社 半導体モジュール

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000232200A (ja) * 1999-02-12 2000-08-22 Rohm Co Ltd 半導体チップおよびチップ・オン・チップ構造の半導体装置
JP2001210954A (ja) * 2000-01-24 2001-08-03 Ibiden Co Ltd 多層基板
JP2002083926A (ja) * 2000-06-29 2002-03-22 Ibiden Co Ltd 半導体チップ実装用回路基板とその製造方法および多層化回路基板
JP2002176137A (ja) * 2000-09-28 2002-06-21 Toshiba Corp 積層型半導体デバイス
JP2002246536A (ja) * 2001-02-14 2002-08-30 Ibiden Co Ltd 三次元実装パッケージの製造方法、及びその製造用のパッケージモジュール
JP2003158240A (ja) * 2001-11-26 2003-05-30 Mitsubishi Electric Corp メモリ実装方式

Also Published As

Publication number Publication date
JP2006173388A (ja) 2006-06-29
TW200623355A (en) 2006-07-01
CN1812088B (zh) 2010-10-13
KR20060069231A (ko) 2006-06-21
US7365416B2 (en) 2008-04-29
US20060131740A1 (en) 2006-06-22
CN1812088A (zh) 2006-08-02

Similar Documents

Publication Publication Date Title
JP4504798B2 (ja) 多段構成半導体モジュール
JP4520355B2 (ja) 半導体モジュール
KR100987688B1 (ko) 프린트 배선 기판 및 프린트 배선 기판의 제조 방법
KR100796523B1 (ko) 전자부품 내장형 다층 인쇄배선기판 및 그 제조방법
JP4830120B2 (ja) 電子パッケージ及びその製造方法
JP4433298B2 (ja) 多段構成半導体モジュール
JP2006165320A (ja) 半導体積層モジュールとその製造方法
JP2005191156A (ja) 電気部品内蔵配線板およびその製造方法
JP2014072279A (ja) 部品内蔵配線基板の製造方法
JP6639934B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
US20130070437A1 (en) Hybrid interposer
JP4360240B2 (ja) 半導体装置と半導体装置用多層基板
JP4324732B2 (ja) 半導体装置の製造方法
JP2003298234A (ja) 多層配線板及びその製造方法、ならびに配線基板
JP2008135483A (ja) 電子部品内蔵基板およびその製造方法
JP4606472B2 (ja) 半導体モジュールおよびその製造方法
JP2008311508A (ja) 電子部品パッケージおよびその製造方法
JP2000022019A (ja) ピン付きプリント配線板およびその製造方法
US12114433B2 (en) Substrate, method for manufacturing substrate, and electronic device
JP2010045104A (ja) 電子部品の製造方法
JP2008270324A (ja) 電子部品内蔵基板とこれを用いた電子機器、およびその製造方法
JP6034664B2 (ja) 半導体装置、半導体積層モジュール構造、積層モジュール構造、及びこれらの製造方法
JP2008021944A (ja) 多層配線基板及びその製造方法
JP2008218942A (ja) 電子回路装置とこれを用いた電子機器、およびその製造方法
KR20170134250A (ko) 적층형 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070306

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091013

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100302

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100330

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100423

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140430

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees