[go: up one dir, main page]

KR100874926B1 - 스택 모듈, 이를 포함하는 카드 및 이를 포함하는 시스템 - Google Patents

스택 모듈, 이를 포함하는 카드 및 이를 포함하는 시스템 Download PDF

Info

Publication number
KR100874926B1
KR100874926B1 KR1020070055729A KR20070055729A KR100874926B1 KR 100874926 B1 KR100874926 B1 KR 100874926B1 KR 1020070055729 A KR1020070055729 A KR 1020070055729A KR 20070055729 A KR20070055729 A KR 20070055729A KR 100874926 B1 KR100874926 B1 KR 100874926B1
Authority
KR
South Korea
Prior art keywords
unit substrates
electrodes
unit
selection
stack module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020070055729A
Other languages
English (en)
Other versions
KR20080107677A (ko
Inventor
백승덕
미쓰오 우메모토
이강욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070055729A priority Critical patent/KR100874926B1/ko
Priority to US12/126,313 priority patent/US8004848B2/en
Priority to TW097120789A priority patent/TWI459301B/zh
Priority to JP2008148504A priority patent/JP5288892B2/ja
Publication of KR20080107677A publication Critical patent/KR20080107677A/ko
Application granted granted Critical
Publication of KR100874926B1 publication Critical patent/KR100874926B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Semiconductor Memories (AREA)

Abstract

제조 비용을 감소시키고, 공정 상의 어려움을 제거하여 신뢰성을 높일 수 있는 스택 모듈, 이를 이용하는 카드, 및 이를 이용하는 시스템이 제공된다. 스택 모듈에서, N개의 단위 기판들은 각각 선택 터미널을 갖고, 서로 적층된다. 제 1 선택 라인들은 상기 N개의 단위 기판들 가운데 홀수층에 배치된 제 1 단위 기판들 각각의 상기 선택 터미널에 전기적으로 연결되고, 상기 N개의 단위 기판들의 일부를 관통하여 상기 N개의 단위 기판들의 최하부로 신장된다. 제 2 선택 라인들은 상기 N개의 단위 기판들 가운데 짝수층에 배치된 제 2 단위 기판들 각각의 상기 선택 터미널에 연결되고, 상기 N개의 단위 기판들의 일부를 관통하여 상기 N개의 단위 기판들의 최하부로 신장된다. 그리고, 상기 제 1 선택 라인들과 상기 제 2 선택 라인들은 상기 선택 터미널을 기준으로 서로 반대 방향에 배치된다.

Description

스택 모듈, 이를 포함하는 카드 및 이를 포함하는 시스템 {Stacked Module, and Card and System including the same}
도 1은 본 발명의 일 실시예에 따른 스택 모듈을 보여주는 단면도이고;
도 2는 도 1의 스택 모듈에서 홀수층에 배치된 제 1 단위 모듈의 일 예를 보여주는 사시도이고;
도 3은 도 1의 스택 모듈에서 짝수층에 배치된 제 2 단위 모듈의 일 예를 보여주는 사시도이고;
도 4는 도 1의 변형된 예에 따른 스택 모듈을 보여주는 단면도이고;
도 5는 도 1의 다른 변형된 예에 따른 스택 모듈을 보여주는 단면도이고;
도 6은 본 발명의 다른 실시예에 따른 스택 모듈을 보여주는 단면도이고;
도 7은 도 6의 스택 모듈에서 홀수층에 배치된 제 1 단위 모듈의 일 예를 보여주는 사시도이고;
도 8은 도 6의 스택 모듈에서 짝수층에 배치된 제 2 단위 모듈의 일 예를 보여주는 사시도이고;
도 9는 도 6의 변형된 예에 따른 스택 모듈을 보여주는 단면도이고;
도 10은 본 발명의 일 실시예에 따른 카드를 보여주는 개략도이고; 그리고
도 11은 본 발명의 일 실시예에 따른 시스템을 보여주는 블록도이다.
<도면의 주요 부호에 대한 간략한 설명>
100, 100a, 100b, 200, 200a...스택 모듈
S1, S3...제 1 선택 라인 S2, S4...제 2 선택 라인
IO1, IO2...입출력 라인 105a, 205a...제 1 단위 모듈
105b, 205b...제 2 단위 모듈 110a, 210a...제 1 단위 기판
110b, 210b...제 2 단위 기판 120...선택 터미널
125...선택 패드 130...입출력 터미널
135a, 235a...제 1 관통 전극 135b, 235b...제 2 관통 전극
140a, 240a...제 3 관통 전극 140b, 240b...제 4 관통 전극
145a, 245a...제 1 재배선층 145b, 245b...제 2 재배선층
150a, 250a...제 3 재배선층 150b, 250b...제 4 재배선층
180, 280...패키지 기판 185, 285...도전성 범프
300...카드 400...시스템
본 발명은 반도체 소자에 관한 것으로서, 특히 단위 기판들이 적층된 스택 모듈, 이를 이용한 카드 및 이를 이용한 시스템에 관한 것이다.
반도체 제품의 고집적화 요구에 따라서, 복수의 반도체 패키지들 또는 복수의 반도체 칩들이 적층된 스택 구조가 이용될 수 있다. 이러한 스택 구조에서, 복 수의 반도체 패키지들 또는 복수의 반도체 칩들은 전기적으로 연결되고, 따라서 외부 단자를 이용하여 선택적으로 또는 공통적으로 접근할 수 있다.
예를 들어, 일본공개특허 2001-024151호는 복수의 칩들이 적층된 반도체 장치에 대해서 개시하고 있다. 복수의 칩들은 표면 선택 패드, 이면 선택 패드 및 비어를 통해서 연결될 수 있다.
다른 예로, 일본공개특허 평6-342874호는 적층 패키지에 대해서 개시하고 있다. 복수의 패키지들은 적층되고, 그 표면 배선과 이면 배선을 2 피치(pitch) 간격으로 어긋나게 하여 서로 연결될 수 있다.
하지만, 전술한 스택 구조에서, 반도체 칩의 양면에 패드 또는 배선을 형성하는 것은 매우 어렵고, 많은 추가 비용을 요한다. 특히 반도체 칩에 휨이 발생하는 경우, 표면 패드와 이면 패드의 연결 신뢰성이 감소할 수 있다. 또한, 표면 배선과 이면 배선을 어긋나게 하기 위해서 반도체 패키지들 내부에 비스듬한 형태의 비어를 형성하는 것은 공정 상의 어려움을 야기할 수 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는, 제조 비용을 감소시키고, 공정 상의 어려움을 제거하여 신뢰성을 높일 수 있는 스택 모듈을 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는, 이러한 스택 모듈을 이용한 카드 및 시스템을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 형태에 따른 스택 모듈이 제공된다. N개의 단위 기판들은 각각 선택 터미널을 갖고, 서로 적층된다. 제 1 선택 라인들은 상기 N개의 단위 기판들 가운데 홀수층에 배치된 제 1 단위 기판들 각각의 상기 선택 터미널에 전기적으로 연결되고, 상기 N개의 단위 기판들의 일부를 관통하여 상기 N개의 단위 기판들의 최하부로 신장된다. 제 2 선택 라인들은 상기 N개의 단위 기판들 가운데 짝수층에 배치된 제 2 단위 기판들 각각의 상기 선택 터미널에 연결되고, 상기 N개의 단위 기판들의 일부를 관통하여 상기 N개의 단위 기판들의 최하부로 신장된다. 그리고, 상기 제 1 선택 라인들과 상기 제 2 선택 라인들은 상기 선택 터미널을 기준으로 서로 반대 방향에 배치된다.
상기 본 발명에 따른 스택 모듈이 일 예에 있어서, 상기 제 1 선택 라인들 및 상기 제 2 선택 라인들은 상기 선택 터미널로부터 시작하여 서로 반대 방향으로 계단식으로 신장할 수 있다.
상기 본 발명에 따른 스택 모듈이 다른 예에 있어서, N개 이상의 제 1 관통 전극들은 상기 제 1 단위 기판들을 관통하고, 상기 제 1 단위 기판들 각각의 상기 선택 터미널의 양쪽에 배치될 수 있다. N개 이상의 제 1 재배선층들은 상기 제 1 관통 전극들에 연결되고, 상기 선택 터미널 방향으로 각각 신장될 수 있다. N개 이상의 제 2 관통 전극들은 상기 제 2 단위 기판들을 관통하고, 상기 제 2 단위 기판들 각각의 상기 선택 터미널의 양쪽에 각각 배치될 수 있다. N개 이상의 제 2 재배선층들은 상기 제 2 관통 전극들에 연결되고, 상기 제 2 단위 기판들 각각의 상기 선택 터미널 방향으로 각각 신장될 수 있다. 그리고, 상기 제 1 선택 라인들 및 상기 제 2 선택 라인들은 상기 제 1 관통 전극들, 및 상기 제 2 관통 전극들, 상기 1 재배선층들 및 상기 제 2 재배선층들의 일부가 서로 연결된 것일 수 있다.
상기 본 발명에 따른 스택 모듈의 또 다른 예에 있어서, 상기 제 1 단위 기판들 및 상기 제 2 단위 기판들은 서로 단부가 정렬되고, 상기 제 2 관통 전극들은 상기 제 1 관통 전극들과 엇갈리게 상기 제 2 단위 기판들 내에 배치될 수 있다.
상기 본 발명에 따른 스택 모듈의 또 다른 예에 있어서, 상기 제 1 관통 전극들 및 상기 제 2 관통 전극들은 상기 제 1 단위 기판들 및 상기 제 2 단위 기판들 내의 서로 동일한 위치에 배치되고, 상기 제 1 단위 기판 및 상기 제 2 단위 기판은 그 단부가 서로 엇갈리게 적층될 수 있다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 형태에 따른 카드가 제공된다. 메모리는 상기 스택 모듈의 어느 하나로 구성될 수 있다. 그리고, 제어기는 상기 메모리를 제어하고, 상기 메모리와 데이터를 주고받는다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 다른 형태에 따른 시스템이 제공된다. 메모리는 상기 스택 모듈의 어느 하나로 구성된다. 그리고, 프로세서는 상기 메모리와 버스를 통해서 통신한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명함으로써 본 발명을 상세하게 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면에서 구성 요소들은 설명의 편의를 위 하여 그 크기가 과장될 수 있다.
도 1은 본 발명의 일 실시예에 따른 스택 모듈(100)을 보여주는 단면도이다.
도 1을 참조하면, 스택 모듈(100)은 제 1 단위 모듈들(105a) 및 제 2 단위 모듈들(105b)의 적층 구조를 포함할 수 있다. 예를 들어, 제 1 단위 모듈들(105a)은 홀수층에 배치되고, 제 2 단위 모듈들(105b)은 짝수층에 배치될 수 있다. 제 1 단위 모듈들(105a)은 제 1 단위 기판들(110a) 및 그 배선 구조를 포함하고, 제 2 단위 모듈들(105b)은 제 2 단위 기판들(110b) 및 그 배선 구조를 포함할 수 있다.
제 1 단위 기판들(110a) 및 제 2 단위 기판들(110b)은 교대로 적층될 수 있다. 예를 들어, 제 1 단위 기판들(110a)은 홀수층에 배치되고, 제 2 단위 기판들(110b)은 짝수층에 배치될 수 있다. 다른 예로, 도 1과 달리, 제 1 단위 기판들(110a)이 짝수층에 배치되고, 제 2 단위 기판들(110b)이 홀수층에 배치될 수도 있다. 제 1 및 제 2 단위 기판들(110a, 110b)의 수는 적절하게 선택될 수 있고, 본 발명의 범위를 제한하지 않는다. 따라서, 제 1 및 제 2 단위 기판들(110a, 110b)의 총 개수는 임의의 자연수인 N개로 확장될 수 있다.
제 1 및 제 2 단위 기판들(110a, 110b) 각각은 선택 터미널(120)을 포함할 수 있다. 예를 들어, 선택 터미널(120)은 제 1 및 제 2 단위 기판들(110a, 110b) 각각의 내부 회로에 연결되고, 따라서 제 1 및 제 2 단위 기판들(110a, 110b) 가운데 하나 이상을 선택하기 위해서 이용될 수 있다. 제 1 및 제 2 단위 기판들(110a, 110b)은 하나 이상의 입출력 터미널들(130)을 더 포함할 수 있다. 입출력 터미널들(130)은 제 1 및 제 2 단위 기판들(110a, 110b)에 공통적으로 데이터를 주고받을 때 이용할 수 있다.
예를 들어, 제 1 및 제 2 단위 기판들(110a, 110b)은 반도체 칩을 각각 포함할 수 있다. 이 경우, 제 1 및 제 2 단위 기판들(110a, 110b)은 내부 회로를 구성하는 반도체 소자가 형성된 반도체 기판의 일부를 지칭할 수 있다. 하나의 반도체 칩은 반도체 기판으로부터 분리된 하나의 다이에 해당할 수 있다. 반도체 소자는 메모리 소자 도는 로직 소자를 포함할 수 있다. 다른 예로, 제 1 및 제 2 단위 기판들(110a, 110b)은 반도체 소자가 탑재된 인쇄회로기판을 가리킬 수도 있다.
제 1 선택 라인들(S1, S3), 제 2 선택 라인들(S2, S4) 및/또는 하나 이상의 입출력 라인들(IO1, IO2)은 제 1 단위 모듈(105a) 및 제 2 단위 모듈(105b)의 배선 구조를 형성할 수 있다. 하지만, 이러한 배선 구조는 예시적으로 제공되었고, 본 발명의 범위는 이러한 예에 제한되지 않는다.
제 1 선택 라인들(S1, S3)은 제 1 단위 기판들(110a) 각각의 선택 터미널(120)에 전기적으로 연결될 수 있다. 예를 들어, 제 1 선택 라인들(S1, S3)은 선택 터미널(120)로부터 제 1 및 제 2 단위 기판들(110a, 110b)의 일부를 관통하여 제 1 및 제 2 단위 기판들(110a, 110b)의 최하부로 신장될 수 있다. 제 1 선택 라인들(S1, S3)은 제 1 단위 기판들(110a)을 선택하기 위해서 이용될 수 있다. 예를 들어, 하나의 제 1 선택 라인(S1)을 이용해서, 제 1 층에 적층된 제 1 단위 기판(110a)에 접근할 수 있다. 다른 예로, 다른 하나의 제 1 선택 라인(S3)을 이용해서, 제 3 층에 적층된 제 1 단위 기판(110a)에 접근할 수 있다.
제 2 선택 라인들(S2, S4)은 제 2 단위 기판들(110b) 각각의 선택 터미 널(120)에 전기적으로 연결될 수 있다. 예를 들어, 제 2 선택 라인들(S2, S4)은 선택 터미널(120)로부터 제 1 및 제 2 단위 기판들(110a, 110b)의 일부를 관통하여 제 1 및 제 2 단위 기판들(110a, 110b)의 최하부로 신장될 수 있다. 제 2 선택 라인들(S2, S4)은 제 2 단위 기판들(110b)을 선택하기 위해서 각각 이용될 수 있다. 예를 들어, 하나의 제 2 선택 라인(S2)을 이용해서, 제 2 층에 적층된 제 2 단위 기판(110b)에 접근할 수 있다. 다른 예로, 다른 하나의 제 2 선택 라인(S4)을 이용해서, 제 4 층에 적층된 제 2 단위 기판(110b)에 접근할 수 있다.
제 1 선택 라인들(S1, S3) 및 제 2 선택 라인들(S2, S4)은 선택 터미널(120)을 기준으로 서로 반대 방향에 배치될 수 있다. 예를 들어, 도 1에 도시된 바와 같이, 제 1 선택 라인들(S1, S3)은 선택 터미널(120)의 좌측에 배치되고, 제 2 선택 라인들(S2, S4)은 선택 터미널(120)의 우측에 배치될 수 있다. 다른 예로, 도 1과 달리 제 1 단위 기판들(110a) 및 제 2 단위 기판들(110b)의 위치가 뒤바뀌면, 제 1 선택 라인들(S1, S3)이 우측에 배치되고 제 2 선택 라인들(S2, S4)이 좌측에 배치될 수도 있다.
예를 들어, 제 1 선택 라인들(S1, S3) 및 제 2 선택 라인들(S2, S4)은 선택 터미널들(120)로부터 시작하여 서로 반대 방향으로 계단식으로 신장할 수 있다. 제 1 선택 라인들(S1, S3) 및 제 2 선택 라인들(S2, S4)은 선택 터미널들(120)로부터 시작해서 제 1 및 제 2 단위 기판들(110a, 110b)의 아래로 내려올수록 계단 형태로 선택 터미널들(120)로부터 멀어질 수 있다. 예를 들어, 제 1 선택 라인들(S1, S3) 및 제 2 선택 라인들(S2, S4)은 제 1 단위 기판들(110a) 및 제 2 단위 기판 들(110b)에 수평한 부분과 이들에 수직한 부분을 포함할 수 있다. 따라서, 선택 터미널들(120)의 높이가 높아질수록 또는 그 아래에 배치된 제 1 단위 기판들(110a) 및 제 2 단위 기판들(110b)의 수가 늘어날수록, 이에 연결되는 제 1 선택 라인들(S1, S3) 또는 제 2 선택 라인들(S2, S4)의 단부는 선택 터미널들(120)로부터 멀리 배치될 수 있다.
이 실시예의 다른 형태에 따르면, 제 1 선택 라인들(S1, S3) 및 제 2 선택 라인들(S2, S4)은 선택 터미널들(120) 가운데 둘 이상에 공유될 수도 있다. 이 경우, 제 1 선택 라인들(S1, S3) 또는 제 2 선택 라인들(S2, S4)의 수는 제 1 단위 기판들(110a) 또는 제 2 단위 기판들(110b)의 수보다 적을 수도 있다. 이에 따라, 제 1 선택 라인들(S1, S3) 가운데 어느 하나를 선택하여 제 1 단위 기판들(110a)에 동시에 접근하거나, 또는 제 2 선택 라인들(S2, S4) 가운데 어느 하나를 선택하여 제 2 단위 기판들(110b)에 동시에 접근할 수 있다. 이 경우, 제 1 단위 기판들(110a) 또는 제 2 단위 기판들(110b)은 동일 제품일 것이 요구될 수 있다.
입출력 라인들(IO1, IO2)은 제 1 및 제 2 단위 기판들(110a, 110b)의 입출력 터미널들(130)에 공통으로 연결될 수 있다. 입출력 라인들(IO1, IO2)은 제 1 및 제 2 단위 기판들(110a, 110b)에 공유될 수 있다.
스택 모듈(100)에서, 제 1 및 제 2 단위 기판들(110a, 110b)은 그 단부가 서로 정렬될 수 있다. 예를 들어, 제 1 및 제 2 단위 기판들(110a, 110b)이 동일한 형태의 반도체 칩을 포함하는 경우, 선택 터미널들(120)은 동일한 라인을 따라서 배치될 수 있다. 나아가, 제 1 선택 라인들(S1, S3) 및 제 2 선택 라인들(S2, S4) 의 제 1 단위 기판들(110a) 및 제 2 단위 기판들(110b)을 관통하는 부분, 즉 수직 부분이 동일 선상에 상하로 정렬될 수 있다.
이 실시예에 따른 스택 모듈(100)에 따르면, 2가지 타입의 배선 구조만 이용하여 스택 구조를 형성할 수 있다. 예를 들어, 제 1 단위 모듈들(105a)은 서로 동일한 하나의 배선 구조를 갖고, 제 2 단위 모듈들(105b)은 서로 동일한 다른 배선 구조를 가질 수 있다. 따라서, 제 1 단위 모듈들(105a) 및 제 2 단위 모듈들(105b)의 배선 구조를 층에 따라서 모두 달리하는 경우에 비해서, 제조 비용을 크게 줄일 수 있다.
도 2는 도 1의 스택 모듈에서 홀수층에 배치된 제 1 단위 모듈(105a)의 일 예를 보여주는 사시도이고, 도 3은 도 1의 스택 모듈에서 짝수층에 배치된 제 2 단위 모듈(105b)의 일 예를 보여주는 사시도이다.
도 2를 참조하면, 선택 패드들(125)은 선택 터미널(120)의 양쪽의 제 1 단위 기판(110a)에 배치될 수 있다. 선택 터미널(120)은 제 1 단위 기판(110a) 의 내부 회로에 연결된 반면, 선택 패드들(125)은 내부 회로에 연결되지 않을 수도 있다. 제 1 관통 전극들(135a)은 제 1 단위 기판(110a)을 관통하고 선택 터미널(120)의 양쪽에 배치될 수 있다. 예를 들어 제 1 관통 전극들(135a)은 선택 패드들(125)의 일부를 관통할 수 있고, 이 경우 선택 패드들(125)의 일부는 제 1 관통 전극들(135a)이 배치될 자리를 나타낼 수 있다.
제 1 관통 전극들(135a)은 스택 구조(100)에서 제 1 및 제 2 단위 기판들(110a, 110b)의 적층 개수와 같거나 많을 수 있다. 따라서, 제 1 및 제 2 단위 기판들(110a, 110b)이 N개인 경우, 제 1 관통 전극들(135a)의 수는 적어도 N개 이상일 수 있다. 예를 들어, 선택 패드들(125)의 수는 제 1 관통 전극들(135a)의 수의 2배일 수 있고, 따라서 2N개일 수 있다.
예를 들어, N이 짝수인 경우, 제 1 관통 전극들(135a)은 선택 터미널(120)의 양쪽에 각각 N/2개씩 배치될 수 있다. 다른 예로, N이 홀수인 경우, 제 1 관통 전극들(135a)은 선택 터미널(120)의 양쪽에 각각 (N+1)/2개씩 배치될 수 있다. 하지만, 본 발명의 범위는 이러한 예들에 국한되지 않는다. 따라서, 선택 터미널(120)의 양쪽에 반드시 같은 수의 제 1 관통 전극들(135a)이 배치될 필요는 없다.
제 1 재배선층들(145a)은 제 1 관통 전극들(135a)에 전기적으로 연결되도록 제 1 단위 기판들(110a) 상에 배치될 수 있다. 이 실시예의 변형된 형태에서, 제 1 재배선층들(145a)은 제 1 단위 기판들(110a) 아래에 배치될 수도 있다. 예를 들어, 제 1 재배선층들(145a)은 제 1 관통 전극들(135a)로부터 선택 터미널(120) 방향으로 소정 거리만큼 신장될 수 있다. 따라서, 선택 터미널(120)의 좌측에서 제 1 재배선층들(145a)은 제 1 관통 전극들(135a)로부터 우측으로 신장하고, 선택 터미널(120)의 우측에서 제 1 재배선층들(145a)은 제 1 관통 전극들(135a)로부터 좌측으로 신장될 수 있다.
제 1 재배선층들(145a)의 수는 제 1 관통 전극들(135a)의 수와 같을 수 있고, 따라서 적어도 N개 이상일 수 있다. 예를 들어, 제 1 재배선층들(145a) 가운데 선택 터미널(120)의 좌측 첫 번째는 선택 터미널(120)과 직접 접촉될 수 있다.
제 3 관통 전극들(140a)은 제 1 단위 기판들(110a)을 관통하여 입출력 터미 널들(130)에 연결될 수 있다. 예를 들어, 제 3 재배선층들(150a)은 제 3 관통 전극들(140a)과 입출력 터미널들(130)을 연결하도록 제 1 단위 기판들(110a) 상에 배치될 수 있다.
도 3을 참조하면, 제 2 관통 전극들(135b) 각각은 제 1 관통 전극들(135a)의 인접한 둘 사이에 배치될 수 있다. 따라서, 제 1 관통 전극들(135a) 및 제 2 관통 전극들(135b)은 서로 엇갈리게 배치될 수 있다. 예를 들어, 제 1 관통 전극들(135a)은 선택 패드들(125)의 하나 건너서 하나씩 배치되고, 제 2 관통 전극들(135b)은 제 1 관통 전극들(135a) 사이의 선택 패드들(125)에 배치될 수 있다. 이 경우, 제 2 관통 전극들(135b)은 제 1 관통 전극들(135a)의 중앙에 배치되고, 제 1 관통 전극들(135a)의 피치의 1/2만큼 이동되어 배치될 수 있다.
제 2 관통 전극들(135b)의 수는 제 1 관통 전극들(135a)의 수와 같을 수 있다. 따라서, 제 2 관통 전극들(135b)의 수는 적어도 N개 이상일 수 있다. 예를 들어, N이 짝수인 경우, 제 2 관통 전극들(135b)은 선택 터미널(120)의 양쪽에 각각 N/2개씩 배치될 수 있다. 다른 예로, N이 홀수인 경우, 제 2 관통 전극들(135b)은 선택 터미널(120)의 양쪽에 각각 (N+1)/2개씩 배치될 수 있다. 하지만, 본 발명의 범위는 이러한 예들에 국한되지 않는다. 따라서, 선택 터미널(120)의 양쪽에 반드시 같은 수의 제 2 관통 전극들(135b)이 배치될 필요는 없다.
제 2 재배선층들(145b)은 제 2 관통 전극들(135b)에 전기적으로 연결되도록 제 2 단위 기판들(110b) 상에 배치될 수 있다. 이 실시예의 변형된 형태에서, 제 2 재배선층들(145b)은 제 2 단위 기판들(110b) 아래에 배치될 수도 있다. 예를 들어, 제 2 재배선층들(145b)은 제 2 관통 전극들(135b)로부터 선택 터미널(120) 방향으로 소정 거리만큼 신장될 수 있다. 따라서, 선택 터미널(120)의 좌측에서 제 2 재배선층들(145b)은 제 2 관통 전극들(135b)로부터 우측으로 신장하고, 선택 터미널(120)의 우측에서 제 2 재배선층들(145b)은 제 2 관통 전극들(135b)로부터 좌측으로 신장될 수 있다.
제 2 배선층들(145b)의 수는 제 2 관통 전극들(135b)의 수와 같을 수 있고, 따라서 적어도 N개 이상일 수 있다. 예를 들어, 제 2 재배선층들(145b) 가운데 선택 터미널(120)의 우측 첫 번째는 선택 터미널(120)과 직접 접촉될 수 있다.
제 4 관통 전극들(140b)은 제 2 단위 기판들(110b)을 관통하여 입출력 터미널들(130)에 연결될 수 있다. 예를 들어, 제 4 재배선층들(150b)은 제 4 관통 전극들(140b)과 입출력 터미널들(130)을 연결하도록 제 2 단위 기판들(110b) 상에 배치될 수 있다. 제 3 관통 전극들(140a) 및 제 4 관통 전극들(140b)은 제 1 및 제 2 단위 기판들(110a, 110b)에서 서로 동일한 위치에 배치될 수 있고, 서로 동일한 구조를 가질 수 있다. 유사하게, 제 3 재배선층들(150a) 및 제 4 재배선층들(150b)은 제 1 및 제 2 단위 기판들(110a, 110b) 상에 서로 동일한 위치에 배치되고, 서로 동일한 구조를 가질 수 있다.
도 1 내지 도 3을 같이 참조하면, 제 1 단위 모듈(105a)의 2개 및 제 2 단위 모듈(105b)의 2개를 교대로 적층하여, 스택 모듈(100)을 형성할 수 있다. 이에 따르면, 하나의 제 1 선택 라인(S1)은 제 1 관통 전극(135a) 및 제 1 재배선층(145a)의 연결 구조를 포함할 수 있다. 다른 하나의 제 1 선택 라인(S3)은 제 1 관통 전 극(135a), 제 1 재배선층(145a), 제 2 관통 전극(135b), 제 2 재배선층(145b), 제 1 관통 전극(135a) 및 제 1 재배선층(145a)의 연결 구조를 포함할 수 있다.
하나의 제 2 선택 라인(S2)은 제 1 관통 전극(135a), 제 1 재배선층(145a), 제 2 관통 전극(135b) 및 제 2 재배선층(145b)의 연결 구조를 포함할 수 있다. 다른 제 2 선택 라인(S4)은 제 1 관통 전극(135a), 제 1 재배선층(145a), 제 2 관통 전극(135b), 제 2 재배선층(145b), 제 1 관통 전극(135a), 제 1 재배선층(145a), 제 2 관통 전극(135b) 및 제 2 재배선층(145b)의 연결 구조를 포함할 수 있다.
입출력 라인들(IO1, IO2)은 제 3 관통 전극들(140a), 제 3 재배선층들(150a), 제 4 관통 전극들(140b) 및 제 4 재배선층들(150b)의 반복적인 연결 구조를 포함할 수 있다. 입출력 라인들(IO1, IO2)은 제 3 관통 전극들(140a) 및 제 4 관통 전극들(140b)의 수직 연결 구조를 포함할 수 있다.
이 실시예의 스택 모듈(100)에 따르면, 제 1 및 제 2 재배선층들(145a, 145b)은 제 1 및 제 2 단위 기판들(110a, 110b)의 한 면에만 (상부에 또는 하부에) 형성될 수 있다. 이러한 구조는, 일본공개특허 2001-024151호의 표면 선택 패드 및 이면 선택 패드와 비교되고, 일본공개특허 평6-342874호에서 표면 배선과 이면 배선에 비교될 수 있다. 따라서, 스택 모듈(100)의 제조 비용을 줄이고, 그 제조 공정도 단순화 할 수 있다. 나아가, 제 1 및 제 2 단위 기판들(110a, 110b)의 휨에도, 제 1 선택 라인들(S1, S3) 및 제 2 선택 라인들(S2, S4)의 연결 신뢰성을 높일 수 있다.
도 4는 도 1의 변형된 예에 따른 스택 모듈(100a)을 보여주는 단면도이다.
도 4를 참조하면, 입출력 라인들(IO1', IO2')은 제 1 및 제 2 단위 기판들(110a, 110b) 및 입출력 터미널들(130)을 바로 수직으로 관통할 수 있다. 예를 들어, 도 2 및 도 3에서, 제 3 관통 전극(140a) 및 제 4 관통 전극(140b)이 제 1 및 제 2 단위 기판들(110a, 110b) 및 입출력 터미널들(130)을 바로 관통하도록 변경할 수 있다. 따라서, 스택 모듈(100a)에서, 입출력 라인들(IO1', IO2')은 도 1의 스택 모듈(100)에서보다 단순화 될 수 있다.
도 5는 도 1의 다른 변형된 스택 모듈(100b)을 보여주는 단면도이다.
도 5를 참조하면, 도 1의 스택 모듈(100)이 패키지 기판(180) 상에 탑재될 수 있다. 제 1 선택 라인들(S1, S3), 제 2 선택 라인들(S2, S4) 및 입출력 라인들(IO1, IO2)은 패키지 기판(180)의 회로와 연결될 수 있다. 패키지 기판(180)의 아래에는 복수의 도전성 범프들(185)이 배치될 수 있다. 예를 들어, 패키지 기판(180)은 인쇄회로기판을 포함할 수 있다. 도전성 범프들(185)은 스택 모듈(100b)의 외부 터미널이 될 수 있고, 예컨대 솔더 볼을 포함할 수 있다.
스택 모듈(100b)에서 도 1의 스택 모듈(100)은 도 4의 스택 모듈(100a)로 대체될 수도 있음은 자명하다.
도 6은 본 발명의 다른 실시예에 따른 스택 모듈(200)을 보여주는 단면도이다. 도 6은 도 1에 부분적으로 대응할 수 있고, 중복되는 설명은 생략한다.
도 6을 참조하면, 스택 모듈(200)은 제 1 단위 모듈들(205a) 및 제 2 단위 모듈들(205b)의 적층 구조를 포함할 수 있다. 제 1 단위 모듈들(205a)은 홀수층에 배치되고, 제 2 단위 모듈들(205b)은 짝수층에 배치될 수 있다. 제 1 단위 모듈들(205a)은 제 1 단위 기판들(210a) 및 그 배선 구조를 포함하고, 제 2 단위 모듈들(205b)은 제 2 단위 기판들(210b) 및 그 배선 구조를 포함할 수 있다.
제 1 단위 기판들(210a) 및 제 2 단위 기판들(210b)이 교대로 적층될 수 있다. 예를 들어, 제 1 단위 기판들(210a)은 홀수층에 배치되고, 제 2 단위 기판들(210b)은 짝수층에 배치될 수 있다. 제 1 및 제 2 단위 기판들(210a, 210b) 각각은 선택 터미널(220)을 포함할 수 있다. 나아가, 제 1 및 제 2 단위 기판들(210a, 210b)은 하나 이상의 입출력 터미널들(230)을 더 포함할 수 있다. 제 1 및 제 2 단위 기판들(210a, 210b)은 도 1 내지 도 3의 제 1 및 제 2 단위 기판들(110a, 110b)의 설명을 참조할 수 있다. 다만, 제 1 단위 기판들(210a) 및 제 2 단위 기판들(210b)은 도 1의 제 1 단위 기판들(110a) 및 제 2 단위 기판들(110b)과 다르게 서로 엇갈리게 교대로 적층될 수 있다.
제 1 선택 라인들(S1, S3), 제 2 선택 라인들(S2, S4) 및/또는 하나 이상의 입출력 라인들(IO1, IO2)은 제 1 단위 모듈(205a) 및 제 2 단위 모듈(205b)의 배선 구조를 형성할 수 있다. 제 1 선택 라인들(S1, S3) 및 제 2 선택 라인들(S2, S4)은 도 1 내지 도 3을 참조할 수 있다.
입출력 라인들(IO1, IO2)은 제 1 및 제 2 단위 기판들(210a, 210b)의 입출력 터미널들(230)에 공통으로 연결될 수 있다. 입출력 라인들(IO1, IO2)은 제 1 및 제 2 단위 기판들(210a, 210b)에 공유될 수 있다. 입출력 라인들(IO1, IO2)은 상하로 지그재그로 배치될 수 있다.
도 7은 도 6의 스택 모듈에서 홀수층에 배치된 제 1 단위 모듈의 일 예를 보여주는 사시도이고, 도 8은 도 6의 스택 모듈에서 짝수층에 배치된 제 2 단위 모듈의 일 예를 보여주는 사시도이다. 도 7 및 도 8은 도 2 및 도 3에 대응할 수 있고, 중복되는 설명은 생략된다.
도 7을 참조하면, 선택 패드들(225)은 선택 터미널(220)의 양쪽의 제 1 단위 기판(210a)에 배치될 수 있다. 제 1 관통 전극들(235a)은 제 1 단위 기판(210a)을 관통하고 선택 터미널(220)의 양쪽에 배치될 수 있다. 선택 패드들(225)은 도 2의 선택 패드들(125)에 비해서 그 수가 반으로 줄어들 수 있다. 예를 들어, 제 1 관통 전극들(235a)의 수가 N인 경우, 선택 패드들(125)의 수도 N일 수 있다.
제 1 재배선층들(245a)은 제 1 관통 전극들(235a)에 전기적으로 연결되도록 제 1 단위 기판들(210a) 상에 배치될 수 있다. 예를 들어, 제 1 재배선층들(245a)은 제 1 관통 전극들(135a)로부터 선택 터미널(220) 방향으로 소정 거리만큼 신장될 수 있다. 제 1 재배선층들(245a) 가운데 선택 터미널(220)의 좌측 첫 번째는 선택 터미널(220)과 직접 접촉될 수 있다.
제 3 관통 전극들(240a)은 제 1 단위 기판들(210a)을 관통하여 입출력 터미널들(230)에 연결될 수 있다. 예를 들어, 제 3 재배선층들(250a)은 제 3 관통 전극들(240a)과 입출력 터미널들(230)을 연결하도록 제 1 단위 기판들(210a) 상에 배치될 수 있다.
도 8을 참조하면, 제 2 관통 전극들(235b)은 제 1 관통 전극들(235a)과 동일 한 위치의 제 2 단위 기판들(210b)에 배치될 수 있다. 제 2 재배선층들(245b)은 제 2 관통 전극들(235b)에 전기적으로 연결되도록 제 2 단위 기판들(210b) 상에 배치되고, 선택 터미널(220) 방향으로 소정 거리만큼 신장될 수 있다. 제 2 재배선층들(245b) 가운데 선택 터미널(220)로부터 우측 첫 번째는 선택 터미널(220)에 직접 접촉될 수 있다.
제 4 관통 전극들(240b)은 제 2 단위 기판들(210b)을 관통하여 입출력 터미널들(230)에 연결될 수 있다. 예를 들어, 제 4 재배선층들(250b)은 제 4 관통 전극들(240b)과 입출력 터미널들(230)을 연결하도록 제 2 단위 기판들(210b) 상에 배치될 수 있다. 제 3 관통 전극들(240a) 및 제 4 관통 전극들(40b)은 제 1 및 제 2 단위 기판들(210a, 210b)에서 서로 엇갈리게 배치될 수 있다.
도 6 내지 도 8을 같이 참조하면, 제 1 단위 모듈(205a)의 2개 및 제 2 단위 모듈(205b)의 2개를 교대로 적층하여, 스택 모듈(200)을 형성할 수 있다. 다만, 이 경우, 제 1 단위 기판들(210a) 및 제 2 단위 기판들(210b)은 그 단부가 소정 거리만큼 엇갈리게 배치될 수 있다. 예를 들어, 제 1 단위 기판들(210a) 및 제 2 단위 기판들(210b)은 제 1 관통 전극들(235a) 또는 제 2 관통 전극들(235b)의 피치의 1/2만큼 서로 엇갈리게 배치될 수 있다.
따라서, 스택 모듈(200)에서, 제 1 관통 전극들(235a) 및 제 2 관통 전극들(235b)은 서로 엇갈리게 배치될 수 있다. 그 결과, 제 1 선택 라인들(S1, S3) 및 제 2 선택 라인들(S2, S4)은 실질적으로 도 1과 유사해질 수 있다.
입출력 라인들(IO1, IO2)은 제 3 관통 전극들(240a), 제 3 재배선층 들(250a), 제 4 관통 전극들(240b) 및 제 4 재배선층들(250b)의 반복적인 지그재그 연결 구조를 포함할 수 있다.
이 실시예의 스택 모듈(200)은 도 1의 스택 모듈(100)의 장점에 다음과 같은 장점을 더 가질 수 있다. 제 1 단위 모듈(205a) 및 제 2 단위 모듈(205b)이 적층되기 전에, 제 1 관통 전극들(235a) 및 제 2 관통 전극들(235b)의 위치는 제 1 단위 기판(210a) 및 제 2 단위 기판(210b)에서 서로 동일하다. 따라서, 제 1 단위 기판(210a) 및 제 2 단위 기판(210b)에서 선택 패드들(225)의 수가 감소할 수 있다. 따라서, 제 1 단위 기판(210a) 및 제 2 단위 기판(210b)에서 내부 회로를 형성하기 위한 영역의 면적을 늘릴 수 있다. 특히, 제 1 단위 기판(210a) 및 제 2 단위 기판(210b)의 내부 회로의 집적도가 높아질수록 이러한 면적을 확보하는 게 더욱 중요해질 수 있다. 따라서, 스택 모듈(200)은 고집적 및 고속도 소자에 적합할 수 있다.
도 9는 도 6의 변형된 예에 따른 스택 구조(200a)를 보여주는 단면도이다.
도 9를 참조하면, 도 8의 스택 모듈(200)이 패키지 기판(280) 상에 탑재될 수 있다. 제 1 선택 라인들(S1, S3), 제 2 선택 라인들(S2, S4) 및 입출력 라인들(IO1, IO2)은 패키지 기판(280)의 회로와 연결될 수 있다. 패키지 기판(280)의 아래에는 복수의 도전성 범프들(285)이 배치될 수 있다.
도 10은 본 발명의 일 실시예에 따른 카드(300)를 보여주는 개략도이다.
도 10을 참조하면, 제어기(310)와 메모리(320)는 전기적인 신호를 교환하도 록 배치될 수 있다. 예를 들어, 제어기(310)에서 명령을 내리면, 메모리(320)는 데이터를 전송할 수 있다. 이러한 카드(300)는 멀티미디어 카드(multi media card; MMC) 또는 보안 디지털(secure digital card; SD) 카드와 같은 메모리 장치에 이용될 수 있다.
메모리(320)는 도 1 내지 도 9의 스택 모듈들(100, 100a, 100b, 200, 200a)의 어느 하나에 대응할 수 있다. 즉, 스택 모듈들(100, 100a, 100b, 200, 200a)은 메모리 소자, 예컨대 디램(DRAM), 에스램(SRAM), 플래시 메모리 및/또는 상전이 메모리(PRAM)를 포함할 수 있다.
도 11은 본 발명의 일 실시예에 따른 시스템(400)을 보여주는 블록도이다.
도 11을 참조하면, 프로세서(410), 입/출력 장치(430) 및 메모리(420)는 버스(bus, 440)를 이용하여 서로 데이터 통신을 할 수 있다. 프로세서(410)는 프로그램을 실행하고, 시스템(400)을 제어하는 역할을 할 수 있다. 입/출력 장치(430)는 시스템(400)의 데이터를 입력 또는 출력하는데 이용될 수 있다.
메모리(420)는 도 1 내지 도 9의 스택 모듈들(100, 100a, 100b, 200, 200a)의 어느 하나에 대응할 수 있다. 예를 들어, 메모리(420)는 프로세서(410)의 동작을 위한 코드 및 데이터를 저장할 수 있다. 나아가, 시스템(400)은 입/출력 장치(430)를 이용하여 외부 장치, 예컨대 개인용 컴퓨터 또는 네트워크에 연결되어, 외부 장치와 서로 데이터를 교환할 수 있다.
예를 들어, 이러한 시스템(400)은 모바일 폰(mobile phone), MP3 플레이어, 네비게이션(navigation), 고상 디스크(solid state disk; SSD) 또는 가전 제 품(household appliances)에 이용될 수 있다.
발명의 특정 실시예들에 대한 이상의 설명은 예시 및 설명을 목적으로 제공되었다. 따라서, 본 발명은 상기 실시예들에 한정되지 않으며, 본 발명의 기술적 사상 내에서 해당 분야에서 통상의 지식을 가진 자에 의하여 상기 실시예들을 조합하여 실시하는 등 여러 가지 많은 수정 및 변경이 가능함은 명백하다.
본 발명에 따른 스택 모듈들에 따르면, 2가지 타입의 배선 구조만 이용하여 스택 구조를 형성할 수 있다. 예를 들어, 제 1 단위 모듈들은 서로 동일한 하나의 배선 구조를 갖고, 제 2 단위 모듈들은 서로 동일한 다른 배선 구조를 가질 수 있다. 따라서, 제 1 단위 모듈들 및 제 2 단위 모듈들의 배선 구조를 층에 따라서 모두 달리하는 경우에 비해서, 제조 비용을 크게 줄일 수 있다.
또한, 본 발명에 따른 스택 모듈들에 따르면, 제 1 및 제 2 재배선층들이 제 1 및 제 2 단위 기판들의 한 면에만 형성될 수 있다. 따라서, 스택 모듈의 제조 비용을 줄이고, 그 제조 공정도 단순화할 수 있다. 나아가, 제 1 및 제 2 단위 기판들의 휨에도, 제 1 선택 라인들 및 제 2 선택 라인들의 연결 신뢰성을 높일 수 있다.
또한, 본 발명에 따른 스택 모듈들의 일 예에 따르면, 제 1 단위 기판 및 제 2 단위 기판에서 선택 패드들의 수를 감소시킬 수 있다. 따라서, 제 1 단위 기판 및 제 2 단위 기판에서 내부 회로를 형성하기 위한 영역의 면적을 늘릴 수 있다. 따라서, 본 발명에 따른 스택 모듈은 고집적 및 고속도 소자에 적합할 수 있다.

Claims (23)

  1. 각각 선택 터미널을 갖고, 서로 적층된 N개의 단위 기판들;
    상기 N개의 단위 기판들 가운데 홀수층에 배치된 제 1 단위 기판들 각각의 상기 선택 터미널에 전기적으로 연결되고, 상기 N개의 단위 기판들 가운데 상기 선택 터미널 아래의 단위 기판들을 관통하여 상기 N개의 단위 기판들의 최하부로 신장된 제 1 선택 라인들;
    상기 N개의 단위 기판들 가운데 짝수층에 배치된 제 2 단위 기판들 각각의 상기 선택 터미널에 연결되고, 상기 N개의 단위 기판들 가운데 상기 선택 터미널 아래의 단위 기판들을 관통하여 상기 N개의 단위 기판들의 최하부로 신장된 제 2 선택 라인들을 포함하고,
    상기 제 1 선택 라인들과 상기 제 2 선택 라인들은 상기 선택 터미널을 기준으로 서로 반대 방향에 배치된 것을 특징으로 하는 스택 모듈.
  2. 제 1 항에 있어서, 상기 제 1 선택 라인들 및 상기 제 2 선택 라인들은 상기 선택 터미널로부터 시작하여 서로 반대 방향으로 계단식으로 신장하는 것을 특징으로 하는 스택 모듈.
  3. 제 1 항에 있어서, 상기 제 1 선택 라인들 및 상기 제 2 선택 라인들의 상기 제 1 단위 기판들을 관통하는 부분은 상하로 정렬된 것을 특징으로 하는 스택 모듈.
  4. 제 1 항에 있어서, 상기 제 1 선택 라인들 및 상기 제 2 선택 라인들의 상기 제 2 단위 기판들을 관통하는 부분은 상하로 정렬된 것을 특징으로 하는 스택 모듈.
  5. 제 1 항에 있어서,
    상기 제 1 단위 기판들을 관통하고, 상기 제 1 단위 기판들 각각의 상기 선택 터미널의 양쪽에 배치된 N개 이상의 제 1 관통 전극들;
    상기 제 1 관통 전극들에 연결되고, 상기 선택 터미널 방향으로 각각 신장된 N개 이상의 제 1 재배선층들;
    상기 제 2 단위 기판들을 관통하고, 상기 제 2 단위 기판들 각각의 상기 선택 터미널의 양쪽에 각각 배치된 N개 이상의 제 2 관통 전극들; 및
    상기 제 2 관통 전극들에 연결되고, 상기 제 2 단위 기판들 각각의 상기 선택 터미널 방향으로 각각 신장된 N개 이상의 제 2 재배선층들을 더 포함하고,
    상기 제 1 선택 라인들 및 상기 제 2 선택 라인들은 상기 제 1 관통 전극들, 및 상기 제 2 관통 전극들, 상기 1 재배선층들 및 상기 제 2 재배선층들의 일부가 서로 연결된 것을 특징으로 하는 스택 모듈.
  6. 제 5 항에 있어서, 상기 제 1 배선층들은 상기 제 1 단위 기판들 상에 배치되고, 상기 제 2 배선층들은 상기 제 2 단위 기판들 상에 배치된 것을 특징으로 하는 스택 모듈.
  7. 제 5 항에 있어서, 상기 제 1 선택 라인들 및 상기 제 2 선택 라인들에서, 상기 제 1 관통 전극들의 일부는 상기 제 2 재배선층들의 일부와 연결되고, 상기 제 2 관통 전극들의 일부는 상기 제 1 배선층들의 일부와 연결된 것을 특징으로 하는 스택 모듈.
  8. 제 5 항에 있어서, 상기 N이 짝수인 경우, 상기 제 1 관통 전극 및 상기 제 2 관통 전극들은 상기 선택 터미널의 양쪽에 N/2 개씩 각각 배치되는 것을 특징으로 하는 스택 모듈.
  9. 제 5 항에 있어서, 상기 N이 홀수인 경우, 상기 제 1 관통 전극 및 상기 제 2 관통 전극들은 상기 선택 터미널의 양쪽에 (N+1)/2 개씩 각각 배치되는 것을 특징으로 하는 스택 모듈.
  10. 제 5 항에 있어서, 상기 제 1 단위 기판들 및 상기 제 2 단위 기판들은 서로 단부가 정렬되고, 상기 제 2 관통 전극들은 상기 제 1 관통 전극들과 엇갈리게 상기 제 2 단위 기판들 내에 배치된 것을 특징으로 하는 스택 모듈.
  11. 제 10 항에 있어서, 상기 제 2 관통 전극들 각각은 상기 제 1 관통 전극들의 인접한 둘의 중앙에 배치된 것을 특징으로 하는 스택 모듈.
  12. 제 5 항에 있어서, 상기 제 1 관통 전극들 및 상기 제 2 관통 전극들은 상기 제 1 단위 기판들 및 상기 제 2 단위 기판들 내의 서로 동일한 위치에 배치되고, 상기 제 1 단위 기판 및 상기 제 2 단위 기판은 그 단부가 서로 엇갈리게 적층된 것을 특징으로 하는 스택 모듈.
  13. 제 12 항에 있어서, 상기 제 2 단위 기판들의 단부는 상기 제 1 단위 기판들의 단부로부터 상기 제 1 관통 전극들 및 상기 제 2 관통 전극들의 피치만큼 이동된 것을 특징으로 하는 스택 모듈.
  14. 제 1 항에 있어서, 상기 N개의 단위 기판들은 하나 이상의 입출력 터미널들을 더 포함하는 것을 특징으로 하는 스택 모듈.
  15. 제 14 항에 있어서, 상기 N개의 단위 기판들 각각의 상기 하나 이상의 입출력 터미널들을 공통으로 연결하도록 상기 N개의 단위 기판들을 관통하는 하나 이상의 입출력 라인들을 더 포함하는 것을 특징으로 하는 스택 모듈.
  16. 제 15 항에 있어서, 상기 하나 이상의 입출력 라인들은 상기 하나 이상의 입출력 터미널들을 더 관통하도록 배치된 것을 특징으로 하는 스택 모듈.
  17. 제 15 항에 있어서, 상기 제 1 단위 기판들 및 상기 제 2 단위 기판들은 그 단부가 서로 엇갈리게 적층되고, 상기 하나 이상의 입출력 라인들은 상하로 지그재그 형태로 배치된 것을 특징으로 하는 스택 모듈.
  18. 제 1 항에 있어서, 상기 N개의 단위 기판들의 아래에 배치된 패키지 기판을 더 포함하고, 상기 제 1 선택 라인들 및 상기 제 2 선택 라인들은 상기 패키지 기판에 전기적으로 연결된 것을 특징으로 하는 스택 모듈.
  19. 제 1 항에 있어서, 상기 패키지 기판에 부착된 하나 이상의 도전성 범프들을 더 포함하는 것을 특징으로 하는 스택 모듈.
  20. 제 1 항에 있어서, 상기 N개의 단위 기판들은 반도체 칩을 포함하는 것을 특징으로 하는 스택 모듈.
  21. 제 1 항 내지 제 20 항의 어느 한 항에 따른 스택 모듈로 구성되어 데이터를 저장하는 메모리; 및
    상기 메모리를 제어하고, 상기 메모리와 상기 데이터를 주고받는 제어기를 포함하는 것을 특징으로 하는 메모리 장치용 카드.
  22. 제 1 항 내지 제 20 항의 어느 한 항에 다른 스택 모듈로 구성되어 데이터를 저장하는 메모리;
    상기 메모리와 버스를 통해서 통신하여 상기 데이터를 주고받고 프로그램을 실행하는 프로세서 및
    상기 데이터를 입력 또는 출력시키기 위해서 상기 버스를 통해서 상기 프로세서 및 상기 메모리와 통신하는 입출력 장치를 더 포함하는 것을 특징으로 하는 전자 시스템.
  23. 삭제
KR1020070055729A 2007-06-07 2007-06-07 스택 모듈, 이를 포함하는 카드 및 이를 포함하는 시스템 Active KR100874926B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020070055729A KR100874926B1 (ko) 2007-06-07 2007-06-07 스택 모듈, 이를 포함하는 카드 및 이를 포함하는 시스템
US12/126,313 US8004848B2 (en) 2007-06-07 2008-05-23 Stack module, card including the stack module, and system including the stack module
TW097120789A TWI459301B (zh) 2007-06-07 2008-06-04 堆疊模組、包含該堆疊模組的卡以及包含該堆疊模組的系統
JP2008148504A JP5288892B2 (ja) 2007-06-07 2008-06-05 スタックモジュール、及びそれを備えるカード及びシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070055729A KR100874926B1 (ko) 2007-06-07 2007-06-07 스택 모듈, 이를 포함하는 카드 및 이를 포함하는 시스템

Publications (2)

Publication Number Publication Date
KR20080107677A KR20080107677A (ko) 2008-12-11
KR100874926B1 true KR100874926B1 (ko) 2008-12-19

Family

ID=40095692

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070055729A Active KR100874926B1 (ko) 2007-06-07 2007-06-07 스택 모듈, 이를 포함하는 카드 및 이를 포함하는 시스템

Country Status (4)

Country Link
US (1) US8004848B2 (ko)
JP (1) JP5288892B2 (ko)
KR (1) KR100874926B1 (ko)
TW (1) TWI459301B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4340517B2 (ja) 2003-10-30 2009-10-07 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
US8400781B2 (en) * 2009-09-02 2013-03-19 Mosaid Technologies Incorporated Using interrupted through-silicon-vias in integrated circuits adapted for stacking
US8343810B2 (en) * 2010-08-16 2013-01-01 Stats Chippac, Ltd. Semiconductor device and method of forming Fo-WLCSP having conductive layers and conductive vias separated by polymer layers
CN103066041B (zh) * 2012-12-17 2015-08-26 三星半导体(中国)研究开发有限公司 芯片堆叠结构及其制造方法
US9837132B2 (en) * 2013-09-24 2017-12-05 Rambus, Inc. High capacity memory system
KR20150114233A (ko) 2014-04-01 2015-10-12 삼성전자주식회사 반도체 패키지 및 이의 제조방법
WO2016080973A1 (en) * 2014-11-19 2016-05-26 Hewlett-Packard Development Company, L.P. A resistive random-access memory in printed circuit board

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11135711A (ja) 1997-10-30 1999-05-21 Nec Corp スタックモジュール用インターポーザとスタックモジュール
JP2001024151A (ja) 1999-07-08 2001-01-26 Nec Corp 半導体装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5130894A (en) * 1990-11-26 1992-07-14 At&T Bell Laboratories Three-dimensional circuit modules
EP0625286A1 (de) * 1992-02-04 1994-11-23 Siemens Aktiengesellschaft Integriert verschaltetes stapelzellensolarmodul
JPH06342874A (ja) 1993-06-01 1994-12-13 Oki Electric Ind Co Ltd 高集積半導体装置
US5579207A (en) * 1994-10-20 1996-11-26 Hughes Electronics Three-dimensional integrated circuit stacking
US6451624B1 (en) * 1998-06-05 2002-09-17 Micron Technology, Inc. Stackable semiconductor package having conductive layer and insulating layers and method of fabrication
TW472330B (en) * 1999-08-26 2002-01-11 Toshiba Corp Semiconductor device and the manufacturing method thereof
JP2001177051A (ja) * 1999-12-20 2001-06-29 Toshiba Corp 半導体装置及びシステム装置
JP3980807B2 (ja) * 2000-03-27 2007-09-26 株式会社東芝 半導体装置及び半導体モジュール
KR100364635B1 (ko) 2001-02-09 2002-12-16 삼성전자 주식회사 칩-레벨에 형성된 칩 선택용 패드를 포함하는 칩-레벨3차원 멀티-칩 패키지 및 그 제조 방법
US6469375B2 (en) * 2001-02-28 2002-10-22 William F. Beausoleil High bandwidth 3D memory packaging technique
AU2003301632A1 (en) * 2002-10-22 2004-05-13 Unitive International Limited Stacked electronic structures including offset substrates
JP4175241B2 (ja) * 2003-11-07 2008-11-05 セイコーエプソン株式会社 半導体装置の製造方法
JP2005317861A (ja) * 2004-04-30 2005-11-10 Toshiba Corp 半導体装置およびその製造方法
JP4794218B2 (ja) * 2004-06-25 2011-10-19 パナソニック株式会社 スレーブ装置、マスタ装置及び積層装置
JP4504798B2 (ja) * 2004-12-16 2010-07-14 パナソニック株式会社 多段構成半導体モジュール
WO2006105514A2 (en) * 2005-03-31 2006-10-05 Stats Chippac Ltd. Semiconductor stacked package assembly having exposed substrate surfaces on upper and lower sides
JP4520355B2 (ja) * 2005-04-19 2010-08-04 パナソニック株式会社 半導体モジュール
JP2008187061A (ja) * 2007-01-31 2008-08-14 Elpida Memory Inc 積層メモリ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11135711A (ja) 1997-10-30 1999-05-21 Nec Corp スタックモジュール用インターポーザとスタックモジュール
JP2001024151A (ja) 1999-07-08 2001-01-26 Nec Corp 半導体装置

Also Published As

Publication number Publication date
US8004848B2 (en) 2011-08-23
JP2008306187A (ja) 2008-12-18
TW200849106A (en) 2008-12-16
KR20080107677A (ko) 2008-12-11
US20080304242A1 (en) 2008-12-11
JP5288892B2 (ja) 2013-09-11
TWI459301B (zh) 2014-11-01

Similar Documents

Publication Publication Date Title
KR102716191B1 (ko) 반도체 메모리 장치 및 이를 구비하는 메모리 모듈
US8253244B2 (en) Semiconductor package having memory devices stacked on logic device
US8611125B2 (en) Multi-chip packages providing reduced signal skew and related methods of operation
US10804139B2 (en) Semiconductor system
KR101185886B1 (ko) 유니버설 배선 라인들을 포함하는 반도체 칩, 반도체패키지, 카드 및 시스템
KR100874926B1 (ko) 스택 모듈, 이를 포함하는 카드 및 이를 포함하는 시스템
TWI761632B (zh) 包含與半導體晶粒分隔開的橋式晶粒之半導體封裝
CN104167406B (zh) 半导体封装件
KR20110017727A (ko) 반도체 패키지
US10141255B2 (en) Circuit boards and semiconductor packages including the same
JP2013197387A (ja) 半導体装置
US20200402959A1 (en) Stacked semiconductor package having an interposer
KR20090043898A (ko) 스택 패키지 및 그 제조 방법, 및 스택 패키지를 포함하는카드 및 시스템
KR20100109243A (ko) 반도체 패키지
US11682627B2 (en) Semiconductor package including an interposer
US11309286B2 (en) Stack packages including a hybrid wire bonding structure
US20250014999A1 (en) Semiconductor packages
KR20170008588A (ko) 에스오씨 및 메모리칩들이 적층된 반도체 패키지
TW202201703A (zh) 半導體封裝
KR20160020891A (ko) 반도체 패키지
KR20140028209A (ko) 반도체 칩, 이를 포함하는 반도체 패키지 및 반도체 패키지의 칩선택 방법
KR20170042119A (ko) 범프 패드들을 가지는 집적 회로 및 그것을 포함하는 반도체 패키지
KR20130035442A (ko) 스택 패키지
KR102560781B1 (ko) 반도체 모듈
KR20240146513A (ko) 입출력 회로를 포함하는 시스템 온 칩 및 이를 포함하는 반도체 장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20070607

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20080429

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20081015

PG1501 Laying open of application
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20081212

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20081215

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20111129

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20121130

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20131129

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20201130

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20211124

Start annual number: 14

End annual number: 14

PR1001 Payment of annual fee

Payment date: 20241126

Start annual number: 17

End annual number: 17