JP4022405B2 - 半導体チップ実装用回路基板 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、硬質の絶縁性樹脂基材に設けた配線パターン上にＩＣチップ等の半導体チップを実装するのに好適な実装用基板とその実装基板の製造方法ならびに半導体チップ実装基板と層間部材とを交互に積層してなる半導体モジュールに関する。
【０００２】
近年、ＩＣチップの高密度実装化に対応するために、ＩＣチップを積層した半導体モジュールを製造する技術が開発されている。例えば、特開平９−２１９４９０号公報、特開平１０−１３５２６７号公報、及び特開平１０−１６３４１４号公報には、そのような積層パッ
ケージが開示されている。
【０００３】
このような従来の技術では、ＴＳＯＰ（Thin Small Outline Package）、ＴＣＰ（Tape Carrier Package）、ＢＧＡ（Ball Grid Array）等のＩＣパッケージを一層毎に組み立てた後に、複数のＩＣパッケージを積層する。このとき、各層間は、予め各パッケージに設けられた外部接続用の端子を介して接続される。このように従来技術では、多くの製造工程を経なければならないことから、加工コストが増加していた。
【０００４】
ところで、図１６および図１７には、上記のような従来技術により製造された積層パッケージを示した。図１６に示すものは、樹脂でモールドされたパッケージを積層したものである。また、図１７は、図１６のパッケージを搭載したモジュール基板の側面図および平面図である。このＩＣパッケージ１００Ａ、１００Ｂには、ＩＣ実装部１０６と、その上面に実装されたＩＣチップ１０２と、ＩＣチップ１０２と外部部品とを接続するリード１０１と、ＩＣチップ１０２とリード１０１とを樹脂内部で接続するボンディングワイヤ１０３とが設けられている。また、ＩＣチップ１０２を含む所定の領域は、樹脂体１０４により被覆されている。
このような構造のＩＣパッケージ１００Ａの上側には、他のＩＣパッケージ１００Ｂが積層された状態とされて、基板１０５に実装されている。
【０００５】
【発明が解決しようとする課題】
上記のＩＣパッケージ１００Ａ、１００Ｂを厚さ方向に積み重ねて、基板１０５に実装しようとすると、樹脂体１０４の厚みのために総モジュール厚が厚くなってしまうという問題がある。また、ＩＣパッケージ１００Ａ、１００Ｂを横方向に基板１０５に実装する場合には、総モジュールが大きくなるという問題がある。さらに、上下のパッケージ１００Ａ、１００Ｂは、それぞれのリード１０１によって基板１０５に接続されているので、パッケージ１００Ａ、１００Ｂの積層時に位置ずれが生じると、リード１０１間が短絡してしまう可能性があった。
【０００６】
今後は、例えばＩＣカードや携帯電話等の電子機器の小型化に伴い、ＩＣパッケージに対しても、更なる高密度化と薄型化が要求されると考えられているが、従来技術では、そのような高密度・薄型化を図ることは困難である。
【０００７】
本発明は、従来技術が抱える上記問題点に鑑みてなされたものであり、その主たる目的は、半導体チップとの電気的接続を確実に行うことができるとともに、半導体チップから引き出された配線をさらに積層化することができるような半導体チップ実装用の回路基板を提供することにある。
本発明の他の目的は、接続信頼性に優れた半導体チップ実装用の回路基板の製造方法を提案することにある。
本発明のさらに他の目的は、半導体チップが実装された回路基板と層間部材とを交互に積層し、加熱プレスすることによって得られる、高密度・薄型化が可能な接続信頼性に優れた半導体モジュールを提供することにある。
【０００８】
【課題を解決するための手段】
本発明者らは、上掲の目的を実現するために鋭意研究した結果、半導体チップを樹脂体でモールドするような従来技術の構成に代えて、半導体チップを予め実装した硬質の絶縁性樹脂基材からなる回路基板と、半導体チップを収容可能な開口部を有する層間部材とを接着剤層を介して交互に積層し、その積層体を加熱プレスすることによって、半導体チップを層間部材の開口部内に埋設し、層間部材に形成させた導体ポストを介して半導体チップ間の電気的接続を確実に行うように構成すれば、半導体チップ間の距離の短縮化を図り、配線抵抗やインダクタンスに起因する不具合を低減することができ、その結果、高速で遅延なく電気信号を伝達することができ、配線基板の高密度化、高機能化および薄型化を図ることができることを知見し、以下の内容を要旨構成とする本発明に想到した。
【０００９】
本発明の半導体チップ実装用の回路基板は、硬質の絶縁性樹脂基材の一面側には、その中央部において半導体チップを実装する第１の導電性バンプが形成され、その第１の導電性バンプから硬質の絶縁性樹脂基材の周辺部に向けて配線パターンが延設され、前記硬質の絶縁性樹脂基材の他面側には、前記配線パターンに達する開口が設けられ、その開口底部寄りに充填された電解銅めっきと、開口端寄りに充填された銅よりも融点が低い金属の電解めっきとの２層から形成されてなるバイアホールが設けられるとともに、そのバイアホールの真上に位置し、かつ、Ｓｎ、Ｐｂ、Ａｇ、Ａｕ、Ｃｕ、Ｚｎ、Ｉｎ、Ｂｉ、半田またはスズ合金から選ばれる少なくとも1種の金属から形成される第２の導電性バンプがバイアホールに電気的に接続されてなることを特徴とする半導体チップ実装用回路基板である。
【００１０】
上記構成によれば、硬質の絶縁性樹脂基材からなる回路基板の一面に形成された配線パターン上に第１の導電性バンプを介して半導体チップを直接実装させることができるとともに、回路基板の他面に設けた第２の導電性バンプまたは導体パッドを介して、この半導体チップ実装用回路基板とともに積層されて半導体モジュールを構成する層間部材に電気的に接続させることができるので、配線基板の高密度化を図ることが可能となり、さらに半導体チップ間の距離の短縮化を図り、配線抵抗やインダクタンスに起因する不具合を低減することができ、電気信号を遅延なく高速で伝達することができるのである。
【００１１】
上記半導体チップ実装用回路基板において、硬質の絶縁性樹脂基材の周辺部に向けて延設された配線パターンの一部は、導体パッドの形態に形成されていることが望ましい。この半導体チップ実装用回路基板とともに積層されて半導体モジュールを構成する層間部材の導体ポストとの接触による位置ずれ誤差を吸収して接続信頼性を高めることができるからである。
【００１２】
また、上記半導体チップ実装用基板の他面側にも配線パターンが形成され、バイアホールに接続された導体パッドに電気的に接続されていることが望ましい。より高密度な配線化に対応できるからである。
【００１３】
さらに、上記半導体チップ実装用基板のバイアホールは、銅よりも融点が低い金属を少なくとも含んで形成されることが望ましく、特に、開口底部寄りに充填された電解銅めっきと、開口端寄りに充填された銅よりも融点が低い金属の電解めっきとの２層から形成されることがより望ましい。
【００１４】
上記第２の導電性バンプまたは導体パッドに電気的に接続された配線パターンを硬質の絶縁性樹脂基材の両面に形成する際に、バイアホールを形成した後に、硬質の絶縁性樹脂基材の他面に貼付する銅箔との接着性を高めるためである。
【００１５】
上記第１および第２の導電性バンプは、Ｓｎ、Ｐｂ、Ａｇ、Ａｕ、Ｃｕ、Ｚｎ、Ｉｎ、Ｂｉ、半田またはスズ合金から選ばれる少なくとも1種の金属で形成されることが望ましく、また、それらの金属を電解めっきまたは無電解めっきによって形成することがより望ましい。
【００３１】
【発明の実施の形態】
本発明にかかる半導体チップ実装用回路基板の特徴は、ICチップ等の半導体チップを導電性バンプによって実装した状態で、半導体チップを収納可能な開口を有する層間部材と共に積層・プレスされて、半導体チップ間の信号伝達を速やかに行うことができる高密度・薄型化が可能で、接続信頼性に優れた半導体モジュールの製造に好適に用いられる点にある。
【００３２】
すなわち、本発明にかかる半導体チップ実装用回路基板は、硬質の絶縁性樹脂基板の一方の表面の中央部に半導体チップを実装する領域を有し、その実装領域を取り囲んで多数の実装用の導電性バンプ（以下、「第１の導電性バンプ」という）が形成されるとともに、それらの第１の導電性バンプに電気的接続され、かつ実装領域から基板周辺部に向かって配線パターンが延設されている。一方、硬質の絶縁性基板の他方の表面から配線パターンに達する開口が設けられ、その開口底部寄りに充填された電解銅めっきと、開口端寄りに充填された銅よりも融点が低い金属の電解めっきとの２層からなる充填バイアホールが形成されると共に、そのバイアホールの真上には、層間部材に電気的に接続されるＳｎ、Ｐｂ、Ａｇ、Ａｕ、Ｃｕ、Ｚｎ、Ｉｎ、Ｂｉ、半田またはスズ合金から選ばれる少なくとも1種の金属から形成される接続用の導電性バンプ（以下、「第２の導電性バンプ」という）が形成されている。
【００３３】
このような半導体チップを実装した回路基板は、半導体チップを収納可能な開口を有する層間部材と交互に積層されて多層化されると共に、必要に応じてマザーボードとの接続端子となる半田ボールやTピンを設けた他の回路基板（I/O配線板等）と共に更に積層されて、高密度化、高機能化、薄型化を図ることができる半導体モジュールが形成される。
【００３４】
そのような多層化に際しては、例えば、その表層側には、演算機能を主として有する半導体チップを実装した回路基板を配置させ、内層側には、メモリー機能を主として有する半導体チップを実装した回路基板を配置させ、それらの半導体チップ実装回路基板間には、絶縁性樹脂基材のほぼ中央部に半導体チップを収容可能な開口部を有するとともに、半導体チップ実装用回路基板のバイアホール位置に対応して、絶縁性樹脂基材を貫通して設けた貫通孔内に充填された導電性ペーストを、絶縁性樹脂基材の両方の表面から外側に突出させて形成した導体ポストを有してなる層間部材を配置させた状態で、それらの回路基板を積層し加熱プレスすることによって行われる。
【００３５】
そのようにして得られた半導体モジュールにおいて、回路基板の第１の導電性バンプを介して実装された半導体チップは、隣接する層間部材の開口内に収納埋設され、基板外周部に向かって延設された配線パターン、バイアホールおよび第２の導電性バンプを介して層間部材の第１および第2の導電性バンプに接続され、さらに隣接する他の回路基板の半導体チップに接続されているので、半導体チップ間の距離が短縮され、配線抵抗やインダクタンスに起因する不具合が低減されるので、その結果、電気信号の伝達を高速で遅延なく行うことができる。
【００３６】
本発明の半導体チップ実装用の回路基板に使用する絶縁性樹脂基材は、有機系絶縁性基材であれば使用でき、具体的には、アラミド不織布−エポキシ樹脂基材、ガラス布エポキシ樹脂基材、アラミド不織布−ポリイミド基材、ビスマレイミドトリアジン樹脂基材、ＦＲ−４、ＦＲ−５から選ばれるリジッド（硬質）の積層基材から選ばれる１種であることが望ましい。
【００３７】
特に、硬質の絶縁性樹脂基材（以下、単に「絶縁性樹脂基材」という）は、従来のような半硬化状態のプリプレグではなく、完全に硬化した樹脂材料から形成されるので、このような材料を用いることによって、絶縁性基材上へ銅箔を加熱プレスによって圧着させる際に、プレス圧による絶縁性基材の最終的な厚みの変動がなくなるので、ビアホールの位置ずれを最小限度に抑えて、ビアランド径を小さくできる。したがって配線ピッチを小さくして配線密度を向上させることができる。また、基材の厚みを実質的に一定に保つことができるので、後述する充填ビアホール形成用の開口をレーザ加工によって形成する場合には、そのレーザ照射条件の設定が容易となる。
【００３８】
上記絶縁性樹脂基材の一方の表面には、適切な樹脂接着剤を介して銅箔が貼り付けられ、後述するエッチング処理によって配線パターンが形成される。
このような絶縁性基材上への銅箔の貼付に代えて、絶縁性基材上に予め銅箔が貼付られた片面銅張積層板を用いることもでき、その銅箔は密着性改善のためにマット処理されていることが好ましい。片面銅張積層板を使用することが最も好ましい実施の形態である。
【００３９】
上記片面銅張積層板は、エポキシ樹脂基材、フェノール樹脂、ビスマレイミド−トリアジン樹脂などの熱硬化性樹脂をガラスクロスに含浸させてＢステージとしたプリプレグと銅箔を積層して加熱加圧プレスすることにより得られる基板である。この片面銅張積層板は、リジッドな基板であり、扱いやすくコスト的にも最も有利である。また、絶縁性樹脂基材の表面に、金属を蒸着した後、電解めっきを用いて、金属層を形成することもできる。
【００４０】
上記絶縁性樹脂基材の厚さは、１０〜２００μｍ、好ましくは１５〜１００μｍであり、２０〜８０μｍが最適である。これらの範囲より薄くなると強度が低下して取扱が難しくなり、逆に厚すぎると微細な開口の形成およびその開口内への導電性物質の充填が難しくなり、積層形成された半導体モジュールの薄型化が図れなくなるからである。
【００４１】
一方、配線パターンを形成する銅箔の厚さは、５〜３６μｍ、好ましくは８〜３０μｍであり、１２〜２５μｍがより好適である。その理由は、後述するようにバイアホール形成用の開口をレーザ加工によって設ける際に、薄すぎると貫通してしまうからであり、逆に厚すぎるとエッチングにより、ファインパターンを形成し難いからである。
【００４２】
上記バイアホール形成用の開口（開口）は、絶縁性樹脂基材の銅箔貼付面と反対側の表面に、光透過性樹脂フィルムを粘着させ、その樹脂フィルム上からレーザ照射を行って形成される。
【００４３】
上記レーザ照射によって開口が設けられた樹脂フィルムは、絶縁性基材の表面から銅箔に達する開口内に導電性ペーストを充填してバイアホールを形成する際には印刷用マスクとして機能し、またその開口内に導電性物質を充填した後、バイアホール表面の直上に導電性バンプを形成する際には、そのバンプの突出高さを調整する機能を果たすものであり、所定の工程を経た後に、接着剤層から剥離されるような粘着剤層を有するものが望ましい。
【００４４】
上記樹脂フィルムは、たとえば、粘着剤層の厚みが１〜２０μｍであり、フィルム自体の厚みが１０〜５０μｍであるポリエチレンテレフタレート樹脂フィルム（以下、「ＰＥＴフィルム」と言う）から形成されるのが好ましい。
その理由は、ＰＥＴフィルムの厚さに依存して、導電性バンプの絶縁性基材表面からの突出量が決まるので、１０μｍ未満の厚さでは突出量が小さすぎて接続不良になりやすく、逆に５０μｍを超えた厚さでは、溶融した導電性バンプが接続界面において拡がりすぎるので、ファインパターンの形成ができないからである。
【００４５】
上記レーザ加工機としては、炭酸ガスレーザ加工機や、ＵＶレーザ加工機、エキシマレーザ加工機等を使用できる。特に、炭酸ガスレーザ加工機は、加工速度が速く、安価に加工できるため工業的に用いるには最も適しており、本発明に最も望ましいレーザ加工機である。
【００４６】
このような炭酸ガスレーザによって、上記範囲の厚さを有する絶縁性樹脂基材に形成される開口の口径は、５０〜２００μｍの範囲であることが望ましく、その際のレーザ照射条件は、パルスエネルギーが０．５〜１００ｍＪ、パルス幅が１〜１００μｓ、パルス間隔が０．５ｍｓ以上、ショット数が３〜５０であることが望ましい。
上記開口径に制限を設けた理由は、５０μｍ未満では開口内に導電性ペーストを充填し難くなると共に、接続信頼性が低くなるからであり、２００μｍを超えると、高密度化が困難になるからである。
【００４７】
上記開口内に導電性物質を充填してバイアホールを形成する前に、開口内壁面に残留する樹脂残滓を取り除くためのデスミア処理、例えば、酸や過マンガン酸、クロム酸などの酸化剤などに浸漬する化学的除去方法、あるいは、プラズマ放電やコロナ放電などを用いた物理的除去方法によって処理することが接続信頼性確保の点から望ましい。
【００４８】
特に、絶縁性基材上に接着剤層や保護フィルムが貼付けられた状態で行う場合には、たとえば、プラズマ放電やコロナ放電等を用いたドライデスミア処理によることが望ましい。ドライデスミア処理のうち、プラズマクリーニング装置を使用したプラズマクリーニングがとくに好ましい。
この実施態様では、バイアホール形成用の開口をレーザ加工で形成したが、ドリル加工、パンチング加工等の機械的方法で穴開けすることも可能である。
【００４９】
上記デスミア処理を行った開口内に導電性物質を充填してバイアホールを形成する方法には、めっき処理によるめっき充填方法や導電性ペーストの充填による方法がある。特に、めっき充填による場合には、絶縁性基材上の銅箔にめっきが析出しないように、予め保護フィルムを貼付してめっき液との接触を阻止する措置を取り、その上で開口内にめっきを充填してバイアホールとする。
【００５０】
上記めっき充填は、電解めっき処理または無電解めっき処理のいずれによっても行うことができるが、電解めっき処理が望ましい。
【００５１】
電解めっきとしては、例えば、Ｓｎ、Ｐｂ、Ａｇ、Ａｕ、Ｃｕ、Ｚｎ、Ｉｎ、Ｂｉ、半田またはスズ合金から選ばれる少なくとも1種の金属を使用でき、特に、電解銅めっきが好ましい。
この電解めっきの充填は、単一の金属でも良いが、開口内にまず電解銅めっきを充填して開口端近くまで充填した後、開口内の残りの空間に銅よりも低融点の金属からなる、例えば、電解スズめっきを充填することもできる。
このようにバイアホール開口端近くに、銅よりも融点の低い金属めっきを充填することによって、絶縁性樹脂基材の他方の表面に銅箔を圧着して、基板両面に配線パターンを形成する場合、銅箔との接着性を高めることができる。
【００５２】
電解めっき処理により充填する場合は、絶縁性基材に形成された銅箔をめっきリードとして電解めっきを行う。この銅箔（金属層）は、絶縁性基材の一方の表面の全域に亘って形成されているため、電流密度が均一となり、開口を電解めっきにて均一な高さで充填することができる。
ここで、電解めっき処理の前に、開口内の金属層の表面を酸などで活性化処理しておくとよい。
【００５３】
また、電解めっき処理の後、絶縁性樹脂基板の表面から外側に盛り上がった電解めっき（金属）をベルトサンダーやバフ研磨等により研磨除去して、平坦化したり、絶縁性樹脂基板の表面よりも若干高くなるように残しておくこともできる。
特に、絶縁性樹脂基板の表面から外側に盛り上がった電解めっき（金属）を、プレスにより押し広げて平坦化すると、バイアホール形成用開口よりも面積が広い導体パッド（ランド）に形成される。このような実施形態は、後述する層間部材の導電性バンプとの接続信頼性を高める点で有利である。
【００５４】
また、めっき処理による導電性物質充填の代わりに、導電性ペーストを充填する方法、あるいは電解めっき処理又は無電解めっき処理によって開口の一部を充填し、残存部分に導電ペーストを充填して行うこともできる。
上記導電性ペーストとしては、銀、銅、金、ニッケル、各種はんだから選ばれる1種または2種以上の金属粒子からなる導電性ペーストを使用できる。
【００５５】
また、上記金属粒子としては、金属粒子の表面に異種金属をコーティングしたものも使用できる。具体的には銅粒子の表面に金または銀のような貴金属を被覆した金属粒子を使用することができる。
なお、導電性ペーストとしては、金属粒子に、エポキシ樹脂などの熱硬化性樹脂や、ポリフェニレンスルフィド（ＰＰＳ）樹脂を加えた有機系導電性ペーストが望ましい。
なお、レーザ加工によって形成されたバイアホール形成用開口は、その孔径が５０〜２００μｍの微細孔であり、導電ペーストを充填する場合には、気泡が残り易いので、電解めっきによる充填が実用的である。
【００５６】
上記バイアホールの露出表面上に形成される導電性バンプは、層間部材との電気的接続を確保するバンプであり（以下、「第２の導電性バンプ」という）、めっき処理または導電性ペーストを印刷することによって形成されるが、レーザ照射によって保護フィルムに形成された開口内に、めっき処理によって、保護フィルムの厚さに関連する高さを有するめっきを充填することによって形成されることが望ましい。
【００５７】
上記めっき充填は、電解めっき処理または無電解めっき処理のいずれによっても行うことができるが、電解めっき処理が望ましい。
電解めっきとしては、例えば、Ｓｎ、Ｐｂ、Ａｇ、Ａｕ、Ｃｕ、Ｚｎ、Ｉｎ、Ｂｉ、半田またはスズ合金から選ばれる少なくとも1種の金属を使用でき、電解すずめっきが最も好ましい。
【００５８】
上記第２の導電性バンプの高さとしては、３〜６０μｍの範囲が望ましい。その理由は、３μｍ未満では、バンプの変形により、バンプの高さのばらつきを許容することができず、また、６０μｍを越えると抵抗値が高くなる上、バンプを形成した際に横方向に拡がってショートの原因となるからである。
【００５９】
また、第２の導電性バンプは、めっき処理の代わりに、レーザ照射によって保護フィルムに形成された開口内に、導電性ペーストを充填することによって形成することもできる。
この場合には、電解めっきの高さのばらつきは、充填される導電性ペースト量を調整することにより是正され、多数の導電性バンプの高さをそろえることができる。
この導電性ペーストからなるバンプは、半硬化状態であることが望ましい。導電性ペーストは、半硬化状態でも硬く、熱プレス時に軟化した有機接着剤層を貫通させることができるからである。また、熱プレス時に変形して接触面積が増大し、導通抵抗を低くすることができるだけでなく、バンプの高さのばらつきを是正することができるからである。
【００６０】
この他に、例えば、導電性ペーストを、所定位置に開口の設けられたメタルマスクを用いてスクリーン印刷する方法、低融点金属であるはんだペーストを印刷する方法の他、はんだめっきを行う方法、あるいははんだ溶融液に浸漬する方法によって導電性バンプを形成することができる。
上記低融点金属としては、Ｐｂ−Ｓｎ系はんだ、Ａｇ−Ｓｎ系はんだ、インジウムはんだ等を使用することができる。
【００６１】
一方、絶縁性樹脂基材の銅箔貼付面（金属層）に形成される、ICチップ等の半導体チップを実装するための導電性バンプ（以下、「第１の導電性バンプ」という）は、Ｓｎ、Ｐｂ、Ａｇ、Ａｕ、Ｃｕ、Ｚｎ、Ｉｎ、Ｂｉ、半田またはスズ合金から選ばれる少なくとも1種の金属から形成される。この第１の導電性バンプの形成は、めっき処理や、導電性ペーストの印刷によって行うことができるが、めっき処理によることが好ましい。
【００６２】
特に、絶縁性樹脂基材の銅箔貼付面に、まず感光性ドライフィルムを貼付するか、あるいは液状感光性レジストを塗布した後、マスク露光、現像処理によって半導体チップとの電気的接続を行うバンプを形成するための開口部を有するめっきレジスト層を形成し、その開口部内にめっき処理によってバンプを形成させることが最も好ましい実施形態である。
【００６３】
上記めっきによるバンプ形成は、電解めっき処理または無電解めっき処理のいずれによっても行うことができるが、電解めっき処理が望ましい。
電解めっきとしては、例えば、Ｓｎ、Ｐｂ、Ａｇ、Ａｕ、Ｃｕ、Ｚｎ、Ｉｎ、Ｂｉ、半田またはスズ合金から選ばれる少なくとも1種の金属を使用することができるが、電解すずめっきが最も好ましい実施形態である。
【００６４】
上記第１の導電性バンプの形状としては、円柱、楕円柱、直方体、または立方体を採用することができ、その高さとしては、１〜３０μｍの範囲が望ましい。その理由は、１μｍ未満では、導電性バンプを均一に形成することができないからであり、また、３０μｍを越えるとマイグレーションやウイスカーの発生が増加するからである。特に、５μｍの高さとすることが最も好ましい。
【００６５】
上記第1の導電性バンプを円柱形または楕円柱とした場合には、その口径は、５０〜２００μｍの範囲であることが望ましく、８０μｍであることが最も好ましい。
上記第１の導電性バンプを形成した後、ＮａＯＨやＫＯＨ等のアルカリ、硫酸、硝酸、酢酸等の酸、アルコール等の溶剤等を用いてめっきレジスト層を完全に除去する。
【００６６】
上記絶縁性樹脂基材の銅箔貼付面に形成される配線パターンは、銅箔面に感光性ドライフィルムを貼付するか、液状感光性レジストを塗布した後、所定の配線パターンを有するマスクを載置し、露光・現像処理することによってめっきレジスト層を形成した後、エッチングレジスト非形成部分の銅箔をエッチング処理することによって形成される。
【００６７】
上記配線パターンは、基板のほぼ中央部に実装される半導体チップの端子に対応して形成された多数の導体パッド（ランド）と、そこから基板の外周部に向かって延設された微細な線幅のアウターリードと、そのアウターリードの終端近くにバイアホール位置に対応して形成された多数の導体パッド（ランド）とを有しており、前者のパッド上には半導体チップ実装用の第１の導電性バンプが形成され、後者のパッドには、後述するように、積層される層間部材の導電性バンプが接続されるようになっている。
【００６８】
上記配線パターンは、その厚みが５〜３０μｍであることが望ましく、１２μｍであることが好ましい。また、線幅と線間距離との比（Ｌ／Ｄ）は、５０μｍ／５０μｍ〜１００μｍ／１００μｍであることが望ましい。さらに、配線パターン上に形成されるランドは、その口径が１５０〜５００μｍであることが望ましく、特に、３５０μｍであることが好ましい。
【００６９】
上記パターン形成のためのエッチングは、硫酸−過酸化水素、過硫酸塩、塩化第二銅、塩化第二鉄の水溶液から選ばれる少なくとも1種により行われる。
上記配線パターン表面には、必要に応じて、粗化層を形成することもでき、半導体実装用回路基板と層間部材とを接着する接着剤層との密着性を改善し、剥離（デラミネーション）の発生を防止することができる。
【００７０】
上記粗化処理は、例えばソフトエッチング処理や、黒化（酸化）−還元処理、銅−ニッケル−リンからなる針状合金めっき（荏原ユージライト製 商品名インタープレート）の形成、メック社製の商品名「メック エッチボンド」なるエッチング液による表面粗化が望ましい。
【００７１】
また、必要に応じて、粗化層が形成された配線パターン上にさらに金属層を被覆してもよい。形成される金属としては、チタン、アルミニウム、亜鉛、鉄、インジウム、タリウム、コバルト、ニッケル、スズ、鉛、ビスマスの中から選ばれるいずれかの金属で被覆してもよい。
【００７２】
上記被覆金属層の厚みは、０．０１〜３μｍの範囲が望ましい。その理由は、０．０１μｍ未満では、粗化層を完全に被覆できないことがあり、３μｍを越えると、形成した粗化層の凹部に被覆金属が充填されてしまい、粗化層を相殺してしまうことがあるからである。特に望ましい範囲は、０．０３〜１μｍの間である。その一例として、ホウフッ化スズとチオ尿素からなるスズ置換液を用いて、粗化層を被覆してもよい。
【００７３】
上記絶縁性樹脂基材の銅箔貼付面と反対側の面には、必要に応じて、接着剤層を形成してもよいが、基板表面に樹脂を塗布し、乾燥させて、未硬化状態としたものであることが望ましい。
【００７４】
上記接着剤層は、有機系接着剤から形成することが望ましく、その有機系接着剤としては、エポキシ樹脂、ポリイミド樹脂、熱硬化型ポリフェニレンエーテル（ＰＰＥ：Ｐｏｌｙｐｈｅｎｙｌｅｎ ｅｔｈｅｒ）、エポキシ樹脂と熱可塑性樹脂との複合樹脂、エポキシ樹脂とシリコーン樹脂との複合樹脂、ＢＴレジンから選ばれる少なくとも１種の樹脂であることが望ましい。
ここで、有機系接着剤の溶剤としては、ＮＭＰ、ＤＭＦ、アセトン、エタノールを用いることができる。
【００７５】
上記有機系接着剤である未硬化樹脂の塗布方法は、カーテンコータ、スピンコータ、ロールコータ、スプレーコータ、スクリーン印刷などを使用できる。
また、樹脂の塗布後、減圧・脱泡を行って、粗化層と樹脂との界面の気泡を完全に除去することも可能である。なお、接着剤層の形成は、接着剤シートをラミネートすることによって行うこともできる。
【００７６】
上記接着剤層の厚さは、５〜５０μｍが望ましい。接着剤層は、取扱が容易になるため、予備硬化（プレキュア）しておくことが好ましい。
【００７７】
上記回路基板に実装される半導体チップは、第１の導電性バンプを介して配線パターン上に表面実装される。バンプとチップとの接続方法としては、半導体チップと回路基板との位置合わせをした状態でリフローする方法や、予めバンプを加熱、溶解させておいた状態でチップと回路基板とを接合させる方法などがある。
【００７８】
その際に加える温度は、６０〜２２０℃の範囲が望ましい。６０℃未満では導電性金属が溶融しないし、２２０℃を越えると、バンプをなす導電性金属が隣り合うバンプとの間で短絡を引き起こしたりするからである。
特に、導電性金属にスズを用いた実施形態では、８０〜２００℃の範囲の温度がより好ましい。その温度内であれば、バンプの形状保持性が保たれつつも、溶解して接続を行えるからである。
【００７９】
なお、上記第１の導電性バンプは、第２の導電性バンプと同様に電解すずめっきで形成することが最も好ましいが、第１の導電性バンプを第２の導電性バンプよりも低い融点の金属で形成する、たとえば、第１の導電性バンプを融点が１８５℃であるＳｎ／Ｐｂから形成し、第２の導電性バンプを融点が２３５℃であるＳｎから形成することもでき、この場合は、半導体チップを実装する際に、第１の導電性バンプだけを溶融させ、第２の導電性バンプの形状は保持されるという点で有利である。
【００８０】
上記半導体チップと層間部材との間の隙間には、必要に応じて、封止樹脂が充填され、半導体チップと層間部材の熱膨張率のミスマッチを防止することができる。このような封止樹脂としては、熱硬化性樹脂や、熱可塑性樹脂、紫外硬化樹脂、感光性樹脂等を用いることができる。
【００８１】
具体的には、エポキシ樹脂、シリコン樹脂、ポリイミド樹脂、フェノール樹脂、フッ素樹脂等を含んだ液状の樹脂や、それらの樹脂をシート状に形成した非導電性樹脂フィルム（例えば、ＮＣＦ）等を用いることができる。
【００８２】
上記半導体チップが実装された回路基板とともに積層される層間部材は、絶縁性樹脂基材のほぼ中央部に半導体チップを収容可能な開口部を有するとともに、半導体チップ実装用回路基板のバイアホール位置に対応して、絶縁性樹脂基材を貫通して設けた貫通孔内に充填された導電性ペーストを、絶縁性樹脂基材の両方の表面から外側に突出させて形成した導体ポストを有してなる。
【００８３】
すなわち、層間部材は、半導体チップよりわずかにサイズが大きい開口を、そのほぼ中央部に有し、積層時に半導体チップがその開口内に収納されるように構成されるとともに、絶縁性樹脂基材を貫通する貫通孔に充填された導電性ペーストを、絶縁性樹脂基材の表面から外側に突出形成させてなる導体ポストを有し、それぞれ半導体チップ実装用回路基板の導体パッドまたは第２の導電性バンプに電気的接続されるように構成される。
【００８４】
上記層間部材に使用する絶縁性樹脂基材は、上記半導体チップ実装用基板と同様な有機系絶縁性基材であれば使用でき、硬質の絶縁性樹脂基材だけでなく、半硬化状態のプリプレグも使用することができる。
【００８５】
上記絶縁性樹脂基材は、半導体チップ実装用回路基板の上面から、実装された半導体チップの上面までの高さよりもやや厚く、その形状は、半導体チップ実装用回路基板と同一に形成される。
上記絶縁性樹脂基材の厚さは、１０〜５００μｍ、好ましくは５０〜２００μｍであり、さらに１００〜１５０μｍが最適である。これらの範囲より薄くなると強度が低下して取扱が難しくなり、逆に厚すぎると微細な貫通孔の形成およびその貫通孔内への導電性ペーストの充填が難しくなるからである。
【００８６】
上記層間部材に形成される貫通孔は、バイアホール形成用開口と同様に、絶縁性樹脂基材の両面に、光透過性樹脂フィルムを粘着させ、その樹脂フィルム上からレーザ照射を行って形成される。
【００８７】
上記レーザ照射によって開口が設けられた樹脂フィルムは、貫通孔内に導電性ペーストを充填して絶縁性樹脂基材の表面から突出させて導体ポストを形成する際に、その突出高さを調整する機能を果たすものであり、所定の工程を経た後に、接着剤層から剥離されるような粘着剤層を有するものが望ましい。
【００８８】
上記樹脂フィルムは、たとえば、粘着剤層の厚みが１〜２０μｍであり、フィルム自体の厚みが１０〜５０μｍであるＰＥＴフィルムから形成されるのが好ましい。
その理由は、導体ポストの絶縁性基材表面からの突出量が、このＰＥＴフィルムの厚さに依存して決まるためであり、１０μｍ未満の厚さでは突出量が小さすぎて接続不良になりやすく、逆に５０μｍを超えた厚さでは、溶融した導体ポストが接続界面において拡がりすぎるので、ファインパターンの形成ができないからである。
【００８９】
上記レーザ加工機としては、炭酸ガスレーザが最も適しており、上記範囲の厚さを有する絶縁性樹脂基材に形成される貫通孔の口径は、５０〜２５０μｍ（バイアホールは50〜200μｍである）の範囲であることが望ましく、その際のレーザ照射条件は、パルスエネルギーが０．５〜１００ｍＪ、パルス幅が１〜１００μｓ、パルス間隔が０．５ｍｓ以上、ショット数が３〜５０であることが望ましい。
【００９０】
上記貫通孔の口径に制限を設けた理由は、５０μｍ未満では開口内に導電性ペーストを充填し難くなると共に、接続信頼性が低くなるからであり、２５０μｍを超えると、高密度化が困難になるからである。
【００９１】
上記貫通孔は、その形状が上下の開口の口径が等しい円柱形である場合であり、そのような貫通孔に導電性ペーストが充填されて導体ポストが形成される。絶縁性樹脂基材の表面から上側と下側にそれぞれ突出した導体ポストの口径は同一となる。
【００９２】
さらに、貫通孔の形状を、上下の開口の口径が異なるように形成することもできる。たとえば、断面がテーパ形状を有する円錐台形状の貫通孔や、小径の円柱と大径の円柱とが同軸に接合された形状に形成される。
【００９３】
そのような貫通孔に導電性ペーストを充填形成した導体ポストは、その上側と下側に突出する部分の口径比は、１：２〜１：３であること好ましく、１：２〜１：２．５であることがより好ましい。
その理由は、上記比率の範囲内では、導電性ペーストに空隙がないように充填させることが可能であり、半導体実装回路基板との積層時に、プレスによる接触個所の位置ずれを抑制して接続信頼性を高めることができるためである。
【００９４】
上記層間部材が未硬化状態のプリプレグから形成される場合には、上記貫通孔内に導電性ペーストを充填して導体ポストを形成する前に、デスミア処理をする必要がない場合もあるが、層間部材がガラス布基材エポキシ樹脂のような硬質の樹脂基材から形成される場合には、例えば、酸や過マンガン酸、クロム酸などの酸化剤などに浸漬する化学的除去方法、あるいは、プラズマ放電やコロナ放電などを用いた物理的除去方法によってデスミア処理することが接続信頼性確保の点から望ましい。
特に、硬質の絶縁性樹脂基材上に接着剤層や保護フィルムが貼付けられた状態で行う場合には、たとえば、プラズマ放電やコロナ放電等を用いたドライデスミア処理によることが望ましい。ドライデスミア処理のうち、プラズマクリーニング装置を使用したプラズマクリーニングがとくに好ましい。
この実施態様では、貫通孔をレーザ加工で形成したが、ドリル加工、パンチング加工等の機械的方法で穴開けすることも可能である。
【００９５】
上記レーザ加工によって形成され、必要に応じてデスミア処理を行った貫通孔内への導電性ペーストの充填は、絶縁性樹脂基材の両面に貼付された保護フィルム上から、例えばスクリーン印刷によって行われる。
【００９６】
上記導電性ペーストとしては、銀、銅、金、ニッケル、各種はんだから選ばれる1種または2種以上の金属粒子からなる導電性ペーストを使用できる。
【００９７】
また、上記金属粒子としては、金属粒子の表面に異種金属をコーティングしたものも使用できる。具体的には銅粒子の表面に金または銀のような貴金属を被覆した金属粒子を使用することができる。
なお、導電性ペーストとしては、金属粒子に、エポキシ樹脂などの熱硬化性樹脂や、ポリフェニレンスルフィド（ＰＰＳ）樹脂を加えた有機系導電性ペーストが望ましい。
【００９８】
上記層間部材に設けた導体ポストの高さ、すなわち、絶縁性基材表面からの突出量は、前記ＰＥＴフィルムの厚さに依存して決まり、１０〜５０μｍの範囲が望ましい。
その理由は、１０μｍ未満の厚さでは突出量が小さすぎて接続不良になりやすく、逆に５０μｍを超えた厚さでは、溶融した導体ポストが接続界面において拡がりすぎるので、ファインパターンの形成ができないからである。
【００９９】
なお、上記導電性ペーストから形成される導体ポストは、半硬化状態であることが望ましい。導電性ペーストは、半硬化状態でも硬く、熱プレス時に軟化した有機接着剤層を貫通させることができるからである。また、熱プレス時に変形して接触面積が増大し、導通抵抗を低くすることができるだけでなく、バンプの高さのばらつきを是正することができるからである。
【０１００】
上記半導体チップ実装回路基板と層間部材とを交互に積層し、その後、最外層にI/O配線基板等の他の回路基板を積層し、それらを一括プレスすることによって半導体モジュールが形成される。
その際、半導体チップ実装回路基板と層間部材との積層形態としては、種々の形態が可能であるが、たとえば、最上層には、バイアホールが形成されていない半導体チップ実装回路基板を、その半導体チップ実装面を下方に向けて配置し、その下方には層間部材を配置する。層間部材は、その中央開口部内に実装回路基板に実装した半導体チップを収容する。そして、その下方には、更に実装回路基板と層間部材とが同様に重ね合わせられ、最下層にはI/O配線基板が配置される。
【０１０１】
このように最下層に配置されるI/O配線基板としては、絶縁性樹脂基材の両面に配線パターンが形成されるとともに、絶縁性樹脂基材を貫通する貫通孔内に充填されためっきまたは導電性ペーストからなるバイアホールによって、絶縁性樹脂基材の両面に形成された配線パターンが電気的に接続されてなる両面回路基板が採用され、層間部材の導電性バンプの位置に対応する配線パターンの一部は、導体パッドの形態に形成されている。
【０１０２】
上記実装回路基板、層間部材およひI/O配線基板の重ね合わせは、各基板に予め設けた位置決め用孔をＣＣＤカメラ等で光学的に検出し、その位置合わせを行いながら進める。
【０１０３】
このような積層体は、５０〜２５０℃の温度で加熱されながら、０．５〜５ＭＰａの圧力でプレスされて、すべての回路基板が、１度のプレス成形により一体化される。加熱温度の範囲としては、１６０〜２００℃が好ましい。
【０１０４】
そして、最下層のI/O配線基板のバイアホールランド上には、たとえば、ニッケル−金層を形成し、その金−ニッケル層上に半田ボールまたはＴピンを接合して、外部基板、たとえばマザーボードへの接続端子とすることができる。
【０１０５】
以下、本発明にかかる半導体チップ実装用回路基板および半導体モジュールを具体化した種々の実施形態について、添付図面を参照にして説明する。
各実施形態における半導体モジュール１は、半導体チップ３を実装した半導体チップ実装用回路基板２と層間部材２０とを交互に重ね合わせ、最下層にI/O配線基板３０を重ねて一括して加熱プレスすることにより一体化された構造となっている。
【０１０６】
（１） 本発明にかかる半導体チップ実装用回路板２を製造するに当たって、絶縁性樹脂基材５の片面に銅箔６が貼付けられたものを出発材料として用いる。
この絶縁性樹脂基材５は、たとえば、ガラス布エポキシ樹脂基材、ガラス布ビスマレイミドトリアジン樹脂基材、ガラス布ポリフェニレンエーテル樹脂基材、アラミド不織布−エポキシ樹脂基材、アラミド不織布−ポリイミド樹脂基材から選ばれるリジッド（硬質）な積層基材が使用され得るが、ガラス布エポキシ樹脂基材が最も好ましい。
【０１０７】
上記絶縁性樹脂基材５の厚さは、１０〜２００μｍであり、２０〜８０μｍであることが最も好ましく、また銅箔６の厚さは、５〜２５μｍであることが最も好ましい。
【０１０８】
上記絶縁性基材５および銅箔６としては、特に、エポキシ樹脂をガラスクロスに含浸させてＢステージとしたプリプレグと銅箔とを積層して加熱プレスすることにより得られる片面銅張積層板４を用いることが好ましい。
その理由は、銅箔６が後述するようにエッチングされた後の取扱中に、配線パターンやビアホールの位置がずれることがなく、位置精度に優れるからである。
【０１０９】
（２） このような絶縁性基材５の銅箔６が貼付された表面と反対側の表面に、保護フィルム７を貼付する（図１(a)参照）。
この保護フィルム７は、後述する導電性バンプの高さ調整用に使用され、たとえば、表面に粘着層を設けたポリエチレンテレフタレート（ＰＥＴ）フィルムが使用され得る。
【０１１０】
前記ＰＥＴフィルム７は、粘着剤層の厚みが１〜２０μｍ、フィルム自体の厚みが１０〜５０μｍであるようなものが使用される。
【０１１１】
（３） 絶縁性樹脂基材５上に貼付けられたＰＥＴフィルム７の上方からレーザ照射を行って、ＰＥＴフィルム７を貫通して、絶縁性樹脂基材５の表面から銅箔６に達する開口８を形成する（図１(b)参照）。
【０１１２】
このレーザ加工は、パルス発振型炭酸ガスレーザ加工装置によって行われ、そのレーザ照射条件は、パルスエネルギーが０．５〜１００ｍＪ、パルス幅が１〜１００μｓ、パルス間隔が０．５ｍｓ以上、ショット数が３〜５０の範囲内であることが望ましい。
このような加工条件のもとで形成され得る開口８の口径は、５０〜２００μｍであることが望ましい。
【０１１３】
（４） 前記（３）の工程で形成された開口８の内壁面に残留する樹脂残滓を取り除くために、デスミア処理を行う。このデスミア処理としては、プラズマ放電、コロナ放電等を用いたドライデスミア処理が、接続信頼性の確保の点から望ましい。
【０１１４】
（５） 次に、絶縁性樹脂基材５の銅箔６が貼付された表面に、保護フィルム７を貼付けた後、電解銅めっき処理を施して、デスミア処理された開口８内に、電解銅めっき膜を充填してバイアホール９を形成する（図１(c)参照）。
【０１１５】
（６） その後、電解すずめっき処理を施して、レーザ照射によってPETフィルム７に形成された開口内に、電解すずめっき膜を充填し、バイアホール９の真上に位置して、他の回路基板との接続用の第２の導電性バンプ１３を形成する。
【０１１６】
（７） 次いで、絶縁性樹脂基材５の導箔６上に貼付けられたPETフィルム７を剥離させた後、絶縁性樹脂基材５の銅箔６貼付面と反対側の表面に貼付したPETフィルム７上に更にPETフィルム７を貼付し、絶縁性樹脂基材５の銅箔６貼付面に感光性ドライフィルムを貼付し、マスク露光、現像処理によって半導体チップとの電気的接続を行うバンプを形成するための開口部１１を有するめっきレジスト層１０を形成する（図１(ｄ)参照）。
【０１１７】
（８） 上記めっきレジスト層１０に形成した開口部１１内に、電解すずめっき処理によって、電解すずめっき膜を充填して、銅箔６上に半導体チップ実装用の第１の導電性バンプ１２を形成する（図１(e)参照）。その後、めっきレジスト層１０を形成するドライフィルムを剥離させる（図２(f)参照）。
【０１１８】
（９） 次に、銅箔６の不要な部分をエッチング処理によって除去して、配線パターン（配線パターン）１５を形成する。この処理工程においては、先ず、半導体チップ実装用の第１の導電性バンプ１２および銅箔６を覆って、例えば、電着法によってフォトレジスト層１４を形成した（図２(g)参照）後、所定の回路パターンに沿って露光、現像処理する。その後、フォトレジスト層１４によって保護されていない銅箔６部分をエッチング処理することによって、所定の配線パターンを有する配線パターン１５を形成した（図２(h)参照）後、フォトレジスト層１４を除去する。
上記エッチング液としては、硫酸一過酸化水素、過硫酸塩、塩化第二銅、塩化第二鉄の水溶液から選ばれる少なくとも1種の水溶液が望ましい。
【０１１９】
上記配線パターン１５の一部は、後述する層間部材２０の導電性バンプ２６と接続するための導体パッドまたは接続用ランド１５ａに形成され、その内径はバイアホール口径とほぼ同様であるが、その外径は、５０〜２５０μｍの範囲に形成されることが好ましい。
【０１２０】
（１０） 次に、必要に応じて、前記（９）の工程で形成した配線パターン１５の表面を粗化処理して粗化層（図示を省略する）を形成し、その後、絶縁性樹脂基材の銅箔貼付面と反対側の表面からPETフィルム７を剥離させて、半導体チップ実装用回路基板２の製造が完了する（（図２(i)参照）。
この粗化処理は、多層化する際に、接着剤層との密着性を改善し、剥離（デラミネーション）を防止するためである。
【０１２１】
粗化処理方法としては、例えば、ソフトエッチング処理や、黒化（酸化）−還元処理、銅−ニッケルーリンからなる針状合金めっき（荏原ユージライト製：商品名インタープレート）の形成、メック社製の商品名「メックエッチボンド」なるエッチング液による表面粗化がある。
【０１２２】
この実施形態においては、上記粗化層の形成は、エッチング液を用いて形成されるのが好ましく、たとえば、配線パターンの表面を第二銅錯体と有機酸の混合水溶液からエッチング液を用いてエッチング処理することによって形成することができる。かかるエッチング液は、スプレーやバブリングなどの酸素共存条件下で、銅配線パターンを溶解させることができ、反応は、次のように進行するものと推定される。
【０１２３】

式中、Ａは錯化剤（キレート剤として作用）、ｎは配位数を示す。
【０１２４】
この式に示されるように、発生した第一銅錯体は、酸の作用で溶解し、酸素と結合して第二銅錯体となって、再び銅の酸化に寄与する。本発明で用いられる第二銅錯体は、アゾール類の第二銅錯体がよい。この有機酸−第二銅錯体からなるエッチング液は、アゾール類の第二銅錯体および有機酸（必要に応じてハロゲンイオン）を、水に溶解して調製することができる。
【０１２５】
このようなエッチング液は、たとえば、イミダゾール銅(ＩＩ)錯体 １０重量部、グリコール酸 ７重量部、塩化カリウム ５重量部を混合した水溶液から形成される。
【０１２６】
本発明にかかる半導体チップ実装用の回路基板２は、上記（１）〜（１０）の工程にしたがって製造されるが、半導体チップ３は、図２(j)に示すように、回路基板２の中央部において、接着剤１６により固着され、半導体チップ３の出力端子（図示せず）が第１の導電性バンプ１２に埋め込まれることにより、配線パターン１５に電気的に接続される。
すなわち、半導体チップ３を第１の導電性バンプ１２上に実装するには、回路基板２と半導体チップ３との間に、シート状の封止用樹脂を介在させ、例えば、加熱雰囲気下で半導体チップ３の出力端子を第１の導電性バンプ１２に接合させることによって、端子−バンプ間の電気的接続がなされるとともに、半導体チップ３と回路基板２との隙間が樹脂封止されて、半導体チップ３の表面実装が行われ、半導体チップが実装された回路基板が製造される。
【０１２７】
次に、このような半導体チップ実装回路基板に積層される層間部材２０の製造方法について、図３を参照にして説明する。
【０１２８】
（１） 層間部材２０の出発材料としては、半導体チップ実装用回路基板２と同様に、硬質の絶縁性樹脂基材２１を板状に形成したものを用いる。
この絶縁性樹脂基材２１の厚さは、後述する開口部２７内に半導体チップ３を収容する必要性から、半導体チップ実装用回路基板２の上面から半導体チップ３の上面までの高さよりもやや厚く、例えば１３０μｍとし、また、絶縁性樹脂基材２１の上面および下面の面積は、積層の際に対向配置されるプリント基板２の面積とほぼ等しくされている。
【０１２９】
（２） 次いで、上記絶縁性樹脂基材２１の両面に接着層２２を形成し、さらにその上面にＰＥＴフィルム２３を貼付して保護する（図３(b)参照）。その後、PETフィルム２３の上から、半導体チップ実装用回路基板２２の接続用ランド１５aおよび第２の導電性バンプ１３に対応する位置に、例えばパルス発振型炭酸ガスレーザ加工装置によってレーザ照射を行うことにより、絶縁性樹脂基材２１の厚さ方向に貫通する貫通孔２４を形成する（図３(c)参照）。
【０１３０】
（３） 上記貫通孔２４内に、導電性ペースト２５を充填する（図３(d)参照）。この導電性ペーストの充填は、例えばスクリーン印刷によってそれぞれ表側と裏側とから行われる。その後、PETフィルム２３を剥離すると、導電性ペースト２５は、PETフィルム２３の厚さ分だけ、接着層２２の表面および裏面からそれぞれ突出した導体ポスト２６が形成される（図３(e)参照）。
【０１３１】
（４） そして最後に、絶縁性樹脂基材２１の中央部分に、例えばレーザ照射によって、半導体チップ３を収容可能なサイズの開口部２７を形成させて、層間部材２０の製造が完了する（図３(f)参照）。
【０１３２】
上記のように製造された半導体チップ実装回路基板２と層間部材２０とを交互に重ね合わせる（図５(a)参照）。このとき、最上層には、バイアホールが形成されていない半導体チップ実装回路基板２が、半導体チップ３を実装した面を下方に向けて配置され、その下方には層間部材２０が配置され、さらにその下方にはバイアホールが形成された半導体チップ実装回路基板２および層間部材２０が配置され、最下層にはI/O配線基板３０が配置される。
上記最上層の半導体チップ実装用基板２に対面する層間部材２０は、その開口部２７内に半導体チップ実装用回路基板２に実装・固定された導体チップ３を収容し、また、その導体ポスト２６の上側の突出端が、半導体チップ実装用回路基板２の接続用ランド１５aに対面し、導体ポスト２６の下側の突出端が、その下方において隣接する半導体チップ実装用回路基板２の導電性バンプ１３に対面するように重ね合わせられる。そして、さらに下方には、層間部材２０が、その導体ポスト２６の上側の突出端が、上方において隣接する半導体チップ実装用回路基板２の接続用ランド１５aに対面し、導体ポスト２６の下側の突出端が、その下方に位置する最下層のI／Ｏ配線基板３０の導体パッド３１に対面するように重ね合わせられる。
なお、Ｉ／Ｏ配線基板３０は、絶縁性樹脂基板３３の所定の位置にバイアホール３４が形成され、その上下に所定の配線回路（図示せず）および導体パッド３１が形成されたものである。
【０１３３】
次いで、 記のような位置関係で重ね合わせられた半導体チップ実装用基板２、層間部材２０およびI/O配線基板３０を、一括して真空加熱プレスすることによって、層間部材２０の接着剤層２２が硬化して、半導体チップ実装用回路基板２およびＩ／Ｏ配線基板３０と接着され、半導体モジュール１が形成される（図５(b)参照）。
このとき、最上層の半導体チップ実装用基板２の配線パターン５は、隣接する層間部材２０に形成された導体ポスト２６を介して、下方の半導体チップ実装用回路基板２の配線パターンに電気的接続され、さらに下方の層間部材２０に形成された導体ポスト２６を介して、Ｉ／Ｏ配線基板３０の配線パターンに電気的接続される。
また、 Ｉ／Ｏ配線基板３０の下面側のランド３１には、外部基板との接続用の半田ボール３２が形成される。
【０１３４】
以上のように実施形態によれば、層間部材２０に導体ポスト２６を形成する際には、まず絶縁性樹脂基板２１の両面に接着剤層２２を形成させ、この接着剤層２２の表面に保護フィルム２３を貼りつけておく。その後、所定の位置にレーザ加工によって貫通孔２４を形成させ、この貫通孔２４に導電性ペースト２５を充填した後に、保護フィルム２３を剥離する。このため、導体ポスト２６は、保護フィルム２３の厚さ分だけ接着剤層２２の表面から突出するように形成され、これにより、層間部材２０を半導体チップ実装用基板２およびＩ／Ｏ配線基板３０とともに積層する際に、半導体チップ実装用回路基板２の導体パッド１５aと層間部材２０の導体ポスト２６との間の接触、およびＩ／Ｏ配線基板３０の導体パッド３１と層間部材２０の導体ポスト２６との間の接触が、それぞれ接着剤層２２の存在によって阻害されることがないので、導体パッド−導体ポスト間の接続信頼性を高めることができる。
【０１３５】
上述した実施形態では、２枚の半導体チップ実装回路基板２と２枚の層間部材２０とを積層し、さらにI/O配線基板３０を積層して５層に多層化したが、これに限らず、実装する半導体チップのサイズや数量、絶縁性樹脂基材の種類、厚さ等に応じて、６層以上に多層化した半導体モジュールを製造することができることは勿論のことである。
さらに、本発明による半導体モジュールは、上記積層状態に限定されるものではなく、本発明による半導体チップ実装用基板２と層間部材２０とを少なくとも積層し、それに加えて、他の形態のI/O配線基板を組み合わせてもよい。
以下、本発明による半導体モジュールの具体的な実施例について説明する。
【０１３６】
【実施例】
（実施例１）
（１）エポキシ樹脂をガラスクロスに含浸させてＢステージとしたプリプレグと、銅箔とを積層して加熱プレスすることにより得られる片面銅張積層板４を、半導体チップ実装用回路基板２の出発材料として用いる。絶縁性樹脂基材５の厚さは７５μｍ、銅箔１２の厚さは、１２μｍとした（図１(a)参照）。
【０１３７】
（２）このような絶縁性基材５の銅箔６が貼付けられた表面と反対側の表面に、厚さ２２μｍのＰＥＴフィルム７を貼付ける。上記ＰＥＴフィルム７は、厚みが１０μｍの粘着剤層と、厚みが１２μｍのＰＥＴフィルムベースとからなる。
【０１３８】
（３）次いで、ＰＥＴフィルム７の上方から、以下のようなレーザ加工条件でパルス発振型炭酸ガスレーザを照射して、ビアホール形成用の開口８を形成した後、その開口８の開口内壁に残留する樹脂を取り除くために、プラズマクリーニング処理を施した（図１(b)参照）。
【０１３９】
〔レーザ加工条件〕
パルスエネルギー ０．５〜１００ｍＪ
パルス幅 １〜１００μｓ
パルス間隔 ０．５ｍｓ以上
ショット数 ３〜５０
【０１４０】
（４）次いで、絶縁性樹脂基材５の銅箔６が貼付けられた表面に、エッチング保護フィルムとしてのPETフィルム７を貼付けた後、下記組成の電解めっき水溶液で下記めっき条件にて電解銅めっき処理を施して、開口８の内部に電解銅めっきを充填して、口径１５０μｍ、バイアホール間距離５００μｍのバイアホール９を形成した。
【０１４１】
〔電解めっき水溶液〕

〔電解めっき条件〕
電流密度 ２ Ａ／ｄｍ^２
時間 ３０ 分
温度 ２５ ℃
【０１４２】
（５）次に、下記組成の電解めっき水溶液を用いて、下記めっき条件にて電解すずめっき処理を施して、PETフィルム７に形成された開口内に、電解すずめっき膜を充填し、バイアホール８上に、直径１５０μｍ、高さ５μｍ、バンプ間距離５００μｍの第２の導電性バンプ１３を形成した（図１(c)参照）。
【０１４３】
〔電解めっき水溶液〕
硫酸 １０５ ｍｌ／ｌ
硫酸すず（SnSO₄） ３０ ｇ／ｌ
添加剤 ４０ ml／ｌ
〔電解めっき条件〕
電流密度 ２ Ａ／ｄｍ^２
時間 ２０ 分
温度 ２５ ℃
【０１４４】
（６） 絶縁性樹脂基材５の導箔６貼付面に貼付されているPETフィルム７を剥離させた後、絶縁性樹脂基材５の銅箔６貼付面と反対側の表面にさらにPETフィルム７を貼付する。そして、絶縁性樹脂基材５の銅箔６貼付面には、開口１１を有するめっきレジスト層１０を形成した後（図１(d)参照）、下記組成の電解めっき水溶液で下記めっき条件にて電解すずめっき処理を施して、開口１１内に電解すずめっき膜を充填し、銅箔６上に、直径（バンプ径）が８０μｍ、高さが２０μｍ、バンプ間距離（ピッチ）が１４０μｍの第１の導電性バンプ１２を形成した（図１(e)参照）。
【０１４５】
〔電解めっき水溶液〕
硫酸 １０５ ｍｌ／ｌ
硫酸すず（SnSO₄） ３０ ｇ／ｌ
添加剤 ４０ ml／ｌ
〔電解めっき条件〕
電流密度 ４ Ａ／ｄｍ^２
時間 ５０ 分
温度 ２５ ℃
【０１４６】
（７）次いで、めっきレジスト層１０を除去した後（図２(a)参照）、銅箔６の不要な部分をエッチング処理によって除去して、所定の配線パターンを有する配線パターン１５を形成する。
この処理工程においては、先ず、絶縁性樹脂基材５の銅箔６貼付面を覆って、例えば、電着法によってフォトレジスト層１４を形成した（図２(g)参照）後、所定の回路パターンに沿って露光、現像処理する（図２(h)参照）。
その後、フォトレジスト層１４によって保護されていない銅箔６部分をエッチング処理することによって、所定の配線パターンを有する配線パターン１５を形成した後、フォトレジスト層１４を除去する。
上記エッチング液としては、硫酸一過酸化水素、過硫酸塩、塩化第二銅、塩化第二鉄の水溶液から選ばれる少なくとも1種の水溶液が望ましい。
【０１４７】
（８）次いで、配線パターン１５の表面をエッチング液で粗化して粗化層（図示せず）を形成し、その後、銅箔貼付面と反対側の表面からPETフィルム７を剥離させて、半導体チップ実装用回路基板２を製造した（図２(i)参照）。
【０１４８】
（９）前記（８）で得た半導体チップ実装用基板２と半導体チップ３との間に、シート状の封止用樹脂を介在させた状態で、ポッティングにより、第１の導電性バンプ１２に対して半導体チップ３を表面実装して、半導体チップ実装回路基板を作製した（図２(j)参照）。
【０１４９】
（１０）次に、厚さが１３０μｍのガラス布基材エポキシ樹脂を板状に形成してなる絶縁性樹脂基材２１の両面に、厚さ１５μｍの接着剤層２２を形成し、さらにその接着剤層２２の上に、厚さ２３μmの保護フィルム２３を貼付し、以下のようなレーザ加工条件でパルス発振型炭酸ガスレーザを照射して、口径が１００μｍである円柱形の貫通孔２４を形成した（図３(a)〜(c)参照）。
【０１５０】
〔レーザ加工条件〕
パルスエネルギー ０．５〜１００ｍＪ
パルス幅 １〜１００μｓ
パルス間隔 ０．５ｍｓ以上
ショット数 ３〜５０
【０１５１】
（１１） 次に、上記（１０）にて形成した貫通孔２４内に残留する樹脂をクリーニングするために、プラズマ放電によるデスミア処理を施した後、メタルマスクを用いたスクリーン印刷によって、主としてＣｕ粒子からなる導電性ペースト２５を貫通孔２４に充填した（図３(d)参照）。
その後、保護フィルム２３を剥離させると、その保護フィルム２３の厚さ分だけ接着剤層２２の表面から突出する導体ポスト２６が、絶縁性樹脂基材２１の上面および下面に形成される（図３(e)参照）。
【０１５２】
（１２） 最後に、絶縁性樹脂基材のほぼ中央部に、半導体チップ３を収容可能な開口部２７を同じくレーザ照射によって形成して、層間部材２０を作製した（図３(f)参照）。
【０１５３】
（１３） 次に、２枚の半導体チップ実装回路基板２を、２枚の層間部材２０と交互に積層し、さらに下層の層間部材２０の外側に、予め作製されたI/O配線基板３０を積層して（図５(a)参照）、温度１８０℃で加熱するとともに、圧力２ＭＰａでプレスして、すべての回路基板を１度のプレス成形により一体化した。
【０１５４】
（１４）前記（１３）で得た積層体の最下層にあるI/O配線基板３０の導体パッド３１上に、ニッケル−金層（図示を省略する）を形成し、さらに、そのニッケル−金層上には、マザーボードの端子に接続する半田ボール３２を形成して、ＢＧＡ構造を有する半導体モジュール１を作製した（図４(b)参照）。
【０１５５】
（実施例２）
（１） 実施例１の（１）〜（９）と同様の処理を行って、半導体実装用回路基板２を作製した（図１〜図２参照）。
（２）次に、ガラス布基材にエポキシ樹脂を含浸させ、加熱半硬化状態として板状に形成してなる、厚さ１５０μmのプリプレグを層間部材２０の絶縁性樹脂基材２１として用意した（図５(a)参照）。
上記プリプレグからなる絶縁性樹脂基材２１の両面に、厚さが２３μmの保護フィルム２３を貼付し（図５(b)参照）、以下のようなレーザ加工条件で、パルス発振型炭酸ガスレーザを絶縁性樹脂基材２１の下方から照射して、下面側の口径が２５０μｍ、上面側の口径が１００μｍである円錐台形の貫通孔２４を形成した（図５(c)参照）。
【０１５６】
〔レーザ加工条件〕
パルスエネルギー ０．５〜１００ｍＪ
パルス幅 １〜１００μｓ
パルス間隔 ０．５ｍｓ以上
ショット数 ３〜５０
【０１５７】
（３） 上記（２）にて形成した貫通孔２４に、保護膜２３上にメタルマスクを載置したスクリーン印刷によって、主としてＣｕ粒子からなる導電性ペースト２５を充填した（図５(d)参照）。その後、保護フィルム２３を剥離させると、その保護フィルム２３の厚さ分だけ接着剤層２２の表面から突出する導体ポスト２６（突出部２６ａ、２６ｂ）が、絶縁性樹脂基材２１の上面および下面に形成される（図５(e)参照）。これらの導体ポスト２６の突出部２６ａおよび２６ｂの直径は、上記円錐台形の貫通孔２４の口径に対応しており、上部の突出部２６ａが下部の突出部２６ｂよりも小さく形成されている。
【０１５８】
（４）最後に、絶縁性樹脂基材のほぼ中央部に、半導体チップ３を収容可能な開口部２７を、同じくレーザ照射によって形成して、層間部材２０を作製した（図５(f)参照）。
【０１５９】
（５） その後、実施例１の（１３）〜（１４）と同様の処理を行って、ＢＧＡ構造を有する半導体モジュール１を作製した（図６(a)〜(b)参照）。
上記実施例２によれば、層間部材２０に形成される貫通孔２４は、上面側の開口よりも下面側の開口の内径が大きいテーパ状に形成されるため、導体ポスト２６の下面側の突出部２６ｂの口径が、上面側の突出部２６ａの口径よりも大きく形成される。
【０１６０】
したがって、導体ポスト２６のより小さな口径を有する突出部２６ａが、上方の半導体チップ実装用基板２の導体パッド１５ａに接続され、より大きな口径を有する突出部２６ｂが、下方の半導体チップ実装用基板２の第２の導電性バンプ１３に接続されるように、層間部材２０が積層配置されて加熱プレスされる。これにより、積層の際に、プレスにより位置ずれが生じた場合でも、その位置ずれ誤差を吸収することができ、半導体チップ実装用基板２と層間部材２０との間の良好な接続性を確保することができる。
【０１６１】
（実施例３）
（１） 実施例１の（１）〜（９）と同様の処理を行って、半導体実装用回路基板２を作製した。
（２）次に、層間部材２０の出発材料として、板状のガラス布基材エポキシ樹脂により形成される絶縁性樹脂基材２１を用いた（図７(a)参照）。
まず、厚さが１３０μｍの絶縁性樹脂基材２１の両面に、厚さ１５μｍの接着剤層２２を形成し、さらにその接着剤層２２の上に、厚さが２３μmの保護フィルム２３を貼付し（図７(b)参照）、以下のようなレーザ加工条件で、パルス発振型炭酸ガスレーザを絶縁性樹脂基材２１の下方から照射して、段付円筒形の貫通孔２４を形成した。
この貫通孔２４は、下面側においては、口径が２５０μｍの円柱形状の凹部５５からなり、上面側においては、凹部５５の底面から絶縁性樹脂基材２１の厚さ方向に同軸貫通する、口径が１００μｍの円柱形状の貫通孔５６からなり、全体として段付形状をなしている（図７(c)参照）。
【０１６２】
〔凹部５５のレーザ加工条件〕
パルスエネルギー ５〜１５ｍＪ
パルス幅 １〜５０μｓ
パルス間隔 ２ｍｓ以上
ショット数 １〜２
〔貫通孔５６のレーザ加工条件〕
パルスエネルギー ０．５〜５ｍＪ
パルス幅 １〜２０μｓ
パルス間隔 ２ｍｓ以上
ショット数 ３〜１０
【０１６３】
（３） 次に、上記（２）にて形成した段付円筒形状の貫通孔２４内に残留する樹脂をクリーニングするために、プラズマ放電によるデスミア処理を施した後、絶縁性樹脂基材２１の下面の保護膜２３上からスクリーン印刷によって、主としてＡｇ粒子からなる導電性ペースト２５を充填し、さらに絶縁性樹脂基材２１の上面の保護膜２３上からスクリーン印刷によって、同様に導電性ペースト２５を充填した（図７(d)参照）。
その後、各保護フィルム２３を剥離させると、その保護フィルム２３の厚さ分だけ接着剤層２２の表面から突出する導体ポスト２６（突出端部２６ａ、２６ｂ）が、絶縁性樹脂基材２１の上面および下面に形成される（図７(e)参照）。
上記導体ポスト２６の突出部分２６ａおよび２６ｂの直径は、上記円錐台形の貫通孔２４の口径に対応しており、上部の突出部分２６ａが下部の突出部分２６ｂよりも小さく形成されている。
【０１６４】
（４）最後に、絶縁性樹脂基材２１のほぼ中央部に、半導体チップ３を収容可能な開口部２７を、同じくレーザ照射によって形成して、層間部材２０を作製した（図７(f)参照）。
【０１６５】
（５） その後、実施例１の（１３）〜（１４）と同様の処理を行って、ＢＧＡ構造を有する半導体モジュール１を作製した（図８(a)〜(b)参照）。
上記実施例３によれば、層間部材２０に形成される貫通孔２４は、上面側の開口５６よりも下面側の開口５５の内径が大きい段付円柱形状に形成されるため、導体ポスト２６の下面側の突出部分２６ｂの口径が、上面側の突出部分２６ａの口径よりも大きく形成される。
【０１６６】
したがって、実施例２と同様に、導体ポスト２６のより小さな口径を有する突出部分２６ａが、半導体チップ実装用基板２の導体パッド１５ａに接続され、より大きな口径を突出部分２６ｂが、半導体チップ実装用基板２の第２の導電性バンプ１３に接続されるように、層間部材２０が積層配置されて加熱プレスされる。これにより、積層の際に、プレスにより位置ずれが生じた場合でも、その位置ずれ誤差を吸収することができ、半導体チップ実装用基板２と層間部材２０との間の良好な接続性を確保することができる。
【０１６７】
（実施例４）
（１）エポキシ樹脂をガラスクロスに含浸させてＢステージとしたプリプレグと、銅箔とを積層して加熱プレスすることにより得られる片面銅張積層板４を、半導体チップ実装用回路基板２の出発材料として用いる。絶縁性樹脂基材５の厚さは４０μｍ、銅箔１２の厚さは、１２μｍとした。
【０１６８】
（２）このような絶縁性基材５の銅箔６が貼付けられた表面と反対側の表面に、厚さ２２μｍのＰＥＴフィルム７を貼付ける。
上記ＰＥＴフィルム７は、厚みが１０μｍの粘着剤層と、厚みが１２μｍのＰＥＴフィルムベースとからなる。
【０１６９】
（３）次いで、ＰＥＴフィルム７の上方から、以下のようなレーザ加工条件でパルス発振型炭酸ガスレーザを照射して、ビアホール形成用の開口８を形成した後、その開口８の開口内壁に残留する樹脂を取り除くために、プラズマクリーニング処理を施した（図９(a)参照）。
【０１７０】
〔レーザ加工条件〕
パルスエネルギー ０．５〜１００ｍＪ
パルス幅 １〜１００μｓ
パルス間隔 ０．５ｍｓ以上
ショット数 ３〜５０
【０１７１】
（４）次いで、絶縁性樹脂基材５の銅箔６が貼付けられた表面に、エッチング保護フィルムとしてのPETフィルム７を貼付けた後、下記組成の電解めっき水溶液で下記めっき条件にて電解半田めっき処理を施して、開口８の内部に電解半田めっきを充填して、口径１５０μｍ、バイアホール間距離５００μｍのバイアホール９を形成した（図９(b)参照）。
【０１７２】
（電解半田めっき液）
Ｓｎ（ＢＦ_４）_２ ２５ｇ／ｌ
Ｐｂ（ＢＦ_４）_２ １２ｇ／ｌ
添加剤 ５ｍｌ／ｌ
（電解半田めっき条件）
温度 ２０℃
電流密度 ０．４Ａ／ｄｍ^２
【０１７３】
（５） 絶縁性樹脂基材５の銅箔６貼付面と反対側の樹脂面に貼付されているPETフィルム７を剥離させた後、絶縁性樹脂基材５の樹脂面全体に、フェノール樹脂もしくはエポキシ樹脂からなる接着剤層１１を形成し、その後、絶縁性樹脂基材５の銅箔６貼付面に貼付されているPETフィルム７を剥離させた（図９(c）参照）。
【０１７４】
（６） 次いで、接着剤層１１上に厚さ１２μｍの銅箔１３を圧着させて、基板両面に銅箔１３を具備するとともにこれらの銅箔１３がビアホール９内のメッキ導体により電気的に導通された両面銅張積層板１６とする（図９(d)参照）。
【０１７５】
（７） 次に、絶縁性樹脂基材５の上面側の銅箔６上に感光性ドライフィルムを貼付し、マスク露光、現像処理によって半導体チップとの電気的接続を行うバンプを形成するための開口部１１を有するめっきレジスト層１０を形成する（図９(e)参照）。
【０１７６】
（８） 上記絶縁性樹脂基材５の下面側の銅箔６上に保護フィルム７を貼付した状態で、めっきレジスト層１０に形成した開口部１１内に、以下の電解めっき条件にて、電解すずめっき処理を施して、電解すずめっき膜を充填する。その後、めっきレジスト層１０を除去するとともに、保護フィルム７を剥離させと、銅箔６上に半導体チップ実装用の第１の導電性バンプ１２が突出形成される（図１０(f)参照）。
【０１７７】
〔電解めっき水溶液〕
硫酸 １０５ ｍｌ／ｌ
硫酸すず（SnSO₄） ３０ ｇ／ｌ
添加剤 ４０ ml／ｌ
〔電解めっき条件〕
電流密度 ２ Ａ／ｄｍ^２
時間 ２０ 分
温度 ２５ ℃
【０１７８】
（９） 次いで、銅箔６の不要な部分をエッチング処理によって除去して、所定の配線パターンを有する配線パターン１５を両面に形成する。
この処理工程においては、先ず、積層板１６の両面を覆って、例えば、電着法によってフォトレジスト層１４を形成した（図１０(g)参照）後、所定の回路パターンに沿って露光、現像処理する（図１０(h)参照）。その後、フォトレジスト層１４によって保護されていない銅箔６部分をエッチング処理することによって、両面に所定の配線パターンを有する配線パターン１５を形成した後、フォトレジスト層１４を除去する（図１０(i)参照）。
上記エッチング液としては、硫酸一過酸化水素、過硫酸塩、塩化第二銅、塩化第二鉄の水溶液から選ばれる少なくとも1種の水溶液が望ましい。
【０１７９】
上記配線パターン１５の一部は、後述する層間部材２０の導体ポスト２６と接続するための導体パッドまたは接続用ランド１５ａに形成され、その内径はバイアホール口径とほぼ同様であるが、その外径は、５０〜２５０μｍの範囲に形成されることが好ましい。
【０１８０】
（１０） 次に、必要に応じて、前記（９）の工程で形成した配線パターン１５の表面を粗化処理して粗化層（図示を省略する）を形成して、両面に配線パターン１５を有する半導体チップ実装用回路基板４０の製造が完了する。
【０１８１】
（１１） 上記（１０）で得た両面回路基板４０の第１の導電性バンプ１２と半導体チップ３との間に、シート状の封止用樹脂を介在させた状態で、ポッティングにより、第１の導電性バンプ１２に対して半導体チップ３を表面実装した。
【０１８２】
（１２） 次いで、ガラス布基材にエポキシ樹脂を含浸させ、加熱半硬化状態として板状に形成してなる厚さ１３０μｍのプリプレグを絶縁性樹脂基材２１として用いて層間部材２０を形成し、デスミア処理を施さなかった以外は、実施例１の（１０）〜（１４）と同様の処理を行って、ＢＧＡ構造を有する半導体モジュール１を作製した（図１１(a)〜(b)参照）。
【０１８３】
（実施例５）
開口８の内部に電解銅めっきを充填し、その充填深さが絶縁性樹脂基材５の表面と面一になる程度にした後、さらに電解半田めっき処理を施して、電解銅めっきの表面を覆う程度に電解半田めっきで被覆してバイアホール９を形成し、層間部材２０として、板状のガラス布基材エポキシ樹脂により形成される絶縁性樹脂基材２１を用いたこと以外は、実施例４と同様の処理を行って、ＢＧＡ構造を有する半導体モジュール１を作製した。
【０１８４】
上記実施例４および５によれば、半導体チップ実装用基板は、その一方の表面に半導体チップ３を実装する第１の導電性バンプ１２を含んだ配線パターンを形成し、他方の表面にも配線パターンを形成した構成であるため、積層型の半導体モジュールの大型化を回避することができ、薄型で高密度の半導体モジュールが得られる。
【０１８５】
また、上記配線パターンを絶縁性樹脂基材の両面に形成する際に、バイアホール形成用開口に充填する導電性物質を銅より低融点の金属としたことによって、その金属を覆って絶縁性樹脂基材表面に貼り付ける銅箔との接着性が高めることができる。
【０１８６】
（実施例６）
（１）エポキシ樹脂をガラスクロスに含浸させてＢステージとしたプリプレグと、銅箔とを積層して加熱プレスすることにより得られる片面銅張積層板４を、半導体チップ実装用回路基板２の出発材料として用いる。絶縁性樹脂基材５の厚さは４０μｍ、銅箔１２の厚さは、１２μｍとした（図１２(a)参照）。
【０１８７】
（２）次いで、絶縁性樹脂基材５の樹脂面の上方から、以下のようなレーザ加工条件でパルス発振型炭酸ガスレーザを照射して、ビアホール形成用の開口８を形成した後、その開口８の開口内壁に残留する樹脂を取り除くために、プラズマクリーニング処理を施した（図１２(b)参照）。
【０１８８】
〔レーザ加工条件〕
パルスエネルギー ０．５〜１００ｍＪ
パルス幅 １〜１００μｓ
パルス間隔 ０．５ｍｓ以上
ショット数 ３〜５０
【０１８９】
（３）次いで、銅箔６が貼付けられた表面に、エッチング保護フィルムとして厚さ２２μｍのＰＥＴフィルム７を貼付けた後、下記組成の電解めっき水溶液で下記めっき条件にて電解銅めっき処理を施して、開口８の内部に電解銅めっきを充填して、口径１５０μｍ、バイアホール間距離５００μｍのバイアホール９を形成した。
この電解銅めっきは、絶縁性樹脂基材５の表面からわずかに突出する程度に充填されている（図１２(c)参照）。
【０１９０】
〔電解めっき水溶液〕

〔電解めっき条件〕
電流密度 ２ Ａ／ｄｍ^２
時間 ３５ 分
温度 ２５ ℃
【０１９１】
（４）次に、絶縁性樹脂基材５の面上に突出した電解銅めっきの部分を、０．２〜０．４ＭＰａの圧力でプレスすることにより、バイアホール９の直下に平坦な接続用ランド１９を形成する（図１２(d)参照）。
【０１９２】
（５） その後、絶縁性樹脂基材５の導箔６側に貼付されているPETフィルム７を剥離させた後、絶縁性樹脂基材５の銅箔６貼付面と反対側の表面にさらにPETフィルム７を貼付する（図１２(e)参照）。そして、絶縁性樹脂基材５の銅箔６貼付面には、開口１１を有するめっきレジスト層１０を形成した後、下記組成の電解めっき水溶液で下記めっき条件にて電解すずめっき処理を施して、開口１１内に電解すずめっき膜を充填し、銅箔６上に、直径（バンプ径）が８０μｍ、高さが２０μｍ、バンプ間距離（ピッチ）が１４０μｍの第１の導電性バンプ１２を形成した（図１３(f)参照）。
【０１９３】
〔電解めっき水溶液〕
硫酸 １０５ ｍｌ／ｌ
硫酸すず（SnSO₄） ３０ ｇ／ｌ
添加剤 ４０ ml／ｌ
〔電解めっき条件〕
電流密度 ４ Ａ／ｄｍ^２
時間 ５０ 分
温度 ２５ ℃
【０１９４】
（７） 次いで、めっきレジスト層１０を除去した後、銅箔６の不要な部分をエッチング処理によって除去して、所定の配線パターンを有する配線パターン１５を形成する。
この処理工程においては、先ず、絶縁性樹脂基材５の銅箔６貼付面を覆って、例えば、電着法によってフォトレジスト層１４を形成し（図１３(g)参照）、その後、所定の回路パターンに沿って露光、現像処理する（図１３(h)参照）。ついで、フォトレジスト層１４によって保護されていない銅箔６部分をエッチング処理することによって、所定の配線パターンを有する配線パターン１５を形成した後、フォトレジスト層１４を除去する（図１３(i)参照）。
上記エッチング液としては、硫酸一過酸化水素、過硫酸塩、塩化第二銅、塩化第二鉄の水溶液から選ばれる少なくとも1種の水溶液が望ましい。
【０１９５】
（８）次いで、配線パターン１５の表面をエッチング液で粗化して粗化層（図示せず）を形成し、その後、銅箔貼付面と反対側の表面からPETフィルム７を剥離させて、半導体チップ実装用回路基板２を製造した。
【０１９６】
（９）前記（８）で得た回路基板２と半導体チップ３との間に、シート状の封止用樹脂を介在させた状態で、ポッティングにより、第１の導電性バンプ１２に対して半導体チップ３を表面実装して、半導体チップ実装回路基板を作製した。
【０１９７】
（１０）次に、ガラス布基材にエポキシ樹脂を含浸させ、加熱半硬化状態として板状に形成してなる厚さ１３０μｍのプリプレグを絶縁性樹脂基材２１として用いて層間部材２０を形成し、デスミア処理を施さなかった以外は、実施例１の（１０）〜（１４）と同様の処理を行って、ＢＧＡ構造を有する半導体モジュール１を作製した（図１４(a)〜(b)参照）。
【０１９８】
（実施例７）
（１）エポキシ樹脂をガラスクロスに含浸させてＢステージとしたプリプレグと、銅箔とを積層して加熱プレスすることにより得られる片面銅張積層板４を、半導体チップ実装用回路基板２の出発材料として用いる。絶縁性樹脂基材５の厚さは４０μｍ、銅箔１２の厚さは、１２μｍとした。
【０１９９】
（２）次いで、絶縁性樹脂基材５の樹脂面にPETフィルム７を貼付し（図１５(a)参照）、そのPETフィルム７の上方から、以下のようなレーザ加工条件でパルス発振型炭酸ガスレーザを照射して、ビアホール形成用の開口８を形成した後、その開口８の開口内壁に残留する樹脂を取り除くために、プラズマクリーニング処理を施した（図１５(b)参照）。
【０２００】
〔レーザ加工条件〕
パルスエネルギー ０．５〜１００ｍＪ
パルス幅 １〜１００μｓ
パルス間隔 ０．５ｍｓ以上
ショット数 ３〜５０
【０２０１】
（３）次いで、銅箔６が貼付けられた表面に、エッチング保護フィルムとして厚さ２２μｍのＰＥＴフィルム７を貼付けた後、下記組成の電解めっき水溶液で下記めっき条件にて電解銅めっき処理を施して、開口８の内部に電解銅めっきを充填して、口径１５０μｍ、バイアホール間距離５００μｍのバイアホール９を形成するとともに、レーザ照射によって、樹脂面に貼付したPETフィルム７に形成された開口内にも電解銅めっきを充填した（図１５(c)参照）。
【０２０２】
〔電解めっき水溶液〕

〔電解めっき条件〕
電流密度 ２ Ａ／ｄｍ^２
時間 ３５ 分
温度 ２５ ℃
【０２０３】
（４） その後、PETフィルム７を剥離させて、絶縁性樹脂基材５の樹脂面上に突出した電解銅めっきの部分を、０．２〜０．４ＭＰａの圧力でプレスすることにより、バイアホール９の直下に平坦な導体パッドまたは接続用ランド１９を形成した（図１５(d)参照）。
【０２０４】
（５） 次いで、実施例７の上記（５）〜（９）と同様の処理を行って、半導体チップ実装用回路基板２を製造し、その第１の導電性バンプ１２に対して半導体チップ３を表面実装して、半導体チップ実装回路基板を作製した（図１２(e)〜図１３(j)参照）。
【０２０５】
（６） その後、層間部材２０として、板状のガラス布基材エポキシ樹脂により形成される絶縁性樹脂基材２１を用いたこと以外は、実施例７の（１０）と同様の処理を行って、ＢＧＡ構造を有する半導体モジュール１を作製した（図１４(a)〜(b)参照）。
【０２０６】
上記実施例６および７によれば、半導体チップ実装用基板２には比較的接続面積の大きい導体パッド、すなわち接続用ランド１５ａおよび１９が形成され、これらの比較的面積を広く形成できる導体パッドに対して、隣接する層間部材２０に形成された導体ポスト２６が接続されるとともに、Ｉ／Ｏ配線基板３０の導体パッド３１に対して、層間部材２０に形成された比較的接続面積の小さい導体ポスト２６が接続されるので、積層された複数の半導体チップ実装用基板２の配線パターンとＩ／Ｏ配線基板３０の配線パターン間が確実に電気的接続される。したがって、電気的な接続不良を大幅に減少させ、接続信頼性の高い半導体モジュールを製造することができる。
【０２０７】
上記実施例１〜７によって製造された半導体モジュールについて、目視検査と導通検査を行って、物理的および電気的接続性を調べた。
その結果、各層間の電気的接続性および密着性という点では問題がなく、ヒートサイクル条件下においても、１０００サイクルまで半導体チップおよび導体接続部分での剥離やクラックなどは確認されず、抵抗値の上昇も確認されなかった。
【０２０８】
【発明の効果】
以上説明したように、本発明によれば、実装用回路基板の導電性バンプ上に半導体チップを確実に実装した状態で、その半導体チップを収納する開口部を有する層間部材とともに多層化できるので、半導体チップ間の距離の短縮化と電気的接続性の向上を図り、配線抵抗やインダクタンスに起因する不具合を低減することができ、高速で遅延なく電気信号を伝達することができる。また、高密度化、高機能化および薄型化が可能な接続信頼性に優れた半導体モジュールを提供することができる。
【図面の簡単な説明】
【図１】 (a)〜(e)は、本発明の実施例１にかかる半導体チップ実装用回路基板の製造工程の一部を示す図である。
【図２】（ｆ）〜（j）は、同じく実施例１にかかる半導体チップ実装回路基板の製造工程の一部を示す図である。
【図３】 (a)〜(f)は、実施例１における半導体チップ実装回路基板とともに積層される層間部材の製造工程の一部を示す図である。
【図４】 (a)は、実施例１にかかる半導体チップ実装回路基板と層間部材とI/O配線回路とを積層した状態を示す斜視図、(b)は、(a)に示す積層体を加熱プレスして製造した半導体モジュールを示す断面図である。
【図５】 (a)〜(f)は、本発明の実施例２において用いられる層間部材の製造工程の一部を示す図である。
【図６】 (a)は、実施例２にかかる半導体チップ実装回路基板と層間部材とI/O配線回路とを積層した状態を示す斜視図、(b)は、(a)に示す積層体を加熱プレスして製造した半導体モジュールを示す断面図である。
【図７】 (a)〜(f)は、本発明の実施例３において用いられる層間部材の製造工程の一部を示す図である。
【図８】 (a)は、実施例３にかかる半導体チップ実装回路基板と層間部材とI/O配線回路とを積層した状態を示す斜視図、(b)は、(a)に示す積層体を加熱プレスして製造した半導体モジュールを示す断面図である。
【図９】 (a)〜(e)は、本発明の実施例４にかかる半導体チップ実装用回路基板の製造工程の一部を示す図である。
【図１０】 (f)〜(j)は、同じく実施例４にかかる半導体チップ実装用回路基板の製造工程の一部を示す図である。
【図１１】 (a)は、実施例４にかかる半導体チップ実装回路基板と層間部材とI/O配線回路とを積層した状態を示す斜視図、(b)は、(a)に示す積層体を加熱プレスして製造した半導体モジュールを示す断面図である。
【図１２】 (a)〜(e)は、本発明の実施例６にかかる半導体チップ実装用回路基板の製造工程の一部を示す図である。
【図１３】 (f)〜(j)は、実施例６にかかる半導体チップ実装用回路基板の製造工程の一部を示す図である。
【図１４】 (a)は、実施例６にかかる半導体チップ実装回路基板と層間部材とI/O配線回路とを積層した状態を示す斜視図、(b)は、(a)に示す積層体を加熱プレスして製造した半導体モジュールを示す断面図である。
【図１５】 (a)〜(d)は、本発明の実施例７にかかる半導体チップ実装用回路基板の製造工程の一部を示す図である。
【図１６】従来技術によるICパッケージの概略的な側断面図である。
【図１７】 (a)は、従来技術によるICパッケージを実装する基板の概略的な側面図、(b)は、同じく概略的な平面図である。
【符号の説明】
１ 半導体モジュール
２ 半導体チップ実装用基板
３ 半導体チップ
５ 絶縁性樹脂基材
６ 銅箔
７ PETフィルム
８ バイアホール形成用開口
９ バイアホール
１０ めっきレジスト層
１２ 半導体チップ実装用バンプ（第１の導電性バンプ）
１３ 接続用バンプ（第２の導電性バンプ）
１４ フォトレジスト層
１５ 配線パターン
１５ａ 導体パッド（ランド）
１６ 封止樹脂
１９ 導体パッド
２０ 層間部材
２２ 接着剤層
２６ 導体ポスト
２７ 開口部
３０ I/O配線基板
３１ 導体パッド
３２ 半田ボール

Claims (3)

1. 硬質の絶縁性樹脂基材の一面側には、その中央部において半導体チップを実装する第１の導電性バンプが形成され、その第１の導電性バンプから硬質の絶縁性樹脂基材の周辺部に向けて配線パターンが延設され、前記硬質の絶縁性樹脂基材の他面側には、前記配線パターンに達する開口が設けられ、その開口底部寄りに充填された電解銅めっきと、開口端寄りに充填された銅よりも融点が低い金属の電解めっきとの２層から形成されてなるバイアホールが設けられるとともに、そのバイアホールの真上に位置し、かつ、Ｓｎ、Ｐｂ、Ａｇ、Ａｕ、Ｃｕ、Ｚｎ、Ｉｎ、Ｂｉ、半田またはスズ合金から選ばれる少なくとも1種の金属から形成される第２の導電性バンプがバイアホールに電気的に接続されてなることを特徴とする半導体チップ実装用回路基板。
2. 前記硬質の絶縁性樹脂基材の周辺部に向けて延設された配線パターンの一部は、導体パッドの形態に形成されていることを特徴とする請求項１に記載の半導体チップ実装用回路基板。
3. 前記第１の導電性バンプは、Ｓｎ、Ｐｂ、Ａｇ、Ａｕ、Ｃｕ、Ｚｎ、Ｉｎ、Ｂｉ、半田またはスズ合金から選ばれる少なくとも1種の金属から形成されることを特徴とする請求項１または２に記載の半導体チップ実装用回路基板。

Images