[go: up one dir, main page]

JP4396816B2 - Ｉｉｉ族窒化物半導体基板およびその製造方法 - Google Patents

Ｉｉｉ族窒化物半導体基板およびその製造方法 Download PDF

Info

Publication number
JP4396816B2
JP4396816B2 JP2003358350A JP2003358350A JP4396816B2 JP 4396816 B2 JP4396816 B2 JP 4396816B2 JP 2003358350 A JP2003358350 A JP 2003358350A JP 2003358350 A JP2003358350 A JP 2003358350A JP 4396816 B2 JP4396816 B2 JP 4396816B2
Authority
JP
Japan
Prior art keywords
nitride semiconductor
group iii
iii nitride
semiconductor substrate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003358350A
Other languages
English (en)
Other versions
JP2005119921A (ja
Inventor
真佐知 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2003358350A priority Critical patent/JP4396816B2/ja
Publication of JP2005119921A publication Critical patent/JP2005119921A/ja
Priority to US11/431,106 priority patent/US7674699B2/en
Priority to US12/512,549 priority patent/US8207054B2/en
Application granted granted Critical
Publication of JP4396816B2 publication Critical patent/JP4396816B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/04—Pattern deposit, e.g. by using masks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、III族窒化物半導体基板及びその製造方法に関する。
窒化ガリウム（GaN）、窒化インジウムガリウム（InGaN）、窒化ガリウムアルミニウム（AlGaN）等のGaN系化合物半導体は、青色発光ダイオード（LED）やレーザダイオード（LD）用材料として脚光を浴びている。さらに、GaN系化合物半導体の耐熱性、耐環境性等の特徴を活かし、GaN系化合物半導体を用いた電子デバイス用素子の応用開発が始まっている。
一般にGaN系化合物半導体デバイスの製造方法としては、サファイア基板上にGaN系結晶をエピタキシャル成長させる方法が用いられている。しかし、サファイア基板はGaNと格子定数が異なるため、サファイア基板上に直接GaNの単結晶膜を成長させることはできない。この問題を解決するため、サファイア基板上に一旦500℃程度の低温でAlNやGaNのバッファ層を成長させ、低温成長バッファ層で格子の歪みを緩和させてからその上に1000℃程度の高温でGaNを成長させる方法が考案され、広く実用化されている（例えば、特開昭63-188983号（特許文献１）等）。低温成長窒化物層をバッファ層として用いることにより、GaNの単結晶エピタキシャル成長が可能になっている。
しかし、この方法は高温成長するGaN結晶の結晶性は低温成長バッファ層の厚さや結晶性に非常に敏感なため、GaN結晶を再現性よく成長させにくい。また、結晶成長中に成長温度を変更しなければならないため、温度の昇降や安定化に時間がかかる等の問題がある。さらに、低温成長バッファ層を用いることによりサファイア基板上にGaN単結晶をエピタキシャル成長させることは可能になったが、基板と結晶の格子のずれによりGaNに発生する無数の欠陥がGaN系LDを作製する上で障害となることが予想される。
近年、サファイアとGaNの格子定数差に起因して発生する欠陥の密度を低減する方法として、ELO（Epitaxial Lateral Overgrowth）法(Appl. Phys. Lett. 1997年, 第71巻, 第18号, p.2638)、FIELO（Facet-Initiated Epitaxial Lateral Overgrowth）法(Jpn. J. Appl. Phys. 1999年, 第38巻, p.L184)、ペンデオエピタキシー(MRS Internet J. Nitride Semicond. Res. 1999年, 4S1, G3.38)等の成長技術が提案され、結晶性が飛躍的に改善されたGaNエピタキシャルウェハが得られるようになってきている。しかし、ELO法等はフォトリソグラフィ工程、エッチング工程等の煩雑な工程を必要とするという問題がある。またこれらの方法では、数十μm以上の厚いGaN膜を成長させない限りGaN中の転位の分布が不均一になるという問題もある。
最近、HVPE法（ハイドライド気相成長法）等によりGaNの厚膜を基板上に成長させ、そこからGaNの自立基板を切出す方法が開示されている（特開2000-012900号、特開2000-022212号、特開2000-252217号（特許文献２〜４）等）。これらの方法では、いったんGaN基板を製造してから、これを種結晶としてGaN結晶インゴットを成長させる方法が採用されているが、工程を簡略化しGaN基板の製造コストを低減するためには、サファイア基板等の異種基板上にGaNの厚膜をヘテロ成長させ、そこから直接GaNの自立基板を切出す方法が望ましい。しかし、従来の低温成長バッファ層を使った成長法では、下地基板とGaNとの格子定数差に起因する歪の緩和が十分でなく、例えばサファイア基板上にGaNを成長させる場合、100μm程度の厚さに成長させるとGaNが成長中に自然に割れてしまい、GaNの自立基板を切出すのに十分な厚さのGaNを成長させるのが困難である。
金属薄膜を加熱すると微細な孔が形成されて網目構造になることは古くから知られている。例えば、M.L.Gimpl, A.D.McMaster, 及びN.Fuschillo, J. Appl. Phys. 1964年, 第35巻, p.3572（非特許文献１）やL.Bachmann, D.L.Sawner, 及びB.M.Siegel, J. Appl. Phys. 1965年, 第36巻, p.304（非特許文献２）は、加熱によりニッケル、金、銅等の薄膜に網目構造からなる微細孔が形成されることを報告している。このような網目構造は、特に真空蒸着法で形成された薄膜で顕著に見られる。しかし、得られた網目構造の膜を介してIII族窒化物半導体の結晶成長を行う方法は知られていない。
特開平11-195814号、特開2000-049092号、特開2000-323753号（特許文献５〜７）等は、金属チタンや窒化チタン、窒化ジルコニウム、窒化ハフニウム等を介してIII族窒化物半導体結晶を成長させる方法を開示しており、特開2000-323753号（特許文献８）は低温成長バッファ層がなくてもGaN結晶の成長が可能であることを開示している。しかし、これらは低温成長バッファ層を介在させる方が望ましいことを明記しており、窒化チタン等を介在させただけでは、エピタキシャル成長により高品質なGaN結晶を得ることは難しい。
特開2000-114178号（特許文献９）は、高融点金属薄膜からなるマスクを設けてIII族窒化物半導体結晶を成長させる方法を開示している。しかし、このマスクはフォトリソグラフィ技術を駆使して作製されており、その加工精度上の制約からマスクの窓の開口幅は数ミクロンが限界である。このマスクを用いてIII族窒化物半導体結晶を成長させる場合、マスクの窓の中から多数の結晶成長核が発生するため、結晶欠陥を低減する効果は得られるが、低温バッファ層の挿入が不可欠となる。
特開昭63-188983号公報 特開2000-012900号公報 特開2000-022212号公報 特開2000-252217号公報 特開平11-195814号公報 特開2000-049092号公報 特開2000-323753号公報 特開2000-323753号公報 特開2000-114178号公報 M.L.Gimpl, A.D.McMaster, 及びN.Fuschillo, 「ジャーナル・オブ・アプライド・フィジクス（Journal of Applied Physics）」, 1964年, 第35巻, p.3572 L.Bachmann, D.L.Sawner, 及びB.M.Siegel, 「ジャーナル・オブ・アプライド・フィジクス（Journal of Applied Physics）」, 1965年, 第36巻, p.304
従って、本発明の目的は、低温成長バッファ層の形成を必要とせず、成長中の温度変更を必要としないIII族窒化物半導体基板の製造方法を提供することである。また、下地基板上にヘテロ成長したIII族窒化物半導体結晶において、従来よりも下地基板との歪を緩和し、欠陥の少ないIII族窒化物半導体結晶を提供することである。さらに、III族窒化物半導体結晶をヘテロ成長させる際に、下地基板との歪を緩和し、自立基板の切出しが可能な厚膜の結晶成長を可能にするIII族窒化物半導体基板の製造方法を提供することである。
上記目的に鑑み鋭意研究の結果、本発明者らは、各開口部の面積が1×10 -9 m 2 以下の無数の微細な貫通孔が設けられた網目構造の金属膜又は金属窒化物膜を下地基板の直上に形成し、この金属膜又は金属窒化物膜を介してIII族窒化物半導体結晶を成長させることにより、下地基板との歪が緩和され、欠陥の少ないIII族窒化物半導体結晶が得られることを発見し本発明に想到した。
すなわち、本発明の第１のIII族窒化物半導体基板の製造方法は、異種材料からなる下地基板の直上に金属膜を形成する工程、前記金属膜を形成した下地基板に窒素元素を含有するガス雰囲気中、800℃以上で加熱処理を施し、前記金属膜を窒化して金属窒化物膜を形成するとともに、前記金属窒化物膜に前記金属窒化物膜表面から前記下地基板表面まで到達する無数の微細な貫通孔を形成する工程、及び前記加熱処理を施した下地基板上に前記金属窒化物膜を介してIII族窒化物半導体結晶を成長させる工程を含有し、前記貫通孔の各開口部の面積が１×１０ −９ ｍ ２ 以下であり、前記窒素元素を含有するガスは、窒素、アンモニア、ヒドラジン及びジメチルヒドラジンからなる群から選ばれた少なくとも一種と、水素ガスを含有することを特徴とする。
本発明の第２のIII族窒化物半導体基板の製造方法は、異種材料からなる下地基板の直上に金属膜を形成する工程、前記金属膜を形成した下地基板に加熱処理を施し、前記金属膜に前記金属膜表面から前記下地基板表面まで到達する無数の微細な貫通孔を形成する工程、及び前記加熱処理を施した下地基板上に前記金属膜を介してIII族窒化物半導体結晶を成長させる工程を含有し、前記貫通孔の各開口部の面積が１×１０ −９ ｍ ２ 以下であり、前記III族窒化物半導体結晶を成長させる工程を、まずMOVPE法により行い、次いでHVPE法により行うことを特徴とする。
本発明の第３のIII族窒化物半導体基板の製造方法は、異種材料からなる下地基板の直上に金属膜を形成する工程、前記金属膜を形成した下地基板に加熱処理を施し、前記金属膜に前記金属膜表面から前記下地基板表面まで到達する無数の微細な貫通孔を形成する工程、及び前記加熱処理を施した下地基板上に前記金属膜を介してIII族窒化物半導体結晶を成長させる工程を含有し、前記貫通孔の各開口部の面積が１×１０ −９ ｍ ２ 以下であり、前記III族窒化物半導体結晶を１mm以上の厚さに成長させた後、前記III族窒化物半導体結晶の一部を切出してIII族窒化物半導体基板とする。
下地基板はサファイア単結晶からなるのが好ましい。好ましい下地基板としては、六方晶型単結晶の（0001）面、具体的にはサファイア(Al2O3)、酸化亜鉛(ZnO)等の単結晶基板、又は立法晶型単結晶の（111）面、具体的にはシリコン(Si)、砒化ガリウム(GaAs)等の単結晶基板が挙げられる。
下地基板に形成する金属膜は、スカンジウム(Sc)、イットリウム(Y)、チタン(Ti)、ジルコニウム(Zr)、ハフニウム(Hf)、バナジウム(V)、ニオブ(Nb)、タンタル(Ta)、クロム(Cr)、モリブデン(Mo)、タングステン(W)、レニウム(Re)、鉄(Fe)、ルテニウム(Ru)、オスミウム(Os)、コバルト(Co)、ロジウム(Rh)、イリジウム(Ir)、ニッケル(Ni)、パラジウム(Pd)、マンガン(Mn)、銅(Cu)、白金(Pt)及び金(Au)からなる群から選ばれた少なくとも一種からなる膜が好ましい。これらの金属膜は複数の金属からなる多層膜であっても、合金膜であってもよい。
金属膜又は金属窒化物膜は、下地基板表面まで貫通した孔を設けるために200 nmより薄いことが必要である。一方、金属膜又は金属窒化物膜が２nmより薄くなると、加熱処理時に金属膜の一部が破れる等して網目構造の膜を基板全面に均一に形成するのが困難になる。従って、金属膜又は金属窒化物膜の厚さは２〜200 nmが好ましく、10〜100 nmがより好ましい。
III族窒化物半導体結晶を成長させる工程を、III族窒化物半導体結晶の質を高く保つため900℃以上で行うのが好ましく、950℃以上で行うのがより好ましい。結晶成長温度が900℃より低くなると結晶中に欠陥が増え、品質を高く保つことが困難になる。高品質の結晶は無色透明であるが、結晶中に欠陥が増えると黄色〜褐色に着色する現象が観察される。結晶成長温度の上限は結晶の熱分解を避けるため1180℃が好ましい。
金属膜又は金属窒化物膜に設ける貫通孔の各開口部の面積は１×10-9m2以下であり、１×10-15〜１×10-12 m2が好ましい。この貫通孔はIII族窒化物半導体の結晶成長を行う際に、成長初期の核発生サイトを与える役割を担うものであり、１つの貫通孔からなるべく少数の結晶核を発生させるのが好ましく、１つの貫通孔から１つの結晶核を発生させるのが特に好ましい。各開口部の面積が、1×10-9 m2よりも大きくなると、貫通孔の中から多数の結晶核が発生してしまい、多孔膜による歪緩和効果が薄れ、結晶成長中に結晶にクラックが入ったり、多結晶化することが多くなる。一方、各開口部の面積が１×10-16 m2より小さくなると核発生サイトとしての機能を果たさず歪緩和効果が得られない。貫通孔は金属膜又は金属窒化物膜中にほぼ均一に分布しているのが好ましい。これにより、III族窒化物半導体結晶を下地基板上に均一に成長させることができる。貫通孔の分布が不均一だとIII族窒化物半導体結晶の膜厚分布や結晶中の欠陥分布が基板面内で不均一になり、成長中に結晶にクラックが入ったり、多結晶化する原因となる。
金属膜又は金属窒化物膜に設ける貫通孔の開口部の総面積は、下地基板の表面積に対し10〜90面積％が好ましく、30〜70面積％がより好ましい。開口部の総面積が下地基板表面積の10面積％より小さいと、III族窒化物半導体結晶を成長させても結晶の表面が平坦化しなかったり、貫通孔の中以外の場所からも核の発生が起きて、結晶表面が荒れたり多結晶化する可能性が高くなる。一方、貫通孔の開口部面積が90面積％より大きいと多孔膜の形状を維持するのが難しくなり、III族窒化物半導体の単結晶成長を阻害する要因となる。
III族窒化物半導体結晶の膜厚は500 nm以上が好ましく、かつその表面がほぼ平坦化しているのが好ましい。膜厚を500 nm以上にすることにより金属膜又は金属窒化物膜に設けた貫通孔から発生したIII窒化物半導体結晶の初期成長核が隣同士結合して、表面全面を平坦化することができる。III族窒化物半導体結晶の膜厚の上限は特に限定されない。III族窒化物半導体結晶が500 nmより薄いと結晶表面にピットや段差が多数現れ、得られた結晶を用いてデバイスを作製する上で大きな障害となる。
III族窒化物半導体の結晶成長は、MOVPE（Metal Organic Vapor Phase Epitaxy）法又はHVPE（Hydride Vapor Phase Epitaxy）法のいずれか、あるいは両者を組み合わせて行うのが好ましい。特に結晶成長初期は、結晶成長速度が比較的遅く初期成長核の発生が十分に得られるMOVPE法が好ましく、一旦結晶が成長しはじめてからは、大きな結晶成長速度が得られるHVPE法が好ましい。また、両者の長所を組み合わせたMOHVPE法を用いるのも好ましい。
III族窒化物半導体結晶を成長させる工程の結晶成長初期の核の発生を、金属膜又は金属窒化物膜に形成した貫通孔の内部より選択的に生じさせるのが好ましい。金属膜又は金属窒化物膜に設けられた微細な貫通孔はIII族窒化物半導体の結晶成長を行う際に成長初期の核発生サイトを与える役割を担う。即ち、金属膜又は金属窒化物膜と下地基板との間に表面エネルギー差が存在するため、III族窒化物半導体の結晶成長時に金属膜又は金属窒化物膜表面上に到達した原料は、表面マイグレーションで貫通孔の中の下地基板上へと移動し、ここで選択的に結晶成長核を形成する。微細な貫通孔を設けた金属膜又は金属窒化物膜を介してIII族窒化物半導体の結晶成長を行うことにより、下地基板の格子定数によらずにIII族窒化物半導体結晶の初期核発生密度を制御できるようになり、金属膜又は金属窒化物膜を設けない場合に比べて各段に欠陥の発生を抑えた結晶成長ができるようになる。また、微細な貫通孔を有する金属又は金属窒化物膜は、下地基板とIII族窒化物半導体結晶との格子不整合や線膨張係数差に起因して生じる歪を緩和する効果があり、その結果結晶欠陥の発生が少なく、かつ反りの小さなIII族窒化物半導体結晶基板を提供することが可能となる。また、１mm以上の厚膜結晶を成長させても、結晶中にクラックが生じることがなくなる。このため、１mm以上の大型結晶を成長させ、成長したIII族窒化物半導体結晶の一部を切出してIII族窒化物半導体の自立基板を作製することができる。
下地基板の材質や金属の材質によっては、金属膜又は金属窒化物膜上に選択的にIII族窒化物半導体結晶の初期成長核が発生する場合も考えられる。この場合は、上記とは逆に貫通孔の中からは核の発生が起こらず、金属膜又は金属窒化物膜上の限られた領域から結晶核が発生し、金属膜又は金属窒化物膜の微細な孔の上をIII族窒化物半導体結晶がオーバーグロースする形で結晶成長が進み、結果として貫通孔の中から選択的に核発生した場合と同様に、低温バッファ層を用いることなく、高品質な結晶を成長させることができる。この場合、金属膜又は金属窒化物膜に設けられた貫通孔が下地基板とIII族窒化物半導体結晶との格子不整合や線膨張係数差に起因して生じる歪を緩和する働きをする。
本発明のIII族窒化物半導体基板は上記の製造方法により作製することができる。すなわち、本発明の第１のIII族窒化物半導体基板は、異種材料からなる下地基板の直上に、微細な貫通孔が設けられた網目構造の金属膜を介してIII族窒化物半導体結晶が形成されており、前記貫通孔の各開口部の面積が１×１０−９ｍ２以下であり、前記網目構造の金属膜が白金又はタングステンからなることを特徴とする。
上述の通り特許文献５〜８は窒化チタン等を介してIII族窒化物半導体結晶を成長させる方法を開示している。しかしながら、これらの窒化チタン等は介在層とIII族窒化物半導体結晶との格子不整合を小さくすることを目的として使用されている。これに対し本発明の製造方法は、金属膜又は金属窒化物膜に微細孔を設け、その孔にIII族窒化物半導体結晶の核発生サイトを与えることに特徴がある。すなわち、金属膜又は金属窒化物膜とIII族窒化物半導体結晶とは、その界面で連続的に格子接合するわけではない。従って、本発明の製造方法は上記特許文献に記載されている方法のように金属膜又は金属窒化物膜とIII族窒化物半導体結晶との格子の整合性に依存せず、金属膜又は金属窒化物膜の作用効果も異なる。
また特許文献９に記載されているマスクは、本発明の製造方法のように核発生サイトを限定して与えるという作用が期待できない。本発明の製造方法は、金属膜の加熱処理という、フォトリソグラフィ工程を必要としない簡便な方法で微細な孔を有する金属膜又は金属窒化物膜を自己形成するため、低温バッファ層の挿入を必要とせず、III族窒化物半導体結晶の核発生サイトを限定して与えることができる。
本発明によれば、下地基板上に微細な貫通孔を形成した金属膜又は金属窒化物膜を形成するため、この貫通孔を起点にIII族窒化物半導体の結晶成長を開始する。金属膜又は金属窒化物膜に形成された微細な貫通孔は、III族窒化物半導体結晶の成長初期核発生サイトとして機能するとともに、下地基板とIII族窒化物半導体結晶との格子不整合や線膨張係数差に起因して生じる歪を緩和する。そのため、低温成長バッファ層を用いることなく、欠陥密度が低く、かつ反りの少ないIII族窒化物半導体基板を得ることができる。
本発明のIII族窒化物半導体基板は、GaN系デバイス用の基板として広く用いることができる。特にレーザダイオードや高出力発光ダイオード用基板として用いると欠陥密度の低い良質なGaN系結晶が得られるため、高信頼性で高性能なデバイスを製造することが可能となる。
図１は本発明のIII族窒化物半導体基板の一例を示す。サファイア基板１上に微細な貫通孔が設けられた網目構造の金属膜又は金属窒化物膜２’が形成されており、金属膜又は金属窒化物膜２’を介してIII族窒化物半導体結晶層３が形成されている。本発明のIII族窒化物半導体基板の製造方法は、各プロセスやIII族窒化物半導体基板に使用する材料等について様々な構成を採用することができる。金属膜又は金属窒化物膜２’は下地基板（サファイア基板１）の全面に形成するのが好ましい。これにより微細な貫通孔を基板表面の全面にわたって形成でき、III族窒化物半導体結晶層３を均一に成長させることができるとともに、歪みをより効果的に緩和できる。
金属膜又は金属窒化物膜はさらに以下の条件を満たすものが好ましい。
（i）金属膜又は金属窒化物膜の融点、あるいは分解開始温度が、その上に形成するIII族窒化物半導体層の成長温度よりも高く、成長温度において膜の形態を保つことができること。
（ii）III族窒化物半導体層の成長温度における蒸気圧が十分に低く、成長温度において昇華が生じないこと。
（iii）III族窒化物半導体層の成長温度において、窒化物半導体やその原料ガス、成長雰囲気中のガス（アンモニアガスや水素ガス等）と反応せず、結晶配向性が乱れないこと。
（iv）下地基板の配向性を伝達し、下地基板上で六方晶系であれば[0001]軸方向、立方晶系であれば[111]軸方向に配向できること。
以上の条件を満たす金属膜又は金属窒化物膜を形成することにより、結晶品質のより優れたIII族窒化物半導体基板を得ることができる。
金属膜又は金属窒化物膜は単層膜でも二種類以上の膜の積層した複合膜であってもよい。金属窒化物膜の場合、窒化しやすい金属元素からなる金属膜を用い、III族窒化物半導体層成長ガス雰囲気中に晒すことで窒化処理と加熱処理を同時に施すことができる。金属膜を構成する金属元素としては、チタン、タンタル、タングステン等が好ましい。この場合、窒化のための工程は特に設けなくてもよいが、窒化の度合いを制御するための工程を独立に設けてもよい。金属膜を形成する方法としては、蒸着法、スパッタ法、各種CVD法等が利用できる。
金属膜の材料としてチタンを選択する場合、金属膜を窒化し、ほぼ均一な貫通孔を形成するためには加熱処理を700〜1400℃で行うのが好ましく、800〜1200℃で行うのがより好ましい。700℃より低いと窒化反応が十分に進行せず、ほぼ均一な貫通孔を形成することができない。また1400℃を超えると金属窒化物膜が平坦でなくなる。下地基板として窒化物半導体基板又は窒化物半導体エピタキシャルウェハを用いる場合は加熱処理を700〜1200℃で行うのが好ましい。1200℃を超えると単結晶窒化ガリウム層の熱分解が過剰に進行し、金属窒化物膜が剥離するおそれがある。
III族窒化物半導体層の成長法は、MOCVD法（有機金属気相成長法）をはじめとして、MBE法（分子線エピタキシー法）、HVPE法（ハイドライド気相成長法）等、種々の方法を用いることが可能である。III族窒化物半導体のインゴットを得るための厚膜III族窒化物半導体の成長にはHVPE法を用いるのが好ましい。結晶成長速度が速く、厚膜を得るのが容易であるためである。ただしHVPE法に限られず、MOCVD法等の別の方法によっても、複数の成長法（III族窒化物半導体を途中までMOCVD法で成長させ、その後HVPE法でIII族窒化物半導体を厚く成長させる等）を組み合わせて用いてもよい。
III族窒化物半導体層の成長には、不活性ガス又は不活性ガスと水素等との混合ガスをキャリアガスとして用いることができる。不活性ガスとしては、N2、He、Ne、Ar、Kr及びXeからなる群から選ばれた少なくとも一種のガスを用いることができる。III族窒化物層を形成する場合、成長初期にキャリアガスとして窒素等の不活性ガスを用い、その後キャリアガスを水素に切り替えて結晶性に優れた層を成長させることもできる。
下地基板としては種々の材料からなる基板を用いることができる。好ましい基板としては、サファイア、シリコン、SiC、ランガサイト、Al、GaAs等が挙げられる。基板材料としてサファイアを用いる場合、C面、A面、R面等を用いることができる。下地基板にオフ角があっても構わないが、オフ角を１°以内とするのが好ましい。１°以内とすることにより金属膜又は金属窒化物膜の配向性を良好に保ち、III族窒化物半導体層を良好に成長させることができる。
III族窒化物半導体層は種々の半導体層とすることができる。例えば、GaN、AlGaN、InGaN、InAlGaN等の半導体層とすることができる。また、III族窒化物半導体層を形成した後下地基板を剥離除去することにより、III族窒化物半導体の自立基板を得ることができる。本明細書における用語「自立基板」とは、自らの形状を保持できるだけでなく、ハンドリングに不都合が生じない程度の強度を有する基板をいう。下地基板を除去する方法としては、成長後のウェハの空隙を有する部分に応力を加え、機械的に下地基板を剥離する方法、金属元素含有膜またはIII族窒化物半導体層中の空隙部の設けられた領域をエッチング除去して下地基板を剥離する方法等を用いることができる。
本発明のIII族窒化物半導体基板の製造方法は、上記の構成以外にも本発明の目的を損わない範囲で種々の変形を加えてよい。例えば、AlGaN、InGaN等の三元混晶の単結晶自立基板の製造、Mg等をドープしたp型GaN基板の製造等に適用することも可能である。本発明のIII族窒化物半導体基板において、金属膜又は金属窒化物膜に設ける微細孔は、上述の簡便な自己形成手法に限られず、膜形成後フォトリソグラフや電子線描画で形成してもよい。
本発明を以下の実施例によりさらに詳細に説明するが、本発明はそれらに限定されるものではない。
実施例１
図２に示す製造工程に従い以下のIII族窒化物半導体基板を作製した。まず、下地基板として直径２インチの単結晶のサファイア基板１のC面の直上に、厚さ30 nmの金属（Pt）膜２を真空蒸着した。この基板を電気炉に入れ、N2ガス気流中、1150℃で30分間加熱処理を施したところPtの蒸着膜は凝集作用により無数の微細な貫通孔からなる網目構造の金属（Pt）膜２’を自己形成した。この網目構造の金属（Pt）膜２’の表面を電子顕微鏡で観察し、図４に示すように、幅３〜５μmの細長い、場所によって枝分かれを有する貫通孔（各開口部の面積が1×10-9 m2以下）が基板全面にわたってほぼ均一に分布した網目構造を認めた。表面を電子顕微鏡で観察して求めた貫通孔の開口部の総面積は、下地基板の表面積を100面積％としたとき60〜70面積％であった。
網目構造の金属（Pt）膜２’が形成された基板をHVPE炉に入れ、基板温度を1050℃に昇温し、その直上にGaClとNH3を原料とし、SiH2Cl2をドーパントとして、GaN層３を500μmの厚さに成長させた。成長は常圧で行い、キャリアガスとしてはH210体積％およびN290体積％を混合した混合ガスを用いた。また供給ガス中のGaCl分圧及びNH3分圧をそれぞれ８×10-3 atm及び８×10-2 atmとした。以上の工程により図１に示す構造のGaNエピタキシャル成長基板を得た。
得られたGaNエピタキシャル成長基板のX線回折測定を行ったところ、成長したGaN層３が表面を（0001）面とする単結晶になっていることを確認した。また、（0002）及び（10-10）ピークのロッキングカーブの半値幅を測定したところ、それぞれ220秒及び450秒と良好な値を示した。
実施例２
図２に示す製造工程に従い以下のIII族窒化物半導体基板を作製した。まず、下地基板として直径２インチの単結晶のサファイア基板１のC面上に、厚さ20 nmの金属（Ti）膜２をEB蒸着機を用いて真空蒸着した。この基板を電気炉に入れ、H2とNH3の混合ガス気流中、1050℃で30分間加熱処理を施したところ、Tiの蒸着膜は凝集作用により無数の微細な貫通孔からなる網目構造に変化するとともにNH3により窒化されてTiNとなり、網目構造を有する金属窒化物（TiN）膜２’を自己形成した。この網目構造の金属窒化物（TiN）膜２’の表面を電子顕微鏡で観察し、図５に示すように、幅30〜50 nmの細長い、場所によって枝分かれを有する貫通孔（各開口部の面積が1×10-9 m2以下）が基板全面にわたってほぼ均一に分布した網目構造を認めた。また、下地のサファイア基板には特に変化を認めなかった。表面を電子顕微鏡で観察して求めた貫通孔の開口部の総面積は、下地基板の表面積を100面積％としたとき45〜55面積％であった。この基板のX線回折測定を行ったところTiNの回折ピークが観察され、網目構造の金属窒化物（TiN）膜２’は［111］方向に配向した膜であることを確認した。
網目構造の金属窒化物（TiN）膜２’が形成された基板をMOVPE炉に入れ、基板温度を1050℃に昇温し、その上にトリメチルガリウム（TMG）とNH3を原料としてアンドープGaN層３を２μmの厚さに成長させた。
以上の工程により図１に示す構造のGaNエピタキシャル成長基板を得た。得られたGaNエピタキシャル成長基板の表面は鏡面であり、顕微鏡観察によりテラス状のモフォロジが若干観察された以外、概ね平坦で良好な膜であることを確認した。
得られたGaNエピタキシャル成長基板のX線回折測定を行ったところ、成長したGaN層３は表面を（0001）面とする単結晶であることを確認した。また、（0002）及び（10-10）ピークのロッキングカーブの半値幅を測定したところ、それぞれ280秒及び550秒であり、従来の低温成長バッファ層を用いて得られたGaN膜と同等かそれ以上の値を示した。特に（10-10）ピークのロッキングカーブの半値幅が、従来法で成長させた結晶よりも小さい値になるという特長が観察された。これは微細な貫通孔からなる網目構造の膜を介して成長させたGaNの特長である。
得られたGaNエピタキシャル基板の表面を燐酸と硫酸の加熱混合液（250℃）に浸し、エッチピットで転位密度を調べたところ、転位密度は８×107個／cm2と少なく、結晶性の高い基板であることを確認した。
実施例３
MOVPE炉でGaNを結晶成長させる際の結晶成長初期の様子を観察する目的で、実施例２と同じ工程で網目構造の金属窒化物（TiN）膜２’が形成された基板を作製し、MOVPE炉での成長を約５分で中断して急冷し、取り出した試料の表面の様子を電子顕微鏡で観察した。図６に示す通り、GaNはTiNの網目の中から選択的に成長を開始しており、TiNの上でGaNの結晶核が発生している様子は観察されなかった。
実施例４
図3に示す製造工程に従い以下のIII族窒化物半導体基板を作製した。まず、下地基板として直径２インチの単結晶のサファイア基板１のC面上に厚さ25 nmの金属（Ti）膜２をEB蒸着機を用いて真空蒸着した。この基板を電気炉に入れ、H2とNH3の混合ガス気流中、1050℃で30分間加熱処理を施したところ、Tiの蒸着膜は凝集作用により微細な貫通孔からなる網目構造に変化するとともにNH3により窒化されてTiNとなり、網目構造を有する金属窒化物（TiN）膜２’を自己形成した。
網目構造の金属窒化物（TiN）膜２’が形成された基板をHVPE炉に入れ、N2雰囲気中で1040℃まで昇温し、GaNを厚さ約３mmに成長させ、III族窒化物半導体結晶層（HVPE-GaN層）３を形成した。成長原料としてはNH3とGaClを用いた。供給ガス中のＧaCl分圧及びNH3分圧をそれぞれ８×10-3 atm及び5.6×10-2 atmとし、V／III比を７とした。成長は常圧で行い、キャリアガスとしてはH2 10体積％を混合したN2ガスを用いた。この条件でGaNを20μm程度成長させ、次にキャリアガスをH2に切り替え、引き続きGaNを成長させて厚膜GaN層３を得た。
得られたGaNの厚膜エピタキシャルウェハを、一旦ワックスを用いて基台となるセラミック片に貼り付け、ワイヤーソーを用いてGaN表面と平行に切断し、GaN自立単結晶基板４を切出した。得られたGaNの表面は、アズグロウンのモフォロジであるヒロック等が残る状態又はソーマークが残る凹凸状態であるので、ダイアモンド砥粒を用いて研磨し、平坦に仕上げた。その結果鏡面状態を有するGaN自立単結晶基板４を得た。
得られたGaN自立単結晶基板４の表面を燐酸と硫酸の加熱混合液（250℃）に浸し、エッチピットで転位密度を調べたところ、転位密度は１×107個／cm2と非常に少なく、結晶性の高い基板であることを確認した。
実施例５
実施例２で得られたGaNエピタキシャル基板をHVPE炉に入れ、N2雰囲気中で1040℃まで昇温し、GaNを厚さ約15 mmに形成し、III族窒化物半導体結晶層（HVPE-GaN層）３を設けた。成長原料としてはNH3とGaClを用いた。供給ガス中のGaCl分圧及びNH3分圧をそれぞれ８×10-3 atm及び5.6×10-2 atmとし、V／III比を７とした。成長は常圧で行い、キャリアガスとしてはH2 10体積％を混合したN2ガスを用いた。
得られたGaNの厚膜エピタキシャルウェハを、一旦ワックスを用いて基台となるセラミック片に貼り付け、ワイヤーソーを用いてGaN表面と平行に切断し、GaNに自立単結晶基板を切出した。得られたGaNの表面及び裏面は、アズグロウンのモフォロジであるヒロック等の残る状態又はソーマークの残る凹凸状態であるので、ダイアモンド砥粒を用いて研磨し、平坦に仕上げた。その結果鏡面状態を有する単結晶のGaN自立基板を得た。得られたGaN自立基板は無色透明であった。
実施例６
下地基板としてC面を成長面とするサファイア基板の代わりにA面を成長面とするサファイア基板を用いた以外実施例１と同様にしてIII族窒化物半導体基板を作製した。実施例１のC面サファイアを用いた基板に比べ大口径のIII族窒化物半導体基板を容易に得ることができた。
実施例７
GaNを成長させる代わりに窒化アルミニウムガリウム（AlGaN）を成長させた以外実施例１と同様にしてIII族窒化物半導体基板を作製した。AlGaNの成長条件は、基板温度を1060℃とし、成長原料としてTMG、トリメチルアルミニウム（TMA）及びNH3を用い、キャリアガスとしてH2 40体積％及びN2 60体積％を混合した混合ガスを用い、TMG、TMA及びNH3の分圧をそれぞれ6.5×10-7 atm、1.0×10-7 atm及び0.1 atmとした。X線回折測定により、得られた基板は実施例１の基板と同様の単結晶の基板であることを確認した。
実施例８
GaNを成長させる代わりに窒化ガリウムインジウム（InGaN）を成長させた以外実施例１と同様にしてIII族窒化物半導体基板を作製した。InGaNの成長条件は、基板温度を750℃とし、成長原料としてTMG、トリメチルインジウム（TMI）及びNH3を用い、キャリアガスとしてH2 ２体積％及びN2 98体積％を混合した混合ガスを用い、TMG、TMI及びNH3の分圧をそれぞれ6.5×10-7 atm、５×10-8 atm及び0.1 atmとした。X線回折測定により、得られた基板は実施例１の基板と同様の単結晶の基板であることを確認した。
実施例９
金属膜としてPt膜の代わりにニッケル膜、タングステン膜及びモリブデン膜をそれぞれ形成した以外実施例１と同様にしてIII族窒化物半導体基板を作製した。加熱処理したニッケル膜、タングステン膜及びモリブデン膜を電子顕微鏡で観察したところ、実施例１のPt膜と同様の網目構造を認めた。さらに、網目構造の金属膜２’が形成された基板上にGaN層を成長させた基板をX線回折測定したところ、いずれの金属膜を用いた場合もGaN層が単結晶になっていることを確認した。
実施例10
スパッタリング法によりTiN膜を形成した後、フォトリソグラフによりTiN膜の全面に微細孔を形成し、多孔性の金属窒化物（TiN）膜を作製した以外実施例２と同様にしてIII族窒化物半導体基板を作製した。得られた基板は実施例２の基板と同様の結晶性の高い単結晶基板であった。
本発明のIII族窒化物半導体基板の一例を示す概略断面図である。 本発明のIII族窒化物半導体基板の製造方法の一例を示す工程断面図である。 本発明のIII族窒化物半導体基板の製造方法の別の例を示す工程断面図である。 実施例１の網目構造のPt膜の表面を示す走査電子顕微鏡（SEM）写真である。 実施例２の網目構造のTiN膜の表面を示す走査電子顕微鏡（SEM）写真である。 実施例３の網目構造のTiN膜の表面を示す走査電子顕微鏡（SEM）写真である。
符号の説明
１・・・サファイア基板
２・・・金属膜
２’・・・網目構造の金属膜又は金属窒化物膜
３・・・III族窒化物半導体結晶層（GaN層）
４・・・III族窒化物半導体自立結晶基板（GaN自立単結晶基板）


Claims (20)

  1. 異種材料からなる下地基板の直上に金属膜を形成する工程、前記金属膜を形成した下地基板に窒素元素を含有するガス雰囲気中、800℃以上で加熱処理を施し、前記金属膜を窒化して金属窒化物膜を形成するとともに、前記金属窒化物膜に前記金属窒化物膜表面から前記下地基板表面まで到達する無数の微細な貫通孔を形成する工程、及び前記加熱処理を施した下地基板上に前記金属窒化物膜を介してIII族窒化物半導体結晶を成長させる工程を含有し、前記貫通孔の各開口部の面積が１×１０−９ｍ２以下であり、前記窒素元素を含有するガスは、窒素、アンモニア、ヒドラジン及びジメチルヒドラジンからなる群から選ばれた少なくとも一種と、水素ガスを含有することを特徴とするIII族窒化物半導体基板の製造方法。
  2. 異種材料からなる下地基板の直上に金属膜を形成する工程、前記金属膜を形成した下地基板に加熱処理を施し、前記金属膜に前記金属膜表面から前記下地基板表面まで到達する無数の微細な貫通孔を形成する工程、及び前記加熱処理を施した下地基板上に前記金属膜を介してIII族窒化物半導体結晶を成長させる工程を含有し、前記貫通孔の各開口部の面積が１×１０ −９ ｍ ２ 以下であり、前記III族窒化物半導体結晶を成長させる工程を、まずMOVPE法により行い、次いでHVPE法により行うことを特徴とするIII族窒化物半導体基板の製造方法。
  3. 異種材料からなる下地基板の直上に金属膜を形成する工程、前記金属膜を形成した下地基板に加熱処理を施し、前記金属膜に前記金属膜表面から前記下地基板表面まで到達する無数の微細な貫通孔を形成する工程、及び前記加熱処理を施した下地基板上に前記金属膜を介してIII族窒化物半導体結晶を成長させる工程を含有し、前記貫通孔の各開口部の面積が１×１０ −９ ｍ ２ 以下であり、前記III族窒化物半導体結晶を１mm以上の厚さに成長させた後、前記III族窒化物半導体結晶の一部を切出してIII族窒化物半導体基板とすることを特徴とするIII族窒化物半導体基板の製造方法。
  4. 請求項１〜３のいずれかに記載のIII族窒化物半導体基板の製造方法において、前記III族窒化物半導体結晶を成長させる工程を900℃以上で行うことを特徴とするIII族窒化物半導体基板の製造方法。
  5. 請求項１〜４のいずれかに記載のIII族窒化物半導体基板の製造方法において、前記金属膜は、スカンジウム、イットリウム、チタン、ジルコニウム、ハフニウム、バナジウム、ニオブ、タンタル、クロム、モリブデン、タングステン、レニウム、鉄、ルテニウム、オスミウム、コバルト、ロジウム、イリジウム、ニッケル、パラジウム、マンガン、銅、白金及び金からなる群から選ばれた少なくとも一種からなることを特徴とするIII族窒化物半導体基板の製造方法。
  6. 請求項１〜５のいずれかに記載のIII族窒化物半導体基板の製造方法において、前記金属膜又は前記金属窒化物膜の厚さが２〜200 nmであることを特徴とするIII族窒化物半導体基板の製造方法。
  7. 請求項１〜６のいずれかに記載のIII族窒化物半導体基板の製造方法において、前記下地基板がサファイア単結晶からなることを特徴とするIII族窒化物半導体基板の製造方法。
  8. 請求項１〜７のいずれかに記載のIII族窒化物半導体基板の製造方法において、前記III族窒化物半導体が窒化ガリウムであることを特徴とするIII族窒化物半導体基板の製造方法。
  9. 請求項１〜８のいずれかに記載のIII族窒化物半導体基板の製造方法において、前記貫通孔の開口部の総面積が前記下地基板の表面積に対し10〜90面積％であることを特徴とするIII族窒化物半導体基板の製造方法。
  10. 請求項１〜９のいずれかに記載のIII族窒化物半導体基板の製造方法において、前記III族窒化物半導体結晶を成長させる工程の結晶成長初期の核の発生を、前記金属膜又は前記金属窒化物膜に形成した前記貫通孔の内部より選択的に生じさせることを特徴とするIII族窒化物半導体基板の製造方法。
  11. 請求項１〜１０のいずれかに記載のIII族窒化物半導体基板の製造方法において、前記III族窒化物半導体結晶の厚さが500 nm以上であり、かつその表面がほぼ平坦化していることを特徴とするIII族窒化物半導体基板の製造方法。
  12. 請求項１又は３に記載のIII族窒化物半導体基板の製造方法において、前記III族窒化物半導体結晶を成長させる工程をMOVPE法により行うことを特徴とするIII族窒化物半導体基板の製造方法。
  13. 請求項１又は３に記載のIII族窒化物半導体基板の製造方法において、前記III族窒化物半導体結晶を成長させる工程をHVPE法により行うことを特徴とするIII族窒化物半導体基板の製造方法。
  14. 請求項１又は３に記載のIII族窒化物半導体基板の製造方法において、前記III族窒化物半導体結晶を成長させる工程を、まずMOVPE法により行い、次いでHVPE法により行うことを特徴とするIII族窒化物半導体基板の製造方法。
  15. 請求項１に記載のIII族窒化物半導体基板の製造方法において、前記III族窒化物半導体結晶を１mm以上の厚さに成長させた後、前記III族窒化物半導体結晶の一部を切出してIII族窒化物半導体基板とすることを特徴とするIII族窒化物半導体基板の製造方法。
  16. 異種材料からなる下地基板の直上に、微細な貫通孔が設けられた網目構造の金属膜を介してIII族窒化物半導体結晶が形成されており、前記貫通孔の各開口部の面積が１×１０−９ｍ２以下であり、前記網目構造の金属膜が白金又はタングステンからなることを特徴とするIII族窒化物半導体基板。
  17. 請求項１６に記載のIII族窒化物半導体基板において、前記下地基板がサファイア単結晶からなることを特徴とするIII族窒化物半導体基板。
  18. 請求項1６又は１７に記載のIII族窒化物半導体基板において、前記III族窒化物半導体が窒化ガリウムであることを特徴とするIII族窒化物半導体基板。
  19. 請求項１６〜１８のいずれかに記載のIII族窒化物半導体基板において、前記網目構造を有する金属膜の厚さが２〜200 nmであることを特徴とするIII族窒化物半導体基板。
  20. 請求項１６〜１９のいずれかに記載のIII族窒化物半導体基板において、前記III族窒化物半導体層の厚さが500 nm以上あり、かつその表面がほぼ平坦であることを特徴とするIII族窒化物半導体基板。
JP2003358350A 2003-10-17 2003-10-17 Ｉｉｉ族窒化物半導体基板およびその製造方法 Expired - Fee Related JP4396816B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003358350A JP4396816B2 (ja) 2003-10-17 2003-10-17 Ｉｉｉ族窒化物半導体基板およびその製造方法
US11/431,106 US7674699B2 (en) 2003-10-17 2006-05-10 III group nitride semiconductor substrate, substrate for group III nitride semiconductor device, and fabrication methods thereof
US12/512,549 US8207054B2 (en) 2003-10-17 2009-07-30 Group III nitride semiconductor substrate, substrate for group III nitride semiconductor device, and methods of making same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003358350A JP4396816B2 (ja) 2003-10-17 2003-10-17 Ｉｉｉ族窒化物半導体基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2005119921A JP2005119921A (ja) 2005-05-12
JP4396816B2 true JP4396816B2 (ja) 2010-01-13

Family

ID=34614943

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003358350A Expired - Fee Related JP4396816B2 (ja) 2003-10-17 2003-10-17 Ｉｉｉ族窒化物半導体基板およびその製造方法

Country Status (2)

Country Link
US (2) US7674699B2 (ja)
JP (1) JP4396816B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9941442B2 (en) 2014-12-01 2018-04-10 Ngk Insulators, Ltd. Group 13 element nitride crystal substrate and function element
US10000864B2 (en) 2014-12-11 2018-06-19 Ngk Insulators, Ltd. Group 13 element nitride crystal layer and function element
US11473212B2 (en) 2015-12-11 2022-10-18 Ngk Insulators, Ltd. Group 13 (III) nitride thick layer formed on an underlying layer having high and low carrier concentration regions with different defect densities

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8545629B2 (en) 2001-12-24 2013-10-01 Crystal Is, Inc. Method and apparatus for producing large, single-crystals of aluminum nitride
US7638346B2 (en) * 2001-12-24 2009-12-29 Crystal Is, Inc. Nitride semiconductor heterostructures and related methods
US8809867B2 (en) * 2002-04-15 2014-08-19 The Regents Of The University Of California Dislocation reduction in non-polar III-nitride thin films
US20080035052A1 (en) * 2005-02-23 2008-02-14 Genesis Photonics Inc. Method for manufacturing a semiconductor substrate
KR101060289B1 (ko) * 2005-08-25 2011-08-29 가부시키가이샤 토호쿠 테크노 아치 반도체 기판의 제조 방법
JP5281408B2 (ja) * 2005-12-02 2013-09-04 クリスタル・イズ，インコーポレイテッド ドープされた窒化アルミニウム結晶及びそれを製造する方法
KR100661602B1 (ko) * 2005-12-09 2006-12-26 삼성전기주식회사 수직 구조 질화갈륨계 ｌｅｄ 소자의 제조방법
JP2009519202A (ja) * 2005-12-12 2009-05-14 キーマ テクノロジーズ， インク． Ｉｉｉ族窒化物製品及び同製品の作製方法
US7691732B2 (en) 2008-06-18 2010-04-06 Sumitomo Electric Industries, Ltd. Manufacturing method of nitride substrate, nitride substrate, and nitride-based semiconductor device
JP2007191321A (ja) * 2006-01-17 2007-08-02 Sumitomo Electric Ind Ltd 窒化物基板の製造方法と窒化物基板及び窒化物系半導体デバイス
RU2315135C2 (ru) 2006-02-06 2008-01-20 Владимир Семенович Абрамов Метод выращивания неполярных эпитаксиальных гетероструктур на основе нитридов элементов iii группы
JP4187175B2 (ja) * 2006-03-13 2008-11-26 国立大学法人東北大学 窒化ガリウム系材料の製造方法
GB2436398B (en) * 2006-03-23 2011-08-24 Univ Bath Growth method using nanostructure compliant layers and HVPE for producing high quality compound semiconductor materials
US9034103B2 (en) 2006-03-30 2015-05-19 Crystal Is, Inc. Aluminum nitride bulk crystals having high transparency to ultraviolet light and methods of forming them
JP2008066355A (ja) * 2006-09-05 2008-03-21 Sumitomo Electric Ind Ltd ３族窒化物基板の製造方法、３族窒化物基板、エピタキシャル層付き３族窒化物基板、３族窒化物デバイス、エピタキシャル層付き３族窒化物基板の製造方法、および３族窒化物デバイスの製造方法。
JP5261923B2 (ja) * 2006-10-17 2013-08-14 サンケン電気株式会社 化合物半導体素子
JP2009123718A (ja) * 2007-01-16 2009-06-04 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体素子及びその製造方法、ｉｉｉ族窒化物化合物半導体発光素子及びその製造方法、並びにランプ
US9771666B2 (en) 2007-01-17 2017-09-26 Crystal Is, Inc. Defect reduction in seeded aluminum nitride crystal growth
US8323406B2 (en) * 2007-01-17 2012-12-04 Crystal Is, Inc. Defect reduction in seeded aluminum nitride crystal growth
US8080833B2 (en) * 2007-01-26 2011-12-20 Crystal Is, Inc. Thick pseudomorphic nitride epitaxial layers
WO2008094464A2 (en) * 2007-01-26 2008-08-07 Crystal Is, Inc. Thick pseudomorphic nitride epitaxial layers
JP5363996B2 (ja) 2007-02-12 2013-12-11 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア Ａｌ（ｘ）Ｇａ（１−ｘ）Ｎクラッディングフリー非極性ＩＩＩ族窒化物ベースのレーザダイオードおよび発光ダイオード
DE102007010286B4 (de) * 2007-03-02 2013-09-05 Freiberger Compound Materials Gmbh Verfahren zum Herstellen eines Verbindungshalbleiterwerkstoffs, einer III-N-Schicht oder eines III-N-Bulkkristalls, Reaktor zur Herstellung des Verbindungshalbleiterwerkstoffs, Verbindungshalbleiterwerkstoff, III-N-Bulkkristall und III-N-Kristallschicht
US20080290349A1 (en) * 2007-05-24 2008-11-27 Hitachi Cable, Ltd. Compound semiconductor wafer, light emitting diode and manufacturing method thereof
JP5076094B2 (ja) * 2007-06-12 2012-11-21 株式会社 東北テクノアーチ Ｉｉｉ族窒化物単結晶の製造方法、金属窒化物層を有する下地結晶基板、および多層構造ウエハ
US8441018B2 (en) * 2007-08-16 2013-05-14 The Trustees Of Columbia University In The City Of New York Direct bandgap substrates and methods of making and using
JP2009065048A (ja) * 2007-09-07 2009-03-26 Rohm Co Ltd 半導体発光素子およびその製造方法
US8652947B2 (en) * 2007-09-26 2014-02-18 Wang Nang Wang Non-polar III-V nitride semiconductor and growth method
US7558371B2 (en) * 2007-10-18 2009-07-07 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Method of generating X-ray diffraction data for integral detection of twin defects in super-hetero-epitaxial materials
US7969708B2 (en) * 2007-11-01 2011-06-28 Taiwan Semiconductor Company, Ltd. Alpha tantalum capacitor plate
WO2009070625A1 (en) * 2007-11-27 2009-06-04 Nanocrystal, Llc Ultra-low dislocation density group iii - nitride semiconductor substrates grown via nano-or micro-particle film
JP5272390B2 (ja) * 2007-11-29 2013-08-28 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
KR20100097179A (ko) 2007-11-30 2010-09-02 더 리전트 오브 더 유니버시티 오브 캘리포니아 표면을 거칠게하여 높은 광 추출 효율을 갖는 질화물계 발광 다이오드
JP5560528B2 (ja) * 2008-01-28 2014-07-30 住友電気工業株式会社 Ｉｉｉ族窒化物単結晶インゴットの製造方法、及びｉｉｉ族窒化物単結晶基板の製造方法
US8222669B2 (en) * 2008-03-27 2012-07-17 Nitek, Inc. Mixed source growth apparatus and method of fabricating III-nitride ultraviolet emitters
KR101321654B1 (ko) * 2009-03-27 2013-10-23 도와 일렉트로닉스 가부시키가이샤 Ⅲ족 질화물 반도체 성장용 기판, ⅲ족 질화물 반도체 에피택셜 기판, ⅲ족 질화물 반도체 소자 및 ⅲ족 질화물 반도체 자립 기판, 및 이들의 제조 방법
TWI514568B (zh) * 2009-04-08 2015-12-21 Efficient Power Conversion Corp 增強模式氮化鎵高電子遷移率電晶體元件及其製造方法
US20100314551A1 (en) * 2009-06-11 2010-12-16 Bettles Timothy J In-line Fluid Treatment by UV Radiation
JP2011146639A (ja) * 2010-01-18 2011-07-28 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物系半導体素子
JP4865047B2 (ja) * 2010-02-24 2012-02-01 株式会社東芝 結晶成長方法
WO2012003304A1 (en) 2010-06-30 2012-01-05 Crystal Is, Inc. Growth of large aluminum nitride single crystals with thermal-gradient control
KR20120092326A (ko) * 2011-02-11 2012-08-21 서울옵토디바이스주식회사 광 결정 구조를 갖는 비극성 발광 다이오드 및 그것을 제조하는 방법
US8975165B2 (en) 2011-02-17 2015-03-10 Soitec III-V semiconductor structures with diminished pit defects and methods for forming the same
US8962359B2 (en) 2011-07-19 2015-02-24 Crystal Is, Inc. Photon extraction from nitride ultraviolet light-emitting devices
FR2997557B1 (fr) 2012-10-26 2016-01-01 Commissariat Energie Atomique Dispositif electronique a nanofil(s) muni d'une couche tampon en metal de transition, procede de croissance d'au moins un nanofil, et procede de fabrication d'un dispositif
FR2997420B1 (fr) * 2012-10-26 2017-02-24 Commissariat Energie Atomique Procede de croissance d'au moins un nanofil a partir d'une couche d'un metal de transition nitrure obtenue en deux etapes
JP5928366B2 (ja) * 2013-02-13 2016-06-01 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法
JP6048233B2 (ja) * 2013-03-12 2016-12-21 豊田合成株式会社 Ｉｉｉ 族窒化物半導体発光素子
US9614026B2 (en) 2013-03-13 2017-04-04 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration High mobility transport layer structures for rhombohedral Si/Ge/SiGe devices
WO2014151264A1 (en) 2013-03-15 2014-09-25 Crystal Is, Inc. Planar contacts to pseudomorphic electronic and optoelectronic devices
US9096050B2 (en) * 2013-04-02 2015-08-04 International Business Machines Corporation Wafer scale epitaxial graphene transfer
US9574135B2 (en) * 2013-08-22 2017-02-21 Nanoco Technologies Ltd. Gas phase enhancement of emission color quality in solid state LEDs
KR20160138419A (ko) * 2014-03-26 2016-12-05 제이엑스 에네루기 가부시키가이샤 에피택셜 성장용 기판 및 이것을 사용한 발광 소자
US10014383B2 (en) * 2014-12-17 2018-07-03 Infineon Technologies Ag Method for manufacturing a semiconductor device comprising a metal nitride layer and semiconductor device
US9666754B2 (en) 2015-05-27 2017-05-30 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor substrate and substrate for semiconductor growth
KR102378823B1 (ko) 2015-09-07 2022-03-28 삼성전자주식회사 반도체 기판 및 이를 이용한 반도체 발광소자의 제조 방법
CN107039250B (zh) * 2016-02-03 2018-08-21 中晟光电设备（上海）股份有限公司 一种在蓝宝石衬底上生长氮化镓材料的方法、氮化镓材料及其用途

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63188983A (ja) 1987-01-31 1988-08-04 Ricoh Co Ltd 半導体発光装置
JP3444208B2 (ja) 1997-10-10 2003-09-08 豊田合成株式会社 ＧａＮ系の半導体素子
JP3517867B2 (ja) * 1997-10-10 2004-04-12 豊田合成株式会社 ＧａＮ系の半導体素子
US6218207B1 (en) * 1998-05-29 2001-04-17 Mitsushita Electronics Corporation Method for growing nitride semiconductor crystals, nitride semiconductor device, and method for fabricating the same
JP2000049092A (ja) 1998-05-29 2000-02-18 Matsushita Electron Corp 窒化物半導体の結晶成長方法および窒化物半導体装置並びにその製造方法
TW417315B (en) * 1998-06-18 2001-01-01 Sumitomo Electric Industries GaN single crystal substrate and its manufacture method of the same
JP3788041B2 (ja) 1998-06-30 2006-06-21 住友電気工業株式会社 ＧａＮ単結晶基板の製造方法
JP3788037B2 (ja) 1998-06-18 2006-06-21 住友電気工業株式会社 ＧａＮ単結晶基板
US6368733B1 (en) * 1998-08-06 2002-04-09 Showa Denko K.K. ELO semiconductor substrate
JP3826581B2 (ja) 1998-08-06 2006-09-27 昭和電工株式会社 半導体基板および半導体基板の製造方法
JP3658756B2 (ja) 1999-03-01 2005-06-08 住友電気工業株式会社 化合物半導体の製造方法
JP3702721B2 (ja) 1999-03-09 2005-10-05 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子
EP1039555A1 (en) * 1999-03-05 2000-09-27 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device
JP3631724B2 (ja) * 2001-03-27 2005-03-23 日本電気株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
JP3886341B2 (ja) 2001-05-21 2007-02-28 日本電気株式会社 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
JP4117156B2 (ja) * 2002-07-02 2008-07-16 日本電気株式会社 Ｉｉｉ族窒化物半導体基板の製造方法
JP4457576B2 (ja) * 2003-05-08 2010-04-28 住友電気工業株式会社 Ｉｉｉ−ｖ族化合物結晶およびその製造方法
US7723216B2 (en) * 2006-05-09 2010-05-25 The Regents Of The University Of California In-situ defect reduction techniques for nonpolar and semipolar (Al, Ga, In)N
GB0702560D0 (en) * 2007-02-09 2007-03-21 Univ Bath Production of Semiconductor devices
DE102010011895B4 (de) * 2010-03-18 2013-07-25 Freiberger Compound Materials Gmbh Verfahren zur Herstellung eines semipolaren Gruppe III-Nitrid-Kristalls, Substrat, freistehendes semipolares Substrat und Verwendung der Substrate

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9941442B2 (en) 2014-12-01 2018-04-10 Ngk Insulators, Ltd. Group 13 element nitride crystal substrate and function element
US10000864B2 (en) 2014-12-11 2018-06-19 Ngk Insulators, Ltd. Group 13 element nitride crystal layer and function element
US11473212B2 (en) 2015-12-11 2022-10-18 Ngk Insulators, Ltd. Group 13 (III) nitride thick layer formed on an underlying layer having high and low carrier concentration regions with different defect densities

Also Published As

Publication number Publication date
US20090289330A1 (en) 2009-11-26
US7674699B2 (en) 2010-03-09
JP2005119921A (ja) 2005-05-12
US8207054B2 (en) 2012-06-26
US20060270200A1 (en) 2006-11-30

Similar Documents

Publication Publication Date Title
JP4396816B2 (ja) Ｉｉｉ族窒化物半導体基板およびその製造方法
JP3631724B2 (ja) Ｉｉｉ族窒化物半導体基板およびその製造方法
JP4117156B2 (ja) Ｉｉｉ族窒化物半導体基板の製造方法
JP3886341B2 (ja) 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
JP4088111B2 (ja) 多孔質基板とその製造方法、ＧａＮ系半導体積層基板とその製造方法
JP3821232B2 (ja) エピタキシャル成長用多孔質基板およびその製造方法ならびにｉｉｉ族窒化物半導体基板の製造方法
JP4816277B2 (ja) 窒化物半導体自立基板及び窒化物半導体発光素子
KR100401898B1 (ko) 결정 성장용 기판 및 이를 이용한 기판 제조방법
TWI390587B (zh) GaN single crystal growth method, GaN substrate manufacturing method, GaN-based element manufacturing method, and GaN-based element
US8216869B2 (en) Group III nitride semiconductor and a manufacturing method thereof
US20080150086A1 (en) Nitride based semiconductor device and process for preparing the same
KR101503618B1 (ko) Iii족 질화물 반도체 소자 제조용 기판의 제조 방법, iii족 질화물 반도체 자립 기판 또는 iii족 질화물 반도체 소자의 제조 방법, 및 iii족 질화물 성장용 기판
JP4768759B2 (ja) Ｉｉｉ族窒化物半導体基板
JP2023532799A (ja) 窒化された界面層を有する半導体基板
US6946308B2 (en) Method of manufacturing III-V group compound semiconductor
US8736025B2 (en) III-nitride semiconductor growth substrate, III-nitride semiconductor epitaxial substrate, III-nitride semiconductor element, III-nitride semiconductor freestanding substrate all having improved crystallinity
JP2010251743A (ja) Ｉｉｉ族窒化物半導体成長用基板、ｉｉｉ族窒化物半導体自立基板、ｉｉｉ族窒化物半導体素子、ならびに、これらの製造方法
US6844574B1 (en) III-V compound semiconductor
WO2011111647A1 (ja) 窒化物系化合物半導体基板の製造方法、窒化物系化合物半導体基板及び窒化物系化合物半導体自立基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080611

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090701

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090828

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090930

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121030

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091013

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131030

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees