JP4286497B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4286497B2 JP4286497B2 JP2002208643A JP2002208643A JP4286497B2 JP 4286497 B2 JP4286497 B2 JP 4286497B2 JP 2002208643 A JP2002208643 A JP 2002208643A JP 2002208643 A JP2002208643 A JP 2002208643A JP 4286497 B2 JP4286497 B2 JP 4286497B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- metal layer
- protective film
- semiconductor substrate
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dicing (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に、ＬＳＩチップ等の半導体装置を製造するにあたり薄化されたシリコンウエハ等の半導体基板の取扱いを容易に行うのに有用な技術に関する。
【０００２】
【従来の技術】
従来、半導体装置の製造においてその基板として用いられているシリコンウエハは、その厚さが２００μｍ程度以上と比較的厚かったため、その取扱い（めっき加工やスパッタリング、蒸着等による金属層の形成、各チップ単位に分割する処理（「ダイシング」ともいう。）など）も比較的容易であり、また、特定の用途（アンテナ効果を有するシリコンチップ等）に供する場合には、当該チップにシールド機能をもたせるためにシリコンウエハの裏面に金属層を形成した加工も可能であった。
【０００３】
その一方で、最近の半導体装置（デバイス）の高密度化及び薄型化の要求に伴い、これに応えるために様々な方法が提案されている。その１つの方法として、例えば、シリコンウエハのそれぞれデバイスとして分割されるべき各領域毎に、所要の深さで穴を明けてこの穴をめっき等により導体で充填し、さらにシリコンウエハの表面に、当該導体に電気的に接続されるように所望のデバイスパターン（回路パターン、配線パターン等を含む）を形成した後、当該デバイスパターンをポリイミド樹脂等からなる絶縁膜で被覆し、次にシリコンウエハの裏面をバックグラインド法等により研磨し、当該ウエハを所定の厚さ（５０μｍ程度）に薄化する一方で、当該導体を露出させた後、当該ウエハを各チップ単位にダイシングして個々のデバイスとする方法がある。この方法では、ダイシングを行う前の段階で、シリコンウエハの裏面（導体が露出している側の面）に金属バンプ等の外部接続端子が接合されたり、あるいは、当該デバイスにシールド機能をもたせるためにシリコンウエハの裏面に金属層が形成されたりする。
【０００４】
また、ダイシングを行うに際しては、通常、ダイサー等の機械的な手段が用いられる。
【０００５】
【発明が解決しようとする課題】
上述したように従来のシリコンウエハの厚さは比較的厚かったためその取扱いも比較的容易であったが、最近の薄型化の要求に伴いシリコンウエハを薄化する処理が行われるようになってくると、薄化されたシリコンウエハをそのままの状態で取扱うことは、技術的に非常に難しい。薄化されたシリコンウエハの取扱い中にクラックが生じたり、場合によっては割れてしまったり、あるいはシリコンウエハが反ってしまったりするおそれがあるからである。
【０００６】
つまり、薄化されたシリコンウエハに損傷を与えることなくその取扱い（めっき加工等による金属層の形成や、各チップ単位のダイシングなど）を行うことが非常に困難であるといった課題があった。
【０００７】
また、従来の技術ではダイサー等の機械的な手段によってダイシングを行っていたため、例えばマイクロチップ等のサブミリオーダーの極小デバイスを製造する場合、そのシリコンウエハにおける各デバイス間のダイシング間隔が非常に狭いこともあって、ダイシングを完了するまでに相当の時間がかかり、またコストアップにつながるため、現実的ではなかった。
【０００８】
この場合、シリコンウエハの厚さが比較的厚ければ、その厚い分だけダイシングに要する時間が更に長くなるといった不利があり、一方、シリコンウエハが所定の厚さに薄化されていれば、ダイシングの最中にその機械的衝撃によってシリコンウエハにクラックが生じたり、あるいは割れてしまったりするおそれがあるため、ダイシングに際しては細心の注意を必要とし、技術的に難しいといった不利がある。
【０００９】
本発明の目的は、上記の従来技術における課題に鑑み、高密度化及び薄型化を意図した半導体装置を製造するにあたり、薄化された半導体基板の取扱いを容易に行えるようにすると共に、その半導体基板のダイシングを短時間で行えるようにすることにある。
【００１０】
【課題を解決するための手段】
上記の従来技術の課題を解決するため、本発明の一形態によれば、所定の厚さに薄化された半導体基板のそれぞれ半導体装置として分割されるべき各素子形成領域が画定されている側の面に保護フィルムが貼着された保護フィルム付半導体基板を、該保護フィルムが貼着されている側と反対側の面のみを露出させて外部から気密封止するように治具に固定保持する工程と、前記治具によって固定保持された保護フィルム付半導体基板の露出している側の全面に金属層を形成する工程と、レーザにより、前記金属層の、前記各素子形成領域を区分けする境界部分に対応する部分を除去する工程と、前記境界部分に対応する部分が除去された金属層をマスクとして利用したドライエッチング又はウエットエッチングにより、当該金属層の除去された部分に沿って前記半導体基板をそれぞれ１つの素子形成領域が含まれるように各半導体装置に分割する工程とを含むことを特徴とする半導体装置の製造方法が提供される。
【００１１】
この形態に係る半導体装置の製造方法によれば、所定の厚さに薄化された半導体基板の取扱い（裏面へのめっき等の金属層の形成や、各半導体装置（チップ）単位の分割（ダイシング）など）を行うに先立ち、その半導体基板の各素子形成領域が画定されている側の面を保護フィルムで覆った保護フィルム付半導体基板を、その裏面（保護フィルムが貼着されている側と反対側の面）のみを露出させて外部から気密封止するように治具に固定保持しているので、その薄化された半導体基板に損傷を与えることなくその取扱いを容易に行うことができる。
【００１２】
また、保護フィルム付半導体基板の露出している側の全面に形成された金属層の、各素子形成領域を区分けする境界部分に対応する部分をレーザで除去した後、その境界部分に対応する部分が除去された金属層をマスクとして利用したエッチングにより、前記半導体基板を各半導体装置（チップ）単位に分割している（ダイシング）。つまり、各半導体装置（チップ）単位のダイシングを、従来の技術において用いられていたようなダイサー等の機械的な手段ではなく、レーザによって除去されていない部分（つまり、各チップ単位に分割されるべき各素子形成領域に対応する部分）の金属層をエッチングレジストとして用いたドライエッチング又はウエットエッチングによって行っているので、短時間で一括ダイシングを行うことが可能となる。
【００１３】
このように、薄化された半導体基板を短時間で一括ダイシングすることが可能になることで、マイクロチップなど今後の新しい半導体チップ製造技術に拍車がかかることが期待される。
【００１６】
また、上記の形態に係る半導体装置の製造方法において、前記半導体基板を各半導体装置に分割する工程の後に、レーザにより、各半導体装置の露出している各金属層をそれぞれ所要の回路素子の形状にパターニングする工程を含むようにしてもよい。
【００１７】
この形態によれば、上記の形態に係る半導体装置の製造方法によって得られた効果に加えて、更に、ダイシングを行った後にレーザにより各半導体装置の金属層をそれぞれ所要の形状にパターニングするようにしているので、パターニングする形状に応じてインダクタンスやアンテナ等として利用することができる。このことは、各半導体装置内に形成されるパターン面積を減らすことにつながる。
【００１９】
【発明の実施の形態】
図１は本発明に係る半導体装置の製造方法を実施する際に使用する治具の一構成例を模式的に示したものである。
【００２０】
図示のように、治具１０は、処理対象物を載せて保持する下側パーツ１１と、この下側パーツ１１と協働して処理対象物を上方から押えて保持する上側パーツ１２と、処理対象物を挟み込んで保持する両パーツ１１，１２をその周面方向から固定する治具クランプ１３とから構成されている（図１（ｃ）参照）。
【００２１】
ここでいう処理対象物とは、後述するように、シリコンウエハ２１（図中、破線で示す部分）の回路パターン、配線パターン等のデバイスパターンが作り込まれている側の面（すなわち、最終的に半導体装置（チップ）として分割されるべき各々の素子形成領域が画定されている側の面）に保護フィルムを貼着したもの（以下、便宜上、「保護フィルム付ウエハ」という。）を指す。
【００２２】
下側パーツ１１及び上側パーツ１２は、それぞれステンレス鋼（ＳＵＳ）等からなり、各々の表面はテフロン［登録商標］加工されている。下側パーツ１１は、図１（ａ）に示すように円形状に成形されており、その周面に沿って近傍にシリコーンゴムやテフロン等からなるパッキンＰ１がリング状に配設されている。このパッキンＰ１（リング）の大きさは、シリコンウエハ２１のサイズよりも若干大きめに選定されている。一方、上側パーツ１２は、図１（ｂ）に示すようにリング状に成形されており、そのリングの外径は下側パーツ１１の外径と同じであり、またリングの内径によって画定される開口部の大きさは、シリコンウエハ２１のサイズよりも小さめに選定されている。さらに、上側パーツ１２の内周面に沿って近傍に同様の材料からなるパッキンＰ２がリング状に配設されている。
【００２３】
このように構成された治具１０（１１〜１３）に保護フィルム付ウエハをセットする方法について、図２を参照しながら説明する。
【００２４】
先ず、図２（ａ）に示すように、下側パーツ１１のパッキンＰ１が形成されている側の面に粘着剤（図示せず）を塗布し、保護フィルム付ウエハ２０の保護フィルム２２が貼着されている側の面を下にして、粘着剤により下側パーツ１１の所定の位置に保護フィルム付ウエハ２０を固定化する。このように粘着剤を使用して保護フィルム付ウエハ２０を固定化することで、保護フィルム付ウエハ２０の両面（シリコンウエハ２１側と保護フィルム２２側）の熱膨張係数の違いに起因して当該ウエハが反ってしまう可能性を排除することができる。
【００２５】
次に、上側パーツ１２のパッキンＰ２がシリコンウエハ２１の周面に当接し、かつ、下側パーツ１１のパッキンＰ１が上側パーツ１２の周面に当接するように両パーツ１１，１２の位置合せを行った後、保護フィルム付ウエハ２０を保持した両パーツ１１，１２を周面方向から挟み込むようにして複数個（図２（ｂ）の例示では４個）の治具クランプ１３で堅固に固定保持する。これによって、保護フィルム付ウエハ２０は、シリコンウエハ２１の裏面（デバイスパターンが作り込まれている側の面と反対側の面）のみが外部に露出する。つまり、保護フィルム付ウエハ２０は、そのシリコンウエハ２１の裏面を除き、両パーツ１１，１２の各パッキンＰ１，Ｐ２によって外部から気密封止されたことになる。
【００２６】
以下、第１の実施形態に係る半導体装置の製造方法について、その製造工程を順に示す図３及び図４を参照しながら説明する。
【００２７】
先ず最初の工程では（図３（ａ）参照）、５０μｍ程度の厚さに薄化されたシリコンウエハ２１のデバイスパターンが作り込まれている側の面（図示の例では下側の面）に、厚さが１００μｍ〜１ｍｍ程度の保護フィルム２２を貼着した保護フィルム付ウエハ２０を、図２を参照して説明した方法により治具１１〜１３にセットする。
【００２８】
保護フィルム２２には、例えば、エポキシ樹脂やポリイミド樹脂等からなる樹脂フィルム、あるいはＰＥＴ（ポリエチレンテレフタレート）等のプラスチックフィルムなどで構成されるシート状の支持体の片面に、アクリル系、ゴム系などの粘着剤（未硬化状態にある樹脂）を塗布したものが用いられる。あるいは、保護フィルム２２の別の形態として、１００μｍ〜３００μｍ程度の比較的厚いシリコンウエハをバックグラインド法等の機械研磨によって薄化する際にシリコンウエハを保護するためにその片面（研磨される側と反対側の面）に貼着されるバックグラインド保護テープ（以下、「ＢＧテープ」ともいう。）をそのまま用いてもよい。
【００２９】
この保護フィルム２２は、薄化されたシリコンウエハ２１の本工程以降での取扱いを行い易くするためのものであり、また、取扱い中のシリコンウエハ２１の破損を防ぐためのものである。
【００３０】
次の工程では（図３（ｂ）参照）、保護フィルム付ウエハ２０の露出しているシリコンウエハ２１の裏面に、無電解めっきにより、金属層２３を形成する。
【００３１】
すなわち、図示のようにめっき槽４１に無電解ニッケル（Ｎｉ）めっき液４２（Ｎｉイオンと還元剤を含む溶液）を入れたものを用意し、前の工程で治具１１〜１３にセットされた保護フィルム付ウエハ２０をめっき槽４１中に浸漬し、無電解Ｎｉめっき液４２の中で酸化還元反応を起こさせ、還元剤が酸化されると同時にＮｉイオンがＮｉに還元されるようにして、Ｎｉをシリコンウエハ２１の裏面上に析出させることで、無電解Ｎｉめっき層（金属層２３）を厚さ０．２μｍ〜０．４μｍ程度に形成する。無電解Ｎｉめっき液４２としては、例えば、メルテックス社製の無電解Ｎｉめっき液：メルプレートＮＩ−８６７が好適に用いられる。
【００３２】
なお、この無電解Ｎｉめっき層２３は、下地のシリコン（Ｓｉ）ウエハ２１と次の工程で形成する金属層との密着性を高めるために形成されるものである。
【００３３】
金属層２３（無電解Ｎｉめっき層）を形成した後、保護フィルム付ウエハ２０を治具にセットした状態でめっき槽４１から取り出す。
【００３４】
次の工程では（図３（ｃ）参照）、前の工程で形成された金属層２３（無電解Ｎｉめっき層）上に、無電解めっきにより、さらに金属層２４を形成する。この金属層２４の形成は、下地層の金属（この場合、Ｎｉ）との置換による「置換めっき」処理によって行う。
【００３５】
すなわち、図示のようにめっき槽４３に無電解金（Ａｕ）めっき液４４（Ａｕイオンと還元剤を含む溶液）を入れたものを用意し、前の工程で保護フィルム付ウエハ２０のシリコンウエハ２１の裏面に無電解Ｎｉめっき層２３を形成したものをめっき槽４３中に浸漬し、下地金属イオン（Ｎｉイオン）が酸化溶解するのと交換に、無電解Ａｕめっき液４４中のＡｕイオンがＡｕに還元されるようにして、Ａｕを無電解Ｎｉめっき層２３上に析出させることで、無電解Ａｕめっき層（金属層２４）をごく薄く（０．０５μｍ以下に）形成する。無電解Ａｕめっき液４４としては、例えば、メルテックス社製の無電解Ａｕめっき液：メルプレートＡＵ−６０１が好適に用いられる。
【００３６】
なお、この無電解Ａｕめっき層２４は、シリコンウエハ２１の裏面に形成する金属層（Ｎｉ／Ａｕ）全体としての電気抵抗を下げるために形成されるものである。
【００３７】
また、本工程では０．０５μｍ以下のごく薄い金属層２４（無電解Ａｕめっき層）を置換めっき処理によって形成しているが、さらに厚く形成する場合には、別途、図３（ｃ）の工程で行ったような無電解Ａｕめっき処理を施す。
【００３８】
金属層２４（無電解Ａｕめっき層）を形成した後、保護フィルム付ウエハ２０を治具にセットした状態でめっき槽４３から取り出す。
【００３９】
次の工程では（図４（ａ）参照）、レーザによるトリミングにより、２層構造の金属層（無電解Ｎｉめっき層２３／無電解Ａｕめっき層２４）のパターニングを行う。すなわち、レーザにより、金属層２３，２４の所定の部分を除去する。この除去すべき所定の部分は、最終的に半導体装置（チップ）として分割されるべきシリコンウエハ２１の各素子形成領域を区分けする境界部分に対応する部分（図６（ｂ）においてＳＰで示す部分）である。レーザとしては、例えばＵＶ−ＹＡＧレーザ、エキシマレーザ等が用いられる。
【００４０】
次の工程では（図４（ｂ）参照）、ドライエッチング（本実施形態ではプラズマエッチング）により、前の工程で除去された金属層２３，２４の所定の部分、すなわち各素子形成領域を区分けする境界部分に沿ってシリコンウエハ２１をそれぞれ１つの素子形成領域が含まれるように個々の半導体装置（チップ）単位に分割する（ダイシング）。プラズマ放電に供するガスとしては、主として酸素（Ｏ2 ）、窒素（Ｎ2 ）、水素（Ｈ2 ）等が用いられるが、エッチングレートを上げるためには、上記のガスにＣＦ4 、ＳＦ6 等の反応性ガスを混合したものが用いられる。
【００４１】
これによって、各半導体装置（チップ）が保護フィルム２２に貼着された状態で分離されたことになる。
【００４２】
なお、本工程では各半導体装置単位のダイシングをプラズマエッチングによって行っているが、このプラズマエッチング以外にも、例えばアルゴン（Ａｒ）イオン等のイオンビームを用いたエッチング（イオンビームエッチング）によってダイシングを行うことも可能である。あるいは、かかるドライエッチングに代えて、酸、アルカリ、有機溶剤などの溶液を用いたウエットエッチングによってダイシングを行うことも可能である。
【００４３】
この場合、留意すべき点は、各半導体装置単位のダイシングを行うにあたり、各半導体装置を保持している保護フィルム２２が分割される前に（つまり、保護フィルム２２が完全に切断された状態となる前の段階で）、プラズマエッチング等の処理を終了させることである。
【００４４】
本工程の後、各半導体装置単位にダイシングされた保護フィルム付ウエハ２０を、治具１１〜１３から取り外す。
【００４５】
最後の工程では（図４（ｃ）参照）、各半導体装置単位にダイシングされた保護フィルム付ウエハ２０から保護フィルム２２を剥離する。つまり、保護フィルム２２から各半導体装置（チップ）３０を取り外す。各々の半導体装置３０は、それぞれ対応する素子形成領域を含むシリコン基板２１ａと、このシリコン基板２１ａの裏面に形成されたＮｉ／Ａｕの金属層２３ａ，２４ａとから構成されている。なお、シリコンウエハの周囲部分から作製された半導体装置（図中、３１で示す部分）については、不良チップとして取り除く。
【００４６】
以上説明したように、第１の実施形態に係る半導体装置の製造方法によれば、薄化されたシリコンウエハ２１の取扱い（ウエハの裏面への金属層２３，２４の形成や、各半導体装置（チップ）３０単位のダイシングなど）を行うに先立ち、図３（ａ）に示したようにシリコンウエハ２１のデバイスパターンが作り込まれている側の面を保護フィルム２２で覆った保護フィルム付ウエハ２０を治具１１〜１３に固定保持しているので、その薄化されたシリコンウエハ２１に損傷を与えることなくその取扱いを容易に行うことができる。
【００４７】
また、各半導体装置（チップ）３０単位のダイシングを、従来の技術において用いられていたようなダイサー等の機械的な手段ではなく、図４（ａ），（ｂ）に示したようにレーザトリミングによって除去されていない部分（各チップ単位に分割されるべき各素子形成領域に対応する部分）の金属層２３，２４をエッチングレジストとして用いたプラズマエッチングによって行っているので、短時間で大量に一括ダイシングを行うことが可能となる。このように、薄化されたシリコンウエハ２１の大量一括ダイシングが可能になることで、マイクロチップなど今後の新しいシリコンチップ製造技術に拍車がかかることが期待される。
【００４８】
また、プラズマエッチングによってダイシングを行っているので、従来の機械的な手段によるダイシングでは行うことができなかった、曲線状のダイシング加工も可能となる。
【００４９】
また、保護フィルム２２として、シリコンウエハの薄化時に用いるバックグラインド保護テープ（ＢＧテープ）を剥がさずにそのまま用いた場合には、シリコンウエハ２１に新たに保護フィルムを貼着する必要が無くなるので、プロセスの簡素化を図ることができる。
【００５０】
また、シリコンウエハ２１の裏面に金属層２３，２４が存在することで、例えばアンテナ効果を有するシリコンチップ等に供する場合には、当該チップにシールド機能を持たせることができる。
【００５１】
また、レーザトリミングによって金属層２３，２４のパターニング（金属層２３，２４の所定の部分の除去）を行っているので、従来の技術において用いられていたようなパターニング用のレジスト（ドライフィルム等）を使用する必要が無くなり、またレジストの剥離を行う必要も無くなる。これによって、プロセスの簡素化を図ることができ、また、従来用いられていたようなレジスト剥離液によるＢＧテープへの損傷を無くすことができる。
【００５２】
さらに、保護フィルム付ウエハ２０を治具１１〜１３に固定保持することで、無電解めっき処理（図３（ｂ），（ｃ）参照）を行う際のめっき液４２，４４中での揺動等にも耐えることができる。
【００５３】
また、従来の技術ではシリコンウエハに金属層を形成するのに蒸着やスパッタリング等を行っており、このような処理は処理室内から空気を抜いて真空状態を維持しながら行われるため、このとき、シリコンウエハに貼着されたＢＧテープから好ましくないガスが発生する。
【００５４】
これに対し本実施形態では、無電解めっき処理（図３（ｂ），（ｃ）参照）によって金属層２３，２４を形成しており、しかも、保護フィルム２２（ＢＧテープ）は治具の各パーツ１１，１２のパッキンＰ１，Ｐ２によってめっき液４２，４４から完全に遮断されているので、この保護フィルム２２（ＢＧテープ）からガスが発生するのを防止することができる。
【００５５】
次に、第２の実施形態に係る半導体装置の製造方法について、その製造工程の一部を示す図５を参照しながら説明する。
【００５６】
この第２の実施形態に係る半導体装置の製造方法は、第１の実施形態に係る半導体装置の製造方法（図３，図４）と比べて、図４（ａ）及び（ｂ）の工程で行った処理に代えて、図５（ａ）に示すようにレーザ（ＵＶ−ＹＡＧレーザ、エキシマレーザ等）により、金属層２３，２４の所定の部分（シリコンウエハ２１の各素子形成領域を区分けする境界部分に対応する部分）を除去し、さらに当該レーザにより、金属層２３，２４の除去された部分に沿ってシリコンウエハ２１をそれぞれ１つの素子形成領域が含まれるように個々の半導体装置（チップ）単位にダイシングするようにした点で相違する。他の工程については、第１の実施形態の場合と同じであるので、その説明は省略する。
【００５７】
このように本実施形態に係る半導体装置の製造方法は、金属層２３，２４のパターニング処理とシリコンウエハ２１のダイシング処理とを１回の工程で行うようにしたことを特徴とする。
【００５８】
この第２の実施形態に係る半導体装置の製造方法によれば、第１の実施形態において得られた効果に加えて、更に、金属層２３，２４のパターニング処理及びシリコンウエハ２１のダイシング処理を１回の工程（図５（ａ）参照）で行うようにしているので、プロセスの簡素化を図ることができる。
【００５９】
更に、シリコンウエハ２１の裏面に金属層２３，２４が形成されているので、レーザによるダイシングの際に、レーザによる熱を金属層２３，２４を介して有効に放散することができ、これによって、シリコンウエハ２１の回路への熱によるダメージを防止することができる。
【００６０】
次に、第３の実施形態に係る半導体装置の製造方法について、図６を参照しながら説明する。
【００６１】
図６において、（ａ）は本実施形態に係る半導体装置の製造工程の一部を示したものであり、（ｂ）は（ａ）の工程において形成されるパターンの一例を模式的に示したものである。
【００６２】
この第３の実施形態に係る半導体装置の製造方法は、第１，第２の実施形態に係る半導体装置の製造方法（図３，図４，図５）と比べて、図４（ｂ）の工程と図４（ｃ）の工程の間、又は図５（ａ）の工程と図５（ｂ）の工程の間に、図６（ａ）に示すようにレーザ（ＵＶ−ＹＡＧレーザ、エキシマレーザ等）によるトリミングにより、ダイシング後の各半導体装置の金属層２３，２４を所要の形状にパターニングする処理を追加した点で相違する。他の工程については、第１，第２の実施形態の場合と同じであるので、その説明は省略する。
【００６３】
このように本実施形態に係る半導体装置の製造方法は、シリコンウエハ２１のダイシングを行った後に各半導体装置（チップ）の金属層２３，２４を所要の回路素子（図６（ｂ）においてＥＰで示す部分）の形状にパターニングするようにしたことを特徴とする。パターニングされる回路素子としては、図６（ｂ）に示すようなコイル状のインダクタンス素子ＥＰの他に、アンテナやＳＡＷフィルタなどがある。なお、ＳＰは、最終的に各チップ単位に分割されるべきシリコンウエハ２１の各素子形成領域を区分けする境界部分に対応する部分を示す。
【００６４】
この第３の実施形態に係る半導体装置の製造方法によれば、第１，第２の実施形態において得られた効果に加えて、更に、各半導体装置（チップ）単位にダイシングを行った後で各々の金属層２３，２４を所要の回路素子の形状にパターニングするようにしているので、パターニングする形状に応じてインダクタンス、アンテナ、ＳＡＷフィルタ等として利用することができ、これによって、各チップ内に形成されるパターン面積を減らすことが可能となる。
【００６５】
なお、レーザトリミング（図６（ａ））をダイシング後に行っている理由は、ダイシングを行う前に金属層２３，２４を所要の回路素子の形状にパターニングしてしまうと、プラズマダイシング（図４（ｂ））またはレーザダイシング（図５（ａ））の際に金属層２３，２４をダイシング保護膜として活用できない（つまり、回路素子パターンが損傷を受けるおそれがある）からである。
【００６６】
【発明の効果】
以上説明したように本発明によれば、高密度化及び薄型化を意図した半導体装置を製造するにあたり、薄化された半導体基板の取扱いを容易に行うことができると共に、その半導体基板のダイシングを短時間で行うことが可能となる。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の製造方法を実施する際に使用する治具の一構成例を示す図である。
【図２】図１の治具に保護フィルム付ウエハをセットする方法を説明するための図である。
【図３】本発明の第１の実施形態に係る半導体装置の製造工程を示す断面図である。
【図４】図３の製造工程に続く製造工程を示す断面図である。
【図５】本発明の第２の実施形態に係る半導体装置の製造工程の一部を示す断面図である。
【図６】本発明の第３の実施形態に係る半導体装置の製造工程の一部と、当該工程において形成されるパターンの一例を模式的に示す図である。
【符号の説明】
１０…治具、
１１…下側パーツ、
１２…上側パーツ、
１３…治具クランプ、
２０…保護フィルム付ウエハ、
２１…シリコンウエハ（半導体基板）、
２１ａ…シリコン基板、
２２…保護フィルム（ＢＧテープ等）、
２３，２３ａ…無電解Ｎｉめっき層（第１の金属層）、
２４，２４ａ…無電解Ａｕめっき層（第２の金属層）、
３０…半導体装置（チップ）、
４１，４３…無電解めっき槽、
４２…無電解Ｎｉめっき液、
４４…無電解Ａｕめっき液、
ＥＰ…金属層のレーザトリミングによって形成されたパターン（回路素子）、
Ｐ１，Ｐ２…パッキン、
ＳＰ…各素子形成領域（半導体装置）を区分けする境界部分に対応する部分。
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に、ＬＳＩチップ等の半導体装置を製造するにあたり薄化されたシリコンウエハ等の半導体基板の取扱いを容易に行うのに有用な技術に関する。
【０００２】
【従来の技術】
従来、半導体装置の製造においてその基板として用いられているシリコンウエハは、その厚さが２００μｍ程度以上と比較的厚かったため、その取扱い（めっき加工やスパッタリング、蒸着等による金属層の形成、各チップ単位に分割する処理（「ダイシング」ともいう。）など）も比較的容易であり、また、特定の用途（アンテナ効果を有するシリコンチップ等）に供する場合には、当該チップにシールド機能をもたせるためにシリコンウエハの裏面に金属層を形成した加工も可能であった。
【０００３】
その一方で、最近の半導体装置（デバイス）の高密度化及び薄型化の要求に伴い、これに応えるために様々な方法が提案されている。その１つの方法として、例えば、シリコンウエハのそれぞれデバイスとして分割されるべき各領域毎に、所要の深さで穴を明けてこの穴をめっき等により導体で充填し、さらにシリコンウエハの表面に、当該導体に電気的に接続されるように所望のデバイスパターン（回路パターン、配線パターン等を含む）を形成した後、当該デバイスパターンをポリイミド樹脂等からなる絶縁膜で被覆し、次にシリコンウエハの裏面をバックグラインド法等により研磨し、当該ウエハを所定の厚さ（５０μｍ程度）に薄化する一方で、当該導体を露出させた後、当該ウエハを各チップ単位にダイシングして個々のデバイスとする方法がある。この方法では、ダイシングを行う前の段階で、シリコンウエハの裏面（導体が露出している側の面）に金属バンプ等の外部接続端子が接合されたり、あるいは、当該デバイスにシールド機能をもたせるためにシリコンウエハの裏面に金属層が形成されたりする。
【０００４】
また、ダイシングを行うに際しては、通常、ダイサー等の機械的な手段が用いられる。
【０００５】
【発明が解決しようとする課題】
上述したように従来のシリコンウエハの厚さは比較的厚かったためその取扱いも比較的容易であったが、最近の薄型化の要求に伴いシリコンウエハを薄化する処理が行われるようになってくると、薄化されたシリコンウエハをそのままの状態で取扱うことは、技術的に非常に難しい。薄化されたシリコンウエハの取扱い中にクラックが生じたり、場合によっては割れてしまったり、あるいはシリコンウエハが反ってしまったりするおそれがあるからである。
【０００６】
つまり、薄化されたシリコンウエハに損傷を与えることなくその取扱い（めっき加工等による金属層の形成や、各チップ単位のダイシングなど）を行うことが非常に困難であるといった課題があった。
【０００７】
また、従来の技術ではダイサー等の機械的な手段によってダイシングを行っていたため、例えばマイクロチップ等のサブミリオーダーの極小デバイスを製造する場合、そのシリコンウエハにおける各デバイス間のダイシング間隔が非常に狭いこともあって、ダイシングを完了するまでに相当の時間がかかり、またコストアップにつながるため、現実的ではなかった。
【０００８】
この場合、シリコンウエハの厚さが比較的厚ければ、その厚い分だけダイシングに要する時間が更に長くなるといった不利があり、一方、シリコンウエハが所定の厚さに薄化されていれば、ダイシングの最中にその機械的衝撃によってシリコンウエハにクラックが生じたり、あるいは割れてしまったりするおそれがあるため、ダイシングに際しては細心の注意を必要とし、技術的に難しいといった不利がある。
【０００９】
本発明の目的は、上記の従来技術における課題に鑑み、高密度化及び薄型化を意図した半導体装置を製造するにあたり、薄化された半導体基板の取扱いを容易に行えるようにすると共に、その半導体基板のダイシングを短時間で行えるようにすることにある。
【００１０】
【課題を解決するための手段】
上記の従来技術の課題を解決するため、本発明の一形態によれば、所定の厚さに薄化された半導体基板のそれぞれ半導体装置として分割されるべき各素子形成領域が画定されている側の面に保護フィルムが貼着された保護フィルム付半導体基板を、該保護フィルムが貼着されている側と反対側の面のみを露出させて外部から気密封止するように治具に固定保持する工程と、前記治具によって固定保持された保護フィルム付半導体基板の露出している側の全面に金属層を形成する工程と、レーザにより、前記金属層の、前記各素子形成領域を区分けする境界部分に対応する部分を除去する工程と、前記境界部分に対応する部分が除去された金属層をマスクとして利用したドライエッチング又はウエットエッチングにより、当該金属層の除去された部分に沿って前記半導体基板をそれぞれ１つの素子形成領域が含まれるように各半導体装置に分割する工程とを含むことを特徴とする半導体装置の製造方法が提供される。
【００１１】
この形態に係る半導体装置の製造方法によれば、所定の厚さに薄化された半導体基板の取扱い（裏面へのめっき等の金属層の形成や、各半導体装置（チップ）単位の分割（ダイシング）など）を行うに先立ち、その半導体基板の各素子形成領域が画定されている側の面を保護フィルムで覆った保護フィルム付半導体基板を、その裏面（保護フィルムが貼着されている側と反対側の面）のみを露出させて外部から気密封止するように治具に固定保持しているので、その薄化された半導体基板に損傷を与えることなくその取扱いを容易に行うことができる。
【００１２】
また、保護フィルム付半導体基板の露出している側の全面に形成された金属層の、各素子形成領域を区分けする境界部分に対応する部分をレーザで除去した後、その境界部分に対応する部分が除去された金属層をマスクとして利用したエッチングにより、前記半導体基板を各半導体装置（チップ）単位に分割している（ダイシング）。つまり、各半導体装置（チップ）単位のダイシングを、従来の技術において用いられていたようなダイサー等の機械的な手段ではなく、レーザによって除去されていない部分（つまり、各チップ単位に分割されるべき各素子形成領域に対応する部分）の金属層をエッチングレジストとして用いたドライエッチング又はウエットエッチングによって行っているので、短時間で一括ダイシングを行うことが可能となる。
【００１３】
このように、薄化された半導体基板を短時間で一括ダイシングすることが可能になることで、マイクロチップなど今後の新しい半導体チップ製造技術に拍車がかかることが期待される。
【００１６】
また、上記の形態に係る半導体装置の製造方法において、前記半導体基板を各半導体装置に分割する工程の後に、レーザにより、各半導体装置の露出している各金属層をそれぞれ所要の回路素子の形状にパターニングする工程を含むようにしてもよい。
【００１７】
この形態によれば、上記の形態に係る半導体装置の製造方法によって得られた効果に加えて、更に、ダイシングを行った後にレーザにより各半導体装置の金属層をそれぞれ所要の形状にパターニングするようにしているので、パターニングする形状に応じてインダクタンスやアンテナ等として利用することができる。このことは、各半導体装置内に形成されるパターン面積を減らすことにつながる。
【００１９】
【発明の実施の形態】
図１は本発明に係る半導体装置の製造方法を実施する際に使用する治具の一構成例を模式的に示したものである。
【００２０】
図示のように、治具１０は、処理対象物を載せて保持する下側パーツ１１と、この下側パーツ１１と協働して処理対象物を上方から押えて保持する上側パーツ１２と、処理対象物を挟み込んで保持する両パーツ１１，１２をその周面方向から固定する治具クランプ１３とから構成されている（図１（ｃ）参照）。
【００２１】
ここでいう処理対象物とは、後述するように、シリコンウエハ２１（図中、破線で示す部分）の回路パターン、配線パターン等のデバイスパターンが作り込まれている側の面（すなわち、最終的に半導体装置（チップ）として分割されるべき各々の素子形成領域が画定されている側の面）に保護フィルムを貼着したもの（以下、便宜上、「保護フィルム付ウエハ」という。）を指す。
【００２２】
下側パーツ１１及び上側パーツ１２は、それぞれステンレス鋼（ＳＵＳ）等からなり、各々の表面はテフロン［登録商標］加工されている。下側パーツ１１は、図１（ａ）に示すように円形状に成形されており、その周面に沿って近傍にシリコーンゴムやテフロン等からなるパッキンＰ１がリング状に配設されている。このパッキンＰ１（リング）の大きさは、シリコンウエハ２１のサイズよりも若干大きめに選定されている。一方、上側パーツ１２は、図１（ｂ）に示すようにリング状に成形されており、そのリングの外径は下側パーツ１１の外径と同じであり、またリングの内径によって画定される開口部の大きさは、シリコンウエハ２１のサイズよりも小さめに選定されている。さらに、上側パーツ１２の内周面に沿って近傍に同様の材料からなるパッキンＰ２がリング状に配設されている。
【００２３】
このように構成された治具１０（１１〜１３）に保護フィルム付ウエハをセットする方法について、図２を参照しながら説明する。
【００２４】
先ず、図２（ａ）に示すように、下側パーツ１１のパッキンＰ１が形成されている側の面に粘着剤（図示せず）を塗布し、保護フィルム付ウエハ２０の保護フィルム２２が貼着されている側の面を下にして、粘着剤により下側パーツ１１の所定の位置に保護フィルム付ウエハ２０を固定化する。このように粘着剤を使用して保護フィルム付ウエハ２０を固定化することで、保護フィルム付ウエハ２０の両面（シリコンウエハ２１側と保護フィルム２２側）の熱膨張係数の違いに起因して当該ウエハが反ってしまう可能性を排除することができる。
【００２５】
次に、上側パーツ１２のパッキンＰ２がシリコンウエハ２１の周面に当接し、かつ、下側パーツ１１のパッキンＰ１が上側パーツ１２の周面に当接するように両パーツ１１，１２の位置合せを行った後、保護フィルム付ウエハ２０を保持した両パーツ１１，１２を周面方向から挟み込むようにして複数個（図２（ｂ）の例示では４個）の治具クランプ１３で堅固に固定保持する。これによって、保護フィルム付ウエハ２０は、シリコンウエハ２１の裏面（デバイスパターンが作り込まれている側の面と反対側の面）のみが外部に露出する。つまり、保護フィルム付ウエハ２０は、そのシリコンウエハ２１の裏面を除き、両パーツ１１，１２の各パッキンＰ１，Ｐ２によって外部から気密封止されたことになる。
【００２６】
以下、第１の実施形態に係る半導体装置の製造方法について、その製造工程を順に示す図３及び図４を参照しながら説明する。
【００２７】
先ず最初の工程では（図３（ａ）参照）、５０μｍ程度の厚さに薄化されたシリコンウエハ２１のデバイスパターンが作り込まれている側の面（図示の例では下側の面）に、厚さが１００μｍ〜１ｍｍ程度の保護フィルム２２を貼着した保護フィルム付ウエハ２０を、図２を参照して説明した方法により治具１１〜１３にセットする。
【００２８】
保護フィルム２２には、例えば、エポキシ樹脂やポリイミド樹脂等からなる樹脂フィルム、あるいはＰＥＴ（ポリエチレンテレフタレート）等のプラスチックフィルムなどで構成されるシート状の支持体の片面に、アクリル系、ゴム系などの粘着剤（未硬化状態にある樹脂）を塗布したものが用いられる。あるいは、保護フィルム２２の別の形態として、１００μｍ〜３００μｍ程度の比較的厚いシリコンウエハをバックグラインド法等の機械研磨によって薄化する際にシリコンウエハを保護するためにその片面（研磨される側と反対側の面）に貼着されるバックグラインド保護テープ（以下、「ＢＧテープ」ともいう。）をそのまま用いてもよい。
【００２９】
この保護フィルム２２は、薄化されたシリコンウエハ２１の本工程以降での取扱いを行い易くするためのものであり、また、取扱い中のシリコンウエハ２１の破損を防ぐためのものである。
【００３０】
次の工程では（図３（ｂ）参照）、保護フィルム付ウエハ２０の露出しているシリコンウエハ２１の裏面に、無電解めっきにより、金属層２３を形成する。
【００３１】
すなわち、図示のようにめっき槽４１に無電解ニッケル（Ｎｉ）めっき液４２（Ｎｉイオンと還元剤を含む溶液）を入れたものを用意し、前の工程で治具１１〜１３にセットされた保護フィルム付ウエハ２０をめっき槽４１中に浸漬し、無電解Ｎｉめっき液４２の中で酸化還元反応を起こさせ、還元剤が酸化されると同時にＮｉイオンがＮｉに還元されるようにして、Ｎｉをシリコンウエハ２１の裏面上に析出させることで、無電解Ｎｉめっき層（金属層２３）を厚さ０．２μｍ〜０．４μｍ程度に形成する。無電解Ｎｉめっき液４２としては、例えば、メルテックス社製の無電解Ｎｉめっき液：メルプレートＮＩ−８６７が好適に用いられる。
【００３２】
なお、この無電解Ｎｉめっき層２３は、下地のシリコン（Ｓｉ）ウエハ２１と次の工程で形成する金属層との密着性を高めるために形成されるものである。
【００３３】
金属層２３（無電解Ｎｉめっき層）を形成した後、保護フィルム付ウエハ２０を治具にセットした状態でめっき槽４１から取り出す。
【００３４】
次の工程では（図３（ｃ）参照）、前の工程で形成された金属層２３（無電解Ｎｉめっき層）上に、無電解めっきにより、さらに金属層２４を形成する。この金属層２４の形成は、下地層の金属（この場合、Ｎｉ）との置換による「置換めっき」処理によって行う。
【００３５】
すなわち、図示のようにめっき槽４３に無電解金（Ａｕ）めっき液４４（Ａｕイオンと還元剤を含む溶液）を入れたものを用意し、前の工程で保護フィルム付ウエハ２０のシリコンウエハ２１の裏面に無電解Ｎｉめっき層２３を形成したものをめっき槽４３中に浸漬し、下地金属イオン（Ｎｉイオン）が酸化溶解するのと交換に、無電解Ａｕめっき液４４中のＡｕイオンがＡｕに還元されるようにして、Ａｕを無電解Ｎｉめっき層２３上に析出させることで、無電解Ａｕめっき層（金属層２４）をごく薄く（０．０５μｍ以下に）形成する。無電解Ａｕめっき液４４としては、例えば、メルテックス社製の無電解Ａｕめっき液：メルプレートＡＵ−６０１が好適に用いられる。
【００３６】
なお、この無電解Ａｕめっき層２４は、シリコンウエハ２１の裏面に形成する金属層（Ｎｉ／Ａｕ）全体としての電気抵抗を下げるために形成されるものである。
【００３７】
また、本工程では０．０５μｍ以下のごく薄い金属層２４（無電解Ａｕめっき層）を置換めっき処理によって形成しているが、さらに厚く形成する場合には、別途、図３（ｃ）の工程で行ったような無電解Ａｕめっき処理を施す。
【００３８】
金属層２４（無電解Ａｕめっき層）を形成した後、保護フィルム付ウエハ２０を治具にセットした状態でめっき槽４３から取り出す。
【００３９】
次の工程では（図４（ａ）参照）、レーザによるトリミングにより、２層構造の金属層（無電解Ｎｉめっき層２３／無電解Ａｕめっき層２４）のパターニングを行う。すなわち、レーザにより、金属層２３，２４の所定の部分を除去する。この除去すべき所定の部分は、最終的に半導体装置（チップ）として分割されるべきシリコンウエハ２１の各素子形成領域を区分けする境界部分に対応する部分（図６（ｂ）においてＳＰで示す部分）である。レーザとしては、例えばＵＶ−ＹＡＧレーザ、エキシマレーザ等が用いられる。
【００４０】
次の工程では（図４（ｂ）参照）、ドライエッチング（本実施形態ではプラズマエッチング）により、前の工程で除去された金属層２３，２４の所定の部分、すなわち各素子形成領域を区分けする境界部分に沿ってシリコンウエハ２１をそれぞれ１つの素子形成領域が含まれるように個々の半導体装置（チップ）単位に分割する（ダイシング）。プラズマ放電に供するガスとしては、主として酸素（Ｏ2 ）、窒素（Ｎ2 ）、水素（Ｈ2 ）等が用いられるが、エッチングレートを上げるためには、上記のガスにＣＦ4 、ＳＦ6 等の反応性ガスを混合したものが用いられる。
【００４１】
これによって、各半導体装置（チップ）が保護フィルム２２に貼着された状態で分離されたことになる。
【００４２】
なお、本工程では各半導体装置単位のダイシングをプラズマエッチングによって行っているが、このプラズマエッチング以外にも、例えばアルゴン（Ａｒ）イオン等のイオンビームを用いたエッチング（イオンビームエッチング）によってダイシングを行うことも可能である。あるいは、かかるドライエッチングに代えて、酸、アルカリ、有機溶剤などの溶液を用いたウエットエッチングによってダイシングを行うことも可能である。
【００４３】
この場合、留意すべき点は、各半導体装置単位のダイシングを行うにあたり、各半導体装置を保持している保護フィルム２２が分割される前に（つまり、保護フィルム２２が完全に切断された状態となる前の段階で）、プラズマエッチング等の処理を終了させることである。
【００４４】
本工程の後、各半導体装置単位にダイシングされた保護フィルム付ウエハ２０を、治具１１〜１３から取り外す。
【００４５】
最後の工程では（図４（ｃ）参照）、各半導体装置単位にダイシングされた保護フィルム付ウエハ２０から保護フィルム２２を剥離する。つまり、保護フィルム２２から各半導体装置（チップ）３０を取り外す。各々の半導体装置３０は、それぞれ対応する素子形成領域を含むシリコン基板２１ａと、このシリコン基板２１ａの裏面に形成されたＮｉ／Ａｕの金属層２３ａ，２４ａとから構成されている。なお、シリコンウエハの周囲部分から作製された半導体装置（図中、３１で示す部分）については、不良チップとして取り除く。
【００４６】
以上説明したように、第１の実施形態に係る半導体装置の製造方法によれば、薄化されたシリコンウエハ２１の取扱い（ウエハの裏面への金属層２３，２４の形成や、各半導体装置（チップ）３０単位のダイシングなど）を行うに先立ち、図３（ａ）に示したようにシリコンウエハ２１のデバイスパターンが作り込まれている側の面を保護フィルム２２で覆った保護フィルム付ウエハ２０を治具１１〜１３に固定保持しているので、その薄化されたシリコンウエハ２１に損傷を与えることなくその取扱いを容易に行うことができる。
【００４７】
また、各半導体装置（チップ）３０単位のダイシングを、従来の技術において用いられていたようなダイサー等の機械的な手段ではなく、図４（ａ），（ｂ）に示したようにレーザトリミングによって除去されていない部分（各チップ単位に分割されるべき各素子形成領域に対応する部分）の金属層２３，２４をエッチングレジストとして用いたプラズマエッチングによって行っているので、短時間で大量に一括ダイシングを行うことが可能となる。このように、薄化されたシリコンウエハ２１の大量一括ダイシングが可能になることで、マイクロチップなど今後の新しいシリコンチップ製造技術に拍車がかかることが期待される。
【００４８】
また、プラズマエッチングによってダイシングを行っているので、従来の機械的な手段によるダイシングでは行うことができなかった、曲線状のダイシング加工も可能となる。
【００４９】
また、保護フィルム２２として、シリコンウエハの薄化時に用いるバックグラインド保護テープ（ＢＧテープ）を剥がさずにそのまま用いた場合には、シリコンウエハ２１に新たに保護フィルムを貼着する必要が無くなるので、プロセスの簡素化を図ることができる。
【００５０】
また、シリコンウエハ２１の裏面に金属層２３，２４が存在することで、例えばアンテナ効果を有するシリコンチップ等に供する場合には、当該チップにシールド機能を持たせることができる。
【００５１】
また、レーザトリミングによって金属層２３，２４のパターニング（金属層２３，２４の所定の部分の除去）を行っているので、従来の技術において用いられていたようなパターニング用のレジスト（ドライフィルム等）を使用する必要が無くなり、またレジストの剥離を行う必要も無くなる。これによって、プロセスの簡素化を図ることができ、また、従来用いられていたようなレジスト剥離液によるＢＧテープへの損傷を無くすことができる。
【００５２】
さらに、保護フィルム付ウエハ２０を治具１１〜１３に固定保持することで、無電解めっき処理（図３（ｂ），（ｃ）参照）を行う際のめっき液４２，４４中での揺動等にも耐えることができる。
【００５３】
また、従来の技術ではシリコンウエハに金属層を形成するのに蒸着やスパッタリング等を行っており、このような処理は処理室内から空気を抜いて真空状態を維持しながら行われるため、このとき、シリコンウエハに貼着されたＢＧテープから好ましくないガスが発生する。
【００５４】
これに対し本実施形態では、無電解めっき処理（図３（ｂ），（ｃ）参照）によって金属層２３，２４を形成しており、しかも、保護フィルム２２（ＢＧテープ）は治具の各パーツ１１，１２のパッキンＰ１，Ｐ２によってめっき液４２，４４から完全に遮断されているので、この保護フィルム２２（ＢＧテープ）からガスが発生するのを防止することができる。
【００５５】
次に、第２の実施形態に係る半導体装置の製造方法について、その製造工程の一部を示す図５を参照しながら説明する。
【００５６】
この第２の実施形態に係る半導体装置の製造方法は、第１の実施形態に係る半導体装置の製造方法（図３，図４）と比べて、図４（ａ）及び（ｂ）の工程で行った処理に代えて、図５（ａ）に示すようにレーザ（ＵＶ−ＹＡＧレーザ、エキシマレーザ等）により、金属層２３，２４の所定の部分（シリコンウエハ２１の各素子形成領域を区分けする境界部分に対応する部分）を除去し、さらに当該レーザにより、金属層２３，２４の除去された部分に沿ってシリコンウエハ２１をそれぞれ１つの素子形成領域が含まれるように個々の半導体装置（チップ）単位にダイシングするようにした点で相違する。他の工程については、第１の実施形態の場合と同じであるので、その説明は省略する。
【００５７】
このように本実施形態に係る半導体装置の製造方法は、金属層２３，２４のパターニング処理とシリコンウエハ２１のダイシング処理とを１回の工程で行うようにしたことを特徴とする。
【００５８】
この第２の実施形態に係る半導体装置の製造方法によれば、第１の実施形態において得られた効果に加えて、更に、金属層２３，２４のパターニング処理及びシリコンウエハ２１のダイシング処理を１回の工程（図５（ａ）参照）で行うようにしているので、プロセスの簡素化を図ることができる。
【００５９】
更に、シリコンウエハ２１の裏面に金属層２３，２４が形成されているので、レーザによるダイシングの際に、レーザによる熱を金属層２３，２４を介して有効に放散することができ、これによって、シリコンウエハ２１の回路への熱によるダメージを防止することができる。
【００６０】
次に、第３の実施形態に係る半導体装置の製造方法について、図６を参照しながら説明する。
【００６１】
図６において、（ａ）は本実施形態に係る半導体装置の製造工程の一部を示したものであり、（ｂ）は（ａ）の工程において形成されるパターンの一例を模式的に示したものである。
【００６２】
この第３の実施形態に係る半導体装置の製造方法は、第１，第２の実施形態に係る半導体装置の製造方法（図３，図４，図５）と比べて、図４（ｂ）の工程と図４（ｃ）の工程の間、又は図５（ａ）の工程と図５（ｂ）の工程の間に、図６（ａ）に示すようにレーザ（ＵＶ−ＹＡＧレーザ、エキシマレーザ等）によるトリミングにより、ダイシング後の各半導体装置の金属層２３，２４を所要の形状にパターニングする処理を追加した点で相違する。他の工程については、第１，第２の実施形態の場合と同じであるので、その説明は省略する。
【００６３】
このように本実施形態に係る半導体装置の製造方法は、シリコンウエハ２１のダイシングを行った後に各半導体装置（チップ）の金属層２３，２４を所要の回路素子（図６（ｂ）においてＥＰで示す部分）の形状にパターニングするようにしたことを特徴とする。パターニングされる回路素子としては、図６（ｂ）に示すようなコイル状のインダクタンス素子ＥＰの他に、アンテナやＳＡＷフィルタなどがある。なお、ＳＰは、最終的に各チップ単位に分割されるべきシリコンウエハ２１の各素子形成領域を区分けする境界部分に対応する部分を示す。
【００６４】
この第３の実施形態に係る半導体装置の製造方法によれば、第１，第２の実施形態において得られた効果に加えて、更に、各半導体装置（チップ）単位にダイシングを行った後で各々の金属層２３，２４を所要の回路素子の形状にパターニングするようにしているので、パターニングする形状に応じてインダクタンス、アンテナ、ＳＡＷフィルタ等として利用することができ、これによって、各チップ内に形成されるパターン面積を減らすことが可能となる。
【００６５】
なお、レーザトリミング（図６（ａ））をダイシング後に行っている理由は、ダイシングを行う前に金属層２３，２４を所要の回路素子の形状にパターニングしてしまうと、プラズマダイシング（図４（ｂ））またはレーザダイシング（図５（ａ））の際に金属層２３，２４をダイシング保護膜として活用できない（つまり、回路素子パターンが損傷を受けるおそれがある）からである。
【００６６】
【発明の効果】
以上説明したように本発明によれば、高密度化及び薄型化を意図した半導体装置を製造するにあたり、薄化された半導体基板の取扱いを容易に行うことができると共に、その半導体基板のダイシングを短時間で行うことが可能となる。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の製造方法を実施する際に使用する治具の一構成例を示す図である。
【図２】図１の治具に保護フィルム付ウエハをセットする方法を説明するための図である。
【図３】本発明の第１の実施形態に係る半導体装置の製造工程を示す断面図である。
【図４】図３の製造工程に続く製造工程を示す断面図である。
【図５】本発明の第２の実施形態に係る半導体装置の製造工程の一部を示す断面図である。
【図６】本発明の第３の実施形態に係る半導体装置の製造工程の一部と、当該工程において形成されるパターンの一例を模式的に示す図である。
【符号の説明】
１０…治具、
１１…下側パーツ、
１２…上側パーツ、
１３…治具クランプ、
２０…保護フィルム付ウエハ、
２１…シリコンウエハ（半導体基板）、
２１ａ…シリコン基板、
２２…保護フィルム（ＢＧテープ等）、
２３，２３ａ…無電解Ｎｉめっき層（第１の金属層）、
２４，２４ａ…無電解Ａｕめっき層（第２の金属層）、
３０…半導体装置（チップ）、
４１，４３…無電解めっき槽、
４２…無電解Ｎｉめっき液、
４４…無電解Ａｕめっき液、
ＥＰ…金属層のレーザトリミングによって形成されたパターン（回路素子）、
Ｐ１，Ｐ２…パッキン、
ＳＰ…各素子形成領域（半導体装置）を区分けする境界部分に対応する部分。
Claims (5)
- 所定の厚さに薄化された半導体基板のそれぞれ半導体装置として分割されるべき各素子形成領域が画定されている側の面に保護フィルムが貼着された保護フィルム付半導体基板を、該保護フィルムが貼着されている側と反対側の面のみを露出させて外部から気密封止するように治具に固定保持する工程と、
前記治具によって固定保持された保護フィルム付半導体基板の露出している側の全面に金属層を形成する工程と、
レーザにより、前記金属層の、前記各素子形成領域を区分けする境界部分に対応する部分を除去する工程と、
前記境界部分に対応する部分が除去された金属層をマスクとして利用したドライエッチング又はウエットエッチングにより、当該金属層の除去された部分に沿って前記半導体基板をそれぞれ１つの素子形成領域が含まれるように各半導体装置に分割する工程とを含むことを特徴とする半導体装置の製造方法。 - 前記半導体基板を各半導体装置に分割する工程において、各半導体装置を保持している前記保護フィルムが分割される前に前記ドライエッチング又はウエットエッチングを終了させることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記半導体基板を各半導体装置に分割する工程の後に、レーザにより、各半導体装置の露出している各金属層をそれぞれ所要の回路素子の形状にパターニングする工程を含むことを特徴とする請求項１又は２に記載の半導体装置の製造方法。
- 前記金属層を形成する工程は、
前記治具に固定保持された保護フィルム付半導体基板を第１の無電解金属めっき液中に浸漬し、酸化還元反応により当該金属を析出させて第１の金属層を形成する工程と、
前記第１の金属層が形成された保護フィルム付半導体基板を第２の無電解金属めっき液中に浸漬し、前記第１の金属層の金属との置換による置換めっき処理によって第２の金属層を形成する工程とを含むことを特徴とする請求項１から３のいずれか一項に記載の半導体装置の製造方法。 - 前記半導体基板は、前記各素子形成領域が一方の面に画定された比較的厚い半導体基板を、該各素子形成領域が画定されている側と反対側の面から研磨して所定の厚さに薄化することによって得られることを特徴とする請求項１から３のいずれか一項に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002208643A JP4286497B2 (ja) | 2002-07-17 | 2002-07-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002208643A JP4286497B2 (ja) | 2002-07-17 | 2002-07-17 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004055684A JP2004055684A (ja) | 2004-02-19 |
| JP4286497B2 true JP4286497B2 (ja) | 2009-07-01 |
Family
ID=31932734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002208643A Expired - Fee Related JP4286497B2 (ja) | 2002-07-17 | 2002-07-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4286497B2 (ja) |
Families Citing this family (94)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4018096B2 (ja) | 2004-10-05 | 2007-12-05 | 松下電器産業株式会社 | 半導体ウェハの分割方法、及び半導体素子の製造方法 |
| JP2006294913A (ja) * | 2005-04-12 | 2006-10-26 | Disco Abrasive Syst Ltd | ウェーハの分割方法 |
| US8642448B2 (en) | 2010-06-22 | 2014-02-04 | Applied Materials, Inc. | Wafer dicing using femtosecond-based laser and plasma etch |
| US8557683B2 (en) * | 2011-06-15 | 2013-10-15 | Applied Materials, Inc. | Multi-step and asymmetrically shaped laser beam scribing |
| US9126285B2 (en) | 2011-06-15 | 2015-09-08 | Applied Materials, Inc. | Laser and plasma etch wafer dicing using physically-removable mask |
| US8507363B2 (en) | 2011-06-15 | 2013-08-13 | Applied Materials, Inc. | Laser and plasma etch wafer dicing using water-soluble die attach film |
| US8912077B2 (en) | 2011-06-15 | 2014-12-16 | Applied Materials, Inc. | Hybrid laser and plasma etch wafer dicing using substrate carrier |
| US9029242B2 (en) | 2011-06-15 | 2015-05-12 | Applied Materials, Inc. | Damage isolation by shaped beam delivery in laser scribing process |
| US8759197B2 (en) | 2011-06-15 | 2014-06-24 | Applied Materials, Inc. | Multi-step and asymmetrically shaped laser beam scribing |
| US8703581B2 (en) | 2011-06-15 | 2014-04-22 | Applied Materials, Inc. | Water soluble mask for substrate dicing by laser and plasma etch |
| US8598016B2 (en) | 2011-06-15 | 2013-12-03 | Applied Materials, Inc. | In-situ deposited mask layer for device singulation by laser scribing and plasma etch |
| US8557682B2 (en) | 2011-06-15 | 2013-10-15 | Applied Materials, Inc. | Multi-layer mask for substrate dicing by laser and plasma etch |
| US9129904B2 (en) | 2011-06-15 | 2015-09-08 | Applied Materials, Inc. | Wafer dicing using pulse train laser with multiple-pulse bursts and plasma etch |
| JP5840875B2 (ja) * | 2011-06-21 | 2016-01-06 | 株式会社ディスコ | 光デバイスウエーハの加工方法 |
| US8951819B2 (en) | 2011-07-11 | 2015-02-10 | Applied Materials, Inc. | Wafer dicing using hybrid split-beam laser scribing process with plasma etch |
| US8652940B2 (en) | 2012-04-10 | 2014-02-18 | Applied Materials, Inc. | Wafer dicing used hybrid multi-step laser scribing process with plasma etch |
| US8946057B2 (en) | 2012-04-24 | 2015-02-03 | Applied Materials, Inc. | Laser and plasma etch wafer dicing using UV-curable adhesive film |
| US8969177B2 (en) | 2012-06-29 | 2015-03-03 | Applied Materials, Inc. | Laser and plasma etch wafer dicing with a double sided UV-curable adhesive film |
| US9048309B2 (en) | 2012-07-10 | 2015-06-02 | Applied Materials, Inc. | Uniform masking for wafer dicing using laser and plasma etch |
| US8993414B2 (en) | 2012-07-13 | 2015-03-31 | Applied Materials, Inc. | Laser scribing and plasma etch for high die break strength and clean sidewall |
| US8845854B2 (en) | 2012-07-13 | 2014-09-30 | Applied Materials, Inc. | Laser, plasma etch, and backside grind process for wafer dicing |
| US8940619B2 (en) | 2012-07-13 | 2015-01-27 | Applied Materials, Inc. | Method of diced wafer transportation |
| US8859397B2 (en) | 2012-07-13 | 2014-10-14 | Applied Materials, Inc. | Method of coating water soluble mask for laser scribing and plasma etch |
| US9159574B2 (en) | 2012-08-27 | 2015-10-13 | Applied Materials, Inc. | Method of silicon etch for trench sidewall smoothing |
| US9252057B2 (en) | 2012-10-17 | 2016-02-02 | Applied Materials, Inc. | Laser and plasma etch wafer dicing with partial pre-curing of UV release dicing tape for film frame wafer application |
| US8975162B2 (en) | 2012-12-20 | 2015-03-10 | Applied Materials, Inc. | Wafer dicing from wafer backside |
| US8980726B2 (en) | 2013-01-25 | 2015-03-17 | Applied Materials, Inc. | Substrate dicing by laser ablation and plasma etch damage removal for ultra-thin wafers |
| US9236305B2 (en) | 2013-01-25 | 2016-01-12 | Applied Materials, Inc. | Wafer dicing with etch chamber shield ring for film frame wafer applications |
| WO2014159464A1 (en) | 2013-03-14 | 2014-10-02 | Applied Materials, Inc. | Multi-layer mask including non-photodefinable laser energy absorbing layer for substrate dicing by laser and plasma etch |
| US8883614B1 (en) | 2013-05-22 | 2014-11-11 | Applied Materials, Inc. | Wafer dicing with wide kerf by laser scribing and plasma etching hybrid approach |
| US9105710B2 (en) | 2013-08-30 | 2015-08-11 | Applied Materials, Inc. | Wafer dicing method for improving die packaging quality |
| US9224650B2 (en) | 2013-09-19 | 2015-12-29 | Applied Materials, Inc. | Wafer dicing from wafer backside and front side |
| US9460966B2 (en) | 2013-10-10 | 2016-10-04 | Applied Materials, Inc. | Method and apparatus for dicing wafers having thick passivation polymer layer |
| US9041198B2 (en) | 2013-10-22 | 2015-05-26 | Applied Materials, Inc. | Maskless hybrid laser scribing and plasma etching wafer dicing process |
| US9312177B2 (en) | 2013-12-06 | 2016-04-12 | Applied Materials, Inc. | Screen print mask for laser scribe and plasma etch wafer dicing process |
| US9299614B2 (en) | 2013-12-10 | 2016-03-29 | Applied Materials, Inc. | Method and carrier for dicing a wafer |
| US9293304B2 (en) | 2013-12-17 | 2016-03-22 | Applied Materials, Inc. | Plasma thermal shield for heat dissipation in plasma chamber |
| US9018079B1 (en) | 2014-01-29 | 2015-04-28 | Applied Materials, Inc. | Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate reactive post mask-opening clean |
| US8927393B1 (en) | 2014-01-29 | 2015-01-06 | Applied Materials, Inc. | Water soluble mask formation by dry film vacuum lamination for laser and plasma dicing |
| US9012305B1 (en) | 2014-01-29 | 2015-04-21 | Applied Materials, Inc. | Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate non-reactive post mask-opening clean |
| US9299611B2 (en) | 2014-01-29 | 2016-03-29 | Applied Materials, Inc. | Method of wafer dicing using hybrid laser scribing and plasma etch approach with mask plasma treatment for improved mask etch resistance |
| US9236284B2 (en) | 2014-01-31 | 2016-01-12 | Applied Materials, Inc. | Cooled tape frame lift and low contact shadow ring for plasma heat isolation |
| US8991329B1 (en) | 2014-01-31 | 2015-03-31 | Applied Materials, Inc. | Wafer coating |
| US9130030B1 (en) | 2014-03-07 | 2015-09-08 | Applied Materials, Inc. | Baking tool for improved wafer coating process |
| US20150255349A1 (en) | 2014-03-07 | 2015-09-10 | JAMES Matthew HOLDEN | Approaches for cleaning a wafer during hybrid laser scribing and plasma etching wafer dicing processes |
| US9275902B2 (en) | 2014-03-26 | 2016-03-01 | Applied Materials, Inc. | Dicing processes for thin wafers with bumps on wafer backside |
| US9076860B1 (en) | 2014-04-04 | 2015-07-07 | Applied Materials, Inc. | Residue removal from singulated die sidewall |
| US8975163B1 (en) | 2014-04-10 | 2015-03-10 | Applied Materials, Inc. | Laser-dominated laser scribing and plasma etch hybrid wafer dicing |
| US8932939B1 (en) | 2014-04-14 | 2015-01-13 | Applied Materials, Inc. | Water soluble mask formation by dry film lamination |
| US8912078B1 (en) | 2014-04-16 | 2014-12-16 | Applied Materials, Inc. | Dicing wafers having solder bumps on wafer backside |
| US8999816B1 (en) | 2014-04-18 | 2015-04-07 | Applied Materials, Inc. | Pre-patterned dry laminate mask for wafer dicing processes |
| US8912075B1 (en) | 2014-04-29 | 2014-12-16 | Applied Materials, Inc. | Wafer edge warp supression for thin wafer supported by tape frame |
| US9159621B1 (en) | 2014-04-29 | 2015-10-13 | Applied Materials, Inc. | Dicing tape protection for wafer dicing using laser scribe process |
| US8980727B1 (en) | 2014-05-07 | 2015-03-17 | Applied Materials, Inc. | Substrate patterning using hybrid laser scribing and plasma etching processing schemes |
| US9112050B1 (en) | 2014-05-13 | 2015-08-18 | Applied Materials, Inc. | Dicing tape thermal management by wafer frame support ring cooling during plasma dicing |
| US9034771B1 (en) | 2014-05-23 | 2015-05-19 | Applied Materials, Inc. | Cooling pedestal for dicing tape thermal management during plasma dicing |
| US9142459B1 (en) | 2014-06-30 | 2015-09-22 | Applied Materials, Inc. | Wafer dicing using hybrid laser scribing and plasma etch approach with mask application by vacuum lamination |
| US9130057B1 (en) | 2014-06-30 | 2015-09-08 | Applied Materials, Inc. | Hybrid dicing process using a blade and laser |
| US9093518B1 (en) | 2014-06-30 | 2015-07-28 | Applied Materials, Inc. | Singulation of wafers having wafer-level underfill |
| US9165832B1 (en) | 2014-06-30 | 2015-10-20 | Applied Materials, Inc. | Method of die singulation using laser ablation and induction of internal defects with a laser |
| US9349648B2 (en) | 2014-07-22 | 2016-05-24 | Applied Materials, Inc. | Hybrid wafer dicing approach using a rectangular shaped two-dimensional top hat laser beam profile or a linear shaped one-dimensional top hat laser beam profile laser scribing process and plasma etch process |
| US9196498B1 (en) | 2014-08-12 | 2015-11-24 | Applied Materials, Inc. | Stationary actively-cooled shadow ring for heat dissipation in plasma chamber |
| US9117868B1 (en) | 2014-08-12 | 2015-08-25 | Applied Materials, Inc. | Bipolar electrostatic chuck for dicing tape thermal management during plasma dicing |
| US9281244B1 (en) | 2014-09-18 | 2016-03-08 | Applied Materials, Inc. | Hybrid wafer dicing approach using an adaptive optics-controlled laser scribing process and plasma etch process |
| US9177861B1 (en) | 2014-09-19 | 2015-11-03 | Applied Materials, Inc. | Hybrid wafer dicing approach using laser scribing process based on an elliptical laser beam profile or a spatio-temporal controlled laser beam profile |
| US11195756B2 (en) | 2014-09-19 | 2021-12-07 | Applied Materials, Inc. | Proximity contact cover ring for plasma dicing |
| US9196536B1 (en) | 2014-09-25 | 2015-11-24 | Applied Materials, Inc. | Hybrid wafer dicing approach using a phase modulated laser beam profile laser scribing process and plasma etch process |
| US9130056B1 (en) | 2014-10-03 | 2015-09-08 | Applied Materials, Inc. | Bi-layer wafer-level underfill mask for wafer dicing and approaches for performing wafer dicing |
| US9245803B1 (en) | 2014-10-17 | 2016-01-26 | Applied Materials, Inc. | Hybrid wafer dicing approach using a bessel beam shaper laser scribing process and plasma etch process |
| US10692765B2 (en) | 2014-11-07 | 2020-06-23 | Applied Materials, Inc. | Transfer arm for film frame substrate handling during plasma singulation of wafers |
| JP6395586B2 (ja) * | 2014-12-15 | 2018-09-26 | 株式会社ディスコ | 被加工物の分割方法 |
| US9330977B1 (en) | 2015-01-05 | 2016-05-03 | Applied Materials, Inc. | Hybrid wafer dicing approach using a galvo scanner and linear stage hybrid motion laser scribing process and plasma etch process |
| US9355907B1 (en) | 2015-01-05 | 2016-05-31 | Applied Materials, Inc. | Hybrid wafer dicing approach using a line shaped laser beam profile laser scribing process and plasma etch process |
| US9159624B1 (en) | 2015-01-05 | 2015-10-13 | Applied Materials, Inc. | Vacuum lamination of polymeric dry films for wafer dicing using hybrid laser scribing and plasma etch approach |
| US20160268165A1 (en) * | 2015-03-10 | 2016-09-15 | Kabushiki Kaisha Toshiba | Method for manufacturing semiconductor device |
| US9601375B2 (en) | 2015-04-27 | 2017-03-21 | Applied Materials, Inc. | UV-cure pre-treatment of carrier film for wafer dicing using hybrid laser scribing and plasma etch approach |
| US9478455B1 (en) | 2015-06-12 | 2016-10-25 | Applied Materials, Inc. | Thermal pyrolytic graphite shadow ring assembly for heat dissipation in plasma chamber |
| US9721839B2 (en) | 2015-06-12 | 2017-08-01 | Applied Materials, Inc. | Etch-resistant water soluble mask for hybrid wafer dicing using laser scribing and plasma etch |
| US9972575B2 (en) * | 2016-03-03 | 2018-05-15 | Applied Materials, Inc. | Hybrid wafer dicing approach using a split beam laser scribing process and plasma etch process |
| US9852997B2 (en) | 2016-03-25 | 2017-12-26 | Applied Materials, Inc. | Hybrid wafer dicing approach using a rotating beam laser scribing process and plasma etch process |
| US9793132B1 (en) | 2016-05-13 | 2017-10-17 | Applied Materials, Inc. | Etch mask for hybrid laser scribing and plasma etch wafer singulation process |
| JP2018018907A (ja) * | 2016-07-26 | 2018-02-01 | 株式会社ディスコ | デバイスウエーハの加工方法 |
| JP2018018980A (ja) * | 2016-07-28 | 2018-02-01 | 株式会社ディスコ | デバイスウエーハの加工方法 |
| JP6822802B2 (ja) * | 2016-09-05 | 2021-01-27 | 株式会社ディスコ | ウエーハの加工方法 |
| US11158540B2 (en) | 2017-05-26 | 2021-10-26 | Applied Materials, Inc. | Light-absorbing mask for hybrid laser scribing and plasma etch wafer singulation process |
| US10363629B2 (en) | 2017-06-01 | 2019-07-30 | Applied Materials, Inc. | Mitigation of particle contamination for wafer dicing processes |
| US10535561B2 (en) | 2018-03-12 | 2020-01-14 | Applied Materials, Inc. | Hybrid wafer dicing approach using a multiple pass laser scribing process and plasma etch process |
| US11355394B2 (en) | 2018-09-13 | 2022-06-07 | Applied Materials, Inc. | Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate breakthrough treatment |
| US11011424B2 (en) | 2019-08-06 | 2021-05-18 | Applied Materials, Inc. | Hybrid wafer dicing approach using a spatially multi-focused laser beam laser scribing process and plasma etch process |
| US11342226B2 (en) | 2019-08-13 | 2022-05-24 | Applied Materials, Inc. | Hybrid wafer dicing approach using an actively-focused laser beam laser scribing process and plasma etch process |
| US10903121B1 (en) | 2019-08-14 | 2021-01-26 | Applied Materials, Inc. | Hybrid wafer dicing approach using a uniform rotating beam laser scribing process and plasma etch process |
| US11600492B2 (en) | 2019-12-10 | 2023-03-07 | Applied Materials, Inc. | Electrostatic chuck with reduced current leakage for hybrid laser scribing and plasma etch wafer singulation process |
| US11211247B2 (en) | 2020-01-30 | 2021-12-28 | Applied Materials, Inc. | Water soluble organic-inorganic hybrid mask formulations and their applications |
| US20220157657A1 (en) * | 2020-11-13 | 2022-05-19 | International Business Machines Corporation | Singulating individual chips from wafers having small chips and small separation channels |
-
2002
- 2002-07-17 JP JP2002208643A patent/JP4286497B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004055684A (ja) | 2004-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4286497B2 (ja) | 半導体装置の製造方法 | |
| US6342434B1 (en) | Methods of processing semiconductor wafer, and producing IC card, and carrier | |
| US6841454B2 (en) | Chip-like electronic components, a method of manufacturing the same, a pseudo wafer therefor and a method of manufacturing thereof | |
| JPH025447A (ja) | 半導体デバイスの製造方法並びにその製造方法に使用する可撓性ウエファ構造 | |
| JP5074719B2 (ja) | ウエハを薄くする方法及びサポートプレート | |
| JP2002093752A (ja) | 半導体素子分離方法及び半導体素子分離装置 | |
| JP5090789B2 (ja) | 貼り合わせ装置、接着剤の溶解を防ぐ方法、及び貼り合わせ方法 | |
| CN107180788A (zh) | 元件芯片的制造方法 | |
| JP4416108B2 (ja) | 半導体ウェーハの製造方法 | |
| JP6524554B2 (ja) | 素子チップの製造方法 | |
| US7846776B2 (en) | Methods for releasably attaching sacrificial support members to microfeature workpieces and microfeature devices formed using such methods | |
| WO2004030053A1 (ja) | 薄型半導体チップの製造方法 | |
| TWI782189B (zh) | 剝離方法 | |
| US7749864B2 (en) | Semiconductor device with a thinned semiconductor chip and method for producing the thinned semiconductor chip | |
| JP2005166925A (ja) | ウェーハ加工方法およびウェーハ加工装置 | |
| JP2008205387A (ja) | サポートプレートの処理方法 | |
| CN100481366C (zh) | 静电卡盘、基片支持、夹具和电极结构及其制造方法 | |
| US8912653B2 (en) | Plasma treatment on semiconductor wafers | |
| JP2001085453A (ja) | 半導体装置の製造方法 | |
| JP2003045835A (ja) | 半導体装置の製造方法 | |
| US20240404879A1 (en) | Electroless plating methods | |
| JP4529388B2 (ja) | 半導体装置の製造方法 | |
| CN118894486A (zh) | Mems产品晶圆级封装方法和结构 | |
| JP2003229381A (ja) | 半導体装置の製造方法 | |
| JP2001127013A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050525 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080314 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080408 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080604 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081007 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081105 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20081211 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090324 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090325 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130403 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130403 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140403 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |