JP6822802B2 - ウエーハの加工方法 - Google Patents
ウエーハの加工方法 Download PDFInfo
- Publication number
- JP6822802B2 JP6822802B2 JP2016172887A JP2016172887A JP6822802B2 JP 6822802 B2 JP6822802 B2 JP 6822802B2 JP 2016172887 A JP2016172887 A JP 2016172887A JP 2016172887 A JP2016172887 A JP 2016172887A JP 6822802 B2 JP6822802 B2 JP 6822802B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- metal film
- substrate
- processing method
- protective member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Dicing (AREA)
Description
実施形態1に係るウエーハの加工方法を図面を参照して説明する。図1は、実施形態1に係るウエーハの加工方法の加工対象のウエーハを示す斜視図である。図2は、図1に示されたウエーハを裏面側からみた斜視図である。
実施形態2に係るウエーハの加工方法を図面を参照して説明する。図19は、実施形態2に係るウエーハの加工方法の流れを示すフローチャートである。図20は、図19に示されたウエーハの加工方法の保護部材貼着ステップを示す斜視図である。図21は、図19に示されたウエーハの加工方法の貼り替えステップを示す斜視図である。図22は、図19に示されたウエーハの加工方法の貼り替えステップの表面から保護部材を剥がす状態を示す斜視図である。図23は、図19に示されたウエーハの加工方法の機能層除去ステップを示す斜視図である。図24は、図19に示されたウエーハの加工方法の機能層除去ステップを示す断面図である。図25は、図19に示されたウエーハの加工方法の分割ステップを示す斜視図である。図26は、図19に示されたウエーハの加工方法の分割ステップ前のウエーハの断面図である。図27は、図19に示されたウエーハの加工方法の分割ステップ後のウエーハの断面図である。なお、図19から図27は、実施形態1と同一部分に同一符号を付して説明を省略する。
21 チャックテーブル
P2 保護部材
W ウエーハ
WS 表面
WR 裏面
L 分割予定ライン
LR レーザ光
D デバイス
DT デバイスチップ
S 基板
F 金属膜
FL 機能層(パッシベーション膜)
ST3,ST3A 保護部材貼着ステップ
ST4 外周金属膜除去ステップ
ST5 アライメントステップ
ST6 金属膜除去ステップ
ST7,ST12 分割ステップ
ST11 機能層除去ステップ(除去ステップ)
Claims (2)
- 複数の分割予定ラインによって区画され複数のデバイスが基板の表面に形成され、基板の裏面に金属膜が被覆されたウエーハの加工方法であって、
ウエーハの表面に保護部材を貼着する保護部材貼着ステップと、
該保護部材側をチャックテーブルで保持し、ウエーハの裏面の金属膜をウエーハの外周縁に沿って除去し、外周縁で基板を露出させる外周金属膜除去ステップと、
外周縁で露出した基板越しに赤外線カメラで表面側の分割予定ラインを検出し、アライメントを行うアライメントステップと、
該アライメントステップで検出した該分割予定ラインに沿って、裏面の該金属膜を除去する金属膜除去ステップと、
該金属膜除去ステップを実施した後に、プラズマエッチングにより該基板に分割溝を形成してウエーハを個々のデバイスチップに分割する分割ステップと、
該保護部材貼着ステップを実施する前に、基板の表面に積層された機能層を該分割予定ラインに沿って除去する機能層除去ステップと、を備えることを特徴とするウエーハの加工方法。 - 該分割ステップでは、該金属膜を遮蔽膜にして該基板にプラズマエッチングを実施する事を特徴とする請求項1に記載のウエーハの加工方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016172887A JP6822802B2 (ja) | 2016-09-05 | 2016-09-05 | ウエーハの加工方法 |
US15/679,407 US10083867B2 (en) | 2016-09-05 | 2017-08-17 | Method of processing a wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016172887A JP6822802B2 (ja) | 2016-09-05 | 2016-09-05 | ウエーハの加工方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018041765A JP2018041765A (ja) | 2018-03-15 |
JP6822802B2 true JP6822802B2 (ja) | 2021-01-27 |
Family
ID=61281704
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016172887A Active JP6822802B2 (ja) | 2016-09-05 | 2016-09-05 | ウエーハの加工方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10083867B2 (ja) |
JP (1) | JP6822802B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11387145B2 (en) * | 2018-09-19 | 2022-07-12 | Semiconductor Components Industries, Llc | Jet ablation die singulation systems and related methods |
JP7296718B2 (ja) * | 2018-12-11 | 2023-06-23 | 株式会社ディスコ | ウェーハの加工方法 |
JP2020098827A (ja) * | 2018-12-17 | 2020-06-25 | 株式会社ディスコ | ウエーハの加工方法 |
JP2020113614A (ja) * | 2019-01-10 | 2020-07-27 | 株式会社ディスコ | ウェーハの加工方法 |
JP2020194918A (ja) * | 2019-05-29 | 2020-12-03 | パナソニックIpマネジメント株式会社 | 素子チップの製造方法 |
JP7430515B2 (ja) * | 2019-11-06 | 2024-02-13 | 株式会社ディスコ | ウエーハの処理方法 |
JP7427333B2 (ja) * | 2020-03-18 | 2024-02-05 | 株式会社ディスコ | エッジアライメント方法 |
JP2023034254A (ja) * | 2021-08-30 | 2023-03-13 | 株式会社ディスコ | 単結晶シリコンウエーハの加工方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4387007B2 (ja) | 1999-10-26 | 2009-12-16 | 株式会社ディスコ | 半導体ウェーハの分割方法 |
JP4286497B2 (ja) * | 2002-07-17 | 2009-07-01 | 新光電気工業株式会社 | 半導体装置の製造方法 |
JP2006294913A (ja) * | 2005-04-12 | 2006-10-26 | Disco Abrasive Syst Ltd | ウェーハの分割方法 |
JP4749849B2 (ja) * | 2005-11-28 | 2011-08-17 | 株式会社ディスコ | ウェーハの分割方法 |
JP4749851B2 (ja) * | 2005-11-29 | 2011-08-17 | 株式会社ディスコ | ウェーハの分割方法 |
KR100869746B1 (ko) * | 2007-07-13 | 2008-11-21 | 주식회사 동부하이텍 | 반도체 소자의 누설전류 모니터링 테그 및 그 제조방법 |
JP5493275B2 (ja) * | 2008-02-27 | 2014-05-14 | 富士電機株式会社 | 半導体装置の製造方法 |
JP5509057B2 (ja) * | 2010-12-20 | 2014-06-04 | パナソニック株式会社 | 半導体チップの製造方法 |
US8802545B2 (en) * | 2011-03-14 | 2014-08-12 | Plasma-Therm Llc | Method and apparatus for plasma dicing a semi-conductor wafer |
US9196534B2 (en) * | 2013-02-24 | 2015-11-24 | Alpha And Omega Semiconductor Incorporated | Method for preparing semiconductor devices applied in flip chip technology |
JP6325421B2 (ja) * | 2014-11-14 | 2018-05-16 | 株式会社東芝 | デバイスの製造方法 |
US9627259B2 (en) * | 2014-11-14 | 2017-04-18 | Kabushiki Kaisha Toshiba | Device manufacturing method and device |
-
2016
- 2016-09-05 JP JP2016172887A patent/JP6822802B2/ja active Active
-
2017
- 2017-08-17 US US15/679,407 patent/US10083867B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018041765A (ja) | 2018-03-15 |
US10083867B2 (en) | 2018-09-25 |
US20180068895A1 (en) | 2018-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6822802B2 (ja) | ウエーハの加工方法 | |
CN104859062B (zh) | 晶片的加工方法 | |
JP6770858B2 (ja) | 分割方法 | |
US20140141596A1 (en) | Wafer processing method | |
CN101542714A (zh) | 半导体芯片制造方法 | |
JP2008098228A (ja) | 半導体チップの製造方法 | |
JP2017107921A (ja) | ウエーハの加工方法 | |
JP2006269897A (ja) | ウエーハのレーザー加工方法 | |
CN105097482A (zh) | 晶片的加工方法 | |
CN102403204A (zh) | 晶片的加工方法 | |
KR20190045067A (ko) | 웨이퍼의 가공 방법 | |
JP6684183B2 (ja) | デバイスウエーハの加工方法 | |
CN115547929A (zh) | 芯片的制造方法 | |
US11024542B2 (en) | Manufacturing method of device chip | |
JP2010212608A (ja) | ウエーハの加工方法 | |
JP6965126B2 (ja) | 被加工物の加工方法 | |
JP6689154B2 (ja) | デバイスウエーハの加工方法 | |
JP2020061494A (ja) | ウェーハの加工方法 | |
JP7550635B2 (ja) | デバイスチップの製造方法 | |
JP7450426B2 (ja) | 被加工物の加工方法 | |
JP7207969B2 (ja) | ウエーハの加工方法 | |
JP5995597B2 (ja) | ウエーハの加工方法 | |
JP7138001B2 (ja) | 加工条件選定方法 | |
JP2018018907A (ja) | デバイスウエーハの加工方法 | |
JP2020061500A (ja) | ウェーハの加工方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190725 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200430 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200623 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200820 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201208 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210107 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6822802 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |