JP4224039B2

JP4224039B2 - 磁性素子

Info

Publication number: JP4224039B2
Application number: JP2005152671A
Authority: JP
Inventors: 完佐野
Original assignee: Sumida Corp
Current assignee: Sumida Corp
Priority date: 2005-05-25
Filing date: 2005-05-25
Publication date: 2009-02-12
Anticipated expiration: 2025-05-25
Also published as: EP2058826A1; TW200703381A; US20090195345A1; EP1727164A3; US7893807B2; US20060268457A1; CN1881488A; CN1881488B; KR20060121692A; DE602006006751D1; US7522028B2; CN101847492A; EP1727164B1; KR101038008B1; TWI423275B; EP1727164A2; CN101847492B; JP2006332263A

Description

本発明は磁性素子に関連し、特に電源用途に用いられるインダクタンス素子に関する。

近年、高密度実装や多層配列の基板構成等による磁性素子の小型化が強く要求されているとともに、製品の低コスト化が強く要求されている。従来の磁性素子の形態としては、フェライト磁性コアからなる鍔付コアおよびリング型コアを組み合せた構成を採用したものが知られている（例えば、特許文献１参照）。

さらに、図１６に示すように、電気特性または形状が同一又は類似している磁性素子（例えば、インダクタンス素子）を、実装基板上に複数個配置する回路構成が知られている。
特開２００２−３１３６３５号

しかしながら、図１６に示すように、電気特性または形状が同一又は類似している複数のインダクタンス素子を実装基板上に配置する場合には、実装基板上に、そのインダクタンス素子の配置面積に比例した実装スペースを確保することが必要となり、実装基板が大型になるという問題が生じる。

さらに、インダクタンス素子に限らず、実装基板に実装される実装素子は、実装作業中における素子の破損を防止するために、隣接する実装素子と適宜間隔を空ける必要があり、近年の高密度実装の要求を高い水準で満足させるためには、実装されるインダクタンス素子の配置面積をさらに小さくしなければならないという問題が生じる。

本発明は、上述の点を考慮し、実装基板に対する配置面積を小さくした磁性素子を提供するものである。

本発明に係る磁性素子は、コイルが巻回された巻芯の少なくとも一端に鍔面を有する鍔部を備えた第１のコア及び第２のコアと、前記第１のコアと前記第２のコアとの間に配置された中間コアと、を組み合わせて構成される磁性素子であって、前記鍔部は円形であり、前記中間コアは、前記第１のコア及び前記第２のコアの巻芯軸に直交した平面における形状が、前記第１のコア及び前記第２のコアの巻芯軸を直交して結んだ線分と、前記線分を垂直方向に２等分する直線のそれぞれに対して線対称であり、かつ前記第１のコア及び前記第２のコアと対向する面に、前記第１のコア及び前記第２のコアの鍔部の一部と合致する形状を有する嵌合部を有し、前記第１のコア及び前記第２のコアと、前記中間コアとが固定されている構成とする。

好ましくは、前記第１のコア及び前記第２のコアの鍔部うちの少なくとも１つと、前記中間コアの嵌合部との間にはギャップが形成されていることが適当である。
好ましくは、前記第１のコア及び前記第２のコアと前記中間コアとは、接着剤によって固定されていることが適当である。
さらに好ましくは、前記第１のコア及び前記第２のコアの鍔面には、端子電極が設けられていることが適当である。

本発明の磁性素子は、複数の磁性素子から生じる磁束を流す共通のコアを用いることにより、磁性素子の配置面積を小さくする。

本発明に係る磁性素子によれば、磁性素子の配置面積を小さくできるとともに、第１のコア及び第２のコアと、中間コアとを確実に結合することができ、さらには、磁性素子の製造を容易に行うことができる。また、本発明に係る磁性素子によれば、実装基板に対する磁性素子の配置面積を小さくすることができるので、複数の磁性素子を高密度に実装することができる。

以下、本発明を実施するための最良の形態の例について図面を参照して説明するが、本発明は以下の例に限定されるものではない。

図１は、本発明による磁性素子の分解斜視図である。
図１に示すように、磁性素子としてのインダクタンス素子１は、第１の鍔付コア２と、第２の鍔付コア３と、中間コア４とから構成されている。また、本例における第１の鍔付コア２と第２の鍔付コア３は、同一の形状を有している。なお、第１と第２の鍔付コア２、３は、互いの巻芯の径や鍔の形状が異なっていてもよい。

第１の鍔付コア２は、平面状の鍔面２ｄを有する鍔部２ｂと、鍔部２ｂに連接する図示しない巻芯に巻回されている第１コイル２ａとからなっている。同様に、第２の鍔付コア３は、平面状の鍔面３ｄを有する鍔部３ｂと、鍔部３ｂに連接する図示しない巻芯に巻回されている第２コイル３ａとからなっている。また、第１の鍔付コア２及び第２の鍔付コア３は、Ni-Zn系フェライトを用いた磁性材料で形成されている。

中間コア４は、第１の鍔付コア２及び第２の鍔付コア３と高さが一致するように形成され、第１の鍔付コア２及び第２の鍔付コア３に対向する面には、鍔部２ｂ及び鍔部３ｂの外周形状に合致するような形状を有する嵌合部４ａが形成されている。中間コア４は、Ni-Zn系フェライトを用いた材料で形成され、例えば、金型プレスによって矩形状にプレスしたものを研削することで成型される。

図２は、本発明による磁性素子の斜視図である。
第１の鍔付コア２の鍔部２ｂ及び第２の鍔付コア３の鍔部３ｂの外周形状の一部と、中間コア４の嵌合部４ａとが合致するようにインダクタンス素子１が組み立てられている。すなわち、第１の鍔付コア２と第２の鍔付コア３と中間コア４によって、インダクタンス素子１に閉磁路回路が形成されている。また、鍔面２ｄ及び鍔面３ｄと中間コア４の上下方向の面とが、一つの平面を形成するように組み立てられている。なお、鍔付コア２，３と中間コア４とを組み付ける際は、鍔部２ｂ、３ｂの側面と、その側面に対応する中間コア４の所望の部位に接着剤を塗布し、固定する。

なお、このインダクタンス素子１を電源用途として、即ち大電流対応とするためには、磁路中にギャップを設ける必要がある。ギャップを設ける方法としては、鍔付コアの少なくとも一方の鍔部の外周径を、他方の鍔部の外周径よりも特定の寸法だけ小さくすることにより、中間コア４との間に空隙を形成することが考えられる。また、別の方法としては、中間コア４の実効透磁率を、鍔付コア２，３の実効透磁率よりも低く設定することで、実質的にギャップとしての作用を奏させることができる。なお、その方法を用いる場合には、透磁率の低い磁性材料を用いたり、樹脂と磁性粉を混合したものをコア材としたり、種々変更が可能である。

図３は、本発明による磁性素子の図２に示したＡ−Ａ線上の断面図である。
第１の鍔付コア２の巻芯２ｃには、コイル２ａが巻回されており、第２の鍔付コア３の巻芯３ｃには、コイル３ａが巻回されている。また、このコイル２ａ及びコイル３ａからは、図に示した矢印の方向に、巻芯２ｃ、３ｃ、鍔部２ｂ、３ｂ、中間コア４を貫く磁束Φ１、Φ２が発生している。
ここで、鍔面２ｄ、３ｄに平行な巻芯２ｃの断面積をＳ１，巻芯３ｃの断面積をＳ３、鍔面２ｄ、３ｄに平行であって、図に示すような中間コア４の最狭部（具体的には、中間コアの１／２の高さにおける断面積）の断面積をＳ２’と定義する。

図４は、本発明による磁性素子の図３に示したＢ−Ｂ線上の断面図である。
断面積Ｓ１の巻芯２ｃには、コイル２ａが巻回されており、鍔部２ｂは、コイル２ａの外周径よりも大きい外周径を有している。同様に、断面積Ｓ３の巻芯３ｃには、コイル３ａが巻回されており、鍔部３ｂは、コイル３ａの外周径よりも大きい外周径を有している。
また、中間コア４に設けられた嵌合部４ａが、鍔部２ｂ及び鍔部３ｂの外周の一部と嵌合している。ここで、鍔面２ｄ、３ｄに平行であって、中間コア４の最広部（具体的には、中間コア４の上下端部の位置における断面積）の断面積をＳ２と定義する。

本例のインダクタンス素子１によれば、中間コア４が鍔部２ｂ、３ｂの形状に合致した嵌合部４ａを有しているので、インダクタンス素子１の配置面積を小さくするとともに、確実に鍔付コア２，３と中間コア４とを結合することができる。鍔部２ｂ、３ｂと中間コア４との接触面積が小さい場合、例えば、点接触しているような場合には、すぐに磁気飽和状態になってしまうが、本例のインダクタンス素子１のように、中間コア４の嵌合部４ａの形状を、鍔部２ｂ、３ｂの形状に合致するように形成することで、中間コア４に生じる磁気飽和と、鍔付コア２，３に生じる磁気飽和との割合を均一にすることができ、インダクタンス素子１における局所的な磁気飽和状態の発生を遅らせることができる。

本例のインダクタンス素子１によれば、鍔付コア２，３及び中間コア４とも簡素な構成であるため、素子の製造が非常に容易になるという利点を有する。つまり、コイル２ａ，３ａを巻回するためのコアは一般的に用いられている鍔付コア２，３であり、コアの製造からコイルの巻回工程に係る生産性、製造技術は非常に安定したものとなる。また、中間コア４の形状も簡素であり製造が容易であるため、総合的に、磁性素子の製造コストを低くすることができる。

また、本例のインダクタンス素子１によれば、鍔付コア２の巻芯２ｃの断面積をＳ１、鍔付コア３の巻芯３ｃの断面積をS３とし、中間コア４の断面積をS２とした時に、Ｓ１≦Ｓ３であり、かつＳ１≦Ｓ２と規定されているため、種々の用途に対して、鍔付コア２，３および中間コア４の総合的な磁気飽和における均衡（バランス）に優れるといった利点を有する。

つまり、Ｓ１≦Ｓ３でありＳ１＝Ｓ２の場合は、第１の鍔付コア２のコイル２ａまたは第２の鍔付コア３のコイル３ａのいずれか一方のコイルに対して電流を印加する場合に、磁気飽和を生じさせることがなく、また、インダクタンス素子１の配置面積を小さくすることができる。

また、Ｓ１≦Ｓ３であり５×S１＝S２の場合は、第１の鍔付コア２のコイル２ａ及び第２の鍔付コア３のコイル３ａのいずれのコイルに対しても電流を印加する場合に、中間コア４の磁気飽和を生じさせることがなく、また、中間コア４の断面積Ｓ２が大きくなるために、インダクタンス素子１の高剛性化を計ることができる。

また、Ｓ１≦Ｓ３でありＳ１＞Ｓ２の場合は、中間コア４の断面積Ｓ２は、実質的に鍔付コア２の巻芯２ｃの断面積Ｓ１よりも小さくなるため、少なくともコイル２ａに過電流が印加されると、先ず中間コア４に磁気飽和が生じることになり、インダクタンス素子１の電気的特性（代表的にはインダクタンス値）の急激な低下を招く虞がある。さらに、中間コア４の断面積Ｓ２が小さくなるために、インダクタンス素子１の機械強度・剛性の低下が顕著となる。

また、Ｓ１≦Ｓ３であり５×S１＜S２の場合は、電流印加の際に発生する磁気飽和に対するインダクタンス素子の信頼性は獲得し得るものの、中間コア４の断面積Ｓ２が大きくなるので、インダクタンス素子１が大型になる。さらに、十分なインダクタンス素子１の強度を保つために、中間コア４の最狭寸法部における断面積Ｓ２’を、鍔付コアの巻芯２ｃ、３ｃの断面積Ｓ１と同等以上にする必要が生じるので、やはりインダクタンス素子が大型になる。また、鍔付コアの鍔部２ｂ、３ｂの形状に沿った外形を有する中間コア４を設計するためには、中間コアの断面積S２の値は、巻芯の断面積Ｓ１に対して、略５×Ｓ１となることが判明した。

以上の考察により、本例のインダクタンス素子１においては、第１の鍔付コア２の巻芯２ｃの断面積をＳ１、中間コアの断面積をＳ２、第２の鍔付コアの巻芯３ｃの断面積をＳ３としたときに、Ｓ１≦Ｓ３であり、かつＳ１≦Ｓ２の関係となるように構成したものであり、好ましくは、Ｓ１≦Ｓ３であり、かつＳ１≦Ｓ２≦５×Ｓ１となるように構成したものである。

また、本例のインダクタンス素子１によれば、図６に示すように、本例のインダクタンス素子１と、従来の鍔付コア１０２とリング型コア１０３とからなるインダクタンス素子１０１を２つ密接した状態と比較すると、長さｄ分だけ、インダクタンス素子１の配置面積を小さくすることができる。さらに、２つのリング型コア１０３を１つの中間コア４に置き替えることができるので、低コストでありながら同等以上の電気特性を有するインダクタンス素子１を得ることができる。すなわち、本例のインダクタンス素子１によれば、従来は２つ用いるインダクタンス素子１０１を、１つにまとめることにより、インダクタンス素子自体の実装スペースを小さくすることが可能となり、また、本例のインダクタンス素子１は、磁気結合を持たせることなく、１つの固体中に２つのコイル２ａ，３ａを有するものである。

さらに、本例のインダクタンス素子１によれば、従来から一般的に採用されている鍔付コア２，３を２つ用い、簡素な形状の中間コア４を上記鍔付コア２，３の中間に配置することによって、本来、回路基板上にて用いられていた２つの磁性素子を１つにすることが可能となり、その際、本例のインダクタンス素子１のサイズは、従来のものと比べても２倍になることはなく、実質的にインダクタンス素子１の配置面積の縮小化、コストの低減の効果を得ることが可能となる。

図５は、本発明による磁性素子を実装基板に装着する際の斜視図である。
図５において、図２と対応する部分には、同一符号を付して重複説明を省略する。
第１の鍔付コア２の鍔面２ｄに設けられた実装面２ｅには、端子電極５が設けられている。同様に、第２の鍔付コア３の鍔面３ｄに設けられた実装面３ｅには、端子電極５が設けられている。インダクタンス素子１は、半田付けによって、端子電極５と実装基板６との接触が保たれる状態で、実装基板６に実装される。これにより、実装基板６から供給される電流は、端子電極５を介して、インダクタンス素子１に供給される。

図に一点鎖線で示されたＸ−Ｘ線は、鍔付コア２，３の図示されない巻芯２ｃ、３ｃの長軸方向を示す。また、図に一点鎖線で示されたＹ−Ｙ線は、実装面２ｅ、３ｅに平行な方向を示す。すなわち、本例では、鍔付コア２，３の巻芯２ｃ、３ｃの長軸は、実装面２ｅ，３ｅに対して垂直となるように設定されている。

このようにすることで、本例のインダクタンス素子１によれば、鍔付コア２，３の巻芯２ｃ、３ｃの長軸方向が、実装面２ｅ，３ｅと垂直であり、かつ鍔面２ｄ、３ｄが実装面２ｅ、３ｅと平行であるために、主として鍔面２ｄ、３ｄによって、インダクタンス素子１の上下方向における磁束漏洩を抑制することが可能である。このため、例えば、電源基板の上下方向に信号基板が配置される多層回路構成等の場合に、上下方向に漏洩する磁束によって生じ得る信号処理用途の電子部品の誤作動を、抑制することが可能となる。

図７は、本発明による別の形態例の磁性素子の分解斜視図である。
図７に示すように、磁性素子としてのインダクタンス素子１１は、第１の鍔付コア１２と、第２の鍔付コア１３と、中間コア１４とから構成されている。また、本例における第１の鍔付コア１２と第２の鍔付コア１３は、同一の形状を有している。なお、第１と第２の鍔付コア１２，１３は、互いの巻芯の径や鍔の形状が異なるものであってもよい。

第１の鍔付コア１２は、略正方形状の鍔面１２ｄを有する鍔部１２ｂと、鍔部１２ｂに連接する図示しない巻芯に巻回されている第１コイル１２ａとからなっている。同様に、第２の鍔付コア１３は、略正方形状の鍔面１３ｄを有する鍔部１３ｂと、鍔部１３ｂに連接する図示しない巻芯に巻回されている第２コイル１３ａとからなっている。また、第１の鍔付コア１２及び第２の鍔付コア１３は、Ni-Zn系フェライトを用いた磁性粉末材料で形成されている。

中間コア１４は、直方体で構成され、第１の鍔付コア１２及び第２の鍔付コア１３と高さが一致するように形成されている。中間コア１４は、Ni-Zn系フェライトを用いた磁性材料で形成され、例えば、金型プレスによって矩形状に成型される。

図８は、本発明による別の形態例の磁性素子の斜視図である。
第１の鍔付コア１２の鍔１２ｄ及び第２の鍔付コア１３の鍔１３ｄの外周形状の一辺と、中間コア１４の平面部が合致するようにインダクタンス素子１が組み立てられている。また、鍔面１２ｄ及び鍔面１３ｄと中間コア１４の直方体の一面とが、一つの平面を形成するように組み立てられている。

図９は、本発明による別の形態例の磁性素子を実装基板に装着する際の斜視図である。
第１の鍔付コア１２の鍔面１２ｄに設けられた実装面１２ｅには、端子電極１５が設けられている。同様に、第２の鍔付コア１３の鍔面１３ｄに設けられた実装面１３ｅには、端子電極１５が設けられている。端子電極１５は、実装面１２ｅ，１３ｅにAgペーストを塗布・焼成することにより形成される。このように、端子となる部位にAgペーストを塗布・焼成した電極タイプのコアとすることで、生産性、コスト、実装性に優れた磁性素子を提供することができる。なお、インダクタンス素子１１は、半田付けによって、端子電極１５と実装基板６との接触が保たれる状態で、実装基板６に実装される。これにより、実装基板６から供給される電流は、端子電極１５を介して、インダクタンス素子１１に供給される。

図に一点鎖線で示されたＸ−Ｘ線は、鍔付コア１２，１３の図示されない巻芯１２ｃ、１３ｃの長軸方向を示す。また、図に一点鎖線で示されたＹ−Ｙ線は、実装面１２ｅ、１３ｅに平行な方向を示す。すなわち、本例では、鍔付コアの巻芯１２ｃ、１３ｃの長軸は、実装面１２ｅ，１３ｅに対して水平となるように設定されている。

このようにすることで、本例のインダクタンス素子１１によれば、鍔付コア１２，１３の巻芯１２ｃ、１３ｃの長軸方向が、実装面１２ｅ，１３ｅと水平であり、かつ鍔部１２ｂ、１３ｂが略正方形状を有しているので、実装基板６に対する実装性・安定性に優れている。

図１０は、本発明によるまた別の形態例の磁性素子の分解斜視図である。
図１０において、図７と対応する部分には、同一符号を付して重複説明を省略する。
本例のインダクタンス素子１１においては、第１の鍔付コア１２、第２の鍔付コア１３、及び中間コア１４の上方に、磁気シールド板１７が設けられている。また、磁気シールド板１７は、例えば、高透磁率の磁性板、樹脂と磁性粉を混合した板状部材で形成される。

図１１は、本発明によるまた別の形態例の磁性素子の斜視図である。
図１１において、図８と対応する部分には、同一符号を付して重複説明を省略する。
本例のインダクタンス素子１１においては、鍔面１２ｄ及び鍔面１３ｄと、直方体の中間コア１４の一面とが１つの平面を形成するように組み立てられているが、この平面の上端部側にコイル１２ａ、１３ａを覆うように、磁気シールド板１７が取り付けられている。

図１２は、本発明によるまた別の形態例の磁性素子を実装基板に装着する際の斜視図である。
図１２において、図９と対応する部分には、同一符号を付して重複説明を省略する。
本例のインダクタンス素子１１においては、磁気シールド基板１７が、鍔付コア１２，１３の実装基板６に装着される装着面１２ｅ，１３ｅの反対側に取り付けられた状態で、実装基板６に装着される。

本例のインダクタンス素子１１によれば、素子の上部に磁気シールド板１７を備えた構成を採用しているので、インダクタンス素子１１の上部から磁束が漏洩するといった不具合を抑制することが可能となり、信頼性の高いインダクタンス素子１１を提供することが可能である。なお、素子のサイズに制限がない場合には、磁気シールド板１７を、鍔付コア１２，１３の側方部にも貼り付けることで、より一層、漏洩磁束を低減することが可能となる。

図１３は、本発明によるさらにまた別の形態例の磁性素子の斜視分解図である。
図１３に示すように、磁性素子としてのインダクタンス素子２１は、第１の鍔付コア２２と、第２の鍔付コア２３と、中間コア２４とから構成されている。また、本例における第１の鍔付コア２２と第２の鍔付コア２３は、同一の形状を有している。なお、第１と第２の鍔付コア２２、２３は、互いの巻芯の径や鍔の形状が異なっていてもよい。

第１の鍔付コア２２は、いわゆる片鍔付コアであって、図示しない平面状の鍔面を有する鍔部２２ｂと、鍔部２２ｂに連接する巻芯２２ｃに巻回されている第１コイル２２ａとからなっている。また、巻芯２２ｃの鍔部２２ｂと反対側の先端部は、第１コイル２２ａから突出するように形成されている。同様に、第２の鍔付コア２３は、片鍔付コアであり、図示しない平面状の鍔面を有する鍔部２３ｂと、鍔部２３ｂに連接する巻芯２３ｃに巻回されている第２コイル２３ａとからなっている。また、巻芯２３ｃの鍔部２３ｂと反対側の端部は、第２コイル２３ａから突出するように形成されている。なお、第１の鍔付コア２２及び第２の鍔付コア２３は、Ni-Zn系フェライトを用いた磁性材料で形成されている。

中間コア２４は、第１の鍔付コア２２及び第２の鍔付コア２３との間に配置される下部構造部２４ａと、第１の鍔付コア２２及び第２の鍔付コア２３の上方に跨って配置される上部構造部２４ｂとから構成されており、断面が略T型の外形を有している。下部構造部２４ａの、第１の鍔付コア２及び第２の鍔付コア３に対向する面には、鍔２２ｂ及び鍔２３ｂの外周形状に合致するような形状を有する嵌合部２４ｄが形成されている。また、上部構造部２４ｂには、コイルから突出した巻芯２２ｃ、２３ｃと嵌合するための巻芯嵌合孔２４ｃが形成されている。なお、中間コア２４は、Ni-Zn系フェライトを用いた材料で形成され、例えば、金型プレスによって成型される。

図１４は、本発明によるさらにまた別の形態例の磁性素子の斜視図である。
本例のインダクタンス素子２１においては、鍔付コア２２，２３の鍔部２２ｂ、２３ｂの外周の一部が、下部構造体２４ａに設けられた嵌合部２４ｄに嵌合し、鍔付コア２２，２３の巻芯２２ｃ、２３ｃの先端部が、上部構造体２４ｂに設けられた巻芯嵌合孔２４ｃに挿入され、巻芯２２ｃ，２３ｃの先端部の端面と上部構造体の上面とが一つの平面を形成するように、インダクタンス素子２１が組み立てられている。

図１５は、本発明によるさらにまた別の形態例の磁性素子を実装基板に装着する際の斜視図である。
図１５において、図１４と対応する部分には、同一符号を付して重複説明を省略する。
第１の鍔付コア２２の鍔面２２ｄに設けられた実装面２２ｅには、端子電極２５が設けられている。同様に、第２の鍔付コア２３の鍔面２３ｄに設けられた実装面２３ｅには、端子電極２５が設けられている。インダクタンス素子２１は、半田付けによって、端子電極２５と実装基板６との接触が保たれる状態で、実装基板６に実装される。これにより、実装基板６から供給される電流は、端子電極２５を介して、インダクタンス素子２１に供給される。

図に一点鎖線で示されたＸ−Ｘ線は、鍔付コア２２，２３の図示されない巻芯２２ｃ、２３ｃの長軸方向を示す。また、図に一点鎖線で示されたＹ−Ｙ線は、実装面２２ｅ、２３ｅに平行な方向を示す。すなわち、本例では、鍔付コア２２，２３の巻芯２２ｃ、２３ｃの長軸は、実装面２２ｅ，２３ｅに対して垂直となるように設定されている。

本例のインダクタンス素子２１によれば、鍔付コアの巻芯２２ｃ、２３ｃの先端を巻芯嵌合孔２４ｃへ挿通することにより、部品組み付けの際の位置決め・固定が容易かつ確実となり、さらにコイル２２ａ，２３ａの上面部は中間コア２４の上部構造体２４ｂで覆われていることにより、コイルからの漏洩磁束を抑制することが可能である。

なお、第１の鍔付コア、第２の鍔付コア、及び中間コアの形成に用いる磁性材料は、Ni-Zn系フェライトに限られるものではなくMn-Zn系フェライトや、金属系磁性材料、アモルファス系磁性材料等を用いることが可能である。

図１は、本発明による磁性素子の分解斜視図である。図２は、本発明による磁性素子の斜視図である。図３は、本発明による磁性素子の断面図である。図４は、本発明による磁性素子の平面断面図である。図５は、本発明による磁性素子を実装基板に装着する際の斜視図である。図６は、従来の磁性素子と本発明による磁性素子とを比較した際の断面図である。図７は、本発明による別の形態例の磁性素子の分解斜視図である。図８は、本発明による別の形態例の磁性素子の斜視図である。図９は、本発明による別の形態例の磁性素子を実装基板に装着する際の斜視図である。図１０は、本発明によるまた別の形態例の磁性素子の分解斜視図である。図１１は、本発明によるまた別の形態例の磁性素子の斜視図である。図１２は、本発明によるまた別の形態例の磁性素子を実装基板に装着する際の斜視図である。図１３は、本発明によるさらにまた別の形態例の磁性素子の斜視分解図である。図１４は、本発明によるさらにまた別の形態例の磁性素子の斜視図である。図１５は、本発明によるさらにまた別の形態例の磁性素子を実装基板に装着する際の斜視図である。図１６は、従来の複数の磁性素子を配置した従来の回路構成を示す図である。

符号の説明

１，１１，２１・・インダクタンス素子、２，１２、２２・・第１の鍔付きコア、２ａ、１２ａ、２２ａ・・コイル、２ｂ，１２ｂ、２２ｂ・・鍔部、２ｃ、１２ｃ、２２ｃ・・巻芯、２ｄ、１２ｄ、２２ｄ・・鍔面、２ｅ、１２ｅ，２２ｅ・・実装面、３，１３，２３・・第２の鍔付きコア、３ａ，１３ａ、２３ａ・・コイル、３ｂ、１３ｂ、２３ｂ・・鍔部、３ｃ、１３ｃ、２３ｃ・・巻芯、３ｄ、１３ｄ、２３ｄ・・鍔面、３ｅ、１３ｅ，２３ｅ・・実装面、４、１４，２４・・中間コア、４ａ・・嵌合部、５，１５，２５・・端子電極、６・・実装基板、１７・・磁気シールド、２４ａ・・下部構造部、２４ｂ・・上部構造部、２４ｃ・・巻芯嵌合孔、Ｓ１・・鍔付きコアの巻芯の断面積、Ｓ２・・中間コアの断面積、Φ１、Φ２・・磁束線、Ｘ・・巻芯の長軸線、Ｙ・・実装面軸

Claims

コイルが巻回された巻芯の少なくとも一端に鍔面を有する鍔部を備えた第１のコア及び第２のコアと、
前記第１のコアと前記第２のコアとの間に配置された中間コアと、を組み合わせて
構成される磁性素子において、
前記鍔部は円形であり、
前記中間コアは、前記第１のコア及び前記第２のコアの巻芯軸に直交した平面における形状が、前記第１のコア及び前記第２のコアの巻芯軸を直交して結んだ線分と、前記線分を垂直方向に２等分する直線のそれぞれに対して線対称であり、かつ前記第１のコア及び前記第２のコアと対向する面に、前記第１のコア及び前記第２のコアの鍔部の一部と合致する形状を有する嵌合部を有し、
前記第１のコア及び前記第２のコアと、前記中間コアとが固定されている
ことを特徴とする磁性素子。
前記第１のコア及び前記第２のコアの鍔部うちの少なくとも１つと、前記中間コアの嵌合部との間にはギャップが形成されている
ことを特徴とする請求項１に記載の磁性素子。
前記第１のコア及び前記第２のコアと前記中間コアとは、接着剤によって固定されている
ことを特徴とする請求項１または２に記載の磁性素子。
前記第１のコア及び前記第２のコアの鍔面には、端子電極が設けられていること
を特徴とする請求項１乃至３のいずれか１項に記載の磁性素子。