[go: up one dir, main page]

JP4127743B2 - ドライバ回路の出力インピーダンス校正回路 - Google Patents

ドライバ回路の出力インピーダンス校正回路 Download PDF

Info

Publication number
JP4127743B2
JP4127743B2 JP19091399A JP19091399A JP4127743B2 JP 4127743 B2 JP4127743 B2 JP 4127743B2 JP 19091399 A JP19091399 A JP 19091399A JP 19091399 A JP19091399 A JP 19091399A JP 4127743 B2 JP4127743 B2 JP 4127743B2
Authority
JP
Japan
Prior art keywords
transistor array
calibration
impedance
array
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP19091399A
Other languages
English (en)
Other versions
JP2000059202A (ja
JP2000059202A5 (ja
Inventor
ジェラルド・エル・エッシ・ジュニア
ガイ・エイチ・ハンフリー
Original Assignee
アバゴ・テクノロジーズ・ジェネラル・アイピー（シンガポール）プライベート・リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アバゴ・テクノロジーズ・ジェネラル・アイピー（シンガポール）プライベート・リミテッド filed Critical アバゴ・テクノロジーズ・ジェネラル・アイピー（シンガポール）プライベート・リミテッド
Publication of JP2000059202A publication Critical patent/JP2000059202A/ja
Publication of JP2000059202A5 publication Critical patent/JP2000059202A5/ja
Application granted granted Critical
Publication of JP4127743B2 publication Critical patent/JP4127743B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005—Modifications of input or output impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Networks Using Active Elements (AREA)

Description

【０００１】
【産業上の利用分野】
本発明は一般に、ＣＭＯＳ集積回路のデジタル出力ドライバに関する。より詳細には、本発明はＣＭＯＳ出力ドライバ群のドライブ・インピーダンスを校正する回路に関する。
【０００２】
【従来の技術】
集積回路上で出力ドライバのインピーダンスを動的に校正することには幾つもの利点がある。このことによって出力信号上の信号反射が減少し、更に電磁干渉（ＥＭＩ）、電力消費、信号スキューが減少する。
【０００３】
ＣＭＯＳ集積回路（ＩＣ）上で出力ドライバのインピーダンスを制御する方法の１つは、プルアップ・トランジスタ（通常はソースがプラス電源ＶDDに接続されたｐチャネル形ＭＯＳＦＥＴ（ＰＦＥＴ））と、プルダウン・トランジスタ（通常はソースがマイナス電源ＧＮＤに接続されたｎチャネル形ＭＯＳＦＥＴ（ＮＦＥＴ））とを、複数のトランジスタに分けることである。出力ドライバが駆動している時、これらの複数トランジスタのそれぞれは適切に制御されて、所望の出力インピーダンスが得られるように１組の校正信号に従ってオン状態になったり、或いはオフ状態のままに保たれたりする。通常、プルアップ・トランジスタとプルダウン・トランジスタとではコンダクタンスが異なっており、また寸法も異なるため、大抵、校正信号の組も別々のものが必要である。通常これら２組の校正信号を生成するには、２つの外付け抵抗器が使用される（１つはプルアップＦＥＴ用、もう１つはプルダウンＦＥＴ用）。またこれには、異なるドライブ・インピーダンスを必要とするチップの各セクションにつき、２本の校正ピンが使用される。慎重を期するならば、各種類の信号または信号群毎に異なったインピーダンスは勿論、ダイ全体にわたるプロセス変動、電圧変動、温度変動を補償するには、チップの各サイドごとにドライバを別々に校正するほうがよいので、多数のピンを校正ピンとして使用しなければならない場合がある。このことは、チップのコストの増大につながり、また、そのチップを実装して使用する基板の組立コストの増大にもつながる。
【０００４】
【発明が解決しようとする課題】
従って当業界には、ＣＭＯＳ出力ドライバのインピーダンス制御に必要な校正ピンの数を減らす方法に対する要望がある。
【０００５】
【課題を解決するための手段】
本発明の好適な実施態様では２組の校正信号を提供するが、使用する校正ピン及び外付け抵抗器はそれぞれ１つずつでよい。本発明は、標準的なＣＭＯＳ回路を使用して実施することができ、また既存のインピーダンス出力ドライバ回路を制御して使用することができる。
【０００６】
本発明の一実施態様では、１つの外付け抵抗器から第１の校正信号セットを生成する。この校正信号セットは、先ほどの外付け校正抵抗器のインピーダンスをオン・チップで複製するために利用される。本発明では、このオン・チップ複製インピーダンスを使用することによって、第２の外付け抵抗器もさらなる校正ピンの追加も必要とすることなしに、第２の校正信号セットが生成される。
【０００７】
本発明の他の態様および利点は、本発明の原理を一例として示す以下の詳細な説明と関連する添付図面から明らかになるであろう。
【０００８】
【実施例】
図１に示す本発明の校正回路は、２組の校正信号（１つはプルアップ・トランジスタ用、もう１つはプルダウン・トランジスタ用）を生成するものであって、これらの校正信号は、出力ドライバのインピーダンス群を設定して外付け抵抗に整合させるか、或いは外付け抵抗の何倍かにするために使用される。正常動作中、ＰＦＥＴアレイ１０２には電流が流れる。ＰＦＥＴアレイ１０２の各トランジスタは、デジタル式に制御される出力ドライバにおけるプルアップＰＦＥＴアレイの各トランジスタのサイズという意味では、公称的に等価である。電流は、プラス電源ＶDD（ノイズの有無は問わない）からＰＦＥＴアレイ１０２、静電気放電（ＥＳＤ）防護用抵抗器１０４、出力パッド１０６、外付け抵抗器１０８を経由してグラウンドに流れる。
【０００９】
ＰＦＥＴアレイ１０２のインピーダンスおよびＥＳＤ防護用抵抗器１０４のインピーダンスと外付け抵抗器１０８のインピーダンスによって分圧回路が形成されており、パッド１０６のノードの所でプラス電源電圧を分割する。このノードは、アナログ比較器１１０の反転入力端子への入力である。アナログ比較器１１０の非反転入力端子は、抵抗器１１２、１１４を用いて形成された分圧回路に接続される。抵抗器１１２、１１４は、好適にはオン・チップ抵抗器であって、プラス電源とマイナス電源との間に直列に接続される。これら抵抗器を接続する中間ノードは、アナログ比較器１１０の非反転入力端子に接続されている。好適な実施態様においては、抵抗器１１２、１１４は同じ抵抗値を有しており、そのためアナログ比較器１１０の非反転入力端子における電圧がＶDD／２となる。アナログ比較器１１０の出力は、デジタル式アップダウンカウンタ１１６のDIR入力端子に接続されており、この出力はアップダウンカウンタ１１６のカウント方向を制御する。アップダウンカウンタ１１６は飽和型カウンタであるため、最も高い出力から最も低い出力への反転、およびこの逆も起こらない。アップダウンカウンタ１１６は、クロック入力ＣＬＫがストローブパルスである時、ＤＩＲの状態に従ってその出力のバイナリ値を増減させる。アップダウンカウンタ１１６の出力は、信号Ｐ［０：Ｂ］に結合されており、信号Ｐ［０：Ｂ］の各ビット値は、ＰＦＥＴアレイ１０２中の１つのトランジスタのゲートに結合される。Ｂは校正回路の分解能を決定する任意数であり、ＰＦＥＴアレイ１０２中のトランジスタの数はＢ＋１である。好適な実施態様においては、ＰＦＥＴアレイ１０２の各トランジスタのサイズは、そのトランジスタのゲートに結合されたＰ［０：Ｂ］のビットの位に対応するように決定される。例えば、Ｐ［Ｎ］がコンダクタンスがＧであるＦＥＴを制御する場合、Ｐ［Ｎ＋１］はコンダクタンスがＧ×２であるＦＥＴを制御する。
【００１０】
アナログ比較器１１０の反転入力がその非反転入力よりも高い場合、アップダウンカウンタ１１６はカウントアップする。これによって、ＰＦＥＴアレイ１０２のトランジスタがより多くオフ状態にされ、ＰＦＥＴアレイ１０２のインピーダンスが増大する。アナログ比較器１１０の反転入力がその比較器１１０の非反転入力よりも低い場合、アップダウンカウンタ１１６はカウントダウンを行い、これによって、ＰＦＥＴアレイ１０２のより多くのトランジスタがオン状態にされ、ＰＦＥＴアレイ１０２のインピーダンスが減少する。ＰＦＥＴアレイ１０２とＥＳＤ防護用抵抗器１０４のインピーダンスの和が外付け抵抗器１０８の抵抗にほぼ整合する時、このフィードバック・システムは安定する。
【００１１】
また、ＰＦＥＴアレイ１２０のゲートも、アップダウンカウンタ１１６の出力Ｐ［０：Ｂ］に結合されており、ＰＦＥＴアレイ１２０のインピーダンスは、ＰＦＥＴアレイ１０２のインピーダンスにほぼ一致する。ＰＦＥＴアレイ１２０中のトランジスタのソースは、プラス電源に接続されている。動作中、電流はＰＦＥＴアレイ１２０、抵抗器１２２、１３２、ＮＦＥＴアレイ１３０のトランジスタを通って流れる。ＮＦＥＴアレイ１３０の各トランジスタは、デジタル式に制御される出力ドライバにおけるプルダウンＮＦＥＴアレイの各トランジスタのサイズという意味では、公称的に等価である。抵抗器１２２、１３２は、出力ドライバのＥＳＤ防護抵抗と抵抗１０４とを整合するように選択される。ＰＦＥＴアレイ１２０及び抵抗器１２２のインピーダンスと抵抗器１３２およびＮＦＥＴアレイ１３０のインピーダンスによって、プラス電源とグラウンドとの間に分圧回路が形成される。この分圧回路の中間ノードは、アナログ比較器１２４の反転入力端子に接続される。アナログ比較器１２４の非反転入力端子は、プラス電源とグラウンドとの間にある抵抗器１２６、１２８から形成された、好適にはオン・チップの分圧回路に接続される。
【００１２】
アナログ比較器１２４の出力端子は、アップダウンカウンタ１３６のＤＩＲ入力に接続される。アップダウンカウンタ１３６の出力信号は、信号Ｎ［０：Ｂ］として、ＮＦＥＴアレイ１３０のトランジスタのゲートに接続される。アナログ比較器１２４の反転入力がその非反転入力よりも低い場合、アップダウンカウンタ１３６はカウントダウンを行い、それによって、ＮＦＥＴアレイ１３０のトランジスタのより多くがオフ状態になり、ＮＦＥＴアレイ１３０のインピーダンスが増大する。アナログ比較器１２４の反転入力がその非反転入力よりも高い場合、アップダウンカウンタ１３６はカウントアップを行い、それによって、ＮＦＥＴアレイ１３０のトランジスタのより多くがオン状態になり、ＮＦＥＴアレイ１３０のインピーダンスが減少する。ＮＦＥＴアレイ１３０と抵抗器１３２との直列インピーダンスが、抵抗器１２２とＰＦＥＴアレイ１２０のオン・トランジスタとの直列抵抗にほぼ一致する時、このフィードバック・システムは安定する。この結果ＮＦＥＴアレイ１３０のインピーダンスは、外付け抵抗器１０８の抵抗に整合する。
【００１３】
本システムが１つか２つの値において安定である時、ＰＦＥＴアレイ１２０のインピーダンスは外付け抵抗器１０８のインピーダンスにほぼ整合する。ＰＦＥＴアレイ１２０は、Ｐ［０：Ｂ］によって制御される。従って、信号Ｐ［０：Ｂ］を複数の出力ドライバに分配して、それらのプルアップ・インピーダンスを制御することができる。同様に、システムが安定した時、ＮＦＥＴアレイ１３０のインピーダンスも外付け抵抗器１０８のインピーダンスにほぼ整合する。ＮＦＥＴアレイ１３０は、信号Ｎ［０：Ｂ］によって制御される。従って、信号Ｎ［０：Ｂ］を複数の出力ドライバに分配して、それらのプルダウン・インピーダンスを制御することができる。この校正プロセスは継続的に行われるが、通常のチップ動作に対してはトランスペアレントである。出力ドライバは、プルアップ／プルダウンする時、それぞれ校正信号から新しいプルアップ／プルダウン校正値を読取る。
【００１４】
本発明の特定の実施態様について説明し、図示してきたが、本発明は上記で説明し、図示した特定の形態または部品構成に限定されるものではない。
【００１５】
〔実施態様〕
なお、本発明の実施態様の例を以下に示す。
【００１６】
〔実施態様１〕 第１の校正信号セットを生成する第１のフィードバック・システムと、
第２の校正信号セットを生成する第２のフィードバック・システムと、
外付け抵抗器（１０８）のインピーダンスに整合するように前記第１の校正信号セットによって制御される、第１のトランジスタ・アレイ（１０２）と、
前記第１の校正信号によって制御される第２のトランジスタ・アレイ（１２０）と、
前記第２のトランジスタ・アレイ（１２０）のインピーダンスに整合するように前記第２の校正信号セットによって制御される、第３のトランジスタ・アレイ（１３０）と
を設けて成る校正回路。
【００１７】
〔実施態様２〕前記第２のトランジスタ・アレイ（１２０）は、前記第２のトランジスタ・アレイ（１２０）が前記第１の校正信号セットによって制御される時に前記第２のトランジスタ・アレイ（１２０）のインピーダンスが前記外付け抵抗器（１０８）のインピーダンスにほぼ整合するようなサイズで形成されていることを特徴とする、実施態様１に記載の校正回路。
【００１８】
〔実施態様３〕前記第１のフィードバック・システムは、
前記第１トランジスタ・アレイ（１０２）と前記外付け抵抗器（１０８）とから成る第１の分圧回路と、
前記第１分圧回路の第１の分割ノード（１０６）を第１の基準電圧と比較して第１の比較器出力を生成する第１の比較器（１１０）と、
前記第１の比較器出力に従って第１のバイナリ出力をカウントアップまたはカウントダウンし、前記第１のバイナリ出力を前記第１の校正信号セットとして出力する第１のアップダウンカウンタ（１１６）と
を備えることを特徴とする実施態様１または実施態様２に記載の校正回路。
【００１９】
〔実施態様４〕前記第２フィードバック・システムは、
前記第２のトランジスタ・アレイ（１２０）と前記第３のトランジスタ・アレイ（１３０）とから成る第２の分圧回路と、
前記第２の分圧回路内の第２の分割ノードを第２の基準電圧と比較して第２の比較器出力を生成する第２の比較器（１２４）と、
前記第２の比較器出力に従って第２バイナリ出力をカウントアップまたはカウントダウンし、前記第２バイナリ出力を前記第２の校正信号セットとして出力する第２アップダウンカウンタ（１３６）と
を備えることを特徴とする実施態様１乃至実施態様３のいずれか一項に記載の校正回路。
【００２０】
〔実施態様５〕前記第１トランジスタ・アレイ（１０２）がＰＦＥＴから成るものであって、前記第２トランジスタ・アレイ（１２０）がＰＦＥＴから成るものであって、前記第３トランジスタ・アレイ（１３０）がＮＦＥＴから成るものであることを特徴とする実施態様１乃至実施態様４のいずれか一項に記載の校正回路。
【００２１】
〔実施態様６〕ドライバ出力インピーダンスを校正する方法であって、
第１のトランジスタ・アレイ（１０２）を制御して外付け抵抗器（１０８）のインピーダンスに整合させるための前記第１の校正信号セットを生成するステップと、
前記第１の校正信号セットを第２のトランジスタ・アレイ（１２０）に供給して前記第２トランジスタ・アレイ（１２０）を制御して、前記第１のトランジスタ・アレイ（１０２）のインピーダンスに整合させるステップと、
第３トランジスタ・アレイ（１３０）を制御して前記第２のトランジスタ・アレイ（１２０）のインピーダンスに整合させるための第２の校正信号セットを生成するステップと
を設けて成る方法。
【００２２】
〔実施態様７〕前記第１トランジスタ・アレイ（１０２）がＰＦＥＴから成るものであって、前記第２トランジスタ・アレイ（１２０）がＰＦＥＴから成るものであって、前記第３トランジスタ・アレイ（１３０）がＮＦＥＴからなるものであることを特徴とする実施態様６に記載の方法。
【００２３】
〔実施態様８〕第１トランジスタ・アレイ（１０２）を制御して抵抗器（１０８）のインピーダンスに整合させる第１の校正信号セットを生成する第１フィードバック・システムと、
第２トランジスタ・アレイ（１３０）を制御して前記第１トランジスタ・アレイ（１０２）のインピーダンスの何倍かに整合させるための第２の校正信号セットを生成する第２フィードバック・システムと
を設けて成る校正回路。
【００２４】
〔実施態様９〕前記第２のフィードバック・システムに使用される第３のトランジスタ・アレイ（１２０）であって、前記第１の校正信号セットによって制御されることによって前記第１トランジスタ・アレイ（１０２）のインピーダンスを複製する第３トランジスタ・アレイ（１２０）をさらに備えていることを特徴とする、実施態様８に記載の校正回路。
【００２５】
〔実施態様１０〕前記第２フィードバック・システムが、分圧回路を形成する前記第２トランジスタ・アレイ（１３０）と前記第３トランジスタ・アレイ（１２０）とを使用し、前記第２トランジスタ・アレイ（１３０）のインピーダンスが前記第３トランジスタ・アレイ（１２０）のインピーダンスにほぼ整合しているか否かをテストすることを特徴とする、実施態様９に記載の校正回路。
【図面の簡単な説明】
【図１】本発明による校正回路の一実施例を示す図である。
【符号の説明】
１０２：第１トランジスタ・アレイ
１０６：第１分割ノード
１０８：第１抵抗器
１１０：第１比較器
１１６：第１アップダウンカウンタ
１２０：第３トランジスタ・アレイ
１２４：第２比較器
１３０：第２トランジスタ・アレイ
１３６：第２アップダウンカウンタ

Claims (10)

  1. 第１のフィードバックシステムによって生成される第１の校正信号セットと、
    第２のフィードバックシステムによって生成される第２の校正信号セットと、
    前記第１の校正信号セットによって制御され、第１の抵抗器(108)のインピーダンスに整合する第１のトランジスタアレイ(102)と、
    前記第２の校正信号セットによって制御され、第３のトランジスタアレイ(120)のインピーダンスに整合する第２のトランジスタアレイ(130)であって、前記第３のトランジスタアレイ(120)が前記第１の校正信号セットによって制御される、第２のトランジスタアレイ(130)と
    からなる校正回路。
  2. 前記第３のトランジスタアレイ(120)のサイズは、前記第３のトランジスタアレイ(120)が前記第１の校正信号セットによって制御されるときに、前記第３のトランジスタアレイ(120)のインピーダンスが前記第１の抵抗器(108)のインピーダンスにほぼ整合するようなサイズである、請求項１に記載の校正回路。
  3. 前記第１のフィードバックシステムは、
    前記第１のトランジスタアレイ(102)及び前記第１の抵抗器(108)からなる第１の分圧回路と、
    前記第１の分圧回路の第１の分割ノード(106)を第１の基準電圧と比較し、第１の比較器出力を生成する第１の比較器(110)と、
    前記第１の比較器出力に従って第１のバイナリ出力をカウントアップ又はカウントダウンし、前記第１のバイナリ出力を前記第１の校正信号セットとして出力する、第１のアップダウンカウンタ(116)と
    を含む、請求項２に記載の校正回路。
  4. 前記第２のフィードバックシステムは、
    前記第２のトランジスタアレイ(130)及び前記第３のトランジスタアレイ(120)からなる第２の分圧回路と、
    前記第２の分圧回路の第２の分割ノードを第２の基準電圧と比較し、第２の比較器出力を生成する第２の比較器(124)と、
    前記第２の比較器出力に従って第２のバイナリ出力をカウントアップ又はカウントダウンし、前記第２のバイナリ出力を前記第２の校正信号セットとして出力する、第２のアップダウンカウンタ(136)と
    を含む、請求項３に記載の校正回路。
  5. 前記第１のトランジスタアレイ(102)はＰＦＥＴからなり、前記第２のトランジスタアレイ(130)はＮＦＥＴからなり、前記第３のトランジスタアレイ(120)はＰＦＥＴからなる、請求項４に記載の校正回路。
  6. 第１の校正信号セット及び第２の校正信号セットを生成する方法であって、
    第１のトランジスタアレイ(102)を制御して第１の抵抗器(108)のインピーダンスに整合させるための、第１の校正信号セットを生成するステップと、
    第２のトランジスタアレイ(130)を制御して第３のトランジスタアレイ(120)のインピーダンスに整合させるための、第２の校正信号セットを生成するステップと、
    前記第１の校正信号セットを前記第３のトランジスタアレイ(120)に供給し、前記第３のトランジスタアレイ(120)を前記第１のトランジスタアレイ(102)のインピーダンスに整合させるステップと
    からなる方法。
  7. 前記第１のトランジスタアレイ(102)はＰＦＥＴからなり、前記第２のトランジスタアレイ(130)はＮＦＥＴからなり、前記第３のトランジスタアレイ(120)はＰＦＥＴからなる、請求項６に記載の方法。
  8. 第１のトランジスタアレイ(102)を制御して抵抗器(108)のインピーダンスに整合させるための第１の校正信号セットを生成する第１のフィードバックシステムと、
    第２のトランジスタアレイ(130)を制御して前記第１のトランジスタアレイ(102)の複数のインピーダンスに整合させるための第２の校正信号セットを生成する第２のフィードバックシステムと
    からなる校正回路。
  9. 前記第１の校正信号セットによって制御される第３のトランジスタアレイ(120)であって、前記第２のフィードバックシステムが前記第１のトランジスタアレイ(102)のインピーダンスを複製するのに使用される第３のトランジスタアレイ(120)を更に含む、請求項８に記載の校正回路。
  10. 前記第２のフィードバックシステムは、分圧回路を形成する前記第２のトランジスタアレイ(130)及び前記第３のトランジスタアレイを使用して、前記第２のトランジスタアレイ(130)のインピーダンスが前記第３のトランジスタアレイ(120)のインピーダンスにほぼ整合しているか否かをテストするように構成される、請求項９に記載の校正回路。
JP19091399A 1998-07-31 1999-07-05 ドライバ回路の出力インピーダンス校正回路 Expired - Fee Related JP4127743B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US127,775 1998-07-31
US09/127,775 US6064224A (en) 1998-07-31 1998-07-31 Calibration sharing for CMOS output driver

Publications (3)

Publication Number Publication Date
JP2000059202A JP2000059202A (ja) 2000-02-25
JP2000059202A5 JP2000059202A5 (ja) 2006-06-15
JP4127743B2 true JP4127743B2 (ja) 2008-07-30

Family

ID=22431891

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19091399A Expired - Fee Related JP4127743B2 (ja) 1998-07-31 1999-07-05 ドライバ回路の出力インピーダンス校正回路

Country Status (3)

Country Link
US (1) US6064224A (ja)
EP (1) EP0978943A3 (ja)
JP (1) JP4127743B2 (ja)

Families Citing this family (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6541996B1 (en) 1999-12-21 2003-04-01 Ati International Srl Dynamic impedance compensation circuit and method
US6347850B1 (en) * 1999-12-23 2002-02-19 Intel Corporation Programmable buffer circuit
US6462588B2 (en) * 2000-04-03 2002-10-08 Rambus, Inc. Asymmetry control for an output driver
DE10164779B4 (de) * 2000-10-02 2011-04-28 Fujitsu Ltd., Kawasaki Empfänger, Hybridschaltung, Ansteuerschaltung und Signalübertragungssystem zur bidirektionalen Signalübertragung zum gleichzeitigen Ausführen einer derartigen Signalübertragung in beiden Richtungen
US6445245B1 (en) * 2000-10-06 2002-09-03 Xilinx, Inc. Digitally controlled impedance for I/O of an integrated circuit device
KR100391148B1 (ko) 2000-11-02 2003-07-16 삼성전자주식회사 프로그래머블 임피던스 제어회로 및 방법
US6529041B1 (en) 2001-03-23 2003-03-04 Xilinx, Inc. System power control output circuit for programmable logic devices
US6535047B2 (en) * 2001-05-17 2003-03-18 Intel Corporation Apparatus and method to use a single reference component in a master-slave configuration for multiple circuit compensation
US6545522B2 (en) * 2001-05-17 2003-04-08 Intel Corporation Apparatus and method to provide a single reference component for multiple circuit compensation using digital impedance code shifting
US6636821B2 (en) 2001-07-03 2003-10-21 International Business Machines Corporation Output driver impedance calibration circuit
US6603329B1 (en) 2001-08-29 2003-08-05 Altera Corporation Systems and methods for on-chip impedance termination
US6798237B1 (en) 2001-08-29 2004-09-28 Altera Corporation On-chip impedance matching circuit
US6509780B1 (en) * 2001-09-10 2003-01-21 Intel Corp. Circuit compensation technique
US6657906B2 (en) 2001-11-28 2003-12-02 Micron Technology, Inc. Active termination circuit and method for controlling the impedance of external integrated circuit terminals
US6812732B1 (en) 2001-12-04 2004-11-02 Altera Corporation Programmable parallel on-chip parallel termination impedance and impedance matching
US6586964B1 (en) * 2001-12-10 2003-07-01 Xilinx, Inc. Differential termination with calibration for differential signaling
US6836144B1 (en) 2001-12-10 2004-12-28 Altera Corporation Programmable series on-chip termination impedance and impedance matching
US7109744B1 (en) 2001-12-11 2006-09-19 Altera Corporation Programmable termination with DC voltage level control
US6812734B1 (en) 2001-12-11 2004-11-02 Altera Corporation Programmable termination with DC voltage level control
TW589794B (en) * 2002-05-08 2004-06-01 Nec Electronics Corp Method and circuit for producing control signal for impedance matching
US6836142B2 (en) 2002-07-12 2004-12-28 Xilinx, Inc. Asymmetric bidirectional bus implemented using an I/O device with a digitally controlled impedance
US6963218B1 (en) 2002-08-09 2005-11-08 Xilinx, Inc. Bi-directional interface and communication link
US6734702B1 (en) 2002-11-12 2004-05-11 Texas Instruments Incorporated Impedance calibration circuit
US20040124850A1 (en) * 2002-12-31 2004-07-01 Koneru Surya N. Calibration circuit for current source and on-die terminations
US7129738B2 (en) * 2003-03-04 2006-10-31 Micron Technology, Inc. Method and apparatus for calibrating driver impedance
KR100532426B1 (ko) * 2003-03-25 2005-11-30 삼성전자주식회사 온-칩 터미네이션 저항의 미스매치를 보상할 수 있는반도체 장치
KR100543211B1 (ko) * 2003-04-29 2006-01-20 주식회사 하이닉스반도체 온 디램 터미네이션 저항 조정 회로 및 그 방법
US6888388B1 (en) * 2003-05-08 2005-05-03 National Semiconductor Corp. Constant edge rate output driver
US6888369B1 (en) 2003-07-17 2005-05-03 Altera Corporation Programmable on-chip differential termination impedance
US6859064B1 (en) 2003-08-20 2005-02-22 Altera Corporation Techniques for reducing leakage current in on-chip impedance termination circuits
US6888370B1 (en) 2003-08-20 2005-05-03 Altera Corporation Dynamically adjustable termination impedance control techniques
US6924660B2 (en) 2003-09-08 2005-08-02 Rambus Inc. Calibration methods and circuits for optimized on-die termination
JP4086757B2 (ja) * 2003-10-23 2008-05-14 Ｎｅｃエレクトロニクス株式会社 半導体集積回路の入出力インターフェース回路
DE10351016B3 (de) * 2003-10-31 2005-06-09 Infineon Technologies Ag Pseudo-dynamische Off-Chip-Treiber-Kalibrierung
US7019553B2 (en) 2003-12-01 2006-03-28 Micron Technology, Inc. Method and circuit for off chip driver control, and memory device using same
TW200520378A (en) * 2003-12-09 2005-06-16 Prolific Technology Inc Impedance matching circuit and method
US6980020B2 (en) * 2003-12-19 2005-12-27 Rambus Inc. Calibration methods and circuits for optimized on-die termination
DE102004044422B3 (de) * 2004-09-14 2006-03-30 Infineon Technologies Ag Kalibrierungsschaltung für eine Treibersteuerschaltung und Treibersteuerschaltung
US7196567B2 (en) * 2004-12-20 2007-03-27 Rambus Inc. Systems and methods for controlling termination resistance values for a plurality of communication channels
JP4159553B2 (ja) 2005-01-19 2008-10-01 エルピーダメモリ株式会社 半導体装置の出力回路及びこれを備える半導体装置、並びに、出力回路の特性調整方法
US7221193B1 (en) 2005-01-20 2007-05-22 Altera Corporation On-chip termination with calibrated driver strength
US7218155B1 (en) 2005-01-20 2007-05-15 Altera Corporation Techniques for controlling on-chip termination resistance using voltage range detection
KR100673897B1 (ko) 2005-03-02 2007-01-25 주식회사 하이닉스반도체 반도체 소자의 출력 드라이버
KR100655083B1 (ko) * 2005-05-11 2006-12-08 삼성전자주식회사 반도체 장치에서의 임피던스 콘트롤 회로 및 임피던스콘트롤 방법
US7389194B2 (en) 2005-07-06 2008-06-17 Rambus Inc. Driver calibration methods and circuits
US7679397B1 (en) 2005-08-05 2010-03-16 Altera Corporation Techniques for precision biasing output driver for a calibrated on-chip termination circuit
DE102005039138B4 (de) * 2005-08-18 2012-07-12 Infineon Technologies Ag Mittels eines Widerstandes programmierbare und eine Referenzstromquelle aufweisende Schaltung
US7535250B2 (en) * 2005-08-22 2009-05-19 Micron Technology, Inc. Output impedance calibration circuit with multiple output driver models
US7368902B2 (en) * 2005-10-28 2008-05-06 International Business Machines Corporation Impedance calibration for source series terminated serial link transmitter
US7439760B2 (en) 2005-12-19 2008-10-21 Rambus Inc. Configurable on-die termination
US7525337B2 (en) * 2005-12-27 2009-04-28 Hynix Semiconductor Inc. On-die termination circuit and method for semiconductor memory apparatus
US7391229B1 (en) 2006-02-18 2008-06-24 Altera Corporation Techniques for serially transmitting on-chip termination control signals
US7420386B2 (en) * 2006-04-06 2008-09-02 Altera Corporation Techniques for providing flexible on-chip termination control on integrated circuits
US7417452B1 (en) * 2006-08-05 2008-08-26 Altera Corporation Techniques for providing adjustable on-chip termination impedance
JP4205741B2 (ja) * 2006-08-21 2009-01-07 エルピーダメモリ株式会社 キャリブレーション回路を有する半導体装置及びキャリブレーション方法
US7423450B2 (en) * 2006-08-22 2008-09-09 Altera Corporation Techniques for providing calibrated on-chip termination impedance
US7486085B2 (en) * 2006-09-13 2009-02-03 Mediatek Inc. Calibration circuit for resistance component
KR100780646B1 (ko) * 2006-10-31 2007-11-30 주식회사 하이닉스반도체 온 다이 터미네이션 장치 및 이를 포함하는 반도체장치.
US7459930B2 (en) * 2006-11-14 2008-12-02 Micron Technology, Inc. Digital calibration circuits, devices and systems including same, and methods of operation
JP4282713B2 (ja) 2006-11-28 2009-06-24 エルピーダメモリ株式会社 キャリブレーション回路を有する半導体装置及びキャリブレーション方法
US7372295B1 (en) 2006-12-22 2008-05-13 Altera Corporation Techniques for calibrating on-chip termination impedances
US7443193B1 (en) 2006-12-30 2008-10-28 Altera Corporation Techniques for providing calibrated parallel on-chip termination impedance
KR100875673B1 (ko) * 2007-05-14 2008-12-24 주식회사 하이닉스반도체 온 다이 터미네이션 장치 및 이의 캘리브래이션 방법
TW200910373A (en) * 2007-06-08 2009-03-01 Mosaid Technologies Inc Dynamic impedance control for input/output buffers
JP4966803B2 (ja) * 2007-09-28 2012-07-04 株式会社日立製作所 半導体回路およびそれを用いた計算機ならびに通信装置
JP5006231B2 (ja) * 2008-02-26 2012-08-22 ルネサスエレクトロニクス株式会社 インピーダンス調整回路
JP2009246725A (ja) * 2008-03-31 2009-10-22 Renesas Technology Corp インピーダンスの調整が可能な出力バッファを備えた半導体装置
KR20090121470A (ko) * 2008-05-22 2009-11-26 주식회사 하이닉스반도체 임피던스 교정 회로를 포함하는 반도체 메모리 장치
US20100164471A1 (en) * 2008-12-30 2010-07-01 M2000 Calibration of programmable i/o components using a virtual variable external resistor
JP2010171781A (ja) * 2009-01-23 2010-08-05 Renesas Electronics Corp インピーダンス調整回路
US7973553B1 (en) 2010-03-11 2011-07-05 Altera Corporation Techniques for on-chip termination
US8451031B2 (en) * 2010-11-11 2013-05-28 Advanced Micro Devices, Inc. Adjustable finite impulse response transmitter
US8384424B2 (en) 2011-04-08 2013-02-26 Ati Technologies Ulc Real time averaged impedance calibration for on-die termination
US8760189B2 (en) * 2011-09-29 2014-06-24 Qualcomm Incorporated Apparatus to implement symmetric single-ended termination in differential voltage-mode drivers
JP2012060140A (ja) * 2011-10-12 2012-03-22 Fujitsu Ltd 抵抗値補償方法、抵抗値補償機能を有する回路、回路の抵抗値試験方法、抵抗値補償プログラム、回路の抵抗値試験プログラム及びシステム
US9356600B2 (en) 2012-05-30 2016-05-31 Freescale Semiconductor, Inc. IO driver impedance calibration
JP2014033254A (ja) * 2012-08-01 2014-02-20 Ricoh Co Ltd 電気信号出力装置、差動出力ドライバ、及び出力装置
US8928365B2 (en) * 2012-10-23 2015-01-06 Qualcomm Incorporated Methods and devices for matching transmission line characteristics using stacked metal oxide semiconductor (MOS) transistors
JP6080497B2 (ja) * 2012-10-31 2017-02-15 ルネサスエレクトロニクス株式会社 抵抗補正回路、抵抗補正方法、及び半導体装置
FR3018648A1 (fr) * 2014-03-13 2015-09-18 St Microelectronics Alps Sas Circuit adapte a mettre en oeuvre une fonction de diode
CN104935321B (zh) * 2014-03-18 2017-11-28 扬智科技股份有限公司 输入输出阻抗校正电路与方法
KR102672957B1 (ko) * 2017-02-13 2024-06-10 에스케이하이닉스 주식회사 데이터 출력 버퍼
US10720191B2 (en) * 2017-12-21 2020-07-21 Samsung Electronics Co., Ltd. Storage device including calibration device
CN109212950B (zh) * 2018-10-24 2019-10-25 中国科学技术大学 一种高精度时间数字转换器的实时自修正电路
JP6916929B1 (ja) * 2020-05-25 2021-08-11 華邦電子股▲ふん▼有限公司Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ． インピーダンスキャリブレーション回路
JP2021185650A (ja) * 2020-05-25 2021-12-09 華邦電子股▲ふん▼有限公司Winbond Electronics Corp. インピーダンスキャリブレーション回路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5254883A (en) * 1992-04-22 1993-10-19 Rambus, Inc. Electrical current source circuitry for a bus
US5844913A (en) * 1997-04-04 1998-12-01 Hewlett-Packard Company Current mode interface circuitry for an IC test device

Also Published As

Publication number Publication date
US6064224A (en) 2000-05-16
EP0978943A2 (en) 2000-02-09
JP2000059202A (ja) 2000-02-25
EP0978943A3 (en) 2000-10-25

Similar Documents

Publication Publication Date Title
JP4127743B2 (ja) ドライバ回路の出力インピーダンス校正回路
US5457407A (en) Binary weighted reference circuit for a variable impedance output buffer
US6133749A (en) Variable impedance output driver circuit using analog biases to match driver output impedance to load input impedance
JP4430175B2 (ja) デジタル制御出力ドライバ及びインピーダンス整合方法
US6949949B2 (en) Apparatus and method for adjusting the impedance of an output driver
US6593795B2 (en) Level adjustment circuit and data output circuit thereof
US6147520A (en) Integrated circuit having controlled impedance
US6236239B1 (en) Output buffer circuit achieving stable operation and cost reduction
KR100332455B1 (ko) 반도체 장치의 가변 임피던스 콘트롤회로 및 오프 칩 드라이버회로와 가변 임피던스 콘트롤 방법
JP4008776B2 (ja) 出力ドライバ回路の出力インピーダンスを可変に調整する方法
US7573289B2 (en) Impedance matching circuit and semiconductor memory device with the same
US7208973B2 (en) On die termination circuit
US10063232B1 (en) Digitally controlled impedance calibration for a driver using an on-die reference resistor
JPH10247842A (ja) Ｍｏｓ可変遅延回路及び微細遅延回路
US6653882B2 (en) Output drivers for IC
US6043683A (en) Output pad circuit using control signal
US9948293B1 (en) Transmitter driver circuits and methods
US6281687B1 (en) Off-chip process, voltage, temperature, compensation resistor sharing
US7667531B2 (en) Signal transmission circuit
JP2001094409A (ja) インピーダンス調整回路
US20050046441A1 (en) Scalable termination
US5710778A (en) High voltage reference and measurement circuit for verifying a programmable cell
JP3925710B2 (ja) パルス幅調整回路
US20020135406A1 (en) Controlled impedance driver receiving a combination binary and thermometer code
US20040113652A1 (en) Apparatus and method for precisely controlling termination impedance

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20060414

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060428

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060428

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20060629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080507

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080512

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110523

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110523

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120523

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130523

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130523

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees