[go: up one dir, main page]

JP4159553B2 - 半導体装置の出力回路及びこれを備える半導体装置、並びに、出力回路の特性調整方法 - Google Patents

半導体装置の出力回路及びこれを備える半導体装置、並びに、出力回路の特性調整方法 Download PDF

Info

Publication number
JP4159553B2
JP4159553B2 JP2005011272A JP2005011272A JP4159553B2 JP 4159553 B2 JP4159553 B2 JP 4159553B2 JP 2005011272 A JP2005011272 A JP 2005011272A JP 2005011272 A JP2005011272 A JP 2005011272A JP 4159553 B2 JP4159553 B2 JP 4159553B2
Authority
JP
Japan
Prior art keywords
circuit
output
impedance
calibration
pull
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005011272A
Other languages
English (en)
Other versions
JP2006203405A (ja
Inventor
宏樹 藤澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=36683221&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP4159553(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2005011272A priority Critical patent/JP4159553B2/ja
Priority to US11/327,425 priority patent/US7215128B2/en
Priority to CN2006100036244A priority patent/CN1808902B/zh
Publication of JP2006203405A publication Critical patent/JP2006203405A/ja
Priority to US11/783,787 priority patent/US7495453B2/en
Publication of JP4159553B2 publication Critical patent/JP4159553B2/ja
Application granted granted Critical
Priority to US12/364,296 priority patent/US7808270B2/en
Priority to US12/883,563 priority patent/US8198911B2/en
Priority to US13/468,691 priority patent/US9047986B2/en
Priority to US14/727,096 priority patent/US9391612B2/en
Priority to US15/177,646 priority patent/US9641175B2/en
Priority to US15/478,635 priority patent/US20170207770A1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/28—Impedance matching networks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31713—Input or output interfaces for test, e.g. test pins, buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50008—Marginal testing, e.g. race, voltage or current testing of impedance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005—Modifications of input or output impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)

Description

本発明は半導体装置の出力回路及びこれを備える半導体装置に関し、特に、インピーダンス調整が可能な出力バッファを有する出力回路及びこれを備える半導体装置に関する。また、本発明は、出力回路の特性調整方法に関し、出力回路に含まれる出力バッファのインピーダンスを調整する方法に関する。
近年、半導体装置間（ＣＰＵとメモリ間など）におけるデータ転送には、非常に高いデータ転送レートが要求されており、これを実現するため、入出力信号の振幅は年々小振幅化されている。入出力信号が小振幅化すると、出力バッファのインピーダンスに対する要求精度は非常に厳しくなる。出力バッファのインピーダンスは、製造時のプロセス条件によってばらつくのみならず、実使用時においても、周辺温度の変化や電源電圧の変動の影響を受けるため、インピーダンスに高い精度が要求される場合には、インピーダンス調整機能を持った出力バッファが採用される（特許文献１，２参照）。このような出力バッファに対するインピーダンスの調整は、通常、キャリブレーション回路と呼ばれる回路を用いて行われる。
一方、ＤＲＡＭ（Dynamic Random Access Memory）のように、外部バス上に複数のチップが並列接続される場合、出力バッファがハイインピーダンス状態（Ｈｉ−Ｚ）となっているチップによって、信号の反射が生じることがある。このような信号の反射が生じると外部バス上の信号品質が低下することから、ＤＤＲ２型のＳＤＲＡＭ（Synchronous DRAM）のように高いデータ転送レートが要求される半導体装置においては、出力回路を終端抵抗として機能させるＯＤＴ（On Die Termination）機能が備えられていることがある（特許文献３参照）。
半導体装置にＯＤＴ機能を持たせれば、マザーボード上に終端抵抗器を設ける必要がなくなるため、部品点数を削減することができるとともに、信号の反射をより効果的に防止することができることから、外部バス上の信号品質を高めることが可能となる。
特開２００２−１５２０３２号公報 特開２００４−３２０７０号公報 特開２００３−１３３９４３号公報
しかしながら、通常、ＯＤＴ動作時にはデータ出力時とは異なるインピーダンスが求められることから、出力回路にＯＤＴ機能を持たせた場合、インピーダンス調整に用いるキャリブレーション回路は、データ出力時のインピーダンス調整に用いるキャリブレーション回路と、ＯＤＴ動作時のインピーダンス調整に用いるキャリブレーション回路の２つが必要となり、回路規模が大きくなるという問題が生じてしまう。
また、キャリブレーション動作についても、データ出力時のインピーダンスを調整する作業と、ＯＤＴ動作時のインピーダンスを調整する作業を別々に行う必要があることから、キャリブレーション動作に時間がかかるという問題も生じる。この問題は、電源投入時やリセット時にのみキャリブレーション動作を行う仕様であればさほど大きな問題とはならないが、実使用時にキャリブレーション動作を定期的に実行する仕様である場合には大きな問題となる。
本発明は、上記の問題点に鑑みなされたものであって、キャリブレーション動作に必要な回路規模を低減することを目的とする。
また、本発明の他の目的は、キャリブレーション動作にかかる時間を低減することである。
本発明による半導体装置の出力回路は、所定のデータピンに接続され、少なくともデータ出力時に活性化される第１の出力バッファと、前記所定のデータピンと同じデータピンに接続され、少なくともＯＤＴ動作時に活性化される第２の出力バッファと、キャリブレーション用ピンに接続され、前記第１及び第２の出力バッファのインピーダンスを一括して設定するキャリブレーション回路とを備えることを特徴とする。また、本発明による半導体装置は、このような出力回路を備えていることを特徴とする。
第１及び第２の出力バッファは、１又は並列接続された２以上の単位バッファによって構成されており、単位バッファは、互いに実質的に同一の回路構成を有していることが好ましい。また、キャリブレーション回路には、単位バッファと実質的に同じ回路構成を有するレプリカバッファが含まれていることが好ましい。
本発明による出力回路の特性調整方法は、少なくともデータ出力時に活性化される第１の出力バッファ及び少なくともＯＤＴ動作時に活性化される第２の出力バッファを有し、前記第１及び第２の出力バッファが互いに同じデータピンに接続された出力回路の特性調整方法であって、キャリブレーション回路を用いたキャリブレーション動作により、インピーダンス制御信号を生成し、前記インピーダンス制御信号を前記第１及び第２の出力バッファに対して共通に適用することを特徴とする。
本発明によれば、キャリブレーション動作によって第１及び第２の出力バッファのインピーダンスを共通に設定することが可能であることから、データ出力時のインピーダンス調整に用いるキャリブレーション回路と、ＯＤＴ動作時のインピーダンス調整に用いるキャリブレーション回路を別個に設ける必要がなく、キャリブレーション回路の回路規模を低減することが可能となる。
しかも、１回のキャリブレーション動作によって、データ出力時のインピーダンス調整とＯＤＴ動作時のインピーダンス調整を同時に完了できることから、キャリブレーション動作に必要な時間を低減することが可能となる。
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。
図１は、本発明の好ましい実施形態による半導体装置の出力回路（入出力回路）１００の構成を示すブロック図である。
図１に示すように、本実施形態による出力回路１００は、データピンＤＱに接続された第１の出力バッファ１１０及び第２の出力バッファ１２０と、キャリブレーション用ピンＺＱに接続されたキャリブレーション回路１３０と、データピンＤＱに接続された入力バッファ１７０とを備えている。
本実施形態による出力回路（入出力回路）１００は、通常のデータ入出力機能の他、ＯＤＴ機能を有している。ＯＤＴ機能とは、データピンＤＱに接続された外部バス上で他の半導体装置がデータ転送を行っている場合に、出力回路を終端抵抗として機能させることによって信号の反射を防止する機能である。本実施形態による出力回路１００では、データ出力時には第１の出力バッファ１１０と第２の出力バッファ１２０の両方が活性化され、ＯＤＴ動作時は第２の出力バッファ１２０のみが活性化される。つまり、ＯＤＴ動作時には第１の出力バッファ１１０は非活性化される。尚、入力バッファ１７０は、データ入力時に活性化される回路であるが、入力バッファ１７０の構成やデータ入力動作の詳細は、本発明の要旨と直接関係がないため、本明細書での説明は省略する。
図１に示すように、第１の出力バッファ１１０は並列接続された３つの単位バッファ１１１〜１１３によって構成され、第２の出力バッファ１１０も並列接続された３つの単位バッファ１２１〜１２３によって構成されている。これら単位バッファ１１１〜１１３，１２１〜１２３は互いに同一の回路構成を有しており、一例として、本実施形態ではいずれも２４０Ω（調整後の値）のインピーダンスを有している。したがって、全ての単位バッファ１１１〜１１３，１２１〜１２３が活性化されれば、データピンＤＱからみた出力回路１００のインピーダンスは４０Ω（＝２４０Ω／６）となる。また、第２の出力バッファ１１０を構成する３つの単位バッファ１２１〜１２３のうち、２つの単位バッファ１２１，１２２のみが活性化されれば、データピンＤＱからみた出力回路１００のインピーダンスは１２０Ω（＝２４０Ω／２）となり、１つの単位バッファ１２３のみが活性化されれば、データピンＤＱからみた出力回路１００のインピーダンスは２４０Ωとなる。
単位バッファ１１１〜１１３の動作は、前段回路１６１より供給される動作信号１６１Ｐ，１６１Ｎによって制御され、単位バッファ１２１，１２２の動作は、前段回路１６２より供給される動作信号１６２Ｐ，１６２Ｎによって制御され、単位バッファ１２３の動作は、前段回路１６３より供給される動作信号１６３Ｐ，１６３Ｎによって制御される。図１に示すように、前段回路１６１〜１６３には、キャリブレーション回路１３０より供給されるインピーダンス制御信号ＤＲＺＱが共通に供給されている。
図２は、単位バッファ１１１の回路図である。
図２に示すように、単位バッファ１１１は、並列接続された複数（本実施形態では５つ）のＰチャンネルＭＯＳトランジスタ２１１〜２１５と、並列接続された複数（本実施形態では５つ）のＮチャンネルＭＯＳトランジスタ２２１〜２２５と、これらトランジスタ２１１〜２１５とトランジスタ２２１〜２２５との間に直列に接続された抵抗２３１，２３２とを備え、抵抗２３１と抵抗２３２の接続点がデータピンＤＱに接続されている。単位バッファ１１１のうち、ＰチャンネルＭＯＳトランジスタ２１１〜２１５及び抵抗２３１からなる部分はプルアップ回路ＰＵを構成しており、ＮチャンネルＭＯＳトランジスタ２２１〜２２５及び抵抗２３２からなる部分はプルダウン回路ＰＤを構成している。
トランジスタ２１１〜２１５のゲートには、動作信号１６１Ｐを構成する５つの動作信号１６１Ｐ１〜１６１Ｐ５が供給されており、トランジスタ２２１〜２２５のゲートには、動作信号１６１Ｎを構成する５つの動作信号１６１Ｎ１〜１６１Ｎ５が供給されている。これにより、単位バッファ１１１に含まれる１０個のトランジスタは、１０本の動作信号１６１Ｐ１〜１６１Ｐ５及び動作信号１６１Ｎ１〜１６１Ｎ５によって、個別にオン／オフ制御を行うことができる。
トランジスタ２１１〜２１５からなる並列回路及びトランジスタ２２１〜２２５からなる並列回路は、いずれも導通時に１２０Ωとなるように設計されている。しかしながら、トランジスタのオン抵抗は製造条件によってばらつくとともに、動作時における環境温度や電源電圧によって変動することから、必ずしも所望のインピーダンスが得られるとは限らない。このため、実際にインピーダンスを１２０Ωとするためには、オンさせるべきトランジスタの数を調整する必要があり、かかる目的のために、複数のトランジスタからなる並列回路を用いている。インピーダンスを微細且つ広範囲に調整するためには、並列回路を構成する複数のトランジスタのＷ／Ｌ比（ゲート幅／ゲート長比）を互いに異ならせることが好ましく、２のべき条の重み付けをすることが特に好ましい。この点を考慮して、本実施形態では、トランジスタ２１１のＷ／Ｌ比を「１」とした場合、トランジスタ２１２〜２１５のＷ／Ｌ比をそれぞれ「２」、「４」、「８」、「１６」に設定している（Ｗ／Ｌ比の値は相対値であり、実際のＷ／Ｌ比を表しているものではない。以下同様）。これにより、動作信号１６１Ｐ１〜１６１Ｐ５及び動作信号１６１Ｎ１〜１６１Ｎ５によってオンさせるトランジスタを適宜選択することによって、製造条件によるばらつきや温度変化などにかかわらず、並列回路のオン抵抗をほぼ１２０Ωに固定させることができる。
抵抗２３１，２３２の抵抗値は、いずれも１２０Ωに設計されている。これにより、トランジスタ２１１〜２１５からなる並列回路及びトランジスタ２２１〜２２５からなる並列回路の少なくとも一方がオン状態となれば、データピンＤＱからみた単位バッファ１１１のインピーダンスは２４０Ωとなる。抵抗２３１，２３２としては、例えばタングステン（Ｗ）抵抗を用いることができる。
第１の出力バッファ１１０を構成する他の単位バッファ１１２，１１３も、図２に示す単位バッファ１１１と同じ回路構成を有し、且つ、同じ動作信号１６１Ｐ１〜１６１Ｐ５及び動作信号１６１Ｎ１〜１６１Ｎ５によって制御される。一方、第２の出力バッファ１２０を構成する他の単位バッファ１２１〜１２３は、図２に示す単位バッファ１１１と同じ回路構成を有しているものの、単位バッファ１２１，１２２の動作は動作信号１６２Ｐ，１６２Ｎによって制御され、単位バッファ１２３の動作は動作信号１６３Ｐ，１６３Ｎによって制御される。動作信号１６２Ｐ，１６２，１６３Ｐ，１６３Ｎについても、それぞれ５つの動作信号によって構成されており、それぞれ対応するプルアップ回路ＰＵ又はプルダウン回路ＰＤを制御する。
図３は、キャリブレーション回路１３０の回路図である。
図３に示すように、キャリブレーション回路１３０は、プルアップ回路１３１，１３２と、プルダウン回路１３３と、プルアップ回路１３１，１３２の動作を制御するカウンタ１３４と、プルダウン回路１３３の動作を制御するカウンタ１３５と、カウンタ１３４を制御するコンパレータ１３６と、カウンタ１３５を制御するコンパレータ１３７とを備えている。
図４は、プルアップ回路１３１の回路図である。
図４に示すように、プルアップ回路１３１は、単位バッファ１１１〜１１３，１２１〜１２３に含まれるプルアップ回路ＰＵと実質的に同じ回路構成を有している。つまり、プルアップ回路１３１は、並列接続された５つのＰチャンネルＭＯＳトランジスタ３１１〜３１５と、一端がこれらトランジスタのドレインに接続された抵抗３３１とを備え、抵抗３３１の他端がキャリブレーション用ピンＺＱに接続されている。プルアップ回路１３１に含まれるトランジスタ３１１〜３１５は、図２に示すトランジスタ２１１〜２１５に対応しており、それぞれ同一のインピーダンスを有している。したがって、トランジスタ２１１〜２１５のＷ／Ｌ比と同様、トランジスタ３１１〜３１５のＷ／Ｌ比もそれぞれ「１」、「２」、「４」、「８」、「１６」に設定されている。但し、インピーダンスが実質的に同じである限り、プルアップ回路１３１に含まれるトランジスタ３１１〜３１５と、図２に示すトランジスタ２１１〜２１５とが全く同じトランジスタサイズである必要はなく、シュリンクしたトランジスタを用いても構わない。
抵抗３３１も、図２に示す抵抗２３１に対応しており、したがって、その抵抗値は１２０Ωに設定されている。
トランジスタ３１１〜３１５のゲートには、カウンタ１３４よりインピーダンス制御信号ＤＲＺＱＰ１〜ＤＲＺＱＰ５がそれぞれ供給されており、これによってプルアップ回路１３１の動作が制御される。インピーダンス制御信号ＤＲＺＱＰ１〜ＤＲＺＱＰ５は、動作信号１６１Ｐ１〜１６１Ｐ５に対応する信号である。
プルアップ回路１３２も、図４に示すプルアップ回路１３１と同一の回路構成を有しており、プルアップ回路１３２に含まれる５つのトランジスタのゲートには、同じくインピーダンス制御信号ＤＲＺＱＰ１〜ＤＲＺＱＰ５が供給される。
図５は、プルダウン回路１３３の回路図である。
図５に示すように、プルダウン回路１３３は、単位バッファ１１１〜１１３，１２１〜１２３に含まれるプルダウン回路ＰＤと実質的に同じ回路構成を有している。つまり、プルダウン回路１３３は、並列接続された５つのＮチャンネルＭＯＳトランジスタ３２１〜３２５と、一端がこれらトランジスタのドレインに接続された抵抗３３２とを備えている。プルダウン回路１３３に含まれるトランジスタ３２１〜３２５は、図２に示すトランジスタ２２１〜２２５に対応しており、それぞれ同一のインピーダンスを有している。この点は、プルアップ回路１３１と同様である。抵抗３３２も、図２に示す抵抗２３２に対応しており、したがって、その抵抗値は１２０Ωに設定されている。
トランジスタ３２１〜３２５のゲートには、カウンタ１３５よりインピーダンス制御信号ＤＲＺＱＮ１〜ＤＲＺＱＮ５がそれぞれ供給されており、これによってプルダウン回路１３３の動作が制御される。インピーダンス制御信号ＤＲＺＱＮ１〜ＤＲＺＱＮ５は、動作信号１６１Ｎ１〜１６１Ｎ５に対応する信号である。
このように、プルアップ回路１３１，１３２は、いずれも単位バッファ１１１〜１１３，１２１〜１２３に含まれるプルアップ回路ＰＵと実質的に同じ回路構成を有しており、プルダウン回路１３３は、単位バッファ１１１〜１１３，１２１〜１２３に含まれるプルダウン回路ＰＤと実質的に同じ回路構成を有している。したがって、プルアップ回路１３１，１３２及びプルダウン回路１３３のインピーダンスは、いずれも２４０Ω（調整後の値）である。このうち、プルアップ回路１３２とプルダウン回路１３３は、「レプリカバッファ」を構成しており、したがって、レプリカバッファは単位バッファ１１１〜１１３，１２１〜１２３と実質的に同じ回路構成を有していることになる。ここでいう「実質的に同じ」とは、レプリカバッファに含まれるトランジスタがシュリンクされている場合であっても同じとみなす意である。レプリカバッファの出力端である接点Ａは、図３に示すように、コンパレータ１３７の非反転入力端子（＋）に接続されている。
カウンタ１３４は、制御信号ＡＣＴ１が活性化するとカウントアップ又カウントダウンするカウンタであり、コンパレータ１３６の出力である比較信号ＣＯＭＰ１がハイレベルである場合にはカウントアップを続け、比較信号ＣＯＭＰ１がローレベルである場合にはカウントダウンを続ける。コンパレータ１３６の非反転入力端子（＋）はキャリブレーション用ピンＺＱに接続されており、反転入力端子（−）は電源電位（ＶＤＤ）とグランド電位（ＧＮＤ）間に接続された抵抗１３８，１３９の中点に接続されている。かかる構成により、コンパレータ１３６は、キャリブレーション用ピンＺＱの電位と中間電圧（ＶＤＤ／２）とを比較し、前者の方が電位が高ければその出力である比較信号ＣＯＭＰ１をハイレベルとし、後者の方が電位が高ければ比較信号ＣＯＭＰ１をローレベルとする。
一方、カウンタ１３５は、制御信号ＡＣＴ２が活性化するとカウントアップ又カウントダウンするカウンタであり、コンパレータ１３７の出力である比較信号ＣＯＭＰ２がハイレベルである場合にはカウントアップを続け、比較信号ＣＯＭＰ２がローレベルである場合にはカウントダウンを続ける。コンパレータ１３７の非反転入力端子（＋）はレプリカバッファの出力端である接点Ａに接続され、反転入力端子（−）は抵抗１３８，１３９の中点に接続されている。かかる構成により、コンパレータ１３７は、レプリカバッファの出力電位と中間電圧（ＶＤＤ／２）とを比較し、前者の方が電位が高ければその出力である比較信号ＣＯＭＰ２をハイレベルとし、後者の方が電位が高ければ比較信号ＣＯＭＰ２をローレベルとする。
そして、カウンタ１３４，１３５は、制御信号ＡＣＴ１，ＡＣＴ２が非活性化するとカウント動作を停止し、現在のカウント値を保持する。上述のとおり、カウンタ１３４のカウント値はインピーダンス制御信号ＤＲＺＱＰとして用いられ、カウンタ１３５のカウント値はインピーダンス制御信号ＤＲＺＱＮとして用いられる。そして、これらの総称であるインピーダンス制御信号ＤＲＺＱは、図１に示す前段回路１６１〜１６３に共通に供給される。
図６は、前段回路１６１の回路図である。
図６に示すように、前段回路１６１は、５つのＯＲ回路４１１〜４１５と、５つのＡＮＤ回路４２１〜４２５によって構成されている。ＯＲ回路４１１〜４１５には、出力制御回路１５０からの選択信号１５１Ｐが共通に供給されているとともに、キャリブレーション回路１３０からのインピーダンス制御信号ＤＲＺＱＰ１〜ＤＲＺＱＰ５がそれぞれ供給されている。一方、ＡＮＤ回路４２１〜４２５には、出力制御回路１５０からの選択信号１５１Ｎが共通に供給されているとともに、キャリブレーション回路１３０からのインピーダンス制御信号ＤＲＺＱＮ１〜ＤＲＺＱＮ５がそれぞれ供給されている。
ＯＲ回路４１１〜４１５の出力である動作信号１６１Ｐ１〜１６１Ｐ５（動作信号１６１Ｐを構成する）、並びに、ＡＮＤ回路４２１〜４２５の出力である動作信号１６１Ｎ１〜１６１Ｎ５（動作信号１６１Ｎを構成する）は、図１に示すように、単位バッファ１１１〜１１３に共通に供給され、それぞれ対応するトランジスタを制御する。
他の前段回路１６２，１６３も、図６に示す前段回路１６１と同様の回路構成を有しているが、前段回路１６２に含まれるＯＲ回路及びＡＮＤ回路には、出力制御回路１５０からの選択信号１５２Ｐ，１５２Ｎがそれぞれ共通に供給され、前段回路１６３に含まれるＯＲ回路及びＡＮＤ回路には、出力制御回路１５０からの選択信号１５３Ｐ，１５３Ｎがそれぞれ共通に供給されている。
以上が、本実施形態による出力回路１００の構成である。次に、本実施形態による出力回路１００の動作について、キャリブレーション動作、データ出力動作、及びＯＤＴ動作の順に説明する。
まず、キャリブレーション動作について説明する。
キャリブレーション動作は、上述のとおり、出力バッファ１１０，１２０のインピーダンスを調整するために行う動作であり、製造時のプロセス条件によるインピーダンスのばらつきを修正するのみならず、周辺温度の変化や電源電圧の変動によるインピーダンスの変化を修正するために行う。したがって、高い精度が要求される場合には、電源投入時やリセット時などの初期設定時に１回だけキャリブレーション動作を行うのではなく、実際の動作時においても定期的に実行することが好ましく、本実施形態による出力回路１００は、このように実際の動作時において定期的にキャリブレーション動作を実行する場合に特に有効である。以下、具体的に説明する。
キャリブレーション動作を行う場合には、あらかじめ、キャリブレーション用ピンＺＱに外部抵抗Ｒ（図１、図３参照）接続しておく必要がある。外部抵抗Ｒとしては、単位バッファ１１１〜１１３，１２１〜１２３の目的とするインピーダンス（＝レプリカバッファのインピーダンス）と同じインピーダンスを持つ抵抗を用いる必要がある。したがって、本実施形態では、２４０Ωの外部抵抗Ｒが用いられる。
図７は、キャリブレーション動作を説明するためのフローチャートである。
まず、外部コマンドなどによってキャリブレーション動作が指示されると（ステップＳ１１：ＹＥＳ）、制御信号ＡＣＴ１を活性化し、キャリブレーション回路１３０に含まれるカウンタ１３４のカウント動作を開始させる（ステップＳ１２）。電源投入後などの初期状態においては、カウンタ１３４のカウント値は、一例としてオール１（本例では、「１１１１１」）にリセットされており、そのため、カウンタ１３４の出力であるインピーダンス制御信号ＤＲＺＱＰ１〜ＤＲＺＱＰ５は、いずれもハイレベルである。したがって、プルアップ回路１３１に含まれるトランジスタ３１１〜３１５は全てオフ状態となり、その結果、コンパレータ１３６の出力である比較信号ＣＯＭＰ１はローレベルとなる。
このため、カウンタ１３４はカウントダウンを進め、これに連動してトランジスタ３１１〜３１５のオン／オフ状態が切り替わる。具体的には、トランジスタ３１１〜３１５のＷ／Ｌ比がそれぞれ「１」、「２」、「４」、「８」、「１６」に設定されていることから、カウンタ１３４の最下位ビット（ＭＬＢ）がインピーダンス制御信号ＤＲＺＱＰ１に割り当てられ、カウンタ１３４の最上位ビット（ＭＳＢ）がインピーダンス制御信号ＤＲＺＱＰ５に割り当てられる。これにより、プルアップ回路１３１のインピーダンスを最小ピッチで変化させることができる。
このようなカウントダウンが進むに連れて、プルアップ回路１３１のインピーダンスは徐々に低下し、図８に示すように、キャリブレーション用ピンＺＱの電位は徐々に上昇する。そして、プルアップ回路１３１のインピーダンスが目的とするインピーダンス（２４０Ω）未満まで低下すると、キャリブレーション用ピンＺＱの電位が中間電圧（ＶＤＤ／２）を超えることから、コンパレータ１３６の出力である比較信号ＣＯＭＰ１はハイレベルに反転する。これに応答してカウンタ１３４はカウントアップを進め、今度はプルアップ回路１３１のインピーダンスを上昇させる。
このような動作を繰り返すことにより、キャリブレーション用ピンＺＱの電位は中間電圧（ＶＤＤ／２）近傍で安定する。その後、制御信号ＡＣＴ１を非活性化し、カウンタ１３４のカウント動作を停止させる（ステップＳ１３）。これにより、カウンタ１３４のカウント値は固定され、インピーダンス制御信号ＤＲＺＱＰ１〜ＤＲＺＱＰ５のレベルが確定する。
以上の動作により、プルアップ回路１３１，１３２のインピーダンスが２４０Ωに調整される。尚、カウンタ１３４の初期値をオール１ではなく、設計値で２４０Ωとなるような値とし、比較信号ＣＯＭＰ１のレベルに応じてカウントアップ又カウントダウンすることにより、調整を行っても構わない。
次に、制御信号ＡＣＴ２を活性化し、キャリブレーション回路１３０に含まれるカウンタ１３５のカウント動作を開始させる（ステップＳ１４）。初期状態においては、カウンタ１３５のカウント値は、一例としてオール０（本例では、「０００００」）にリセットされており、そのため、カウンタ１３５の出力であるインピーダンス制御信号ＤＲＺＱＮ１〜ＤＲＺＱＮ５は、いずれもローレベルである。したがって、プルダウン回路１３３に含まれるトランジスタ３２１〜３２５は全てオフ状態となり、その結果、コンパレータ１３７の出力である比較信号ＣＯＭＰ２はハイレベルとなる。
これに応答してカウンタ１３５はカウントアップを進め、これに連動して、トランジスタ３２１〜３２５のオン／オフ状態が切り替わる。この場合も、トランジスタ３２１〜３２５のＷ／Ｌ比がそれぞれ「１」、「２」、「４」、「８」、「１６」に設定されていることに対応して、カウンタ１３５の最下位ビット（ＭＬＢ）がインピーダンス制御信号ＤＲＺＱＮ１に割り当てられ、カウンタ１３５の最上位ビット（ＭＳＢ）がインピーダンス制御信号ＤＲＺＱＮ５に割り当てられる。これにより、プルダウン回路１３３のインピーダンスを最小ピッチで変化させることができる。
このようなカウントアップが進むに連れて、プルダウン回路１３３のインピーダンスは徐々に低下し、図９に示すように、接点Ａの電位は徐々に低下する。そして、プルダウン回路１３３のインピーダンスが目的とするインピーダンス（２４０Ω）未満まで低下すると、接点Ａの電位は中間電圧（ＶＤＤ／２）を下回るため、コンパレータ１３７の出力である比較信号ＣＯＭＰ２はローレベルに反転する。これに応答してカウンタ１３５はカウントダウンを進め、今度はプルダウン回路１３３のインピーダンスを上昇させる。
このような動作を繰り返すことにより、接点Ａの電位は中間電圧（ＶＤＤ／２）近傍で安定する。その後、制御信号ＡＣＴ２を非活性化し、カウンタ１３５のカウント動作を停止させる（ステップＳ１５）。これにより、カウンタ１３５のカウント値は固定され、インピーダンス制御信号ＤＲＺＱＮ１〜ＤＲＺＱＮ５のレベルが確定する
以上の動作により、プルダウン回路１３３のインピーダンスも２４０Ωに調整される。この場合も、カウンタ１３５の初期値をオール０ではなく、設計値で２４０Ωとなるような値とし、比較信号ＣＯＭＰ２のレベルに応じてカウントアップ又カウントダウンすることにより、調整を行っても構わない。
そして、ステップＳ１１に戻り、外部コマンドなどによるキャリブレーション動作の指示を待ち、キャリブレーション動作が指示されると（ステップＳ１１：ＹＥＳ）、上記一連の動作を再び実行する。
以上がキャリブレーション動作である。このようなキャリブレーション動作によって確定したインピーダンス制御信号ＤＲＺＱは、図１に示す前段回路１６１〜１６３に共通に供給されることから、前段回路１６１〜１６３によって制御される単位バッファ１１１〜１１３，１２１〜１２３についても、正確に２４０Ωのインピーダンスで動作することが可能となる。つまり、複数の単位バッファに対するキャリブレーション動作を一括して行うことができる。次に、データ出力動作及びＯＤＴ動作について説明する。
データ出力動作及びＯＤＴ動作は、上述したキャリブレーション動作を少なくとも１回実行した後に行う必要があり、これによって、正しいインピーダンスで動作することが可能となる。
データ出力動作は、データピンＤＱをハイレベル又はローレベルに駆動し、これによって、データピンＤＱに接続された外部バス（図示せず）を介してデータを送出する動作である。
データピンＤＱをハイレベルに駆動する場合、出力制御回路１５０は、図１０に示すように、選択信号１５１Ｐ〜１５３Ｐ，１５１Ｎ〜１５３Ｎを全てローレベルとする。これにより、前段回路１６１〜１６３に含まれるＯＲ回路（図６参照）のうち、対応するインピーダンス制御信号ＤＲＺＱＰ１〜ＤＲＺＱＰ５がローレベルとなっているものはローレベルの動作信号を出力し、対応するインピーダンス制御信号ＤＲＺＱＰ１〜ＤＲＺＱＰ５がハイレベルとなっているものはハイレベルの動作信号を出力することになる。一方、前段回路１６１〜１６３に含まれるＡＮＤ回路は、インピーダンス制御信号ＤＲＺＱＮ１〜ＤＲＺＱＮ５のレベルにかかわらず、全てローレベルの動作信号を出力する。その結果、単位バッファ１１１〜１１３，１２１〜１２３に含まれるプルアップ回路ＰＵは、キャリブレーション回路１３０に含まれるプルアップ回路１３１，１３２と同じインピーダンスである２４０Ωでオンし、プルダウン回路ＰＤは全てオフとなる。つまり、６つの単位バッファ１１１〜１１３，１２１〜１２３に含まれるプルアップ回路ＰＵが全て正確に２４０Ωでオンすることから、データピンＤＱは、正確に４０Ω（＝２４０Ω／６）のインピーダンスでハイレベル（ＶＤＤ電位）に駆動されることになる。
同様に、データピンＤＱをローレベルに駆動する場合、出力制御回路１５０は、図１０に示すように、選択信号１５１Ｐ〜１５３Ｐ，１５１Ｎ〜１５３Ｎを全てハイレベルとする。これにより、前段回路１６１〜１６３に含まれるＡＮＤ回路（図６参照）のうち、対応するインピーダンス制御信号ＤＲＺＱＮ１〜ＤＲＺＱＮ５がローレベルとなっているものはローレベルの動作信号を出力し、対応するインピーダンス制御信号ＤＲＺＱＮ１〜ＤＲＺＱＮ５がハイレベルとなっているものはハイレベルの動作信号を出力することになる。一方、前段回路１６１〜１６３に含まれるＯＲ回路は、インピーダンス制御信号ＤＲＺＱＰ１〜ＤＲＺＱＰ５のレベルにかかわらず、全てハイレベルの動作信号を出力する。その結果、単位バッファ１１１〜１１３，１２１〜１２３に含まれるプルダウン回路ＰＤは、キャリブレーション回路１３０に含まれるプルダウン回路１３３と同じインピーダンスである２４０Ωでオンし、プルアップ回路ＰＵは全てオフとなる。したがって、この場合も、６つの単位バッファ１１１〜１１３，１２１〜１２３に含まれるプルダウン回路ＰＤが全て正確に２４０Ωでオンすることから、データピンＤＱは、正確に４０Ω（＝２４０Ω／６）のインピーダンスでローレベル（ＧＮＤ電位）に駆動されることになる。
一方、ＯＤＴ動作時におけるインピーダンスは、仕様によって異なるが、複数種類のインピーダンスに切り替え可能であることが要求される場合がある。本実施形態による出力回路１００はこのような要求に対応しており、少なくとも、１２０Ω及び２４０Ωのいずれかに設定することが可能である。
まず、１２０ΩのＯＤＴ動作を行う場合、出力制御回路１５０は、図１０に示すように、選択信号１５１Ｐ，１５２Ｎ，１５３Ｐをハイレベルとし、選択信号１５１Ｎ，１５２Ｐ，１５３Ｎをローレベルとする。これにより、前段回路１６１，１６３の出力である動作信号１６１Ｐ，１６１Ｎ，１６３Ｐ，１６３Ｎは、単位バッファ１１１〜１１３，１２３に含まれる全てのトランジスタをオフさせることから、単位バッファ１１１〜１１３，１２３は非活性状態となる。一方、前段回路１６２の出力である動作信号１６２Ｐ（１６２Ｐ１〜１６２Ｐ５），１６２Ｎ（１６２Ｎ１〜１６２Ｎ５）については、対応するインピーダンス制御信号ＤＲＺＱＰ１〜ＤＲＺＱＰ５，ＤＲＺＱＮ１〜ＤＲＺＱＮ５のレベルと一致する。その結果、単位バッファ１２１，１２２に含まれるプルアップ回路ＰＵは、キャリブレーション回路１３０に含まれるプルアップ回路１３１，１３２と同じインピーダンスである２４０Ωでオンし、プルダウン回路ＰＤは、キャリブレーション回路１３０に含まれるプルダウン回路１３３と同じインピーダンスである２４０Ωでオンする。これにより、データピンＤＱは、正確に１２０Ω（＝２４０Ω／２）のインピーダンスでＶＤＤ／２電位に終端されることになる。
また、２４０ΩのＯＤＴ動作を行う場合、出力制御回路１５０は、図１０に示すように、選択信号１５１Ｐ，１５２Ｐ，１５３Ｎをハイレベルとし、選択信号１５１Ｎ，１５２Ｎ，１５３Ｐをローレベルとする。これにより、前段回路１６１，１６２の出力である動作信号１６１Ｐ，１６１Ｎ，１６２Ｐ，１６２Ｎは、単位バッファ１１１〜１１３，１２１，１２２に含まれる全てのトランジスタをオフさせることから、単位バッファ１１１〜１１３，１２１，１２２は非活性状態となる。一方、前段回路１６３の出力である動作信号１６３Ｐ（１６３Ｐ１〜１６３Ｐ５），１６３Ｎ（１６３Ｎ１〜１６３Ｎ５）については、対応するインピーダンス制御信号ＤＲＺＱＰ１〜ＤＲＺＱＰ５，ＤＲＺＱＮ１〜ＤＲＺＱＮ５のレベルと一致する。その結果、単位バッファ１２３に含まれるプルアップ回路ＰＵは、キャリブレーション回路１３０に含まれるプルアップ回路１３１，１３２と同じインピーダンスである２４０Ωでオンし、プルダウン回路ＰＤは、キャリブレーション回路１３０に含まれるプルダウン回路１３３と同じインピーダンスである２４０Ωでオンする。これにより、データピンＤＱは、正確に２４０ΩのインピーダンスでＶＤＤ／２電位に終端されることになる。
尚、仕様によって仮に８０ΩのＯＤＴ動作が必要であれば、単位バッファ１２１〜１２３を全て活性化すればよい。
このように、本実施形態による出力回路１００は、互いに同一の回路構成を有する複数の単位バッファ１１１〜１１３，１２１〜１２３を並列接続し、データ出力時やＯＤＴ動作時において活性化させる単位バッファを選択することによって、データピンＤＱのインピーダンスを調整している。このため、キャリブレーション回路１３０によるキャリブレーション動作を一括して行うことが可能となることから、データ出力時のインピーダンス調整に用いるキャリブレーション回路と、ＯＤＴ動作時のインピーダンス調整に用いるキャリブレーション回路を別個に設ける必要がなく、キャリブレーション回路の回路規模を低減することが可能となる。
しかも、１回のキャリブレーション動作によって、データ出力時のインピーダンス調整とＯＤＴ動作時のインピーダンス調整を同時に完了できることから、キャリブレーション動作に必要な時間を低減することが可能となる。したがって、実使用時にキャリブレーション動作を定期的に実行させる仕様であっても、キャリブレーション動作によるオーバーヘッドを最小限にとどめることが可能となる。
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
例えば、上記実施形態による出力回路１００は、６つの単位バッファを有し、データ出力動作を行う際には６つ全ての単位バッファを活性化し、ＯＤＴ動作を行う際には１つ又は２つの単位バッファを活性化しているが、単位バッファの全数については２つ以上であれば特に限定されず、また、データ出力時やＯＤＴ動作時に活性化する単位バッファの数についても特に限定されない。
また、本実施形態による出力回路１００では、第１の出力バッファ１１０を構成する３つの単位バッファ１１１〜１１３がそれぞれ独立した回路を構成し、同様に、第２の出力バッファ１２０を構成する２つの単位バッファ１２１，１２２についてもそれぞれ独立した回路を構成しているが、これらが完全に独立した回路であることは必須でなく、個々の単位バッファがレプリカバッファと同一視できる限りにおいて、図１１に示すように、内部で相互接続されていても構わない。図１１は、第１の出力バッファ１１０を構成する３つの単位バッファ１１１〜１１３を内部で相互接続した例を示しており、本例では、プルアップ回路ＰＵに含まれるＰチャンネルＭＯＳトランジスタと抵抗との接点を相互接続し、プルダウン回路ＰＤに含まれるＮチャンネルＭＯＳトランジスタと抵抗との接点を相互接続している。このような場合であっても、個々の単位バッファ１１１〜１１３は、レプリカバッファと同一視することができることから、本発明において「単位バッファの並列接続」とは、このようなケースも含まれる。
本発明の好ましい実施形態による半導体装置の出力回路１００の構成を示すブロック図である。 単位バッファ１１１の回路図である。 キャリブレーション回路１３０の回路図である。 プルアップ回路１３１の回路図である。 プルダウン回路１３３の回路図である。 前段回路１６１の回路図である。 キャリブレーション動作を説明するためのフローチャートである。 キャリブレーション動作中におけるキャリブレーション用ピンＺＱの電位変化を示すグラフである。 キャリブレーション動作中における接点Ａの電位変化を示すグラフである。 出力制御回路１５０の動作を説明する表である。 単位バッファ１１１〜１１３を内部で相互接続した例を示す回路図である。
符号の説明
１００ 出力回路
１１０ 第１の出力バッファ
１１１〜１１３，１２１〜１２３ 単位バッファ
１２０ 第２の出力バッファ
１３０ キャリブレーション回路
１３１，１３２，ＰＵ プルアップ回路
１３３，ＰＤ プルダウン回路
１３４，１３５ カウンタ
１３６，１３７ コンパレータ
１３８，１３９，２３１，２３２，３３１，３３２ 抵抗
１５０ 出力制御回路
１６１〜１６３ 前段回路
１７０ 入力バッファ
２１１〜２１５，３１１〜３１５ ＰチャンネルＭＯＳトランジスタ
２２１〜２２５，３２１〜３２５ ＮチャンネルＭＯＳトランジスタ
４１１〜４１５ ＯＲ回路
４２１〜４２５ ＡＮＤ回路
ＤＱ データピン
ＺＱ キャリブレーション用ピン

Claims (5)

  1. 所定のデータピンに接続され、少なくともデータ出力時に活性化される第１の出力バッファと、
    前記所定のデータピンと同じデータピンに接続され、少なくともＯＤＴ動作時に活性化される第２の出力バッファと、
    キャリブレーション用ピンに接続され、前記第１及び第２の出力バッファのインピーダンスを一括して設定するキャリブレーション回路とを備え、
    前記第１及び第２の出力バッファは、それぞれ１又は並列接続された２以上のインピーダンス調整可能な単位バッファによって構成されており、前記単位バッファは、互いに実質的に同一の回路構成を有しており、
    前記キャリブレーション回路は、前記第１及び第２の出力バッファを構成する複数の前記単位バッファのインピーダンスを一括して同じインピーダンスに設定することを特徴とする半導体装置の出力回路。
  2. 前記第２の出力バッファは、前記データ出力時にも活性化されることを特徴とする請求項１に記載の半導体装置の出力回路。
  3. 前記第１の出力バッファは、前記ＯＤＴ動作時には非活性化されることを特徴とする請求項１又は２に記載の半導体装置の出力回路。
  4. 前記キャリブレーション回路には、前記単位バッファと実質的に同じ回路構成を有するレプリカバッファが含まれていることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置の出力回路。
  5. 請求項１乃至４のいずれか１項に記載の出力回路を備えることを特徴とする半導体装置。
JP2005011272A 2005-01-19 2005-01-19 半導体装置の出力回路及びこれを備える半導体装置、並びに、出力回路の特性調整方法 Expired - Fee Related JP4159553B2 (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP2005011272A JP4159553B2 (ja) 2005-01-19 2005-01-19 半導体装置の出力回路及びこれを備える半導体装置、並びに、出力回路の特性調整方法
US11/327,425 US7215128B2 (en) 2005-01-19 2006-01-09 Output circuit for semiconductor device, semiconductor device having output circuit, and method of adjusting characteristics of output circuit
CN2006100036244A CN1808902B (zh) 2005-01-19 2006-01-09 输出电路、半导体器件和调整输出电路的特性的方法
US11/783,787 US7495453B2 (en) 2005-01-19 2007-04-12 Output circuit for semiconductor device, semiconductor device having output circuit, and method of adjusting characteristics of output circuit
US12/364,296 US7808270B2 (en) 2005-01-19 2009-02-02 Output circuit for semiconductor device, semiconductor device having output circuit, and method of adjusting characteristics of output circuit
US12/883,563 US8198911B2 (en) 2005-01-19 2010-09-16 Output circuit for semiconductor device, semiconductor device having output circuit, and method of adjusting characteristics of output circuit
US13/468,691 US9047986B2 (en) 2005-01-19 2012-05-10 Output circuit for semiconductor device, semiconductor device having output circuit, and method of adjusting characteristics of output circuit
US14/727,096 US9391612B2 (en) 2005-01-19 2015-06-01 Output circuit for semiconductor device, semiconductor device having output circuit, and method of adjusting characteristics of output circuit
US15/177,646 US9641175B2 (en) 2005-01-19 2016-06-09 Output circuit for semiconductor device, semiconductor device having output circuit, and method of adjusting characteristics of output circuit
US15/478,635 US20170207770A1 (en) 2005-01-19 2017-04-04 Output Circuit for Semiconductor Device, Semiconductor Device Having Output Circuit, and Method of Adjusting Characteristics of Output Circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005011272A JP4159553B2 (ja) 2005-01-19 2005-01-19 半導体装置の出力回路及びこれを備える半導体装置、並びに、出力回路の特性調整方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008104237A Division JP4618602B2 (ja) 2008-04-14 2008-04-14 半導体装置

Publications (2)

Publication Number Publication Date
JP2006203405A JP2006203405A (ja) 2006-08-03
JP4159553B2 true JP4159553B2 (ja) 2008-10-01

Family

ID=36683221

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005011272A Expired - Fee Related JP4159553B2 (ja) 2005-01-19 2005-01-19 半導体装置の出力回路及びこれを備える半導体装置、並びに、出力回路の特性調整方法

Country Status (3)

Country Link
US (8) US7215128B2 (ja)
JP (1) JP4159553B2 (ja)
CN (1) CN1808902B (ja)

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7227402B2 (en) * 2004-08-23 2007-06-05 Micron Technology, Inc. System and method for controlling input buffer biasing current
JP4159553B2 (ja) * 2005-01-19 2008-10-01 エルピーダメモリ株式会社 半導体装置の出力回路及びこれを備える半導体装置、並びに、出力回路の特性調整方法
JP4577689B2 (ja) * 2005-05-25 2010-11-10 エルピーダメモリ株式会社 終端回路、および終端回路を備える半導体装置
JP4916699B2 (ja) 2005-10-25 2012-04-18 エルピーダメモリ株式会社 Ｚｑキャリブレーション回路及びこれを備えた半導体装置
JP4205741B2 (ja) * 2006-08-21 2009-01-07 エルピーダメモリ株式会社 キャリブレーション回路を有する半導体装置及びキャリブレーション方法
JP4199789B2 (ja) 2006-08-29 2008-12-17 エルピーダメモリ株式会社 半導体装置の出力回路調整方法
JP4205744B2 (ja) 2006-08-29 2009-01-07 エルピーダメモリ株式会社 キャリブレーション回路及びこれを備える半導体装置、並びに、半導体装置の出力特性調整方法
JP4282713B2 (ja) 2006-11-28 2009-06-24 エルピーダメモリ株式会社 キャリブレーション回路を有する半導体装置及びキャリブレーション方法
KR100862316B1 (ko) 2007-03-08 2008-10-13 주식회사 하이닉스반도체 반도체 메모리장치, 반도체 메모리장치의 ｚｑ캘리브래이션동작 제어회로 및 반도체 메모리장치의 ｚｑ캘리브래이션방법
JP5495477B2 (ja) * 2007-04-23 2014-05-21 ピーエスフォー ルクスコ エスエイアールエル 出力インピーダンス調節回路を備えた半導体装置及び出力インピーダンスの試験方法
JP4934522B2 (ja) 2007-06-22 2012-05-16 ルネサスエレクトロニクス株式会社 半導体装置
JP4920512B2 (ja) 2007-07-04 2012-04-18 エルピーダメモリ株式会社 キャリブレーション回路及びこれを備える半導体装置、並びに、データ処理システム
JP4939327B2 (ja) * 2007-07-10 2012-05-23 エルピーダメモリ株式会社 キャリブレーション回路及びこれを備える半導体装置、並びに、メモリモジュール
JP5465376B2 (ja) * 2007-10-18 2014-04-09 ピーエスフォー ルクスコ エスエイアールエル 半導体装置、およびドライバ制御方法
US7888948B2 (en) * 2008-02-05 2011-02-15 Qimonda Ag Controlling an analog signal in an integrated circuit
JP2009246725A (ja) * 2008-03-31 2009-10-22 Renesas Technology Corp インピーダンスの調整が可能な出力バッファを備えた半導体装置
US20090298457A1 (en) * 2008-06-02 2009-12-03 Andreas Jakobs Output driver calibration
US8064250B2 (en) * 2008-12-16 2011-11-22 Micron Technology, Inc. Providing a ready-busy signal from a non-volatile memory device to a memory controller
JP2010166299A (ja) * 2009-01-15 2010-07-29 Elpida Memory Inc キャリブレーション回路及びキャリブレーション方法
JP5407524B2 (ja) 2009-04-27 2014-02-05 富士通株式会社 伝送装置、受信回路及び伝送装置の制御方法
KR20110013704A (ko) 2009-08-03 2011-02-10 삼성전자주식회사 Ｚｑ 캘리브레이션 회로를 포함하는 반도체 장치 및 그 캘리브레이션 동작 방법
JP2011040983A (ja) * 2009-08-11 2011-02-24 Renesas Electronics Corp 半導体集積回路、半導体記憶装置、及びインピーダンス調整方法
JP2011081893A (ja) * 2009-09-11 2011-04-21 Elpida Memory Inc 半導体装置及びこれを備えるデータ処理システム
JP5578820B2 (ja) * 2009-09-11 2014-08-27 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
KR101699033B1 (ko) * 2009-11-30 2017-01-24 에스케이하이닉스 주식회사 출력 드라이버
JP2011124683A (ja) * 2009-12-09 2011-06-23 Toshiba Corp 出力バッファ回路、入力バッファ回路、及び入出力バッファ回路
KR101047062B1 (ko) * 2010-04-30 2011-07-06 주식회사 하이닉스반도체 임피던스 조정 회로 및 이를 이용한 반도체 장치
JP2012049838A (ja) * 2010-08-27 2012-03-08 Elpida Memory Inc 半導体装置およびその特性調整方法
JP6084764B2 (ja) 2011-02-22 2017-02-22 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
JP5635459B2 (ja) * 2011-07-11 2014-12-03 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
JP2013074561A (ja) 2011-09-29 2013-04-22 Elpida Memory Inc 半導体装置
JP2013074562A (ja) 2011-09-29 2013-04-22 Elpida Memory Inc 半導体装置
JP2013074564A (ja) 2011-09-29 2013-04-22 Elpida Memory Inc 半導体装置及びその制御方法
JP2013085078A (ja) * 2011-10-07 2013-05-09 Elpida Memory Inc 半導体装置及びこれを備える半導体モジュール
JP2013085126A (ja) 2011-10-11 2013-05-09 Elpida Memory Inc 半導体装置
JP2013090100A (ja) 2011-10-17 2013-05-13 Elpida Memory Inc 半導体装置
US9093412B2 (en) * 2011-12-20 2015-07-28 Intel Corporation Apparatus and method for testing pad capacitance
JP5978700B2 (ja) * 2012-03-27 2016-08-24 富士通株式会社 ドライバ回路及び半導体装置
JP2013223189A (ja) * 2012-04-18 2013-10-28 Elpida Memory Inc 半導体装置
KR101894470B1 (ko) * 2012-05-21 2018-09-03 에스케이하이닉스 주식회사 출력드라이버회로
WO2014042183A1 (ja) 2012-09-14 2014-03-20 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
US9645193B2 (en) * 2012-10-23 2017-05-09 Keithley Instruments, Llc Impedance source ranging apparatus and method
WO2014072769A1 (en) * 2012-11-07 2014-05-15 Freescale Semiconductor, Inc. Method and Apparatus for Maintaining an Accurate I/O Calibration cell
US9343165B2 (en) * 2012-12-31 2016-05-17 Sandisk Technologies Inc. Dynamic drive strength optimization
WO2014125938A1 (ja) * 2013-02-13 2014-08-21 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
JP2014187162A (ja) * 2013-03-22 2014-10-02 Toshiba Corp 半導体装置とそのトリミング方法
JP2015023308A (ja) 2013-07-16 2015-02-02 マイクロン テクノロジー， インク． 半導体装置、及び出力回路のインピーダンス調整方法
JP2015216513A (ja) 2014-05-12 2015-12-03 マイクロン テクノロジー， インク． 半導体装置及びこれを備える半導体システム
JP2015219936A (ja) 2014-05-21 2015-12-07 マイクロン テクノロジー， インク． 半導体装置及びこれを備える半導体システム
US9621160B2 (en) * 2015-03-05 2017-04-11 Micron Technology, Inc. Circuits for impedance adjustment having multiple termination devices with switchable resistances and methods of adjusting impedance
US9912498B2 (en) * 2015-03-05 2018-03-06 Micron Technology, Inc. Testing impedance adjustment
CN106158006B (zh) * 2015-04-14 2019-05-17 中芯国际集成电路制造(上海)有限公司 输出缓冲器
KR20170013465A (ko) * 2015-07-27 2017-02-07 에스케이하이닉스 주식회사 반도체 장치 및 이를 이용한 패키지
US9766831B2 (en) 2015-10-14 2017-09-19 Micron Technology, Inc. Apparatuses and methods for arbitrating a shared terminal for calibration of an impedance termination
US9665462B2 (en) 2015-10-14 2017-05-30 Micron Technology, Inc. Apparatuses and methods for arbitrating a shared terminal for calibration of an impedance termination
KR20170064777A (ko) * 2015-12-02 2017-06-12 삼성전자주식회사 Ｚｑ 핀 없이 캘리브레이션 동작을 수행하는 메모리 장치
US10348270B2 (en) 2016-12-09 2019-07-09 Micron Technology, Inc. Apparatuses and methods for calibrating adjustable impedances of a semiconductor device
US9767921B1 (en) 2016-12-30 2017-09-19 Micron Technology, Inc. Timing based arbiter systems and circuits for ZQ calibration
US10193711B2 (en) 2017-06-22 2019-01-29 Micron Technology, Inc. Timing based arbitration methods and apparatuses for calibrating impedances of a semiconductor device
US10615798B2 (en) 2017-10-30 2020-04-07 Micron Technology, Inc. Apparatuses and methods for identifying memory devices of a semiconductor device sharing an external resistance
US10720191B2 (en) 2017-12-21 2020-07-21 Samsung Electronics Co., Ltd. Storage device including calibration device
US10205451B1 (en) 2018-01-29 2019-02-12 Micron Technology, Inc. Methods and apparatuses for dynamic step size for impedance calibration of a semiconductor device
KR102517713B1 (ko) * 2018-04-17 2023-04-05 에스케이하이닉스 주식회사 터미네이션 회로, 반도체 장치 및 그의 동작 방법
US10530324B1 (en) * 2018-08-21 2020-01-07 Xilinx, Inc. On-die resistor measurement
US10630289B1 (en) * 2019-03-01 2020-04-21 Realtek Semiconductor Corp. On-die-termination circuit and control method for of the same
US10747245B1 (en) 2019-11-19 2020-08-18 Micron Technology, Inc. Apparatuses and methods for ZQ calibration
US11196418B1 (en) * 2020-04-07 2021-12-07 Xilinx, Inc. Calibration of transmitter output impedance and receiver termination impedance using a single reference pin
KR20220005813A (ko) 2020-07-07 2022-01-14 삼성전자주식회사 캘리브레이션 제어 회로 및 이를 포함하는 메모리 장치
KR20220049395A (ko) * 2020-10-14 2022-04-21 삼성전자주식회사 히든 최하위 비트(hlsb)를 이용하는 고 레졸루션 zq 캘리브레이션 방법

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0339165B1 (en) * 1988-04-29 1995-07-12 International Business Machines Corporation GaAs MESFET logic circuits including push pull output buffers
US5371457A (en) * 1991-02-12 1994-12-06 Lipp; Robert J. Method and apparatus to test for current in an integrated circuit
US5675824A (en) * 1992-09-30 1997-10-07 Intel Corporation Programmable logic having selectable output voltages
KR960007258B1 (ko) * 1993-09-03 1996-05-29 금성일렉트론 주식회사 출력 버퍼
JPH07142985A (ja) 1993-11-16 1995-06-02 Mitsubishi Electric Corp 出力回路
JPH0832435A (ja) 1994-07-18 1996-02-02 Hitachi Ltd 半導体装置
JP3518562B2 (ja) * 1995-02-17 2004-04-12 株式会社ルネサステクノロジ 半導体装置
US5774544A (en) * 1996-03-28 1998-06-30 Advanced Micro Devices, Inc. Method an apparatus for encrypting and decrypting microprocessor serial numbers
JP3022777B2 (ja) 1996-08-06 2000-03-21 新潟日本電気株式会社 メモリコントローラ
JP3588953B2 (ja) 1997-02-03 2004-11-17 富士通株式会社 半導体集積回路装置
JPH1185345A (ja) 1997-09-02 1999-03-30 Toshiba Corp 入出力インターフェース回路及び半導体システム
US6326821B1 (en) 1998-05-22 2001-12-04 Agere Systems Guardian Corp. Linearly-controlled resistive element apparatus
US6064224A (en) 1998-07-31 2000-05-16 Hewlett--Packard Company Calibration sharing for CMOS output driver
JP2000134084A (ja) 1998-10-23 2000-05-12 Hitachi Ltd 出力回路
US6305005B1 (en) * 1999-01-14 2001-10-16 Xilinx, Inc. Methods to securely configure an FPGA using encrypted macros
JP4116176B2 (ja) 1999-01-14 2008-07-09 富士通株式会社 半導体装置
JP2001085986A (ja) 1999-09-13 2001-03-30 Hitachi Ltd バッファ回路
JP3475870B2 (ja) 1999-09-20 2003-12-10 日本電気株式会社 インピーダンス調整回路
JP3557974B2 (ja) 1999-12-09 2004-08-25 株式会社日立製作所 インピーダンス調整機能付き制御回路
US6347850B1 (en) * 1999-12-23 2002-02-19 Intel Corporation Programmable buffer circuit
US6549036B1 (en) * 2000-05-31 2003-04-15 Micron Technology, Inc. Simple output buffer drive strength calibration
US6484293B1 (en) * 2000-07-14 2002-11-19 Sun Microsystems, Inc. Method for determining optimal configuration for multinode bus
JP3670563B2 (ja) * 2000-09-18 2005-07-13 株式会社東芝 半導体装置
US7058806B2 (en) * 2000-10-17 2006-06-06 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for secure leveled access control
JP2002152032A (ja) 2000-11-16 2002-05-24 Hitachi Ltd 出力回路および半導体集積回路
US6420899B1 (en) * 2000-12-29 2002-07-16 Intel Corporation Dynamic impedance matched driver for improved slew rate and glitch termination
US6347580B1 (en) * 2001-08-14 2002-02-19 Atom Technology Inc. Juice maker
JP3721117B2 (ja) 2001-10-29 2005-11-30 エルピーダメモリ株式会社 入出力回路と基準電圧生成回路及び半導体集積回路
US7162644B1 (en) * 2002-03-29 2007-01-09 Xilinx, Inc. Methods and circuits for protecting proprietary configuration data for programmable logic devices
KR100468728B1 (ko) 2002-04-19 2005-01-29 삼성전자주식회사 반도체 집적회로의 온-칩 터미네이터, 그 제어 회로 및 그제어 방법
KR100422451B1 (ko) * 2002-05-24 2004-03-11 삼성전자주식회사 온-다이 터미네이션 제어방법 및 그에 따른 제어회로
KR100465759B1 (ko) * 2002-06-14 2005-01-13 삼성전자주식회사 반도체 장치
JP3807351B2 (ja) 2002-06-21 2006-08-09 日本電気株式会社 半導体集積回路のインピーダンス制御方法およびインピーダンス制御回路
US6965529B2 (en) * 2002-06-21 2005-11-15 Intel Coproration Memory bus termination
KR100495660B1 (ko) * 2002-07-05 2005-06-16 삼성전자주식회사 온-다이 종결 회로를 구비한 반도체 집적 회로 장치
US6998875B2 (en) * 2002-12-10 2006-02-14 Ip-First, Llc Output driver impedance controller
JP4428504B2 (ja) * 2003-04-23 2010-03-10 株式会社ルネサステクノロジ 半導体集積回路装置
JP4201128B2 (ja) * 2003-07-15 2008-12-24 株式会社ルネサステクノロジ 半導体集積回路装置
KR100583636B1 (ko) * 2003-08-19 2006-05-26 삼성전자주식회사 단일의 기준 저항기를 이용하여 종결 회로 및 오프-칩구동 회로의 임피던스를 제어하는 장치
JP2005072375A (ja) * 2003-08-26 2005-03-17 Renesas Technology Corp 半導体集積回路
US20050071730A1 (en) * 2003-09-30 2005-03-31 Lattice Semiconductor Corporation Continuous self-verify of configuration memory in programmable logic devices
US6980020B2 (en) * 2003-12-19 2005-12-27 Rambus Inc. Calibration methods and circuits for optimized on-die termination
KR100596781B1 (ko) * 2004-04-28 2006-07-04 주식회사 하이닉스반도체 온 다이 터미네이션의 종단 전압 조절 장치
US8255700B2 (en) * 2004-06-29 2012-08-28 Qualcomm Incorporated Lockstep mechanism to ensure security in hardware at power-up
US7227376B2 (en) * 2004-11-05 2007-06-05 Ati Technologies Inc. Dynamic impedance compensation circuit and method
JP2006130217A (ja) 2004-11-09 2006-05-25 Marutaka Techno:Kk 電位治療器
US7164600B2 (en) 2004-12-10 2007-01-16 Micron Technology Inc Reducing DQ pin capacitance in a memory device
JP4159553B2 (ja) * 2005-01-19 2008-10-01 エルピーダメモリ株式会社 半導体装置の出力回路及びこれを備える半導体装置、並びに、出力回路の特性調整方法
US7389194B2 (en) * 2005-07-06 2008-06-17 Rambus Inc. Driver calibration methods and circuits
JP4618600B2 (ja) * 2005-10-17 2011-01-26 エルピーダメモリ株式会社 キャリブレーション回路及びこれを備えた半導体装置
JP4199789B2 (ja) * 2006-08-29 2008-12-17 エルピーダメモリ株式会社 半導体装置の出力回路調整方法
KR100930399B1 (ko) * 2007-05-10 2009-12-08 주식회사 하이닉스반도체 반도체 장치의 데이터 출력 드라이빙 회로
US7906983B2 (en) * 2008-12-08 2011-03-15 Intuitive Research And Technology Programmable logic device having an embedded test logic with secure access control
JP5635459B2 (ja) * 2011-07-11 2014-12-03 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
JP2013081079A (ja) * 2011-10-04 2013-05-02 Elpida Memory Inc 半導体装置
KR101893182B1 (ko) * 2012-01-31 2018-10-05 에스케이하이닉스 주식회사 데이터 출력 회로
WO2014142948A1 (en) * 2013-03-15 2014-09-18 Vidacare Corporation Intraosseous device handles, systems, and methods
JP2015023308A (ja) * 2013-07-16 2015-02-02 マイクロン テクノロジー， インク． 半導体装置、及び出力回路のインピーダンス調整方法

Also Published As

Publication number Publication date
US20150263727A1 (en) 2015-09-17
US20110001511A1 (en) 2011-01-06
US7808270B2 (en) 2010-10-05
US20090146756A1 (en) 2009-06-11
US20160359484A1 (en) 2016-12-08
US8198911B2 (en) 2012-06-12
US20070194798A1 (en) 2007-08-23
US7495453B2 (en) 2009-02-24
CN1808902B (zh) 2011-05-04
JP2006203405A (ja) 2006-08-03
US20120217992A1 (en) 2012-08-30
US20060158198A1 (en) 2006-07-20
US9047986B2 (en) 2015-06-02
US20170207770A1 (en) 2017-07-20
CN1808902A (zh) 2006-07-26
US9391612B2 (en) 2016-07-12
US9641175B2 (en) 2017-05-02
US7215128B2 (en) 2007-05-08

Similar Documents

Publication Publication Date Title
JP4159553B2 (ja) 半導体装置の出力回路及びこれを備える半導体装置、並びに、出力回路の特性調整方法
JP4205744B2 (ja) キャリブレーション回路及びこれを備える半導体装置、並びに、半導体装置の出力特性調整方法
JP4199789B2 (ja) 半導体装置の出力回路調整方法
JP4205741B2 (ja) キャリブレーション回路を有する半導体装置及びキャリブレーション方法
JP4916699B2 (ja) Ｚｑキャリブレーション回路及びこれを備えた半導体装置
US7843211B2 (en) Impedance adjusting circuit and semiconductor memory device having the same
JP4920512B2 (ja) キャリブレーション回路及びこれを備える半導体装置、並びに、データ処理システム
US8766664B2 (en) Semiconductor device including output circuit constituted of plural unit buffer circuits in which impedance thereof are adjustable
JP4282713B2 (ja) キャリブレーション回路を有する半導体装置及びキャリブレーション方法
US8390318B2 (en) Semiconductor device having calibration circuit for adjusting output impedance of output buffer circuit
JP5635459B2 (ja) 半導体装置
US9467142B2 (en) Semiconductor device with buffer and replica circuits
JP5642935B2 (ja) インピーダンス調整回路及びこれを備える半導体装置
US7095245B2 (en) Internal voltage reference for memory interface
JP4618602B2 (ja) 半導体装置
JP2012253485A (ja) 半導体装置
JP2015043620A (ja) 半導体装置においてオンダイターミネーションを提供するための方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080204

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080411

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080514

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080708

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080715

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4159553

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110725

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110725

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120725

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120725

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130725

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees