JP4120329B2 - 電圧駆動型半導体素子のゲート駆動装置 - Google Patents
電圧駆動型半導体素子のゲート駆動装置 Download PDFInfo
- Publication number
- JP4120329B2 JP4120329B2 JP2002272490A JP2002272490A JP4120329B2 JP 4120329 B2 JP4120329 B2 JP 4120329B2 JP 2002272490 A JP2002272490 A JP 2002272490A JP 2002272490 A JP2002272490 A JP 2002272490A JP 4120329 B2 JP4120329 B2 JP 4120329B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- gate
- change rate
- circuit
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、電力変換装置に適用される電圧駆動型半導体素子のゲート駆動装置に関し、特にスイッチング素子とダイオードの逆並列回路を直列接続した回路をｎ個直流電源と並列に接続するインバータやコンバータなどにおけるスイッチング時のダイオード逆回復動作時の課題解決やスイッチング素子の損失低減技術に関する。
【０００２】
【従来の技術】
図７に電圧駆動型半導体素子としてIGBTを使用した衆知の電圧形インバータの回路構成図を示す。１が直流電源（交流入力のインバータの場合は整流器を含む）、２が平滑用の電解コンデンサ、３，５，７，９がIGBT、４，６，８，１０がそれぞれのIGBTに逆並列に接続されたフリーホイルダイオード（以下FWD）である。
【０００３】
図７において、IGBT３と９をオンすることにより正の電圧Vを、IGBT７と５をオンすることにより負の電圧 -Vを出力する。出力電圧が正→負と負→正とを交互に出力することにより、交流電圧が出力される。図７はこのインバータ回路の出力から負荷１１に負荷電流ILを流す構成例である。
【０００４】
図８は図７に示した電圧形インバータにおいて、IGBT５がスイッチングするときの等価回路図で、１２は回路の配線インダクタンス、１４，１５はIGBTのゲート駆動装置である。この種の駆動装置としては、特開2002-165435号に開示されているとおりである。
【０００５】
図５にIGBTのゲート駆動装置１４，１５の主要部を示す回路図を示す。図５において、１９，２０がIGBTをターンオン及びターンオフさせるためのスイッチ素子、２１がゲートオン抵抗、２２がゲートオフ抵抗、１６がON信号１７及びOFF信号１８を出力するインターフェイス回路である。
【０００６】
また、図６にIGBT５のスイッチング時におけるコレクタ・エミッタ間電圧VCE及びコレクタ電流Icの動作波形、FWD４のアノード・カソード間電圧ＶAK及びＦＷＤの電流（ＩFと逆回復電流）波形を示す。
【０００７】
図８において、IGBT５がオン状態の時には、電解コンデンサ２→回路配線インダクタンス１２→L負荷１３→IGBT５→電解コンデンサ２の経路で電流が流れる（オンモード）。IGBT５がターンオフすると、IGBT５のコレクタ・エミッタ間電圧VCEが上昇する。VCEが直流電圧Edに達すると、FWD４がオンすることにより、負荷電流ILはFWD４に転流して、L負荷１３→FWD４→L負荷１３の経路で電流が流れる(フリーホイリングモード)。
【０００８】
この状態から、IGBT５がターンオンすると、FWD４が逆回復して、電解コンデンサ２→回路配線インダクタンス１２→FWD４→IGBT５→電解コンデンサ２の経路で電流が流れ、FWD４の逆回復動作が終了すると、再びIGBT５がオン状態（オンモード）となる。ここで、FWD４逆回復時にサージ電圧Vp1が発生する（図６(b)参照）が、このサージ電圧は通常電流時に比べ、低電流時大きくなり、また高周波の振動波形となる。
【０００９】
【発明が解決しようとする課題】
フリーホイリングモード時の電流が低電流の場合にFWD４が逆回復すると、高いサージ電圧Vp1と高周波の振動現象が発生し、発生ノイズが増大すると共に、素子破壊に至る可能性がある。図６(b)に低電流逆回復時の動作波形を示す。
【００１０】
このFWD低電流逆回復時のサージ電圧と振動現象による素子破壊を防止するために、図５の従来のゲート駆動装置において、IGBT５のゲートオン抵抗２１の抵抗値を大きくすることにより、サージ電圧と振動現象を抑制することができる。ゲート抵抗値を大きくすることによりＩＧＢＴのコレクタ電流の立上がり速度を緩和する方法としては、特開平10-032976に開示されている。しかし、ゲートオン抵抗２１の抵抗値を大きくすると、通常電流時のターンオン損失が増加する問題がある。
【００１１】
【課題を解決するための手段】
上述のゲートオン抵抗の抵抗値を大きくすることにより、低電流逆回復時のサージ電圧と振動現象を抑制することができるが、ターンオン損失が増加するという課題に対して、IGBTのターンオフ時に印加される特定時刻におけるコレクタ・エミッタ間の電圧値の検出手段あるいは電圧変化率の検出手段を備え、前記いずれかの検出手段の検出結果に応じて次のターンオン時における対抗アームのFWD逆回復電流を推測し、低電流逆回復時にはゲートオン抵抗を高抵抗値に切り替える。これはIGBTのターンオフ動作において、低電流遮断時にコレクタ・エミッタ間電圧の上昇時間が通常電流遮断時に比べて遅くなるIGBTの動作特性に着目し、この特性を利用するものである。
【００１２】
【発明の実施の形態】
図１に,請求項１に基づいた本発明の実施例を示す。図５の従来例と同様な機能を有するものには、同様の符号を付けている。図１の実施例において、従来のゲート駆動回路（図５）に、検出抵抗２４，２５と、ターンオフ時のコレクタ・エミッタ間電圧ＶCEを検出する電圧検出回路３３と、電圧検出回路３３で検出した電圧値を検知レベル３６と比較するコンパレータ３４と、OFF信号１８が入力されてからディレイ回路３５による設定時間後にコンパレータでの比較結果を記憶する記憶回路３１と、記憶回路３１の保護信号３２とインターフェイス回路１６からのON信号１７との論理演算回路２８，２９，３０と、低電流逆回復時に高抵抗２７でIGBT５をドライブするスイッチ素子２６で構成される。
【００１３】
次に本発明によるゲート駆動装置の動作を、図３の動作波形に基づいて説明する。図３(a)が通常電流時の動作波形、図3(b)が低電流時の動作波形である。IGBT５がターンオフすると、コレクタ・エミッタ間電圧が上昇を始め、電圧検出回路３３によって検出される電圧が、検知レベルに達していなければ（図３(b)）“H”信号を、検知レベルに達していれば（図３(a)）“L”信号をコンパレータ３４が出力する。ディレイ回路３５の検知設定時間後にコンパレータの出力値を記憶回路３１が記憶して、その値を保護信号３２として出力する。
【００１４】
ここで図３に示すように、IGBT５が低電流遮断時の場合は、コレクタ・エミッタ間電圧ＶCEの上昇時間が、通常電流遮断時に比べて遅くなり、検知レベルに達しないので、低電流時には保護信号“H”が出力される。保護信号“H”が出力された時、IGBT５の次のターンオン動作でのFWD４の逆回復動作は低電流逆回復動作となる。
【００１５】
次にインターフェイス回路からON信号が出力されると、保護信号“H”が出力されている場合は、スイッチ素子２６がオンして、IGBT５は高抵抗２７でターンオン動作をする。また、保護信号“L”が出力されている場合は、スイッチ素子１９がオンして、通常のゲートオン抵抗２１でターンオン動作をする。
【００１６】
このことにより、FWD低電流逆回復時には高抵抗でターンオン、通常電流逆回復時には通常ゲートオン抵抗でターンオンさせることができ、通常動作時のターンオン損失を増加させずに、FWD低電流逆回復時のサージ電圧と振動現象を抑制することが可能となる。
【００１７】
図２に、請求項２と請求項３に基づいた本発明の実施例を示す。図５の従来例と同様な機能を有するものには、同様の符号を付けている。図２の実施例において、従来のゲート駆動回路（図５）に、検出抵抗２４，２５と、ターンオフ時のコレクタ・エミッタ間電圧の電圧変化率dv/dtを検出する微分回路３８と、微分回路３８で検出した電圧変化率dv/dtの最大値を記憶するピークホールド回路３９と、ピークホールド回路３９の出力値を検知レベル値４１と比較するコンパレータ４０と、コンパレータでの比較結果を記憶する記憶回路３１と、ピークホールド回路３９の記憶値をON信号１７が入力されてから設定時間後にリセットさせるディレイ回路４２と、記憶回路３１の出力である保護信号３２とインターフェイス回路１６からのON信号１７との論理演算回路２８，２９，３０と、低電流逆回復時に高抵抗２７でIGBT５をドライブするスイッチ素子２６で構成される。
【００１８】
次に本発明によるゲート駆動装置の動作を、図４の動作波形に基づいて説明する。図４(a)が通常電流時の動作波形、図４(b)が低電流時の動作波形である。IGBT５がターンオフすると、コレクタ・エミッタ間電圧ＶCEが上昇を始め、微分回路３８によって検出される電圧変化率dv/dtの最大値がピークホールド回路３９に記憶される。ピークホールド回路３９に記憶された値が検知レベルに達していなければ“H”信号を、検知レベル３６に達していれば“L”信号をコンパレータ４０が出力する。
【００１９】
インターフェイス回路１６からON信号１７が出力されると、コンパレータ４０の出力値を記憶回路３１が記憶し、保護信号３２を出力する。
保護信号“H”が出力されている場合は、スイッチ素子２６がオンして、IGBT５は高抵抗２７でターンオン動作をする。保護信号“L”が出力されている場合は、スイッチ素子１９がオンして、ゲートオン抵抗２１でターンオン動作をする。また、インターフェイス回路１６がON信号１７を出力してから、ディレイ回路４２によって設定時間後にピークホールド回路３９の記憶値をリセットする。
【００２０】
このことにより、FWD低電流逆回復時には高抵抗でターンオン、通常電流逆回復時には通常ゲートオン抵抗でターンオンさせることができ、通常動作時のターンオン損失を増加させずに、FWD低電流逆回復時のサージ電圧と振動現象を抑制することが可能となる。
【００２１】
尚、上記実施例では、低電流逆回復時のターンオン用のゲート駆動条件として、ゲートオン抵抗値を通常の抵抗値から高抵抗値に切り替える例を示したが、順バイアス電圧値を低い電圧値に切り替える方法、IGBTのゲート−エミッタ間にコンデンサを付加し見掛け上のゲート入力容量値を大きな容量値に切り替える方法、電流源で駆動するようなゲート駆動装置の場合には低電流駆動に切り替える方法でも実現できる。
【００２２】
また、実施例では単相インバータを例に説明したが、スイッチング素子とこれに逆並列接続されたダイオードとからなるスイッチアームを直列接続した直列接続回路を直流電源に並列接続して構成した電力変換装置全般に適用できることは言うまでもない。
【００２３】
【発明の効果】
本発明によれば、このゲート駆動装置をインバータ等の電力変換装置に適用すれば、自アームスイッチング素子のターンオフ時の電圧を検出することだけで、ターンオン損失を増加させずに、FWD低電流逆回復時のサージ電圧と振動現象を抑制でき、発生ノイズの低減、素子破壊の防止が可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示す回路図である。
【図２】本発明の第２の実施例を示す回路図である。
【図３】本発明の第１の実施例を示す回路図（図１）の動作波形図である。
【図４】本発明の第２の実施例を示す回路図（図2）の動作波形図である。
【図５】従来のゲート駆動装置の回路図である。
【図６】従来のゲート駆動装置の回路図（図５）の動作波形図である。
【図７】衆知の単相インバータ回路図である。
【図８】図7の動作を説明するための等価回路図である。
【符号の説明】
１・・・直流電源 ２・・・電解コンデンサ
３，５，７，９・・・ＩＧＢＴ
４，６，８，１０・・・フリーホイルダイオード
１１・・・負荷 １２・・・配線インダクタンス
１３・・・Ｌ負荷 １４，１５・・・従来のゲート駆動装置
１６・・・インターフェース回路 １７・・・ON信号
１８・・・OFF信号 １９・・・オン用スイッチ素子
２０・・・オフ用スイッチ素子 ２１・・・ゲートオン抵抗
２２・・・ゲートオフ抵抗 ２３・・・本発明のゲート駆動装置１
２４，２５・・・検出抵抗 ２６・・・スイッチ素子
２７・・・高抵抗 ２８，２９，３０・・・論理演算回路
３１・・・記憶回路 ３２・・・保護信号
３３・・・電圧検出回路 ３４，４０・・・コンパレータ
３５，４２・・・ディレイ回路 ３６，４１・・・検知レベル
３７・・・本発明のゲート駆動装置２ ３８・・・微分回路
３９・・・ピークホールド回路
【発明の属する技術分野】
この発明は、電力変換装置に適用される電圧駆動型半導体素子のゲート駆動装置に関し、特にスイッチング素子とダイオードの逆並列回路を直列接続した回路をｎ個直流電源と並列に接続するインバータやコンバータなどにおけるスイッチング時のダイオード逆回復動作時の課題解決やスイッチング素子の損失低減技術に関する。
【０００２】
【従来の技術】
図７に電圧駆動型半導体素子としてIGBTを使用した衆知の電圧形インバータの回路構成図を示す。１が直流電源（交流入力のインバータの場合は整流器を含む）、２が平滑用の電解コンデンサ、３，５，７，９がIGBT、４，６，８，１０がそれぞれのIGBTに逆並列に接続されたフリーホイルダイオード（以下FWD）である。
【０００３】
図７において、IGBT３と９をオンすることにより正の電圧Vを、IGBT７と５をオンすることにより負の電圧 -Vを出力する。出力電圧が正→負と負→正とを交互に出力することにより、交流電圧が出力される。図７はこのインバータ回路の出力から負荷１１に負荷電流ILを流す構成例である。
【０００４】
図８は図７に示した電圧形インバータにおいて、IGBT５がスイッチングするときの等価回路図で、１２は回路の配線インダクタンス、１４，１５はIGBTのゲート駆動装置である。この種の駆動装置としては、特開2002-165435号に開示されているとおりである。
【０００５】
図５にIGBTのゲート駆動装置１４，１５の主要部を示す回路図を示す。図５において、１９，２０がIGBTをターンオン及びターンオフさせるためのスイッチ素子、２１がゲートオン抵抗、２２がゲートオフ抵抗、１６がON信号１７及びOFF信号１８を出力するインターフェイス回路である。
【０００６】
また、図６にIGBT５のスイッチング時におけるコレクタ・エミッタ間電圧VCE及びコレクタ電流Icの動作波形、FWD４のアノード・カソード間電圧ＶAK及びＦＷＤの電流（ＩFと逆回復電流）波形を示す。
【０００７】
図８において、IGBT５がオン状態の時には、電解コンデンサ２→回路配線インダクタンス１２→L負荷１３→IGBT５→電解コンデンサ２の経路で電流が流れる（オンモード）。IGBT５がターンオフすると、IGBT５のコレクタ・エミッタ間電圧VCEが上昇する。VCEが直流電圧Edに達すると、FWD４がオンすることにより、負荷電流ILはFWD４に転流して、L負荷１３→FWD４→L負荷１３の経路で電流が流れる(フリーホイリングモード)。
【０００８】
この状態から、IGBT５がターンオンすると、FWD４が逆回復して、電解コンデンサ２→回路配線インダクタンス１２→FWD４→IGBT５→電解コンデンサ２の経路で電流が流れ、FWD４の逆回復動作が終了すると、再びIGBT５がオン状態（オンモード）となる。ここで、FWD４逆回復時にサージ電圧Vp1が発生する（図６(b)参照）が、このサージ電圧は通常電流時に比べ、低電流時大きくなり、また高周波の振動波形となる。
【０００９】
【発明が解決しようとする課題】
フリーホイリングモード時の電流が低電流の場合にFWD４が逆回復すると、高いサージ電圧Vp1と高周波の振動現象が発生し、発生ノイズが増大すると共に、素子破壊に至る可能性がある。図６(b)に低電流逆回復時の動作波形を示す。
【００１０】
このFWD低電流逆回復時のサージ電圧と振動現象による素子破壊を防止するために、図５の従来のゲート駆動装置において、IGBT５のゲートオン抵抗２１の抵抗値を大きくすることにより、サージ電圧と振動現象を抑制することができる。ゲート抵抗値を大きくすることによりＩＧＢＴのコレクタ電流の立上がり速度を緩和する方法としては、特開平10-032976に開示されている。しかし、ゲートオン抵抗２１の抵抗値を大きくすると、通常電流時のターンオン損失が増加する問題がある。
【００１１】
【課題を解決するための手段】
上述のゲートオン抵抗の抵抗値を大きくすることにより、低電流逆回復時のサージ電圧と振動現象を抑制することができるが、ターンオン損失が増加するという課題に対して、IGBTのターンオフ時に印加される特定時刻におけるコレクタ・エミッタ間の電圧値の検出手段あるいは電圧変化率の検出手段を備え、前記いずれかの検出手段の検出結果に応じて次のターンオン時における対抗アームのFWD逆回復電流を推測し、低電流逆回復時にはゲートオン抵抗を高抵抗値に切り替える。これはIGBTのターンオフ動作において、低電流遮断時にコレクタ・エミッタ間電圧の上昇時間が通常電流遮断時に比べて遅くなるIGBTの動作特性に着目し、この特性を利用するものである。
【００１２】
【発明の実施の形態】
図１に,請求項１に基づいた本発明の実施例を示す。図５の従来例と同様な機能を有するものには、同様の符号を付けている。図１の実施例において、従来のゲート駆動回路（図５）に、検出抵抗２４，２５と、ターンオフ時のコレクタ・エミッタ間電圧ＶCEを検出する電圧検出回路３３と、電圧検出回路３３で検出した電圧値を検知レベル３６と比較するコンパレータ３４と、OFF信号１８が入力されてからディレイ回路３５による設定時間後にコンパレータでの比較結果を記憶する記憶回路３１と、記憶回路３１の保護信号３２とインターフェイス回路１６からのON信号１７との論理演算回路２８，２９，３０と、低電流逆回復時に高抵抗２７でIGBT５をドライブするスイッチ素子２６で構成される。
【００１３】
次に本発明によるゲート駆動装置の動作を、図３の動作波形に基づいて説明する。図３(a)が通常電流時の動作波形、図3(b)が低電流時の動作波形である。IGBT５がターンオフすると、コレクタ・エミッタ間電圧が上昇を始め、電圧検出回路３３によって検出される電圧が、検知レベルに達していなければ（図３(b)）“H”信号を、検知レベルに達していれば（図３(a)）“L”信号をコンパレータ３４が出力する。ディレイ回路３５の検知設定時間後にコンパレータの出力値を記憶回路３１が記憶して、その値を保護信号３２として出力する。
【００１４】
ここで図３に示すように、IGBT５が低電流遮断時の場合は、コレクタ・エミッタ間電圧ＶCEの上昇時間が、通常電流遮断時に比べて遅くなり、検知レベルに達しないので、低電流時には保護信号“H”が出力される。保護信号“H”が出力された時、IGBT５の次のターンオン動作でのFWD４の逆回復動作は低電流逆回復動作となる。
【００１５】
次にインターフェイス回路からON信号が出力されると、保護信号“H”が出力されている場合は、スイッチ素子２６がオンして、IGBT５は高抵抗２７でターンオン動作をする。また、保護信号“L”が出力されている場合は、スイッチ素子１９がオンして、通常のゲートオン抵抗２１でターンオン動作をする。
【００１６】
このことにより、FWD低電流逆回復時には高抵抗でターンオン、通常電流逆回復時には通常ゲートオン抵抗でターンオンさせることができ、通常動作時のターンオン損失を増加させずに、FWD低電流逆回復時のサージ電圧と振動現象を抑制することが可能となる。
【００１７】
図２に、請求項２と請求項３に基づいた本発明の実施例を示す。図５の従来例と同様な機能を有するものには、同様の符号を付けている。図２の実施例において、従来のゲート駆動回路（図５）に、検出抵抗２４，２５と、ターンオフ時のコレクタ・エミッタ間電圧の電圧変化率dv/dtを検出する微分回路３８と、微分回路３８で検出した電圧変化率dv/dtの最大値を記憶するピークホールド回路３９と、ピークホールド回路３９の出力値を検知レベル値４１と比較するコンパレータ４０と、コンパレータでの比較結果を記憶する記憶回路３１と、ピークホールド回路３９の記憶値をON信号１７が入力されてから設定時間後にリセットさせるディレイ回路４２と、記憶回路３１の出力である保護信号３２とインターフェイス回路１６からのON信号１７との論理演算回路２８，２９，３０と、低電流逆回復時に高抵抗２７でIGBT５をドライブするスイッチ素子２６で構成される。
【００１８】
次に本発明によるゲート駆動装置の動作を、図４の動作波形に基づいて説明する。図４(a)が通常電流時の動作波形、図４(b)が低電流時の動作波形である。IGBT５がターンオフすると、コレクタ・エミッタ間電圧ＶCEが上昇を始め、微分回路３８によって検出される電圧変化率dv/dtの最大値がピークホールド回路３９に記憶される。ピークホールド回路３９に記憶された値が検知レベルに達していなければ“H”信号を、検知レベル３６に達していれば“L”信号をコンパレータ４０が出力する。
【００１９】
インターフェイス回路１６からON信号１７が出力されると、コンパレータ４０の出力値を記憶回路３１が記憶し、保護信号３２を出力する。
保護信号“H”が出力されている場合は、スイッチ素子２６がオンして、IGBT５は高抵抗２７でターンオン動作をする。保護信号“L”が出力されている場合は、スイッチ素子１９がオンして、ゲートオン抵抗２１でターンオン動作をする。また、インターフェイス回路１６がON信号１７を出力してから、ディレイ回路４２によって設定時間後にピークホールド回路３９の記憶値をリセットする。
【００２０】
このことにより、FWD低電流逆回復時には高抵抗でターンオン、通常電流逆回復時には通常ゲートオン抵抗でターンオンさせることができ、通常動作時のターンオン損失を増加させずに、FWD低電流逆回復時のサージ電圧と振動現象を抑制することが可能となる。
【００２１】
尚、上記実施例では、低電流逆回復時のターンオン用のゲート駆動条件として、ゲートオン抵抗値を通常の抵抗値から高抵抗値に切り替える例を示したが、順バイアス電圧値を低い電圧値に切り替える方法、IGBTのゲート−エミッタ間にコンデンサを付加し見掛け上のゲート入力容量値を大きな容量値に切り替える方法、電流源で駆動するようなゲート駆動装置の場合には低電流駆動に切り替える方法でも実現できる。
【００２２】
また、実施例では単相インバータを例に説明したが、スイッチング素子とこれに逆並列接続されたダイオードとからなるスイッチアームを直列接続した直列接続回路を直流電源に並列接続して構成した電力変換装置全般に適用できることは言うまでもない。
【００２３】
【発明の効果】
本発明によれば、このゲート駆動装置をインバータ等の電力変換装置に適用すれば、自アームスイッチング素子のターンオフ時の電圧を検出することだけで、ターンオン損失を増加させずに、FWD低電流逆回復時のサージ電圧と振動現象を抑制でき、発生ノイズの低減、素子破壊の防止が可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示す回路図である。
【図２】本発明の第２の実施例を示す回路図である。
【図３】本発明の第１の実施例を示す回路図（図１）の動作波形図である。
【図４】本発明の第２の実施例を示す回路図（図2）の動作波形図である。
【図５】従来のゲート駆動装置の回路図である。
【図６】従来のゲート駆動装置の回路図（図５）の動作波形図である。
【図７】衆知の単相インバータ回路図である。
【図８】図7の動作を説明するための等価回路図である。
【符号の説明】
１・・・直流電源 ２・・・電解コンデンサ
３，５，７，９・・・ＩＧＢＴ
４，６，８，１０・・・フリーホイルダイオード
１１・・・負荷 １２・・・配線インダクタンス
１３・・・Ｌ負荷 １４，１５・・・従来のゲート駆動装置
１６・・・インターフェース回路 １７・・・ON信号
１８・・・OFF信号 １９・・・オン用スイッチ素子
２０・・・オフ用スイッチ素子 ２１・・・ゲートオン抵抗
２２・・・ゲートオフ抵抗 ２３・・・本発明のゲート駆動装置１
２４，２５・・・検出抵抗 ２６・・・スイッチ素子
２７・・・高抵抗 ２８，２９，３０・・・論理演算回路
３１・・・記憶回路 ３２・・・保護信号
３３・・・電圧検出回路 ３４，４０・・・コンパレータ
３５，４２・・・ディレイ回路 ３６，４１・・・検知レベル
３７・・・本発明のゲート駆動装置２ ３８・・・微分回路
３９・・・ピークホールド回路
Claims (3)
- 電力変換装置に用いる電圧駆動型半導体素子を駆動するゲート駆動装置において、
第１のゲート抵抗と、
前記第 1 のゲート抵抗より高抵抗の第２のゲート抵抗と、
前記電圧駆動型半導体素子のターンオフ時の予め定めた時刻におけるコレクタ・エミッタ間電圧を検出する電圧検出手段と、
前記電圧検出値と予め定めた電圧検知レベルとを比較する比較手段と、を備え、
前記電圧駆動型半導体素子を前記第１のゲート抵抗でターンオフ動作したときの前記電圧検出値が前記電圧検知レベルより大きい場合、
前記電圧駆動型半導体素子の次回のターンオンを前記第２のゲート抵抗に切り替えることを特徴とする電圧駆動型半装置素子のゲート駆動回路。 - 電力変換装置に用いる電圧駆動型半導体素子を駆動するゲート駆動装置において、
第１のゲート抵抗と、
前記第 1 のゲート抵抗より高抵抗の第２のゲート抵抗と、
前記電圧駆動型半導体素子のターンオフ時のコレクタ・エミッタ間電圧変化率を検出する電圧変化率検出手段と、
前記電圧変化率検出値と予め定めた電圧変化率検知レベルとを比較する比較手段と、を備え、
前記電圧駆動型半導体素子を前記第１のゲート抵抗でターンオフ動作したときの前記電圧変化率検出値が前記電圧変化率検知レベルより大きい場合、
前記電圧駆動型半導体素子の次回のターンオンを前記第２のゲート抵抗に切り替えることを特徴とする電圧駆動型半装置素子のゲート駆動回路。 - 前記電圧変化率検出手段は、前記電圧駆動型半導体素子のターンオフ期間における電圧変化率の最大値を記憶する記憶手段を備え、
前記比較手段において、前記電圧変化率の最大値と予め定めた電圧変化率検知レベルとを比較することを特徴とする請求項２に記載の電圧駆動型半装置素子のゲート駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002272490A JP4120329B2 (ja) | 2002-09-19 | 2002-09-19 | 電圧駆動型半導体素子のゲート駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002272490A JP4120329B2 (ja) | 2002-09-19 | 2002-09-19 | 電圧駆動型半導体素子のゲート駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004112916A JP2004112916A (ja) | 2004-04-08 |
| JP4120329B2 true JP4120329B2 (ja) | 2008-07-16 |
Family
ID=32269490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002272490A Expired - Fee Related JP4120329B2 (ja) | 2002-09-19 | 2002-09-19 | 電圧駆動型半導体素子のゲート駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4120329B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110994959A (zh) * | 2019-12-06 | 2020-04-10 | 潍坊学院 | 一种变压器隔离igbt驱动控制系统及方法、电路 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4586450B2 (ja) * | 2004-07-30 | 2010-11-24 | 東京電力株式会社 | 電力スイッチング回路、電力変換装置及び電力用半導体スイッチング素子の駆動方法 |
| JP4372812B2 (ja) * | 2007-07-23 | 2009-11-25 | トヨタ自動車株式会社 | 半導体スイッチング素子の駆動制御装置 |
| JP5298557B2 (ja) * | 2008-02-14 | 2013-09-25 | 富士電機株式会社 | 電圧駆動型半導体素子のゲート駆動装置 |
| JP5422909B2 (ja) * | 2008-04-15 | 2014-02-19 | 日産自動車株式会社 | 電力変換装置 |
| JP2009278704A (ja) * | 2008-05-12 | 2009-11-26 | Fuji Electric Systems Co Ltd | 電圧駆動型半導体素子のゲート駆動装置 |
| JP5488161B2 (ja) * | 2010-04-23 | 2014-05-14 | 富士電機株式会社 | 電力変換装置 |
| KR101050696B1 (ko) | 2010-07-30 | 2011-07-20 | 도요타 지도샤（주） | 전압 구동형 소자를 구동시키는 구동 장치 |
| JP5910584B2 (ja) * | 2013-08-21 | 2016-04-27 | 株式会社明電舎 | 電圧型マルチレベル変換器 |
| US9322852B2 (en) | 2014-07-15 | 2016-04-26 | Ford Global Technologies, Llc | Gate drive under-voltage detection |
| JP6172175B2 (ja) | 2015-02-09 | 2017-08-02 | トヨタ自動車株式会社 | スイッチング回路及び半導体装置 |
| JP6390535B2 (ja) | 2015-06-26 | 2018-09-19 | 株式会社デンソー | 電力変換制御装置 |
| JP6319276B2 (ja) | 2015-11-20 | 2018-05-09 | トヨタ自動車株式会社 | スイッチング回路 |
| JP6561794B2 (ja) * | 2015-11-20 | 2019-08-21 | トヨタ自動車株式会社 | スイッチング回路 |
| KR101841159B1 (ko) | 2016-12-22 | 2018-03-22 | 주식회사 윌링스 | 스위칭 게이트 드라이브 |
| CN111385923B (zh) * | 2018-12-29 | 2022-04-19 | 佛山市顺德区美的电热电器制造有限公司 | 电磁炉及其控制方法、装置、电子设备 |
| JP7040644B2 (ja) * | 2019-01-10 | 2022-03-23 | 富士電機株式会社 | ゲート駆動装置、スイッチング装置 |
| JP6989035B2 (ja) * | 2019-01-10 | 2022-01-05 | 富士電機株式会社 | ゲート駆動装置、スイッチング装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3132648B2 (ja) * | 1996-09-20 | 2001-02-05 | 富士電機株式会社 | 電力変換器におけるゲート駆動回路 |
| JP3161589B2 (ja) * | 1996-10-17 | 2001-04-25 | 富士電機株式会社 | 電力変換器のゲート駆動回路 |
| JPH1169778A (ja) * | 1997-08-21 | 1999-03-09 | Fuji Electric Co Ltd | 電力変換器におけるゲート駆動回路 |
-
2002
- 2002-09-19 JP JP2002272490A patent/JP4120329B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110994959A (zh) * | 2019-12-06 | 2020-04-10 | 潍坊学院 | 一种变压器隔离igbt驱动控制系统及方法、电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004112916A (ja) | 2004-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4120329B2 (ja) | 電圧駆動型半導体素子のゲート駆動装置 | |
| JP4432215B2 (ja) | 半導体スイッチング素子のゲート駆動回路 | |
| JP3339311B2 (ja) | 自己消弧形半導体素子の駆動回路 | |
| JP6362996B2 (ja) | 半導体駆動装置ならびにそれを用いた電力変換装置 | |
| JP3614519B2 (ja) | 絶縁ゲート型半導体装置の駆動方法及び装置 | |
| JP6617571B2 (ja) | 半導体スイッチング素子のゲート駆動回路 | |
| JP5993749B2 (ja) | 半導体装置のゲート駆動回路およびそれを用いた電力変換装置 | |
| JPH0947015A (ja) | 自己消弧形半導体素子の駆動回路 | |
| JP4770304B2 (ja) | 半導体素子のゲート駆動回路 | |
| JP5298557B2 (ja) | 電圧駆動型半導体素子のゲート駆動装置 | |
| JP3379562B2 (ja) | インバータ装置 | |
| JP2014217151A (ja) | 電力変換装置およびその過電流保護方法 | |
| JP7595785B2 (ja) | 電力用半導体素子の駆動回路、電力用半導体モジュール、および電力変換装置 | |
| JP2014079086A (ja) | 電圧駆動型半導体素子の駆動回路 | |
| JP4100134B2 (ja) | インバータ | |
| JPH08186976A (ja) | パワー半導体素子の駆動装置 | |
| JP4506276B2 (ja) | 自己消弧形半導体素子の駆動回路 | |
| JP6288220B2 (ja) | 電圧駆動型半導体素子の駆動回路 | |
| JP4971603B2 (ja) | 電圧駆動型半導体スイッチング素子の駆動方法 | |
| JP4321491B2 (ja) | 電圧駆動型半導体素子の駆動装置 | |
| JP7218836B2 (ja) | 半導体素子の駆動能力切替回路及び半導体素子の駆動装置 | |
| JP3568024B2 (ja) | 電圧駆動型半導体素子のゲート駆動回路 | |
| JP2009278704A (ja) | 電圧駆動型半導体素子のゲート駆動装置 | |
| JPWO2020121419A1 (ja) | 電力用半導体素子の駆動回路、およびそれを用いた電力用半導体モジュール | |
| JP2002153043A (ja) | 電圧駆動型半導体素子のゲート駆動装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20031107 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031225 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050117 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060703 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060704 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071120 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080118 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080401 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080414 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110509 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110509 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110509 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |