JP4432215B2

JP4432215B2 - 半導体スイッチング素子のゲート駆動回路

Info

Publication number: JP4432215B2
Application number: JP2000167415A
Authority: JP
Inventors: 英夫松木; 正人水越
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2000-06-05
Filing date: 2000-06-05
Publication date: 2010-03-17
Anticipated expiration: 2020-06-05
Also published as: JP2001352748A

Description

【０００１】
【発明の属する技術分野】
本発明は、ＩＧＢＴやＭＯＳＦＥＴなどのような絶縁ゲート型半導体スイッチング素子のためのゲート駆動回路に関する。
【０００２】
【発明が解決しようとする課題】
図５には、交流電動機を可変速駆動するためのインバータ装置の基本的な回路構成例が示されている。この図５において、インバータ主回路１は、例えばＩＧＢＴよりなる合計６個の半導体スイッチング素子２ａ〜２ｆを三相ブリッジ接続して構成されるものであり、平滑コンデンサ３を通じて与えられる直流電源４の出力をスイッチングすることにより可変電圧・可変周波数の交流出力を発生して交流電動機５に供給する。これら半導体スイッチング素子２ａ〜２ｆは、ゲート制御回路６からのゲート制御信号により所定モードでオンオフ制御されるようになっており、また、各半導体スイッチング素子２ａ〜２ｆには、それぞれと並列に環流ダイオード７ａ〜７ｆが接続される。
【０００３】
このような回路構成において、例えば図５中に矢印Ａで示す方向に電流が流れている状態（半導体スイッチング素子２ａ、２ｄがオンされた状態）から、矢印Ｂで示す方向に電流を流す状態に切り換えるために、半導体スイッチング素子２ａ、２ｄをオフ状態に切り換えると共に、半導体スイッチング素子２ｂ、２ｅをオン状態に切換えるときには、半導体スイッチング素子２ｂ、２ｅ及び環流ダイオード７ａ、７ｄに急激に電流が流れる現象が発生する。ところが、このように急激に流れる電流は、電流サージ及びノイズの発生やスイッチング損失の増大の原因になり、また、場合によっては半導体スイッチング素子或いは環流ダイオードの破壊や劣化の原因になる。
【０００４】
一方、例えば特開平１０−２３７４３号公報には、ＩＧＢＴ素子のスイッチング時における電圧サージの抑制及びスイッチング損失の低減を図ることを目的として、ＩＧＢＴ素子にゲート電圧を与えるための駆動用電圧源を複数個（例えば２個）設けると共に、ＩＧＢＴ素子のターンオフ時において、それら駆動用電圧源を切換える切り換え手段を設ける構成とした半導体素子の駆動回路が開示されている。但し、この半導体素子の駆動回路は、半導体素子のターンオフ時にのみ機能する構成のものであるため、図５のような回路構成で発生する前述した問題点に対処することはできない。
【０００５】
本発明は上記事情に鑑みてなされたものであり、その目的は、絶縁ゲート型半導体スイッチング素子のターンオン時における電流サージ及びノイズの発生を抑制しつつ、スイッチング損失を低減できると共に、その素子寿命を延ばすことが可能になる半導体スイッチング素子のゲート駆動回路を提供することにある。
【０００６】
【課題を解決するための手段】
上記目的を達成するために請求項１に記載した手段を採用できる。この手段によれば、ゲート制御手段（２３）が、ゲート制御タイミング信号に基づいてターンオン用スイッチング素子（１８）及びターンオフ用スイッチング素子（２０）を選択的にオンさせるようになり、ターンオン用スイッチング素子（１８）がオンされたときには、直流電圧源（１２）の第１の出力端子（１２ａ）と絶縁ゲート型半導体スイッチング素子（１１）のゲート電極との間がターンオン用ゲート抵抗（１９）を介して接続された状態となり、当該半導体スイッチング素子（１１）がゲート電極にオン電圧を受けてターンオンされる。また、ターンオフ用スイッチング素子（２０）がオンされたときには、直流電圧源（１２）の第２の出力端子（１２ｂ）と絶縁ゲート型半導体スイッチング素子（１１）のゲート電極との間がターンオフ用ゲート抵抗（２１）を介して接続された状態となり、当該半導体スイッチング素子（１１）がゲート電極にオフ電圧を受けてターンオフされる。
【０００７】
この場合、ゲート制御手段（２３）は、特に、ターンオン用スイッチング素子（１８）をオンさせるときには、電圧検出手段（２２）が検出した絶縁ゲート型半導体スイッチング素子（１１）のゲート電圧のレベルに応じて前記直流電圧源（１２）の第１の出力端子（１２ａ）から出力されるオン電圧のレベルを変更する制御を行うようになる。従って、例えば、絶縁ゲート型半導体スイッチング素子（１１）をターンオンさせる過程で所定期間だけゲート電圧レベルを低い状態に切換えるという制御が可能になり、このような制御が行われた場合には、上記半導体スイッチング素子（１１）のゲート容量に流れる充電電流が制限される。この結果、上記期間においては、半導体スイッチング素子（１１）のゲート電圧の上昇が抑えられるため、その半導体スイッチング素子（１１）に流れる負荷電流のｄｉ／ｄｔ（つまり、立上がり速度）が緩やかになる。これにより、絶縁ゲート型半導体スイッチング素子（１１）のターンオン時において負荷電流が急激に流れることがなくなるから、電流サージ及びノイズの発生を抑制しつつ、そのスイッチング損失を低減できると共に、当該半導体スイッチング素子（１１）の寿命を延ばす上で有益となる。
【０００８】
また、ゲート制御手段（２３）は、ターンオン用スイッチング素子（１８）をオンさせたときに、電圧検出手段（２２）により検出される絶縁ゲート型半導体スイッチング素子（１１）のゲート電圧のレベルが第１の設定値及び第２の設定値の間にある期間だけ、その半導体スイッチング素子（１１）のゲート電極に供給されるオン電圧のレベルを一時的に低下させる制御を行うようになる。このため、上記期間において、絶縁ゲート型半導体スイッチング素子（１１）のゲート電圧の上昇が抑えられるようになる。また、その半導体スイッチング素子（１１）をターンオンさせるときにゲート電圧レベルを低い状態に切換える制御を、予め設定された期間だけ確実に行い得るようになる。
【０００９】
また、絶縁ゲート型半導体スイッチング素子（１１）のゲート電圧が第２の設定値に達したか否かの検出を、その半導体スイッチング素子（１１）のターンオン過程においてゲート電圧若しくはゲート電圧変化率がミラー効果により一時的に低下した時点でのゲート電圧を検出することにより容易に行うことができる。
【００１２】
請求項２記載の手段によれば、絶縁ゲート型半導体スイッチング素子（１１）のゲート電極に供給するオン電圧のレベルを一時的に低下させる制御が、その半導体スイッチング素子（１１）のゲート電圧がゲートしきい値電圧に上昇したとき、つまり半導体スイッチング素子（１１）に負荷電流が流れ始めたときに始めて行われるから、その負荷電流が流れ始める時点を正確に捉えることができる。このため、絶縁ゲート型半導体スイッチング素子（１１）のターンオン時において負荷電流が急激に流れる事態を確実に防止することが可能になる。
【００１６】
請求項３及び４記載の各手段によれば、電圧切換用スイッチング素子（１６、１７）を制御することによって、第１の出力端子（１２ａ）から出力されるオン電圧のレベルを容易に変更できるようになる。
【００１７】
【発明の実施の形態】
（実施例）
以下、本発明の一実施例について図１ないし図３を参照しながら説明する。全体の電気的構成を示す図１において、ＩＧＢＴ１１は、ゲート電極に印加するゲート電圧によってコレクタ・エミッタ間の導通状態が制御される絶縁ゲート型半導体スイッチング素子であり、図ではゲート・コレクタ間容量Ｃgc及びゲート・エミッタ間容量Ｃgeを等価回路的に示している。
【００１８】
直流電圧源１２は、ＩＧＢＴ１１をターンオンさせるための正極性のオン電圧及びターンオフさせるための負極性のオフ電圧を発生するためのもので、オン電圧出力用の第１の出力端子１２ａと、オフ電圧出力用の第２の出力端子１２ｂとを有する。この場合、直流電圧源１２は、第１の出力端子１２ａから出力するオン電圧のレベルを２段階に変更可能に構成されたもので、例えば図２に示すような回路構成とされている。
【００１９】
即ち、図２において、直流電圧源１２は、３個の電圧源１３、１４及び１５と、一方のみが選択的にオンされる電圧切換用スイッチング素子１６及び１７とを備えており、少なくとも電圧源１３及び１４は、その出力電圧レベルが互いに異なった状態とされている。そして、それら電圧源１３及び１４は、各正極側端子が電圧切換用スイッチング素子１６及び１７を個別に介して第１の出力端子１２ａに接続され、各負極側端子がグランド端子に接続される。また、電圧源１５は、負極側端子が第２の出力端子１２ｂに接続され、正極側端子がグランド端子に接続される。尚、上記各スイッチング素子１３及び１５は、半導体スイッチング素子（ＦＥＴ、バイポーラトランジスタなど）により構成されるものである。
【００２０】
このように構成された直流電圧源１２にあっては、例えば、各電圧源１３、１４、１５の端子間電圧をそれぞれＶ13、Ｖ14、Ｖ15（Ｖ13＞Ｖ14）とした場合、第１の出力端子１２ａからは、電圧切換用スイッチング素子１６及び１７のオン状態に応じて正極性のオン電圧＋Ｖ13及び＋Ｖ14の何れか一方が出力され、第２の出力端子１２ｂからは、負極性のオフ電圧−Ｖ15が出力されることになる。
【００２１】
図１に翻って、直流電圧源１２の第１の出力端子１２ａとＩＧＢＴ１１のゲート電極との間には、ターンオン用スイッチング素子１８、ターンオン用ゲート抵抗１９が直列に接続され、直流電圧源１２の第２の出力端子１２ｂとＩＧＢＴ１１のゲート電極との間には、ターンオフ用スイッチング素子２０、ターンオフ用ゲート抵抗２１が直列に接続される。尚、上記各スイッチング素子１８及び２０も、半導体スイッチング素子（ＦＥＴ、バイポーラトランジスタなど）により構成されるものである。また、ターンオン用ゲート抵抗１９及びターンオフ用ゲート抵抗２１は、これらを１つの抵抗で兼用することも可能である。
【００２２】
ゲート電圧検出回路２２（本発明でいう電圧検出手段に相当）は、ＩＧＢＴ１１のゲート電圧を検出するために設けられており、その検出電圧を制御回路２３（本発明でいうゲート制御手段に相当）に与える構成となっている。ゲート信号発生回路２４は、ＩＧＢＴ１１のオンオフ状態を制御するためのゲート制御タイミング信号を予め決められたモードで発生するものであり、そのゲート制御タイミング信号を制御回路２３に与える構成となっている。
【００２３】
制御回路２３は、ゲート信号発生回路２４からのゲートタイミング信号に基づいて前記ターンオン用スイッチング素子１８及びターンオフ用スイッチング素子２０を選択的にオンさせると共に、特にターンオン用スイッチング素子１８をオンさせるときには、前記ゲート電圧検出回路２２の検出電圧レベルに基づいて前記直流電圧源１２内の電圧切換用スイッチング素子１６及び１７の何れか一方を選択的にオンさせることにより、直流電圧源１２の第１の出力端子１２ａから出力されるオン電圧のレベルを変更する制御を行う構成となっている。
【００２４】
以下においては、上記制御回路２３による制御内容の具体例並びその制御に関連した作用について、図３の特性曲線も参照しながら説明する。尚、この図３は、ＩＧＢＴ１１のゲート電圧Ｖge、コレクタ・エミッタ間電圧Ｖce、コレクタ電流Ｉｃ（負荷電流）の変化特性を概略的に示すものである。
【００２５】
制御回路２３は、ゲート信号発生回路２４からのゲート制御タイミング信号がＩＧＢＴ１１のオンを指令するものであった場合には、ターンオン用スイッチング素子１８をオンさせる。このとき、直流電圧源１２内の電圧切換用スイッチング素子１６は予めオンされている。このため、直流電圧源１２の第１の出力端子１２ａから、電圧源１３の端子電圧に対応したオン電圧（＝＋Ｖ13）が出力されるようになり、そのオン電圧が、ＩＧＢＴ１１のゲート電極に対しターンオン用ゲート抵抗１９を介して印加開始される（図３のタイミングｔ１）。このようなオン電圧の印加に応じてゲート電圧ＶgeがＩＧＢＴ１１のゲートしきい値電圧Ｖth以上になると（タイミングｔ２）、コレクタ電流Ｉｃが流れ始めると共に、コレクタエミッタ電圧Ｖceが低下し始めるようになる。
【００２６】
この後、制御回路２３は、ゲート電圧Ｖgeが予め設定された第１の設定値Ｖs1に達した時点（タイミングｔ３）をゲート電圧検出回路２２による検出電圧に基づいて判断し、直流電圧源１２内の電圧切換用スイッチング素子１６をオフすると共に、電圧切換用スイッチング素子１７をオンさせる。これにより、直流電圧源１２の第１の出力端子１２ａから、電圧源１４の端子電圧に対応したオン電圧（＝＋Ｖ14＜＋Ｖ13）が出力されるようになり、ＩＧＢＴ１１のゲート電極に印加されるオン電圧のレベルが低下された状態に切換えられる。
【００２７】
このようなオン電圧の切換後において、制御回路２３は、ゲート電圧Ｖgeが予め設定された第２の設定値Ｖs2に達した時点（タイミングｔ４）をゲート電圧検出回路２２による検出電圧に基づいて判断する。この場合、上記第２の設定値Ｖs2は、絶対的な値として設定することもできるが、ＩＧＢＴ１１をターンオンさせるときにそのゲート電圧Ｖgeの変化率がミラー効果により一時的に低下した状態をゲート電圧検出回路２２による検出電圧（ＩＧＢＴ１１のゲート電圧）の微分値に基づいて検出し、このような検出状態となったときにゲート電圧Ｖgeが第２の設定値Ｖs2に達したものと判断する構成とすることもできる。
【００２８】
そして、制御回路２３は、ゲート電圧Ｖgeが第２の設定値Ｖs2に達したと判断したときには、直流電圧源１２内の電圧切換用スイッチング素子１６をオンした状態に復帰させ、その第１の出力端子１２ａから、電圧源１３の端子電圧に対応したオン電圧（＝Ｖ13）が出力されるように切換える。これにより、ＩＧＢＴ１１のゲート電極に印加されるオン電圧のレベルが低下された状態から元の状態に復帰されるものであり、最終的にＩＧＢＴ１１が完全にターンオンされた状態（コレクタ・エミッタ間電圧Ｖceが実質的に零の状態）とされる。
【００２９】
この後に、制御回路２３にあっては、ゲート信号発生回路２４からＩＧＢＴ１１のオフを指令するゲート制御タイミング信号が入力された場合に、ターンオン用スイッチング素子１８に代えてターンオフ用スイッチング素子２０をオンさせる。このため、直流電圧源１２の第２の出力端子１２ａから、負極性のオフ電圧（＝−Ｖ15）が出力されるようになり、そのオフ電圧が、ＩＧＢＴ１１のゲート電極に対しターンオフ用ゲート抵抗２１を介して印加開始される（図３のタイミングｔ５）。このようなオフ電圧の印加に応じて、ＩＧＢＴ１１が最終的にターンオフされるようになる。
【００３０】
要するに、上記した本実施例の構成によれば以下に述べるような効果を奏するものである。即ち、ＩＧＢＴ１１をターンオンする際に、所定期間だけそのゲート電圧レベルを低い状態に切換えるという制御が行われるから、そのＩＧＢＴ１１のゲート・エミッタ間容量Ｃgeに流れる充電電流が制限される。この結果、上記のようにゲート電圧レベルが切換えられた期間においては、ＩＧＢＴ１１のゲート電圧Ｖgeの上昇が抑えられるため、そのＩＧＢＴ１１に流れるコレクタ電流Ｉｃ（負荷電流）のｄｉ／ｄｔ（つまり、立上がり速度）が緩やかになる。これにより、ＩＧＢＴ１１のターンオン時においてコレクタ電流Ｉｃが急激に流れることがなくなるから、電流サージ及びノイズの発生を抑制しつつ、そのスイッチング損失を低減できると共に、ＩＧＢＴ１１の破壊や劣化を防止できて、その寿命を延ばす上で有益となる。尚、ＩＧＢＴ１１に付随して環流ダイオードが設けられる場合には、その環流ダイオードの破壊や劣化も防止できることになる。
【００３１】
また、上記のようにＩＧＢＴ１１をターンオンさせるときに、そのゲート電圧Ｖgeのレベルを低い状態に切換える制御を、ゲート電圧検出回路２２の検出電圧と予め設定された第１の設定値Ｖs1及び第２の設定値Ｖs2に基づいて行う構成となっているから、当該制御を所定期間だけ確実に行い得るようになる。この場合、第２の設定値ＶS2は、例えばＩＧＢＴ１１のターンオン過程においてゲート電圧Ｖgeの変化率がミラー効果により一時的に低下した時点でのゲート電圧Ｖgeに設定されているから、ゲート電圧Ｖgeが第２の設定値Ｖs2に達したか否かの検出を容易に行うことができる。
【００３２】
ＩＧＢＴ１１のゲートに印加するオン電圧を発生するための直流電圧源１２は、オン電圧発生用の複数個の電圧源１３、１４と、これら電圧源１３、１４を選択的に有効化することにより第１の出力端子１２ａから出力されるオン電圧のレベルを切換える電圧切換用スイッチング素子１６、１７とを備えた構成とされているから、当該電圧切換用スイッチング素子１６、１７を制御することによって、当該オン電圧のレベルを容易に変更できるようになる。
【００３３】
（参考例）
図４には本発明の参考例が示されており、以下これについて前記実施例と異なる部分のみ説明する。
即ち、この参考例では、前記実施例におけるゲート電圧検出回路２２（図１参照）を省略すると共に、同実施例における制御回路２３に代えて制御回路２５（本発明でいうゲート制御手段に相当）を設ける構成としたものである。この制御回路２５は、ゲート信号発生回路２４からのゲートタイミング信号に基づいて前記ターンオン用スイッチング素子１８及びターンオフ用スイッチング素子２０を選択的にオンさせると共に、特にターンオン用スイッチング素子１８をオンさせたときには、そのオン時点から所定時間が経過した後に直流電圧源１２の第１の出力端子１２ａから出力されるオン電圧のレベルを所定期間だけ低下させる制御を行う構成となっている。
【００３４】
このようにオン電圧のレベルを所定期間だけ低下させる制御は、直流電圧源１２内の電圧切換用スイッチング素子１６、１７（図２参照）のオン状態を時系列的に切換えることにより行われるものである。具体的には、ターンオン用スイッチング素子１８のオン時点において既にオンされている電圧切換用スイッチング素子１６によってオン電圧＋Ｖ13を出力し、その後に所定時間が経過した時点で電圧切換用スイッチング素子１６に代えて電圧切換用スイッチング素子１７をオンしてオン電圧＋Ｖ14を出力し、さらに、その後に所定時間が経過したときに電圧切換用スイッチング素子１６をオンした状態に復帰させてオン電圧＋Ｖ13を出力した状態とするものである。
【００３５】
このように構成した参考例によれば、オン電圧のレベル変更制御を時間制御のみで行う構成であるから、ゲート電圧検出回路２２が不要になるなど、全体の回路構成の簡単化を実現できるようになる。
【００３６】
（その他の実施の形態）
その他、本発明は上記した実施例に限定されるものではなく、次のような変形または拡張が可能である。
【００３８】
上記実施例において、第１の設定値Ｖs1を、ＩＧＢＴ１１のゲートしきい値電圧Ｖthと等しい値に設定する構成としても良く、この構成によれば、ＩＧＢＴ１１のゲート電極に供給するオン電圧のレベルを一時的に低下させる制御が、そのＩＧＢＴ１１のゲートしきい値電圧Ｖthに上昇したとき、つまりＩＧＢＴ１１に負荷電流（コレクタ電流Ｉｃ）が流れ始めたときに始めて行われるから、その負荷電流が流れ始める時点を正確に捉えることができるようになる。この結果、ＩＧＢＴ１１のターンオン時において負荷電流が急激に流れる事態を確実に防止することが可能になる。
【００４０】
直流電圧源１２の構成は上記した実施例に限られるものではなく、例えば、複数個の電圧源の直並列状態を電圧切換用スイッチング素子により選択することによって、第１の出力端子１２ａから出力されるオン電圧のレベルを切換える構成としても良い。また、直流電圧源１２の第２の出力端子１２ｂから出力されるオフ電圧はグランド電位レベルのものであっても良く、この場合には直流電圧源１２内の電圧源１５を不要にできる。
ＩＧＢＴ以外の絶縁ゲート型半導体スイッチング素子（例えばＭＯＳＦＥＴ）の駆動回路にも適用できることは勿論である。
【図面の簡単な説明】
【図１】本発明の一実施例を示す電気的構成図
【図２】要部の回路図
【図３】作用説明用の特性曲線図
【図４】本発明の参考例を示す図１相当図
【図５】従来構成を説明するためのインバータ装置の回路構成図
【符号の説明】
１１はＩＧＢＴ（絶縁ゲート型半導体スイッチング素子）、１２は直流電圧源、１２ａは第１の出力端子、１２ｂは第２の出力端子、１３〜１５は電圧源、１６、１７は電圧切換用スイッチング素子、１８はターンオン用スイッチング素子、１９はターンオン用ゲート抵抗、２０はターンオフ用スイッチング素子、２１はターンオフ用ゲート抵抗、２２はゲート電圧検出回路（電圧検出手段）、２３、２５は制御回路（ゲート制御手段）を示す。

Claims

絶縁ゲート型半導体スイッチング素子（１１）のためのゲート駆動回路において、
前記絶縁ゲート型半導体スイッチング素子（１１）をターンオンさせるときにオンされるターンオン用スイッチング素子（１８）と、
前記絶縁ゲート型半導体スイッチング素子（１１）をターンオフさせるときにオンされるターンオフ用スイッチング素子（２０）と、
前記絶縁ゲート型半導体スイッチング素子（１１）のゲート電極にオン電圧を供給するための第１の出力端子（１２ａ）及び当該ゲート電極にオフ電圧を供給するための第２の出力端子（１２ｂ）を有し、少なくとも第１の出力端子（１２ａ）から出力されるオン電圧のレベルを変更可能に構成された直流電圧源（１２）と、
前記ターンオン用スイッチング素子（１８）がオンされた状態で前記直流電圧源（１２）の第１の出力端子（１２ａ）と前記絶縁ゲート型半導体スイッチング素子（１１）のゲート電極との間に接続された状態となるターンオン用ゲート抵抗（１９）と、
前記ターンオフ用スイッチング素子（２０）がオンされた状態で前記直流電圧源（１２）の第２の出力端子（１２ｂ）と前記絶縁ゲート型半導体スイッチング素子（１１）のゲート電極との間に接続された状態となるターンオフ用ゲート抵抗（２１）と、
前記絶縁ゲート型半導体スイッチング素子（１１）のゲート電圧を検出する電圧検出手段（２２）と、
ゲート制御タイミング信号に基づいて前記ターンオン用スイッチング素子（１８）及びターンオフ用スイッチング素子（２０）を選択的にオンさせるように設けられ、ターンオン用スイッチング素子（１８）をオンさせるときには前記電圧検出手段（２２）の検出電圧レベルに応じて前記直流電圧源（１２）の第１の出力端子（１２ａ）から出力されるオン電圧のレベルを変更する制御を行うゲート制御手段（２３）とを備え、
前記ゲート制御手段（２３）は、前記ターンオン用スイッチング素子（１８）をオンさせた状態では、前記電圧検出手段（２２）が検出するゲート電圧が第１の設定値とこれより高い値の第２の設定値との間にある期間に、前記直流電圧源（１２）の第１の出力端子（１２ａ）から出力されるオン電圧のレベルを一時的に低下させる制御を行い、
前記電圧検出手段（２２）は、前記絶縁ゲート型半導体スイッチング素子（１１）のゲート電圧変化率がミラー効果により一時的に低下する状態を、そのゲート電圧の微分値に基づいて検出可能に構成され、
前記第２の設定値は、前記電圧検出手段（２２）が前記ゲート電圧変化率の一時的な低下を検出した時点でのゲート電圧に設定されることを特徴とする半導体スイッチング素子のゲート駆動回路。
請求項１記載の半導体スイッチング素子のゲート駆動回路において、
前記第１の設定値は、前記絶縁ゲート型半導体スイッチング素子（１１）のゲートしきい値電圧と等しく設定されることを特徴とする半導体スイッチング素子のゲート駆動回路。
前記直流電圧源（１２）は、
前記オン電圧発生用の複数個の電圧源（１３、１４）と、
これらの電圧源（１３、１４）を選択的に有効化することにより前記第１の出力端子（１２ａ）から出力されるオン電圧のレベルを切換える電圧切換用スイッチング素子（１６、１７）とを備えたものであることを特徴とする請求項１または２記載の半導体スイッチング素子のゲート駆動回路。
請求項３記載の半導体スイッチング素子のゲート駆動回路において、
前記オン電圧発生用の複数個の電圧源（１３、１４）は互いに出力電圧レベルが異なる状態とされ、
前記電圧切換用スイッチング素子（１６、１７）は、前記複数個の電圧源（１３、１４）のうちの一つを前記第１の出力端子（１２ａ）に接続することにより前記オン電圧のレベルを切換えることを特徴とする半導体スイッチング素子のゲート駆動回路。