JP3997727B2 - 電気光学パネルおよび電子機器 - Google Patents
電気光学パネルおよび電子機器 Download PDFInfo
- Publication number
- JP3997727B2 JP3997727B2 JP2001165235A JP2001165235A JP3997727B2 JP 3997727 B2 JP3997727 B2 JP 3997727B2 JP 2001165235 A JP2001165235 A JP 2001165235A JP 2001165235 A JP2001165235 A JP 2001165235A JP 3997727 B2 JP3997727 B2 JP 3997727B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- voltage
- scanning
- reset
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電気光学パネルおよび電子機器に関する。
【０００２】
【従来の技術】
電気光学装置、例えば、電気光学材料として液晶を用いた液晶表示装置は、陰極線管（ＣＲＴ）に代わるディスプレイデバイスとして、各種情報処理機器の表示部や液晶テレビなどに広く用いられている。
【０００３】
ここで、従来の電気光学装置は、例えば、次のように構成されている。すなわち、従来の電気光学装置は、マトリクス状に配列した画素電極と、この画素電極に接続されたＴＦＴ（Thin Film Transistor：薄膜トランジスタ）のようなスイッチング素子などが設けられた素子基板と、画素電極に対向する対向電極が形成された対向基板と、これら両基板との間に充填された電気光学材料たる液晶とから構成される。そして、このような構成において、走査線を介してＴＦＴに走査信号を印加すると、当該ＴＦＴが導通状態となる。この導通状態の際に、データ線を介して画素電極に、階調に応じた電圧の画像信号を印加すると、当該画素電極および対向電極の間の液晶層に画像信号の電圧に応じた電荷が蓄積される。電荷蓄積後、当該ＴＦＴをオフ状態としても、当該液晶層における電荷の蓄積は、液晶層自身の画素容量などによって維持される。このように、各ＴＦＴを駆動させ、蓄積させる電荷量を階調に応じて制御すると、画素毎に液晶の配向状態が変化するので、画素毎に濃度が変化することになる。このため、階調表示することが可能となるのである。
【０００４】
この際、各画素の液晶層に電荷を蓄積させるのは一部の期間で良いため、第１に、走査線駆動回路によって各走査線を順次選択するとともに、第２に、走査線の選択期間において、データ線駆動回路によってデータ線を順次選択し、第３に、選択されたデータ線に階調に応じた電圧の画像信号をサンプリングする構成により、走査線およびデータ線を複数の画素について共通化した時分割マルチプレックス駆動が可能となる。
【０００５】
【発明が解決しようする課題】
ところで、ＴＦＴがオン状態となる期間においては、データ線の電圧を画素容量に十分書き込むために、ＴＦＴのゲートにはデータ線の取り得る電位よりも高い電位を与える必要がある。一方、ＴＦＴがオフ状態となる期間においては、蓄積された電荷のリークを減らすために、データ線の取り得る電位よりも低い電位を与える必要がある。
【０００６】
ＴＦＴのオン・オフ制御は走査信号によって行われるから、走査線駆動回路を駆動するために、データ線駆動回路とは別の電圧源を用意する必要があり、構成が複雑になるといった問題があった。くわえて、走査線駆動回路は高電圧で駆動しなければならないため、消費電力の増大を招くといった問題があった。
【０００７】
本発明は、上述した事情に鑑みてなされたものであり、その目的とするところは、簡易な構成で、かつ、消費電力の少ない電気光学パネル、さらには、この電気光学パネルを用いた電子機器を提供することにある。
【０００８】
【課題を解決するための手段】
本発明の電気光学パネルは、複数のデータ線と、複数の走査線とを備え、前記複数の走査線と前記複数のデータ線との交差に対応して複数の画素が配列されたものであって、前記画素は、画素電極と対向電極との間に形成される画素容量と、
一のデータ線と前記画素電極との間に設けられ、一の走査線に供給される走査信号に基づいて、当該データ線に供給されるデータ信号を前記画素容量に書き込む書込手段と、前記画素電極の電圧を予め定められたリセット電圧にリセットするリセット手段とを備える。
【０００９】
この発明によれば、各画素はリセット手段によって画素電極の電圧を所望のタイミングでリセット電圧にすることが可能である。ここで、電気光学パネルに用いる電気光学物質が液晶であるとすれば、液晶には直流電圧を印加すると焼き付きなどが発生してその特性が劣化してしまうので、いわゆる交流化駆動を行う必要がある。このため、画素電極の電圧は対向電極の電圧を中心として所定の周期で極性を反転させる必要がある。リセット電圧を対向電極の電圧と一致させて、書込手段による書き込み直前に画素電極の電圧をリセットすれば、たとえ、書き込み期間が短くても必要な電圧を画素容量に十分書き込むことが可能となる。
【００１０】
ここで、電気光学パネルは、前記データ信号の書き込みを許可する行を指示するイネーブル信号に基づいて、前記走査信号を前記複数の走査線のうち一部または全部に供給する走査手段を備えるものであってもよい。この発明によれば、行単位でデータ信号の書き込みを制御することができる。
【００１１】
また、電気光学パネルは、複数の容量線を備え、前記画素は、前記画素電極と一方の端子が接続され、前記容量線と他方の端子が接続される蓄積容量を備え、前記書込手段は、一の前記データ線と前記画素電極との間に設けられ、一の前記走査線に供給される走査信号に基づいて、オン・オフが制御される第１スイッチング素子を備え、前記リセット手段は、前記画素電極と前記容量線との間に設けられた第２スイッチング素子を備えるものであってもよい。この場合には、容量線にリセット電圧が給電され、第２スイッチング素子によってリセット電圧が画素電極に給電されることになる。
【００１２】
ここで、前記第２スイッチング素子は、前記一の走査線と隣接する走査線に供給される走査信号に基づいて、オン・オフが制御されることが好ましい。この発明によれば、リセット信号を供給にするために特別な配線を設ける必要がないので構成を簡易にすることが可能である。
【００１３】
また、電気光学パネルは、複数のリセット線を備え、前記第２スイッチング素子は、前記リセット線に供給されるリセット信号に基づいて、オン・オフが制御されるものであってもよい。
【００１４】
また、電気光学パネルは、複数の容量線を備え、前記走査線は、２本で１組となって、各行の前記画素に走査信号と反転走査信号を供給し、前記画素は、前記画素電極と一方の端子が接続され、前記容量線と他方の端子が接続される蓄積容量を備え、前記書込手段は、一の前記データ線と前記画素電極との間に設けられ、ある組の走査信号に基づいて、オン・オフが制御される第１Ｎチャネルトランジスタと、当該組の反転走査信号に基づいて、オン・オフが制御される第１Ｐチャネルトランジスタとを備え、前記リセット手段は、前記画素電極と前記容量線との間に並列に設けられた第２Ｎチャネルトランジスタと第２Ｐチャネルトランジスタとを備えるものであってもよい。この発明によれば、第１Ｎチャネルトランジスタおよび第１Ｐチャネルトランジスタを相補的に動作させ、第２Ｎチャネルトランジスタと第２Ｐチャネルトランジスタを相補的に動作させることが可能となるため、走査信号および反転走査信号の振幅を低振幅にすることができる。この結果、電気光学パネルの消費電力を低減させることが可能となる。
【００１５】
ここで、前記第２Ｎチャネルトランジスタは、当該画素を含む行を選択する直前に選択する行に供給される走査信号に基づいて、オン・オフが制御され、前記第２Ｐチャネルトランジスタは、当該走査信号に対応する反転走査信号に基づいてオン・オフが制御されるものであってもよい。この発明によれば、第２Ｎチャネルトランジスタおよび第２Ｐチャネルトランジスタの制御に特別な配線を設ける必要がないので構成を簡易にすることが可能である。
【００１６】
また電気光学パネルは、各行の画素にリセット信号と反転リセット信号を供給するリセット線の組を複数備え、前記第２Ｎチャネルトランジスタは、前記リセット信号に基づいて、オン・オフが制御され、前記第２Ｐチャネルトランジスタは、当該リセット信号に対応する反転リセット信号に基づいてオン・オフが制御されるものであってもよい。この構成によれば、リセット信号および反転リセット信号を走査信号および反転走査信号と独立して供給することが可能である。
【００１７】
また、前記リセット電圧は前記対向電極の電圧と一致することが好ましい。
【００１８】
次に、本発明の走査線駆動回路は、複数のデータ線と、複数の走査線と、複数のリセット線を備え、前記複数の走査線と前記複数のデータ線との交差に対応して複数の画素が配列された電気光学パネルに用いられ、選択すべき行を指定するアドレス信号と前記データ線に供給されるデータ信号の書き込みを許可する行を指示するイネーブル信号とが外部から供給されることを前提とし、各行に対応する単位回路を複数備え、前記単位回路は、前記アドレス信号をデコードしてデコード信号を出力するデコーダと、前記イネーブル信号と前記デコード信号とがともにアクティブとなる期間においてアクティブとなるリセット信号を生成するリセット信号生成回路と、前記リセット信号がアクティブから非アクティブに切り替わった後、ある期間だけアクティブとなる走査信号を生成する走査信号生成回路とを備えるものである。
【００１９】
この発明によれば、総ての画素についてデータ信号の書き込みを行う必要がなく、ある行についてのみデータ信号の書き込みを行うことができ、しかも、走査信号をアクティブにする前にリセット信号をアクティブにすることが可能となる。これにより、走査信号のアクティブ期間が短くても確実にデータ信号を画素に書き込むことが可能となる。
【００２０】
ここで、前記リセット信号生成回路は、前記デコード信号がアクティブとなるタイミングで前記イネーブル信号をラッチして第１制御信号を生成する第１フリップフロップ回路と、前記デコード信号と前記第１制御信号に基づいて前記リセット信号を生成する第１生成回路とを備え、前記走査信号生成回路は、前記デコード信号がアクティブから非アクティブに切り替わるタイミングで前記第１制御信号をラッチし、その結果をある期間が経過した後にリセットする第２フリップフロップ回路と、前記第２フリップフロップ回路の出力信号に基づいて前記走査信号を生成する第２生成回路とを備えることが望ましい。
【００２１】
また、前記リセット信号生成回路は、前記リセット信号の他に前記リセット信号を反転した反転リセット信号を生成し、前記走査信号生成回路は、前記走査信号の他に前記走査信号を反転した反転走査信号を生成するものであってもよい。
【００２２】
次に、本発明の電気光学パネルの駆動方法にあっては、複数のデータ線と、複数の走査線と、前記複数の走査線と前記複数のデータ線との交差に対応して配置された複数の画素とを有し、各画素は、画素電極と、前記画素電極に電圧を書き込む書込手段と、前記画素電極の電圧を予め定められたリセット電圧にリセットするリセット手段とを備える電気光学パネルに用いられ、前記リセット手段を用いて、前記画素電極の電圧を前記リセット電圧にリセットするリセット段階と、前記走査線に走査信号を供給することによって前記書込手段を制御して、前記データ線を介して供給されるデータ信号を前記画素電極に書き込む書込段階と
を備えることを特徴とする。この発明によれば、データ信号の書き込みは、値セット段階と書込段階によって行われることになる。
【００２３】
ここで、前記書込段階は、一部の行に属する画素に対してのみ行う一方、他の行に属する画素については、前記リセット手段を用いて、前記画素電極の電圧を前記リセット電圧に常時リセットするものであってもよい。
【００２４】
次に、本発明の電子機器は、上述した電気光学パネルを備えるものであって、例えば、ビデオプロジェクタ、ノートコンピュータ、携帯電話機、カーナビゲーション装置等が該当する。
【００２５】
【発明の実施の形態】
以下、本発明の一実施形態について図面を参照して説明する。
＜１．第１実施形態＞
＜１−１：全体構成＞
図１は、本発明の第１実施形態に係わる電気光学装置の電気的な構成を示すブロック図である。電気光学装置は、液晶パネル１００、タイミング信号生成回路２００、データ変換回路３００および電源回路４００を備える。
【００２６】
まず、液晶パネル１００は、画像が形成される表示領域Ａ、走査線駆動回路１３０Ａおよびデータ線駆動回路１４０を備える。液晶パネル１００は、素子基板と対向基板との間に電気光学物質たる液晶を挟持した構成となっている。対向基板には対向電極が形成されており、そこには共通電圧として白電圧Ｖwtが給電される。また、この液晶パネル１００は、ノーマリーホワイトモードで動作するものであり、液晶へ電圧を印加しない状態で透過率が最大となるように構成されている。
【００２７】
素子基板上における表示領域Ａには、複数本の走査線１１２Ｎが、図においてＸ（行）方向に延在して形成され、また、複数本のデータ線１１４が、Ｙ（列）方向に沿って延在して形成されている。くわえて、表示領域Ａには複数本の容量線ＳＬがＸ（行）方向に延在して形成されている。各容量線ＳＬは互いに接続されており、そこには白電圧Ｖwtが給電されるようになっている。
【００２８】
そして、画素１１０は、走査線１１２Ｎとデータ線１１４との各交差に対応して配置されている。本実施形態では、走査線１１２Ｎの総本数をｍ＋１本、データ線１１４の総本数をｎ本、容量線ＳＬの総本数をｍ本として（ｍ、ｎはそれぞれ２以上の整数）、ｍ行×ｎ列のマトリクス型表示装置を説明する。
【００２９】
次に、タイミング信号生成回路２００は、図示せぬ上位装置から供給される垂直走査信号Ｖｓ、水平走査信号Ｈｓおよびドットクロック信号ＤＣＬＫに従って、各種のタイミング信号やクロック信号などを生成するものである。
【００３０】
次に、電源回路４００は、各種の電圧を発生して、液晶パネル１００やタイミング信号生成回路２００に給電するものである。本実施形態の走査線駆動回路１３０Ａは、高電位側電圧Ｖgddおよび低電位側電圧Ｖgss等で動作する一方、データ線駆動回路１４０は、正側黒電圧Ｖbk(+)、白電圧Ｖwt、および負側黒電圧Ｖbk(-)等で動作する。ここで、正側黒電圧Ｖbk(+)と負側黒電圧Ｖbk(-)とは、白電圧Ｖwtを中心電圧として極性を反転したものである。電源回路４００は、これらの電圧を生成して液晶パネル１００に給電している。
【００３１】
＜１−２：画素の構成＞
次に、画素１１０の具体的な構成を説明する。図２は、画素１１０の詳細な構成を示す回路図であり、図１に示す表示領域Ａの左端の列から数えて第ｊ番目の列に該当する各画素１１０-1〜１１０-mの構成を示すものである。
【００３２】
ここで、画素１１０-1は、ＮチャネルＴＦＴ１１６Ｎ、１１７Ｎ、画素電極１１８および蓄積容量ＣＳを有する。画素電極１１８は、対向基板上に形成される共通電極および液晶とともに画素容量ＣＬを構成する。図に示す蓄積容量ＣＳは、画素電極１１８および容量線ＳＬと独立した素子として記載してあるが、実際の構造は以下の様になっている。まず、素子基板上にある程度の幅をもつ容量線ＳＬをＸ方向に形成し、その上に絶縁層を介して画素電極１１８を形成する。この場合、蓄積容量ＣＳは、画素電極１１８と容量線ＳＬが重なる領域に形成され、重複部分の画素電極１１８と容量線ＳＬ、および絶縁膜によって構成される。勿論、画素電極１１８に接続される何某かの電極と容量線ＳＬとの間に絶縁膜を挟んで蓄積容量ＣＳを形成しても良い。
【００３３】
次に、ＮチャネルＴＦＴ１１６Ｎのソースはデータ線１１４に接続され、そのドレインは画素電極１１８に接続され、そのゲートには走査線１１２Ｎ-1が接続されている。したがって、ＮチャネルＴＦＴ１１６Ｎは走査信号ＧＮ１によってオン・オフが制御される。この結果、走査信号ＧＮ１がアクティブになると、ＮチャネルＴＦＴ１１６Ｎはオン状態になって、画素容量ＣＬおよび蓄積容量ＣＳにデータ線１１４の電圧を書き込むことになる。なお、以下の説明においては、ｉ行ｊ列の画素１１０おいて、画素電極１１８の電圧をＰＸ(i,j)で表すことにする。
【００３４】
ところで、液晶には直流電圧を印加すると特性が劣化するといった性質があるので、液晶の駆動は交流化駆動によるのが通常である。このため、画素電極１１８に印加する電圧は、ある周期で共通電圧を基準として極性を反転する必要がある。一方、画素容量ＣＬおよび蓄積容量ＣＳへ電圧を書き込む期間は、走査信号ＧＮがアクティブとなる期間（走査線の選択期間）に限られるため、当該期間に書き込みを終了しなければならない。
【００３５】
しかし、上述した極性反転を行う際には電圧の変化幅が大きいから、走査線の選択期間が短くなると、必要な電圧を画素容量ＣＬおよび蓄積容量ＣＳへ書き込むことが困難になる。
【００３６】
そこで、本実施形態にあっては、走査線の選択期間の直前に、画素容量ＣＬおよび蓄積容量ＣＳの電圧を白電圧Ｖwtにリセットするようにしている。ＮチャネルＴＦＴ１１７Ｎはこのために設けられた素子である。
【００３７】
ＮチャネルＴＦＴ１１７Ｎのソースは画素電極１１８に接続され、そのドレインは容量線ＳＬに接続され、そのゲートには走査線１１２Ｎ-0が接続されている。ＮチャネルＴＦＴ１１７Ｎは、走査信号ＧＮ０によってオン・オフが制御される。走査信号ＧＮ０〜ＧＮｍは、ＧＮ０→ＧＮ１→ＧＮ２…→ＧＮｍの順にアクティブとなる。したがって、走査線１１２Ｎ-1が選択される前に、ＮチャネルＴＦＴ１１７Ｎがオン状態となり、画素電極電圧ＰＸ(1,j)が白電圧Ｖwtにリセットされることになる。これにより、走査線の選択期間が短かくてもデータ線１１４の電圧を画素容量ＣＬおよび蓄積容量ＣＳに十分書き込むことが可能となる。
【００３８】
＜１−３：データ変換回路＞
次に、データ変換回路３００について説明する。データ変換回路３００は、３ビットの画像データＤを変換して、１ビットの２値信号Ｄｓを生成してデータ線駆動回路１４０に供給するものである。
【００３９】
＜１−３−１：サブフィールド＞
まず、データ変換回路３００について詳細に説明する前に、本実施形態に係る電気光学装置の前提となるサブフィールドなる概念について説明する。一般に、電気光学材料として液晶を用いた液晶装置において、液晶層に印加される電圧実効値（電圧を一定として、オン電圧のパルス幅を変化させた場合）と相対透過率（または反射率）との関係は、電圧無印加状態において白表示を行うノーマリーホワイトモードを例にとれば、図３に示されるような関係にある。すなわち、液晶層に印加される電圧実効値が増すにつれて、透過率が非線形に減少して飽和する。なお、ここでいう相対透過率とは、透過光量の最低値および最高値を、それぞれ０％および１００％として正規化したものである。
【００４０】
ここで、本実施形態に係る電気光学装置が８階調表示を行うものとし、３ビットで示される画像データＤが、それぞれ同図に示される透過率を指示するものとする。この際、透過率０％と透過率１００％とを除いた中間透過率において液晶層に印加される電圧実効値を、それぞれ、Ｖ１、Ｖ２、…、Ｖ６とする。
【００４１】
本実施形態に係る電気光学装置では、第１に、液晶層に瞬間的に印加する電圧を、例えば、Ｌレベルに相当する電圧ＶＬと、Ｈレベルに相当する電圧ＶＨのいずれかとする構成を採用する。一方、この構成において、１フレーム（１ｆ）の全期間にわたって液晶層に電圧ＶＬを印加すれば、当該全期間においてオフ表示となるから、透過率は１００％となる。
【００４２】
さらに、１フレーム期間のうち、液晶層に電圧ＶＬを印加する期間と、電圧ＶＨを印加する期間との比率を制御して、液晶層に印加される電圧実効値がＶ１、Ｖ２、…、Ｖ６となるように構成すれば、当該電圧に対応する階調表示が可能となる。また、液晶層に印加される電圧実効値がＶ７を越えても、飽和性であるがゆえに透過率は０％となる。そこで、本実施形態に係る電気光学装置では、第２に、１フレーム期間を複数の期間に分割し、画像データに基づいて、各期間毎に液晶層に電圧ＶＬを印加するか、電圧ＶＨを印加するかを決定し、これにより液晶層に実効電圧Ｖdを印加する。以下の説明では、分割された複数の期間をサブフィールドと称することにする。
【００４３】
本実施形態では、１フレームを画像データＤのビット数に応じた数の期間に分割する。図４に、画像データＤが３ビットである場合における１フレームの分割の態様を示す。この例では、１フレームが、サブフィールドＳｆ１、Ｓｆ２、Ｓｆ３から構成されている。そして、サブフィールドＳｆ１は画像データＤのＬＳＢに対応し、サブフィールドＳｆ２は画像データＤの中位ビットに対応し、サブフィールドＳｆ３は画像データＤのＭＳＢに対応している。
【００４４】
ある画素の画像データＤが（００１）である場合（すなわち、当該画素の透過率を８５．７％とする階調表示を行う場合）、１フレーム（１ｆ）期間のうち、サブフィールドＳｆ１において、当該画素の液晶層に電圧ＶＨを印加する一方、他の期間において電圧ＶＬを印加する構成とする。この場合、サブフィールドＳｆ１の期間は、Ｖ１といった電圧値を実効電圧として印加することができる期間として設定する。
【００４５】
また、画像データＤが（０１０）である場合（すなわち、当該画素の透過率を７１．４％とする階調表示を行う場合）、１フレーム（１ｆ）期間のうち、サブフィールドＳｆ２において、当該画素の液晶層に電圧ＶＨを印加する一方、他の期間において電圧ＶＬを印加する構成とする。ここで、サブフィールドＳｆ２の期間は、Ｖ２といった電圧値を実効電圧として印加することができる期間として設定する。
【００４６】
同様に、画像データＤが（１００）である場合（すなわち、当該画素の透過率を４２．９％とする階調表示を行う場合）、１フレーム（１ｆ）期間のうち、サブフィールドＳｆ３において、当該画素の液晶層に電圧ＶＨを印加する一方、他の期間において電圧ＶＬを印加する構成とする。
【００４７】
このように、１フレームを３つのサブフィールドＳｆ１、Ｓｆ２、Ｓｆ３に分割するとともに画像データＤに応じて、各サブフィールドに電圧ＶＨまたは電圧ＶＬを液晶層に印加するか否かを決定するので、当該液晶層に印加される電圧はＶＬおよびＶＨの２値であるにもかかわらず、各透過率に対応する階調表示が可能となる。
【００４８】
＜１−３−２：データ変換回路の詳細＞
サブフィールドＳｆ１〜Ｓｆ３毎に、階調に応じてＨレベルまたはＬレベルを書き込むためには、画素に対応する画像データＤを何らかの形で変換する必要がある。図１に示すデータ変換回路３００はこのために設けられたものであり、フレームメモリを主要部とするものである。
【００４９】
画像データＤは、一旦、フレームメモリに格納され、予め定められた規則に従って読み出され、２値信号Ｄｓに変換される。ここで、ｉ行ｊ列の画素１１０に対応する画像データＤをＤ(i,ｊ)で表すものとし、Ｄ(i,ｊ)のＬＳＢ、中位ビット、ＭＳＢを、Ｄ０(i,ｊ)、Ｄ１(i,ｊ)、Ｄ２(i,ｊ)で表すものとする。
【００５０】
フレームメモリに記憶された画像データＤは、次の順序で１ビットずつ読み出される。まず、サブフィールドＳｆ１においては、Ｄ０(１,１)、Ｄ０(１,２)、…、Ｄ０(１,ｎ)、Ｄ０(２,１)、Ｄ０(２,２)、…、Ｄ０(２,ｎ)、…、Ｄ０(ｍ,ｎ)といったように画像データＤのＬＳＢについて読み出しが行われる。次に、サブフィールドＳｆ２においては画像データＤの中位ビットＤ１(i,ｊ)について、さらに、サブフィールドＳｆ３においては画像データＤのＭＳＢであるＤ２(i,ｊ)について、サブフィールドＳｆ１と同様の読み出しが行われる。
【００５１】
なお、この２値信号Ｄｓについては、走査線駆動回路１３０Ａおよびデータ線駆動回路１４０における動作に同期して出力する必要があるので、データ変換回路３００には、スタートパルスＤＹ、ＤＸ、水平走査に同期するクロック信号ＣＬＹ、ドットクロック信号に相当するクロック信号ＣＬＸなどが供給されている。
【００５２】
＜１−４：データ線駆動回路＞
次に、データ線駆動回路１４０について説明する。図５はデータ線駆動回路１４０の構成を示すブロック図である。この図に示すようにデータ線駆動回路１４０は、シフトレジスタ１４１、信号供給線Ｌａ，Ｌｂ、セレクタＳＬＴ１〜ＳＬＴｎを備える。
【００５３】
まず、シフトレジスタ１４１は、スタートパルスＤＸをクロック信号ＣＬＸに従って順次転送してＨレベルでアクティブとなるシフト信号Ｓ１〜Ｓｎを生成する。
【００５４】
次に、信号供給線Ｌａには２値信号Ｄｓが供給される一方、信号供給線Ｌｂにはフレーム信号ＦＲが供給される。フレーム信号ＦＲは奇数フレームでＨレベルとなり、偶数フレームでＬレベルとなる。
【００５５】
次に、セレクタＳＬＴ１〜ＳＬＴｎは、２値信号Ｄｓ、フレーム信号ＦＲおよびシフト信号Ｓ１〜Ｓｎに基づいて、正側黒電圧Ｖbk(+)、白電圧Ｖwt、および負側黒電圧Ｖbk(-)の中から一の電圧を選択して、これをデータ信号ｄ１〜ｄｎとしてデータ線１１４に供給するものである。
【００５６】
セレクタＳＬＴ１を取りあげると、その選択動作は図６に示す真理値表に従って行われる。なお、他のセレクタＳＬＴ２〜ＳＬＴｎも同様の選択動作を行う。この真理値表に示すように、シフト信号Ｓ１が非アクティブ（Ｌレベル）のときには、データ信号ｄ１は白電圧Ｖwtとなる一方、シフト信号Ｓ１がアクティブ（Ｈレベル）のとき、セレクタＳＬＴ１は２値信号Ｄｓおよびフレーム信号ＦＲに基づいて選択動作を行う。
【００５７】
さらに、シフト信号Ｓ１がアクティブの場合に、セレクタＳＬＴ１は、２値信号ＤｓがＬレベル（デジットが「０」を示す場合）であれば白電圧Ｖwtを選択する一方、２値信号ＤｓがＨレベル（デジットが「１」を示す場合）であればフレーム信号ＦＲに基づいて、正側黒電圧Ｖbk(+)または負側黒電圧Ｖbk(-)のうち、いずれか一方の電圧を選択する。そして、データ信号ｄ１が正側黒電圧Ｖbk(+)となるのは、２値信号ＤｓがＨレベル、フレーム信号ＦＲがＨレベル、かつ、シフト信号Ｓ１がＨレベルの場合である。一方、データ信号ｄ１が負側黒電圧Ｖbk(-)となるのは、２値信号ＤｓがＨレベル、フレーム信号ＦＲがＬレベル、かつ、シフト信号Ｓ１がＨレベルの場合である。
【００５８】
図７は、画像データＤと、ある画素１１０における画素電極１１８への印加波形を示すタイミングチャートである。例えば、フレーム信号ＦＲがＨレベルである場合に、画像データＤが（００１）であるとき、当該画素の画素電極１１８には、図７に示されるように、サブフィールドＳｆ１に高電位側黒電圧Ｖbk(+)が書き込まれる。
【００５９】
このようにデータ線１１４に供給されるデータ信号ｄ１〜ｄｎは、高電位側黒電圧Ｖbk(+)、白電圧Ｖwt、低電位側黒電圧Ｖbk(-)のみである。このため、駆動回路などの周辺回路においては、高精度のＤ／Ａ変換回路やオペアンプなどのような、アナログ信号を処理するための回路は不要となる。したがって、回路構成が大幅に簡略化されるので、装置全体のコストを低く抑えることが可能となる。さらに、素子特性や配線抵抗などの不均一性に起因する表示ムラが原理的に発生しないから、本実施形態に係る電気光学装置によれば、高品位かつ高精細な階調表示が可能となる。
【００６０】
＜１−５：走査線駆動回路＞
図８は、走査線駆動回路１３０Ａの構成を示すブロック図である。この図に示すように、走査線駆動回路１３０Ａは、シフトレジスタ１３１とレベル変換回路ＬＶＣ１〜ＬＶＣｍを備える。シフトレジスタ１３１はサブフィールドの最初に供給されるスタートパルスＤＹをクロック信号ＣＬＹにしたがって転送する。また、レベル変換回路ＬＶＣ１〜ＬＶＣｍには、高電位側電圧Ｖgddと低電位側電圧Ｖgssとが給電されており、シフトレジスタ１３１の各出力信号にレベル変換を施して走査線１１２Ｎの各々に走査信号Ｇ０、Ｇ１、Ｇ２、…、Ｇｍを供給するものである。この結果、走査信号Ｇ０〜ＧｍのＨレベルは高電位側電圧Ｖgddとなる一方、それらのＬレベルは低電位側電圧Ｖgssとなる。
【００６１】
＜１−６：全体動作＞
次に、上述した実施形態に係る電気光学装置の動作について説明する。図９は、この電気光学装置の動作を説明するためのタイミングチャートである。
まず、フレーム信号ＦＲは、１フレーム（１ｆ）毎にレベル反転する信号である。一方、スタートパルスＤＹは、各サブフィールドＳｆ１〜Ｓｆ３の開始時に供給される。
【００６２】
ここで、フレーム信号ＦＲがＬレベルとなる１フレーム（１ｆ）において、スタートパルスＤＹが供給されると、走査線駆動回路１３０Ａ（図１参照）におけるクロック信号ＣＬＹにしたがった転送によって、走査信号Ｇ０、Ｇ１、Ｇ２、Ｇ３、…、Ｇｍが期間（ｔ）に順次排他的に出力される。なお、期間（ｔ）は、最も短いサブフィールドよりもさらに短い期間に設定されている。
【００６３】
さて、走査信号Ｇ０、Ｇ１、Ｇ２、…、Ｇｍは、それぞれクロック信号ＣＬＹの半周期に相当するパルス幅を有し、また、上から数えて１本目の走査線１１２Ｎ- 0に対応する走査信号Ｇ０は、スタートパルスＤＹが供給された後、クロック信号ＣＬＹが最初に立ち上がってから、少なくともクロック信号ＣＬＹの半周期だけ遅延して出力される構成となっている。
【００６４】
一方、データ線駆動回路１４０にスタートパルスＤＸが供給されると、データ線駆動回路１４０はスタートパルスＤＸをクロック信号ＣＬＸにしたがった転送し、シフト信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎを水平走査期間（１Ｈ）に順次排他的に出力する。なお、シフト号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎは、それぞれクロック信号ＣＬＸの半周期に相当するパルス幅を有している。
【００６５】
＜１−７：画素への書き込み動作＞
図１０は、画素１１０への書き込み動作を説明するためのタイミングチャートである。まず、期間Ｔ０において、走査信号ＧＮ０がアクティブになると、図２に示す画素１１０-1のＮチャネルＴＦＴ１１７Ｎがオン状態となり、画素容量ＣＬおよび蓄積容量ＣＳに容量線ＳＬを介して供給される白電圧Ｖwtが書き込まれる。このため、時刻ｔ０より画素電極電圧ＰＸ(1,j)は、低電位側黒電圧Ｖbk(-)から上昇し、時刻ｔ１に至る前に白電圧Ｖwtに達する。これにより、画素１１０-1へデータ信号ｄｊが書き込まれる前に、画素電極電圧ＰＸ(1,j)を白電圧Ｖwtにリセットすることができる。
【００６６】
そして、期間Ｔ１において、走査信号ＧＮ１がアクティブになると、画素１１０-1のＮチャネルＴＦＴ１１６Ｎがオン状態となり、画素容量ＣＬおよび蓄積容量ＣＳにデータ信号ｄｊが供給される。この期間Ｔ１におけるデータ信号ｄｊは、図に示すように高電位側黒電圧Ｖbk(+)である。このため、時刻ｔ１より画素電極電圧ＰＸ(1,j)は、白電圧Ｖwtから上昇し、時刻ｔ２に至る前に高電位側黒電圧Ｖbk(+)に達する。
【００６７】
このように本実施形態においては、ある画素１１０にデータ信号ｄｊを書き込む前に、一旦、画素電極電圧ＰＸ(i,j)を白電圧Ｖwtにリセットするので、走査信号のアクティブ期間が短い場合でも、必要な電圧を確実に書き込むことが可能となる。また、書き込み用のＮチャネルＴＦＴ１１６Ｎを走査信号ＧＮiで制御する場合、リセット用のＮチャネルＴＦＴ１１７Ｎを走査信号ＧＮi-1で制御するから、リセット用に特別な信号線を設ける必要がないといった利点がある。
【００６８】
さらに、データ信号ｄｊの振幅が低電位側黒電圧Ｖbk(-)から高電位側黒電圧Ｖbk(+)まで変化する場合に、走査信号ＧＮ０〜ＧＮの低論理レベルは、低電位側黒電圧Ｖbk(-)よりさらに低い低電位電圧Ｖgssである一方、それらの高論理レベルは高電位側黒電圧Ｖbk(+)よりさらに高い高電位電圧Ｖgddである。したがって、データ信号ｄｊを確実に書き込むことができる。
【００６９】
＜２．第２実施形態＞
次に、第２実施形態に係わる電気光学装置について説明する。この電気光学装置は、画素１１０の詳細な構成、走査線１１２Ｎの他に走査線１１２Ｐを用いる点、走査線駆動回路１３０Ａの代わりに走査線駆動回路１３０Ｂを用いる点、電源回路４００において高電位電圧Ｖgddおよび低電位電圧Ｖgssを生成しない点を除いて、第１実施形態の電気光学装置と同様に構成されている。
【００７０】
図１１は、第２実施形態の液晶パネル１００の主要部を示すブロック図である。この図に示すように、表示領域Ａには、走査線１１２Ｎの他に、走査線１１２ＰがＸ方向に延在して形成されている。そして、各走査線１１２Ｐには、走査信号ＧＰ０〜ＧＰｍが走査線駆動回路１３０Ｂから供給される。
【００７１】
図１２は、走査線駆動回路１３０Ｂの構成を示す回路図である。走査線駆動回路１３０Ｂは、シフトレジスタ１３１とバッファ回路ＢＦ０〜ＢＦｍを備える。ここで、バッファ回路ＢＦ０は、図１６に示すバッファ回路１３７Ａと同様に構成されており、シフトレジスタ１３１の出力信号を正転した走査信号ＧＮ０と、反転した走査信号ＧＰ０を各々生成する。また、バッファ回路ＢＦ０は、高電位側黒電圧Ｖbk(+)および低電位側黒電圧Ｖbk(-)の給電によって動作するため、走査信号ＧＮ０およびＧＰ０のＨレベルは高電位側黒電圧Ｖbk(+)となる一方、Ｈレベルは低電位側黒電圧Ｖbk(-)となる。なお、他のバッファ回路ＢＦ０〜ＢＦｍについても同様である
【００７２】
図１３は第２実施形態にかかる画素１１０の詳細な構成を示す回路図であり、図１１に示す表示領域Ａの左端の列から数えて第ｊ番目の列に該当する各画素１１０-1〜１１０-mの構成を示すものである。また、図１４は、画素１１０への書き込み動作を説明するためのタイミングチャートである。
【００７３】
ここで、画素１１０-1は、書き込み用のスイッチング素子として、ＮチャネルＴＦＴ１１６Ｎの他にＰチャネルＴＦＴ１１６Ｐを備え、また、リセット用のスイッチング素子としてＮチャネルＴＦＴ１１７Ｎの他にＰチャネルＴＦＴ１１７Ｐを備える。ＮチャネルＴＦＴとＰチャネルＴＦＴとは相補的に動作する。このため、走査信号ＧＮ０〜ＧＮｍの他にこれらを反転した走査信号ＧＰ０〜ＧＰｍが必要となる。しかしながら、走査信号ＧＮ０〜ＧＮｍおよびＧＰ０〜ＧＰｍのの振幅をデータ信号ｄｊの振幅より大きくする必要はない。
【００７４】
例えば、データ信号ｄｊの電圧が高電位側黒電圧Ｖbk(+)であったとすると、このときＰチャネルＴＦＴ１１６Ｐのゲートに低電位側黒電圧Ｖbk(-)を給電すれば、ＰチャネルＴＦＴ１１６Ｐを介してデータ信号ｄｊを画素容量ＣＬおよび蓄積容量ＣＳに書き込むことができる。一方、データ信号ｄｊの電圧が低電位側黒電圧Ｖbk(-)であったとすると、このときＮチャネルＴＦＴ１１６Ｎのゲートに高電位側黒電圧Ｖbk(+)を給電すれば、ＮチャネルＴＦＴ１１６Ｎを介してデータ信号ｄｊを画素容量ＣＬおよび蓄積容量ＣＳに書き込むことができる。
【００７５】
まず、期間Ｔ０において、走査信号ＧＮ０およびＧＰ０がアクティブになると、図１３に示す画素１１０-1のＮチャネルＴＦＴ１１７ＮおよびＰチャネルＴＦＴ１１７Ｐがオン状態となり、画素容量ＣＬおよび蓄積容量ＣＳへ白電圧Ｖwtが書き込まれる。この場合には、ＮチャネルＴＦＴ１１７Ｎのオン抵抗が十分低くなるので、画素容量ＣＬおよび蓄積容量ＣＳに蓄積された電荷は、ＮチャネルＴＦＴ１１７Ｎを介して放電される。これにより、画素１１０-1へデータ信号ｄｊが書き込まれる前に、画素電極電圧ＰＸ(1,j)を白電圧Ｖwtにリセットすることができる。
【００７６】
そして、期間Ｔ１において、走査信号ＧＮ１がアクティブになると、画素１１０-1のＮチャネルＴＦＴ１１６ＮおよびＰチャネルＴＦＴ１１６Ｐがオン状態となり、画素容量ＣＬおよび蓄積容量ＣＳにデータ信号ｄｊが供給される。この期間Ｔ１におけるデータ信号ｄｊは、図に示すように高電位側黒電圧Ｖbk(+)である。この場合には、ＰチャネルＴＦＴ１１６Ｐのオン抵抗が十分低くなるので、データ信号ｄｊがＰチャネルＴＦＴ１１６Ｐを介して画素容量ＣＬおよび蓄積容量ＣＳに書き込まれる。
【００７７】
このように本実施形態においては、リセット用のスイッチング素子としてＮチャネルＴＦＴおよびＰチャネルＴＦＴを使用するとともに、書き込み用のスイッチング素子としてＮチャネルＴＦＴおよびＰチャネルＴＦＴを使用したので、走査信号の振幅をデータ信号の振幅と一致させることができる。この結果、液晶パネル１００に高電位電圧Ｖgddと低電位電圧Ｖgssする必要がなくなり、電源回路４００で発生させる電圧の種類を減らすことが可能となる。さらに、各画素１１０を低振幅の走査信号で駆動できるので、消費電力を低減することが可能となる。
【００７８】
また、一般に、書き込み用のスイッチング素子としていわゆる相補型伝送ゲートの構成を採用すると、該伝送ゲートの入出力インピーダンスはゲート電圧の中間電位近辺が最も高くなるから、白レベルＶwtの信号が最も書き込みにくいことになる。しかし、上述した構成および駆動方法を用いることにより、実質的に白レベルＶwtの書き込み時間がおよそ倍になり、書き込みが十分行えるようになる。白レベルと黒レベルの差（Ｖdp＝Ｖbk(+)−ＶwtとＶdn＝Ｖwt−Ｖbk(-)）がＴＦＴの閾値電圧（Ｖtn：ＮチャネルＴＦＴの閾値電圧、Ｖtp：同ＰチャネルＴＦＴ）とが近いとき（Ｖdp≒Ｖtp、Ｖdn≒Ｖtn）、本願の効果は極めて大きくなる。
【００７９】
＜３．第３実施形態＞
次に、第３実施形態に係わる電気光学装置について説明する。第１および第２実施形態の液晶パネル１００にあっては、フレーム毎にすべての画素１１０に対してデータ信号の書き込みを行ったが、第３実施形態に係わる電気光学装置は、電圧の書き込みを行うかあるいは直前の電圧を保持するかを、行単位で選択できるようになっている。
【００８０】
この電気光学装置は、画素１１０の詳細な構成、走査線１１２Ｎの他に走査線１１２Ｐおよびリセット線１１２ＲＮを用いる点、走査線駆動回路１３０Ａの代わりに走査線駆動回路１３０Ｃを用いる点、電源回路３００において低電位電圧Ｖgssを生成しない点、およびタイミング信号生成回路２００が生成する制御信号が異なる点を除いて、第１実施形態の電気光学装置と同様に構成されている。
【００８１】
＜３−１：全体構成＞
図１５は、第３実施形態の液晶パネル１００の主要部を示すブロック図である。この図に示すように、表示領域Ａには、走査線１１２Ｎの他に、走査線１１２Ｐおよびリセット線１１２ＲＮがＸ方向に延在して形成されている。そして、各走査線１１２Ｐには走査信号ＧＰ１〜ＧＰｍが供給され、リセット線１１２ＲＮにはリセット信号ＲＮ１〜ＲＮmが走査線駆動回路１３０Ｃから供給される。
【００８２】
＜３−２：走査線駆動回路＞
図１６は、走査線駆動回路１３０Ｃの構成を示す回路図である。走査線駆動回路１３０Ｃは、ｍ個の単位回路Ｕｙ１〜Ｕｙｍ、複数のアドレス線Ｌｙ、および信号線Ｌｃ、Ｌｄを備える。アドレス線Ｌｙにはアドレス信号ＡＤＲＳ、信号線Ｌｃにはイネーブル信号ＥＮ、信号線ＬｄにはリセットパルスＲＳＴが供給される。
【００８３】
アドレス信号ＡＤＲＳは、表示領域Ａ中のある行を特定する。例えば、表示領域Ａが２５６行であるならば、アドレス信号ＡＤＲＳは、８ビットの信号でありアドレス線Ｌｙは８本となる。また、イネーブル信号ＥＮは、データ信号の書き込みを許可するか否かを行毎に指定するものであり、Ｈレベルでアクティブとなる。このイネーブル信号ＥＮによって、ある行に属する画素１１０についてデータ信号の書き込みを行う一方、他の行に属する画素１１０についてはデータ信号の書き込みを禁止することが可能となる。さらに、リセットパルスＲＳＴは、１Ｈ周期のパルスであって、アドレス信号ＡＤＲＳによって指定されるアドレスが変化するタイミングに同期している。これらの制御信号は図示せぬタイミング信号生成回路２００によって生成される。
【００８４】
次に、単位回路Ｕｙ１はデコーダＤＣＤ１、Ｄフリップフロップ１３３、１３４、インバータ１３５、ノア回路１３６、およびバッファ回路１３７Ａ、１３８を備えている。このうち、バッファ回路１３７Ａには高電位側黒電圧Ｖbk(+)、および低電位側黒電圧Ｖbk(-)が給電される一方、バッファ回路１３８は高電位電圧Ｖgddおよび低電位側黒電圧Ｖbk(-)が給電される。そして、バッファ回路１３７Ａの出力信号振幅は、Ｖbk(+)とＶbk(-)との間で振れ、バッファ回路１３８の出力信号振幅は、ＶgddとＶbk(-)との間で振れる。
【００８５】
デコーダＤＣＤ１は組み合わせ論理回路によって構成されている。デコーダＤＣＤ１は、アドレス信号ＡＤＲＳをデコードして、Ｈレベルでアクティブとなるデコード信号ｄｃｄ１を生成する。Ｄフリップフロップ１３３は、イネーブル信号ＥＮをデコード信号ｄｃｄ１の立ち上がりエッジでラッチして信号ＥＮＢ１１を生成する。ノア回路１３６は、デコード信号ｄｃｄ１と信号ＥＮＢ１１を反転した信号との論理和を反転して信号ＲＳＳ１を生成する。
【００８６】
上述したようにイネーブル信号ＥＮは、データ信号の書き込み許可を示す信号であるから、これをデコード信号ｄｃｄ１によってラッチすることによって、第１行の画素１１０についてデータ信号の書き込みが許可されているかが判る。つまり、信号ＥＮＢ１１は、第１行について書き込みが許可されている場合にアクティブとなる。また、信号ＲＳＳ１は、第１行について書き込みが許可されており、かつ、アドレス信号ＡＤＲＳが第１行を指定する期間においてアクティブとなる。バッファ１３８は、信号ＲＳＳ１を反転したものをリセット信号ＲＮ１としてリセット線１１２ＲＮ−１に供給する。したがって、第１行について書き込みを行う場合には、必ずリセット信号ＲＮ１がアクティブとなる。
【００８７】
次に、Ｄフリップフロップ１３４は信号ＥＮＢ１１をデコード信号ｄｃｄ１の立ち下がりエッジでラッチして信号ＥＮＢ１２を生成する。したがって、アドレス信号ＡＤＲＳが第１行を指定する期間が終了するタイミングで信号ＥＮＢ１２はアクティブ（Ｈレベル）となり、リセットパルスＲＳＴが供給されると非アクティブ（Ｌレベル）となる。上述したようにリセットパルスＲＳＴは１Ｈ周期のパルスであるから、信号ＥＮＢ１２は１Ｈ期間アクティブとなる。バッファ１３７Ａは、信号ＥＮＢ１２を反転したものを走査信号ＧＰ１として走査線１１２Ｐ−１に供給する一方、信号ＥＮＢ１２と同相の走査信号ＧＮ１を走査線１１２Ｎ−１に供給する。したがって、リセット信号ＲＮ１のアクティブ期間が終了すると、走査信号ＧＰ１、ＧＮ１がアクティブとなる。
なお、他の単位回路Ｕｙ２〜Ｕｙｍも、上述した単位回路Ｕｙ１と同様に構成されている。
【００８８】
ここで、走査線駆動回路１３０Ｃの動作を具体的に説明する。図１７は走査線駆動回路１３０Ｃの動作例を示すタイミングチャートである。この例では、第１行、第ｍ行、第２行の順にアドレス信号ＡＤＲＳの指定があり、第１フレーム（ｆ１）においては、第１行と第２行についてデータ信号の書き込みを行い、第２フレーム（ｆ２）においては、第ｍ行についてデータ信号の書き込みを行うものとする。
【００８９】
まず、期間Ｔ０においてイネーブル信号ＥＮとデコード信号ｄｃｄ１がアクティブになると、デコード信号ｄｃｄ１の立ち上がりエッジに同期して信号ＥＮＢ１１がＨレベルとなる。そして、デコード信号ｄｃｄ１と信号ＥＮＢ１１とに基づいて信号ＲＳＳ１が生成される。この場合、信号ＲＳＳ１は期間Ｔ０においてアクティブとなる。一方、信号ＥＮＢ１２はデコード信号ｄｃｄ１の立ち下がりエッジで信号ＥＮＢ１１をラッチしたものであるから、時刻ｔ１からＨレベルとなり、その後、Ｈレベルを維持し、時刻ｔ２においてリセットパルスＲＳＴがアクティブになると、ＨレベルからＬレベルに遷移する。したがって、第１フレームにおいて、信号ＥＮＢ１１（走査信号ＧＮ１）はアクティブとなる。
【００９０】
また、期間Ｔ２においてイネーブル信号ＥＮとデコード信号ｄｃｄｍがアクティブとなるので、上述した信号ＥＮＢ１１と同様に、第１フレームにおいて信号ＥＮＢ２２（走査信号ＧＮ１）はアクティブとなる。一方、デコード信号ｄｃｄｍがアクティブとなる期間Ｔ１においてイネーブル信号ＥＮは非アクティブとなっている。このため、第１フレームにおいては信号ＥＮＢ２ｍ（走査信号ＧＮｍ）は非アクティブとなり、第ｍ行の画素１１０にはデータ信号が書き込まれまいことになる。
【００９１】
＜３−３：画素の構成およびデータ信号の書き込み動作＞
図１８は第３実施形態にかかる画素１１０の詳細な構成を示す回路図であり、図１５に示す表示領域Ａの左端の列から数えて第ｊ番目の列に該当する各画素１１０-1〜１１０-mの構成を示すものである。また、図１９は、イネーブル信号ＥＮがアクティブであるときの画素１１０への書き込み動作を説明するためのタイミングチャートである。図２０は、イネーブル信号ＥＮが非アクティブであるときの画素１１０への書き込み動作を説明するためのタイミングチャートである。
【００９２】
ここで、画素１１０-1は、書き込み用のスイッチング素子として、ＮチャネルＴＦＴ１１６ＮおよびＰチャネルＴＦＴ１１６Ｐを備え、また、リセット用のスイッチング素子としてＮチャネルＴＦＴ１１７Ｎを備える。
【００９３】
まず、イネーブル信号ＥＮがアクティブの場合を想定する。図１９に示すように期間Ｔ０において、リセット信号ＲＮ１がアクティブになると、画素１１０-1のＮチャネルＴＦＴ１１７Ｎがオン状態となり、画素容量ＣＬおよび蓄積容量ＣＳへ白電圧Ｖwtが書き込まれる。リセット信号ＲＮ１のＨレベルは、高電位側黒電圧Ｖbk(+)よりも高い高電位電圧Ｖgddである。したがって、この例では、画素電極電圧ＰＸ(1,j)の初期値は低電位側黒電圧Ｖbk(-)であるが、高電位側黒電圧Ｖbk(+)の場合にも十分書き込むことができる。これにより、画素１１０-1へデータ信号ｄｊが書き込まれる前に、画素電極電圧ＰＸ(1,j)を白電圧Ｖwtにリセットすることができる。
【００９４】
次に、期間Ｔ１において、走査信号ＧＮ１およびＧＰ１がアクティブになると、画素１１０-1のＮチャネルＴＦＴ１１６ＮおよびＰチャネルＴＦＴ１１６Ｐがオン状態となり、画素容量ＣＬおよび蓄積容量ＣＳにデータ信号ｄｊが供給される。この期間Ｔ１におけるデータ信号ｄｊは、図に示すように高電位側黒電圧Ｖbk(+)である。この場合には、ＰチャネルＴＦＴ１１６Ｐのオン抵抗が十分低くなるので、データ信号ｄｊがＰチャネルＴＦＴ１１６Ｐを介して画素容量ＣＬおよび蓄積容量ＣＳに書き込まれる。
【００９５】
走査信号ＧＮ１、ＧＰ１の振幅は、高電位側黒電圧Ｖbk(+)と低電位側黒電圧Ｖbk(-)との間で振れる。一方、データ信号ｄｊは高電位側黒電圧Ｖbk(+)と低電位側黒電圧Ｖbk(-)との２値を取り得るが、ＮチャネルＴＦＴ１１６ＮおよびＰチャネルＴＦＴ１１６Ｐは相補的に動作する。このため、走査信号ＧＮ１、ＧＰ１によって、データ信号ｄｊを画素容量ＣＬと蓄積容量ＣＳに書き込むことができる。
【００９６】
次に、イネーブル信号ＥＮが非アクティブの場合には、図２０に示すようにリセット信号ＲＮ１が常にＨレベル（アクティブ）となる。したがって、ＮチャネルＴＦＴ１１７Ｎが常時オン状態となって、白電圧Ｖwtが常時、画素容量ＣＬと蓄積容量ＣＳに書き込まれることになる。このため、書き込みに用いる方のスイッチング素子であるＴＦＴのオフリーク電流が比較的大きくとも、白レベルの印加電圧が変動することは無いので、再度白レベルの信号を書き直す必要が無い。
【００９７】
このように本実施形態によれば、アドレス信号ＡＤＲＳによって行を指定するとともにイネーブル信号ＥＮによってデータ信号ｄｊの書き込みを行うか否かを指定するようにしたので、書き換えが必要となる行についてのみ、書き込みを行うことが可能となる。これにより低消費電力化が図れる。
【００９８】
＜４．第４実施形態＞
次に、第４実施形態に係わる電気光学装置について説明する。この電気光学装置は、画素１１０の詳細な構成、リセット線１１２ＲＮの他にリセット線１１２ＲＰを用いる点、走査線駆動回路１３０Ｃの代わりに走査線駆動回路１３０Ｄを用いる点、電源回路３００において高電位電圧Ｖgddを生成しない点を除いて、第３実施形態の電気光学装置と同様に構成されている。
【００９９】
図２１は、第４実施形態の液晶パネル１００の主要部を示すブロック図である。この図に示すように、表示領域Ａには、リセット線１１２ＲＮの他にリセット線１１２ＲＰがＸ方向に延在して形成されている。そして、リセット線１１２ＲＰにはリセット信号ＲＰ１〜ＲＰmが走査線駆動回路１３０Ｄから供給される。
【０１００】
走査線駆動回路１３０Ｄの詳細な構成を図２２に示す。走査線駆動回路１３０Ｄが図１６に示す走査線駆動回路１３０Ｃと相違するのは、バッファ回路１３８の代わりにバッファ回路１３７Ｂを用いる点だけである。バッファ回路１３７Ｂの詳細な構成はバッファ回路１３７Ａと同様であり、そこには、高電位側黒電圧Ｖbk(+)と低電位側黒電圧Ｖbk(-)とが給電されるようになっている。したがって、本実施形態のリセット信号ＲＮ１〜ＲＮｍおよびＲＰ１〜ＲＰｍは、Ｈレベルが高電位側黒電圧Ｖbk(+)となる一方、Ｌレベルが低電位側黒電圧Ｖbk(-)となる。なお、走査線駆動回路１３０Ｄの動作は、図１７を参照しつつ説明した走査線駆動回路１３０Ｃの動作と同様であるため、説明を省略する。
【０１０１】
図２３は第４実施形態にかかる画素１１０の詳細な構成を示す回路図であり、図２１に示す表示領域Ａの左端の列から数えて第ｊ番目の列に該当する各画素１１０-1〜１１０-mの構成を示すものである。また、図２４にイネーブル信号ＥＮがアクティブの場合のタイミングチャートを示す一方、図２５にイネーブル信号ＥＮが非アクティブの場合のタイミングチャートを示す。
まず、第４実施形態の画素１１０が図１８に示す第３実施形態の画素１１０と相違するのは、リセット用のスイッチング素子として、ＮチャネルＴＦＴ１１７Ｎの他にＰチャネルＴＦＴ１１７Ｐを用いる点である。すなわち、本実施形態では、ＮチャネルＴＦＴ１１７ＮおよびＰチャネルＴＦＴ１１７Ｐの相補的な動作によって、白電圧Ｖwtを画素容量ＣＬと蓄積容量ＣＳへ書き込むことになる。
【０１０２】
このため、リセット信号ＲＮ１の他にリセット信号ＲＰ１が必要となるが、これらの振幅は、図２４に示すように、画素電極電圧ＰＸ(1,j)の取り得る最大値である高電位側黒電圧Ｖbk(+)から、最小値である低電位側黒電圧Ｖbk(-)まで振れれば足りる。
【０１０３】
この結果、液晶パネル１００に高電位電圧Ｖgddと低電位電圧Ｖgssする必要がなくなり、電源回路４００で発生させる電圧の種類を減らすことが可能となる。さらに、各画素１１０を低振幅のリセット信号で駆動できるので、消費電力を低減することが可能となる。
【０１０４】
＜５．液晶パネルの機械的構成＞
次に、上述した各実施形態に用いる液晶パネルの構造について、図２６および図２７を参照して説明する。ここで、図２６は、液晶パネル１００の構成を示す平面図であり、図２７は、図２６におけるＺ−Ｚ’線の断面図である。
【０１０５】
これらの図に示されるように、液晶パネル１００は、画素電極１１８などが形成された素子基板１０１と、対向電極１０８などが形成された対向基板１０２とが、互いにシール材１０４によって一定の間隙を保って貼り合わせられるとともに、この間隙に電気光学材料としての液晶１０５が挟持された構造となっている。なお、実際には、シール材１０４には切欠部分があって、ここを介して液晶１０５が封入された後、封止材１０６により封止される。
【０１０６】
ここで、素子基板１０１としては、ガラス基板の他に半導体基板を用いることができる。また、上述したように各画素１１０は複数のＴＦＴを備えるから、透過型のパネルとすると、開口率が低下してしまう。このため、画素電極１１８は、アルミニウムなどの反射性金属によって形成し、液晶パネル１００を、反射型として用いることが望ましい。これに対して、対向基板１０２は、ガラスなどから構成されるので透明である。
【０１０７】
ここで、素子基板１０１の対向面であって、シール材１０４の外側一辺においては、上述したデータ線駆動回路１４０が形成されいる。さらに、この一辺には複数の接続電極１０７が形成されており、そこにはタイミング信号生成回路２００からの各種信号が供給される。また、この一辺に隣接する２辺には、２個の走査線駆動回路１３０が形成されている。なお、走査線１１２に供給される走査信号の遅延が問題にならないのであれば、走査線駆動回路１３０を片側１個だけに形成する構成でも良い。
【０１０８】
一方、対向基板１０２の共通電極１０８は、素子基板１０１との貼合部分における４隅のうち、少なくとも１箇所において設けられた導通材によって、素子基板１０１との電気的導通が図られている。ほかに、対向基板１０２には、液晶パネル１００の用途に応じて、例えば、第１に、ストライプ状や、モザイク状、トライアングル状等に配列したカラーフィルタが設けられ、第２に、例えば、クロムやニッケルなどの金属材料や、カーボンやチタンなどをフォトレジストに分散した樹脂ブラックなどのブラックマトリクスが設けられ、第３に、液晶パネル１００に光を照射するバックライトが設けられる。特に色光変調の用途の場合には、カラーフィルタは形成されずにブラックマトリクスが対向基板１０２に設けられる。
【０１０９】
くわえて、素子基板１０１および対向基板１０２の対向面には、それぞれ所定の方向にラビング処理された配向膜などが設けられる一方、その各背面側には配向方向に応じた偏光板（図示省略）がそれぞれ設けられる。ただし、液晶１０５として、高分子中に微小粒として分散させた高分子分散型液晶を用いれば、前述の配向膜、偏光板等が不要となる結果、光利用効率が高まるので、高輝度化や低消費電力化などの点において有利である。
【０１１０】
なお、駆動回路１２０等の周辺回路の一部または全部を、素子基板１０１に形成する代わりに、例えば、ＴＡＢ（Tape Automated Bonding）技術を用いてフィルムに実装された駆動用ＩＣチップを、素子基板１０１の所定位置に設けられる異方性導電フィルムを介して電気的および機械的に接続する構成としても良いし、駆動用ＩＣチップ自体を、ＣＯＧ（Chip On Grass）技術を用いて、素子基板１０１の所定位置に異方性導電フィルムを介して電気的および機械的に接続する構成としても良い。
【０１１１】
また、上述した実施形態ではアクティブマトリクス型液晶表示装置を一例として説明したが、これに限られず、ＳＴＮ（Super Twisted Nematic）液晶などを用いたパッシィブ型にも適用可能である。さらに、電気光学材料としては、液晶のほかに、エレクトロルミネッセンス素子などを用いて、その電気光学効果により表示を行う表示装置にも適用可能である。すなわち、本発明は、上述した液晶表示装置と類似の構成を有するすべての電気光学装置に適用可能である。
【０１１２】
＜６．電子機器＞
次に、上述した液晶装置を具体的な電子機器に用いた例のいくつかについて説明する。
＜６−１：プロジェクタ＞
まず、実施形態に係る電気光学装置をライトバルブとして用いたプロジェクタについて説明する。図２８は、このプロジェクタの構成を示す平面図である。この図に示されるように、プロジェクタ１１００内部には、偏光照明装置１１１０がシステム光軸ＰＬに沿って配置している。この偏光照明装置１１１０において、ランプ１１１２からの出射光は、リフレクタ１１１４による反射で略平行な光束となって、第１のインテグレータレンズ１１２０に入射する。これにより、ランプ１１１２からの出射光は、複数の中間光束に分割される。この分割された中間光束は、第２のインテグレータレンズを光入射側に有する偏光変換素子１１３０によって、偏光方向がほぼ揃った一種類の偏光光束（ｓ偏光光束）に変換されて、偏光照明装置１１１０から出射されることとなる。
【０１１３】
さて、偏光照明装置１１１０から出射されたｓ偏光光束は、偏光ビームスプリッタ１１４０のｓ偏光光束反射面１１４１によって反射される。この反射光束のうち、青色光（Ｂ）の光束がダイクロイックミラー１１５１の青色光反射層にて反射され、反射型の電気光学装置１００Ｂによって変調される。また、ダイクロイックミラー１１５１の青色光反射層を透過した光束のうち、赤色光（Ｒ）の光束は、ダイクロイックミラー１１５２の赤色光反射層にて反射され、反射型の電気光学装置１００Ｒによって変調される。一方、ダイクロイックミラー１１５１の青色光反射層を透過した光束のうち、緑色光（Ｇ）の光束は、ダイクロイックミラー１１５２の赤色光反射層を透過して、反射型の電気光学装置１００Ｇによって変調される。
【０１１４】
このようにして、電気光学装置１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ色光変調された赤色、緑色、青色の光は、ダイクロイックミラー１１５２、１１５１、偏光ビームスプリッタ１１４０によって順次合成された後、投写光学系１１６０によって、スクリーン１１７０に投写されることとなる。なお、電気光学装置１００Ｒ、１００Ｇおよび１００Ｂには、ダイクロイックミラー１１５１、１１５２によって、Ｒ、Ｇ、Ｂの各原色に対応する光束が入射するので、カラーフィルタは必要ない。
【０１１５】
＜６−２：モバイル型コンピュータ＞
次に、上記電気光学装置を、モバイル型のパーソナルコンピュータに適用した例について説明する。図２９は、このパーソナルコンピュータの構成を示す斜視図である。図において、コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、表示ユニット１２０６とから構成されている。この表示ユニット１２０６は、先に述べた電気光学装置１００の前面にフロントライトを付加することにより構成されている。
【０１１６】
なお、この構成では、電気光学装置１００を反射直視型として用いることになるので、画素電極１１８において、反射光が様々な方向に散乱するように、凹凸が形成される構成が望ましい。
【０１１７】
＜６−３：携帯電話＞
さらに、上記電気光学装置を、携帯電話に適用した例について説明する。図３０は、この携帯電話の構成を示す斜視図である。図において、携帯電話１３００は、複数の操作ボタン１３０２のほか、受話口１３０４、送話口１３０６とともに、電気光学装置１００を備えるものである。この電気光学装置１００にも、必要に応じてその前面にフロントライトが設けられる。また、この構成でも、電気光学装置１００が反射直視型として用いられることになるので、画素電極１１８に凹凸が形成される構成が望ましい。
【０１１８】
なお、電子機器としては、図２８〜図３０を参照して説明した他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器に対して、実施形態に係る電気光学装置が適用可能なのは言うまでもない。
【０１１９】
【発明の効果】
以上説明したように本発明によれば、データ線に印加される信号が２値化されて、高品位な階調表示が可能となる。また、簡易な構成で各種の液晶に対応させることができる。
【図面の簡単な説明】
【図１】 本発明の第１実施形態に係わる電気光学装置の電気的な構成を示すブロック図である。
【図２】 第１実施形態に係わる電気光学パネルに用いる画素１１０の詳細な構成を示す回路図である。
り、（ａ）、（ｂ）、および（ｃ）は、同電気光学装置におけるＶon期間、Ｖoff期間およびサブフィールドの概念を説明するための図である。
【図３】 液晶の電圧実効値と相対透過率との関係を示す図である。
【図４】 画像データＤが３ビットである場合における１フレームの分割の態様を示す図である。
【図５】 同電気光学装置におけるデータ線駆動回路１４０の構成を示すブロック図である。
【図６】 データ線駆動回路１４０のセレクタＳＬＴ１における選択動作を示す真理値表である。
【図７】 画像データＤと、ある画素１１０における画素電極１１８への印加波形を示すタイミングチャートである。
【図８】 走査線駆動回路１３０Ａの構成を示すブロック図である。
【図９】 同電気光学装置の動作を説明するためのタイミングチャートである。
【図１０】 画素１１０への書き込み動作を説明するためのタイミングチャートである。
【図１１】 第２実施形態の液晶パネル１００の主要部を示すブロック図である。
【図１２】 同実施形態の走査線駆動回路１３０Ｂの構成を示す回路図である。
【図１３】 同実施形態にかかる画素１１０の詳細な構成を示す回路図である。
【図１４】 同画素１１０への書き込み動作を説明するためのタイミングチャートである。
【図１５】 第３実施形態の液晶パネル１００の主要部を示すブロック図である。
【図１６】 同実施形態の走査線駆動回路１３０Ｃの構成を示す回路図である。
【図１７】 同走査線駆動回路１３０Ｃの動作例を示すタイミングチャートである。
【図１８】 同実施形態にかかる画素１１０の詳細な構成を示す回路図である。
【図１９】 イネーブル信号がアクティブの場合における画素１１０への書き込み動作を説明するためのタイミングチャートである。
【図２０】 イネーブル信号が非アクティブの場合における画素１１０への書き込み動作を説明するためのタイミングチャートである。
【図２１】 第４実施形態の液晶パネル１００の主要部を示すブロック図である。
【図２２】 同実施形態の走査線駆動回路１３０Ｄの構成を示す回路図である。
【図２３】 同実施形態にかかる画素１１０の詳細な構成を示す回路図である。
【図２４】 イネーブル信号がアクティブの場合における画素１１０への書き込み動作を説明するためのタイミングチャートである。
【図２５】 イネーブル信号が非アクティブの場合における画素１１０への書き込み動作を説明するためのタイミングチャートである。
【図２６】 同液晶パネル１００の構造を示す平面図である。
【図２７】 同液晶パネル１００の構造を示す断面図である。
【図２８】 同電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す断面図である。
【図２９】 同電気光学装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。
【図３０】 同電気光学装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。
【符号の説明】
１００……液晶パネル
１１０……画素
１１２Ｎ、１１２Ｐ……走査線
１１４……データ線
ＳＬ……容量線
１１８……画素電極
ＣＳ……蓄積容量
１３０Ａ〜１３０Ｄ……走査線駆動回路
１４０……データ線駆動回路
【発明の属する技術分野】
本発明は、電気光学パネルおよび電子機器に関する。
【０００２】
【従来の技術】
電気光学装置、例えば、電気光学材料として液晶を用いた液晶表示装置は、陰極線管（ＣＲＴ）に代わるディスプレイデバイスとして、各種情報処理機器の表示部や液晶テレビなどに広く用いられている。
【０００３】
ここで、従来の電気光学装置は、例えば、次のように構成されている。すなわち、従来の電気光学装置は、マトリクス状に配列した画素電極と、この画素電極に接続されたＴＦＴ（Thin Film Transistor：薄膜トランジスタ）のようなスイッチング素子などが設けられた素子基板と、画素電極に対向する対向電極が形成された対向基板と、これら両基板との間に充填された電気光学材料たる液晶とから構成される。そして、このような構成において、走査線を介してＴＦＴに走査信号を印加すると、当該ＴＦＴが導通状態となる。この導通状態の際に、データ線を介して画素電極に、階調に応じた電圧の画像信号を印加すると、当該画素電極および対向電極の間の液晶層に画像信号の電圧に応じた電荷が蓄積される。電荷蓄積後、当該ＴＦＴをオフ状態としても、当該液晶層における電荷の蓄積は、液晶層自身の画素容量などによって維持される。このように、各ＴＦＴを駆動させ、蓄積させる電荷量を階調に応じて制御すると、画素毎に液晶の配向状態が変化するので、画素毎に濃度が変化することになる。このため、階調表示することが可能となるのである。
【０００４】
この際、各画素の液晶層に電荷を蓄積させるのは一部の期間で良いため、第１に、走査線駆動回路によって各走査線を順次選択するとともに、第２に、走査線の選択期間において、データ線駆動回路によってデータ線を順次選択し、第３に、選択されたデータ線に階調に応じた電圧の画像信号をサンプリングする構成により、走査線およびデータ線を複数の画素について共通化した時分割マルチプレックス駆動が可能となる。
【０００５】
【発明が解決しようする課題】
ところで、ＴＦＴがオン状態となる期間においては、データ線の電圧を画素容量に十分書き込むために、ＴＦＴのゲートにはデータ線の取り得る電位よりも高い電位を与える必要がある。一方、ＴＦＴがオフ状態となる期間においては、蓄積された電荷のリークを減らすために、データ線の取り得る電位よりも低い電位を与える必要がある。
【０００６】
ＴＦＴのオン・オフ制御は走査信号によって行われるから、走査線駆動回路を駆動するために、データ線駆動回路とは別の電圧源を用意する必要があり、構成が複雑になるといった問題があった。くわえて、走査線駆動回路は高電圧で駆動しなければならないため、消費電力の増大を招くといった問題があった。
【０００７】
本発明は、上述した事情に鑑みてなされたものであり、その目的とするところは、簡易な構成で、かつ、消費電力の少ない電気光学パネル、さらには、この電気光学パネルを用いた電子機器を提供することにある。
【０００８】
【課題を解決するための手段】
本発明の電気光学パネルは、複数のデータ線と、複数の走査線とを備え、前記複数の走査線と前記複数のデータ線との交差に対応して複数の画素が配列されたものであって、前記画素は、画素電極と対向電極との間に形成される画素容量と、
一のデータ線と前記画素電極との間に設けられ、一の走査線に供給される走査信号に基づいて、当該データ線に供給されるデータ信号を前記画素容量に書き込む書込手段と、前記画素電極の電圧を予め定められたリセット電圧にリセットするリセット手段とを備える。
【０００９】
この発明によれば、各画素はリセット手段によって画素電極の電圧を所望のタイミングでリセット電圧にすることが可能である。ここで、電気光学パネルに用いる電気光学物質が液晶であるとすれば、液晶には直流電圧を印加すると焼き付きなどが発生してその特性が劣化してしまうので、いわゆる交流化駆動を行う必要がある。このため、画素電極の電圧は対向電極の電圧を中心として所定の周期で極性を反転させる必要がある。リセット電圧を対向電極の電圧と一致させて、書込手段による書き込み直前に画素電極の電圧をリセットすれば、たとえ、書き込み期間が短くても必要な電圧を画素容量に十分書き込むことが可能となる。
【００１０】
ここで、電気光学パネルは、前記データ信号の書き込みを許可する行を指示するイネーブル信号に基づいて、前記走査信号を前記複数の走査線のうち一部または全部に供給する走査手段を備えるものであってもよい。この発明によれば、行単位でデータ信号の書き込みを制御することができる。
【００１１】
また、電気光学パネルは、複数の容量線を備え、前記画素は、前記画素電極と一方の端子が接続され、前記容量線と他方の端子が接続される蓄積容量を備え、前記書込手段は、一の前記データ線と前記画素電極との間に設けられ、一の前記走査線に供給される走査信号に基づいて、オン・オフが制御される第１スイッチング素子を備え、前記リセット手段は、前記画素電極と前記容量線との間に設けられた第２スイッチング素子を備えるものであってもよい。この場合には、容量線にリセット電圧が給電され、第２スイッチング素子によってリセット電圧が画素電極に給電されることになる。
【００１２】
ここで、前記第２スイッチング素子は、前記一の走査線と隣接する走査線に供給される走査信号に基づいて、オン・オフが制御されることが好ましい。この発明によれば、リセット信号を供給にするために特別な配線を設ける必要がないので構成を簡易にすることが可能である。
【００１３】
また、電気光学パネルは、複数のリセット線を備え、前記第２スイッチング素子は、前記リセット線に供給されるリセット信号に基づいて、オン・オフが制御されるものであってもよい。
【００１４】
また、電気光学パネルは、複数の容量線を備え、前記走査線は、２本で１組となって、各行の前記画素に走査信号と反転走査信号を供給し、前記画素は、前記画素電極と一方の端子が接続され、前記容量線と他方の端子が接続される蓄積容量を備え、前記書込手段は、一の前記データ線と前記画素電極との間に設けられ、ある組の走査信号に基づいて、オン・オフが制御される第１Ｎチャネルトランジスタと、当該組の反転走査信号に基づいて、オン・オフが制御される第１Ｐチャネルトランジスタとを備え、前記リセット手段は、前記画素電極と前記容量線との間に並列に設けられた第２Ｎチャネルトランジスタと第２Ｐチャネルトランジスタとを備えるものであってもよい。この発明によれば、第１Ｎチャネルトランジスタおよび第１Ｐチャネルトランジスタを相補的に動作させ、第２Ｎチャネルトランジスタと第２Ｐチャネルトランジスタを相補的に動作させることが可能となるため、走査信号および反転走査信号の振幅を低振幅にすることができる。この結果、電気光学パネルの消費電力を低減させることが可能となる。
【００１５】
ここで、前記第２Ｎチャネルトランジスタは、当該画素を含む行を選択する直前に選択する行に供給される走査信号に基づいて、オン・オフが制御され、前記第２Ｐチャネルトランジスタは、当該走査信号に対応する反転走査信号に基づいてオン・オフが制御されるものであってもよい。この発明によれば、第２Ｎチャネルトランジスタおよび第２Ｐチャネルトランジスタの制御に特別な配線を設ける必要がないので構成を簡易にすることが可能である。
【００１６】
また電気光学パネルは、各行の画素にリセット信号と反転リセット信号を供給するリセット線の組を複数備え、前記第２Ｎチャネルトランジスタは、前記リセット信号に基づいて、オン・オフが制御され、前記第２Ｐチャネルトランジスタは、当該リセット信号に対応する反転リセット信号に基づいてオン・オフが制御されるものであってもよい。この構成によれば、リセット信号および反転リセット信号を走査信号および反転走査信号と独立して供給することが可能である。
【００１７】
また、前記リセット電圧は前記対向電極の電圧と一致することが好ましい。
【００１８】
次に、本発明の走査線駆動回路は、複数のデータ線と、複数の走査線と、複数のリセット線を備え、前記複数の走査線と前記複数のデータ線との交差に対応して複数の画素が配列された電気光学パネルに用いられ、選択すべき行を指定するアドレス信号と前記データ線に供給されるデータ信号の書き込みを許可する行を指示するイネーブル信号とが外部から供給されることを前提とし、各行に対応する単位回路を複数備え、前記単位回路は、前記アドレス信号をデコードしてデコード信号を出力するデコーダと、前記イネーブル信号と前記デコード信号とがともにアクティブとなる期間においてアクティブとなるリセット信号を生成するリセット信号生成回路と、前記リセット信号がアクティブから非アクティブに切り替わった後、ある期間だけアクティブとなる走査信号を生成する走査信号生成回路とを備えるものである。
【００１９】
この発明によれば、総ての画素についてデータ信号の書き込みを行う必要がなく、ある行についてのみデータ信号の書き込みを行うことができ、しかも、走査信号をアクティブにする前にリセット信号をアクティブにすることが可能となる。これにより、走査信号のアクティブ期間が短くても確実にデータ信号を画素に書き込むことが可能となる。
【００２０】
ここで、前記リセット信号生成回路は、前記デコード信号がアクティブとなるタイミングで前記イネーブル信号をラッチして第１制御信号を生成する第１フリップフロップ回路と、前記デコード信号と前記第１制御信号に基づいて前記リセット信号を生成する第１生成回路とを備え、前記走査信号生成回路は、前記デコード信号がアクティブから非アクティブに切り替わるタイミングで前記第１制御信号をラッチし、その結果をある期間が経過した後にリセットする第２フリップフロップ回路と、前記第２フリップフロップ回路の出力信号に基づいて前記走査信号を生成する第２生成回路とを備えることが望ましい。
【００２１】
また、前記リセット信号生成回路は、前記リセット信号の他に前記リセット信号を反転した反転リセット信号を生成し、前記走査信号生成回路は、前記走査信号の他に前記走査信号を反転した反転走査信号を生成するものであってもよい。
【００２２】
次に、本発明の電気光学パネルの駆動方法にあっては、複数のデータ線と、複数の走査線と、前記複数の走査線と前記複数のデータ線との交差に対応して配置された複数の画素とを有し、各画素は、画素電極と、前記画素電極に電圧を書き込む書込手段と、前記画素電極の電圧を予め定められたリセット電圧にリセットするリセット手段とを備える電気光学パネルに用いられ、前記リセット手段を用いて、前記画素電極の電圧を前記リセット電圧にリセットするリセット段階と、前記走査線に走査信号を供給することによって前記書込手段を制御して、前記データ線を介して供給されるデータ信号を前記画素電極に書き込む書込段階と
を備えることを特徴とする。この発明によれば、データ信号の書き込みは、値セット段階と書込段階によって行われることになる。
【００２３】
ここで、前記書込段階は、一部の行に属する画素に対してのみ行う一方、他の行に属する画素については、前記リセット手段を用いて、前記画素電極の電圧を前記リセット電圧に常時リセットするものであってもよい。
【００２４】
次に、本発明の電子機器は、上述した電気光学パネルを備えるものであって、例えば、ビデオプロジェクタ、ノートコンピュータ、携帯電話機、カーナビゲーション装置等が該当する。
【００２５】
【発明の実施の形態】
以下、本発明の一実施形態について図面を参照して説明する。
＜１．第１実施形態＞
＜１−１：全体構成＞
図１は、本発明の第１実施形態に係わる電気光学装置の電気的な構成を示すブロック図である。電気光学装置は、液晶パネル１００、タイミング信号生成回路２００、データ変換回路３００および電源回路４００を備える。
【００２６】
まず、液晶パネル１００は、画像が形成される表示領域Ａ、走査線駆動回路１３０Ａおよびデータ線駆動回路１４０を備える。液晶パネル１００は、素子基板と対向基板との間に電気光学物質たる液晶を挟持した構成となっている。対向基板には対向電極が形成されており、そこには共通電圧として白電圧Ｖwtが給電される。また、この液晶パネル１００は、ノーマリーホワイトモードで動作するものであり、液晶へ電圧を印加しない状態で透過率が最大となるように構成されている。
【００２７】
素子基板上における表示領域Ａには、複数本の走査線１１２Ｎが、図においてＸ（行）方向に延在して形成され、また、複数本のデータ線１１４が、Ｙ（列）方向に沿って延在して形成されている。くわえて、表示領域Ａには複数本の容量線ＳＬがＸ（行）方向に延在して形成されている。各容量線ＳＬは互いに接続されており、そこには白電圧Ｖwtが給電されるようになっている。
【００２８】
そして、画素１１０は、走査線１１２Ｎとデータ線１１４との各交差に対応して配置されている。本実施形態では、走査線１１２Ｎの総本数をｍ＋１本、データ線１１４の総本数をｎ本、容量線ＳＬの総本数をｍ本として（ｍ、ｎはそれぞれ２以上の整数）、ｍ行×ｎ列のマトリクス型表示装置を説明する。
【００２９】
次に、タイミング信号生成回路２００は、図示せぬ上位装置から供給される垂直走査信号Ｖｓ、水平走査信号Ｈｓおよびドットクロック信号ＤＣＬＫに従って、各種のタイミング信号やクロック信号などを生成するものである。
【００３０】
次に、電源回路４００は、各種の電圧を発生して、液晶パネル１００やタイミング信号生成回路２００に給電するものである。本実施形態の走査線駆動回路１３０Ａは、高電位側電圧Ｖgddおよび低電位側電圧Ｖgss等で動作する一方、データ線駆動回路１４０は、正側黒電圧Ｖbk(+)、白電圧Ｖwt、および負側黒電圧Ｖbk(-)等で動作する。ここで、正側黒電圧Ｖbk(+)と負側黒電圧Ｖbk(-)とは、白電圧Ｖwtを中心電圧として極性を反転したものである。電源回路４００は、これらの電圧を生成して液晶パネル１００に給電している。
【００３１】
＜１−２：画素の構成＞
次に、画素１１０の具体的な構成を説明する。図２は、画素１１０の詳細な構成を示す回路図であり、図１に示す表示領域Ａの左端の列から数えて第ｊ番目の列に該当する各画素１１０-1〜１１０-mの構成を示すものである。
【００３２】
ここで、画素１１０-1は、ＮチャネルＴＦＴ１１６Ｎ、１１７Ｎ、画素電極１１８および蓄積容量ＣＳを有する。画素電極１１８は、対向基板上に形成される共通電極および液晶とともに画素容量ＣＬを構成する。図に示す蓄積容量ＣＳは、画素電極１１８および容量線ＳＬと独立した素子として記載してあるが、実際の構造は以下の様になっている。まず、素子基板上にある程度の幅をもつ容量線ＳＬをＸ方向に形成し、その上に絶縁層を介して画素電極１１８を形成する。この場合、蓄積容量ＣＳは、画素電極１１８と容量線ＳＬが重なる領域に形成され、重複部分の画素電極１１８と容量線ＳＬ、および絶縁膜によって構成される。勿論、画素電極１１８に接続される何某かの電極と容量線ＳＬとの間に絶縁膜を挟んで蓄積容量ＣＳを形成しても良い。
【００３３】
次に、ＮチャネルＴＦＴ１１６Ｎのソースはデータ線１１４に接続され、そのドレインは画素電極１１８に接続され、そのゲートには走査線１１２Ｎ-1が接続されている。したがって、ＮチャネルＴＦＴ１１６Ｎは走査信号ＧＮ１によってオン・オフが制御される。この結果、走査信号ＧＮ１がアクティブになると、ＮチャネルＴＦＴ１１６Ｎはオン状態になって、画素容量ＣＬおよび蓄積容量ＣＳにデータ線１１４の電圧を書き込むことになる。なお、以下の説明においては、ｉ行ｊ列の画素１１０おいて、画素電極１１８の電圧をＰＸ(i,j)で表すことにする。
【００３４】
ところで、液晶には直流電圧を印加すると特性が劣化するといった性質があるので、液晶の駆動は交流化駆動によるのが通常である。このため、画素電極１１８に印加する電圧は、ある周期で共通電圧を基準として極性を反転する必要がある。一方、画素容量ＣＬおよび蓄積容量ＣＳへ電圧を書き込む期間は、走査信号ＧＮがアクティブとなる期間（走査線の選択期間）に限られるため、当該期間に書き込みを終了しなければならない。
【００３５】
しかし、上述した極性反転を行う際には電圧の変化幅が大きいから、走査線の選択期間が短くなると、必要な電圧を画素容量ＣＬおよび蓄積容量ＣＳへ書き込むことが困難になる。
【００３６】
そこで、本実施形態にあっては、走査線の選択期間の直前に、画素容量ＣＬおよび蓄積容量ＣＳの電圧を白電圧Ｖwtにリセットするようにしている。ＮチャネルＴＦＴ１１７Ｎはこのために設けられた素子である。
【００３７】
ＮチャネルＴＦＴ１１７Ｎのソースは画素電極１１８に接続され、そのドレインは容量線ＳＬに接続され、そのゲートには走査線１１２Ｎ-0が接続されている。ＮチャネルＴＦＴ１１７Ｎは、走査信号ＧＮ０によってオン・オフが制御される。走査信号ＧＮ０〜ＧＮｍは、ＧＮ０→ＧＮ１→ＧＮ２…→ＧＮｍの順にアクティブとなる。したがって、走査線１１２Ｎ-1が選択される前に、ＮチャネルＴＦＴ１１７Ｎがオン状態となり、画素電極電圧ＰＸ(1,j)が白電圧Ｖwtにリセットされることになる。これにより、走査線の選択期間が短かくてもデータ線１１４の電圧を画素容量ＣＬおよび蓄積容量ＣＳに十分書き込むことが可能となる。
【００３８】
＜１−３：データ変換回路＞
次に、データ変換回路３００について説明する。データ変換回路３００は、３ビットの画像データＤを変換して、１ビットの２値信号Ｄｓを生成してデータ線駆動回路１４０に供給するものである。
【００３９】
＜１−３−１：サブフィールド＞
まず、データ変換回路３００について詳細に説明する前に、本実施形態に係る電気光学装置の前提となるサブフィールドなる概念について説明する。一般に、電気光学材料として液晶を用いた液晶装置において、液晶層に印加される電圧実効値（電圧を一定として、オン電圧のパルス幅を変化させた場合）と相対透過率（または反射率）との関係は、電圧無印加状態において白表示を行うノーマリーホワイトモードを例にとれば、図３に示されるような関係にある。すなわち、液晶層に印加される電圧実効値が増すにつれて、透過率が非線形に減少して飽和する。なお、ここでいう相対透過率とは、透過光量の最低値および最高値を、それぞれ０％および１００％として正規化したものである。
【００４０】
ここで、本実施形態に係る電気光学装置が８階調表示を行うものとし、３ビットで示される画像データＤが、それぞれ同図に示される透過率を指示するものとする。この際、透過率０％と透過率１００％とを除いた中間透過率において液晶層に印加される電圧実効値を、それぞれ、Ｖ１、Ｖ２、…、Ｖ６とする。
【００４１】
本実施形態に係る電気光学装置では、第１に、液晶層に瞬間的に印加する電圧を、例えば、Ｌレベルに相当する電圧ＶＬと、Ｈレベルに相当する電圧ＶＨのいずれかとする構成を採用する。一方、この構成において、１フレーム（１ｆ）の全期間にわたって液晶層に電圧ＶＬを印加すれば、当該全期間においてオフ表示となるから、透過率は１００％となる。
【００４２】
さらに、１フレーム期間のうち、液晶層に電圧ＶＬを印加する期間と、電圧ＶＨを印加する期間との比率を制御して、液晶層に印加される電圧実効値がＶ１、Ｖ２、…、Ｖ６となるように構成すれば、当該電圧に対応する階調表示が可能となる。また、液晶層に印加される電圧実効値がＶ７を越えても、飽和性であるがゆえに透過率は０％となる。そこで、本実施形態に係る電気光学装置では、第２に、１フレーム期間を複数の期間に分割し、画像データに基づいて、各期間毎に液晶層に電圧ＶＬを印加するか、電圧ＶＨを印加するかを決定し、これにより液晶層に実効電圧Ｖdを印加する。以下の説明では、分割された複数の期間をサブフィールドと称することにする。
【００４３】
本実施形態では、１フレームを画像データＤのビット数に応じた数の期間に分割する。図４に、画像データＤが３ビットである場合における１フレームの分割の態様を示す。この例では、１フレームが、サブフィールドＳｆ１、Ｓｆ２、Ｓｆ３から構成されている。そして、サブフィールドＳｆ１は画像データＤのＬＳＢに対応し、サブフィールドＳｆ２は画像データＤの中位ビットに対応し、サブフィールドＳｆ３は画像データＤのＭＳＢに対応している。
【００４４】
ある画素の画像データＤが（００１）である場合（すなわち、当該画素の透過率を８５．７％とする階調表示を行う場合）、１フレーム（１ｆ）期間のうち、サブフィールドＳｆ１において、当該画素の液晶層に電圧ＶＨを印加する一方、他の期間において電圧ＶＬを印加する構成とする。この場合、サブフィールドＳｆ１の期間は、Ｖ１といった電圧値を実効電圧として印加することができる期間として設定する。
【００４５】
また、画像データＤが（０１０）である場合（すなわち、当該画素の透過率を７１．４％とする階調表示を行う場合）、１フレーム（１ｆ）期間のうち、サブフィールドＳｆ２において、当該画素の液晶層に電圧ＶＨを印加する一方、他の期間において電圧ＶＬを印加する構成とする。ここで、サブフィールドＳｆ２の期間は、Ｖ２といった電圧値を実効電圧として印加することができる期間として設定する。
【００４６】
同様に、画像データＤが（１００）である場合（すなわち、当該画素の透過率を４２．９％とする階調表示を行う場合）、１フレーム（１ｆ）期間のうち、サブフィールドＳｆ３において、当該画素の液晶層に電圧ＶＨを印加する一方、他の期間において電圧ＶＬを印加する構成とする。
【００４７】
このように、１フレームを３つのサブフィールドＳｆ１、Ｓｆ２、Ｓｆ３に分割するとともに画像データＤに応じて、各サブフィールドに電圧ＶＨまたは電圧ＶＬを液晶層に印加するか否かを決定するので、当該液晶層に印加される電圧はＶＬおよびＶＨの２値であるにもかかわらず、各透過率に対応する階調表示が可能となる。
【００４８】
＜１−３−２：データ変換回路の詳細＞
サブフィールドＳｆ１〜Ｓｆ３毎に、階調に応じてＨレベルまたはＬレベルを書き込むためには、画素に対応する画像データＤを何らかの形で変換する必要がある。図１に示すデータ変換回路３００はこのために設けられたものであり、フレームメモリを主要部とするものである。
【００４９】
画像データＤは、一旦、フレームメモリに格納され、予め定められた規則に従って読み出され、２値信号Ｄｓに変換される。ここで、ｉ行ｊ列の画素１１０に対応する画像データＤをＤ(i,ｊ)で表すものとし、Ｄ(i,ｊ)のＬＳＢ、中位ビット、ＭＳＢを、Ｄ０(i,ｊ)、Ｄ１(i,ｊ)、Ｄ２(i,ｊ)で表すものとする。
【００５０】
フレームメモリに記憶された画像データＤは、次の順序で１ビットずつ読み出される。まず、サブフィールドＳｆ１においては、Ｄ０(１,１)、Ｄ０(１,２)、…、Ｄ０(１,ｎ)、Ｄ０(２,１)、Ｄ０(２,２)、…、Ｄ０(２,ｎ)、…、Ｄ０(ｍ,ｎ)といったように画像データＤのＬＳＢについて読み出しが行われる。次に、サブフィールドＳｆ２においては画像データＤの中位ビットＤ１(i,ｊ)について、さらに、サブフィールドＳｆ３においては画像データＤのＭＳＢであるＤ２(i,ｊ)について、サブフィールドＳｆ１と同様の読み出しが行われる。
【００５１】
なお、この２値信号Ｄｓについては、走査線駆動回路１３０Ａおよびデータ線駆動回路１４０における動作に同期して出力する必要があるので、データ変換回路３００には、スタートパルスＤＹ、ＤＸ、水平走査に同期するクロック信号ＣＬＹ、ドットクロック信号に相当するクロック信号ＣＬＸなどが供給されている。
【００５２】
＜１−４：データ線駆動回路＞
次に、データ線駆動回路１４０について説明する。図５はデータ線駆動回路１４０の構成を示すブロック図である。この図に示すようにデータ線駆動回路１４０は、シフトレジスタ１４１、信号供給線Ｌａ，Ｌｂ、セレクタＳＬＴ１〜ＳＬＴｎを備える。
【００５３】
まず、シフトレジスタ１４１は、スタートパルスＤＸをクロック信号ＣＬＸに従って順次転送してＨレベルでアクティブとなるシフト信号Ｓ１〜Ｓｎを生成する。
【００５４】
次に、信号供給線Ｌａには２値信号Ｄｓが供給される一方、信号供給線Ｌｂにはフレーム信号ＦＲが供給される。フレーム信号ＦＲは奇数フレームでＨレベルとなり、偶数フレームでＬレベルとなる。
【００５５】
次に、セレクタＳＬＴ１〜ＳＬＴｎは、２値信号Ｄｓ、フレーム信号ＦＲおよびシフト信号Ｓ１〜Ｓｎに基づいて、正側黒電圧Ｖbk(+)、白電圧Ｖwt、および負側黒電圧Ｖbk(-)の中から一の電圧を選択して、これをデータ信号ｄ１〜ｄｎとしてデータ線１１４に供給するものである。
【００５６】
セレクタＳＬＴ１を取りあげると、その選択動作は図６に示す真理値表に従って行われる。なお、他のセレクタＳＬＴ２〜ＳＬＴｎも同様の選択動作を行う。この真理値表に示すように、シフト信号Ｓ１が非アクティブ（Ｌレベル）のときには、データ信号ｄ１は白電圧Ｖwtとなる一方、シフト信号Ｓ１がアクティブ（Ｈレベル）のとき、セレクタＳＬＴ１は２値信号Ｄｓおよびフレーム信号ＦＲに基づいて選択動作を行う。
【００５７】
さらに、シフト信号Ｓ１がアクティブの場合に、セレクタＳＬＴ１は、２値信号ＤｓがＬレベル（デジットが「０」を示す場合）であれば白電圧Ｖwtを選択する一方、２値信号ＤｓがＨレベル（デジットが「１」を示す場合）であればフレーム信号ＦＲに基づいて、正側黒電圧Ｖbk(+)または負側黒電圧Ｖbk(-)のうち、いずれか一方の電圧を選択する。そして、データ信号ｄ１が正側黒電圧Ｖbk(+)となるのは、２値信号ＤｓがＨレベル、フレーム信号ＦＲがＨレベル、かつ、シフト信号Ｓ１がＨレベルの場合である。一方、データ信号ｄ１が負側黒電圧Ｖbk(-)となるのは、２値信号ＤｓがＨレベル、フレーム信号ＦＲがＬレベル、かつ、シフト信号Ｓ１がＨレベルの場合である。
【００５８】
図７は、画像データＤと、ある画素１１０における画素電極１１８への印加波形を示すタイミングチャートである。例えば、フレーム信号ＦＲがＨレベルである場合に、画像データＤが（００１）であるとき、当該画素の画素電極１１８には、図７に示されるように、サブフィールドＳｆ１に高電位側黒電圧Ｖbk(+)が書き込まれる。
【００５９】
このようにデータ線１１４に供給されるデータ信号ｄ１〜ｄｎは、高電位側黒電圧Ｖbk(+)、白電圧Ｖwt、低電位側黒電圧Ｖbk(-)のみである。このため、駆動回路などの周辺回路においては、高精度のＤ／Ａ変換回路やオペアンプなどのような、アナログ信号を処理するための回路は不要となる。したがって、回路構成が大幅に簡略化されるので、装置全体のコストを低く抑えることが可能となる。さらに、素子特性や配線抵抗などの不均一性に起因する表示ムラが原理的に発生しないから、本実施形態に係る電気光学装置によれば、高品位かつ高精細な階調表示が可能となる。
【００６０】
＜１−５：走査線駆動回路＞
図８は、走査線駆動回路１３０Ａの構成を示すブロック図である。この図に示すように、走査線駆動回路１３０Ａは、シフトレジスタ１３１とレベル変換回路ＬＶＣ１〜ＬＶＣｍを備える。シフトレジスタ１３１はサブフィールドの最初に供給されるスタートパルスＤＹをクロック信号ＣＬＹにしたがって転送する。また、レベル変換回路ＬＶＣ１〜ＬＶＣｍには、高電位側電圧Ｖgddと低電位側電圧Ｖgssとが給電されており、シフトレジスタ１３１の各出力信号にレベル変換を施して走査線１１２Ｎの各々に走査信号Ｇ０、Ｇ１、Ｇ２、…、Ｇｍを供給するものである。この結果、走査信号Ｇ０〜ＧｍのＨレベルは高電位側電圧Ｖgddとなる一方、それらのＬレベルは低電位側電圧Ｖgssとなる。
【００６１】
＜１−６：全体動作＞
次に、上述した実施形態に係る電気光学装置の動作について説明する。図９は、この電気光学装置の動作を説明するためのタイミングチャートである。
まず、フレーム信号ＦＲは、１フレーム（１ｆ）毎にレベル反転する信号である。一方、スタートパルスＤＹは、各サブフィールドＳｆ１〜Ｓｆ３の開始時に供給される。
【００６２】
ここで、フレーム信号ＦＲがＬレベルとなる１フレーム（１ｆ）において、スタートパルスＤＹが供給されると、走査線駆動回路１３０Ａ（図１参照）におけるクロック信号ＣＬＹにしたがった転送によって、走査信号Ｇ０、Ｇ１、Ｇ２、Ｇ３、…、Ｇｍが期間（ｔ）に順次排他的に出力される。なお、期間（ｔ）は、最も短いサブフィールドよりもさらに短い期間に設定されている。
【００６３】
さて、走査信号Ｇ０、Ｇ１、Ｇ２、…、Ｇｍは、それぞれクロック信号ＣＬＹの半周期に相当するパルス幅を有し、また、上から数えて１本目の走査線１１２Ｎ- 0に対応する走査信号Ｇ０は、スタートパルスＤＹが供給された後、クロック信号ＣＬＹが最初に立ち上がってから、少なくともクロック信号ＣＬＹの半周期だけ遅延して出力される構成となっている。
【００６４】
一方、データ線駆動回路１４０にスタートパルスＤＸが供給されると、データ線駆動回路１４０はスタートパルスＤＸをクロック信号ＣＬＸにしたがった転送し、シフト信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎを水平走査期間（１Ｈ）に順次排他的に出力する。なお、シフト号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎは、それぞれクロック信号ＣＬＸの半周期に相当するパルス幅を有している。
【００６５】
＜１−７：画素への書き込み動作＞
図１０は、画素１１０への書き込み動作を説明するためのタイミングチャートである。まず、期間Ｔ０において、走査信号ＧＮ０がアクティブになると、図２に示す画素１１０-1のＮチャネルＴＦＴ１１７Ｎがオン状態となり、画素容量ＣＬおよび蓄積容量ＣＳに容量線ＳＬを介して供給される白電圧Ｖwtが書き込まれる。このため、時刻ｔ０より画素電極電圧ＰＸ(1,j)は、低電位側黒電圧Ｖbk(-)から上昇し、時刻ｔ１に至る前に白電圧Ｖwtに達する。これにより、画素１１０-1へデータ信号ｄｊが書き込まれる前に、画素電極電圧ＰＸ(1,j)を白電圧Ｖwtにリセットすることができる。
【００６６】
そして、期間Ｔ１において、走査信号ＧＮ１がアクティブになると、画素１１０-1のＮチャネルＴＦＴ１１６Ｎがオン状態となり、画素容量ＣＬおよび蓄積容量ＣＳにデータ信号ｄｊが供給される。この期間Ｔ１におけるデータ信号ｄｊは、図に示すように高電位側黒電圧Ｖbk(+)である。このため、時刻ｔ１より画素電極電圧ＰＸ(1,j)は、白電圧Ｖwtから上昇し、時刻ｔ２に至る前に高電位側黒電圧Ｖbk(+)に達する。
【００６７】
このように本実施形態においては、ある画素１１０にデータ信号ｄｊを書き込む前に、一旦、画素電極電圧ＰＸ(i,j)を白電圧Ｖwtにリセットするので、走査信号のアクティブ期間が短い場合でも、必要な電圧を確実に書き込むことが可能となる。また、書き込み用のＮチャネルＴＦＴ１１６Ｎを走査信号ＧＮiで制御する場合、リセット用のＮチャネルＴＦＴ１１７Ｎを走査信号ＧＮi-1で制御するから、リセット用に特別な信号線を設ける必要がないといった利点がある。
【００６８】
さらに、データ信号ｄｊの振幅が低電位側黒電圧Ｖbk(-)から高電位側黒電圧Ｖbk(+)まで変化する場合に、走査信号ＧＮ０〜ＧＮの低論理レベルは、低電位側黒電圧Ｖbk(-)よりさらに低い低電位電圧Ｖgssである一方、それらの高論理レベルは高電位側黒電圧Ｖbk(+)よりさらに高い高電位電圧Ｖgddである。したがって、データ信号ｄｊを確実に書き込むことができる。
【００６９】
＜２．第２実施形態＞
次に、第２実施形態に係わる電気光学装置について説明する。この電気光学装置は、画素１１０の詳細な構成、走査線１１２Ｎの他に走査線１１２Ｐを用いる点、走査線駆動回路１３０Ａの代わりに走査線駆動回路１３０Ｂを用いる点、電源回路４００において高電位電圧Ｖgddおよび低電位電圧Ｖgssを生成しない点を除いて、第１実施形態の電気光学装置と同様に構成されている。
【００７０】
図１１は、第２実施形態の液晶パネル１００の主要部を示すブロック図である。この図に示すように、表示領域Ａには、走査線１１２Ｎの他に、走査線１１２ＰがＸ方向に延在して形成されている。そして、各走査線１１２Ｐには、走査信号ＧＰ０〜ＧＰｍが走査線駆動回路１３０Ｂから供給される。
【００７１】
図１２は、走査線駆動回路１３０Ｂの構成を示す回路図である。走査線駆動回路１３０Ｂは、シフトレジスタ１３１とバッファ回路ＢＦ０〜ＢＦｍを備える。ここで、バッファ回路ＢＦ０は、図１６に示すバッファ回路１３７Ａと同様に構成されており、シフトレジスタ１３１の出力信号を正転した走査信号ＧＮ０と、反転した走査信号ＧＰ０を各々生成する。また、バッファ回路ＢＦ０は、高電位側黒電圧Ｖbk(+)および低電位側黒電圧Ｖbk(-)の給電によって動作するため、走査信号ＧＮ０およびＧＰ０のＨレベルは高電位側黒電圧Ｖbk(+)となる一方、Ｈレベルは低電位側黒電圧Ｖbk(-)となる。なお、他のバッファ回路ＢＦ０〜ＢＦｍについても同様である
【００７２】
図１３は第２実施形態にかかる画素１１０の詳細な構成を示す回路図であり、図１１に示す表示領域Ａの左端の列から数えて第ｊ番目の列に該当する各画素１１０-1〜１１０-mの構成を示すものである。また、図１４は、画素１１０への書き込み動作を説明するためのタイミングチャートである。
【００７３】
ここで、画素１１０-1は、書き込み用のスイッチング素子として、ＮチャネルＴＦＴ１１６Ｎの他にＰチャネルＴＦＴ１１６Ｐを備え、また、リセット用のスイッチング素子としてＮチャネルＴＦＴ１１７Ｎの他にＰチャネルＴＦＴ１１７Ｐを備える。ＮチャネルＴＦＴとＰチャネルＴＦＴとは相補的に動作する。このため、走査信号ＧＮ０〜ＧＮｍの他にこれらを反転した走査信号ＧＰ０〜ＧＰｍが必要となる。しかしながら、走査信号ＧＮ０〜ＧＮｍおよびＧＰ０〜ＧＰｍのの振幅をデータ信号ｄｊの振幅より大きくする必要はない。
【００７４】
例えば、データ信号ｄｊの電圧が高電位側黒電圧Ｖbk(+)であったとすると、このときＰチャネルＴＦＴ１１６Ｐのゲートに低電位側黒電圧Ｖbk(-)を給電すれば、ＰチャネルＴＦＴ１１６Ｐを介してデータ信号ｄｊを画素容量ＣＬおよび蓄積容量ＣＳに書き込むことができる。一方、データ信号ｄｊの電圧が低電位側黒電圧Ｖbk(-)であったとすると、このときＮチャネルＴＦＴ１１６Ｎのゲートに高電位側黒電圧Ｖbk(+)を給電すれば、ＮチャネルＴＦＴ１１６Ｎを介してデータ信号ｄｊを画素容量ＣＬおよび蓄積容量ＣＳに書き込むことができる。
【００７５】
まず、期間Ｔ０において、走査信号ＧＮ０およびＧＰ０がアクティブになると、図１３に示す画素１１０-1のＮチャネルＴＦＴ１１７ＮおよびＰチャネルＴＦＴ１１７Ｐがオン状態となり、画素容量ＣＬおよび蓄積容量ＣＳへ白電圧Ｖwtが書き込まれる。この場合には、ＮチャネルＴＦＴ１１７Ｎのオン抵抗が十分低くなるので、画素容量ＣＬおよび蓄積容量ＣＳに蓄積された電荷は、ＮチャネルＴＦＴ１１７Ｎを介して放電される。これにより、画素１１０-1へデータ信号ｄｊが書き込まれる前に、画素電極電圧ＰＸ(1,j)を白電圧Ｖwtにリセットすることができる。
【００７６】
そして、期間Ｔ１において、走査信号ＧＮ１がアクティブになると、画素１１０-1のＮチャネルＴＦＴ１１６ＮおよびＰチャネルＴＦＴ１１６Ｐがオン状態となり、画素容量ＣＬおよび蓄積容量ＣＳにデータ信号ｄｊが供給される。この期間Ｔ１におけるデータ信号ｄｊは、図に示すように高電位側黒電圧Ｖbk(+)である。この場合には、ＰチャネルＴＦＴ１１６Ｐのオン抵抗が十分低くなるので、データ信号ｄｊがＰチャネルＴＦＴ１１６Ｐを介して画素容量ＣＬおよび蓄積容量ＣＳに書き込まれる。
【００７７】
このように本実施形態においては、リセット用のスイッチング素子としてＮチャネルＴＦＴおよびＰチャネルＴＦＴを使用するとともに、書き込み用のスイッチング素子としてＮチャネルＴＦＴおよびＰチャネルＴＦＴを使用したので、走査信号の振幅をデータ信号の振幅と一致させることができる。この結果、液晶パネル１００に高電位電圧Ｖgddと低電位電圧Ｖgssする必要がなくなり、電源回路４００で発生させる電圧の種類を減らすことが可能となる。さらに、各画素１１０を低振幅の走査信号で駆動できるので、消費電力を低減することが可能となる。
【００７８】
また、一般に、書き込み用のスイッチング素子としていわゆる相補型伝送ゲートの構成を採用すると、該伝送ゲートの入出力インピーダンスはゲート電圧の中間電位近辺が最も高くなるから、白レベルＶwtの信号が最も書き込みにくいことになる。しかし、上述した構成および駆動方法を用いることにより、実質的に白レベルＶwtの書き込み時間がおよそ倍になり、書き込みが十分行えるようになる。白レベルと黒レベルの差（Ｖdp＝Ｖbk(+)−ＶwtとＶdn＝Ｖwt−Ｖbk(-)）がＴＦＴの閾値電圧（Ｖtn：ＮチャネルＴＦＴの閾値電圧、Ｖtp：同ＰチャネルＴＦＴ）とが近いとき（Ｖdp≒Ｖtp、Ｖdn≒Ｖtn）、本願の効果は極めて大きくなる。
【００７９】
＜３．第３実施形態＞
次に、第３実施形態に係わる電気光学装置について説明する。第１および第２実施形態の液晶パネル１００にあっては、フレーム毎にすべての画素１１０に対してデータ信号の書き込みを行ったが、第３実施形態に係わる電気光学装置は、電圧の書き込みを行うかあるいは直前の電圧を保持するかを、行単位で選択できるようになっている。
【００８０】
この電気光学装置は、画素１１０の詳細な構成、走査線１１２Ｎの他に走査線１１２Ｐおよびリセット線１１２ＲＮを用いる点、走査線駆動回路１３０Ａの代わりに走査線駆動回路１３０Ｃを用いる点、電源回路３００において低電位電圧Ｖgssを生成しない点、およびタイミング信号生成回路２００が生成する制御信号が異なる点を除いて、第１実施形態の電気光学装置と同様に構成されている。
【００８１】
＜３−１：全体構成＞
図１５は、第３実施形態の液晶パネル１００の主要部を示すブロック図である。この図に示すように、表示領域Ａには、走査線１１２Ｎの他に、走査線１１２Ｐおよびリセット線１１２ＲＮがＸ方向に延在して形成されている。そして、各走査線１１２Ｐには走査信号ＧＰ１〜ＧＰｍが供給され、リセット線１１２ＲＮにはリセット信号ＲＮ１〜ＲＮmが走査線駆動回路１３０Ｃから供給される。
【００８２】
＜３−２：走査線駆動回路＞
図１６は、走査線駆動回路１３０Ｃの構成を示す回路図である。走査線駆動回路１３０Ｃは、ｍ個の単位回路Ｕｙ１〜Ｕｙｍ、複数のアドレス線Ｌｙ、および信号線Ｌｃ、Ｌｄを備える。アドレス線Ｌｙにはアドレス信号ＡＤＲＳ、信号線Ｌｃにはイネーブル信号ＥＮ、信号線ＬｄにはリセットパルスＲＳＴが供給される。
【００８３】
アドレス信号ＡＤＲＳは、表示領域Ａ中のある行を特定する。例えば、表示領域Ａが２５６行であるならば、アドレス信号ＡＤＲＳは、８ビットの信号でありアドレス線Ｌｙは８本となる。また、イネーブル信号ＥＮは、データ信号の書き込みを許可するか否かを行毎に指定するものであり、Ｈレベルでアクティブとなる。このイネーブル信号ＥＮによって、ある行に属する画素１１０についてデータ信号の書き込みを行う一方、他の行に属する画素１１０についてはデータ信号の書き込みを禁止することが可能となる。さらに、リセットパルスＲＳＴは、１Ｈ周期のパルスであって、アドレス信号ＡＤＲＳによって指定されるアドレスが変化するタイミングに同期している。これらの制御信号は図示せぬタイミング信号生成回路２００によって生成される。
【００８４】
次に、単位回路Ｕｙ１はデコーダＤＣＤ１、Ｄフリップフロップ１３３、１３４、インバータ１３５、ノア回路１３６、およびバッファ回路１３７Ａ、１３８を備えている。このうち、バッファ回路１３７Ａには高電位側黒電圧Ｖbk(+)、および低電位側黒電圧Ｖbk(-)が給電される一方、バッファ回路１３８は高電位電圧Ｖgddおよび低電位側黒電圧Ｖbk(-)が給電される。そして、バッファ回路１３７Ａの出力信号振幅は、Ｖbk(+)とＶbk(-)との間で振れ、バッファ回路１３８の出力信号振幅は、ＶgddとＶbk(-)との間で振れる。
【００８５】
デコーダＤＣＤ１は組み合わせ論理回路によって構成されている。デコーダＤＣＤ１は、アドレス信号ＡＤＲＳをデコードして、Ｈレベルでアクティブとなるデコード信号ｄｃｄ１を生成する。Ｄフリップフロップ１３３は、イネーブル信号ＥＮをデコード信号ｄｃｄ１の立ち上がりエッジでラッチして信号ＥＮＢ１１を生成する。ノア回路１３６は、デコード信号ｄｃｄ１と信号ＥＮＢ１１を反転した信号との論理和を反転して信号ＲＳＳ１を生成する。
【００８６】
上述したようにイネーブル信号ＥＮは、データ信号の書き込み許可を示す信号であるから、これをデコード信号ｄｃｄ１によってラッチすることによって、第１行の画素１１０についてデータ信号の書き込みが許可されているかが判る。つまり、信号ＥＮＢ１１は、第１行について書き込みが許可されている場合にアクティブとなる。また、信号ＲＳＳ１は、第１行について書き込みが許可されており、かつ、アドレス信号ＡＤＲＳが第１行を指定する期間においてアクティブとなる。バッファ１３８は、信号ＲＳＳ１を反転したものをリセット信号ＲＮ１としてリセット線１１２ＲＮ−１に供給する。したがって、第１行について書き込みを行う場合には、必ずリセット信号ＲＮ１がアクティブとなる。
【００８７】
次に、Ｄフリップフロップ１３４は信号ＥＮＢ１１をデコード信号ｄｃｄ１の立ち下がりエッジでラッチして信号ＥＮＢ１２を生成する。したがって、アドレス信号ＡＤＲＳが第１行を指定する期間が終了するタイミングで信号ＥＮＢ１２はアクティブ（Ｈレベル）となり、リセットパルスＲＳＴが供給されると非アクティブ（Ｌレベル）となる。上述したようにリセットパルスＲＳＴは１Ｈ周期のパルスであるから、信号ＥＮＢ１２は１Ｈ期間アクティブとなる。バッファ１３７Ａは、信号ＥＮＢ１２を反転したものを走査信号ＧＰ１として走査線１１２Ｐ−１に供給する一方、信号ＥＮＢ１２と同相の走査信号ＧＮ１を走査線１１２Ｎ−１に供給する。したがって、リセット信号ＲＮ１のアクティブ期間が終了すると、走査信号ＧＰ１、ＧＮ１がアクティブとなる。
なお、他の単位回路Ｕｙ２〜Ｕｙｍも、上述した単位回路Ｕｙ１と同様に構成されている。
【００８８】
ここで、走査線駆動回路１３０Ｃの動作を具体的に説明する。図１７は走査線駆動回路１３０Ｃの動作例を示すタイミングチャートである。この例では、第１行、第ｍ行、第２行の順にアドレス信号ＡＤＲＳの指定があり、第１フレーム（ｆ１）においては、第１行と第２行についてデータ信号の書き込みを行い、第２フレーム（ｆ２）においては、第ｍ行についてデータ信号の書き込みを行うものとする。
【００８９】
まず、期間Ｔ０においてイネーブル信号ＥＮとデコード信号ｄｃｄ１がアクティブになると、デコード信号ｄｃｄ１の立ち上がりエッジに同期して信号ＥＮＢ１１がＨレベルとなる。そして、デコード信号ｄｃｄ１と信号ＥＮＢ１１とに基づいて信号ＲＳＳ１が生成される。この場合、信号ＲＳＳ１は期間Ｔ０においてアクティブとなる。一方、信号ＥＮＢ１２はデコード信号ｄｃｄ１の立ち下がりエッジで信号ＥＮＢ１１をラッチしたものであるから、時刻ｔ１からＨレベルとなり、その後、Ｈレベルを維持し、時刻ｔ２においてリセットパルスＲＳＴがアクティブになると、ＨレベルからＬレベルに遷移する。したがって、第１フレームにおいて、信号ＥＮＢ１１（走査信号ＧＮ１）はアクティブとなる。
【００９０】
また、期間Ｔ２においてイネーブル信号ＥＮとデコード信号ｄｃｄｍがアクティブとなるので、上述した信号ＥＮＢ１１と同様に、第１フレームにおいて信号ＥＮＢ２２（走査信号ＧＮ１）はアクティブとなる。一方、デコード信号ｄｃｄｍがアクティブとなる期間Ｔ１においてイネーブル信号ＥＮは非アクティブとなっている。このため、第１フレームにおいては信号ＥＮＢ２ｍ（走査信号ＧＮｍ）は非アクティブとなり、第ｍ行の画素１１０にはデータ信号が書き込まれまいことになる。
【００９１】
＜３−３：画素の構成およびデータ信号の書き込み動作＞
図１８は第３実施形態にかかる画素１１０の詳細な構成を示す回路図であり、図１５に示す表示領域Ａの左端の列から数えて第ｊ番目の列に該当する各画素１１０-1〜１１０-mの構成を示すものである。また、図１９は、イネーブル信号ＥＮがアクティブであるときの画素１１０への書き込み動作を説明するためのタイミングチャートである。図２０は、イネーブル信号ＥＮが非アクティブであるときの画素１１０への書き込み動作を説明するためのタイミングチャートである。
【００９２】
ここで、画素１１０-1は、書き込み用のスイッチング素子として、ＮチャネルＴＦＴ１１６ＮおよびＰチャネルＴＦＴ１１６Ｐを備え、また、リセット用のスイッチング素子としてＮチャネルＴＦＴ１１７Ｎを備える。
【００９３】
まず、イネーブル信号ＥＮがアクティブの場合を想定する。図１９に示すように期間Ｔ０において、リセット信号ＲＮ１がアクティブになると、画素１１０-1のＮチャネルＴＦＴ１１７Ｎがオン状態となり、画素容量ＣＬおよび蓄積容量ＣＳへ白電圧Ｖwtが書き込まれる。リセット信号ＲＮ１のＨレベルは、高電位側黒電圧Ｖbk(+)よりも高い高電位電圧Ｖgddである。したがって、この例では、画素電極電圧ＰＸ(1,j)の初期値は低電位側黒電圧Ｖbk(-)であるが、高電位側黒電圧Ｖbk(+)の場合にも十分書き込むことができる。これにより、画素１１０-1へデータ信号ｄｊが書き込まれる前に、画素電極電圧ＰＸ(1,j)を白電圧Ｖwtにリセットすることができる。
【００９４】
次に、期間Ｔ１において、走査信号ＧＮ１およびＧＰ１がアクティブになると、画素１１０-1のＮチャネルＴＦＴ１１６ＮおよびＰチャネルＴＦＴ１１６Ｐがオン状態となり、画素容量ＣＬおよび蓄積容量ＣＳにデータ信号ｄｊが供給される。この期間Ｔ１におけるデータ信号ｄｊは、図に示すように高電位側黒電圧Ｖbk(+)である。この場合には、ＰチャネルＴＦＴ１１６Ｐのオン抵抗が十分低くなるので、データ信号ｄｊがＰチャネルＴＦＴ１１６Ｐを介して画素容量ＣＬおよび蓄積容量ＣＳに書き込まれる。
【００９５】
走査信号ＧＮ１、ＧＰ１の振幅は、高電位側黒電圧Ｖbk(+)と低電位側黒電圧Ｖbk(-)との間で振れる。一方、データ信号ｄｊは高電位側黒電圧Ｖbk(+)と低電位側黒電圧Ｖbk(-)との２値を取り得るが、ＮチャネルＴＦＴ１１６ＮおよびＰチャネルＴＦＴ１１６Ｐは相補的に動作する。このため、走査信号ＧＮ１、ＧＰ１によって、データ信号ｄｊを画素容量ＣＬと蓄積容量ＣＳに書き込むことができる。
【００９６】
次に、イネーブル信号ＥＮが非アクティブの場合には、図２０に示すようにリセット信号ＲＮ１が常にＨレベル（アクティブ）となる。したがって、ＮチャネルＴＦＴ１１７Ｎが常時オン状態となって、白電圧Ｖwtが常時、画素容量ＣＬと蓄積容量ＣＳに書き込まれることになる。このため、書き込みに用いる方のスイッチング素子であるＴＦＴのオフリーク電流が比較的大きくとも、白レベルの印加電圧が変動することは無いので、再度白レベルの信号を書き直す必要が無い。
【００９７】
このように本実施形態によれば、アドレス信号ＡＤＲＳによって行を指定するとともにイネーブル信号ＥＮによってデータ信号ｄｊの書き込みを行うか否かを指定するようにしたので、書き換えが必要となる行についてのみ、書き込みを行うことが可能となる。これにより低消費電力化が図れる。
【００９８】
＜４．第４実施形態＞
次に、第４実施形態に係わる電気光学装置について説明する。この電気光学装置は、画素１１０の詳細な構成、リセット線１１２ＲＮの他にリセット線１１２ＲＰを用いる点、走査線駆動回路１３０Ｃの代わりに走査線駆動回路１３０Ｄを用いる点、電源回路３００において高電位電圧Ｖgddを生成しない点を除いて、第３実施形態の電気光学装置と同様に構成されている。
【００９９】
図２１は、第４実施形態の液晶パネル１００の主要部を示すブロック図である。この図に示すように、表示領域Ａには、リセット線１１２ＲＮの他にリセット線１１２ＲＰがＸ方向に延在して形成されている。そして、リセット線１１２ＲＰにはリセット信号ＲＰ１〜ＲＰmが走査線駆動回路１３０Ｄから供給される。
【０１００】
走査線駆動回路１３０Ｄの詳細な構成を図２２に示す。走査線駆動回路１３０Ｄが図１６に示す走査線駆動回路１３０Ｃと相違するのは、バッファ回路１３８の代わりにバッファ回路１３７Ｂを用いる点だけである。バッファ回路１３７Ｂの詳細な構成はバッファ回路１３７Ａと同様であり、そこには、高電位側黒電圧Ｖbk(+)と低電位側黒電圧Ｖbk(-)とが給電されるようになっている。したがって、本実施形態のリセット信号ＲＮ１〜ＲＮｍおよびＲＰ１〜ＲＰｍは、Ｈレベルが高電位側黒電圧Ｖbk(+)となる一方、Ｌレベルが低電位側黒電圧Ｖbk(-)となる。なお、走査線駆動回路１３０Ｄの動作は、図１７を参照しつつ説明した走査線駆動回路１３０Ｃの動作と同様であるため、説明を省略する。
【０１０１】
図２３は第４実施形態にかかる画素１１０の詳細な構成を示す回路図であり、図２１に示す表示領域Ａの左端の列から数えて第ｊ番目の列に該当する各画素１１０-1〜１１０-mの構成を示すものである。また、図２４にイネーブル信号ＥＮがアクティブの場合のタイミングチャートを示す一方、図２５にイネーブル信号ＥＮが非アクティブの場合のタイミングチャートを示す。
まず、第４実施形態の画素１１０が図１８に示す第３実施形態の画素１１０と相違するのは、リセット用のスイッチング素子として、ＮチャネルＴＦＴ１１７Ｎの他にＰチャネルＴＦＴ１１７Ｐを用いる点である。すなわち、本実施形態では、ＮチャネルＴＦＴ１１７ＮおよびＰチャネルＴＦＴ１１７Ｐの相補的な動作によって、白電圧Ｖwtを画素容量ＣＬと蓄積容量ＣＳへ書き込むことになる。
【０１０２】
このため、リセット信号ＲＮ１の他にリセット信号ＲＰ１が必要となるが、これらの振幅は、図２４に示すように、画素電極電圧ＰＸ(1,j)の取り得る最大値である高電位側黒電圧Ｖbk(+)から、最小値である低電位側黒電圧Ｖbk(-)まで振れれば足りる。
【０１０３】
この結果、液晶パネル１００に高電位電圧Ｖgddと低電位電圧Ｖgssする必要がなくなり、電源回路４００で発生させる電圧の種類を減らすことが可能となる。さらに、各画素１１０を低振幅のリセット信号で駆動できるので、消費電力を低減することが可能となる。
【０１０４】
＜５．液晶パネルの機械的構成＞
次に、上述した各実施形態に用いる液晶パネルの構造について、図２６および図２７を参照して説明する。ここで、図２６は、液晶パネル１００の構成を示す平面図であり、図２７は、図２６におけるＺ−Ｚ’線の断面図である。
【０１０５】
これらの図に示されるように、液晶パネル１００は、画素電極１１８などが形成された素子基板１０１と、対向電極１０８などが形成された対向基板１０２とが、互いにシール材１０４によって一定の間隙を保って貼り合わせられるとともに、この間隙に電気光学材料としての液晶１０５が挟持された構造となっている。なお、実際には、シール材１０４には切欠部分があって、ここを介して液晶１０５が封入された後、封止材１０６により封止される。
【０１０６】
ここで、素子基板１０１としては、ガラス基板の他に半導体基板を用いることができる。また、上述したように各画素１１０は複数のＴＦＴを備えるから、透過型のパネルとすると、開口率が低下してしまう。このため、画素電極１１８は、アルミニウムなどの反射性金属によって形成し、液晶パネル１００を、反射型として用いることが望ましい。これに対して、対向基板１０２は、ガラスなどから構成されるので透明である。
【０１０７】
ここで、素子基板１０１の対向面であって、シール材１０４の外側一辺においては、上述したデータ線駆動回路１４０が形成されいる。さらに、この一辺には複数の接続電極１０７が形成されており、そこにはタイミング信号生成回路２００からの各種信号が供給される。また、この一辺に隣接する２辺には、２個の走査線駆動回路１３０が形成されている。なお、走査線１１２に供給される走査信号の遅延が問題にならないのであれば、走査線駆動回路１３０を片側１個だけに形成する構成でも良い。
【０１０８】
一方、対向基板１０２の共通電極１０８は、素子基板１０１との貼合部分における４隅のうち、少なくとも１箇所において設けられた導通材によって、素子基板１０１との電気的導通が図られている。ほかに、対向基板１０２には、液晶パネル１００の用途に応じて、例えば、第１に、ストライプ状や、モザイク状、トライアングル状等に配列したカラーフィルタが設けられ、第２に、例えば、クロムやニッケルなどの金属材料や、カーボンやチタンなどをフォトレジストに分散した樹脂ブラックなどのブラックマトリクスが設けられ、第３に、液晶パネル１００に光を照射するバックライトが設けられる。特に色光変調の用途の場合には、カラーフィルタは形成されずにブラックマトリクスが対向基板１０２に設けられる。
【０１０９】
くわえて、素子基板１０１および対向基板１０２の対向面には、それぞれ所定の方向にラビング処理された配向膜などが設けられる一方、その各背面側には配向方向に応じた偏光板（図示省略）がそれぞれ設けられる。ただし、液晶１０５として、高分子中に微小粒として分散させた高分子分散型液晶を用いれば、前述の配向膜、偏光板等が不要となる結果、光利用効率が高まるので、高輝度化や低消費電力化などの点において有利である。
【０１１０】
なお、駆動回路１２０等の周辺回路の一部または全部を、素子基板１０１に形成する代わりに、例えば、ＴＡＢ（Tape Automated Bonding）技術を用いてフィルムに実装された駆動用ＩＣチップを、素子基板１０１の所定位置に設けられる異方性導電フィルムを介して電気的および機械的に接続する構成としても良いし、駆動用ＩＣチップ自体を、ＣＯＧ（Chip On Grass）技術を用いて、素子基板１０１の所定位置に異方性導電フィルムを介して電気的および機械的に接続する構成としても良い。
【０１１１】
また、上述した実施形態ではアクティブマトリクス型液晶表示装置を一例として説明したが、これに限られず、ＳＴＮ（Super Twisted Nematic）液晶などを用いたパッシィブ型にも適用可能である。さらに、電気光学材料としては、液晶のほかに、エレクトロルミネッセンス素子などを用いて、その電気光学効果により表示を行う表示装置にも適用可能である。すなわち、本発明は、上述した液晶表示装置と類似の構成を有するすべての電気光学装置に適用可能である。
【０１１２】
＜６．電子機器＞
次に、上述した液晶装置を具体的な電子機器に用いた例のいくつかについて説明する。
＜６−１：プロジェクタ＞
まず、実施形態に係る電気光学装置をライトバルブとして用いたプロジェクタについて説明する。図２８は、このプロジェクタの構成を示す平面図である。この図に示されるように、プロジェクタ１１００内部には、偏光照明装置１１１０がシステム光軸ＰＬに沿って配置している。この偏光照明装置１１１０において、ランプ１１１２からの出射光は、リフレクタ１１１４による反射で略平行な光束となって、第１のインテグレータレンズ１１２０に入射する。これにより、ランプ１１１２からの出射光は、複数の中間光束に分割される。この分割された中間光束は、第２のインテグレータレンズを光入射側に有する偏光変換素子１１３０によって、偏光方向がほぼ揃った一種類の偏光光束（ｓ偏光光束）に変換されて、偏光照明装置１１１０から出射されることとなる。
【０１１３】
さて、偏光照明装置１１１０から出射されたｓ偏光光束は、偏光ビームスプリッタ１１４０のｓ偏光光束反射面１１４１によって反射される。この反射光束のうち、青色光（Ｂ）の光束がダイクロイックミラー１１５１の青色光反射層にて反射され、反射型の電気光学装置１００Ｂによって変調される。また、ダイクロイックミラー１１５１の青色光反射層を透過した光束のうち、赤色光（Ｒ）の光束は、ダイクロイックミラー１１５２の赤色光反射層にて反射され、反射型の電気光学装置１００Ｒによって変調される。一方、ダイクロイックミラー１１５１の青色光反射層を透過した光束のうち、緑色光（Ｇ）の光束は、ダイクロイックミラー１１５２の赤色光反射層を透過して、反射型の電気光学装置１００Ｇによって変調される。
【０１１４】
このようにして、電気光学装置１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ色光変調された赤色、緑色、青色の光は、ダイクロイックミラー１１５２、１１５１、偏光ビームスプリッタ１１４０によって順次合成された後、投写光学系１１６０によって、スクリーン１１７０に投写されることとなる。なお、電気光学装置１００Ｒ、１００Ｇおよび１００Ｂには、ダイクロイックミラー１１５１、１１５２によって、Ｒ、Ｇ、Ｂの各原色に対応する光束が入射するので、カラーフィルタは必要ない。
【０１１５】
＜６−２：モバイル型コンピュータ＞
次に、上記電気光学装置を、モバイル型のパーソナルコンピュータに適用した例について説明する。図２９は、このパーソナルコンピュータの構成を示す斜視図である。図において、コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、表示ユニット１２０６とから構成されている。この表示ユニット１２０６は、先に述べた電気光学装置１００の前面にフロントライトを付加することにより構成されている。
【０１１６】
なお、この構成では、電気光学装置１００を反射直視型として用いることになるので、画素電極１１８において、反射光が様々な方向に散乱するように、凹凸が形成される構成が望ましい。
【０１１７】
＜６−３：携帯電話＞
さらに、上記電気光学装置を、携帯電話に適用した例について説明する。図３０は、この携帯電話の構成を示す斜視図である。図において、携帯電話１３００は、複数の操作ボタン１３０２のほか、受話口１３０４、送話口１３０６とともに、電気光学装置１００を備えるものである。この電気光学装置１００にも、必要に応じてその前面にフロントライトが設けられる。また、この構成でも、電気光学装置１００が反射直視型として用いられることになるので、画素電極１１８に凹凸が形成される構成が望ましい。
【０１１８】
なお、電子機器としては、図２８〜図３０を参照して説明した他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器に対して、実施形態に係る電気光学装置が適用可能なのは言うまでもない。
【０１１９】
【発明の効果】
以上説明したように本発明によれば、データ線に印加される信号が２値化されて、高品位な階調表示が可能となる。また、簡易な構成で各種の液晶に対応させることができる。
【図面の簡単な説明】
【図１】 本発明の第１実施形態に係わる電気光学装置の電気的な構成を示すブロック図である。
【図２】 第１実施形態に係わる電気光学パネルに用いる画素１１０の詳細な構成を示す回路図である。
り、（ａ）、（ｂ）、および（ｃ）は、同電気光学装置におけるＶon期間、Ｖoff期間およびサブフィールドの概念を説明するための図である。
【図３】 液晶の電圧実効値と相対透過率との関係を示す図である。
【図４】 画像データＤが３ビットである場合における１フレームの分割の態様を示す図である。
【図５】 同電気光学装置におけるデータ線駆動回路１４０の構成を示すブロック図である。
【図６】 データ線駆動回路１４０のセレクタＳＬＴ１における選択動作を示す真理値表である。
【図７】 画像データＤと、ある画素１１０における画素電極１１８への印加波形を示すタイミングチャートである。
【図８】 走査線駆動回路１３０Ａの構成を示すブロック図である。
【図９】 同電気光学装置の動作を説明するためのタイミングチャートである。
【図１０】 画素１１０への書き込み動作を説明するためのタイミングチャートである。
【図１１】 第２実施形態の液晶パネル１００の主要部を示すブロック図である。
【図１２】 同実施形態の走査線駆動回路１３０Ｂの構成を示す回路図である。
【図１３】 同実施形態にかかる画素１１０の詳細な構成を示す回路図である。
【図１４】 同画素１１０への書き込み動作を説明するためのタイミングチャートである。
【図１５】 第３実施形態の液晶パネル１００の主要部を示すブロック図である。
【図１６】 同実施形態の走査線駆動回路１３０Ｃの構成を示す回路図である。
【図１７】 同走査線駆動回路１３０Ｃの動作例を示すタイミングチャートである。
【図１８】 同実施形態にかかる画素１１０の詳細な構成を示す回路図である。
【図１９】 イネーブル信号がアクティブの場合における画素１１０への書き込み動作を説明するためのタイミングチャートである。
【図２０】 イネーブル信号が非アクティブの場合における画素１１０への書き込み動作を説明するためのタイミングチャートである。
【図２１】 第４実施形態の液晶パネル１００の主要部を示すブロック図である。
【図２２】 同実施形態の走査線駆動回路１３０Ｄの構成を示す回路図である。
【図２３】 同実施形態にかかる画素１１０の詳細な構成を示す回路図である。
【図２４】 イネーブル信号がアクティブの場合における画素１１０への書き込み動作を説明するためのタイミングチャートである。
【図２５】 イネーブル信号が非アクティブの場合における画素１１０への書き込み動作を説明するためのタイミングチャートである。
【図２６】 同液晶パネル１００の構造を示す平面図である。
【図２７】 同液晶パネル１００の構造を示す断面図である。
【図２８】 同電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す断面図である。
【図２９】 同電気光学装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。
【図３０】 同電気光学装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。
【符号の説明】
１００……液晶パネル
１１０……画素
１１２Ｎ、１１２Ｐ……走査線
１１４……データ線
ＳＬ……容量線
１１８……画素電極
ＣＳ……蓄積容量
１３０Ａ〜１３０Ｄ……走査線駆動回路
１４０……データ線駆動回路
Claims (5)
- 複数のデータ線と、複数の走査線と、前記複数の走査線の各々に対応したリセット線とを備え、前記複数の走査線と前記複数のデータ線との交差に対応して複数の画素が配列された電気光学パネルであって、
当該データ線に供給されるデータ信号の書き込みが許可された行のリセット線へのリセット信号をアクティブとし、その後、非アクティブとするとともに、当該行の走査線への走査信号をアクティブとする走査手段を備え、
前記画素は、
画素電極と対向電極との間に形成される画素容量と、
一のデータ線と前記画素電極との間に設けられ、一の走査線に供給される走査信号がアクティブとなったとき、当該データ線に供給されるデータ信号を前記画素容量に書き込む書込手段と、
当該一の走査線に対応するリセット線に供給されるリセット信号がアクティブとなったとき、前記画素電極の電圧を予め定められたリセット電圧にリセットするリセット手段と、を備え、
前記リセット手段は、前記リセット信号に基づいてオン・オフが制御されるＮチャネルトランジスタと、前記リセット信号に対応する反転リセット信号に基づいてオン・オフが制御されるＰチャネルトランジスタとを備える
ことを特徴とする電気光学パネル。 - 前記走査手段は、書き込みが許可されていない行のリセット信号線へのリセット信号を、アクティブとする
ことを特徴とする請求項１に記載の電気光学パネル。 - 複数の容量線を備え、
前記画素は、前記画素電極と一方の端子が接続され、前記容量線と他方の端子が接続される蓄積容量を備え、
前記書込手段は、一の前記データ線と前記画素電極との間に設けられ、一の前記走査線に供給される走査信号に基づいて、オン・オフが制御される第１スイッチング素子を備え、
前記リセット手段における前記ＮおよびＰチャネルトランジスタは、前記画素電極と前記容量線との間に設けられた
ことを特徴とする請求項１に記載の電気光学パネル。 - 前記リセット電圧は前記対向電極の電圧と一致する
ことを特徴とする請求項１乃至３のいずれか１項に記載した電気光学パネル。 - 請求項１乃至４のうちいずれか１項に記載した電気光学パネルを備える
ことを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001165235A JP3997727B2 (ja) | 2001-05-31 | 2001-05-31 | 電気光学パネルおよび電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001165235A JP3997727B2 (ja) | 2001-05-31 | 2001-05-31 | 電気光学パネルおよび電子機器 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006187948A Division JP3998038B2 (ja) | 2006-07-07 | 2006-07-07 | 電気光学装置、走査線駆動回路、駆動方法および電子機器 |
| JP2007046022A Division JP4407704B2 (ja) | 2007-02-26 | 2007-02-26 | 電気光学パネル、その駆動方法、電気光学装置及び電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002358053A JP2002358053A (ja) | 2002-12-13 |
| JP3997727B2 true JP3997727B2 (ja) | 2007-10-24 |
Family
ID=19007934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001165235A Expired - Fee Related JP3997727B2 (ja) | 2001-05-31 | 2001-05-31 | 電気光学パネルおよび電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3997727B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3987824B2 (ja) * | 2003-09-12 | 2007-10-10 | 勝華科技股▲ふん▼有限公司 | アクティブマトリックス有機ｅｌディスプレイの駆動回路と駆動方法 |
| KR100997977B1 (ko) | 2004-01-12 | 2010-12-02 | 삼성전자주식회사 | 광센서 및 이를 이용한 표시 장치 |
| KR101209051B1 (ko) * | 2005-05-04 | 2012-12-06 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그를 포함하는 액정 표시 장치 |
| WO2007055454A1 (en) * | 2005-11-12 | 2007-05-18 | Iljin Display Co., Ltd. | Liquid crystal display using field sequential driving and driving method for the same |
| CN100414596C (zh) * | 2005-12-02 | 2008-08-27 | 群康科技(深圳)有限公司 | 液晶显示器及其驱动电路与驱动方法 |
| JP2007199441A (ja) * | 2006-01-27 | 2007-08-09 | Hitachi Displays Ltd | 画像表示装置 |
-
2001
- 2001-05-31 JP JP2001165235A patent/JP3997727B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002358053A (ja) | 2002-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7088325B2 (en) | Method and circuit for driving electro-optical device, electro-optical device, and electronic apparatus | |
| KR100424751B1 (ko) | 전기 광학 장치의 구동 방법, 구동 회로, 전기 광학 장치및 전자 기기 | |
| JP4013550B2 (ja) | 電気光学装置の駆動方法、駆動回路および電気光学装置ならびに電子機器 | |
| JP3613180B2 (ja) | 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 | |
| US6788282B2 (en) | Driving method for electro-optical device, driving circuit therefor, electro-optical device, and electronic apparatus | |
| JP3767315B2 (ja) | 電気光学パネルの駆動方法、そのデータ線駆動回路、電気光学装置、及び電子機器 | |
| JP3832086B2 (ja) | 反射型液晶装置及び反射型プロジェクタ | |
| JP3661523B2 (ja) | 電気光学装置の駆動方法、駆動回路および電気光学装置ならびに電子機器 | |
| JP3724301B2 (ja) | 電気光学装置の駆動方法、その駆動回路、電気光学装置および電子機器 | |
| JP3997727B2 (ja) | 電気光学パネルおよび電子機器 | |
| JP2001159883A (ja) | 電気光学装置の駆動方法、駆動回路および電気光学装置ならびに電子機器 | |
| JP3818050B2 (ja) | 電気光学装置の駆動回路及び駆動方法 | |
| JP3812263B2 (ja) | 電気光学装置の駆動回路、電気光学装置および電子機器 | |
| JP3823645B2 (ja) | 電気光学装置の駆動方法、その駆動回路、電気光学装置および電子機器 | |
| JP3998038B2 (ja) | 電気光学装置、走査線駆動回路、駆動方法および電子機器 | |
| JP4407704B2 (ja) | 電気光学パネル、その駆動方法、電気光学装置及び電子機器 | |
| JP3775137B2 (ja) | 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 | |
| JP3832156B2 (ja) | 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 | |
| JP2004233808A (ja) | 液晶装置及びその駆動方法並びに電子機器 | |
| JP3750501B2 (ja) | 電気光学装置の駆動方法、駆動回路および電気光学装置ならびに電子機器 | |
| JP2002162944A (ja) | 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器 | |
| JP4386608B2 (ja) | 電気光学装置及びその駆動方法並びに電子機器 | |
| JP2000356975A (ja) | 駆動回路、電気光学装置、および電子機器 | |
| JP4479154B2 (ja) | 電気光学装置及びその駆動方法並びに電子機器 | |
| JP4111212B2 (ja) | 駆動回路、電気光学装置、および電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040308 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060424 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060509 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060707 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061226 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070226 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070717 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070730 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120817 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130817 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |