JP3952923B2 - 光インターコネクション回路の製造方法 - Google Patents
光インターコネクション回路の製造方法 Download PDFInfo
- Publication number
- JP3952923B2 JP3952923B2 JP2002289077A JP2002289077A JP3952923B2 JP 3952923 B2 JP3952923 B2 JP 3952923B2 JP 2002289077 A JP2002289077 A JP 2002289077A JP 2002289077 A JP2002289077 A JP 2002289077A JP 3952923 B2 JP3952923 B2 JP 3952923B2
- Authority
- JP
- Japan
- Prior art keywords
- optical
- substrate
- optical waveguide
- semiconductor device
- micro tile
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/12004—Combinations of two or more optical elements
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B2006/12083—Constructional arrangements
- G02B2006/12104—Mirror; Reflectors or the like
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B2006/12166—Manufacturing methods
- G02B2006/12176—Etching
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/0001—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/2405—Shape
- H01L2224/24051—Conformal with the semiconductor or solid-state device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/76—Apparatus for connecting with build-up interconnects
- H01L2224/7615—Means for depositing
- H01L2224/76151—Means for direct writing
- H01L2224/76155—Jetting means, e.g. ink jet
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
- H01L2224/821—Forming a build-up interconnect
- H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
- H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01012—Magnesium [Mg]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0103—Zinc [Zn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/0665—Epoxy resin
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12043—Photo diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Optical Couplings Of Light Guides (AREA)
- Led Device Packages (AREA)
- Optical Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、光インターコネクション回路の製造方法に関する。
【０００２】
【従来の技術】
近年、平面ディスプレイ装置として、エレクトルルミネッセンスパネル（ＥＬＰ）、プラズマディスプレイパネル（ＰＤＰ）、液晶表示装置（ＬＣＤ）などが用いられている。これらの平面ディスプレイ装置は、大型化、大容量表示化に伴う信号の遅延などを解消するために、光を信号伝達に用いる技術が検討されている（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開平５−１００２４６号公報
【０００４】
また、コンピュータは、集積回路の内部構造の微細化により、ＣＰＵ内部の動作速度（動作クロック）が年々向上している。しかし、ＣＰＵと記憶装置などの周辺装置を繋ぐバスにおける信号伝達速度はほぼ限界に達しつつあり、コンピュータの処理速度のボトルネックとなっている。このバスにおける信号伝達を光信号で行うことができれば、コンピュータの処理速度の限界を著しく高めることが可能となる。
【０００５】
そして、光信号を用いてデータ伝達するには、光源から放射された光信号を所定の場所まで伝達して、受光素子などに入力する光伝送手段が必要になる。従来このような光伝送手段としては、光ファイバーを利用した技術、又は基板上に形成した光導波路を利用した技術がある。
【０００６】
【発明が解決しようとする課題】
しかしながら、光伝送手段として光ファイバーを利用した場合、発光素子及び受光素子などの光部品との接続が繁雑になり、その製造に多大なコスト及び時間がかかるとともに、光伝送手段の小型化が困難になるという問題がある。
【０００７】
これに対し、基板上に形成した光導波路を利用することによって、光伝送媒体と発光素子及び受光素子などとの接続を簡単にすることが考えられる。しかし、この光導波路に適した入出力構造が未だ見いだされていないのが現状であり、平面ディスプレイ装置又はコンピュータに適用できるほどの微細化及び製造容易化が図られた光伝送手段は実現されていない。
【０００８】
本発明は、上記事情に鑑みてなされたもので、信号伝達速度を高速化することができるとともに容易に微細化することができ、簡易に製造することができる光インターコネクション回路の製造方法の提供を目的とする。
【０００９】
【課題を解決するための手段】
上記した目的を達成するために本発明の光インターコネクション回路は、基板に取り付けられ発光機能又は受光機能を備えた少なくとも２つの微小タイル状素子と、少なくとも２つの前記微小タイル状素子同士を繋ぐように前記基板に形成された光導波路材を有してなる光導波路とを有することを特徴とする。
本発明によれば、発光機能を有する微小タイル状素子から放射された光信号が光導波路材を伝播して受光機能を有する微小タイル状素子に到達することができ、微小タイル状素子間で光信号の送受信を行うことができる。したがって、本発明によれば、非常に高速な信号伝送手段を簡易に実現することができる。また、微小タイル状素子を非常に小さな形状（例えば、数百μｍ四方以下の面積と数十μｍ以下の厚さをもつもの）にすることで、非常に微細な光信号伝送手段を簡易に製造することができる。本発明において、光導波路材としては、透明樹脂あるいはゾルゲルガラスを適用することができる。ゾルゲルガラスとは、ガラス成分を含む溶液を加熱するなどして固体ガラスに変質させたものである。
【００１０】
また、本発明の光インターコネクション回路は、少なくとも２つの前記微小タイル状素子は、前記基板の平面上に接着されているとともに、光信号を放射する第１微小タイル状素子と該光信号を受信する第２微小タイル状素子とからなり、前記光導波路の光導波路材は、前記第１微小タイル状素子の発光部及び前記第２微小タイル状素子の受光部を被うように、前記基板の平面上に形成されており、前記第１微小タイル状素子から放射された光信号を前記第２微小タイル状素子まで伝播させる機能を有することが好ましい。
本発明によれば、第１微小タイル状素子及び第２微小タイル状素子を接着剤などを用いて基板上の任意の位置に簡易に接着することができる。そして、第１微小タイル状素子から第２微小タイル状素子へ光信号を送信することができる。ここで、例えば、フレキシブルテープ（フィルム）の片方面に微小タイル状素子を仮接着することで、その微小タイル状素子を簡易にかつ精密な位置にハンドリングすることができる。
【００１１】
また、本発明の光インターコネクション回路は、前記光導波路の光導波路材が前記基板の平面上において線状又は面状に設けられていることが好ましい。
本発明によれば、例えば、第１微小タイル状素子と第２微小タイル状素子の間を線状に設けられた光導波路材で繋ぐことで、光信号がその光導波路材を伝播し、第１微小タイル状素子と第２微小タイル状素子間で光信号を伝送することができる。
また、本発明によれば、例えば、１個の第１微小タイル状素子と複数個の第２微小タイル状素子とを被うように光導波路材を面状又は線状に設けることで、１個の第１微小タイル状素子から放射された光信号を、複数個の第２タイル状素子が同時に受信することができ、より高速な信号伝送を行うことができる。
また、本発明によれば、例えば、複数個の第１微小タイル状素子と複数個の第２微小タイル状素子とを被うように光導波路材を面状又は線状に設けることで、複数個の第１微小タイル状素子と複数個の第２微小タイル状素子との間で、高速な信号伝達をすることができる。ここで、各第１微小タイル状素子毎に放射する光信号の光の波長を異なるものとすることで、光信号によるバスを簡易に構成することができる。
【００１２】
また、本発明の光インターコネクション回路は、前記光導波路が、前記第１微小タイル状素子と前記第２微小タイル状素子の少なくとも一方の近傍に、光を散乱させる光散乱機構を備えることが好ましい。
本発明によれば、例えば、光導波路をなす光導波路材における第１微小タイル状素子の近傍に光散乱機構を設けることで、第１微小タイル状素子から放射された光信号がその光散乱機構で散乱され、光導波路全体に効率よく光信号を伝播することができる。また、例えば、光導波路をなす光導波路材における第２微小タイル状素子の近傍に光散乱機構を設けることで、光導波路を伝播してきた光信号が第２微小タイル状素子の近傍で散乱され、光信号を第２微小タイル状素子に効率よく入力することができる。
したがって、本発明によれば、例えば、第１微小タイル状素子から光信号が基板の表面に対して垂直方向に出射されても、光散乱機構によってその光信号が散乱されて効率よく光導波路材を伝播する。また、例えば、第２微小タイル状素子の受光部が基板の表面と平行となるように配置されていても、その第２微小タイル状素子の受光部は光散乱機構によって散乱された光信号を効率よく正確に入力することができる。
【００１３】
また、本発明の光インターコネクション回路は、前記光散乱機構が樹脂に光散乱粒子を混ぜたものからなることが好ましい。
本発明によれば、簡易に、光導波路をなす光導波路材における任意の部位に光散乱機構を設けることができる。
【００１４】
また、本発明の光インターコネクション回路は、前記光散乱機構が樹脂の表面に凹凸を設けたものからなることが好ましい。
本発明によれば、例えば、基板の表面上などに光導波路をなす光導波路材を形成した後に、その光導波路材の表面の所望部位に、エンボス加工又はスタンパ転写などによって凹凸を設けることで、簡易に光導波路をなす光導波路材における任意の部位に光散乱機構を設けることができる。
【００１５】
また、本発明の光インターコネクション回路は、前記光散乱機構が前記光導波路材の線幅と高さのうちの少なくとも一方を変化させたものからなることが好ましい。
本発明によれば、例えば、第２微小タイル状素子の上部を横切るように、光導波路をなす光導波路材が基板表面上で線状に形成された場合など、その第２微小タイル状素子の上部における光導波路材の線幅及び高さを他の部位よりも小さくすることで、簡易に、光散乱機構を構成することができる。
【００１６】
また、本発明の光インターコネクション回路は、前記光散乱機構が樹脂又はガラスのなかに光散乱粒子を分散させたものであってドーム形状をしていることが好ましい。
本発明によれば、光散乱機構の大きさ及び形状などを制御することが容易となり、光導波路と第１微小タイル状素子及び第２微小タイル状素子との光結合効率を容易に調整することができる。
【００１７】
また、本発明の光インターコネクション回路は、前記ドーム形状の光散乱機構を覆うように前記光導波路材が形成されていることが好ましい。
本発明によれば、光結合効率の高い光インターコネクション回路を容易に形成することができる。
【００１８】
また、本発明の光インターコネクション回路は、前記光導波路が、前記第１微小タイル状素子と前記第２微小タイル状素子の少なくとも一方の近傍、又は前記光導波路材の端部に、光を反射する光反射機構を備えることが好ましい。
本発明によれば、第１微小タイル状素子から放射された光信号の伝播方向を、光反射機構によって光導波路に沿った方向にすることができ、また、光導波路に沿って伝播する光信号を光反射機構によって第２微小タイル状素子の受光部に向かわせることができ、光信号の伝送効率を簡易に向上させることができる。
【００１９】
また、本発明の光インターコネクション回路は、前記光反射機構が前記光導波路材の表面に形成された金属膜からなることが好ましい。
本発明によれば、例えば、基板の表面上などに光導波路をなす光導波路材を形成した後に、その光導波路材の表面の所望部位に金属膜を貼り付けるなどして、簡易に光導波路をなす光導波路材における任意の部位に光反射機構を設けることができる。
【００２０】
また、本発明の光インターコネクション回路は、前記光反射機構が前記光導波路材の表面に金属粒子を含む塗料を塗布して形成されたものからなることが好ましい。
本発明によれば、例えば、基板の表面上などに光導波路をなす光導波路材を形成した後に、その光導波路材の表面の所望部位に金属粒子を含む塗料を塗布することで簡易に光導波路をなす光導波路材における任意の部位に光反射機構を設けることができる。
【００２１】
また、本発明の光インターコネクション回路は、前記光反射機構が反射面を有する反射板について前記光導波路材の端部に貼り付けられたものであり、前記反射板が前記基板の平面に対して斜めとなるように配置されていることが好ましい。
本発明によれば、光導波路材の端部に反射板を斜めに貼り付けることで、例えば基板平面に対して垂直方向に第１微小タイル状素子から放射された光信号を、反射板で反射させて光導波路に沿った方向に伝播させることができる。また、光導波路に沿って伝播する光信号を反射板によって第２微小タイルの受光部に向かわせることができ、光信号の伝送効率を簡易に向上させることができる。
【００２２】
また、本発明の光インターコネクション回路は、前記光導波路材が、前記基板の平面上において、相互に平行な複数の線の形状に形成されており、前記反射板は、前記複数の線の少なくとも一方端に配置され、該複数の線それぞれを伝播する光を反射する１枚の共通反射板であることが好ましい。
本発明によれば、例えば、複数の線形状に形成された光導波路材によって複数の光導波路が形成され、各光導波路の一方端それぞれに第１微小タイル状素子が配置された場合に、１枚の共通反射板を各第１微小タイル状素子の上方を被うように斜めに配置することで、各第１微小タイル状素子から放射された光信号の伝播方向を光導波路に沿った方向にすることができる。
また、本発明によれば、例えば、複数の線形状に形成された光導波路材によって複数の光導波路が形成され、各光導波路の他方端それぞれに第２微小タイル状素子が配置された場合に、１枚の共通反射板を各第２微小タイル状素子の上方を被うように斜めに配置することで、各光導波路を伝播する光信号を各第２微小タイル状素子の受光部に向かわせることができる。
【００２３】
また、本発明の光インターコネクション回路は、前記光導波路材が前記基板に設けられた金属配線パターンに重ねて設けられていることが好ましい。
本発明によれば、光導波路をなす光導波路材を金属配線パターンに重ねて設けることで、装置をコンパクト化することができ、例えば大きな電力を金属配線パターンで供給しながら、光導波路によって高速に信号の送受信をすることができる。
また、本発明によれば、光導波路と金属配線パターンを重ねることで、集積回路などをよりコンパクトにすることができ、平面ディスプレイ装置に本発明を適用することで、開口率などを向上させることができる。
【００２４】
また、本発明の光インターコネクション回路は、前記微小タイル状素子の厚さが２０μｍ以下であることが好ましい。
本発明によれば、例えば、光導波路材がなす光導波路の途中に１個以上の微小タイル状素子を配置した場合に、その微小タイル状素子の厚さを２０μｍ以下にすることで、基板と微小タイル状素子がなす段差を十分小さくすることができるため、その段差を乗り越えて連続的に光導波路を形成できる。かかる段差部において連続的に光導波路を形成しても、その段差が小さいため、散乱などの光の伝達損失はほとんど無視できる。そのため本発明によれば、段差部に段差緩和のための特別な構造及び光学素子を必要とせず、低コストでかつ簡便に作製できる光インターコネクション回路を提供することができる。
【００２５】
また、本発明の光インターコネクション回路は、前記第１微小タイル状素子が、ＬＥＤ、面発光レーザ、ＤＦＢレーザのうちの一つであることが好ましい。
本発明によれば、ある基板上に形成したＬＥＤ、面発光レーザ又はＤＦＢレーザなどを微小タイル形状に切り出すなどして、光信号を放射する第１微小タイル状素子を設けることができる。ここで、面発光レーザは、化合物半導体からなるものであるので、シリコンと格子整合せず、エピタキシーなどの半導体プロセスによって直接にシリコン集積回路上に形成することが非常に困難である。そこで、一旦、ガリウム・ヒ素基板に面発光レーザを形成し、次いで、その面発光レーザを微小タイル形状にチップ化することで、第１微小タイル状素子を設ける。このようにチップ化することで、シリコンなどの基板上の任意の位置に面発光レーザを配置することができる。
また、本発明によれば、第１微小タイル状素子としてＤＦＢレーザを用いることで、光信号の伝送効率をさらに上げることができ、上記の光散乱機構及び光反射機構の必要性を低減することができる。その理由は、ＤＦＢレーザが、面発光レーザ及びＬＥＤとは異なり、微小タイル形状の端部（側面）から基板平面と平行な方向にレーザ光を放射するからである。
【００２６】
また、本発明の光インターコネクション回路は、前記第２微小タイル状素子がフォトダイオード又はフォトトランジスタであることが好ましい。
本発明によれば、コンパクトで高感度な受光手段となる第２微小タイル状素子を構成することができる。
【００２７】
また、本発明の光インターコネクション回路は、前記第１微小タイル状素子に重ねて第３微小タイル状素子が設けられていることが好ましい。
本発明によれば、第１微小タイル状素子の発光量をモニタリングする機能、又は第１微小タイル状素子とは異なる波長の光信号を出力する機能などを第３微小タイル状素子に備えることで、より高機能な光インターコネクション回路を提供することができる。
【００２８】
また、本発明の光インターコネクション回路は、前記第３微小タイル状素子が前記第１微小タイル状素子の発光量を検出する手段と、該検出された発光量に基づいて前記第１微小タイル状素子の発光動作を制御する手段とを有することが好ましい。
本発明によれば、第１微小タイル状素子の発光量を第３微小タイル状素子で検出し、その検出値を第１微小タイル状素子の駆動回路へフィードバックさせることでＡＰＣ機能を持たせることが可能となり、安定した光データ伝送をすることができる。
【００２９】
また、本発明の光インターコネクション回路は、前記フォトダイオードがＭＳＭ型フォトダイオードであることが好ましい。
本発明によれば、ＭＳＭ型フォトダイオードで第２微小タイル状素子を構成することで、高速な光信号を検出することができ、より高速な光信号伝送をすることができる。
【００３０】
また、本発明の光インターコネクション回路は、前記微小タイル状素子が、発光素子を駆動する回路、発光素子を制御する回路、受光信号を増幅する回路のうちの少なくとも１つの回路を有することが好ましい。
本発明によれば、発光機能又は受光機能を有する微小タイル状素子が、光信号を生成する回路又は光信号を検出する回路などを備えることで、光インターコネクション回路をさらにコンパクト化することができる。
【００３１】
また、本発明の光インターコネクション回路は、前記微小タイル状素子が前記基板に設けられた電子回路と電気的に接続されていることが好ましい。
本発明によれば、基板に設けられた集積回路などの電子回路についての信号伝送を光インターコネクション回路によって高速化することができ、コンパクトでありながら従来よりも高速な集積回路を提供することができる。
また、本発明によれば、例えば、基板に設けられた平面ディスプレイなどの走査信号を光インターコネクション回路によって高速に伝送することができ、平面ディスプレイ装置における画面の大型化及び高品位化を促進することができる。
【００３２】
また、本発明の光インターコネクション回路は、前記微小タイル状素子が液滴吐出方式を用いて設けられたものからなることが好ましい。
本発明によれば、所望の機能を有する微小タイル状素子を低コストで製造することができ、安価な光インターコネクション回路を提供することができる。
【００３３】
また、本発明の光インターコネクション回路は、前記微小タイル状素子がフォトリソグラフィ法を用いて設けられたものからなることが好ましい。
本発明によれば、一般的に製造装置を用いて微小タイル状素子を製造することができ、簡易に光インターコネクション回路を提供することができる。
【００３４】
本発明の光インターコネクション回路の製造方法は、集積回路または電子回路が形成された基板を用意する工程と、
上層に犠牲層を有しさらに該犠牲層の上層に機能層を有する半導体基板を用意する処理と、
前記機能層に複数の半導体デバイスを形成する処理と、
前記複数の半導体デバイスを各々分割し、深さが前記犠牲層に達する分離溝を、前記機能層側から前記半導体基板を分割することなく該半導体基板に形成する処理と、
前記分離溝を形成した後に、前記機能層及び前記複数の半導体デバイスに転写フィルムを貼り付ける処理と、
前記分離溝にエッチング液を注入し、前記犠牲層を選択的にエッチングし前記半導体基板から前記機能層及び前記複数の半導体デバイスを切り離す処理と、を含み、
前記機能層に複数の半導体デバイスを形成する処理が、前記半導体デバイスとして発光機能を有する第１の半導体デバイスを形成する処理と、前記半導体デバイスとして受光機能を有する第２の半導体デバイスを形成する処理と、を有している、工程と、
前記第１の半導体デバイスが前記基板の所定の位置にくるように前記転写フィルムを移動する工程と、
前記基板の前記所定の位置に、前記第１の半導体デバイスを前記転写フィルム越しに押し付け接着剤を介して接着する工程と、
前記第１の半導体デバイスと前記基板に形成された前記集積回路または前記電子回路とを電気的に接続する第１の配線を形成する工程と、
前記基板の前記所定の位置に、前記第２の半導体デバイスを前記転写フィルム越しに押し付け接着剤を介して接着する工程と、
前記第２の半導体デバイスと前記基板に形成された前記集積回路または前記電子回路とを電気的に接続する第２の配線を形成する工程と、
前記第１の半導体デバイスの発光部、前記第２の半導体デバイスの受光部および前記基板に接し、かつ前記第１の半導体デバイスの発光部と前記第２の半導体デバイスの受光部とを少なくとも被うことにより、前記第１の半導体デバイスと前記第２の半導体デバイスとを光学的に接続する光導波路を、前記基板上に形成する工程と、
を有することを特徴とする。
また、本発明の光インターコネクション回路の製造方法は、基板上に複数の微小タイル状素子を接着し、少なくとも２つの該微小タイル状素子を繋ぐように該基板上に光導波路材を設けることを特徴とする。
本発明によれば、微小タイル状素子間において光信号を送受信する光インターコネクション回路を、簡易に製造することができる。
【００３５】
また、本発明の光インターコネクション回路の製造方法は、前記第１の半導体デバイスを、光信号を放射する第１微小タイル状素子とし、前記第２の半導体デバイスを、前記光信号を受信する第２微小タイル状素子とし、前記光導波路を、前記第１の半導体デバイスから放射された光信号を前記第２の半導体デバイスまで伝播させるように形成するのが好ましい。すなわち、前記微小タイル状素子が、光信号を放射する第１微小タイル状素子と該光信号を受信する第２微小タイル状素子とからなり、前記光導波路材は、前記第１微小タイル状素子から放射された光信号を前記第２微小タイル状素子まで伝播させるように設けることが好ましい。
本発明によれば、半導体レーザなどの発光素子を微小なタイル形状に形成して第１微小タイルを設け、フォトダイオードなどの受光素子を微小なタイル形状に形成して第２微小タイルを設け、その第１微小タイル状素子と第２微小タイル状素子を接着剤などを用いて基板上の任意の位置に簡易に接着することができる。
そして、第１微小タイル状素子から第２微小タイル状素子へ光信号を送信することができる。ここで、例えば、フレキシブルテープ（フィルム）の片方面に微小タイル状素子を仮接着することでハンドリングすることで、ハンドリングできる微小タイル状素子（半導体素子）のサイズを従来の実装技術のものよりも小さくすることができ、その微小タイル状素子を簡易にかつ精密な位置にハンドリングすることができる。
また、微小タイル状素子は化合物半導体でもシリコン半導体でもよく、微小タイル状素子が接合される基板はシリコン半導体基板でも化合物半導体基板でもその他の物質でもよい。そこで、本発明によれば、シリコン半導体基板（集積回路基板など）又はガラス基板（平面ディスプレイ装置など）上に、ガリウム・ヒ素製の面発光レーザ又はフォトダイオードなどを形成するというように、微小タイル状素子を当該微小タイル状素子とは材質の異なる基板上に形成して光インターコネクション回路を構成することが可能となる。また、半導体基板上で微小タイル状素子をなす半導体素子を完成させてから微小タイル形状に切り離すので、光インターコネクション回路を作成する前に、予め微小タイル状素子をテストして選別することが可能となる。
【００３６】
また、本発明の光インターコネクション回路の製造方法は、前記光導波路材について、光硬化樹脂を前記基板及び微小タイル状素子にコーティングし、その後、所望のパターン領域にのみ光を照射することでパターニングして設けることが好ましい。
本発明によれば、所望形状の光導波路材からなる光導波路を従来からある製造装置を用いて簡易に形成することができる。
【００３７】
また、本発明の光インターコネクション回路の製造方法は、前記光導波路材について、所望の樹脂を前記基板及び微小タイル状素子にコーティングし、その後、フォトリソグラフィ法を用いて所望の形状にパターニングすることで設けることが好ましい。
本発明によれば、例えば、基板にコーティングされた樹脂を、レジストなどをマスクとしてドライ又はウェットエッチングすることで、所望形状の光導波路材からなる光導波路を簡易に形成することができる。
【００３８】
また、本発明の光インターコネクション回路の製造方法は、前記コーティングは、スピンコート法、ロールコート法及びスプレイコート法のうちの一つの方法を用いて行うことが好ましい。
本発明によれば、各種のコーティング法のうちの任意のコーティング法を用いて光導波路材からなる光導波路を形成することができる。
【００３９】
また、本発明の光インターコネクション回路の製造方法は、前記光導波路材が液滴吐出方式を用いて設けられることが好ましい。
本発明によれば、任意の形状の光導波路材からなる光導波路を液滴吐出方式により簡易に形成することができる。また、液滴吐出方式を用いることにより、製造工程において浪費する光導波路材の量を削減することができる。
【００４０】
また、本発明の光インターコネクション回路の製造方法は、前記光導波路材が、前記基板の平面上及び前記微小タイル状素子の表面に所望パターンの撥液領域と親液領域を設け、その後、該基板の平面上及び微小タイル状素子に前記液滴吐出方式により樹脂を吐出することで設けることが好ましい。
本発明によれば、基板に所望パターンの撥液領域と親液領域を設け、その親液領域に樹脂を吐出することで、より精密な形状に光導波路材からなる光導波路を形成することができる。
【００４１】
また、本発明の光インターコネクション回路の製造方法は、前記光導波路材がスタンパを用いたパターン転写法により設けられることが好ましい。
本発明によれば、パターン転写法により所望形状の光導波路材からなる光導波路を簡易に形成することができる。
【００４２】
また、本発明の光インターコネクション回路の製造方法は、前記光導波路材が印刷法を用いて設けられることが好ましい。
本発明によれば、印刷法により所望形状の光導波路材からなる光導波路を簡易に形成することができる。
【００４３】
また、本発明の光インターコネクション回路の製造方法は、前記光導波路材がスリット状の隙間から液状の樹脂を吐出するスリットコート法を用いて設けられることが好ましい。
本発明によれば、スリットコート法により所望形状の光導波路材からなる光導波路を簡易に形成することができる。
【００４４】
また、本発明の光インターコネクション回路の製造方法は、前記微小タイル状素子が液滴吐出方式を用いて設けられることが好ましい。
本発明によれば、微小タイル状素子を形成するための材料の必要量を低減することができ、安価な光インターコネクション回路を提供することができる。
【００４５】
また、本発明の光インターコネクション回路の製造方法は、前記微小タイル状素子がフォトリソグラフィ法を用いて設けられることが好ましい。
本発明によれば、一般的に製造装置を用いて微小タイル状素子を製造することができ、簡易に光インターコネクション回路を製造することができる。
【００４６】
本発明の電気光学装置は、前記光インターコネクション回路を備えたことを特徴とする。
本発明によれば、例えば、平面ディスプレイなどの走査信号を光インターコネクション回路によって伝送することで、高速に走査信号を伝送することができ、平面ディスプレイ装置における画面の大型化及び高品位化を実現することができる。
【００４７】
本発明の電子機器は、前記光インターコネクション回路を備えたことを特徴とする。
本発明によれば、例えば、集積回路に本発明の光インターコネクション回路を適用することで、高速に信号処理することができかつコンパクトな電子機器を安価に提供することができる。
また、本発明によれば、例えば、表示装置に光インターコネクション回路を適用することで、高品位な画像を表示することができる電子機器を安価に提供することができる。
【００４８】
【発明の実施の形態】
以下、本発明に係る光インターコネクション回路について、図面を参照して説明する。
（第１実施形態）
図１は本発明の第１実施形態に係る光インターコネクション回路を示し、（ａ）は概略断面図であり、（ｂ）は概略平面図である。本実施形態に係る光インターコネクション回路は、基板１０の表面に接着された第１微小タイル状素子２１及び第２微小タイル状素子２２と、第１微小タイル状素子２１と第２微小タイル状素子２２を繋ぐように基板１０の表面に形成された光導波路材からなる光導波路３０とからなるものである。光導波路材としては、透明樹脂あるいはゾルゲルガラスを適用することができる。基板１０としては、ガラスエポキシ、セラミック、プラスチック、ポリイミド、シリコン又はガラスなど任意のものを適用することができる。
【００４９】
第１微小タイル状素子２１及び第２微小タイル素子２２は、微小なタイル形状の半導体デバイス（微小タイル状素子）である。この微小タイル状素子は、例えば、厚さが２０μｍ以下であり、縦横の大きさが数十μｍから数百μｍの板状部材である。微小タイル状素子の製造方法については、後で詳細に説明する。
【００５０】
第１微小タイル状素子２１は、発光機能をもつ発光部２１ａを備えている。第２微小タイル状素子２２は、受光機能をもつ受光部２２ｂを備えている。そして光導波路３０をなす光導波路材は、少なくとも第１微小タイル状素子２１の発光部２１ａと第２微小タイル状素子２２の受光部２２ｂを被うように形成されている。
【００５１】
このように構成により、第１微小タイル状素子２１の発光部２１ａから放射された光は、光導波路３０を伝播し、第２微小タイル状素子２２の受光部２２ｂに到達する。そこで、発光部２１ａの発光動作を制御して光信号を発光部２１ａから放射すると、その光信号が光導波路３０を伝播し、光導波路３０を伝播してきた光信号を受光部２２ｂが検出することができる。
【００５２】
また、第１微小タイル状素子２１から放射された光信号は、光導波路３０を伝播して第２微小タイル状素子２２に入射するとともに、第２微小タイル状素子２２の上を通過する。これにより、１個の第１微小タイル状素子２１から複数個の第２微小タイル状素子２２へ略同時に光信号を送信することができる。ここで、第２微小タイル状素子２２の厚さを２０μｍ以下とすることにより、基板との段差が十分小さくなるため、図１のように段差を乗り越えて連続的に光導波路３０を形成できる。段差部において連続的に光導波路３０を形成しても、段差が小さいため、散乱などの光の伝達損失はほとんど無視できる。そのため段差部に段差緩和のための特別な構造や光学素子を必要としない。よって低コストかつ簡便に作製できる。また、光導波路３０をなす光導波路材の厚さを数十μｍ以下にすることができる。
【００５３】
第１微小タイル状素子２１は、例えば、ＬＥＤ、ＶＣＳＥＬ（面発光レーザ）又は電界吸収変調器内蔵のＤＦＢ（Distributed Feedback）レーザを備えるものとする。発光デバイスとして、ＬＥＤはもっとも構造が単純で作製が容易であるが、光信号の変調速度が数百Ｍｂｐｓ程度と遅い。これに対してＶＣＳＥＬは、１０Ｇｂｐｓを超える非常に高速な変調が可能であるうえ、しきい値電流が小さく発光効率が高いので低消費電力で駆動できる。ＤＦＢレーザは、変調速度は１Ｇｂｐｓ程度と面発光レーザには及ばないものの、微小タイル形状の端部から基板１０の平面と平行な方向、すなわち光導波路３０に沿った方向へレーザ光を出射するため、面発光レーザより効率よく光信号を伝播することができる。
【００５４】
第２微小タイル状素子２２は、例えば、フォトダイオード又はフォトトランジスタを備えるものとする。ここで、フォトダイオードとしては、ＰＩＮ型フォトダイオード、ＡＰＤ（アバランシェフォトダイオード）、ＭＳＭ型フォトダイオードを用途に応じて選ぶことができる。ＡＰＤは、光感度、応答周波数ともに高い。ＭＳＭ型フォトダイオードは、構造が単純で増幅用トランジスタとともに集積化しやすい。
【００５５】
また、受光素子からなる第３微小タイル状素子（図示せず）を第１微小タイル状素子２１に重ねるように形成することもできる。こうすれば第１微小タイル状素子２１の発光量を第３微小タイル状素子でモニタし、その値を第１微小タイル状素子２１へフィードバックさせることでＡＰＣ機能を持たせることが可能となり、安定した光データ伝送を実現できる。あるいは第１微小タイル状素子２１そのものにＡＰＣ機能を内蔵させてもよい。また、第２微小タイル状素子２２は、検出した信号を増幅する回路などを備えることが望ましい。こうすることにより、装置をさらに高性能化することができる。
【００５６】
そして、第１微小タイル状素子２１及び第２微小タイル状素子２２は、基板１０に設けられた集積回路、又はＥＬ表示回路、プラズマディスプレイ、液晶表示回路などの電子回路（図示せず）と電気的に接続されている。これにより、集積回路などからなるコンピュータシステムをコンパクトでありながら従来よりも高速にすることができる。また、基板１０に設けられた平面ディスプレイなどの走査信号を本実施形態の光インターコネクション回路によって高速に伝送することができ、平面ディスプレイ装置における画面の大型化及び高品位化を促進することができる。
【００５７】
図１においては、第１微小タイル状素子２１と第２微小タイル状素子２２がそれぞれ一つづつ、一本の光導光路３０に結合されているが、第２微小タイル状素子２２の個数は複数個であってもよい。この場合、一つの第１微小タイル状素子２１（発光素子）から送信された光信号は、一本の光導光路３０を伝播して、複数の第２微小タイル状素子２２で同時に検出されることができる。これは一対多のバスラインと同じである。
また第１微小タイル状素子２１と第２微小タイル状素子２２ともに複数個であってもよい。ここで、各第１微小タイル状素子２１は、放射する光の波長が異なるものとしてもよい。また、各第２微小タイル状素子２２は、少なくとも１つの第１微小タイル状素子２１が放射する光の波長に対応して、波長選択機能をもつ受光手段であることが好ましい。これらにより、複数の第１微小タイル状素子２１からそれぞれ送信された複数の光信号が、１つの光導波路３０を同時に伝播して、複数の第２微小タイル素子２２それぞれに検出されることができる。したがって、複数の光信号を並列に送受信することができるバスを、簡易に構成することができる。
【００５８】
また、光導波路３０は、図１においては直線状に形成されているが、曲線状に形成したり複数に分岐させることもできる。また、ループ状に形成してもかまわない。また、複数のタイル状素子を覆うようにシート状に形成してもよい。もちろん一つの基板１０の表面に複数の組の第１微小タイル状素子２１と第２微小タイル状素子２２及び光導波路３０を形成してもかまわない。さらに、基板１０の表裏両面に第１微小タイル状素子２１と第２微小タイル状素子２２及び光導波路３０を形成することもできる。
【００５９】
（第２実施形態）
次に、本発明の第２実施形態に係る光インターコネクション回路について図２から図５を参照して説明する。本実施形態は、第１微小タイル状素子２１及び第２微小タイル状素子２２の近傍の光導波路３０において、光を散乱する光散乱機構を備えている点が第１実施形態と異なる。図２は本発明の第２実施形態に係る光インターコネクション回路の一例を示す概略側面図である。
【００６０】
本光インターコネクション回路は、光導波路３０をなす光導波路材における第１微小タイル状素子２１及び第２微小タイル状素子２２の近傍に、光散乱機構３１ａをなす光散乱粒子が分散されている。光散乱粒子としては、例えばシリカ粒子、ガラス粒子又は金属粒子などを用いる。この光散乱機構３１ａを備えた光導波路３０は、例えばディスペンサあるいはインクジェットノズルなどから液滴を吐出する液滴吐出方式を用いる。具体的には、あるインクジェットノズルなどから液状の光導波路材（樹脂など）を所定部位に吐出するとともに、他のインクジェットノズルなどから光散乱粒子を含んだ液状の光導波路材を所定部位に吐出することで、光散乱機構３１ａを備えた光導波路３０を形成する。
【００６１】
また、光導光路３０の構成材料としては、樹脂の他にゾルゲルガラスを適用することができる。ゾルゲルガラスの製法は、金属アルコキシドに酸を加えて加水分解した溶液などを所定部位に塗布し、熱などのエネルギーを加えてガラス化するものである。
【００６２】
図３は第２実施形態に係る光インターコネクション回路の他の例を示す概略側面図である。本光インターコネクション回路の光散乱機構３１ａ’は、光散乱粒子を分散した樹脂又はガラスがドーム状に形成したドーム状光散乱機構である。この光散乱機構３１ａ’（ドーム状光散乱機構）を覆うように光導光路３０が形成されている。この光散乱機構３１ａ’は、図２に示す光散乱機構３１ａよりも、その大きさ及び形状などが制御しやすいので、光導波路３０と第１微小タイル状素子２１又は第２微小タイル状素子２２との光結合効率の容易な調整が可能となる。
【００６３】
次に、光散乱機構３１ａ’の製造方法について説明する。まず、インクジェット又はディスペンサなどを用い、光散乱粒子を含んだ液状の樹脂又は珪酸エチルなどの金属アルコキシドに酸を加え加水分解した溶液などを基板１０の所定部位にドーム状に塗布する。次いで、その塗布した部位に熱などのエネルギーを加えてかかる溶液を硬化又はガラス化する。このようにしてドーム状の光散乱機構３１ａ’を第１微小タイル状素子２１又は第２微小タイル状素子２２の上に形成する。次いで、ドーム状の光散乱機構３１ａ’を覆うように透明樹脂又はゾルゲルガラスで線状の光導光路３０を形成する。
【００６４】
図４は第２実施形態に係る光インターコネクション回路の他の例を示す概略側面図である。本光インターコネクション回路の光散乱機構３１ｂは、光導波路３０をなす光導波路材の表面に凹凸を設けた構成としている。この光散乱機構３１ｂも第１微小タイル状素子２１及び第２微小タイル状素子２２の近傍に設けられている。ここで、光散乱機構３１ｂをなす凹凸は、エンボス加工又はスタンパ転写などで形成する。
【００６５】
図５は第２実施形態に係る光インターコネクション回路の他の例を示し、（ａ）は概略側面図であり、（ｂ）は概略平面図である。本光インターコネクション回路の光散乱機構３１ｃは、光導波路３０をなす線状の光導波路材の線幅及び高さを変化させた構成としている。すなわち、光導波路３０において、第２微小タイル状素子２２の受光部２２ｂの近傍について光導波路材の線幅及び高さを小さく絞っている。
【００６６】
光散乱機構３１ｃを備えた光導波路３０の製造方法について次に説明する。先ず、基板１０の表面の所望位置に第１微小タイル状素子２１及び第２微小タイル状素子２２を接着する。次いで、基板１０の表面全体、並びに第１微小タイル状素子２１及び第２微小タイル状素子２２の表面全体に撥液処理を施す。次いで、撥液処理した面における光導波路３０を設ける領域に親液処理を施す。ここで、親液処理を施す領域は、線状であって第２微小タイル状素子２２の受光部２２ｂの近傍について線幅を絞ったパターンとする。なお、親液処理としては、例えば紫外線を照射することで行う。
【００６７】
次いで、親液処理した領域内に、インクジェットノズルなどから液状の光導波路材を滴下する。すると、かかる滴下された光導波路材は、親液処理された領域において濡れ広がる作用を受け、撥液処理された領域からは弾き出される作用を受け、また表面張力なども作用する。そこでかかる光導波路材は、図５に示すような受光部２２ｂの近傍で線幅が絞られた形状となる。
【００６８】
上記のように、光導波路３０における第１微小タイル状素子２１の近傍に光散乱機構３１ａ，３１ｂ，３１ｃを設けることにより、第１微小タイル状素子２１から放射された光信号がその光散乱機構３１ａ，３１ｂ，３１ｃで散乱され、光導波路全体に効率よく光信号を伝播させることができる。また、第２微小タイル状素子２２の近傍に光散乱機構３１ａ，３１ｂ，３１ｃを設けることで、光導波路３０を伝播してきた光信号が第２微小タイル状素子２２の近傍で散乱され、光信号を第２微小タイル状素子２２に効率よく入射させることができる。
【００６９】
（第３実施形態）
次に、本発明の第３実施形態に係る光インターコネクション回路について図６から図８を参照して説明する。本実施形態は、光導波路３０における第１微小タイル状素子２１及び第２微小タイル状素子２２の近傍、又は光導波路３０の端部に、光を反射する光反射機構を備える点が第１及び第２実施形態と異なる。図６は、本発明の第３実施形態に係る光インターコネクション回路の一例を示し、（ａ）は概略側面図であり、（ｂ）は概略平面図である。
【００７０】
例えば、光導波路３０をなす光導波路材の表面に金属膜を形成することで光反射機構３２ａ，３２ｂを設ける。また、光導波路３０をなす光導波路材の表面に金属微粒子を含む塗料を塗布することで光反射機構３２ａ，３２ｂを設けてもよい。金属微粒子としては、銀、アルミニウム、マグネシウム、銅、ニッケル、チタン、クロム、亜鉛などの微粒子を適用することができる。光反射機構３２ａ，３２ｂをなす金属膜の形成及び金属微粒子を含む塗料の塗布は、インクジェットノズルなどから塗料などを吐出することで行ってもよい。また、光反射機構３２ａ又は光反射機構３２ｂは、光導光路３０の全体に施してもかまわない。
【００７１】
このような構成にすることにより、第１微小タイル状素子２１から放射された光信号が光反射機構３２ａで光導波路３０に沿う方向に反射され、その光信号の一部が光反射機構３２ｂで第２微小タイル状素子２２の方向に反射される。したがって、本実施形態によれば、光信号を効率よく伝播させることができる。
【００７２】
図７は第３実施形態に係る光インターコネクション回路の他の例を示し、（ａ）は概略側面図であり、（ｂ）は概略平面図である。本光インターコネクション回路の光反射機構３２ｃは、反射面を有する反射板が光導波路３０の端部に貼り付けられた構成となっている。ここで、光反射機構３２ｃの反射面は、基板１０の表面に対して例えば４５度の角度をもつように設けられている。
【００７３】
また、本光インターコネクション回路では、２本の平行な光導波路３０ａ，３０ｂが設けられている。そして、光反射機構３２ｃは、２本の光導波路３０ａ，３０ｂの一方端に設けら、光導波路３０ａ，３０ｂに共用される１枚の共通反射板となっている。そこで、２つの第１微小タイル状素子２１からそれぞれ放射された光信号は、光反射機構３２ｃによってそれぞれ光導波路３０ａ，３０ｂに沿う方向に反射される。したがって、本実施形態によれば、光信号を効率よく伝播させることができるとともに、効率よく光インターコネクション回路を製造することができる。
なお、図７に示す形態では、２本の光導波路３０ａ，３０ｂに共通の光反射機構３２ｃを設けたが、３本以上の光導波路に共通の光反射機構３２ｃを設けてもよい。
【００７４】
図８は第３実施形態に係る光インターコネクション回路の他の例を示し、（ａ）は概略側面図であり、（ｂ）は概略平面図である。本光インターコネクション回路の光反射機構３２ｄ，３２ｅは、グレーティングを施した板状の光学部品（グレーティング部品）である。光反射機構３２ｄは第１微小タイル状素子２１に被さるように、光反射機構３２ｅは第２微小タイル状素子２２に被さるように、光導波路３０上に設置されている。
【００７５】
ここで、光導波路３０ａと光導波路３０ｂの間隔が比較的大きい場合は、図８に示すように各光導波路３０ａ，３０ｂに別個に光反射機構３２ｅを取り付ける。光導波路３０ａと光導波路３０ｂが接近しておりほぼ平行に配置されている場合は、図８に示すように光導波路３０ａ，３０ｂに共通な光反射機構３２ｄを取り付けてもよい。
【００７６】
上記図２から図８に示す光散乱機構及び光反射機構は、互いに組み合わせて用いるとより効果的である。
【００７７】
（製造方法）
次に、上記実施形態に係る光インターコネクション回路における光導波路３０の製造方法について、図９から図１２を参照して説明する。図９は光導波路３０の製造方法を示す模式側面図である。
【００７８】
先ず、基板１０の上面に上記第１微小タイル状素子及び第２微小タイル状素子を接着しておく。その後、光導波路３０の製造工程に入る。そして、図９（ａ）に示すように、基板１０の上面と第１微小タイル状素子及び第２微小タイル状素子（図示せず）の上面の全体に、液状の光硬化樹脂３０ｃをコーティングする。このコーティングは、スピンコート法、ロールコート法、スプレイコート法などで行う。
【００７９】
次いで液状の光硬化樹脂３０ｃに対して、所望パターンのマスクを介して紫外線（ＵＶ）を照射する。これにより、液状の光硬化樹脂３０ｃにおける所望領域だけが硬化しパターニングされる。そして、硬化していない樹脂を洗浄などにより除去することで、図９（ｂ）に示すように、硬化された光導波路材からなる光導波路３０ｄが形成される。
【００８０】
図１０は光導波路３０の製造方法についての他の例を示す模式側面図である。先ず、基板１０の上面に上記第１微小タイル状素子及び第２微小タイル状素子を接着しておく。その後、光導波路３０の製造工程に入る。そして、図１０（ａ）に示すように、基板１０の上面と第１微小タイル状素子及び第２微小タイル状素子（図示せず）の上面全体に樹脂３０ｅをコーティングして硬化させる。このコーティングは、スピンコート法、ロールコート法、スプレイコート法などで行う。次いで、樹脂３０ｅにおける所望領域にレジストマスク４１を形成する。このレジストマスク４１の形成領域は光導波路３０を形成する領域と同じである。
【００８１】
次いで、図１０（ｂ）に示すように、レジストマスク４１の上から基板１０全体についてドライエッチング又はウエットエッチングを施し、レジストマスク４１の下以外にある樹脂ｅを除去する。このようにフォトリソパターニングして、レジストマスク４１を除去することで、光導波路材からなる光導波路３０ｆが形成される。
【００８２】
図１１は光導波路３０の製造方法についての他の例を示す模式側面図である。先ず、基板１０の上面に上記第１微小タイル状素子及び第２微小タイル状素子を接着しておく。その後、光導波路３０の製造工程に入る。そして、基板１０の上面と第１微小タイル状素子及び第２微小タイル状素子（図示せず）の上面全体に、撥液処理を施して撥液表面５１を設ける。
【００８３】
次いで、図１１（ａ）に示すように、撥液表面５１における所望パターン領域に紫外線を照射することなどして、撥液表面５１のなかに所望パターンの親液表面５２を設ける。次いで、図１１（ｂ）に示すように、親液表面５２のなかに、インクジェットノズルまたはディスペンサなどから液状の光導波路材３０ｇを滴下する。光導波路材３０ｇとしては、透明樹脂又はゾルゲルガラスを用いる。そして、基板１０上に滴下された光導波路材３０ｇを硬化させることで、光導波路材からなる光導波路３０ｈが形成される。
ゾルゲルガラスで光導波路３０ｇを形成する場合は、金属アルコキシドに酸を加えて加水分解した溶液などをインクジェットノズルまたはディスペンサなどから親液表面５２に滴下する。次いで、滴下した溶液に熱などのエネルギーを加えてガラス化し光導波路３０ｈとする。
【００８４】
図１２は光導波路３０の製造方法についての他の例を示す模式側面図である。先ず、基板１０の上面に上記第１微小タイル状素子及び第２微小タイル状素子を接着しておく。その後、光導波路３０の製造工程に入る。そして、図１２（ａ）に示すように、基板１０の上面並びに第１微小タイル状素子及び第２微小タイル状素子の上面であって、光導波路３０を設けようとする領域を被うように、液状の樹脂３０ｉを塗布する。
【００８５】
次いで、光導波路３０のパターン形状５２をもつ型であるスタンパ５１を、基板１０の上方から基板１０の表面に押し付ける。次いで、図１２（ｂ）に示すように、基板１０の表面からスタンパ５１を持ち上げる。これらにより、スタンパ５１を用いたパターン転写法により、基板１０上に所望パターン形状の光導波路材からなる光導波路３０ｊが形成される。
【００８６】
光導波路３０の製造方法は、上記図９から図１２に示す方法以外に、次に述べる方法を用いてもよい。例えば、スクリーン印刷又はオフセット印刷などの印刷法を用いて、光導波路３０をなす光導波路材を設けてもよい。また、スリット状の隙間から液状の樹脂を吐出するスリットコート法を用いて、光導波路３０をなす光導波路材を設けてもよい。スリットコート法としては、毛細管現象を用いて樹脂などの所望部材を基板１０に塗布する手法を採用してもよい。
【００８７】
（微小タイル状素子の製造方法）
次に、上記第１微小タイル状素子２１及び第２微小タイル状素子２２をなす微小タイル状素子の製造方法について図１３から図２２を参照して説明する。本製造方法では、微小タイル状素子としての化合物半導体デバイス（化合物半導体素子）を基板となるシリコン・ＬＳＩチップ上に接合する場合について説明するが、半導体デバイスの種類及びＬＳＩチップの種類に関係なく本発明を適用することができる。なお、本実施形態における「半導体基板」とは、半導体物資から成る物体をいうが、板形状の基板に限らず、どのような形状であっても半導体物資であれば「半導体基板」に含まれる。
【００８８】
＜第１工程＞
図１３は微小タイル状素子の製造方法の第１工程を示す概略断面図である。図１３において、基板１１０は、半導体基板であり、例えばガリウム・ヒ素化合物半導体基板とする。基板１１０における最下位層には、犠牲層１１１を設けておく。犠牲層１１１は、アルミニウム・ヒ素（ＡｌＡｓ）からなり、厚さが例えば数百ｎｍの層である。
例えば、犠牲層１１１の上層には機能層１１２を設ける。機能層１１２の厚さは、例えば１μｍから１０（２０）μｍ程度とする。そして、機能層１１２において半導体デバイス（半導体素子）１１３を作成する。半導体デバイス１１３としては、例えば発光ダイオード（ＬＥＤ）、面発光レーザ（ＶＣＳＥＬ）、フォトダイオード（ＰＤ）、ＤＦＢレーザなどが挙げられる。これらの半導体デバイス１１３は、何れも基板１１０上に多層のエピタキシャル層を積層して素子が形成されたものである。また、各半導体デバイス１１３には、電極も形成し、動作テストも行う。
【００８９】
＜第２工程＞
図１４は微小タイル状素子の製造方法の第２工程を示す概略断面図である。本工程においては、各半導体デバイス１１３を分割するように分離溝１２１を形成する。分離溝１２１は、少なくとも犠牲層１１１に到達する深さをもつ溝とする。例えば、分離溝の幅及び深さともに、１０μｍから数百μｍとする。また、分離溝１２１は、後述するところの選択エッチング液が当該分離溝１２１を流れるように、行き止まりなく繋がっている溝とする。さらに、分離溝１２１は、碁盤のごとく格子状に形成することが好ましい。
また、分離溝１２１相互の間隔を数十μｍから数百μｍとすることで、分離溝１２１によって分割・形成される各半導体デバイス１１３のサイズを、数十μｍから数百μｍ四方の面積をもつものとする。分離溝１２１の形成方法としては、フォトリソグラフィとウェットエッチングによる方法、またはドライエッチングによる方法を用いる。また、クラックが基板に生じない範囲でＵ字形溝のダイシングで分離溝１２１を形成してもよい。
【００９０】
＜第３工程＞
図１５は微小タイル状素子の製造方法の第３工程を示す概略断面図である。本工程においては、中間転写フィルム１３１を基板１１０の表面（半導体デバイス１１３側）に貼り付ける。中間転写フィルム１３１は、表面に粘着剤が塗られたフレキシブルな帯形状のフィルムである。
【００９１】
＜第４工程＞
図１６は微小タイル状素子の製造方法の第４工程を示す概略断面図である。本工程においては、分離溝１２１に選択エッチング液１４１を注入する。本工程では、犠牲層１１１のみを選択的にエッチングするために、選択エッチング液１４１として、アルミニウム・ヒ素に対して選択性が高い低濃度の塩酸を用いる。
【００９２】
＜第５工程＞
図１７は微小タイル状素子の製造方法の第５工程を示す概略断面図である。本工程においては、第４工程での分離溝１２１への選択エッチング液１４１の注入後、所定時間の経過により、犠牲層１１１のすべてを選択的にエッチングして基板１１０から取り除く。
【００９３】
＜第６工程＞
図１８は微小タイル状素子の製造方法の第６工程を示す概略断面図である。第５工程で犠牲層１１１が全てエッチングされると、基板１１０から機能層１１２が切り離される。そして、本工程において、中間転写フィルム１３１を基板１１０から引き離すことにより、中間転写フィルム１３１に貼り付けられている機能層１１２を基板１１０から引き離す。
これらにより、半導体デバイス１１３が形成された機能層１１２は、分離溝１２１の形成及び犠牲層１１１のエッチングによって分割されて、所定の形状（例えば、微小タイル形状）の半導体素子（上記実施形態の「微小タイル状素子」）とされ、中間転写フィルム１３１に貼り付け保持されることとなる。ここで、機能層の厚さが例えば１μｍから８μｍ、大きさ（縦横）が例えば数十μｍから数百μｍであるのが好ましい。
【００９４】
＜第７工程＞
図１９は微小タイル状素子の製造方法の第７工程を示す概略断面図である。本工程においては、（微小タイル状素子１６１が貼り付けられた）中間転写フィルム１３１を移動させることで、最終基板１７１の所望の位置に微小タイル状素子１６１をアライメントする。ここで、最終基板１７１は、例えば、シリコン半導体（図１における基板１０）からなり、ＬＳＩ領域１７２が形成されている。また、最終基板１７１の所望の位置には、微小タイル状素子１６１を接着するための接着剤１７３を塗布しておく。
【００９５】
＜第８工程＞
図２０は微小タイル状素子の製造方法の第８工程を示す概略断面図である。本工程においては、最終基板１７１の所望の位置にアライメントされた微小タイル状素子１６１を、中間転写フィルム１３１越しに裏押しピン１８１で押しつけて最終基板１７１に接合する。ここで、所望の位置には接着剤１７３が塗布されているので、その最終基板１７１の所望の位置に微小タイル状素子１６１が接着される。
【００９６】
＜第９工程＞
図２１は微小タイル状素子の製造方法の第９工程を示す概略断面図である。本工程においては、中間転写フィルム１３１の粘着力を消失させて、微小タイル状素子１６１から中間転写フィルム１３１を剥がす。
中間転写フィルム１３１の粘着剤は、紫外線（ＵＶ）又は熱により粘着力が消失するものにしておく。ＵＶ硬化性の粘着剤とした場合は、裏押しピン１８１を透明な材質にしておき、裏押しピン１８１の先端から紫外線（ＵＶ）を照射することで中間転写フィルム１３１の粘着力を消失させる。熱硬化性の接着剤とした場合は、裏押しピン１８１を加熱すればよい。あるいは第６工程の後で、中間転写フィルム１３１を全面紫外線照射するなどして粘着力を全面消失させておいてもよい。粘着力が消失したとはいえ実際には僅かに粘着性が残っており、微小タイル状素子１６１は非常に薄く軽いので中間転写フィルム１３１に保持される。
【００９７】
＜第１０工程＞
本工程は、図示していない。本工程においては、加熱処理などを施して、微小タイル状素子１６１を最終基板１７１に本接合する。
【００９８】
＜第１１工程＞
図２２は微小タイル状素子の製造方法の第１１工程を示す概略断面図である。本工程においては、微小タイル状素子１６１の電極と最終基板１７１上の回路を配線１９１により電気的に繋ぎ、一つのＬＳＩチップなど（光インターコネクション回路用の集積回路チップ）を完成させる。最終基板１７１としては、シリコン半導体のみならず、石英基板又はプラスチックフィルムを適用してもよい。
【００９９】
（応用例）
以下、本発明に係る光インターコネクション回路の応用例について説明する。第１の応用例としては、上記実施形態の光インターコネクション回路をオプトエレクトロニクス集積回路の信号伝送手段として用いる。オプトエレクトロニクス集積回路としては、例えばコンピュータが挙げられる。そして、ＣＰＵを形成する集積回路内での信号処理は電気信号を用いて行うが、ＣＰＵと記憶手段などの間でデータを伝送するバスに上記実施形態の光インターコネクション回路を適用する。
【０１００】
これらにより、本応用例によれば、簡易な構成でありながら、コンピュータの処理速度のボトルネックとなっているバスにおける信号伝達速度を従来よりも大幅に高めることが可能となる。
また、本応用例によれば、コンピュータなどを大幅に小型化することが可能となる。
【０１０１】
第２の応用例としては、電気光学装置である液晶ディスプレイ、プラズマディスプレイ又は有機ＥＬ（エレクトロ・ルミネッセンス）ディスプレイなどの平面ディスプレイ装置に上記実施形態の光インターコネクション回路を用いる。例えば、平面ディスプレイ装置における走査線に上記光インターコネクション回路を用いる。すると、走査信号を高速に伝送することができるので、平面ディスプレイ装置における画面の大型化及び高品位化を促進することができる。
また、平面ディスプレイ装置における金属配線パターンに重ねて光導波路３０を設けることにより、開口率を大きくすることができ、高品質な画像を表示することが可能となる。
【０１０２】
（電子機器）
上記実施形態の光インターコネクション回路を備えた電子機器の例について説明する。
図２３は、携帯電話の一例を示した斜視図である。図２３において、符号１０００は上記の光インターコネクション回路を用いた携帯電話本体を示し、符号１００１は上記の電気光学装置を用いた表示部を示している。
【０１０３】
図２４は、腕時計型電子機器の一例を示した斜視図である。図２４において、符号１１００は上記の光インターコネクション回路を用いた時計本体を示し、符号１１０１は上記の電気光学装置を用いた表示部を示している。
【０１０４】
図２５は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図２５において、符号１２００は情報処理装置、符号１２０２はキーボードなどの入力部、符号１２０４は上記の光インターコネクション回路を用いた情報処理装置本体、符号１２０６は上記の電気光学装置を用いた表示部を示している。
【０１０５】
図２３から図２５に示す電子機器は、上記実施形態の光インターコネクション回路又は電気光学装置を備えているので、表示品位に優れ、特に、高速応答で明るい大きな画面の表示部を備えた電子機器を実現することができる。また、上記実施形態の光インターコネクション回路を用いることによって、従来のものよりも電子機器を小型化することができる。さらにまた、上記実施形態の光インターコネクション回路を用いることによって、製造コストを従来のものよりも低減することができる。
【０１０６】
なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能であり、実施形態で挙げた具体的な材料や構成などはほんの一例に過ぎず適宜変更が可能である。
【図面の簡単な説明】
【図１】 本発明の第１実施形態に係る回路の概略図である。
【図２】 本発明の第２実施形態に係る回路の概略側面図である。
【図３】 本発明の第２実施形態に係る他の回路の概略側面図である。
【図４】 本発明の第２実施形態に係る他の回路の概略側面図である。
【図５】 本発明の第２実施形態に係る他の回路の概略図である。
【図６】 本発明の第３実施形態に係る回路の概略図である。
【図７】 本発明の第３実施形態に係る他の回路の概略図である。
【図８】 本発明の第３実施形態に係る他の回路の概略図である。
【図９】 本発明の実施形態に係る製造方法を示す模式側面図である。
【図１０】 本発明の実施形態の他の製造方法を示す模式側面図である。
【図１１】 本発明の実施形態の他の製造方法を示す模式側面図である。
【図１２】 本発明の実施形態の他の製造方法を示す模式側面図である。
【図１３】 微小タイル状素子の製法の第１工程を示す概略断面図である。
【図１４】 同上の製法の第２工程を示す概略断面図である。
【図１５】 同上の製法の第３工程を示す概略断面図である。
【図１６】 同上の製造方法の第４工程を示す概略断面図である。
【図１７】 同上の製造方法の第５工程を示す概略断面図である。
【図１８】 同上の製造方法の第６工程を示す概略断面図である。
【図１９】 同上の製造方法の第７工程を示す概略断面図である。
【図２０】 同上の製造方法の第８工程を示す概略断面図である。
【図２１】 同上の製造方法の第９工程を示す概略断面図である。
【図２２】 同上の製造方法の第１１工程を示す概略断面図である。
【図２３】 本実施形態の回路を備えた電子機器の一例を示す図である。
【図２４】 本実施形態の回路を備えた電子機器の一例を示す図である。
【図２５】 本実施形態の回路を備えた電子機器の一例を示す図である。
【符号の説明】
１０…基板、２１…第１微小タイル状素子、２１ａ…発光部、２２…第２微小タイル状素子、２２ｂ…受光部、３０，３０ａ，３０ｂ，３０ｄ，３０ｆ，３０ｈ，３０ｊ…光導波路、３１ａ，３１ａ’，３１ｂ，３１ｃ…光散乱機構、３２ａ，３２ｂ，３２ｃ，３２ｄ，３２ｅ…光反射機構
【発明の属する技術分野】
本発明は、光インターコネクション回路の製造方法に関する。
【０００２】
【従来の技術】
近年、平面ディスプレイ装置として、エレクトルルミネッセンスパネル（ＥＬＰ）、プラズマディスプレイパネル（ＰＤＰ）、液晶表示装置（ＬＣＤ）などが用いられている。これらの平面ディスプレイ装置は、大型化、大容量表示化に伴う信号の遅延などを解消するために、光を信号伝達に用いる技術が検討されている（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開平５−１００２４６号公報
【０００４】
また、コンピュータは、集積回路の内部構造の微細化により、ＣＰＵ内部の動作速度（動作クロック）が年々向上している。しかし、ＣＰＵと記憶装置などの周辺装置を繋ぐバスにおける信号伝達速度はほぼ限界に達しつつあり、コンピュータの処理速度のボトルネックとなっている。このバスにおける信号伝達を光信号で行うことができれば、コンピュータの処理速度の限界を著しく高めることが可能となる。
【０００５】
そして、光信号を用いてデータ伝達するには、光源から放射された光信号を所定の場所まで伝達して、受光素子などに入力する光伝送手段が必要になる。従来このような光伝送手段としては、光ファイバーを利用した技術、又は基板上に形成した光導波路を利用した技術がある。
【０００６】
【発明が解決しようとする課題】
しかしながら、光伝送手段として光ファイバーを利用した場合、発光素子及び受光素子などの光部品との接続が繁雑になり、その製造に多大なコスト及び時間がかかるとともに、光伝送手段の小型化が困難になるという問題がある。
【０００７】
これに対し、基板上に形成した光導波路を利用することによって、光伝送媒体と発光素子及び受光素子などとの接続を簡単にすることが考えられる。しかし、この光導波路に適した入出力構造が未だ見いだされていないのが現状であり、平面ディスプレイ装置又はコンピュータに適用できるほどの微細化及び製造容易化が図られた光伝送手段は実現されていない。
【０００８】
本発明は、上記事情に鑑みてなされたもので、信号伝達速度を高速化することができるとともに容易に微細化することができ、簡易に製造することができる光インターコネクション回路の製造方法の提供を目的とする。
【０００９】
【課題を解決するための手段】
上記した目的を達成するために本発明の光インターコネクション回路は、基板に取り付けられ発光機能又は受光機能を備えた少なくとも２つの微小タイル状素子と、少なくとも２つの前記微小タイル状素子同士を繋ぐように前記基板に形成された光導波路材を有してなる光導波路とを有することを特徴とする。
本発明によれば、発光機能を有する微小タイル状素子から放射された光信号が光導波路材を伝播して受光機能を有する微小タイル状素子に到達することができ、微小タイル状素子間で光信号の送受信を行うことができる。したがって、本発明によれば、非常に高速な信号伝送手段を簡易に実現することができる。また、微小タイル状素子を非常に小さな形状（例えば、数百μｍ四方以下の面積と数十μｍ以下の厚さをもつもの）にすることで、非常に微細な光信号伝送手段を簡易に製造することができる。本発明において、光導波路材としては、透明樹脂あるいはゾルゲルガラスを適用することができる。ゾルゲルガラスとは、ガラス成分を含む溶液を加熱するなどして固体ガラスに変質させたものである。
【００１０】
また、本発明の光インターコネクション回路は、少なくとも２つの前記微小タイル状素子は、前記基板の平面上に接着されているとともに、光信号を放射する第１微小タイル状素子と該光信号を受信する第２微小タイル状素子とからなり、前記光導波路の光導波路材は、前記第１微小タイル状素子の発光部及び前記第２微小タイル状素子の受光部を被うように、前記基板の平面上に形成されており、前記第１微小タイル状素子から放射された光信号を前記第２微小タイル状素子まで伝播させる機能を有することが好ましい。
本発明によれば、第１微小タイル状素子及び第２微小タイル状素子を接着剤などを用いて基板上の任意の位置に簡易に接着することができる。そして、第１微小タイル状素子から第２微小タイル状素子へ光信号を送信することができる。ここで、例えば、フレキシブルテープ（フィルム）の片方面に微小タイル状素子を仮接着することで、その微小タイル状素子を簡易にかつ精密な位置にハンドリングすることができる。
【００１１】
また、本発明の光インターコネクション回路は、前記光導波路の光導波路材が前記基板の平面上において線状又は面状に設けられていることが好ましい。
本発明によれば、例えば、第１微小タイル状素子と第２微小タイル状素子の間を線状に設けられた光導波路材で繋ぐことで、光信号がその光導波路材を伝播し、第１微小タイル状素子と第２微小タイル状素子間で光信号を伝送することができる。
また、本発明によれば、例えば、１個の第１微小タイル状素子と複数個の第２微小タイル状素子とを被うように光導波路材を面状又は線状に設けることで、１個の第１微小タイル状素子から放射された光信号を、複数個の第２タイル状素子が同時に受信することができ、より高速な信号伝送を行うことができる。
また、本発明によれば、例えば、複数個の第１微小タイル状素子と複数個の第２微小タイル状素子とを被うように光導波路材を面状又は線状に設けることで、複数個の第１微小タイル状素子と複数個の第２微小タイル状素子との間で、高速な信号伝達をすることができる。ここで、各第１微小タイル状素子毎に放射する光信号の光の波長を異なるものとすることで、光信号によるバスを簡易に構成することができる。
【００１２】
また、本発明の光インターコネクション回路は、前記光導波路が、前記第１微小タイル状素子と前記第２微小タイル状素子の少なくとも一方の近傍に、光を散乱させる光散乱機構を備えることが好ましい。
本発明によれば、例えば、光導波路をなす光導波路材における第１微小タイル状素子の近傍に光散乱機構を設けることで、第１微小タイル状素子から放射された光信号がその光散乱機構で散乱され、光導波路全体に効率よく光信号を伝播することができる。また、例えば、光導波路をなす光導波路材における第２微小タイル状素子の近傍に光散乱機構を設けることで、光導波路を伝播してきた光信号が第２微小タイル状素子の近傍で散乱され、光信号を第２微小タイル状素子に効率よく入力することができる。
したがって、本発明によれば、例えば、第１微小タイル状素子から光信号が基板の表面に対して垂直方向に出射されても、光散乱機構によってその光信号が散乱されて効率よく光導波路材を伝播する。また、例えば、第２微小タイル状素子の受光部が基板の表面と平行となるように配置されていても、その第２微小タイル状素子の受光部は光散乱機構によって散乱された光信号を効率よく正確に入力することができる。
【００１３】
また、本発明の光インターコネクション回路は、前記光散乱機構が樹脂に光散乱粒子を混ぜたものからなることが好ましい。
本発明によれば、簡易に、光導波路をなす光導波路材における任意の部位に光散乱機構を設けることができる。
【００１４】
また、本発明の光インターコネクション回路は、前記光散乱機構が樹脂の表面に凹凸を設けたものからなることが好ましい。
本発明によれば、例えば、基板の表面上などに光導波路をなす光導波路材を形成した後に、その光導波路材の表面の所望部位に、エンボス加工又はスタンパ転写などによって凹凸を設けることで、簡易に光導波路をなす光導波路材における任意の部位に光散乱機構を設けることができる。
【００１５】
また、本発明の光インターコネクション回路は、前記光散乱機構が前記光導波路材の線幅と高さのうちの少なくとも一方を変化させたものからなることが好ましい。
本発明によれば、例えば、第２微小タイル状素子の上部を横切るように、光導波路をなす光導波路材が基板表面上で線状に形成された場合など、その第２微小タイル状素子の上部における光導波路材の線幅及び高さを他の部位よりも小さくすることで、簡易に、光散乱機構を構成することができる。
【００１６】
また、本発明の光インターコネクション回路は、前記光散乱機構が樹脂又はガラスのなかに光散乱粒子を分散させたものであってドーム形状をしていることが好ましい。
本発明によれば、光散乱機構の大きさ及び形状などを制御することが容易となり、光導波路と第１微小タイル状素子及び第２微小タイル状素子との光結合効率を容易に調整することができる。
【００１７】
また、本発明の光インターコネクション回路は、前記ドーム形状の光散乱機構を覆うように前記光導波路材が形成されていることが好ましい。
本発明によれば、光結合効率の高い光インターコネクション回路を容易に形成することができる。
【００１８】
また、本発明の光インターコネクション回路は、前記光導波路が、前記第１微小タイル状素子と前記第２微小タイル状素子の少なくとも一方の近傍、又は前記光導波路材の端部に、光を反射する光反射機構を備えることが好ましい。
本発明によれば、第１微小タイル状素子から放射された光信号の伝播方向を、光反射機構によって光導波路に沿った方向にすることができ、また、光導波路に沿って伝播する光信号を光反射機構によって第２微小タイル状素子の受光部に向かわせることができ、光信号の伝送効率を簡易に向上させることができる。
【００１９】
また、本発明の光インターコネクション回路は、前記光反射機構が前記光導波路材の表面に形成された金属膜からなることが好ましい。
本発明によれば、例えば、基板の表面上などに光導波路をなす光導波路材を形成した後に、その光導波路材の表面の所望部位に金属膜を貼り付けるなどして、簡易に光導波路をなす光導波路材における任意の部位に光反射機構を設けることができる。
【００２０】
また、本発明の光インターコネクション回路は、前記光反射機構が前記光導波路材の表面に金属粒子を含む塗料を塗布して形成されたものからなることが好ましい。
本発明によれば、例えば、基板の表面上などに光導波路をなす光導波路材を形成した後に、その光導波路材の表面の所望部位に金属粒子を含む塗料を塗布することで簡易に光導波路をなす光導波路材における任意の部位に光反射機構を設けることができる。
【００２１】
また、本発明の光インターコネクション回路は、前記光反射機構が反射面を有する反射板について前記光導波路材の端部に貼り付けられたものであり、前記反射板が前記基板の平面に対して斜めとなるように配置されていることが好ましい。
本発明によれば、光導波路材の端部に反射板を斜めに貼り付けることで、例えば基板平面に対して垂直方向に第１微小タイル状素子から放射された光信号を、反射板で反射させて光導波路に沿った方向に伝播させることができる。また、光導波路に沿って伝播する光信号を反射板によって第２微小タイルの受光部に向かわせることができ、光信号の伝送効率を簡易に向上させることができる。
【００２２】
また、本発明の光インターコネクション回路は、前記光導波路材が、前記基板の平面上において、相互に平行な複数の線の形状に形成されており、前記反射板は、前記複数の線の少なくとも一方端に配置され、該複数の線それぞれを伝播する光を反射する１枚の共通反射板であることが好ましい。
本発明によれば、例えば、複数の線形状に形成された光導波路材によって複数の光導波路が形成され、各光導波路の一方端それぞれに第１微小タイル状素子が配置された場合に、１枚の共通反射板を各第１微小タイル状素子の上方を被うように斜めに配置することで、各第１微小タイル状素子から放射された光信号の伝播方向を光導波路に沿った方向にすることができる。
また、本発明によれば、例えば、複数の線形状に形成された光導波路材によって複数の光導波路が形成され、各光導波路の他方端それぞれに第２微小タイル状素子が配置された場合に、１枚の共通反射板を各第２微小タイル状素子の上方を被うように斜めに配置することで、各光導波路を伝播する光信号を各第２微小タイル状素子の受光部に向かわせることができる。
【００２３】
また、本発明の光インターコネクション回路は、前記光導波路材が前記基板に設けられた金属配線パターンに重ねて設けられていることが好ましい。
本発明によれば、光導波路をなす光導波路材を金属配線パターンに重ねて設けることで、装置をコンパクト化することができ、例えば大きな電力を金属配線パターンで供給しながら、光導波路によって高速に信号の送受信をすることができる。
また、本発明によれば、光導波路と金属配線パターンを重ねることで、集積回路などをよりコンパクトにすることができ、平面ディスプレイ装置に本発明を適用することで、開口率などを向上させることができる。
【００２４】
また、本発明の光インターコネクション回路は、前記微小タイル状素子の厚さが２０μｍ以下であることが好ましい。
本発明によれば、例えば、光導波路材がなす光導波路の途中に１個以上の微小タイル状素子を配置した場合に、その微小タイル状素子の厚さを２０μｍ以下にすることで、基板と微小タイル状素子がなす段差を十分小さくすることができるため、その段差を乗り越えて連続的に光導波路を形成できる。かかる段差部において連続的に光導波路を形成しても、その段差が小さいため、散乱などの光の伝達損失はほとんど無視できる。そのため本発明によれば、段差部に段差緩和のための特別な構造及び光学素子を必要とせず、低コストでかつ簡便に作製できる光インターコネクション回路を提供することができる。
【００２５】
また、本発明の光インターコネクション回路は、前記第１微小タイル状素子が、ＬＥＤ、面発光レーザ、ＤＦＢレーザのうちの一つであることが好ましい。
本発明によれば、ある基板上に形成したＬＥＤ、面発光レーザ又はＤＦＢレーザなどを微小タイル形状に切り出すなどして、光信号を放射する第１微小タイル状素子を設けることができる。ここで、面発光レーザは、化合物半導体からなるものであるので、シリコンと格子整合せず、エピタキシーなどの半導体プロセスによって直接にシリコン集積回路上に形成することが非常に困難である。そこで、一旦、ガリウム・ヒ素基板に面発光レーザを形成し、次いで、その面発光レーザを微小タイル形状にチップ化することで、第１微小タイル状素子を設ける。このようにチップ化することで、シリコンなどの基板上の任意の位置に面発光レーザを配置することができる。
また、本発明によれば、第１微小タイル状素子としてＤＦＢレーザを用いることで、光信号の伝送効率をさらに上げることができ、上記の光散乱機構及び光反射機構の必要性を低減することができる。その理由は、ＤＦＢレーザが、面発光レーザ及びＬＥＤとは異なり、微小タイル形状の端部（側面）から基板平面と平行な方向にレーザ光を放射するからである。
【００２６】
また、本発明の光インターコネクション回路は、前記第２微小タイル状素子がフォトダイオード又はフォトトランジスタであることが好ましい。
本発明によれば、コンパクトで高感度な受光手段となる第２微小タイル状素子を構成することができる。
【００２７】
また、本発明の光インターコネクション回路は、前記第１微小タイル状素子に重ねて第３微小タイル状素子が設けられていることが好ましい。
本発明によれば、第１微小タイル状素子の発光量をモニタリングする機能、又は第１微小タイル状素子とは異なる波長の光信号を出力する機能などを第３微小タイル状素子に備えることで、より高機能な光インターコネクション回路を提供することができる。
【００２８】
また、本発明の光インターコネクション回路は、前記第３微小タイル状素子が前記第１微小タイル状素子の発光量を検出する手段と、該検出された発光量に基づいて前記第１微小タイル状素子の発光動作を制御する手段とを有することが好ましい。
本発明によれば、第１微小タイル状素子の発光量を第３微小タイル状素子で検出し、その検出値を第１微小タイル状素子の駆動回路へフィードバックさせることでＡＰＣ機能を持たせることが可能となり、安定した光データ伝送をすることができる。
【００２９】
また、本発明の光インターコネクション回路は、前記フォトダイオードがＭＳＭ型フォトダイオードであることが好ましい。
本発明によれば、ＭＳＭ型フォトダイオードで第２微小タイル状素子を構成することで、高速な光信号を検出することができ、より高速な光信号伝送をすることができる。
【００３０】
また、本発明の光インターコネクション回路は、前記微小タイル状素子が、発光素子を駆動する回路、発光素子を制御する回路、受光信号を増幅する回路のうちの少なくとも１つの回路を有することが好ましい。
本発明によれば、発光機能又は受光機能を有する微小タイル状素子が、光信号を生成する回路又は光信号を検出する回路などを備えることで、光インターコネクション回路をさらにコンパクト化することができる。
【００３１】
また、本発明の光インターコネクション回路は、前記微小タイル状素子が前記基板に設けられた電子回路と電気的に接続されていることが好ましい。
本発明によれば、基板に設けられた集積回路などの電子回路についての信号伝送を光インターコネクション回路によって高速化することができ、コンパクトでありながら従来よりも高速な集積回路を提供することができる。
また、本発明によれば、例えば、基板に設けられた平面ディスプレイなどの走査信号を光インターコネクション回路によって高速に伝送することができ、平面ディスプレイ装置における画面の大型化及び高品位化を促進することができる。
【００３２】
また、本発明の光インターコネクション回路は、前記微小タイル状素子が液滴吐出方式を用いて設けられたものからなることが好ましい。
本発明によれば、所望の機能を有する微小タイル状素子を低コストで製造することができ、安価な光インターコネクション回路を提供することができる。
【００３３】
また、本発明の光インターコネクション回路は、前記微小タイル状素子がフォトリソグラフィ法を用いて設けられたものからなることが好ましい。
本発明によれば、一般的に製造装置を用いて微小タイル状素子を製造することができ、簡易に光インターコネクション回路を提供することができる。
【００３４】
本発明の光インターコネクション回路の製造方法は、集積回路または電子回路が形成された基板を用意する工程と、
上層に犠牲層を有しさらに該犠牲層の上層に機能層を有する半導体基板を用意する処理と、
前記機能層に複数の半導体デバイスを形成する処理と、
前記複数の半導体デバイスを各々分割し、深さが前記犠牲層に達する分離溝を、前記機能層側から前記半導体基板を分割することなく該半導体基板に形成する処理と、
前記分離溝を形成した後に、前記機能層及び前記複数の半導体デバイスに転写フィルムを貼り付ける処理と、
前記分離溝にエッチング液を注入し、前記犠牲層を選択的にエッチングし前記半導体基板から前記機能層及び前記複数の半導体デバイスを切り離す処理と、を含み、
前記機能層に複数の半導体デバイスを形成する処理が、前記半導体デバイスとして発光機能を有する第１の半導体デバイスを形成する処理と、前記半導体デバイスとして受光機能を有する第２の半導体デバイスを形成する処理と、を有している、工程と、
前記第１の半導体デバイスが前記基板の所定の位置にくるように前記転写フィルムを移動する工程と、
前記基板の前記所定の位置に、前記第１の半導体デバイスを前記転写フィルム越しに押し付け接着剤を介して接着する工程と、
前記第１の半導体デバイスと前記基板に形成された前記集積回路または前記電子回路とを電気的に接続する第１の配線を形成する工程と、
前記基板の前記所定の位置に、前記第２の半導体デバイスを前記転写フィルム越しに押し付け接着剤を介して接着する工程と、
前記第２の半導体デバイスと前記基板に形成された前記集積回路または前記電子回路とを電気的に接続する第２の配線を形成する工程と、
前記第１の半導体デバイスの発光部、前記第２の半導体デバイスの受光部および前記基板に接し、かつ前記第１の半導体デバイスの発光部と前記第２の半導体デバイスの受光部とを少なくとも被うことにより、前記第１の半導体デバイスと前記第２の半導体デバイスとを光学的に接続する光導波路を、前記基板上に形成する工程と、
を有することを特徴とする。
また、本発明の光インターコネクション回路の製造方法は、基板上に複数の微小タイル状素子を接着し、少なくとも２つの該微小タイル状素子を繋ぐように該基板上に光導波路材を設けることを特徴とする。
本発明によれば、微小タイル状素子間において光信号を送受信する光インターコネクション回路を、簡易に製造することができる。
【００３５】
また、本発明の光インターコネクション回路の製造方法は、前記第１の半導体デバイスを、光信号を放射する第１微小タイル状素子とし、前記第２の半導体デバイスを、前記光信号を受信する第２微小タイル状素子とし、前記光導波路を、前記第１の半導体デバイスから放射された光信号を前記第２の半導体デバイスまで伝播させるように形成するのが好ましい。すなわち、前記微小タイル状素子が、光信号を放射する第１微小タイル状素子と該光信号を受信する第２微小タイル状素子とからなり、前記光導波路材は、前記第１微小タイル状素子から放射された光信号を前記第２微小タイル状素子まで伝播させるように設けることが好ましい。
本発明によれば、半導体レーザなどの発光素子を微小なタイル形状に形成して第１微小タイルを設け、フォトダイオードなどの受光素子を微小なタイル形状に形成して第２微小タイルを設け、その第１微小タイル状素子と第２微小タイル状素子を接着剤などを用いて基板上の任意の位置に簡易に接着することができる。
そして、第１微小タイル状素子から第２微小タイル状素子へ光信号を送信することができる。ここで、例えば、フレキシブルテープ（フィルム）の片方面に微小タイル状素子を仮接着することでハンドリングすることで、ハンドリングできる微小タイル状素子（半導体素子）のサイズを従来の実装技術のものよりも小さくすることができ、その微小タイル状素子を簡易にかつ精密な位置にハンドリングすることができる。
また、微小タイル状素子は化合物半導体でもシリコン半導体でもよく、微小タイル状素子が接合される基板はシリコン半導体基板でも化合物半導体基板でもその他の物質でもよい。そこで、本発明によれば、シリコン半導体基板（集積回路基板など）又はガラス基板（平面ディスプレイ装置など）上に、ガリウム・ヒ素製の面発光レーザ又はフォトダイオードなどを形成するというように、微小タイル状素子を当該微小タイル状素子とは材質の異なる基板上に形成して光インターコネクション回路を構成することが可能となる。また、半導体基板上で微小タイル状素子をなす半導体素子を完成させてから微小タイル形状に切り離すので、光インターコネクション回路を作成する前に、予め微小タイル状素子をテストして選別することが可能となる。
【００３６】
また、本発明の光インターコネクション回路の製造方法は、前記光導波路材について、光硬化樹脂を前記基板及び微小タイル状素子にコーティングし、その後、所望のパターン領域にのみ光を照射することでパターニングして設けることが好ましい。
本発明によれば、所望形状の光導波路材からなる光導波路を従来からある製造装置を用いて簡易に形成することができる。
【００３７】
また、本発明の光インターコネクション回路の製造方法は、前記光導波路材について、所望の樹脂を前記基板及び微小タイル状素子にコーティングし、その後、フォトリソグラフィ法を用いて所望の形状にパターニングすることで設けることが好ましい。
本発明によれば、例えば、基板にコーティングされた樹脂を、レジストなどをマスクとしてドライ又はウェットエッチングすることで、所望形状の光導波路材からなる光導波路を簡易に形成することができる。
【００３８】
また、本発明の光インターコネクション回路の製造方法は、前記コーティングは、スピンコート法、ロールコート法及びスプレイコート法のうちの一つの方法を用いて行うことが好ましい。
本発明によれば、各種のコーティング法のうちの任意のコーティング法を用いて光導波路材からなる光導波路を形成することができる。
【００３９】
また、本発明の光インターコネクション回路の製造方法は、前記光導波路材が液滴吐出方式を用いて設けられることが好ましい。
本発明によれば、任意の形状の光導波路材からなる光導波路を液滴吐出方式により簡易に形成することができる。また、液滴吐出方式を用いることにより、製造工程において浪費する光導波路材の量を削減することができる。
【００４０】
また、本発明の光インターコネクション回路の製造方法は、前記光導波路材が、前記基板の平面上及び前記微小タイル状素子の表面に所望パターンの撥液領域と親液領域を設け、その後、該基板の平面上及び微小タイル状素子に前記液滴吐出方式により樹脂を吐出することで設けることが好ましい。
本発明によれば、基板に所望パターンの撥液領域と親液領域を設け、その親液領域に樹脂を吐出することで、より精密な形状に光導波路材からなる光導波路を形成することができる。
【００４１】
また、本発明の光インターコネクション回路の製造方法は、前記光導波路材がスタンパを用いたパターン転写法により設けられることが好ましい。
本発明によれば、パターン転写法により所望形状の光導波路材からなる光導波路を簡易に形成することができる。
【００４２】
また、本発明の光インターコネクション回路の製造方法は、前記光導波路材が印刷法を用いて設けられることが好ましい。
本発明によれば、印刷法により所望形状の光導波路材からなる光導波路を簡易に形成することができる。
【００４３】
また、本発明の光インターコネクション回路の製造方法は、前記光導波路材がスリット状の隙間から液状の樹脂を吐出するスリットコート法を用いて設けられることが好ましい。
本発明によれば、スリットコート法により所望形状の光導波路材からなる光導波路を簡易に形成することができる。
【００４４】
また、本発明の光インターコネクション回路の製造方法は、前記微小タイル状素子が液滴吐出方式を用いて設けられることが好ましい。
本発明によれば、微小タイル状素子を形成するための材料の必要量を低減することができ、安価な光インターコネクション回路を提供することができる。
【００４５】
また、本発明の光インターコネクション回路の製造方法は、前記微小タイル状素子がフォトリソグラフィ法を用いて設けられることが好ましい。
本発明によれば、一般的に製造装置を用いて微小タイル状素子を製造することができ、簡易に光インターコネクション回路を製造することができる。
【００４６】
本発明の電気光学装置は、前記光インターコネクション回路を備えたことを特徴とする。
本発明によれば、例えば、平面ディスプレイなどの走査信号を光インターコネクション回路によって伝送することで、高速に走査信号を伝送することができ、平面ディスプレイ装置における画面の大型化及び高品位化を実現することができる。
【００４７】
本発明の電子機器は、前記光インターコネクション回路を備えたことを特徴とする。
本発明によれば、例えば、集積回路に本発明の光インターコネクション回路を適用することで、高速に信号処理することができかつコンパクトな電子機器を安価に提供することができる。
また、本発明によれば、例えば、表示装置に光インターコネクション回路を適用することで、高品位な画像を表示することができる電子機器を安価に提供することができる。
【００４８】
【発明の実施の形態】
以下、本発明に係る光インターコネクション回路について、図面を参照して説明する。
（第１実施形態）
図１は本発明の第１実施形態に係る光インターコネクション回路を示し、（ａ）は概略断面図であり、（ｂ）は概略平面図である。本実施形態に係る光インターコネクション回路は、基板１０の表面に接着された第１微小タイル状素子２１及び第２微小タイル状素子２２と、第１微小タイル状素子２１と第２微小タイル状素子２２を繋ぐように基板１０の表面に形成された光導波路材からなる光導波路３０とからなるものである。光導波路材としては、透明樹脂あるいはゾルゲルガラスを適用することができる。基板１０としては、ガラスエポキシ、セラミック、プラスチック、ポリイミド、シリコン又はガラスなど任意のものを適用することができる。
【００４９】
第１微小タイル状素子２１及び第２微小タイル素子２２は、微小なタイル形状の半導体デバイス（微小タイル状素子）である。この微小タイル状素子は、例えば、厚さが２０μｍ以下であり、縦横の大きさが数十μｍから数百μｍの板状部材である。微小タイル状素子の製造方法については、後で詳細に説明する。
【００５０】
第１微小タイル状素子２１は、発光機能をもつ発光部２１ａを備えている。第２微小タイル状素子２２は、受光機能をもつ受光部２２ｂを備えている。そして光導波路３０をなす光導波路材は、少なくとも第１微小タイル状素子２１の発光部２１ａと第２微小タイル状素子２２の受光部２２ｂを被うように形成されている。
【００５１】
このように構成により、第１微小タイル状素子２１の発光部２１ａから放射された光は、光導波路３０を伝播し、第２微小タイル状素子２２の受光部２２ｂに到達する。そこで、発光部２１ａの発光動作を制御して光信号を発光部２１ａから放射すると、その光信号が光導波路３０を伝播し、光導波路３０を伝播してきた光信号を受光部２２ｂが検出することができる。
【００５２】
また、第１微小タイル状素子２１から放射された光信号は、光導波路３０を伝播して第２微小タイル状素子２２に入射するとともに、第２微小タイル状素子２２の上を通過する。これにより、１個の第１微小タイル状素子２１から複数個の第２微小タイル状素子２２へ略同時に光信号を送信することができる。ここで、第２微小タイル状素子２２の厚さを２０μｍ以下とすることにより、基板との段差が十分小さくなるため、図１のように段差を乗り越えて連続的に光導波路３０を形成できる。段差部において連続的に光導波路３０を形成しても、段差が小さいため、散乱などの光の伝達損失はほとんど無視できる。そのため段差部に段差緩和のための特別な構造や光学素子を必要としない。よって低コストかつ簡便に作製できる。また、光導波路３０をなす光導波路材の厚さを数十μｍ以下にすることができる。
【００５３】
第１微小タイル状素子２１は、例えば、ＬＥＤ、ＶＣＳＥＬ（面発光レーザ）又は電界吸収変調器内蔵のＤＦＢ（Distributed Feedback）レーザを備えるものとする。発光デバイスとして、ＬＥＤはもっとも構造が単純で作製が容易であるが、光信号の変調速度が数百Ｍｂｐｓ程度と遅い。これに対してＶＣＳＥＬは、１０Ｇｂｐｓを超える非常に高速な変調が可能であるうえ、しきい値電流が小さく発光効率が高いので低消費電力で駆動できる。ＤＦＢレーザは、変調速度は１Ｇｂｐｓ程度と面発光レーザには及ばないものの、微小タイル形状の端部から基板１０の平面と平行な方向、すなわち光導波路３０に沿った方向へレーザ光を出射するため、面発光レーザより効率よく光信号を伝播することができる。
【００５４】
第２微小タイル状素子２２は、例えば、フォトダイオード又はフォトトランジスタを備えるものとする。ここで、フォトダイオードとしては、ＰＩＮ型フォトダイオード、ＡＰＤ（アバランシェフォトダイオード）、ＭＳＭ型フォトダイオードを用途に応じて選ぶことができる。ＡＰＤは、光感度、応答周波数ともに高い。ＭＳＭ型フォトダイオードは、構造が単純で増幅用トランジスタとともに集積化しやすい。
【００５５】
また、受光素子からなる第３微小タイル状素子（図示せず）を第１微小タイル状素子２１に重ねるように形成することもできる。こうすれば第１微小タイル状素子２１の発光量を第３微小タイル状素子でモニタし、その値を第１微小タイル状素子２１へフィードバックさせることでＡＰＣ機能を持たせることが可能となり、安定した光データ伝送を実現できる。あるいは第１微小タイル状素子２１そのものにＡＰＣ機能を内蔵させてもよい。また、第２微小タイル状素子２２は、検出した信号を増幅する回路などを備えることが望ましい。こうすることにより、装置をさらに高性能化することができる。
【００５６】
そして、第１微小タイル状素子２１及び第２微小タイル状素子２２は、基板１０に設けられた集積回路、又はＥＬ表示回路、プラズマディスプレイ、液晶表示回路などの電子回路（図示せず）と電気的に接続されている。これにより、集積回路などからなるコンピュータシステムをコンパクトでありながら従来よりも高速にすることができる。また、基板１０に設けられた平面ディスプレイなどの走査信号を本実施形態の光インターコネクション回路によって高速に伝送することができ、平面ディスプレイ装置における画面の大型化及び高品位化を促進することができる。
【００５７】
図１においては、第１微小タイル状素子２１と第２微小タイル状素子２２がそれぞれ一つづつ、一本の光導光路３０に結合されているが、第２微小タイル状素子２２の個数は複数個であってもよい。この場合、一つの第１微小タイル状素子２１（発光素子）から送信された光信号は、一本の光導光路３０を伝播して、複数の第２微小タイル状素子２２で同時に検出されることができる。これは一対多のバスラインと同じである。
また第１微小タイル状素子２１と第２微小タイル状素子２２ともに複数個であってもよい。ここで、各第１微小タイル状素子２１は、放射する光の波長が異なるものとしてもよい。また、各第２微小タイル状素子２２は、少なくとも１つの第１微小タイル状素子２１が放射する光の波長に対応して、波長選択機能をもつ受光手段であることが好ましい。これらにより、複数の第１微小タイル状素子２１からそれぞれ送信された複数の光信号が、１つの光導波路３０を同時に伝播して、複数の第２微小タイル素子２２それぞれに検出されることができる。したがって、複数の光信号を並列に送受信することができるバスを、簡易に構成することができる。
【００５８】
また、光導波路３０は、図１においては直線状に形成されているが、曲線状に形成したり複数に分岐させることもできる。また、ループ状に形成してもかまわない。また、複数のタイル状素子を覆うようにシート状に形成してもよい。もちろん一つの基板１０の表面に複数の組の第１微小タイル状素子２１と第２微小タイル状素子２２及び光導波路３０を形成してもかまわない。さらに、基板１０の表裏両面に第１微小タイル状素子２１と第２微小タイル状素子２２及び光導波路３０を形成することもできる。
【００５９】
（第２実施形態）
次に、本発明の第２実施形態に係る光インターコネクション回路について図２から図５を参照して説明する。本実施形態は、第１微小タイル状素子２１及び第２微小タイル状素子２２の近傍の光導波路３０において、光を散乱する光散乱機構を備えている点が第１実施形態と異なる。図２は本発明の第２実施形態に係る光インターコネクション回路の一例を示す概略側面図である。
【００６０】
本光インターコネクション回路は、光導波路３０をなす光導波路材における第１微小タイル状素子２１及び第２微小タイル状素子２２の近傍に、光散乱機構３１ａをなす光散乱粒子が分散されている。光散乱粒子としては、例えばシリカ粒子、ガラス粒子又は金属粒子などを用いる。この光散乱機構３１ａを備えた光導波路３０は、例えばディスペンサあるいはインクジェットノズルなどから液滴を吐出する液滴吐出方式を用いる。具体的には、あるインクジェットノズルなどから液状の光導波路材（樹脂など）を所定部位に吐出するとともに、他のインクジェットノズルなどから光散乱粒子を含んだ液状の光導波路材を所定部位に吐出することで、光散乱機構３１ａを備えた光導波路３０を形成する。
【００６１】
また、光導光路３０の構成材料としては、樹脂の他にゾルゲルガラスを適用することができる。ゾルゲルガラスの製法は、金属アルコキシドに酸を加えて加水分解した溶液などを所定部位に塗布し、熱などのエネルギーを加えてガラス化するものである。
【００６２】
図３は第２実施形態に係る光インターコネクション回路の他の例を示す概略側面図である。本光インターコネクション回路の光散乱機構３１ａ’は、光散乱粒子を分散した樹脂又はガラスがドーム状に形成したドーム状光散乱機構である。この光散乱機構３１ａ’（ドーム状光散乱機構）を覆うように光導光路３０が形成されている。この光散乱機構３１ａ’は、図２に示す光散乱機構３１ａよりも、その大きさ及び形状などが制御しやすいので、光導波路３０と第１微小タイル状素子２１又は第２微小タイル状素子２２との光結合効率の容易な調整が可能となる。
【００６３】
次に、光散乱機構３１ａ’の製造方法について説明する。まず、インクジェット又はディスペンサなどを用い、光散乱粒子を含んだ液状の樹脂又は珪酸エチルなどの金属アルコキシドに酸を加え加水分解した溶液などを基板１０の所定部位にドーム状に塗布する。次いで、その塗布した部位に熱などのエネルギーを加えてかかる溶液を硬化又はガラス化する。このようにしてドーム状の光散乱機構３１ａ’を第１微小タイル状素子２１又は第２微小タイル状素子２２の上に形成する。次いで、ドーム状の光散乱機構３１ａ’を覆うように透明樹脂又はゾルゲルガラスで線状の光導光路３０を形成する。
【００６４】
図４は第２実施形態に係る光インターコネクション回路の他の例を示す概略側面図である。本光インターコネクション回路の光散乱機構３１ｂは、光導波路３０をなす光導波路材の表面に凹凸を設けた構成としている。この光散乱機構３１ｂも第１微小タイル状素子２１及び第２微小タイル状素子２２の近傍に設けられている。ここで、光散乱機構３１ｂをなす凹凸は、エンボス加工又はスタンパ転写などで形成する。
【００６５】
図５は第２実施形態に係る光インターコネクション回路の他の例を示し、（ａ）は概略側面図であり、（ｂ）は概略平面図である。本光インターコネクション回路の光散乱機構３１ｃは、光導波路３０をなす線状の光導波路材の線幅及び高さを変化させた構成としている。すなわち、光導波路３０において、第２微小タイル状素子２２の受光部２２ｂの近傍について光導波路材の線幅及び高さを小さく絞っている。
【００６６】
光散乱機構３１ｃを備えた光導波路３０の製造方法について次に説明する。先ず、基板１０の表面の所望位置に第１微小タイル状素子２１及び第２微小タイル状素子２２を接着する。次いで、基板１０の表面全体、並びに第１微小タイル状素子２１及び第２微小タイル状素子２２の表面全体に撥液処理を施す。次いで、撥液処理した面における光導波路３０を設ける領域に親液処理を施す。ここで、親液処理を施す領域は、線状であって第２微小タイル状素子２２の受光部２２ｂの近傍について線幅を絞ったパターンとする。なお、親液処理としては、例えば紫外線を照射することで行う。
【００６７】
次いで、親液処理した領域内に、インクジェットノズルなどから液状の光導波路材を滴下する。すると、かかる滴下された光導波路材は、親液処理された領域において濡れ広がる作用を受け、撥液処理された領域からは弾き出される作用を受け、また表面張力なども作用する。そこでかかる光導波路材は、図５に示すような受光部２２ｂの近傍で線幅が絞られた形状となる。
【００６８】
上記のように、光導波路３０における第１微小タイル状素子２１の近傍に光散乱機構３１ａ，３１ｂ，３１ｃを設けることにより、第１微小タイル状素子２１から放射された光信号がその光散乱機構３１ａ，３１ｂ，３１ｃで散乱され、光導波路全体に効率よく光信号を伝播させることができる。また、第２微小タイル状素子２２の近傍に光散乱機構３１ａ，３１ｂ，３１ｃを設けることで、光導波路３０を伝播してきた光信号が第２微小タイル状素子２２の近傍で散乱され、光信号を第２微小タイル状素子２２に効率よく入射させることができる。
【００６９】
（第３実施形態）
次に、本発明の第３実施形態に係る光インターコネクション回路について図６から図８を参照して説明する。本実施形態は、光導波路３０における第１微小タイル状素子２１及び第２微小タイル状素子２２の近傍、又は光導波路３０の端部に、光を反射する光反射機構を備える点が第１及び第２実施形態と異なる。図６は、本発明の第３実施形態に係る光インターコネクション回路の一例を示し、（ａ）は概略側面図であり、（ｂ）は概略平面図である。
【００７０】
例えば、光導波路３０をなす光導波路材の表面に金属膜を形成することで光反射機構３２ａ，３２ｂを設ける。また、光導波路３０をなす光導波路材の表面に金属微粒子を含む塗料を塗布することで光反射機構３２ａ，３２ｂを設けてもよい。金属微粒子としては、銀、アルミニウム、マグネシウム、銅、ニッケル、チタン、クロム、亜鉛などの微粒子を適用することができる。光反射機構３２ａ，３２ｂをなす金属膜の形成及び金属微粒子を含む塗料の塗布は、インクジェットノズルなどから塗料などを吐出することで行ってもよい。また、光反射機構３２ａ又は光反射機構３２ｂは、光導光路３０の全体に施してもかまわない。
【００７１】
このような構成にすることにより、第１微小タイル状素子２１から放射された光信号が光反射機構３２ａで光導波路３０に沿う方向に反射され、その光信号の一部が光反射機構３２ｂで第２微小タイル状素子２２の方向に反射される。したがって、本実施形態によれば、光信号を効率よく伝播させることができる。
【００７２】
図７は第３実施形態に係る光インターコネクション回路の他の例を示し、（ａ）は概略側面図であり、（ｂ）は概略平面図である。本光インターコネクション回路の光反射機構３２ｃは、反射面を有する反射板が光導波路３０の端部に貼り付けられた構成となっている。ここで、光反射機構３２ｃの反射面は、基板１０の表面に対して例えば４５度の角度をもつように設けられている。
【００７３】
また、本光インターコネクション回路では、２本の平行な光導波路３０ａ，３０ｂが設けられている。そして、光反射機構３２ｃは、２本の光導波路３０ａ，３０ｂの一方端に設けら、光導波路３０ａ，３０ｂに共用される１枚の共通反射板となっている。そこで、２つの第１微小タイル状素子２１からそれぞれ放射された光信号は、光反射機構３２ｃによってそれぞれ光導波路３０ａ，３０ｂに沿う方向に反射される。したがって、本実施形態によれば、光信号を効率よく伝播させることができるとともに、効率よく光インターコネクション回路を製造することができる。
なお、図７に示す形態では、２本の光導波路３０ａ，３０ｂに共通の光反射機構３２ｃを設けたが、３本以上の光導波路に共通の光反射機構３２ｃを設けてもよい。
【００７４】
図８は第３実施形態に係る光インターコネクション回路の他の例を示し、（ａ）は概略側面図であり、（ｂ）は概略平面図である。本光インターコネクション回路の光反射機構３２ｄ，３２ｅは、グレーティングを施した板状の光学部品（グレーティング部品）である。光反射機構３２ｄは第１微小タイル状素子２１に被さるように、光反射機構３２ｅは第２微小タイル状素子２２に被さるように、光導波路３０上に設置されている。
【００７５】
ここで、光導波路３０ａと光導波路３０ｂの間隔が比較的大きい場合は、図８に示すように各光導波路３０ａ，３０ｂに別個に光反射機構３２ｅを取り付ける。光導波路３０ａと光導波路３０ｂが接近しておりほぼ平行に配置されている場合は、図８に示すように光導波路３０ａ，３０ｂに共通な光反射機構３２ｄを取り付けてもよい。
【００７６】
上記図２から図８に示す光散乱機構及び光反射機構は、互いに組み合わせて用いるとより効果的である。
【００７７】
（製造方法）
次に、上記実施形態に係る光インターコネクション回路における光導波路３０の製造方法について、図９から図１２を参照して説明する。図９は光導波路３０の製造方法を示す模式側面図である。
【００７８】
先ず、基板１０の上面に上記第１微小タイル状素子及び第２微小タイル状素子を接着しておく。その後、光導波路３０の製造工程に入る。そして、図９（ａ）に示すように、基板１０の上面と第１微小タイル状素子及び第２微小タイル状素子（図示せず）の上面の全体に、液状の光硬化樹脂３０ｃをコーティングする。このコーティングは、スピンコート法、ロールコート法、スプレイコート法などで行う。
【００７９】
次いで液状の光硬化樹脂３０ｃに対して、所望パターンのマスクを介して紫外線（ＵＶ）を照射する。これにより、液状の光硬化樹脂３０ｃにおける所望領域だけが硬化しパターニングされる。そして、硬化していない樹脂を洗浄などにより除去することで、図９（ｂ）に示すように、硬化された光導波路材からなる光導波路３０ｄが形成される。
【００８０】
図１０は光導波路３０の製造方法についての他の例を示す模式側面図である。先ず、基板１０の上面に上記第１微小タイル状素子及び第２微小タイル状素子を接着しておく。その後、光導波路３０の製造工程に入る。そして、図１０（ａ）に示すように、基板１０の上面と第１微小タイル状素子及び第２微小タイル状素子（図示せず）の上面全体に樹脂３０ｅをコーティングして硬化させる。このコーティングは、スピンコート法、ロールコート法、スプレイコート法などで行う。次いで、樹脂３０ｅにおける所望領域にレジストマスク４１を形成する。このレジストマスク４１の形成領域は光導波路３０を形成する領域と同じである。
【００８１】
次いで、図１０（ｂ）に示すように、レジストマスク４１の上から基板１０全体についてドライエッチング又はウエットエッチングを施し、レジストマスク４１の下以外にある樹脂ｅを除去する。このようにフォトリソパターニングして、レジストマスク４１を除去することで、光導波路材からなる光導波路３０ｆが形成される。
【００８２】
図１１は光導波路３０の製造方法についての他の例を示す模式側面図である。先ず、基板１０の上面に上記第１微小タイル状素子及び第２微小タイル状素子を接着しておく。その後、光導波路３０の製造工程に入る。そして、基板１０の上面と第１微小タイル状素子及び第２微小タイル状素子（図示せず）の上面全体に、撥液処理を施して撥液表面５１を設ける。
【００８３】
次いで、図１１（ａ）に示すように、撥液表面５１における所望パターン領域に紫外線を照射することなどして、撥液表面５１のなかに所望パターンの親液表面５２を設ける。次いで、図１１（ｂ）に示すように、親液表面５２のなかに、インクジェットノズルまたはディスペンサなどから液状の光導波路材３０ｇを滴下する。光導波路材３０ｇとしては、透明樹脂又はゾルゲルガラスを用いる。そして、基板１０上に滴下された光導波路材３０ｇを硬化させることで、光導波路材からなる光導波路３０ｈが形成される。
ゾルゲルガラスで光導波路３０ｇを形成する場合は、金属アルコキシドに酸を加えて加水分解した溶液などをインクジェットノズルまたはディスペンサなどから親液表面５２に滴下する。次いで、滴下した溶液に熱などのエネルギーを加えてガラス化し光導波路３０ｈとする。
【００８４】
図１２は光導波路３０の製造方法についての他の例を示す模式側面図である。先ず、基板１０の上面に上記第１微小タイル状素子及び第２微小タイル状素子を接着しておく。その後、光導波路３０の製造工程に入る。そして、図１２（ａ）に示すように、基板１０の上面並びに第１微小タイル状素子及び第２微小タイル状素子の上面であって、光導波路３０を設けようとする領域を被うように、液状の樹脂３０ｉを塗布する。
【００８５】
次いで、光導波路３０のパターン形状５２をもつ型であるスタンパ５１を、基板１０の上方から基板１０の表面に押し付ける。次いで、図１２（ｂ）に示すように、基板１０の表面からスタンパ５１を持ち上げる。これらにより、スタンパ５１を用いたパターン転写法により、基板１０上に所望パターン形状の光導波路材からなる光導波路３０ｊが形成される。
【００８６】
光導波路３０の製造方法は、上記図９から図１２に示す方法以外に、次に述べる方法を用いてもよい。例えば、スクリーン印刷又はオフセット印刷などの印刷法を用いて、光導波路３０をなす光導波路材を設けてもよい。また、スリット状の隙間から液状の樹脂を吐出するスリットコート法を用いて、光導波路３０をなす光導波路材を設けてもよい。スリットコート法としては、毛細管現象を用いて樹脂などの所望部材を基板１０に塗布する手法を採用してもよい。
【００８７】
（微小タイル状素子の製造方法）
次に、上記第１微小タイル状素子２１及び第２微小タイル状素子２２をなす微小タイル状素子の製造方法について図１３から図２２を参照して説明する。本製造方法では、微小タイル状素子としての化合物半導体デバイス（化合物半導体素子）を基板となるシリコン・ＬＳＩチップ上に接合する場合について説明するが、半導体デバイスの種類及びＬＳＩチップの種類に関係なく本発明を適用することができる。なお、本実施形態における「半導体基板」とは、半導体物資から成る物体をいうが、板形状の基板に限らず、どのような形状であっても半導体物資であれば「半導体基板」に含まれる。
【００８８】
＜第１工程＞
図１３は微小タイル状素子の製造方法の第１工程を示す概略断面図である。図１３において、基板１１０は、半導体基板であり、例えばガリウム・ヒ素化合物半導体基板とする。基板１１０における最下位層には、犠牲層１１１を設けておく。犠牲層１１１は、アルミニウム・ヒ素（ＡｌＡｓ）からなり、厚さが例えば数百ｎｍの層である。
例えば、犠牲層１１１の上層には機能層１１２を設ける。機能層１１２の厚さは、例えば１μｍから１０（２０）μｍ程度とする。そして、機能層１１２において半導体デバイス（半導体素子）１１３を作成する。半導体デバイス１１３としては、例えば発光ダイオード（ＬＥＤ）、面発光レーザ（ＶＣＳＥＬ）、フォトダイオード（ＰＤ）、ＤＦＢレーザなどが挙げられる。これらの半導体デバイス１１３は、何れも基板１１０上に多層のエピタキシャル層を積層して素子が形成されたものである。また、各半導体デバイス１１３には、電極も形成し、動作テストも行う。
【００８９】
＜第２工程＞
図１４は微小タイル状素子の製造方法の第２工程を示す概略断面図である。本工程においては、各半導体デバイス１１３を分割するように分離溝１２１を形成する。分離溝１２１は、少なくとも犠牲層１１１に到達する深さをもつ溝とする。例えば、分離溝の幅及び深さともに、１０μｍから数百μｍとする。また、分離溝１２１は、後述するところの選択エッチング液が当該分離溝１２１を流れるように、行き止まりなく繋がっている溝とする。さらに、分離溝１２１は、碁盤のごとく格子状に形成することが好ましい。
また、分離溝１２１相互の間隔を数十μｍから数百μｍとすることで、分離溝１２１によって分割・形成される各半導体デバイス１１３のサイズを、数十μｍから数百μｍ四方の面積をもつものとする。分離溝１２１の形成方法としては、フォトリソグラフィとウェットエッチングによる方法、またはドライエッチングによる方法を用いる。また、クラックが基板に生じない範囲でＵ字形溝のダイシングで分離溝１２１を形成してもよい。
【００９０】
＜第３工程＞
図１５は微小タイル状素子の製造方法の第３工程を示す概略断面図である。本工程においては、中間転写フィルム１３１を基板１１０の表面（半導体デバイス１１３側）に貼り付ける。中間転写フィルム１３１は、表面に粘着剤が塗られたフレキシブルな帯形状のフィルムである。
【００９１】
＜第４工程＞
図１６は微小タイル状素子の製造方法の第４工程を示す概略断面図である。本工程においては、分離溝１２１に選択エッチング液１４１を注入する。本工程では、犠牲層１１１のみを選択的にエッチングするために、選択エッチング液１４１として、アルミニウム・ヒ素に対して選択性が高い低濃度の塩酸を用いる。
【００９２】
＜第５工程＞
図１７は微小タイル状素子の製造方法の第５工程を示す概略断面図である。本工程においては、第４工程での分離溝１２１への選択エッチング液１４１の注入後、所定時間の経過により、犠牲層１１１のすべてを選択的にエッチングして基板１１０から取り除く。
【００９３】
＜第６工程＞
図１８は微小タイル状素子の製造方法の第６工程を示す概略断面図である。第５工程で犠牲層１１１が全てエッチングされると、基板１１０から機能層１１２が切り離される。そして、本工程において、中間転写フィルム１３１を基板１１０から引き離すことにより、中間転写フィルム１３１に貼り付けられている機能層１１２を基板１１０から引き離す。
これらにより、半導体デバイス１１３が形成された機能層１１２は、分離溝１２１の形成及び犠牲層１１１のエッチングによって分割されて、所定の形状（例えば、微小タイル形状）の半導体素子（上記実施形態の「微小タイル状素子」）とされ、中間転写フィルム１３１に貼り付け保持されることとなる。ここで、機能層の厚さが例えば１μｍから８μｍ、大きさ（縦横）が例えば数十μｍから数百μｍであるのが好ましい。
【００９４】
＜第７工程＞
図１９は微小タイル状素子の製造方法の第７工程を示す概略断面図である。本工程においては、（微小タイル状素子１６１が貼り付けられた）中間転写フィルム１３１を移動させることで、最終基板１７１の所望の位置に微小タイル状素子１６１をアライメントする。ここで、最終基板１７１は、例えば、シリコン半導体（図１における基板１０）からなり、ＬＳＩ領域１７２が形成されている。また、最終基板１７１の所望の位置には、微小タイル状素子１６１を接着するための接着剤１７３を塗布しておく。
【００９５】
＜第８工程＞
図２０は微小タイル状素子の製造方法の第８工程を示す概略断面図である。本工程においては、最終基板１７１の所望の位置にアライメントされた微小タイル状素子１６１を、中間転写フィルム１３１越しに裏押しピン１８１で押しつけて最終基板１７１に接合する。ここで、所望の位置には接着剤１７３が塗布されているので、その最終基板１７１の所望の位置に微小タイル状素子１６１が接着される。
【００９６】
＜第９工程＞
図２１は微小タイル状素子の製造方法の第９工程を示す概略断面図である。本工程においては、中間転写フィルム１３１の粘着力を消失させて、微小タイル状素子１６１から中間転写フィルム１３１を剥がす。
中間転写フィルム１３１の粘着剤は、紫外線（ＵＶ）又は熱により粘着力が消失するものにしておく。ＵＶ硬化性の粘着剤とした場合は、裏押しピン１８１を透明な材質にしておき、裏押しピン１８１の先端から紫外線（ＵＶ）を照射することで中間転写フィルム１３１の粘着力を消失させる。熱硬化性の接着剤とした場合は、裏押しピン１８１を加熱すればよい。あるいは第６工程の後で、中間転写フィルム１３１を全面紫外線照射するなどして粘着力を全面消失させておいてもよい。粘着力が消失したとはいえ実際には僅かに粘着性が残っており、微小タイル状素子１６１は非常に薄く軽いので中間転写フィルム１３１に保持される。
【００９７】
＜第１０工程＞
本工程は、図示していない。本工程においては、加熱処理などを施して、微小タイル状素子１６１を最終基板１７１に本接合する。
【００９８】
＜第１１工程＞
図２２は微小タイル状素子の製造方法の第１１工程を示す概略断面図である。本工程においては、微小タイル状素子１６１の電極と最終基板１７１上の回路を配線１９１により電気的に繋ぎ、一つのＬＳＩチップなど（光インターコネクション回路用の集積回路チップ）を完成させる。最終基板１７１としては、シリコン半導体のみならず、石英基板又はプラスチックフィルムを適用してもよい。
【００９９】
（応用例）
以下、本発明に係る光インターコネクション回路の応用例について説明する。第１の応用例としては、上記実施形態の光インターコネクション回路をオプトエレクトロニクス集積回路の信号伝送手段として用いる。オプトエレクトロニクス集積回路としては、例えばコンピュータが挙げられる。そして、ＣＰＵを形成する集積回路内での信号処理は電気信号を用いて行うが、ＣＰＵと記憶手段などの間でデータを伝送するバスに上記実施形態の光インターコネクション回路を適用する。
【０１００】
これらにより、本応用例によれば、簡易な構成でありながら、コンピュータの処理速度のボトルネックとなっているバスにおける信号伝達速度を従来よりも大幅に高めることが可能となる。
また、本応用例によれば、コンピュータなどを大幅に小型化することが可能となる。
【０１０１】
第２の応用例としては、電気光学装置である液晶ディスプレイ、プラズマディスプレイ又は有機ＥＬ（エレクトロ・ルミネッセンス）ディスプレイなどの平面ディスプレイ装置に上記実施形態の光インターコネクション回路を用いる。例えば、平面ディスプレイ装置における走査線に上記光インターコネクション回路を用いる。すると、走査信号を高速に伝送することができるので、平面ディスプレイ装置における画面の大型化及び高品位化を促進することができる。
また、平面ディスプレイ装置における金属配線パターンに重ねて光導波路３０を設けることにより、開口率を大きくすることができ、高品質な画像を表示することが可能となる。
【０１０２】
（電子機器）
上記実施形態の光インターコネクション回路を備えた電子機器の例について説明する。
図２３は、携帯電話の一例を示した斜視図である。図２３において、符号１０００は上記の光インターコネクション回路を用いた携帯電話本体を示し、符号１００１は上記の電気光学装置を用いた表示部を示している。
【０１０３】
図２４は、腕時計型電子機器の一例を示した斜視図である。図２４において、符号１１００は上記の光インターコネクション回路を用いた時計本体を示し、符号１１０１は上記の電気光学装置を用いた表示部を示している。
【０１０４】
図２５は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図２５において、符号１２００は情報処理装置、符号１２０２はキーボードなどの入力部、符号１２０４は上記の光インターコネクション回路を用いた情報処理装置本体、符号１２０６は上記の電気光学装置を用いた表示部を示している。
【０１０５】
図２３から図２５に示す電子機器は、上記実施形態の光インターコネクション回路又は電気光学装置を備えているので、表示品位に優れ、特に、高速応答で明るい大きな画面の表示部を備えた電子機器を実現することができる。また、上記実施形態の光インターコネクション回路を用いることによって、従来のものよりも電子機器を小型化することができる。さらにまた、上記実施形態の光インターコネクション回路を用いることによって、製造コストを従来のものよりも低減することができる。
【０１０６】
なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能であり、実施形態で挙げた具体的な材料や構成などはほんの一例に過ぎず適宜変更が可能である。
【図面の簡単な説明】
【図１】 本発明の第１実施形態に係る回路の概略図である。
【図２】 本発明の第２実施形態に係る回路の概略側面図である。
【図３】 本発明の第２実施形態に係る他の回路の概略側面図である。
【図４】 本発明の第２実施形態に係る他の回路の概略側面図である。
【図５】 本発明の第２実施形態に係る他の回路の概略図である。
【図６】 本発明の第３実施形態に係る回路の概略図である。
【図７】 本発明の第３実施形態に係る他の回路の概略図である。
【図８】 本発明の第３実施形態に係る他の回路の概略図である。
【図９】 本発明の実施形態に係る製造方法を示す模式側面図である。
【図１０】 本発明の実施形態の他の製造方法を示す模式側面図である。
【図１１】 本発明の実施形態の他の製造方法を示す模式側面図である。
【図１２】 本発明の実施形態の他の製造方法を示す模式側面図である。
【図１３】 微小タイル状素子の製法の第１工程を示す概略断面図である。
【図１４】 同上の製法の第２工程を示す概略断面図である。
【図１５】 同上の製法の第３工程を示す概略断面図である。
【図１６】 同上の製造方法の第４工程を示す概略断面図である。
【図１７】 同上の製造方法の第５工程を示す概略断面図である。
【図１８】 同上の製造方法の第６工程を示す概略断面図である。
【図１９】 同上の製造方法の第７工程を示す概略断面図である。
【図２０】 同上の製造方法の第８工程を示す概略断面図である。
【図２１】 同上の製造方法の第９工程を示す概略断面図である。
【図２２】 同上の製造方法の第１１工程を示す概略断面図である。
【図２３】 本実施形態の回路を備えた電子機器の一例を示す図である。
【図２４】 本実施形態の回路を備えた電子機器の一例を示す図である。
【図２５】 本実施形態の回路を備えた電子機器の一例を示す図である。
【符号の説明】
１０…基板、２１…第１微小タイル状素子、２１ａ…発光部、２２…第２微小タイル状素子、２２ｂ…受光部、３０，３０ａ，３０ｂ，３０ｄ，３０ｆ，３０ｈ，３０ｊ…光導波路、３１ａ，３１ａ’，３１ｂ，３１ｃ…光散乱機構、３２ａ，３２ｂ，３２ｃ，３２ｄ，３２ｅ…光反射機構
Claims (10)
- 集積回路または電子回路が形成された基板を用意する工程と、
上層に犠牲層を有しさらに該犠牲層の上層に機能層を有する半導体基板を用意する処理と、
前記機能層に複数の半導体デバイスを形成する処理と、
前記複数の半導体デバイスを各々分割し、深さが前記犠牲層に達する分離溝を、前記機能層側から前記半導体基板を分割することなく該半導体基板に形成する処理と、
前記分離溝を形成した後に、前記機能層及び前記複数の半導体デバイスに転写フィルムを貼り付ける処理と、
前記分離溝にエッチング液を注入し、前記犠牲層を選択的にエッチングし前記半導体基板から前記機能層及び前記複数の半導体デバイスを切り離す処理と、を含み、
前記機能層に複数の半導体デバイスを形成する処理が、前記半導体デバイスとして発光機能を有する第１の半導体デバイスを形成する処理と、前記半導体デバイスとして受光機能を有する第２の半導体デバイスを形成する処理と、を有している、工程と、
前記第１の半導体デバイスが前記基板の所定の位置にくるように前記転写フィルムを移動する工程と、
前記基板の前記所定の位置に、前記第１の半導体デバイスを前記転写フィルム越しに押し付け接着剤を介して接着する工程と、
前記第１の半導体デバイスと前記基板に形成された前記集積回路または前記電子回路とを電気的に接続する第１の配線を形成する工程と、
前記基板の前記所定の位置に、前記第２の半導体デバイスを前記転写フィルム越しに押し付け接着剤を介して接着する工程と、
前記第２の半導体デバイスと前記基板に形成された前記集積回路または前記電子回路とを電気的に接続する第２の配線を形成する工程と、
前記第１の半導体デバイスの発光部、前記第２の半導体デバイスの受光部および前記基板に接し、かつ前記第１の半導体デバイスの発光部と前記第２の半導体デバイスの受光部とを少なくとも被うことにより、前記第１の半導体デバイスと前記第２の半導体デバイスとを光学的に接続する光導波路を、前記基板上に形成する工程と、
を有することを特徴とする光インターコネクション回路の製造方法。 - 前記第１の半導体デバイスを、光信号を放射する第１微小タイル状素子とし、前記第２の半導体デバイスを、前記光信号を受信する第２微小タイル状素子とし、
前記光導波路を、前記第１の半導体デバイスから放射された光信号を前記第２の半導体デバイスまで伝播させるように形成することを特徴とする請求項１記載の光インターコネクション回路の製造方法。 - 前記光導波路材は、光硬化樹脂を前記基板及び半導体デバイスにコーティングし、その後、所望のパターン領域にのみ光を照射することでパターニングして設けることを特徴とする請求項１又は２記載の光インターコネクション回路の製造方法。
- 前記光導波路材は、所望の樹脂を前記基板及び半導体デバイスにコーティングし、その後、フォトリソグラフィ法を用いて所望の形状にパターニングすることで設けることを特徴とする請求項１又は２記載の光インターコネクション回路の製造方法。
- 前記コーティングは、スピンコート法、ロールコート法及びスプレイコート法のうちの一つの方法を用いて行うことを特徴とする請求項３又は４記載の光インターコネクション回路の製造方法。
- 前記光導波路材は、液滴吐出方式を用いて設けることを特徴とする請求項１又は２記載の光インターコネクション回路の製造方法。
- 前記光導波路材は、前記基板の平面上及び前記半導体デバイスの表面に所望パターンの撥液領域と親液領域を設け、その後、該基板の平面上及び半導体デバイスに前記液滴吐出方式により樹脂を吐出することで設けることを特徴とする請求項６記載の光インターコネクション回路の製造方法。
- 前記光導波路材は、スタンパを用いたパターン転写法により設けることを特徴とする請求項１又は２記載の光インターコネクション回路の製造方法。
- 前記光導波路材は、印刷法を用いて設けることを特徴とする請求項１又は２記載の光インターコネクション回路の製造方法。
- 前記光導波路材は、スリット状の隙間から液状の樹脂を吐出するスリットコート法を用いて設けることを特徴とする請求項１又は２記載の光インターコネクション回路の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002289077A JP3952923B2 (ja) | 2002-10-01 | 2002-10-01 | 光インターコネクション回路の製造方法 |
| US10/673,444 US7228018B2 (en) | 2002-10-01 | 2003-09-30 | Optical interconnection circuit, manufacturing method thereof, electro-optical device and electronic equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002289077A JP3952923B2 (ja) | 2002-10-01 | 2002-10-01 | 光インターコネクション回路の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004126152A JP2004126152A (ja) | 2004-04-22 |
| JP3952923B2 true JP3952923B2 (ja) | 2007-08-01 |
Family
ID=32281392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002289077A Expired - Fee Related JP3952923B2 (ja) | 2002-10-01 | 2002-10-01 | 光インターコネクション回路の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7228018B2 (ja) |
| JP (1) | JP3952923B2 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004172965A (ja) * | 2002-11-20 | 2004-06-17 | Seiko Epson Corp | チップ間光インターコネクション回路、電気光学装置および電子機器 |
| JP4400327B2 (ja) | 2003-09-11 | 2010-01-20 | セイコーエプソン株式会社 | タイル状素子用配線形成方法 |
| TWI283764B (en) * | 2003-09-19 | 2007-07-11 | Hon Hai Prec Ind Co Ltd | LED light source and backlight system using thereof |
| US7343059B2 (en) * | 2003-10-11 | 2008-03-11 | Hewlett-Packard Development Company, L.P. | Photonic interconnect system |
| KR101111473B1 (ko) * | 2004-07-08 | 2012-02-21 | 겜파이어 코포레이션 | 단거리 광 상호접속 장치 |
| KR101167301B1 (ko) * | 2004-10-30 | 2012-07-19 | 엘지디스플레이 주식회사 | 액정표시장치용 백라이트 유닛 |
| GB2438440B (en) * | 2006-05-26 | 2008-04-23 | Design Led Products Ltd | A composite light guiding device |
| JP2008053250A (ja) * | 2006-08-22 | 2008-03-06 | Sony Corp | 半導体装置の製造方法 |
| US9229045B2 (en) * | 2008-11-12 | 2016-01-05 | Oracle America, Inc. | In-situ characterization of a solid-state light source |
| WO2012133530A1 (ja) * | 2011-03-31 | 2012-10-04 | 日本碍子株式会社 | セラミックス素子の製造方法 |
| GB2500055A (en) * | 2012-03-09 | 2013-09-11 | Design Led Products Ltd | Lighting panel with prisms and encapsulated light emitting diode |
| US10852475B2 (en) * | 2015-08-19 | 2020-12-01 | United States Of America, As Represented By The Secretary Of The Navy | Flexible light guide film for electronic activation and control |
| TWI733846B (zh) * | 2016-06-29 | 2021-07-21 | 荷蘭商皇家飛利浦有限公司 | 用於水中之具有塗層之光導 |
| KR102702650B1 (ko) | 2019-02-28 | 2024-09-06 | 삼성디스플레이 주식회사 | 전자 장치, 전자 장치 제조 방법, 및 발광 소자 전이 방법 |
| JP7263966B2 (ja) * | 2019-08-02 | 2023-04-25 | 富士通オプティカルコンポーネンツ株式会社 | 光デバイス |
| JP7276001B2 (ja) * | 2019-08-27 | 2023-05-18 | 富士通オプティカルコンポーネンツ株式会社 | 光デバイス |
| CN116973996A (zh) * | 2022-04-21 | 2023-10-31 | 苏州佳世达光电有限公司 | 光感测器 |
Family Cites Families (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2004A (en) * | 1841-03-12 | Improvement in the manner of constructing and propelling steam-vessels | ||
| JPS54130143A (en) | 1978-03-31 | 1979-10-09 | Oki Electric Ind Co Ltd | Production of thick film optical plane branching circuit element |
| DE3343939A1 (de) | 1983-12-05 | 1985-06-13 | Krauss-Maffei AG, 8000 München | Mannlochdeckel fuer eine vertikalzentrifuge |
| JPS61121014A (ja) | 1984-11-16 | 1986-06-09 | Nec Corp | 光・電気混成集積回路 |
| US5073230A (en) | 1990-04-17 | 1991-12-17 | Arizona Board Of Regents Acting On Behalf Of Arizona State University | Means and methods of lifting and relocating an epitaxial device layer |
| JP3048705B2 (ja) | 1991-10-11 | 2000-06-05 | シャープ株式会社 | 液晶表示装置 |
| FR2677490B1 (fr) * | 1991-06-07 | 1997-05-16 | Thomson Csf | Emetteur-recepteur optique a semiconducteurs. |
| US5827751A (en) | 1991-12-06 | 1998-10-27 | Picogiga Societe Anonyme | Method of making semiconductor components, in particular on GaAs of InP, with the substrate being recovered chemically |
| US5280184A (en) | 1992-04-08 | 1994-01-18 | Georgia Tech Research Corporation | Three dimensional integrated circuits with lift-off |
| US5286335A (en) | 1992-04-08 | 1994-02-15 | Georgia Tech Research Corporation | Processes for lift-off and deposition of thin film materials |
| US5244818A (en) | 1992-04-08 | 1993-09-14 | Georgia Tech Research Corporation | Processes for lift-off of thin film materials and for the fabrication of three dimensional integrated circuits |
| US5465009A (en) | 1992-04-08 | 1995-11-07 | Georgia Tech Research Corporation | Processes and apparatus for lift-off and bonding of materials and devices |
| US5401983A (en) | 1992-04-08 | 1995-03-28 | Georgia Tech Research Corporation | Processes for lift-off of thin film materials or devices for fabricating three dimensional integrated circuits, optical detectors, and micromechanical devices |
| US5462009A (en) * | 1992-11-06 | 1995-10-31 | The Boeing Company | Method and apparatus for producing perovskite compositions |
| US5391257A (en) | 1993-12-10 | 1995-02-21 | Rockwell International Corporation | Method of transferring a thin film to an alternate substrate |
| US5439647A (en) * | 1994-02-25 | 1995-08-08 | Fiberchem, Inc. | Chip level waveguide sensor |
| JPH10132747A (ja) * | 1996-10-01 | 1998-05-22 | Texas Instr Inc <Ti> | 小型集積センサ台 |
| US6033995A (en) | 1997-09-16 | 2000-03-07 | Trw Inc. | Inverted layer epitaxial liftoff process |
| CN1196004C (zh) | 1997-10-01 | 2005-04-06 | 日立化成工业株式会社 | 光信息处理设备 |
| JP2000056725A (ja) | 1998-08-07 | 2000-02-25 | Nippon Telegr & Teleph Corp <Ntt> | 高精細画像表示装置 |
| US6845184B1 (en) | 1998-10-09 | 2005-01-18 | Fujitsu Limited | Multi-layer opto-electronic substrates with electrical and optical interconnections and methods for making |
| JP2001042150A (ja) * | 1999-07-30 | 2001-02-16 | Canon Inc | 光導波路、その作製方法、およびこれを用いた光インタコネクション装置 |
| JP2001074960A (ja) | 1999-09-08 | 2001-03-23 | Fuji Xerox Co Ltd | 光データバス及び信号処理装置 |
| US6214733B1 (en) | 1999-11-17 | 2001-04-10 | Elo Technologies, Inc. | Process for lift off and handling of thin film materials |
| JP2001185752A (ja) | 1999-12-24 | 2001-07-06 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置とそれを用いた光信号入出力装置 |
| JP2001188146A (ja) | 2000-01-04 | 2001-07-10 | Canon Inc | 光結合方法及び光回路 |
| JP3568156B2 (ja) | 2000-03-01 | 2004-09-22 | 日本電信電話株式会社 | 半導体装置 |
| DE10106297A1 (de) | 2000-06-08 | 2002-01-03 | Schleifring Und Appbau Gmbh | Optisches Datenübertragungssystem |
| JP4517461B2 (ja) | 2000-06-19 | 2010-08-04 | ソニー株式会社 | 光配線モジュールの製造方法 |
| JP4288841B2 (ja) | 2000-09-21 | 2009-07-01 | ソニー株式会社 | 光バス部材の製造方法及び光バス装置 |
| US20040154733A1 (en) | 2001-02-08 | 2004-08-12 | Thomas Morf | Chip transfer method and apparatus |
| JP2002252418A (ja) | 2001-02-26 | 2002-09-06 | Ricoh Co Ltd | 光通信システム |
| JP2002303751A (ja) | 2001-04-09 | 2002-10-18 | Mitsubishi Paper Mills Ltd | 高分子光導波路の製造方法 |
| JP2004191392A (ja) * | 2002-12-06 | 2004-07-08 | Seiko Epson Corp | 波長多重チップ内光インターコネクション回路、電気光学装置および電子機器 |
-
2002
- 2002-10-01 JP JP2002289077A patent/JP3952923B2/ja not_active Expired - Fee Related
-
2003
- 2003-09-30 US US10/673,444 patent/US7228018B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7228018B2 (en) | 2007-06-05 |
| JP2004126152A (ja) | 2004-04-22 |
| US20040109629A1 (en) | 2004-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4249474B2 (ja) | 波長多重チップ間光インターコネクション回路 | |
| US7092588B2 (en) | Optical interconnection circuit between chips, electrooptical device and electronic equipment | |
| US7251385B2 (en) | Wavelength multiplexing on-chip optical interconnection circuit, electro-optical device, and electronic apparatus | |
| JP3952923B2 (ja) | 光インターコネクション回路の製造方法 | |
| JP3800135B2 (ja) | 光通信モジュール、光通信モジュールの製造方法および電子機器 | |
| JP3870848B2 (ja) | 半導体集積回路、電気光学装置、電子機器および半導体集積回路の製造方法 | |
| US6858872B2 (en) | Optical interconnection integrated circuit, method of manufacturing optical interconnection integrated circuit, electro-optical apparatus, and electronic apparatus | |
| JP2005539274A5 (ja) | ||
| JP2010539545A (ja) | プリント回路基板エレメント及びその製造方法 | |
| JP2007258667A (ja) | 光電気複合基板及び電子機器 | |
| JP3941713B2 (ja) | 面発光レーザを備えた半導体集積回路、半導体集積回路の製造方法および電子機器 | |
| US7050664B2 (en) | On-chip optical interconnection circuit, electro-optical device, and electronic apparatus | |
| JP2004170684A (ja) | チップ間光インターコネクション回路、電気光学装置および電子機器 | |
| JP2006011046A (ja) | 光導波路及びその光導波モジュール、並びに光伝送モジュール | |
| JP3952935B2 (ja) | 光インターコネクション回路、電気光学装置および電子機器 | |
| JP3952995B2 (ja) | 光導波路の形成方法 | |
| JP2004170685A (ja) | Ｔｆｔ回路間光インターコネクション回路、電気光学装置および電子機器 | |
| JP2004126153A (ja) | フラットパネルディスプレイおよび電子機器 | |
| JP2004327584A (ja) | 光インターコネクション回路、光インターコネクション回路の製造方法及び電子機器 | |
| JP2004264506A (ja) | 光インターコネクション回路、電気光学装置および電子機器 | |
| JP3987404B2 (ja) | 光導波路およびその製造方法、回路基板、光モジュール、光伝達装置 | |
| JP2004193144A (ja) | 波長多重ｔｆｔ回路間光インターコネクション回路、電気光学装置および電子機器 | |
| JP2004309770A (ja) | 光導波路及びその製造方法、光インターコネクション回路及びその製造方法、電子機器 | |
| JP2004126154A (ja) | 光インターコネクション回路、フラットパネルディスプレイおよび電子機器 | |
| JP2004192023A (ja) | 波長多重チップ間光インターコネクション回路、電気光学装置および電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050317 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050318 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060410 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060711 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060911 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061017 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061205 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070104 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070116 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070410 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070423 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140511 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |