[go: up one dir, main page]

JP3952995B2 - 光導波路の形成方法 - Google Patents

光導波路の形成方法 Download PDF

Info

Publication number
JP3952995B2
JP3952995B2 JP2003169816A JP2003169816A JP3952995B2 JP 3952995 B2 JP3952995 B2 JP 3952995B2 JP 2003169816 A JP2003169816 A JP 2003169816A JP 2003169816 A JP2003169816 A JP 2003169816A JP 3952995 B2 JP3952995 B2 JP 3952995B2
Authority
JP
Japan
Prior art keywords
optical waveguide
substrate
self
region
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003169816A
Other languages
English (en)
Other versions
JP2005004091A (ja
Inventor
敦司 高桑
貴幸 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003169816A priority Critical patent/JP3952995B2/ja
Priority to US10/863,393 priority patent/US7448233B2/en
Publication of JP2005004091A publication Critical patent/JP2005004091A/ja
Application granted granted Critical
Publication of JP3952995B2 publication Critical patent/JP3952995B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C17/00—Surface treatment of glass, not in the form of fibres or filaments, by coating
    • C03C17/02—Surface treatment of glass, not in the form of fibres or filaments, by coating with glass
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C17/00—Surface treatment of glass, not in the form of fibres or filaments, by coating
    • C03C17/28—Surface treatment of glass, not in the form of fibres or filaments, by coating with organic material
    • C03C17/32—Surface treatment of glass, not in the form of fibres or filaments, by coating with organic material with synthetic or natural resins
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/138—Integrated optical circuits characterised by the manufacturing method by using polymerisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2218/00—Methods for coating glass
    • C03C2218/10—Deposition methods
    • C03C2218/11—Deposition methods from solutions or suspensions
    • C03C2218/113—Deposition methods from solutions or suspensions by sol-gel processes
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2218/00—Methods for coating glass
    • C03C2218/10—Deposition methods
    • C03C2218/11—Deposition methods from solutions or suspensions
    • C03C2218/114—Deposition methods from solutions or suspensions by brushing, pouring or doctorblading
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2218/00—Methods for coating glass
    • C03C2218/30—Aspects of methods for coating glass not covered above
    • C03C2218/34—Masking
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12166—Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nanotechnology (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Optics & Photonics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Composite Materials (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Optical Integrated Circuits (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、光導波路の形成方法、光導波路デバイス、電気光学装置および電子機器に関する。
【０００２】
【従来の技術】
近年、平面ディスプレイ装置として、エレクトルルミネッセンスパネル（ＥＬＰ）、プラズマディスプレイパネル（ＰＤＰ）、液晶表示装置（ＬＣＤ）などが用いられている。これらの平面ディスプレイ装置は、大型化、大容量表示化に伴う信号の遅延などを解消するために、光を信号伝達に用いる技術が検討されている（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開平５−１００２４６号公報
【０００４】
また、コンピュータは、集積回路の内部構造の微細化により、ＣＰＵ内部の動作速度（動作クロック）が年々向上している。しかし、ＣＰＵと記憶装置などの周辺装置を繋ぐバスにおける信号伝達速度はほぼ限界に達しつつあり、コンピュータの処理速度のボトルネックとなっている。このバスにおける信号伝達を光信号で行うことができれば、コンピュータの処理速度の限界を著しく高めることが可能となる。
【０００５】
そして、光信号を用いてデータ伝達するには、光源から放射された光信号を所定の場所まで伝達して、受光素子などに入力する光伝送手段が必要になる。従来このような光伝送手段としては、光ファイバーを利用した技術又は基板上に形成した光導波路を利用した技術がある。
【０００６】
【発明が解決しようとする課題】
しかしながら、光伝送手段として光ファイバーを利用した場合、発光素子及び受光素子などの光部品との接続が繁雑になり、その製造に多大なコスト及び時間がかかるとともに、光伝送手段の小型化が困難になるという問題がある。
【０００７】
これに対し、基板上に形成した光導波路を利用することによって、光伝送媒体と発光素子及び受光素子などとの接続を簡単にすることが考えられる。しかし、光導波路を用いた光伝送手段は、平面ディスプレイ装置又はコンピュータなどに適用できるほどの微細化及び製造容易化が図られたものは実現されていない。特に、光導波路の線幅を含む形状を容易にかつ高精度に制御する技術の実現は不充分である。
【０００８】
本発明は、上記事情に鑑みてなされたもので、光導波路の線幅を含む形状を容易にかつ高精度に制御することができる光導波路の形成方法、光導波路デバイス、電気光学装置および電子機器の提供を目的とする。
【０００９】
【課題を解決するための手段】
上記した目的を達成するために本発明の光導波路の形成方法は、基板に撥液領域を形成した後、該基板における該撥液領域以外の領域に光導波路を形成することを特徴とする。
本発明によれば、光導波路を液状体からなる光導波路材（光導波路形成材料）を用いて基板上に形成する場合などにおいて、その光導波路材を基板上に塗布などする前に、かかる基板に撥液領域を形成しておく。ここで、撥液領域は光導波路材が形成されにくく、撥液領域以外の部分は光導波路材が形成されやすい。したがって、本発明によれば、基板上において光導波路を形成する光導波路形成領域を囲むように撥液領域を形成し、その後、その光導波路形成領域内に光導波路材を充填することなどにより、光導波路の形状（線幅、曲線形状、断面形状など）を容易にかつ高精度に制御することができる。また、本発明によれば、光導波路材を基板全面に塗布した場合であっても、撥液領域に塗布された光導波路材はその領域から弾き出される作用をうけるので、極めて簡便に高精度な光導波路を形成することができる。
【００１０】
また、本発明の光導波路の形成方法は、基板に親液領域を形成した後、該親液領域上に光導波路を形成することを特徴とする。
本発明によれば、光導波路を液状体からなる光導波路材を用いて基板上に形成する場合などにおいて、その光導波路材を基板上に塗布などする前に、かかる基板に親液領域を形成しておく。ここで、親液領域は光導波路材が形成されやすく、親液領域以外の部分は光導波路材が形成されにくい。したがって、本発明によれば、基板上において光導波路形成領域を親液領域として、その親液領域内に光導波路材を充填することなどにより、光導波路の形状（線幅、曲線形状、断面形状など）を容易にかつ高精度に制御することができる。また、本発明によれば、光導波路材を基板全面に塗布した場合であっても、親液領域以外に塗布された光導波路材はその領域から弾き出され親液領域に集められる作用をうけるので、極めて簡便に高精度な光導波路を形成することができる。
【００１１】
また、本発明の光導波路の形成方法は、基板に撥液領域と親液領域とを形成した後、該親液領域上に光導波路を形成することを特徴とする。
本発明によれば、親液領域を光導波路形成領域として、親液領域を囲むように撥液領域を形成することなどにより、さらに簡便にかつ高精度な光導波路を形成することができる。
【００１２】
また、本発明の光導波路の形成方法は、前記光導波路が液状体からなる光導波路材を硬化させて形成され、前記撥液領域は、前記光導波路材に対して撥液性がある領域であることが好ましい。
本発明によれば、例えば基板における光導波路形成領域を囲むように撥液領域を形成し、その後、基板に光導波路材を塗布することにより、かかる光導波材を簡便にかつ高精度に光導波路形成領域に充填することができる。そして、その充填後に光導波路材を硬化させて所望形状の光導波路を形成することができる。
本発明において、光導波路材としては、ポリイミドなどからなる透明樹脂あるいはゾルゲルガラスを適用することができる。ゾルゲルガラスとは、ガラス成分を含む溶液を加熱するなどして固体ガラスに変質させたものである。
【００１３】
また、本発明の光導波路の形成方法は、前記光導波路が液状体からなる光導波路材を硬化させて形成され、前記親液領域は、前記光導波路材に対して親液性がある領域であることが好ましい。
本発明によれば、例えば基板における光導波路形成領域に親液領域を形成し、その後、基板に光導波路材を塗布することにより、かかる光導波材を簡便にかつ高精度に光導波路形成領域に充填することができる。そして、その充填後に光導波路材を硬化させて所望形状の光導波路を形成することができる。
【００１４】
また、本発明の光導波路の形成方法は、前記撥液領域及び親液領域のうちの少なくとも一方が自己組織化単分子膜を用いて形成されることが好ましい。
本発明によれば、自己組織化単分子膜を用いて撥液領域又は親液領域を形成するので、撥液領域及び親液領域の形状を極めて高精度に制御することができ、またかかる領域の撥液性及び親液性の程度を極めて高精度に制御することができる。ここで、自己組織化単分子膜（ＳＡＭｓ：Self-Assembled Monolayers）は、固体表面へ分子を固定する方法であって高配向・高密度な分子層が形成可能な方法である自己組織化（ＳＡ：Self-Assembly）法によって作製される膜である。自己組織化法は、オングストロームオーダで分子の環境及び幾何学的配置を操作できる。また、自己組織化単分子膜は、有機分子の固定化技術の有力な一手段となり作製法の簡便さと分子と基板間に存在する化学結合のために膜の熱的安定性も高く、オングストロームオーダの分子素子作製のための重要技術である。また、自己組織化単分子膜は、基本的に自己集合プロセスであり、自発的に微細パターンを形成することができる。したがって、自己組織化単分子膜は、超微小電子回路で用いられるような、すなわち既存のリソグラフィー法が使えないような、緻密で高度なパターン形成を簡便に形成することができる。したがって、本発明によれば、極めて微細な光導波路を簡便にかつ高精度に形成することができる。
【００１５】
また、本発明の光導波路の形成方法は、前記撥液領域及び親液領域のうちの少なくとも一方が、基板に所望形状のマスク層を形成した後、該基板に自己組織化単分子膜を成膜し、その後、該マスク層を除去することで形成されることが好ましい。
本発明によれば、半導体素子の製造で用いられる一般的な露光装置などを用いて、簡便にかつ高精度に光導波路を形成することができる。
【００１６】
また、本発明の光導波路の形成方法は、前記マスク層がフォトリソグラフィ法を用いて形成されることが好ましい。
本発明によれば、一般的な半導体製造装置を用いて、簡便にかつ高精度に光導波路を形成することができる。
【００１７】
また、本発明の光導波路の形成方法は、前記マスク層がレジストからなることが好ましい。
本発明によれば、基板上にレジストを形成し、その後、露光装置などでレジストをパターンニングすることで簡易に所望形状のマスク層を形成することができる。
【００１８】
また、本発明の光導波路の形成方法は、前記マスク層が液滴吐出方式を用いて形成されることが好ましい。
本発明によれば、インクジェットノズルなどから液状材料を基板の所望部位に吐出することで、簡易にかつ経済的にマスク層を形成することができる。
【００１９】
また、本発明の光導波路の形成方法は、前記撥液領域及び親液領域のうちの少なくとも一方が、基板に自己組織化単分子膜を成膜した後、電子線、イオンビーム及び光のうちの少なくとも１つを用いて、該自己組織化単分子膜における所望部分を除去する（パターニングする）ことで形成されることが好ましい。
本発明によれば、レジストパターンなどからなるマスク層を形成することなく、すなわちフォトリソグラフィ法などを用いることなく、所望形状の自己組織化単分子膜からなる撥液領域又は親液領域を形成することができる。そして、電子線、イオンビーム及び光は、極めて微小なスポットにでき、簡易にかつ高精度に位置制御することができるので、光導波路の線幅などの形状を簡易にかつ高精度に制御することができる。したがって、本発明によれば極めて微細な光導波路を簡易に製造することができる。
【００２０】
また、本発明の光導波路の形成方法は、前記撥液領域及び親液領域のうちの少なくとも一方が、基板に自己組織化単分子膜を成膜した後、電子線、イオンビーム及び光のうちの少なくとも１つを用いて、該自己組織化単分子膜における所望部分表面の性質（表面エネルギー）を変更することで形成されることが好ましい。
本発明によれば、自己組織化単分子膜の表面エネルギーを電子線、イオンビーム又は光によって制御することができる。したがって、自己組織化単分子膜の親液性及び撥液性の程度（レベル）を簡易にかつ高精度に制御することができる。
【００２１】
また、本発明の光導波路の形成方法は、前記自己組織化単分子膜における所望部分表面の性質の変更が撥液化及び親液化のうちの一方であることが好ましい。
【００２２】
また、本発明の光導波路の形成方法は、前記光の波長が２５０ｎｍ以下であることが好ましい。
本発明によれば、波長が２５０ｎｍ以下の高エネルギーをもつ光により、自己組織化単分子膜の種類にかかわらず、その自己組織化単分子膜を除去することができる。
【００２３】
また、本発明の光導波路の形成方法は、前記撥液領域及び親液領域のうちの少なくとも一方が、所望のスタンプ（型）を作成し、該スタンプ上に自己組織化単分子膜を成膜した後、該自己組織化単分子膜を基板に転写することで形成されることが好ましい。
本発明によれば、シリコーンゴムなどを用いてスタンプ（型）を作製し、そのスタンプを用いて自己組織化単分子膜を基板に転写するので、例えば１つのスタンプを繰り返し使用して同一パターンの自己組織化単分子膜を複数形成することができる。
【００２４】
また、本発明の光導波路の形成方法は、前記自己組織化単分子膜の基板への転写をマイクロコンタクトプリンティングにより行うことが好ましい。
本発明によれば、凸版印刷の一種であるマイクロコンタクトプリンティング（μＣＰ）により、所望パターンの自己組織化単分子膜を基板に形成することができる。
【００２５】
また、本発明の光導波路の形成方法は、前記スタンプの表面と前記自己組織化単分子膜との密着性が、前記基板における前記撥液領域及び親液領域のうちの少なくとも一方が形成される部分と該自己組織化単分子膜との密着性よりも弱くなるように、前記スタンプ、自己組織化単分子膜及び基板の材質が選定されていることが好ましい。
本発明によれば、スタンプ上に成膜した自己組織化単分子膜を基板に押し付けることなどにより、かかる自己組織化単分子膜を簡便にかつ良好に基板の所望領域上に転写することができる。
【００２６】
また、本発明の光導波路の形成方法は、前記スタンプの表面と前記自己組織化単分子膜との密着性が、前記基板における前記撥液領域及び親液領域のうちの少なくとも一方が形成される部分と該自己組織化単分子膜との密着性よりも弱くなるように、前記スタンプ、自己組織化単分子膜及び基板のうちの少なくとも１つの所望部位を温度制御することが好ましい。
本発明によれば、スタンプ、自己組織化単分子膜又は基板の所望部位を温度制御するとともに、スタンプ上に成膜した自己組織化単分子膜を基板に押し付けることなどにより、かかる自己組織化単分子膜を簡便にかつ良好に基板の所望領域上に転写することができる。
【００２７】
また、本発明の光導波路の形成方法は、前記自己組織化単分子膜の基板への転写が、前記スタンプを基板表面に押し付けて該自己組織化単分子膜を該基板に接着させた後に、アブレーションさせて該自己組織化単分子膜を該スタンプから剥離することで行うことが好ましい。
本発明によれば、スタンプ上に成膜された自己組織化単分子膜を基板に転写するときに、レーザなどをスタンプ上の自己組織化単分子膜に照射することでアブレーションさせることにより、スタンプから自己組織化単分子膜を高精度に剥離することができる。
【００２８】
また、本発明の光導波路の形成方法は、前記基板に撥液領域と親液領域とを形成する場合、該撥液領域を形成した後に該親液領域を形成することが好ましい。本発明によれば、基板において先ず撥液領域を形成し、その後親液領域を形成することにより、より簡便にかつ高精度に所望パターンの撥液領域及び親液領域を形成することができる。これは、先に親液領域を形成すると、その後撥液領域を形成するときにおいて親液領域に撥液領域構成材料などが侵入し易くなるからである。
【００２９】
また、本発明の光導波路の形成方法は、前記自己組織化単分子膜が有機ケイ素化合物とチオール化合物とのうちの少なくとも一方を用いて形成されることが好ましい。
本発明によれば、有機ケイ素化合物（シランカップリング剤）又はチオール化合物を使用して、撥液領域又は親液領域を形成する自己組織化単分子膜をつくることができる。チオール化合物とは、メルカプト基（−ＳＨ）を持つ有機化合物（Ｒ１−ＳＨ）の総称である。シランカップリング剤とは、Ｒ２ ｎＳｉＸ４−ｎで表される化合物である。特に、Ｒ１又はＲ２がＣｎＦ２ｎ＋１ＣｍＨ２ｍであるようなフッ素原子を有する化合物は、他材料との親和性が小さく撥液性が高いので撥液領域を形成する自己組織化単分子膜の材料として好適である。また、メルカプト基又は−ＣＯＯＨを有する化合物は、他材料との親和性が高く、親液領域を形成する自己組織化単分子膜の材料として好適である。
【００３０】
また、本発明の光導波路の形成方法は、撥液領域及び親液領域のうちの少なくとも一方を基板に形成した後に、液状体からなる光導波路材を基板の所望部位上において硬化させ、その後、該基板を熱リフロー処理して光導波路を形成することを特徴とする。
本発明によれば、硬化した光導波路材を熱リフロー処理することにより、その光導波路材における角張った形状を滑らかな曲線形状（レンズ形状）にすることができる。ここで、光導波路における角張った形状部分は光伝播における損失発生箇所となる。そこで、本発明によれば、光結合効率の高い光導波路を簡便に形成することができる。
【００３１】
また、本発明の光導波路の形成方法は、前記リフロー処理が前記光導波路の断面形状を制御する処理であることが好ましい。
本発明によれば、硬化した光導波路材を熱リフロー処理することにより、光導波路の断面形状を例えば凸レンズ形状又は半円形状などにすることができ、光結合効率の高い光導波路を簡便に形成することができる。
【００３２】
また、本発明の光導波路の形成方法は、前記光導波路の形成が所定材料をミスト化して前記基板上に成膜することで行われることが好ましい。
本発明によれば、撥液領域又は親液領域が形成された基板上において、光導波路を形成するための所定材料（光導波路材すなわちポリイミドなど）を超音波などでミスト化することで、基板の所定領域に光導波路材を成膜することができる。ここで、ミスト化された光導波路材は撥液領域からは弾き出され親液領域に集められる作用を受けるので、本発明によれば光導波路の線幅などの形状を簡易にかつ高精度に制御することができる。
【００３３】
本発明の光導波路デバイスは、前記光導波路の形成方法で形成された光導波路を有することを特徴とする。
本発明によれば、線幅などの形状が高精度に制御された光導波路を構成要素とする光導波路デバイスを簡便に提供することができる。そこで、本発明によれば光信号を用いて高速に動作する極めて微細かつ高密度なデバイスなどを簡便に提供することができる。
【００３４】
また、本発明の光導波路デバイスは、前記光導波路と、該光導波路に対して光学的に接続された発光素子又は受光素子を有してなる微小タイル状素子とを有することが好ましい。
本発明によれば、非常に小さな形状（例えば、数百μｍ四方以下の面積と数十μｍ以下の厚さをもつもの）の微小タイル状素子と上記光導波路とを構成要素とする光導波路デバイスを簡便に提供することができる。そこで、本発明によれば光信号及び電気信号を用いて高速に動作する極めて微細かつ高密度なデバイスなどを簡便に提供することができる。
【００３５】
本発明の電気光学装置は、前記光導波路デバイスを備えたことを特徴とする。
本発明によれば、例えば、平面ディスプレイなどの走査信号を上記光導波路デバイスによって伝送することで、高速に走査信号を伝送することができ、平面ディスプレイ装置における画面の大型化、高品位化及び薄型化を実現することができる。
【００３６】
本発明の電子機器は、前記光導波路デバイスを備えたことを特徴とする。
本発明によれば、例えば、集積回路に上記光導波路デバイスを適用することで、高速に信号処理することができかつ極めてコンパクトな電子機器を安価に提供することができる。
また、本発明によれば、例えば、表示装置に上記光導波路デバイスを適用することで、高品位な画像を高速に表示できる安価な電子機器を提供することができる。
【００３７】
【発明の実施の形態】
以下、本発明の実施の形態に係る光導波路の形成方法及び光導波路デバイスについて、図面を参照して説明する。
【００３８】
（構成例）
先ず、本実施形態に係る光導波路デバイスの構成例について図１及び図２を参照して説明する。図１は、本発明の実施形態に係る光導波路デバイスの平面図である。図２は、図１に示す光導波路デバイスの部分断面図である。
【００３９】
本光導波路デバイスは、基板１の表面などに形成された光導波路１０と、基板１の表面などに貼り付けられた微小タイル状素子２１，２２と、基板１の表面などに形成された電極をなすボンディングパッド３１とメタル配線３２とを備えている。ボンディングパッド３１は、基板１に形成されている集積回路（図示せず）などの電子回路の電極（端子）である。メタル配線３２は、ボンディングパッド３１と微小タイル状素子２１、２２とを電気的に接続している。これにより、各微小タイル状素子２１，２２は、ボンディングパッド３１及びメタル配線３２を介して基板１における集積回路などと電気的に接続されている。
【００４０】
微小タイル状素子２１，２２は、微小なタイル形状の半導体デバイスである。この微小タイル状素子２１，２２は、例えば、厚さが２０μｍ以下であり、縦横の大きさが数十μｍから数百μｍの板状部材である。微小タイル状素子２１，２の製造方法については、後で詳細に説明する。そして微小タイル状素子２１は、発光機能をもつ発光部２１ａを備えている。微小タイル状素子２２は、受光機能をもつ受光部２２ｂを備えている。
【００４１】
光導波路１０は、微小タイル状素子２１と微小タイル状素子２２とを光学的に接続するものである。そして、本実施形態では光導波路１０をなす光導波路材が、少なくとも微小タイル状素子２１の発光部２１ａ及び微小タイル状素子２２の受光部２２ｂを被うように形成されている。なお、発光部２１ａ及び受光部２２ｂと光導波路１０とは、必ずしも密着していなければならないものではなく、間隔が開けられているものであってもよい。
【００４２】
このような構成により、基板１における集積回路などから出力された電気信号は微小タイル状素子２１で光信号に変換される。その光信号は光導波路１０を伝播して微小タイル状素子２２で受信され電気信号に変換される。その電気信号は基板１における他の集積回路などの入力信号とされる。したがって、上記構成によれば、例えば基板１上に形成された複数の集積回路同士間における信号伝達を極めて高速化することができる。
【００４３】
また、図１に示すように１個の微小タイル状素子２１から出射された光信号は、光導波路１０を伝播して複数個の微小タイル状素子２２へ略同時に入射する。そこで、上記構成によれば、１本の光導波路１０を用いて、複数の受信箇所それぞれに光信号を並列的に伝送することができる。
【００４４】
微小タイル状素子２１の発光部２１ａは、例えば、ＬＥＤ、ＶＣＳＥＬ（面発光レーザ）又は電界吸収変調器内蔵のＤＦＢ（Distributed Feedback）レーザからなるものとする。発光デバイスとして、ＬＥＤはもっとも構造が単純で作製が容易であるが、光信号の変調速度が数百Ｍｂｐｓ程度と遅い。これに対してＶＣＳＥＬは、１０Ｇｂｐｓを超える非常に高速な変調が可能であるうえ、しきい値電流が小さく発光効率が高いので低消費電力で駆動できる。ＤＦＢレーザは、変調速度は１Ｇｂｐｓ程度と面発光レーザには及ばないものの、微小タイル形状の端部から基板１の平面と平行な方向、すなわち光導波路１０に沿った方向へレーザ光を出射するため、面発光レーザより効率よく光信号を伝播することができる。
【００４５】
微小タイル状素子２２の受光部２２ｂは、例えば、フォトダイオード又はフォトトランジスタからなるものとする。ここで、フォトダイオードとしては、ＰＩＮ型フォトダイオード、ＡＰＤ（アバランシェフォトダイオード）、ＭＳＭ型フォトダイオードを用途に応じて選ぶことができる。ＡＰＤは、光感度、応答周波数ともに高い。ＭＳＭ型フォトダイオードは、構造が単純で増幅用トランジスタとともに集積化しやすい。
【００４６】
また、受光手段を備える他の第３微小タイル状素子（図示せず）を微小タイル状素子２１に重ねるように形成してもよい。こうすれば微小タイル状素子２１の発光量を第３微小タイル状素子でモニタし、その値を微小タイル状素子２１へフィードバックさせることでＡＰＣ機能を持たせることが可能となり、安定した光データ伝送を実現できる。あるいは微小タイル状素子２１そのものにＡＰＣ機能を内蔵させてもよい。また、微小タイル状素子２２は、検出した信号を増幅する回路などを備えることが望ましい。こうすることにより、装置をさらに高性能化することができる。
【００４７】
そして、微小タイル状素子２１及び微小タイル状素子２２は、基板１に設けられた集積回路、又はＥＬ（エレクトロルミネッセンス）表示回路、プラズマディスプレイ、液晶表示回路などの電子回路（図示せず）と電気的に接続されているものとしてもよい。これにより、集積回路などからなるコンピュータシステムをコンパクトでありながら従来よりも高速にすることができる。また、基板１に設けられた平面ディスプレイなどの走査信号を本実施形態の光導波路デバイスによって高速に伝送することができ、平面ディスプレイ装置における画面の大型化及び高品位化を促進することができる。
【００４８】
また、微小タイル状素子２１及び微小タイル状素子２２ともに１本の光導波路１０に複数個接続されているものとしてもよい。ここで、各微小タイル状素子２１は、放射する光の波長が異なるものとしてもよい。また、各微小タイル状素子２２は、少なくとも１つの微小タイル状素子２１が放射する光の波長に対応して波長選択機能をもつ受光手段をもつものであることが好ましい。これらにより、複数の微小タイル状素子２１からそれぞれ送信された複数の光信号が、１つの光導波路１０を同時に伝播して、複数の微小タイル素子２２それぞれに検出されることができる。したがって、複数の光信号を１本の光導波路１０で並列に送受信することができるバスを、簡易に構成することができる。
【００４９】
また、光導波路１０は、図１においては直線状に形成されているが、曲線状に形成したり複数に分岐させることもできる。また、ループ状に形成してもかまわない。また、複数のタイル状素子を覆うようにシート状に形成してもよい。もちろん一つの基板１の表面に複数の組の微小タイル状素子２１と微小タイル状素子２２及び光導波路１０を形成してもかまわない。さらに、基板１の表裏両面に第１微小タイル状素子２１と第２微小タイル状素子２２及び光導波路１０を形成することもできる。
【００５０】
（光導波路の形成方法）
次に、本発明の実施の形態に係る光導波路の形成方法について、図３から図９を参照して説明する。
＜第１形成方法＞
図３は、本発明の実施形態に係る光導波路の第１形成方法を示す模式断面図である。上記光導波路デバイスの構成要素と同一のものについては同一符号を付けている。
【００５１】
先ず、図３（ａ）に示すように、基板１の表面に、撥液性の自己組織化単分子膜（ＳＡＭｓ）２ａからなる撥液領域（撥液パターン）を形成する。基板１としては、ガラス、ガラスエポキシ、シリコン、プラスチック、セラミック、フィルム又はポリイミドなど任意のものを適用することができる。
【００５２】
自己組織化単分子膜の形成方法としては、例えば、次のように行う。先ず、基板１の表面に金などを真空蒸着等させる。その後、基板１を洗浄する。その後、チオール類の数μ〜数十μｍｏｌ/ｌエタノール溶液に、所定時間侵漬し、自己組織化単分子膜を作成する。その後、エタノール、純水の順に金表面を洗浄する。必要であれば、金表面を窒素雰囲気化で乾燥させる。以上で自己組織化単分子膜が形成される。この自己組織化単分子膜の形成方法は、以降でのべる各種方法に用いることができる。
【００５３】
また、撥液領域は、基板１における光導波路１０の形成領域を囲む領域とすることが好ましい。そして、本実施形態では、微小タイル状素子２１，２２を横切るように光導波路１０を形成するので撥液領域の形成は基板１の所定位置に微小タイル状素子２１，２２を貼り付けた後に行うのが好ましい。したがって、撥液領域は基板１の表面のみならず微小タイル状素子２１，２２の表面の一部にも形成することが好ましい。
【００５４】
そして、基板１の表面における上記撥液領域となる部分全体上に、撥液性をもつ自己組織化単分子膜２ａをパターン形成することで、所望パターンの撥液領域を形成する。自己組織化単分子膜２ａは、光導波路１０（液状体の光導波路材）に対して撥液性があるものとする。例えば、撥液性がある自己組織化単分子膜２ａは、シランカップリング剤（有機ケイ素化合物）又はチオール化合物を用いて形成することができる。
【００５５】
ここでチオール化合物とは、メルカプト基（−ＳＨ）を持つ有機化合物（Ｒ１−ＳＨ）の総称をいう。シランカップリング剤とは、Ｒ２ ｎＳｉＸ４−ｎで表される化合物である。特に、Ｒ１又はＲ２がＣｎＦ２ｎ＋１ＣｍＨ２ｍであるようなフッ素原子を有する化合物は、他材料との親和性が小さく撥液性が高いので撥液領域を形成する材料として好適である。
【００５６】
次いで、図３（ｂ）に示すように、基板１の表面における自己組織化単分子膜２ａからなる撥液領域以外の部分に光導波路１０を形成する。この光導波路１０の形成例について次に具体的に述べる。先ず、液状体からなる光導波路形成材料（光導波路材）を図３（ａ）に示す状態の基板１表面に塗布する。光導波路材としてはポリイミドなどの透明樹脂あるいはゾルゲルガラスを適用することができる。
【００５７】
すると、基板１上に塗布された光導波路材は、自己組織化単分子膜２ａ上からは弾き出される作用（力）を受け、撥液領域以外の部分に集められる、又は撥液領域以外の部分から外に出ることを抑制される作用（力）を受ける。したがって基板１の表面全体に光導波路材を塗布しても、また、撥液領域以外の部分に光導波路材を塗布しても、その光導波路材は撥液領域以外の部分全体（光導波路形成領域）上に正確に充填されることとなる。その後、光導波路材は、硬化して光導波路１０となる。
これらにより、本実施形態によれば、極めて簡便に高精度な光導波路を形成することができる。
【００５８】
＜第２形成方法＞
図４は、本発明の実施形態に係る光導波路の第２形成方法を示す模式断面図である。先ず、図４（ａ）に示すように、基板１の表面に、親液性の自己組織化単分子膜（ＳＡＭｓ）２ｂからなる親液領域（親液パターン）を形成する。この親液領域は、基板１における光導波路１０の形成領域と同一領域にすることが好ましい。そして、本実施形態では、微小タイル状素子２１，２２を横切るように光導波路１０を形成するので親液領域の形成は基板１の所定位置に微小タイル状素子２１，２２を貼り付けた後に行うのが好ましい。したがって、親液領域は基板１の上面のみならず微小タイル状素子２１，２２の上面の一部にも形成することが好ましい。
【００５９】
親液性がある自己組織化単分子膜２ｂは、シランカップリング剤（有機ケイ素化合物）又はチオール化合物を用いて形成することができる。チオール化合物はメルカプト基（−ＳＨ）を持つ有機化合物（Ｒ１−ＳＨ）である。そして、メルカプト基又は−ＣＯＯＨを有する化合物は、他材料との親和性が高く、親液領域を形成する自己組織化単分子膜２ｂの材料として好適である。
【００６０】
次いで、図４（ｂ）に示すように、基板１の表面における自己組織化単分子膜２ｂからなる親液領域に光導波路１０を形成する。この光導波路１０の形成例について次に具体的に述べる。先ず、液状体からなる光導波路形成材料（光導波路材）を図４（ａ）に示す状態の基板１表面に塗布する。この光導波路材は、図３に示す第１形成方法で用いた光導波路材を用いることができる。
【００６１】
すると、基板１の表面に塗布された光導波路材は、自己組織化単分子膜２ｂに引きつけられ、自己組織化単分子膜２ｂ以外の部分からは弾き出される作用を受ける。したがって、基板１の表面全体に光導波路材を塗布しても、また、親液領域に光導波路材を塗布しても、その光導波路材は親液領域全体（光導波路形成領域）に正確に充填されることとなる。その後、光導波路材は、硬化して光導波路１０となる。
これらにより、本実施形態によれば、極めて簡便に高精度な光導波路を形成することができる。
【００６２】
＜第３形成方法＞
図５は、本発明の実施形態に係る光導波路の第３形成方法を示す模式断面図である。先ず、図５（ａ）に示すように、基板１の表面に、撥液性の自己組織化単分子膜２ａからなる撥液領域と、親液性の自己組織化単分子膜２ｂからなる親液領域とを形成する。
【００６３】
ここで、例えば、親液領域は基板１における光導波路１０の形成領域と同一の領域として、撥液領域は光導波路１０の形成領域を囲む領域とする。そして、本実施形態では、微小タイル状素子２１，２２を横切るように光導波路１０を形成するので撥液領域及び親液領域の形成は基板１の所定位置に微小タイル状素子２１，２２を貼り付けた後に行うのが好ましい。したがって、撥液領域及び親液領域は基板１の表面のみならず微小タイル状素子２１，２２の表面の一部にも形成することが好ましい。
【００６４】
また、基板１における撥液領域の形成は、親液領域の形成より前に行うことが好ましい。例えば、先に親液領域を形成し、その後に撥液領域を形成する場合、撥液領域を形成するときに親液領域に撥液領域構成材料などが侵入し易くなり、精密な撥液・親液パターンが形成しにくくなる。一方、先に撥液領域を形成した場合は、撥液領域には親液領域構成材料なども侵入しにくいので、より簡便にかつ高精度に所望パターンの撥液領域及び親液領域を形成することができる。
【００６５】
次いで、図５（ｂ）に示すように、基板１の表面における自己組織化単分子膜２ｂからなる親液領域に光導波路１０を形成する。この光導波路１０の形成例について次に具体的に述べる。先ず、液状体からなる光導波路形成材料（光導波路材）を図５（ａ）に示す状態の基板１表面に塗布する。この光導波路材は、図３に示す第１形成方法で用いた光導波路材を用いることができる。
【００６６】
すると、基板１の表面に塗布された光導波路材は、自己組織化単分子膜２ｂには引きつけられ、自己組織化単分子膜２ａからは弾き出される作用を受ける。したがって、基板１の表面全体に光導波路材を塗布しても、また、親液領域に光導波路材を塗布しても、その光導波路材は親液領域全体（光導波路形成領域）に正確に充填されることとなる。その後、光導波路材は、硬化して光導波路１０となる。
これらにより、本実施形態によれば、極めて簡便に高精度な光導波路を形成することができる。
【００６７】
（ＳＡＭｓの形成方法）
次に、上記光導波路の形成方法で用いられる撥液領域又は親液領域をなす自己組織化単分子膜（ＳＡＭｓ）の形成方法について、図６から図８を参照して説明する。
【００６８】
＜第１の自己組織化単分子膜形成方法＞
図６は、本発明の実施形態に係る第１の自己組織化単分子膜形成方法を示す模式断面図である。先ず、図６（ａ）に示すように、基板１の表面にマスク材となるレジスト３のパターンを形成する。このレジスト３のパターンは、露光装置などでレジストをパターンニングするリソグラフィ方式、又はインクジェットノズルなどから液状材料を基板の所望部位に吐出する液滴吐出方式などによって形成する。また、レジスト３のパターンは、上記撥液領域又は親液領域に相当するパターン、すなわち光導波路１０の形成領域又はそれ以外の領域に相当するパターンとする。
【００６９】
その後、図６（ｂ）に示すように、レジスト３が形成された基板１の表面全体に、自己組織化単分子膜２を成膜する。この自己組織化単分子膜２は、基板１に撥液領域をつくるときは撥液性を有するものとして、基板１に親液領域をつくるときは親液性を有するものとする。
【００７０】
その後、図６（ｃ）に示すように、基板１上からレジスト３を剥離する。このレジスト３の剥離により、レジスト３上の成膜されていた自己組織化単分子膜２も基板１上から剥離される。これにより、基板１の表面において所望パターンの撥液領域又は親液領域となる自己組織化単分子膜２を形成することができる。
【００７１】
＜第２の自己組織化単分子膜形成方法＞
図７は、本発明の実施形態に係る第２の自己組織化単分子膜形成方法を示す模式断面図である。先ず、図７（ａ）に示すように、基板１の表面に全体的に自己組織化単分子膜２を成膜する。なお、基板１の表面における一部領域にのみ自己組織化単分子膜２を成膜するものとしてもよい。ここで、自己組織化単分子膜２は、撥液領域をつくるときは撥液性を有するものとして、親液領域をつくるときは親液性を有するものとする。
【００７２】
その後、図７（ｂ）に示すように、電子線・イオンビーム又は光４を用いて、不要な部分の自己組織化単分子膜２を直接的に除去する。ここで、不要な部分とは、例えば自己組織化単分子膜２が撥液性を有するときは光導波路形成領域の部分であり、自己組織化単分子膜２が親液性を有するときは光導波路形成領域以外の部分である。これにより、基板１の表面において所望パターンの撥液領域又は親液領域となる自己組織化単分子膜２を形成することができる。
【００７３】
第２の自己組織化単分子膜形成方法において、光を用いて自己組織化単分子膜２を除去する場合、その光の波長は２５０ｎｍ以下であることが好ましい。波長２５０ｎｍ以下の光は、高エネルギーをもつので、自己組織化単分子膜２の種類にかかわらず、その自己組織化単分子膜２を除去することができるからである。
【００７４】
第２の自己組織化単分子膜形成方法において、電子線、イオンビーム又は光によって自己組織化単分子膜２を除去する変わりに、電子線、イオンビーム又は光によって自己組織化単分子膜２の性質（表面エネルギー）を変更することとしてもよい。これにより、自己組織化単分子膜２の撥液性・親液性を簡易にかつ高精度に制御することができる。
【００７５】
また、例えば基板１の上面全体に自己組織化単分子膜２を成膜し、その後、その自己組織化単分子膜２における所望領域に電子線、イオンビーム又は光を照射することで、簡便にかつ高精度に所望パターンの撥液領域及び親液領域を形成することができる。
【００７６】
＜第３の自己組織化単分子膜形成方法＞
図８は、本発明の実施形態に係る第３の自己組織化単分子膜形成方法を示す模式断面図である。先ず、図８（ａ）に示すように、所望のスタンプ（型）５を作成する。このスタンプ５は、シリコーンゴム又はポリジメチルシロキサン（ＰＤＭＳ）などで形成してもよい。このスタンプ５における凸部の形状は、上記撥液領域又は親液領域の形状と同一とする。
【００７７】
また、スタンプ５における凸部は、基材をエッチングして形成してもよい。あるいは、基材をエッチングして凸部の反転形状を有する原盤を形成し、この原盤の形状をシリコーンゴムや樹脂などに転写することで凸部を形成してもよい。また、例えば、スタンプ５として、マイクロコンタクトプリンティング（μＣＰ）用のスタンプを使用してもよい。その場合、ポリジメチルシロキサン（ＰＤＭＳ）などでスタンプ５を形成してもよい。
【００７８】
その後、図８（ｂ）に示すように、スタンプ５上に自己組織化単分子膜２を成膜する。ここで、自己組織化単分子膜２は、撥液領域をつくるときは撥液性を有するものとして、親液領域をつくるときは親液性を有するものとする。例えば、ポリジメチルシロキサン（ＰＤＭＳ）などで形成されたスタンプ５を、自己組織化単分子膜を構成する物質を溶媒に溶かしてなる溶液に一旦漬け、その後、スタンプ５に付着した溶液を乾燥させることなどで、自己組織化単分子膜２をスタンプ５上に成膜する。
【００７９】
その後、図８（ｃ）に示すように、スタンプ５を基板１の所望部位に押し付けて、マイクロコンタクトプリンティング（μＣＰ）を行い、基板１上に自己組織化単分子膜２を転写する。マイクロコンタクトプリンティングは、凸版印刷の一種である。
【００８０】
そして、図８（ｄ）に示すように、スタンプ５を基板１上から除去することで基板１上の所望部位に自己組織化単分子膜２からなる撥液領域又は親液領域が形成される。その後、スタンプ５は再利用することができ、上記図８（ａ）から図８（ｄ）に示す工程を１つのスタンプ５で繰り返し行うことができる。
【００８１】
この自己組織化単分子膜の形成方法では、スタンプ５の表面と自己組織化単分子膜２との密着性が、基板１における撥液領域又は親液領域が形成される部分と自己組織化単分子膜２との密着性よりも弱くなるように、スタンプ５、自己組織化単分子膜２及び基板１表面それぞれの材質を選定することが好ましい。これにより、上記転写を良好に実行することが可能となる。
【００８２】
また、この自己組織化単分子膜の形成方法では、スタンプ５の表面と自己組織化単分子膜２との密着性が、基板１における撥液領域又は親液領域が形成される部分と自己組織化単分子膜２との密着性よりも弱くなるように、スタンプ５、自己組織化単分子膜２又は基板１の温度制御をすることが好ましい。これにより、上記転写処理を良好に制御することが可能となる。
【００８３】
また、この自己組織化単分子膜の形成方法では、図８（ｃ）に示すように、スタンプ５を基板１表面に押し付けて自己組織化単分子膜２を基板１に接着させた後に、アブレーションさせて自己組織化単分子膜２をスタンプ５から剥離することが好ましい。
【００８４】
具体的には、例えば、スタンプ５を透明な部材で構成する。そして、スタンプ５の裏面からの紫外線域のレーザ（例えばエキシマレーザ）のビームを照射することで、スタンプ５とその上の自己組織化単分子膜２との間にレーザ・アブレーションを発生させる。レーザ・アブレーションとは、紫外線の範囲のビームを照射して、固体と膜との界面で、ビームの光吸収エネルギーによりガスなどを発生させ、その固体と膜とを分離する技術である。
これにより、スタンプ５から自己組織化単分子膜２を良好に剥離することができる。
【００８５】
（その他の光導波路形成方法）
次に、本発明の実施形態に係る光導波路の他の形成方法について、図９を参照して説明する。図９は、本発明の実施形態に係る光導波路の他の形成方法を示す模式断面図である。
【００８６】
先ず、図９（ａ）に示すように、上記方法などを用いて光導波路１０ａを基板１上に形成する。この光導波路１０ａは、角張った部分１１，１２、又は断面などが滑らかな曲線形状となっていない部分などがあるものとする。このような角張った部分１１，１２は、光導波路１０ａにおける光伝送損失箇所となる。
【００８７】
そこで、図９（ａ）のように光導波路１０ａが形成された基板１について熱リフロー処理する。そして、この熱リフロー処理によって光導波路１０ａの形状を制御する。すると、図９（ｂ）に示すように、光導波路１０ａにおける角張った部分１１，１２がなめらかな曲線形状となり、断面が凸レンズ又は半円形状となった光導波路１０ｂを簡易に形成することができる。したがって、本実施形態によれば、光伝送効率の高い光導波路を簡易に形成することができる。
【００８８】
また、本実施形態において光導波路１０は、ミストデポジション法により形成してもよい。すなわち、光導波路１０の構成材料（ポリイミドなど）を含む溶液を超音波などによりミスト化して、撥液領域又は親液領域が形成された基板１に供給する。ここで、ミスト化された溶液は、基板１における撥液領域では弾きだされ、親液領域では保持される。
そこで、ミストデポジション法を用いて光導波路１０を形成することにより、光導波路１０の線幅などの形状を簡易にかつ高精度に制御することができる。
【００８９】
（微小タイル状素子の製造方法）
次に、微小タイル状素子２１，２２の製造方法について図１０から図１９を参照して説明する。本製造方法は、エピタキシャルリフトオフ法をベースにしている。本製造方法では、微小タイル状素子としての化合物半導体デバイス（化合物半導体素子）を基板１となるシリコン・ＬＳＩチップ上に接合する場合について説明するが、半導体デバイスの種類及びＬＳＩチップの種類に関係なく本発明を適用することができる。なお、本実施形態における「半導体基板」とは、半導体物資から成る物体をいうが、板形状の基板に限らず、どのような形状であっても半導体物資であれば「半導体基板」に含まれる。
【００９０】
＜第１工程＞
図１０は微小タイル状素子の製造方法の第１工程を示す概略断面図である。図１０において、基板１１０は、半導体基板であり、例えばガリウム・ヒ素化合物半導体基板とする。基板１１０における最下位層には、犠牲層１１１を設けておく。犠牲層１１１は、アルミニウム・ヒ素（ＡｌＡｓ）からなり、厚さが例えば数百ｎｍの層である。
例えば、犠牲層１１１の上層には機能層１１２を設ける。機能層１１２の厚さは、例えば１μｍから１０（２０）μｍ程度とする。そして、機能層１１２において半導体デバイス（半導体素子）１１３を作成する。半導体デバイス１１３としては、例えば発光ダイオード（ＬＥＤ）、面発光レーザ（ＶＣＳＥＬ）、フォトダイオード（ＰＤ）、ＤＦＢレーザなどが挙げられる。これらの半導体デバイス１１３は、何れも基板１１０上に多層のエピタキシャル層を積層して素子が形成されたものである。また、各半導体デバイス１１３には、電極も形成し、動作テストも行う。
【００９１】
＜第２工程＞
図１１は微小タイル状素子の製造方法の第２工程を示す概略断面図である。本工程においては、各半導体デバイス１１３を分割するように分離溝１２１を形成する。分離溝１２１は、少なくとも犠牲層１１１に到達する深さをもつ溝とする。例えば、分離溝の幅及び深さともに、１０μｍから数百μｍとする。また、分離溝１２１は、後述するところの選択エッチング液が当該分離溝１２１を流れるように、行き止まりなく繋がっている溝とする。さらに、分離溝１２１は、碁盤のごとく格子状に形成することが好ましい。
また、分離溝１２１相互の間隔を数十μｍから数百μｍとすることで、分離溝１２１によって分割・形成される各半導体デバイス１１３のサイズを、数十μｍから数百μｍ四方の面積をもつものとする。分離溝１２１の形成方法としては、フォトリソグラフィとウェットエッチングによる方法、またはドライエッチングによる方法を用いる。また、クラックが基板に生じない範囲でＵ字形溝のダイシングで分離溝１２１を形成してもよい。
【００９２】
＜第３工程＞
図１２は微小タイル状素子の製造方法の第３工程を示す概略断面図である。本工程においては、中間転写フィルム１３１を基板１１０の表面（半導体デバイス１１３側）に貼り付ける。中間転写フィルム１３１は、表面に粘着剤が塗られたフレキシブルな帯形状のフィルムである。
【００９３】
＜第４工程＞
図１３は微小タイル状素子の製造方法の第４工程を示す概略断面図である。本工程においては、分離溝１２１に選択エッチング液１４１を注入する。本工程では、犠牲層１１１のみを選択的にエッチングするために、選択エッチング液１４１として、アルミニウム・ヒ素に対して選択性が高い低濃度の塩酸を用いる。
【００９４】
＜第５工程＞
図１４は微小タイル状素子の製造方法の第５工程を示す概略断面図である。本工程においては、第４工程での分離溝１２１への選択エッチング液１４１の注入後、所定時間の経過により、犠牲層１１１のすべてを選択的にエッチングして基板１１０から取り除く。
【００９５】
＜第６工程＞
図１５は微小タイル状素子の製造方法の第６工程を示す概略断面図である。第５工程で犠牲層１１１が全てエッチングされると、基板１１０から機能層１１２が切り離される。そして、本工程において、中間転写フィルム１３１を基板１１０から引き離すことにより、中間転写フィルム１３１に貼り付けられている機能層１１２を基板１１０から引き離す。
これらにより、半導体デバイス１１３が形成された機能層１１２は、分離溝１２１の形成及び犠牲層１１１のエッチングによって分割されて、所定の形状（例えば、微小タイル形状）の半導体素子（上記実施形態の「微小タイル状素子」）とされ、中間転写フィルム１３１に貼り付け保持されることとなる。ここで、機能層の厚さが例えば１μｍから８μｍ、大きさ（縦横）が例えば数十μｍから数百μｍであるのが好ましい。
【００９６】
＜第７工程＞
図１６は微小タイル状素子の製造方法の第７工程を示す概略断面図である。本工程においては、（微小タイル状素子１６１が貼り付けられた）中間転写フィルム１３１を移動させることで、最終基板１７１の所望の位置に微小タイル状素子１６１をアライメントする。ここで、最終基板１７１は、例えば、シリコン半導体（図１における基板１）からなり、ＬＳＩ領域１７２が形成されている。また、最終基板１７１の所望の位置には、微小タイル状素子１６１を接着するための接着剤１７３を塗布しておく。
【００９７】
＜第８工程＞
図１７は微小タイル状素子の製造方法の第８工程を示す概略断面図である。本工程においては、最終基板１７１の所望の位置にアライメントされた微小タイル状素子１６１を、中間転写フィルム１３１越しに裏押し治具１８１で押しつけて最終基板１７１に接合する。ここで、所望の位置には接着剤１７３が塗布されているので、その最終基板１７１の所望の位置に微小タイル状素子１６１が接着される。
【００９８】
＜第９工程＞
図１８は微小タイル状素子の製造方法の第９工程を示す概略断面図である。本工程においては、中間転写フィルム１３１の粘着力を消失させて、微小タイル状素子１６１から中間転写フィルム１３１を剥がす。
中間転写フィルム１３１の粘着剤は、紫外線（ＵＶ）又は熱により粘着力が消失するものにしておく。ＵＶ硬化性の粘着剤とした場合は、裏押し治具１８１を透明な材質にしておき、裏押し治具１８１の先端から紫外線（ＵＶ）を照射することで中間転写フィルム１３１の粘着力を消失させる。熱硬化性の接着剤とした場合は、裏押し治具１８１を加熱すればよい。あるいは第６工程の後で、中間転写フィルム１３１を全面紫外線照射するなどして粘着力を全面消失させておいてもよい。粘着力が消失したとはいえ実際には僅かに粘着性が残っており、微小タイル状素子１６１は非常に薄く軽いので中間転写フィルム１３１に保持される。
【００９９】
＜第１０工程＞
本工程は、図示していない。本工程においては、加熱処理などを施して、微小タイル状素子１６１を最終基板１７１に本接合する。
【０１００】
＜第１１工程＞
図１９は微小タイル状素子の製造方法の第１１工程を示す概略断面図である。本工程においては、微小タイル状素子１６１の電極と最終基板１７１上の回路を配線１９１により電気的に繋ぎ、一つのＬＳＩチップなど（光導波路の形成方法用の集積回路チップ）を完成させる。最終基板１７１としては、シリコン半導体のみならず、石英基板又はプラスチックフィルムを適用してもよい。
【０１０１】
（応用例）
以下、本発明に係る光導波路の形成方法及び光導波路デバイスの応用例について説明する。
第１の応用例としては、上記実施形態の光導波路の形成方法で形成された光導波路又は光導波路デバイスをオプトエレクトロニクス集積回路の信号伝送手段として用いる。オプトエレクトロニクス集積回路としては、例えばコンピュータが挙げられる。そして、ＣＰＵを形成する集積回路内での信号処理は電気信号を用いて行うが、ＣＰＵと記憶手段などとの間でデータを伝送するバスに上記実施形態の光導波路の形成方法で形成された光導波路又は光導波路デバイスを適用する。
【０１０２】
これらにより、本応用例によれば、コンピュータの処理速度のボトルネックとなっているバスにおける信号伝達速度を従来よりも大幅に高めることができ、そのコンピュータの外観形状を大きくすることもなく、簡便にそのコンピュータを製造することができる。
【０１０３】
第２の応用例としては、電気光学装置である液晶ディスプレイ、プラズマディスプレイ又は有機ＥＬ（エレクトロ・ルミネッセンス）ディスプレイなどの平面ディスプレイ装置に上記実施形態の光導波路の形成方法で形成された光導波路又は光導波路デバイスを適用する。例えば、平面ディスプレイ装置における走査線に上記光導波路を用いる。すると、走査信号を高速に伝送することができるので、平面ディスプレイ装置における画面の大型化及び高品位化を促進することができる。
【０１０４】
（電子機器）
上記実施形態の光導波路の形成方法を備えた電子機器の例について説明する。図２０は、携帯電話の一例を示した斜視図である。図２０において、符号１０００は上記の光導波路の形成方法で形成された光導波路を用いた携帯電話本体を示し、符号１００１は上記の電気光学装置を用いた表示部を示している。
【０１０５】
図２１は、腕時計型電子機器の一例を示した斜視図である。図２１において、符号１１００は上記の光導波路の形成方法で形成された光導波路を用いた時計本体を示し、符号１１０１は上記の電気光学装置を用いた表示部を示している。
【０１０６】
図２２は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図２２において、符号１２００は情報処理装置、符号１２０２はキーボードなどの入力部、符号１２０４は上記の光導波路の形成方法で形成された光導波路を用いた情報処理装置本体、符号１２０６は上記の電気光学装置を用いた表示部を示している。
【０１０７】
図２０から図２２に示す電子機器は、上記実施形態の光導波路の形成方法で形成された光導波路又は電気光学装置を備えているので、表示品位に優れ、特に高速応答で明るい大きな画面の表示部を備えた電子機器を実現することができる。また、上記実施形態の光導波路の形成方法で形成された光導波路を用いることによって、従来のものよりも電子機器を小型化することができる。さらにまた、上記実施形態の光導波路の形成方法で形成された光導波路を用いることによって、製造コストを従来のものよりも低減することができる。
【０１０８】
なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能であり、実施形態で挙げた具体的な材料や構成などはほんの一例に過ぎず適宜変更が可能である。
【０１０９】
例えば、上記実施形態におけるスタンプ５を用いた自己組織化単分子膜の形成方法では、スタンプ５に成膜する自己組織化単分子膜は１層に限定されず、複数層の自己組織化単分子膜をスタンプ５の凸部に形成してもよい。このようにすると、１つのスタンプ５に成膜された自己組織化単分子膜を１層づつ基板１に連続的に転写することができ、より高速に複数の自己組織化単分子膜を基板１に転写することができる。
【０１１０】
また、スタンプ５自体を自己組織化単分子膜で作成してもよい。このようにすると、より緻密なスタンプ５を作成することができ、より緻密な光導波路を形成することができる。
【０１１１】
また、上記実施形態では、自己組織化単分子膜によって撥液領域及び親液領域を形成しているが、自己組織化単分子膜によって、光導波路形成領域を区画する凸形状の隔壁（バンク）を形成してもよい。このようにすると、光導波路形成領域により精密に光導波路形成材料を充填することができ、光導波路をより精密に形成することができる。
【図面の簡単な説明】
【図１】 本発明の実施形態に係る光導波路デバイスの平面図である。
【図２】 同上の光導波路デバイスの部分断面図である。
【図３】 同実施形態の光導波路第１形成方法を示す模式断面図である。
【図４】 同実施形態の光導波路第２形成方法を示す模式断面図である。
【図５】 同実施形態の光導波路第３形成方法を示す模式断面図である。
【図６】 同実施形態の第１ＳＡＭｓ形成方法を示す模式断面図である。
【図７】 同実施形態の第２のＳＡＭｓ形成方法を示す模式断面図である。
【図８】 同実施形態の第３のＳＡＭｓ形成方法を示す模式断面図である。
【図９】 同実施形態の光導波路の他の形成方法を示す模式断面図である。
【図１０】 微小タイル状素子の製法の第１工程を示す概略断面図である。
【図１１】 同上の製法の第２工程を示す概略断面図である。
【図１２】 同上の製法の第３工程を示す概略断面図である。
【図１３】 同上の製造方法の第４工程を示す概略断面図である。
【図１４】 同上の製造方法の第５工程を示す概略断面図である。
【図１５】 同上の製造方法の第６工程を示す概略断面図である。
【図１６】 同上の製造方法の第７工程を示す概略断面図である。
【図１７】 同上の製造方法の第８工程を示す概略断面図である。
【図１８】 同上の製造方法の第９工程を示す概略断面図である。
【図１９】 同上の製造方法の第１１工程を示す概略断面図である。
【図２０】 本実施形態の回路を備えた電子機器の一例を示す図である。
【図２１】 本実施形態の回路を備えた電子機器の一例を示す図である。
【図２２】 本実施形態の回路を備えた電子機器の一例を示す図である。
【符号の説明】
１…基板、２，２ａ，２ｂ…自己組織化単分子膜、３…レジスト、４…電子線・イオンビーム又は光、５…スタンプ（型）、１０，１０ａ，１０ｂ…光導波路、１１，１２…角張った部分、２１，２２…微小タイル状素子、２１ａ…発光部、２２ｂ…受光部、３１…ボンディングパッド、３２…メタル配線

Claims (9)

  1. 基板に、液状体からなる光導波路材に対して撥液性がある撥液領域、及び／又は、液状体からなる光導波路材に対して親液性がある親液領域、を形成した後、該基板における前記撥液領域以外の領域、又は前記親液領域に、液状体からなる前記光導波路材を配してこれを硬化させ、光導波路を形成する光導波路の形成方法であって、
    前記撥液領域及び／又は親液領域の形成は、所望のスタンプを作成し、該スタンプ上に自己組織化単分子膜を成膜した後、該自己組織化単分子膜を基板に転写する、マイクロコンタクトプリンティングで行うことを特徴とする光導波路の形成方法。
  2. 前記スタンプの表面と前記自己組織化単分子膜との密着性が、前記基板における前記撥液領域及び／又は親液領域が形成される部分と前記自己組織化単分子膜との密着性よりも弱くなるように、
    前記スタンプ、自己組織化単分子膜及び基板の材質が選定されていることを特徴とする請求項１記載の光導波路の形成方法。
  3. 前記スタンプの表面と前記自己組織化単分子膜との密着性が、前記基板における前記撥液領域及び／又は親液領域が形成される部分と前記自己組織化単分子膜との密着性よりも弱くなるように、
    前記スタンプ、自己組織化単分子膜及び基板のうちの少なくとも１つの所望部位を温度制御することを特徴とする請求項１記載の光導波路の形成方法。
  4. 前記自己組織化単分子膜の基板への転写は、前記スタンプを基板表面に押し付けて該自己組織化単分子膜を該基板に接着させた後に、アブレーションさせて該自己組織化単分子膜を該スタンプから剥離することで行うことを特徴とする請求項１乃至３のいずれか一項に記載の光導波路の形成方法。
  5. 前記基板に撥液領域と親液領域とを形成する場合、該撥液領域を形成した後に該親液領域を形成することを特徴とする請求項１乃至４のいずれか一項に記載の光導波路の形成方法。
  6. 前記自己組織化単分子膜は、有機ケイ素化合物とチオール化合物とのうちの少なくとも一方を用いて形成することを特徴とする請求項１乃至５のいずれか一項に記載の光導波路の形成方法。
  7. 前記基板における前記撥液領域以外の領域、又は前記親液領域に、液状体からなる前記光導波路材を配してこれを硬化させた後、該基板を熱リフロー処理して光導波路を形成することを特徴とする請求項１乃至６のいずれか一項に記載の光導波路の形成方法。
  8. 前記リフロー処理は、前記光導波路の断面形状を制御する処理であることを特徴とする請求項７に記載の光導波路の形成方法。
  9. 前記液状体からなる光導波路材は、ミスト化されてなるものであることを特徴とする請求項１乃至８のいずれか一項に記載の光導波路の形成方法。
JP2003169816A 2003-06-13 2003-06-13 光導波路の形成方法 Expired - Fee Related JP3952995B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003169816A JP3952995B2 (ja) 2003-06-13 2003-06-13 光導波路の形成方法
US10/863,393 US7448233B2 (en) 2003-06-13 2004-06-09 Method for manufacturing optical waveguide, optical waveguide device, electro-optical apparatus and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003169816A JP3952995B2 (ja) 2003-06-13 2003-06-13 光導波路の形成方法

Publications (2)

Publication Number Publication Date
JP2005004091A JP2005004091A (ja) 2005-01-06
JP3952995B2 true JP3952995B2 (ja) 2007-08-01

Family

ID=34074236

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003169816A Expired - Fee Related JP3952995B2 (ja) 2003-06-13 2003-06-13 光導波路の形成方法

Country Status (2)

Country Link
US (1) US7448233B2 (ja)
JP (1) JP3952995B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2895562B1 (fr) 2005-12-27 2008-03-28 Commissariat Energie Atomique Procede de relaxation d'une couche mince contrainte
JP2008053250A (ja) * 2006-08-22 2008-03-06 Sony Corp 半導体装置の製造方法
GB2455746B (en) * 2007-12-19 2011-03-09 Cambridge Display Tech Ltd Electronic devices and methods of making the same using solution processing techniques
WO2011052582A1 (ja) * 2009-10-29 2011-05-05 住友化学株式会社 有機薄膜太陽電池モジュールの製造方法
WO2014209294A1 (en) * 2013-06-26 2014-12-31 Empire Technology Development Llc Micro-contact lithography systems forming optical modulators
KR102733579B1 (ko) * 2016-10-06 2024-11-22 삼성디스플레이 주식회사 강화 글라스의 제조 방법, 이를 통해 제조된 강화 글라스 및 강화 글라스를 포함하는 전자 기기
US20230282763A1 (en) * 2020-09-07 2023-09-07 Daicel Corporation Mounted structure, led display, and mounting method

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4430768A (en) * 1982-03-24 1984-02-14 Novinger Harry E Agitator structure for suction cleaners
JPH0315805A (ja) 1989-06-14 1991-01-24 Matsushita Electric Ind Co Ltd 光導波路の製造方法
JP3048705B2 (ja) 1991-10-11 2000-06-05 シャープ株式会社 液晶表示装置
JPH06208034A (ja) 1993-01-11 1994-07-26 Furukawa Electric Co Ltd:The 有機薄膜作製方法
CA2192882C (en) * 1996-01-23 2002-04-16 Shigenori Hato Suction tool for an electric vacuum cleaner
US6355198B1 (en) * 1996-03-15 2002-03-12 President And Fellows Of Harvard College Method of forming articles including waveguides via capillary micromolding and microtransfer molding
JP4441994B2 (ja) 2000-06-28 2010-03-31 凸版印刷株式会社 光配線層の製造方法及び光・電気配線基板
JP2002202426A (ja) 2000-12-28 2002-07-19 Matsushita Electric Ind Co Ltd 光導波路の製造方法
JP2003021740A (ja) 2001-07-06 2003-01-24 Yazaki Corp 高分子光導波路の製造方法
JP3786858B2 (ja) 2001-10-16 2006-06-14 大日本印刷株式会社 光導波路およびその製造方法
JP3786860B2 (ja) 2001-11-07 2006-06-14 大日本印刷株式会社 光導波路およびその製造方法
JP4042098B2 (ja) * 2002-04-22 2008-02-06 セイコーエプソン株式会社 デバイスの製造方法
JP2004061634A (ja) 2002-07-25 2004-02-26 Dainippon Printing Co Ltd 機能性素子の製造方法
JP2004061629A (ja) 2002-07-25 2004-02-26 Dainippon Printing Co Ltd 機能性素子の製造方法
JP3987404B2 (ja) * 2002-09-27 2007-10-10 セイコーエプソン株式会社 光導波路およびその製造方法、回路基板、光モジュール、光伝達装置
JP2004344854A (ja) 2003-05-26 2004-12-09 Nagoya Industrial Science Research Inst 微粒子集積体の形成方法

Also Published As

Publication number Publication date
US20050016217A1 (en) 2005-01-27
US7448233B2 (en) 2008-11-11
JP2005004091A (ja) 2005-01-06

Similar Documents

Publication Publication Date Title
US7251385B2 (en) Wavelength multiplexing on-chip optical interconnection circuit, electro-optical device, and electronic apparatus
JP4249474B2 (ja) 波長多重チップ間光インターコネクション回路
US7092588B2 (en) Optical interconnection circuit between chips, electrooptical device and electronic equipment
JP4239439B2 (ja) 光学装置およびその製造方法ならびに光伝送装置
KR100688276B1 (ko) 마스크, 마스크의 제조 방법, 패턴 형성 방법, 배선 패턴형성 방법
JP3870848B2 (ja) 半導体集積回路、電気光学装置、電子機器および半導体集積回路の製造方法
JP3800135B2 (ja) 光通信モジュール、光通信モジュールの製造方法および電子機器
US7141348B2 (en) Lamination and delamination technique for thin film processing
JP3952923B2 (ja) 光インターコネクション回路の製造方法
JP4400327B2 (ja) タイル状素子用配線形成方法
JP2004341454A (ja) 光電気混載基板の製造方法
JP3952995B2 (ja) 光導波路の形成方法
TW584747B (en) Planar optical waveguide and method of manufacturing the same
US7050664B2 (en) On-chip optical interconnection circuit, electro-optical device, and electronic apparatus
JP2002014250A (ja) 光配線層の製造方法及び光・電気配線基板
US7197212B2 (en) Optical waveguide and method of manufacturing the same, circuit board, optical module, and optical transfer apparatus
JP2004327584A (ja) 光インターコネクション回路、光インターコネクション回路の製造方法及び電子機器
JP2004170685A (ja) Ｔｆｔ回路間光インターコネクション回路、電気光学装置および電子機器
JP4841110B2 (ja) 光電子混在基板
JP2004309770A (ja) 光導波路及びその製造方法、光インターコネクション回路及びその製造方法、電子機器
JP2004264506A (ja) 光インターコネクション回路、電気光学装置および電子機器
JP2004193144A (ja) 波長多重ｔｆｔ回路間光インターコネクション回路、電気光学装置および電子機器
JP2004170686A (ja) 光インターコネクション回路、電気光学装置および電子機器
JP2009008764A (ja) 光電気変換装置およびその製造方法
JP2005158776A (ja) 接続方法、接続構造、タイル状素子、デバイス及び電子機器

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061024

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070116

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070410

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070423

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110511

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120511

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120511

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130511

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140511

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees