JP3908040B2 - 高耐圧縦型ｍｏｓトランジスタの製造方法 - Google Patents
高耐圧縦型ｍｏｓトランジスタの製造方法 Download PDFInfo
- Publication number
- JP3908040B2 JP3908040B2 JP2002008741A JP2002008741A JP3908040B2 JP 3908040 B2 JP3908040 B2 JP 3908040B2 JP 2002008741 A JP2002008741 A JP 2002008741A JP 2002008741 A JP2002008741 A JP 2002008741A JP 3908040 B2 JP3908040 B2 JP 3908040B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gate electrode
- semiconductor substrate
- electrode layer
- trench region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体素子に関し、特に高耐圧を有する縦型ＭＯＳトランジスタの製造方法に関する。
【０００２】
【従来技術】
電力用トランジスタ、特に低いオン抵抗および高耐圧を有する縦型ＭＯＳトランジスタは、好ましくは、従来、例えば、特開平７−７１４９号公報の図１に示す構造を有している。
【０００３】
図７は特開平７−７１４９号公報の図１に示す従来の高耐圧縦型ＭＯＳトランジスタの断面図である。
【０００４】
前記特開平７−７１４９号公報の図１に示す従来の高耐圧縦型ＭＯＳトランジスタは、同公報に示される他の図の例と異なり、同公報に製造方法が記載されていないが目標となる高耐圧縦型ＭＯＳトランジスタとして示されている。この好ましい目標となる高耐圧縦型ＭＯＳトランジスタについて図７に基づいて説明する。
【０００５】
トランジスタ１１０は、ＤＭＯＳトランジスタ設計の場合にはＮ+ 形添加不純物を、または、絶縁されたゲート・バイポーラ・トランジスタ設計の場合にはＰ+ 形添加不純物、のいずれかを有する半導体基板層１１２を備えている。
【０００６】
以降はＮ+ 形添加不純物を採用した場合について説明する。
【０００７】
Ｎ+ 形添加不純物を有するエピタキシャル層１１４が、半導体基板層１１２の上に成長、または、拡散、または、沈着される。それにより、トランジスタ１１０のためのドリフト領域が形成される。
【０００８】
Ｐ+ 形添加不純物を有するベース層１１６が、エピタキシャル層１１４の上に成長、または、拡散、または、沈着される。
【０００９】
Ｎ形添加不純物を有するソース層１１８が、ベース層１１６の上に成長、または、拡散、または、沈着される。
【００１０】
Ｐ+ 形添加不純物を有する付加的体積接触体領域１２０が、ソース層１１８を通して、ベース層１１６にまで拡散され、それにより、トランジスタ１１０に対するソースが定められる。
【００１１】
トランジスタ１１０の中に、トレンチ１２２が形成される。トレンチ１２２は、ソース層１１８とベース層１１６とエピタキシャル層１１４とを通って、半導体基板層１１２の中にまで延長されて形成される。酸化膜層１２４が、ソース層１１８の上とトレンチ１２２の内壁の上とに、成長または拡散される。
【００１２】
ゲート層１２６がトレンチ１２２の中に形成され、そして、ゲート層１２６が半導体基板層１１２の中にまで延長されて形成される。酸化膜層１２４はトレンチ１２２の底の近くでは厚く、そして、トレンチ１２２の上部では薄い。それとは逆に、ゲート層１２６はトレンチ１２２の底の近くでは細く、そして、トレンチ１２２の上部では太い。トランジスタ１１０のゲート、ソース、および、ドレインのための金属接触体は、ＤＭＯＳトランジスタ設計の場合、それぞれ、ゲート層１２６、ソース層１１８および体積接触体領域１２０、および、半導体基板層１１２に配置される。
【００１３】
トレンチ１２２により、ソース層１１８と、トレンチ１２２領域の外壁に沿って配置されたエピタキシャル層１１４と、の間にチャンネルが形成される。この垂直形チャンネルにより、従来の垂直形トランジスタに見られる横方向チャンネルの大きな間隔距離が避けられるので、トランジスタ１１０のトランジスタ領域を小さくすることができる。トランジスタ１１０のこの設計により、また、トランジスタ１１０の阻止電圧およびオン状態抵抗値を制御する、トレンチ１２２領域の間隔距離幅「ｄ」が生ずる。この間隔距離幅「ｄ」は、トレンチ１２２のポリ・フィールド・プレートが、最大定格阻止状態の下で、エピタキシャル層１１４の中に形成されたドリフト領域を完全に欠乏させることができ、それにより、この領域内にＲＥＳＵＲＦフィールド分布が得られるように選定される。この欠乏状態により、ドリフト領域にさらに多量の不純物を添加することが可能になり、そして、この部分のオン状態抵抗値が減少し、それにより、非常に高い電圧の装置におけるこの支配的な抵抗値成分が減少することにより、特性の改良が達成される。
【００１４】
以上が好ましい高耐圧縦型ＭＯＳトランジスタの構造とその製造方法である。
【００１５】
これに対し同公報の実施例に示されている製造方法について図６に基づいて以下説明する。
【００１６】
図６は従来の高耐圧縦型ＭＯＳトランジスタの製造工程図である。
【００１７】
図６ａ〜図６ｆにより従来技術により形成される上記高耐圧縦型ＭＯＳトランジスタの製造工程を詳細に説明する。
【００１８】
工程１：エピタキシャル層１１４とベース層１１６とソース層１１８とが、半導体基板層１１２の上に、従来の方法で成長及び拡散された後、トレンチ領域１２２が、それぞれの層を通して、半導体基板層１１２の中にまで延長されて形成される。
【００１９】
工程２：図６ａに示されているように、酸化膜１２４が、ソース層１１８の上に、および、トレンチ領域１２２の内壁に沿ったトレンチ領域１２２の中に、形成される。
【００２０】
ゲート電極層１２６が、酸化膜１２４の上に、および、トレンチ領域１２２を充填するように、形成される。
【００２１】
工程３：図６ｂに示されているように、ソース層１１８の上のゲート電極層１２６の部分が除去され、その後、図６ｃに示されているように、酸化膜１２４の上側部分が除去される。この酸化膜１２４の除去は、残っている酸化膜がエピタキシャル層１１４よりも下に存在するように行われる。
【００２２】
工程４：図６ｄに示されているように、ソース層１１８の上と酸化膜層１２４の上とトレンチ領域１２２の内壁に沿った表面の上とに、薄い酸化膜１２４ａが形成される。
【００２３】
その後、薄い酸化膜層１２４ａの上に、薄いゲート電極層１２６ａが形成される。
【００２４】
工程５：図６ｅに示されているように、薄いゲート電極層１２６ａおよび薄い酸化膜１２４ａが、ゲート電極層１２６の上の部分のみから除去される。
【００２５】
工程６：図６ｆに示されているように、付加的ゲート電極層１２６ｂが薄いゲート電極層１２６ａの上に沈着され、そして、この付加的ゲート電極層１２６ｂはゲート電極層１２６と接触を行う。この工程により、トレンチ領域１２２の底部において、大きな幅の酸化膜層および小さな幅のゲート電極層１２６が得られ、そして、トレンチ領域１２２の頂部において、小さな幅の酸化膜層および大きな幅のゲート電極層が得られる。
【００２６】
このようにして製造した従来の高耐圧縦型ＭＯＳトランジスタは、小さなオン状態抵抗値を有するトランジスタが、ソース層とベース層とエピタキシャル層とを通して半導体基板層にまで延長されたトレンチ領域を形成することにより、達成される。このトレンチ領域がゲート層で充填され、それにより、最大定格阻止状態の下で、トレンチ・ポリ・フィールド・プレートは、エピタキシャル層により形成されるドリフト領域を完全に欠乏状態にすることができ、そして、ドリフト領域の中にＲＥＳＵＲＦフィールド分布が得られる。
【００２７】
【発明が解決しようとする課題】
しかし、前記従来の製造方法では、トレンチ内に埋め込まれたゲート電極層１２６の上部に形成された酸化膜を除去するため、前記ゲート電極層１２６上部にホトリソグラフィ工程を用いてパターニングを施す必要があり、その為の位置合わせ用のレジストには実効寸法を確保するための余分の厚みが必要となる。そのため、前記トレンチ幅を広くする必要がある。
【００２８】
又、図６の前記ゲート電極層１２６脇には深い溝が形成されているため、ホトリソグラフィ工程を施す際、前記深い溝に完全に充填することが困難となり、従って次工程用のレジスト層の厚さが前記深い溝の上の部分で薄くなり、次工程で不良が出て、前記ホトリソグラフィ工程の不良率が高くなり、歩留的にも満足できるものではなかった。
【００２９】
さらに、図６の実効的ゲート電極層１２６ａの厚さが薄くなり、即ち、好ましい図７のゲート幅が目標であるが実際は図６の実効的ゲート電極層１２６ａの幅しか達成できないため、ゲート抵抗の増大を招き、性能的にも満足できるものは得られなかった。
【００３０】
本発明の目的は、上記ホトリソグラフィ工程およびゲート電極層脇に深い溝を形成する構成を採用せずに、半導体基板層にまで延長されたトレンチ領域をゲート層で充填する高耐圧縦型ＭＯＳトランジスタの製造方法を提供することにある。
【００３１】
【課題を解決するための手段】
本発明は、上記目的を達成するために、下記の解決手段を採用する。
〔１〕高耐圧縦型ＭＯＳトランジスタの製造方法において、
（１）半導体基板層の上に第１導電形のエピタキシャル層を形成し、前記エピタキシャル層の上に第２導電形のベース層と、前記ベース層の上に第１導電形のソース層を形成し、前記エピタキシャル層と前記ベース層と前記ソース層とを通って前記半導体基板層の中にまで延長されるようトレンチ領域を形成する工程、
（２）前記トレンチ領域内部に絶縁膜を形成する工程、
（３）前記絶縁膜領域の内、前記ベース層及び前記ソース層の側壁部にイオン打ち込みにより選択的に不純物を導入する工程、
（４）前記選択的に不純物を導入した前記絶縁膜領域をエッチング除去する工程、
（５）前記トレンチ領域をゲート電極層で埋め込む工程、
を順次施すこと。
〔２〕高耐圧縦型ＭＯＳトランジスタの製造方法において、
（１）半導体基板層の上に第１導電形のエピタキシャル層を形成し、前記エピタキシャル層の上に第２導電形のベース層と、前記ベース層の上に第１導電形のソース層を形成し、前記エピタキシャル層と前記ベース層と前記ソース層とを通って前記半導体基板層の中にまで延長されるようトレンチ領域を形成する工程、
（２）前記トレンチ領域内部に第１の絶縁膜を形成する工程と前記第１の絶縁膜
が形成されたトレンチ領域内部に第２の絶縁膜を形成する工程、
（３）前記トレンチ領域を第１のゲート電極層で埋め込む工程と、前記ベース層及び前記ソース層に埋め込まれた前記ゲート電極層をエッチング除去する工程、
（４）前記ベース層及び前記ソース層上の前記第２の絶縁膜をエッチング除去する工程、
（５）前記トレンチ領域を第２のゲート電極層で埋め込む工程、
を順次施すこと。
【００３２】
【発明の実施の形態】
本発明の実施の形態を図に基づいて詳細に説明する。
【００３３】
（第１実施例）
図１は本発明の第１実施例の製造工程図である。
【００３４】
図１（ａ）〜（ｅ）を用いて本発明の第１実施例の製造工程について詳細に説明する。
【００３５】
工程１：図１（ａ）に示すように、半導体基板１１上に第１導電形エピタキシャル層１２を形成し、次いで第２導電形ベース層１３を前記エピタキシャル層１２内に不純物打ち込みにより形成する。このとき前記エピタキシャル層１２で半導体基板１１から前記ベース層１３までの間が高耐圧化を可能とするドリフト領域１２となる。次いで前記ベース層１３内に第１導電形のソース層１４となる拡散層を公知のイオン打ち込み技術によって形成し、次いで公知のホトリソグラフィ技術及びエッチング技術によりトレンチ領域１５を半導体基板１１に到達する様形成する。
【００３６】
工程２：図１（ｂ）に示すように、熱酸化技術を用いてトレンチ領域１５内部を含む半導体基板１１及びエピタキシャル層１２全面に３０００Å程度の厚い酸化膜１６を形成する。
【００３７】
工程３：図１（ｃ）に示すように、イオン打ち込み技術を用いて、エピタキシャル層１２部に形成されている厚い酸化膜１６上にのみボロンをｌＥ１５ｃｍ-2（１×１０15／ｃｍ2 ）で加速電圧１００ＫｅＶにて打ち込み１７、前記厚い酸化膜１６中にボロンが打ち込まれた領域１８を形成する。このとき打ち込みの角度（Ａ）は前記トレンチ領域１５の開口幅と前記エピタキシャル層１２の厚さにしたがって所望の値に決定する。本実施例ではトレンチ領域１５の開口幅が２μｍでベース層１３までの厚さが２μｍであるため、イオン打ち込みの角度（Ａ）を約４５°（この例での前記「所望の値」）とし、半導体基板を回転させトレンチ領域１５の側壁全てにボロンが導入されるよう打ち込みを行った。
【００３８】
工程４：図１（ｄ）で示されるように、ウェットエッチング技術によって工程２でイオン打ち込みを施された厚い酸化膜１６領域の一部をエッチング除去し、ゲート酸化膜として使用される薄い酸化膜１９を形成する。
【００３９】
工程５：図１（ｅ）で示されるように、公知の埋め込み技術によってゲート電極層２０となるポリシリコンを前記トレンチ領域１５内部に埋め込み、図示しない配線工程を施すことにより高耐圧縦型ＭＯＳトランジスタを完成する。
【００４０】
（第１実施例の効果）
以上詳細に説明したように、本発明の第１実施例の高耐圧縦型ＭＯＳトランジスタは、前記ゲート電極層が一度の工程で形成されるため、即ち、前記ポリシリコンの成長とその平坦化のエッチバック処理が一度の工程で形成されるため、従来必要であった前記ゲート電極層上部にホトリソグラフィ工程を用いてパターニングを施す工程や、第２のゲート電極層を形成する工程が不要となり、工程の削減と共に前記トレンチ幅を小さくすることができる。
【００４１】
又、図６に示すような従来の段差の大きい状態でのホトリソグラフィ工程が不要となったため、歩留的にも安定した装置を得ることができる。
【００４２】
更に、実効的なゲート電極層の厚さが図６の従来例に比べて大きくなり、ゲート抵抗の低減が可能となり、高周波特性に優れた特性を得ることができる。
【００４３】
（第１参考例）
図２は本発明の第１参考例の高耐圧縦型ＭＯＳトランジスタの配線工程を施す前の断面構造図である。
【００４４】
半導体基板１１と、エピタキシャル層１２内に形成されたドリフト領域１２及びベース層１３及びソース層１４が存在し、５００Å程度のゲート酸化膜２１が前記半導体基板１１に到達するよう、ドリフト領域１２、ベース層１３、ソース層１４に形成されたトレンチ領域の内壁に存在し、３０００Å程度の厚い窒化膜２２が前記ベース層１３及び前記ソース層１４にかからぬよう、ドリフト領域１２及び半導体基板１１上に存在する。
【００４５】
半導体基板１１に電圧が印加されると、ドリフト領域１２は完全に空乏化しＲＥＳＵＲＦ構造となり低いオン抵抗と高いブレイクダウン耐圧を有する。
【００４６】
また、このとき、前記半導体基板１１及びドリフト領域１２とゲート電極層２０との間には薄いゲート酸化膜２１と厚い窒化膜２２が存在するため、高い電圧が半導体基板１１に印加された場合でも、絶縁膜を介してゲート電極層２０に電流が流れたり、絶縁膜破壊などに至ることは無い。
【００４７】
（第１参考例の効果）
以上詳細に説明したとおり、本発明の第１参考例の高耐圧縦型ＭＯＳトランジスタは、低いオン抵抗と高いブレイクダウン耐圧を有し、且つ、半導体基板とゲート電極層間の絶縁耐圧も高い、優れた性能を有する。
【００４８】
（第２実施例）
図３は本発明の第２実施例の製造工程図である。
【００４９】
図３（ａ）〜（ｅ）を用いて本発明の第２実施例の製造工程について詳細に説明する。
【００５０】
工程１：図３（ａ）に示されるように、第１実施例と同様に、半導体基板１１上に第１導電形エピタキシャル層１２を形成し、次いで第２導電形ベース層１３を前記エピタキシャル層１２内に形成する。このとき前記エピタキシャル層１２で半導体基板１１から前記ベース層１３までの間が高耐圧化を可能とするドリフト領域１２となる。
【００５１】
次いで、前記ベース層１３内に第１導電形のソース層１４となる拡散層をイオン打ち込み技術によって形成し、次いでホトリソグラフィ技術及びエッチング技術によりトレンチ領域１５を半導体基板１１に到達する様形成する。
【００５２】
工程２：図３（ｂ）に示すように、次いで熱酸化技術及びＣＶＤ技術を用いてトレンチ領域１５内部を含む半導体基板１１及びエピタキシャル層１２全面に５００Å程度のゲート酸化膜２１及び３０００Å程度の厚い窒化膜２２を形成する。
【００５３】
工程３：図３（ｃ）に示されるように、第１ポリシリコンを前記トレンチ領域１５内に埋め込み、エッチング時間を延長することにより前記トレンチ領域１５内のドリフト領域１２を覆い、前記ベース層１３にかかる程度までエッチング除去しゲート電極層２０ａを形成する。
【００５４】
半導体基板１１にドレイン電位が印加され、ベース層１３が接地電位に設定されているので、ドリフト領域１２は前記両電位差に基づく電位傾度を有する。この電位傾度に応じてドリフト領域１２の長さが決まる。従って、前記ゲート電極層２０ａは前記ドリフト領域１２の長さに応じて決められることになる。
【００５５】
工程４：図３（ｄ）で示されるように、ウェットエッチング技術によって露出した窒化膜２２の一部をエッチング除去し、窒化膜２２ｂを形成する。このとき前記ゲート電極層２０ａもエッチングされ、その上部は図示されるように、ドリフト領域１２から若干低い位置となる。その際、ゲート酸化膜２１がセルフアライン作用を奏する。
【００５６】
工程５：図３（ｅ）で示されるように、埋め込み技術によってゲート電極層２０ｂとなる第２ポリシリコンを前記トレンチ領域内部に埋め込み、図示しない配線工程を施すことにより高耐圧縦型ＭＯＳトランジスタが完成する。
【００５７】
（第２実施例の効果）
以上詳細に説明したように、本発明の第２実施例の高耐圧縦型ＭＯＳトランジスタは、ゲート電極層が同一のトレンチ領域内にセルフアラインで形成されるため、従来必要であった前記ゲート電極層上部にホトリソグラフィ工程を用いてパターニングを施す工程が不要となり、工程の削減と共に前記トレンチ幅を小さくすることができる。
【００５８】
また、段差の大きい状態でのホトリソグラフィ工程が不要となったため、歩留的にも安定した装置を得ることができる。更に、実効的なゲート電極層の厚さが大きくなり、ゲート抵抗の低減が可能となり、高周波特性に優れた特性を得ることができる。第１の実施例と比較すれば、ゲート酸化膜を酸化膜のエッチング工程を経ずに形成が可能となるため、酸化膜の信頼性が大幅に向上する。
【００５９】
（第２参考例）
図４は本発明の第２参考例の高耐圧縦型ＭＯＳトランジスタの配線工程を施す前の断面構造図である。
【００６０】
半導体基板１１と、エピタキシャル層１２内に形成されたドリフト領域１２及びベース層１３及びソース層１４が存在し、３０００Å程度の厚い酸化膜１６ｂがドリフト領域１２側壁と半導体基板１１に到達するよう存在し、第１のゲート電極層２０ｃが前記厚い酸化膜１６ｂに接して存在する。更に５００Å程度のゲート酸化膜２３が前記ベース層１３の側壁及び前記ソース層１４及び前記第１のゲート電極層２０ｃ上部に存在し、第２のゲート電極層２０ｄが前記ゲート酸化膜２３に接するように存在する。
【００６１】
半導体基板１１に電圧が印加されると、ドリフト領域１２は完全に空乏化しＲＥＳＵＲＦ構造となり低いオン抵抗と高いブレイクダウン耐圧を有する。
【００６２】
これは、前記第２のゲート電極層２０ｄに本トランジスタをオンさせる電圧が印加されると、前記第１のゲート電極層２０ｃは前記第２のゲート電極層２０ｄとゲート酸化膜２３を介して容量接続されているため、即ち、前記第１のゲート電極層２０ｃは前記第２のゲート電極層２０ｄの間のゲート酸化膜２３が他のトランジスタ構造を形成する酸化膜と比べて薄いことから、容量として作用するため、その電位は第２のゲート電極層２０ｄと同電位となり、ドリフト領域１２の側壁部に蓄積層が形成され前記ドリフト領域１２の抵抗成分が低下する為である。また、前記半導体基板１１及びドリフト領域１２と第１のゲート電極層２０ｃとの間には厚い酸化膜１６ｂが存在するため、高い電圧が半導体基板１１に印加された場合でも、絶縁膜を介してゲート電極層２０ｃに電流が流れたり、絶縁膜破壊などに至ることは無い。
【００６３】
（第２参考例の効果）
以上詳細に説明したとおり、本発明の第２参考例の高耐圧縦型ＭＯＳトランジスタは、低いオン抵抗と高いブレイクダウン耐圧を有し且つ、半導体基板とゲート電極層間の絶縁耐圧も高い、優れた性能を有する。
【００６４】
また、第１参考例と比較すると、ドリフト領域１２側壁と半導体基板１１に到達するよう存在する３０００Å程度の厚い絶縁膜が単一の酸化膜であるため、特にトレンチ領域底のコーナー部に於ける膜質差による応力が小さく、即ち、膜同士の密度差等に基づく応力が小さく、且つ、均一に形成される為、歩留的に優れた装置を提供できる。
【００６５】
（第３参考例）
図５は本発明の第３参考例の製造工程図である。
【００６６】
図５（ａ）〜（ｅ）を用いて本発明の第３参考例の製造工程について詳細に説明する。
【００６７】
工程１：図５（ａ）に示されるように、第１実施例と同様に、半導体基板１１上に第１導電形エピタキシャル層１２を形成し、次いで第２導電形ベース層１３を前記エピタキシャル層１２内に形成する。このとき前記エピタキシャル層１２で半導体基板１１から前記ベース層１３までの間が高耐圧化を可能とするドリフト領域１２となる。
【００６８】
次いで、前記ベース層１３内に第１導電形のソース層１４となる拡散層をイオン打ち込み技術によって形成し、次いでホトリソグラフィ技術及びエッチング技術によりトレンチ領域１５を半導体基板１１に到達する様形成する。
【００６９】
次いで熱酸化技術を用いてトレンチ領域１５内部を含む半導体基板及びエピタキシャル層１２全面に３０００Å程度の厚い酸化膜１６を形成する。
工程２：図５（ｂ）に示すように、次いで埋め込み技術を用いて第１ポリシリコンでトレンチ領域１５を埋め込み、エッチング時間を延長することにより前記トレンチ領域１５内のドリフト領域１２を覆い、前記ベース層１３にかかる程度までエッチング除去し、第１のゲート電極層２０ｃを形成する。
【００７０】
工程３：図５（ｃ）に示すように、ウェットエッチング技術によって露出した厚い酸化膜１６の一部をエッチング除去し、酸化膜１６ｂを形成する。
【００７１】
工程４：図５（ｄ）に示すように、酸化技術で前記ベース層１３及び前記ソース層１４及び前記第１のゲート電極層２０ｃ上にゲート酸化膜２３を形成する。
【００７２】
工程５：図５（ｅ）に示すように、埋め込み技術によって第２のゲート電極層となる第２のポリシリコンを前記トレンチ領域内部に埋め込み２０ｃ、図示しない配線工程を施すことにより高耐圧縦型ＭＯＳトランジスタを完成する。
【００７３】
（第３参考例の効果）
以上詳細に説明したように、本発明の第３参考例の高耐圧縦型ＭＯＳトランジスタは、第２のゲート電極層２０ｄが同一のトレンチ領域１５内にセルフアラインで形成されるため、従来必要であった前記第１のゲート電極層２０ｃ上部にホトリソグラフィ工程を用いてパターニングを施す工程が不要となり、工程の削減と共に前記トレンチ幅を小さくすることができる。
【００７４】
また、段差の大きい状態でのホトリソグラフィ工程が不要となったため、歩留的にも安定した装置を得ることが出来る。
【００７５】
更に、実効的なゲート電極層の厚さが大きくなり、ゲート抵抗の低減が可能となり、高周波特性に優れた特性を得ることができる。第１参考例と比較すれば、実効的なゲート電極層となる第２のゲート電極層２０ｄをゲート酸化膜２３形成直後に形成が可能となるため、酸化膜の信頼性が飛躍的に向上する。
【００７６】
【発明の効果】
本発明の高耐圧縦型ＭＯＳトランジスタは、以下の効果を奏する。
【００７７】
ゲート電極層がトレンチ幅と同じ幅で形成できるため、少ない工程で形成でき、従来必要であった前記ゲート電極層上部にホトリソグラフィ工程を用いてパターニングを施す工程や、第２のゲート電極層を形成する工程が不要となり、工程の削減と共に前記トレンチ幅を小さくすることができる。
【００７８】
又、図６に示すような従来の段差の大きい状態でのホトリソグラフィ工程が不要となったため、歩留的にも安定した装置を得ることができる。
【００７９】
更に、実効的なゲート電極層の厚さが図６の従来例に比べて大きくなり、ゲート抵抗の低減が可能となり、高周波特性に優れた特性を得ることができる。
【００８０】
本発明は、前記特開平７−７１４９号公報の図１に示す好ましい高耐圧縦型ＭＯＳトランジスタを実現することができる。
【図面の簡単な説明】
【図１】本発明の第１実施例の製造工程図である。
【図２】本発明の第１参考例の高耐圧縦型ＭＯＳトランジスタの配線工程を施す前の断面構造図である。
【図３】本発明の第２実施例の製造工程図である。
【図４】本発明の第２参考例の高耐圧縦型ＭＯＳトランジスタの配線工程を施す前の断面構造図である。
【図５】本発明の第３参考例の製造工程図である。
【図６】従来の高耐圧縦型ＭＯＳトランジスタの製造工程図である。
【図７】特開平７−７１４９号公報の図１に示す従来の高耐圧縦型ＭＯＳトランジスタの断面図である。
【符号の説明】
１１ 半導体基板
１２ エピタキシャル層（ドリフト領域）
１３ ベース層
１４ ソース層（拡散層）
１５ トレンチ領域
１６ 厚い酸化膜
１６ｂ 酸化膜
１７ 打ち込み
１８ 打ち込まれた領域
１９ 薄い酸化膜
２０、２０ａ、２０ｂ、２０ｃ、２０ｄ ゲート電極層
２１、２３ ゲート酸化膜
２２、２２ａ、２２ｂ 窒化膜
【発明の属する技術分野】
本発明は、半導体素子に関し、特に高耐圧を有する縦型ＭＯＳトランジスタの製造方法に関する。
【０００２】
【従来技術】
電力用トランジスタ、特に低いオン抵抗および高耐圧を有する縦型ＭＯＳトランジスタは、好ましくは、従来、例えば、特開平７−７１４９号公報の図１に示す構造を有している。
【０００３】
図７は特開平７−７１４９号公報の図１に示す従来の高耐圧縦型ＭＯＳトランジスタの断面図である。
【０００４】
前記特開平７−７１４９号公報の図１に示す従来の高耐圧縦型ＭＯＳトランジスタは、同公報に示される他の図の例と異なり、同公報に製造方法が記載されていないが目標となる高耐圧縦型ＭＯＳトランジスタとして示されている。この好ましい目標となる高耐圧縦型ＭＯＳトランジスタについて図７に基づいて説明する。
【０００５】
トランジスタ１１０は、ＤＭＯＳトランジスタ設計の場合にはＮ+ 形添加不純物を、または、絶縁されたゲート・バイポーラ・トランジスタ設計の場合にはＰ+ 形添加不純物、のいずれかを有する半導体基板層１１２を備えている。
【０００６】
以降はＮ+ 形添加不純物を採用した場合について説明する。
【０００７】
Ｎ+ 形添加不純物を有するエピタキシャル層１１４が、半導体基板層１１２の上に成長、または、拡散、または、沈着される。それにより、トランジスタ１１０のためのドリフト領域が形成される。
【０００８】
Ｐ+ 形添加不純物を有するベース層１１６が、エピタキシャル層１１４の上に成長、または、拡散、または、沈着される。
【０００９】
Ｎ形添加不純物を有するソース層１１８が、ベース層１１６の上に成長、または、拡散、または、沈着される。
【００１０】
Ｐ+ 形添加不純物を有する付加的体積接触体領域１２０が、ソース層１１８を通して、ベース層１１６にまで拡散され、それにより、トランジスタ１１０に対するソースが定められる。
【００１１】
トランジスタ１１０の中に、トレンチ１２２が形成される。トレンチ１２２は、ソース層１１８とベース層１１６とエピタキシャル層１１４とを通って、半導体基板層１１２の中にまで延長されて形成される。酸化膜層１２４が、ソース層１１８の上とトレンチ１２２の内壁の上とに、成長または拡散される。
【００１２】
ゲート層１２６がトレンチ１２２の中に形成され、そして、ゲート層１２６が半導体基板層１１２の中にまで延長されて形成される。酸化膜層１２４はトレンチ１２２の底の近くでは厚く、そして、トレンチ１２２の上部では薄い。それとは逆に、ゲート層１２６はトレンチ１２２の底の近くでは細く、そして、トレンチ１２２の上部では太い。トランジスタ１１０のゲート、ソース、および、ドレインのための金属接触体は、ＤＭＯＳトランジスタ設計の場合、それぞれ、ゲート層１２６、ソース層１１８および体積接触体領域１２０、および、半導体基板層１１２に配置される。
【００１３】
トレンチ１２２により、ソース層１１８と、トレンチ１２２領域の外壁に沿って配置されたエピタキシャル層１１４と、の間にチャンネルが形成される。この垂直形チャンネルにより、従来の垂直形トランジスタに見られる横方向チャンネルの大きな間隔距離が避けられるので、トランジスタ１１０のトランジスタ領域を小さくすることができる。トランジスタ１１０のこの設計により、また、トランジスタ１１０の阻止電圧およびオン状態抵抗値を制御する、トレンチ１２２領域の間隔距離幅「ｄ」が生ずる。この間隔距離幅「ｄ」は、トレンチ１２２のポリ・フィールド・プレートが、最大定格阻止状態の下で、エピタキシャル層１１４の中に形成されたドリフト領域を完全に欠乏させることができ、それにより、この領域内にＲＥＳＵＲＦフィールド分布が得られるように選定される。この欠乏状態により、ドリフト領域にさらに多量の不純物を添加することが可能になり、そして、この部分のオン状態抵抗値が減少し、それにより、非常に高い電圧の装置におけるこの支配的な抵抗値成分が減少することにより、特性の改良が達成される。
【００１４】
以上が好ましい高耐圧縦型ＭＯＳトランジスタの構造とその製造方法である。
【００１５】
これに対し同公報の実施例に示されている製造方法について図６に基づいて以下説明する。
【００１６】
図６は従来の高耐圧縦型ＭＯＳトランジスタの製造工程図である。
【００１７】
図６ａ〜図６ｆにより従来技術により形成される上記高耐圧縦型ＭＯＳトランジスタの製造工程を詳細に説明する。
【００１８】
工程１：エピタキシャル層１１４とベース層１１６とソース層１１８とが、半導体基板層１１２の上に、従来の方法で成長及び拡散された後、トレンチ領域１２２が、それぞれの層を通して、半導体基板層１１２の中にまで延長されて形成される。
【００１９】
工程２：図６ａに示されているように、酸化膜１２４が、ソース層１１８の上に、および、トレンチ領域１２２の内壁に沿ったトレンチ領域１２２の中に、形成される。
【００２０】
ゲート電極層１２６が、酸化膜１２４の上に、および、トレンチ領域１２２を充填するように、形成される。
【００２１】
工程３：図６ｂに示されているように、ソース層１１８の上のゲート電極層１２６の部分が除去され、その後、図６ｃに示されているように、酸化膜１２４の上側部分が除去される。この酸化膜１２４の除去は、残っている酸化膜がエピタキシャル層１１４よりも下に存在するように行われる。
【００２２】
工程４：図６ｄに示されているように、ソース層１１８の上と酸化膜層１２４の上とトレンチ領域１２２の内壁に沿った表面の上とに、薄い酸化膜１２４ａが形成される。
【００２３】
その後、薄い酸化膜層１２４ａの上に、薄いゲート電極層１２６ａが形成される。
【００２４】
工程５：図６ｅに示されているように、薄いゲート電極層１２６ａおよび薄い酸化膜１２４ａが、ゲート電極層１２６の上の部分のみから除去される。
【００２５】
工程６：図６ｆに示されているように、付加的ゲート電極層１２６ｂが薄いゲート電極層１２６ａの上に沈着され、そして、この付加的ゲート電極層１２６ｂはゲート電極層１２６と接触を行う。この工程により、トレンチ領域１２２の底部において、大きな幅の酸化膜層および小さな幅のゲート電極層１２６が得られ、そして、トレンチ領域１２２の頂部において、小さな幅の酸化膜層および大きな幅のゲート電極層が得られる。
【００２６】
このようにして製造した従来の高耐圧縦型ＭＯＳトランジスタは、小さなオン状態抵抗値を有するトランジスタが、ソース層とベース層とエピタキシャル層とを通して半導体基板層にまで延長されたトレンチ領域を形成することにより、達成される。このトレンチ領域がゲート層で充填され、それにより、最大定格阻止状態の下で、トレンチ・ポリ・フィールド・プレートは、エピタキシャル層により形成されるドリフト領域を完全に欠乏状態にすることができ、そして、ドリフト領域の中にＲＥＳＵＲＦフィールド分布が得られる。
【００２７】
【発明が解決しようとする課題】
しかし、前記従来の製造方法では、トレンチ内に埋め込まれたゲート電極層１２６の上部に形成された酸化膜を除去するため、前記ゲート電極層１２６上部にホトリソグラフィ工程を用いてパターニングを施す必要があり、その為の位置合わせ用のレジストには実効寸法を確保するための余分の厚みが必要となる。そのため、前記トレンチ幅を広くする必要がある。
【００２８】
又、図６の前記ゲート電極層１２６脇には深い溝が形成されているため、ホトリソグラフィ工程を施す際、前記深い溝に完全に充填することが困難となり、従って次工程用のレジスト層の厚さが前記深い溝の上の部分で薄くなり、次工程で不良が出て、前記ホトリソグラフィ工程の不良率が高くなり、歩留的にも満足できるものではなかった。
【００２９】
さらに、図６の実効的ゲート電極層１２６ａの厚さが薄くなり、即ち、好ましい図７のゲート幅が目標であるが実際は図６の実効的ゲート電極層１２６ａの幅しか達成できないため、ゲート抵抗の増大を招き、性能的にも満足できるものは得られなかった。
【００３０】
本発明の目的は、上記ホトリソグラフィ工程およびゲート電極層脇に深い溝を形成する構成を採用せずに、半導体基板層にまで延長されたトレンチ領域をゲート層で充填する高耐圧縦型ＭＯＳトランジスタの製造方法を提供することにある。
【００３１】
【課題を解決するための手段】
本発明は、上記目的を達成するために、下記の解決手段を採用する。
〔１〕高耐圧縦型ＭＯＳトランジスタの製造方法において、
（１）半導体基板層の上に第１導電形のエピタキシャル層を形成し、前記エピタキシャル層の上に第２導電形のベース層と、前記ベース層の上に第１導電形のソース層を形成し、前記エピタキシャル層と前記ベース層と前記ソース層とを通って前記半導体基板層の中にまで延長されるようトレンチ領域を形成する工程、
（２）前記トレンチ領域内部に絶縁膜を形成する工程、
（３）前記絶縁膜領域の内、前記ベース層及び前記ソース層の側壁部にイオン打ち込みにより選択的に不純物を導入する工程、
（４）前記選択的に不純物を導入した前記絶縁膜領域をエッチング除去する工程、
（５）前記トレンチ領域をゲート電極層で埋め込む工程、
を順次施すこと。
〔２〕高耐圧縦型ＭＯＳトランジスタの製造方法において、
（１）半導体基板層の上に第１導電形のエピタキシャル層を形成し、前記エピタキシャル層の上に第２導電形のベース層と、前記ベース層の上に第１導電形のソース層を形成し、前記エピタキシャル層と前記ベース層と前記ソース層とを通って前記半導体基板層の中にまで延長されるようトレンチ領域を形成する工程、
（２）前記トレンチ領域内部に第１の絶縁膜を形成する工程と前記第１の絶縁膜
が形成されたトレンチ領域内部に第２の絶縁膜を形成する工程、
（３）前記トレンチ領域を第１のゲート電極層で埋め込む工程と、前記ベース層及び前記ソース層に埋め込まれた前記ゲート電極層をエッチング除去する工程、
（４）前記ベース層及び前記ソース層上の前記第２の絶縁膜をエッチング除去する工程、
（５）前記トレンチ領域を第２のゲート電極層で埋め込む工程、
を順次施すこと。
【００３２】
【発明の実施の形態】
本発明の実施の形態を図に基づいて詳細に説明する。
【００３３】
（第１実施例）
図１は本発明の第１実施例の製造工程図である。
【００３４】
図１（ａ）〜（ｅ）を用いて本発明の第１実施例の製造工程について詳細に説明する。
【００３５】
工程１：図１（ａ）に示すように、半導体基板１１上に第１導電形エピタキシャル層１２を形成し、次いで第２導電形ベース層１３を前記エピタキシャル層１２内に不純物打ち込みにより形成する。このとき前記エピタキシャル層１２で半導体基板１１から前記ベース層１３までの間が高耐圧化を可能とするドリフト領域１２となる。次いで前記ベース層１３内に第１導電形のソース層１４となる拡散層を公知のイオン打ち込み技術によって形成し、次いで公知のホトリソグラフィ技術及びエッチング技術によりトレンチ領域１５を半導体基板１１に到達する様形成する。
【００３６】
工程２：図１（ｂ）に示すように、熱酸化技術を用いてトレンチ領域１５内部を含む半導体基板１１及びエピタキシャル層１２全面に３０００Å程度の厚い酸化膜１６を形成する。
【００３７】
工程３：図１（ｃ）に示すように、イオン打ち込み技術を用いて、エピタキシャル層１２部に形成されている厚い酸化膜１６上にのみボロンをｌＥ１５ｃｍ-2（１×１０15／ｃｍ2 ）で加速電圧１００ＫｅＶにて打ち込み１７、前記厚い酸化膜１６中にボロンが打ち込まれた領域１８を形成する。このとき打ち込みの角度（Ａ）は前記トレンチ領域１５の開口幅と前記エピタキシャル層１２の厚さにしたがって所望の値に決定する。本実施例ではトレンチ領域１５の開口幅が２μｍでベース層１３までの厚さが２μｍであるため、イオン打ち込みの角度（Ａ）を約４５°（この例での前記「所望の値」）とし、半導体基板を回転させトレンチ領域１５の側壁全てにボロンが導入されるよう打ち込みを行った。
【００３８】
工程４：図１（ｄ）で示されるように、ウェットエッチング技術によって工程２でイオン打ち込みを施された厚い酸化膜１６領域の一部をエッチング除去し、ゲート酸化膜として使用される薄い酸化膜１９を形成する。
【００３９】
工程５：図１（ｅ）で示されるように、公知の埋め込み技術によってゲート電極層２０となるポリシリコンを前記トレンチ領域１５内部に埋め込み、図示しない配線工程を施すことにより高耐圧縦型ＭＯＳトランジスタを完成する。
【００４０】
（第１実施例の効果）
以上詳細に説明したように、本発明の第１実施例の高耐圧縦型ＭＯＳトランジスタは、前記ゲート電極層が一度の工程で形成されるため、即ち、前記ポリシリコンの成長とその平坦化のエッチバック処理が一度の工程で形成されるため、従来必要であった前記ゲート電極層上部にホトリソグラフィ工程を用いてパターニングを施す工程や、第２のゲート電極層を形成する工程が不要となり、工程の削減と共に前記トレンチ幅を小さくすることができる。
【００４１】
又、図６に示すような従来の段差の大きい状態でのホトリソグラフィ工程が不要となったため、歩留的にも安定した装置を得ることができる。
【００４２】
更に、実効的なゲート電極層の厚さが図６の従来例に比べて大きくなり、ゲート抵抗の低減が可能となり、高周波特性に優れた特性を得ることができる。
【００４３】
（第１参考例）
図２は本発明の第１参考例の高耐圧縦型ＭＯＳトランジスタの配線工程を施す前の断面構造図である。
【００４４】
半導体基板１１と、エピタキシャル層１２内に形成されたドリフト領域１２及びベース層１３及びソース層１４が存在し、５００Å程度のゲート酸化膜２１が前記半導体基板１１に到達するよう、ドリフト領域１２、ベース層１３、ソース層１４に形成されたトレンチ領域の内壁に存在し、３０００Å程度の厚い窒化膜２２が前記ベース層１３及び前記ソース層１４にかからぬよう、ドリフト領域１２及び半導体基板１１上に存在する。
【００４５】
半導体基板１１に電圧が印加されると、ドリフト領域１２は完全に空乏化しＲＥＳＵＲＦ構造となり低いオン抵抗と高いブレイクダウン耐圧を有する。
【００４６】
また、このとき、前記半導体基板１１及びドリフト領域１２とゲート電極層２０との間には薄いゲート酸化膜２１と厚い窒化膜２２が存在するため、高い電圧が半導体基板１１に印加された場合でも、絶縁膜を介してゲート電極層２０に電流が流れたり、絶縁膜破壊などに至ることは無い。
【００４７】
（第１参考例の効果）
以上詳細に説明したとおり、本発明の第１参考例の高耐圧縦型ＭＯＳトランジスタは、低いオン抵抗と高いブレイクダウン耐圧を有し、且つ、半導体基板とゲート電極層間の絶縁耐圧も高い、優れた性能を有する。
【００４８】
（第２実施例）
図３は本発明の第２実施例の製造工程図である。
【００４９】
図３（ａ）〜（ｅ）を用いて本発明の第２実施例の製造工程について詳細に説明する。
【００５０】
工程１：図３（ａ）に示されるように、第１実施例と同様に、半導体基板１１上に第１導電形エピタキシャル層１２を形成し、次いで第２導電形ベース層１３を前記エピタキシャル層１２内に形成する。このとき前記エピタキシャル層１２で半導体基板１１から前記ベース層１３までの間が高耐圧化を可能とするドリフト領域１２となる。
【００５１】
次いで、前記ベース層１３内に第１導電形のソース層１４となる拡散層をイオン打ち込み技術によって形成し、次いでホトリソグラフィ技術及びエッチング技術によりトレンチ領域１５を半導体基板１１に到達する様形成する。
【００５２】
工程２：図３（ｂ）に示すように、次いで熱酸化技術及びＣＶＤ技術を用いてトレンチ領域１５内部を含む半導体基板１１及びエピタキシャル層１２全面に５００Å程度のゲート酸化膜２１及び３０００Å程度の厚い窒化膜２２を形成する。
【００５３】
工程３：図３（ｃ）に示されるように、第１ポリシリコンを前記トレンチ領域１５内に埋め込み、エッチング時間を延長することにより前記トレンチ領域１５内のドリフト領域１２を覆い、前記ベース層１３にかかる程度までエッチング除去しゲート電極層２０ａを形成する。
【００５４】
半導体基板１１にドレイン電位が印加され、ベース層１３が接地電位に設定されているので、ドリフト領域１２は前記両電位差に基づく電位傾度を有する。この電位傾度に応じてドリフト領域１２の長さが決まる。従って、前記ゲート電極層２０ａは前記ドリフト領域１２の長さに応じて決められることになる。
【００５５】
工程４：図３（ｄ）で示されるように、ウェットエッチング技術によって露出した窒化膜２２の一部をエッチング除去し、窒化膜２２ｂを形成する。このとき前記ゲート電極層２０ａもエッチングされ、その上部は図示されるように、ドリフト領域１２から若干低い位置となる。その際、ゲート酸化膜２１がセルフアライン作用を奏する。
【００５６】
工程５：図３（ｅ）で示されるように、埋め込み技術によってゲート電極層２０ｂとなる第２ポリシリコンを前記トレンチ領域内部に埋め込み、図示しない配線工程を施すことにより高耐圧縦型ＭＯＳトランジスタが完成する。
【００５７】
（第２実施例の効果）
以上詳細に説明したように、本発明の第２実施例の高耐圧縦型ＭＯＳトランジスタは、ゲート電極層が同一のトレンチ領域内にセルフアラインで形成されるため、従来必要であった前記ゲート電極層上部にホトリソグラフィ工程を用いてパターニングを施す工程が不要となり、工程の削減と共に前記トレンチ幅を小さくすることができる。
【００５８】
また、段差の大きい状態でのホトリソグラフィ工程が不要となったため、歩留的にも安定した装置を得ることができる。更に、実効的なゲート電極層の厚さが大きくなり、ゲート抵抗の低減が可能となり、高周波特性に優れた特性を得ることができる。第１の実施例と比較すれば、ゲート酸化膜を酸化膜のエッチング工程を経ずに形成が可能となるため、酸化膜の信頼性が大幅に向上する。
【００５９】
（第２参考例）
図４は本発明の第２参考例の高耐圧縦型ＭＯＳトランジスタの配線工程を施す前の断面構造図である。
【００６０】
半導体基板１１と、エピタキシャル層１２内に形成されたドリフト領域１２及びベース層１３及びソース層１４が存在し、３０００Å程度の厚い酸化膜１６ｂがドリフト領域１２側壁と半導体基板１１に到達するよう存在し、第１のゲート電極層２０ｃが前記厚い酸化膜１６ｂに接して存在する。更に５００Å程度のゲート酸化膜２３が前記ベース層１３の側壁及び前記ソース層１４及び前記第１のゲート電極層２０ｃ上部に存在し、第２のゲート電極層２０ｄが前記ゲート酸化膜２３に接するように存在する。
【００６１】
半導体基板１１に電圧が印加されると、ドリフト領域１２は完全に空乏化しＲＥＳＵＲＦ構造となり低いオン抵抗と高いブレイクダウン耐圧を有する。
【００６２】
これは、前記第２のゲート電極層２０ｄに本トランジスタをオンさせる電圧が印加されると、前記第１のゲート電極層２０ｃは前記第２のゲート電極層２０ｄとゲート酸化膜２３を介して容量接続されているため、即ち、前記第１のゲート電極層２０ｃは前記第２のゲート電極層２０ｄの間のゲート酸化膜２３が他のトランジスタ構造を形成する酸化膜と比べて薄いことから、容量として作用するため、その電位は第２のゲート電極層２０ｄと同電位となり、ドリフト領域１２の側壁部に蓄積層が形成され前記ドリフト領域１２の抵抗成分が低下する為である。また、前記半導体基板１１及びドリフト領域１２と第１のゲート電極層２０ｃとの間には厚い酸化膜１６ｂが存在するため、高い電圧が半導体基板１１に印加された場合でも、絶縁膜を介してゲート電極層２０ｃに電流が流れたり、絶縁膜破壊などに至ることは無い。
【００６３】
（第２参考例の効果）
以上詳細に説明したとおり、本発明の第２参考例の高耐圧縦型ＭＯＳトランジスタは、低いオン抵抗と高いブレイクダウン耐圧を有し且つ、半導体基板とゲート電極層間の絶縁耐圧も高い、優れた性能を有する。
【００６４】
また、第１参考例と比較すると、ドリフト領域１２側壁と半導体基板１１に到達するよう存在する３０００Å程度の厚い絶縁膜が単一の酸化膜であるため、特にトレンチ領域底のコーナー部に於ける膜質差による応力が小さく、即ち、膜同士の密度差等に基づく応力が小さく、且つ、均一に形成される為、歩留的に優れた装置を提供できる。
【００６５】
（第３参考例）
図５は本発明の第３参考例の製造工程図である。
【００６６】
図５（ａ）〜（ｅ）を用いて本発明の第３参考例の製造工程について詳細に説明する。
【００６７】
工程１：図５（ａ）に示されるように、第１実施例と同様に、半導体基板１１上に第１導電形エピタキシャル層１２を形成し、次いで第２導電形ベース層１３を前記エピタキシャル層１２内に形成する。このとき前記エピタキシャル層１２で半導体基板１１から前記ベース層１３までの間が高耐圧化を可能とするドリフト領域１２となる。
【００６８】
次いで、前記ベース層１３内に第１導電形のソース層１４となる拡散層をイオン打ち込み技術によって形成し、次いでホトリソグラフィ技術及びエッチング技術によりトレンチ領域１５を半導体基板１１に到達する様形成する。
【００６９】
次いで熱酸化技術を用いてトレンチ領域１５内部を含む半導体基板及びエピタキシャル層１２全面に３０００Å程度の厚い酸化膜１６を形成する。
工程２：図５（ｂ）に示すように、次いで埋め込み技術を用いて第１ポリシリコンでトレンチ領域１５を埋め込み、エッチング時間を延長することにより前記トレンチ領域１５内のドリフト領域１２を覆い、前記ベース層１３にかかる程度までエッチング除去し、第１のゲート電極層２０ｃを形成する。
【００７０】
工程３：図５（ｃ）に示すように、ウェットエッチング技術によって露出した厚い酸化膜１６の一部をエッチング除去し、酸化膜１６ｂを形成する。
【００７１】
工程４：図５（ｄ）に示すように、酸化技術で前記ベース層１３及び前記ソース層１４及び前記第１のゲート電極層２０ｃ上にゲート酸化膜２３を形成する。
【００７２】
工程５：図５（ｅ）に示すように、埋め込み技術によって第２のゲート電極層となる第２のポリシリコンを前記トレンチ領域内部に埋め込み２０ｃ、図示しない配線工程を施すことにより高耐圧縦型ＭＯＳトランジスタを完成する。
【００７３】
（第３参考例の効果）
以上詳細に説明したように、本発明の第３参考例の高耐圧縦型ＭＯＳトランジスタは、第２のゲート電極層２０ｄが同一のトレンチ領域１５内にセルフアラインで形成されるため、従来必要であった前記第１のゲート電極層２０ｃ上部にホトリソグラフィ工程を用いてパターニングを施す工程が不要となり、工程の削減と共に前記トレンチ幅を小さくすることができる。
【００７４】
また、段差の大きい状態でのホトリソグラフィ工程が不要となったため、歩留的にも安定した装置を得ることが出来る。
【００７５】
更に、実効的なゲート電極層の厚さが大きくなり、ゲート抵抗の低減が可能となり、高周波特性に優れた特性を得ることができる。第１参考例と比較すれば、実効的なゲート電極層となる第２のゲート電極層２０ｄをゲート酸化膜２３形成直後に形成が可能となるため、酸化膜の信頼性が飛躍的に向上する。
【００７６】
【発明の効果】
本発明の高耐圧縦型ＭＯＳトランジスタは、以下の効果を奏する。
【００７７】
ゲート電極層がトレンチ幅と同じ幅で形成できるため、少ない工程で形成でき、従来必要であった前記ゲート電極層上部にホトリソグラフィ工程を用いてパターニングを施す工程や、第２のゲート電極層を形成する工程が不要となり、工程の削減と共に前記トレンチ幅を小さくすることができる。
【００７８】
又、図６に示すような従来の段差の大きい状態でのホトリソグラフィ工程が不要となったため、歩留的にも安定した装置を得ることができる。
【００７９】
更に、実効的なゲート電極層の厚さが図６の従来例に比べて大きくなり、ゲート抵抗の低減が可能となり、高周波特性に優れた特性を得ることができる。
【００８０】
本発明は、前記特開平７−７１４９号公報の図１に示す好ましい高耐圧縦型ＭＯＳトランジスタを実現することができる。
【図面の簡単な説明】
【図１】本発明の第１実施例の製造工程図である。
【図２】本発明の第１参考例の高耐圧縦型ＭＯＳトランジスタの配線工程を施す前の断面構造図である。
【図３】本発明の第２実施例の製造工程図である。
【図４】本発明の第２参考例の高耐圧縦型ＭＯＳトランジスタの配線工程を施す前の断面構造図である。
【図５】本発明の第３参考例の製造工程図である。
【図６】従来の高耐圧縦型ＭＯＳトランジスタの製造工程図である。
【図７】特開平７−７１４９号公報の図１に示す従来の高耐圧縦型ＭＯＳトランジスタの断面図である。
【符号の説明】
１１ 半導体基板
１２ エピタキシャル層（ドリフト領域）
１３ ベース層
１４ ソース層（拡散層）
１５ トレンチ領域
１６ 厚い酸化膜
１６ｂ 酸化膜
１７ 打ち込み
１８ 打ち込まれた領域
１９ 薄い酸化膜
２０、２０ａ、２０ｂ、２０ｃ、２０ｄ ゲート電極層
２１、２３ ゲート酸化膜
２２、２２ａ、２２ｂ 窒化膜
Claims (2)
- （１）半導体基板層の上に第１導電形のエピタキシャル層を形成し、前記エピタキシャル層の上に第２導電形のベース層と、前記ベース層の上に第１導電形のソース層を形成し、前記エピタキシャル層と前記ベース層と前記ソース層とを通って前記半導体基板層の中にまで延長されるようトレンチ領域を形成する工程、
（２）前記トレンチ領域内部に絶縁膜を形成する工程、
（３）前記絶縁膜領域の内、前記ベース層及び前記ソース層の側壁部にイオン打ち込みにより選択的に不純物を導入する工程、
（４）前記選択的に不純物を導入した前記絶縁膜領域をエッチング除去する工程、
（５）前記トレンチ領域をゲート電極層で埋め込む工程、
を順次施すことを特徴とする高耐圧縦型ＭＯＳトランジスタの製造方法。 - （１）半導体基板層の上に第１導電形のエピタキシャル層を形成し、前記エピタキシャル層の上に第２導電形のベース層と、前記ベース層の上に第１導電形のソース層を形成し、前記エピタキシャル層と前記ベース層と前記ソース層とを通って前記半導体基板層の中にまで延長されるようトレンチ領域を形成する工程、
（２）前記トレンチ領域内部に第１の絶縁膜を形成する工程と前記第１の絶縁膜が形成されたトレンチ領域内部に第２の絶縁膜を形成する工程、
（３）前記トレンチ領域を第１のゲート電極層で埋め込む工程と、前記ベース層及び前記ソース層に埋め込まれた前記ゲート電極層をエッチング除去する工程、
（４）前記ベース層及び前記ソース層上の前記第２の絶縁膜をエッチング除去する工程、
（５）前記トレンチ領域を第２のゲート電極層で埋め込む工程、
を順次施すことを特徴とする高耐圧縦型ＭＯＳトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002008741A JP3908040B2 (ja) | 2002-01-17 | 2002-01-17 | 高耐圧縦型ｍｏｓトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002008741A JP3908040B2 (ja) | 2002-01-17 | 2002-01-17 | 高耐圧縦型ｍｏｓトランジスタの製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006334039A Division JP4728210B2 (ja) | 2006-12-12 | 2006-12-12 | 高耐圧縦型ｍｏｓトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003209252A JP2003209252A (ja) | 2003-07-25 |
| JP3908040B2 true JP3908040B2 (ja) | 2007-04-25 |
Family
ID=27646926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002008741A Expired - Lifetime JP3908040B2 (ja) | 2002-01-17 | 2002-01-17 | 高耐圧縦型ｍｏｓトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3908040B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103094116A (zh) * | 2011-11-01 | 2013-05-08 | 上海华虹Nec电子有限公司 | 制作沟槽mos的工艺方法 |
| CN106206741B (zh) * | 2016-08-30 | 2023-07-04 | 西安芯派电子科技有限公司 | 一种降低低压超结器件的栅极电阻的元胞结构及其制备方法 |
| JP2018117070A (ja) * | 2017-01-19 | 2018-07-26 | エイブリック株式会社 | 半導体装置及びその製造方法 |
| CN111403476B (zh) * | 2019-01-02 | 2023-08-29 | 株洲中车时代半导体有限公司 | 沟槽栅mos功率器件及其栅极制作方法 |
-
2002
- 2002-01-17 JP JP2002008741A patent/JP3908040B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003209252A (ja) | 2003-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10446678B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| TW493239B (en) | Trench MOSFET with double-diffused body profile | |
| US8222693B2 (en) | Trench-gate transistors and their manufacture | |
| US8174066B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| KR100794811B1 (ko) | 트렌치 게이트 반도체 장치 및 그 제조 방법 | |
| KR20030064270A (ko) | 고속 트렌치 ｄｍｏｓ | |
| US7629645B2 (en) | Folded-gate MOS transistor | |
| JP2005503023A (ja) | トレンチ・ゲート半導体デバイスおよびその製造 | |
| JP2005510088A (ja) | 多結晶シリコンソースコンタクト構造を有するトレンチ金属酸化膜半導体電界効果トランジスタデバイス | |
| KR101531882B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US6160288A (en) | Vertical type misfet having improved pressure resistance | |
| KR20050085608A (ko) | 종형 절연 게이트 트랜지스터의 제조 방법 및 반도체 장치 | |
| JP2004538626A (ja) | 深い注入接合を有する出力ｍｏｓｆｅｔ | |
| JP2012094920A (ja) | 半導体装置 | |
| JP2002016080A (ja) | トレンチゲート型ｍｏｓｆｅｔの製造方法 | |
| JP4500639B2 (ja) | トレンチゲート型半導体装置およびその製造方法 | |
| US20020158290A1 (en) | High voltage device and method for fabricating the same | |
| JP5027362B2 (ja) | 高電圧素子及びその製造方法 | |
| JP4440188B2 (ja) | 半導体装置の製造方法 | |
| JP4728210B2 (ja) | 高耐圧縦型ｍｏｓトランジスタ | |
| JP3908040B2 (ja) | 高耐圧縦型ｍｏｓトランジスタの製造方法 | |
| US9299833B2 (en) | Lateral double diffused MOSFET device | |
| US11569345B2 (en) | Gas dopant doped deep trench super junction high voltage MOSFET | |
| JP3303806B2 (ja) | 半導体装置およびその製造方法 | |
| KR100649836B1 (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040827 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060909 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061101 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061114 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061212 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070116 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070117 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3908040 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100126 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100126 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120126 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120126 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130126 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |