JP3907471B2

JP3907471B2 - Image input / output controller

Info

Publication number: JP3907471B2
Application number: JP2001394081A
Authority: JP
Inventors: 厚伊達; 隆史藤原
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2001-01-31
Filing date: 2001-12-26
Publication date: 2007-04-18
Anticipated expiration: 2021-12-26
Also published as: JP2002305622A

Description

【０００１】
【発明の属する技術分野】
本発明は、画像入出力制御装置に関する。
【０００２】
【従来の技術】
スキャナ機能、プリンタ機能、複写機能、ネットワーク機能といった様々な機能を兼備えるデジタル複合機が知られている。デジタル複合機における機能動作は、通常、コントローラと呼ばれる画像入出力制御装置により制御されている。
【０００３】
近年、デジタル複合機の高性能化に伴い、大量のデータを効率よく処理することが可能な画像入出力制御装置が望まれており、特開平11−45225号公報に示すような、単一半導体基板上に構成された複合機器のコントローラが提案されている。またＰＣＩバスに代表される単一の共有バスに複数の画像処理部を接続した、複合機器のコントローラも提案されている。
【０００４】
【発明が解決しようとする課題】
しかしながら、処理能力が不足した場合に、処理機能の追加や変更を行おうとしても、上述の複合機器のコントローラは、画像処理部及びシステム制御部等を単一半導体基板上に備えているため、容易に構成を変更出来ないという問題が生じる。
【０００５】
またＰＣＩバスを有するコントローラであっても、画像データが共有バスを通過する構成となるので、処理能力増強のために処理ユニットの数を追加しても、単一のバスがシステムの性能を制限してしまうという問題がある。
【０００６】
また、システムの性能が制限されないように、高度なバス制御機能を備えさせればよいが、この場合、構成部品点数が多くなり、機器の価格が高くなってしまうという問題が生じる。
【０００７】
また、例えば、スキャン動作とプリント動作とを同時に行う場合、装置が複数の画像処理部を有していたとしても、１つの画像処理部に処理が集中し画像処理部の競合が生じてしまうことがあるという問題が生じる。
【０００８】
本発明は上述した問題点を解決するためのものであり、バス制御等のための部品点数を増やすことなく、バスの競合による処理速度の低下を少なくすることができる画像入出力制御装置を提供することを目的とする。
【０００９】
また、平行処理等を行う場合においても、複数の画像処理部における画像処理を容易に制御できるとともに、画像入出力制御装置を提供することを目的とする。
【００１０】
また、画像処理部及びバスの競合を生じさせることなく画像メモリを用いた画像入出力動作を実行することができる画像入出力制御装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記目的を達成するために、本発明の画像入出力制御装置は、画像入力装置に接続され、前記画像入力装置から入力される画像データを複数の画像パケットデータとして出力する第１の画像処理手段と、入力される画像パケットデータに所定の画像処理を行うとともに、該所定の画像処理が行われた画像パケットデータを出力する第２の画像処理手段と、画像出力装置に接続され、入力される複数の画像パケットデータから生成される画像データを前記画像出力装置へ出力する第３の画像処理手段と、前記記憶装置に接続され、入力される画像パケットデータの前記記憶装置への格納処理及び前記記憶装置からの出力処理を制御する制御手段と、前記第１の画像処理手段、前記第２の画像処理手段、前記第３の画像処理手段、及び前記制御手段の間をリング状に接続し、各手段間のデータ転送を単方向に行うデータ転送手段とを有し、前記データ転送手段は、前記画像パケットデータを前記画像パケットデータに付与された識別情報に対応する画像処理手段へ転送し、前記各画像処理手段は、入力される画像パケットデータに自手段に対応する識別情報が付加されている場合に前記画像パケットデータに基づく処理を実行することを特徴とする。
【００１９】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。
【００２０】
（第１の実施形態）
第１の実施の形態におけるデジタル複合機を図１に示す。２０００は、本発明の本発明の画像入出力制御装置及び画像処理装置を適用可能なコントローラ（Controller Unit）である。
【００２１】
ここで、２１５０はデジタル複合機全体を制御するシステム制御部である。２１４９及び２１５１は入力した画像データに対して所定の画像処理を行う画像処理部であり、その詳細については後述する。２００８は画像リングであり、システム処理部２１５０と画像処理部２１４９、及び画像処理部２１５１をリング状に接続する。
【００２２】
２０１２は各種設定や動作指示操作を行うための操作部である。２００２はＲＡＭであり、２００３はＲＯＭである。２１４３は汎用ＰＣＩバスであり、２００４は外部記憶装置、２１４４は、ディスクコントローラである。２０５０は、公衆回線と接続するためのモデム、２１４６はＰＨＹ／ＰＭＤであり、ＬＡＮ２０１１と接続しており、デジタル複合機はモデム２０５０及びＰＨＹ／ＰＭＤを介して外部機器と通信可能である。画像処理部１（２１４９）には、プリンタ２０９５、画像メモリ１及び２（２１２３）が接続されている。画像処理部２（２１５１）には、スキャナ２０７０、第２の画像メモリ１及び２が接続される。
【００２３】
ここで、ハードウェアとしての観点から見た、コントローラ２０００の構成について説明する。
【００２４】
従来から、デジタル複写機等画像入出力装置におけるコントローラは、システムＬＳＩとして半導体基板上に構成されている。特に近年、本実施の形態に対応させると、システム制御部２１５０及び画像処理部１（２１４９）及び画像処理部２（２１５１）等の機能を実現するための回路を、１つの半導体基板上に構成したコントローラが提案されている。
【００２５】
しかし、従来とは異なり、本実施の形態では装置の機能変更等に対応できるように、各機能を実現するための回路をそれぞれ異なるユニット、すなわち半導体基板上に構成する。
【００２６】
具体的に説明すると、システム制御部２１５０を１つの半導体基板上に構成し、画像処理部１（２１４９）及び画像処理部２（２１５１）を、それぞれ１つの半導体基板上に構成している。
【００２７】
また、ここで述べる半導体基板は、ＩＣチップと言い換えることできる。すなわち、本実施形態では、コントローラ２０００が１つのプリント基板であり、このプリント基板上に、システム制御部２１５０、画像処理部１（２１４９）、画像処理部２（２１５１）がＩＣチップとして実装されている。
【００２８】
なお、本発明はこれに限るものではなく、例えば、システム制御部２１５０、画像処理部１（２１４９）、画像処理部２（２１５１）が、それぞれ別々のプリント基板上にＩＣチップとして実装されていてもよい。
【００２９】
次に、システム制御部２１５０及び画像処理部１（２１４９）の内部構成を説明するための詳細な全体構成を図２に示す。なお、図２では、画像処理部１（２１４９）の内部構成のみを示しているが、画像処理部２（２１５１）は、画像処理部１（２１４９）と同一の構成を有するものとし、以下、特に断らない限り、同一の符号を用いて説明する。
【００３０】
コントローラ２０００は、画像入力デバイスであるスキャナ２０７０や画像出力デバイスであるプリンタ２０９５と接続し、一方ではＬＡＮ２０１１や公衆回線ＷＡＮ２０５１と接続することで、画像情報やデバイス情報の入出力、ＰＤＬデータのイメージ展開を行う為のコントローラである。
【００３１】
ＣＰＵ２００１はシステム全体を制御するプロセッサである。本実施の形態では２つのＣＰＵを用いた例を示す。これら二つのＣＰＵは、共通のＣＰＵバス２１２６に接続され、さらに、システムバスブリッジ２００７に接続される。
【００３２】
システムバスブリッジ２００７は、バススイッチであり、ＣＰＵバス２１２６、ＲＡＭコントローラ２１２４、ＲＯＭコントローラ２１２５、ＩＯバス１（２１２７）、ＩＯバス２（２１２９）、画像リングインターフェース１（２１４７）、画像リングインターフェース２（２１４８）が接続される。
【００３３】
ＲＡＭ２００２は、ＣＰＵ２００１が動作するためのシステムワークメモリであり、画像データを一時記憶するための画像メモリでもある。ＲＡＭ２００２は、ＲＡＭコントローラ２１２４により制御される。
【００３４】
ＲＯＭ２００３はブートＲＯＭであり、システムのブートプログラムが格納されている。ＲＯＭコントローラ２１２５により制御される。
【００３５】
ＩＯバス１（２１２７）は、内部ＩＯバスの一種であり、標準バスであるＵＳＢバスのコントローラ、ＵＳＢインターフェース２１３８、汎用シリアルポート２１３９、インタラプトコントローラ２１４０、ＧＰＩＯインターフェース２１４１が接続される。ＩＯバス１（２１２７）には、バスアービタ（図示せず）が含まれる。
【００３６】
操作部Ｉ／Ｆ２００６は操作部ＵＩ２０１２とのインターフェース部で、操作部２０１６に表示する画像データを操作部２０１２に対して出力する。また、操作部２０１２から本システム使用者が入力した情報を、ＣＰＵ２００１に伝える役割をする。
【００３７】
ＩＯバス２（２１２９）は内部ＩＯバスの一種であり、汎用バスインターフェース１及び２（２１４２）と、ＬＡＮコントローラ２０１０が接続される。ＩＯバス２（２１４２）にはバスアービタ（図示せず）が含まれる。
【００３８】
汎用バスインターフェース１と２（２１４２）は、２つの同一のバスインターフェースから成り、標準ＩＯバスをサポートするバスブリッジである。本実施の形態では、ＰＣＩバス（２１４３）を採用した例を示した。
【００３９】
ＨＤＤ２００４はハードディスクドライブで、システムソフトウェア、画像データを格納する。ディスクコントローラ２１４４を介して一方のＰＣＩバス２１４３に接続される。
【００４０】
ＬＡＮコントローラ２０１０は、ＭＡＣ回路２１４５、ＰＨＹ／ＰＭＤ回路２１４６を介しＬＡＮ２０１１に接続し、情報の入出力を行う。Ｍｏｄｅｍ２０５０は公衆回線２０５１に接続し、情報の入出力を行う。
【００４１】
パケット転送手段である画像リングインターフェース１（２１４７）及び画像リングインターフェース２（２１４８）は、システムバスブリッジ２００７と画像データを高速で転送する画像リング２００８を接続し、タイル化されたデータをＲＡＭ２００２と画像処理部２１４９間で転送するＤＭＡコントローラである。
【００４２】
同じくパケット転送手段である画像リング２００８は、一連の単方向接続経路の組み合わせにより構成される。画像リング２００８は、画像処理部１（２１４９）内で、画像リングインターフェース３（２１０１）、及び画像リングインターフェース４（２１０２）を介し、コマンド処理部２１０４、ステータス処理部２１０５、タイルバス２１２７に接続される。
【００４３】
コマンド処理部２１０４は、画像リングインターフェースへの接続に加え、レジスタ設定バス２１０９に接続され、画像リングを介して入力したＣＰＵ２００１より発行されたレジスタ設定要求を、レジスタ設定バス２１０９に接続される該当ブロックへ書き込む。また、ＣＰＵ２００１より発行されたレジスタ読み出し要求に基づき、レジスタ設定バスを介して該当レジスタより情報を読み出し、画像リングインターフェース４（２１０２）に転送する。
【００４４】
ステータス処理部２１０５は各画像処理部の情報を監視し、ＣＰＵ２００１に対してインタラプトを発行するためのインタラプトバケットを生成し、画像リングインターフェース４（２１０２）に出力する。
【００４５】
タイルバス２１０７には上記ブロックに加え、画像入力インターフェース２１１２、画像出力インターフェース２１１３、複数の矩形画像処理部２１１６〜２１１９、２０３０等の機能ブロックが接続される。
【００４６】
本実施の形態では、矩形画像処理部として、多値化部２１１９、２値化部２１１８、色空間変換部２１１７、画像回転部２０３０、解像度変換部２１１６を実装している。
【００４７】
なお、図１においては画像処理部２（２１５１）にあるべきスキャナ２０７０を、図面を簡単化するために、ここでは画像処理部１（２１４９）に接続した構成で説明している。
【００４８】
画像処理部２（２１５１）内の、画像入力インターフェース２１１２は、後述するスキャナ２１７０により補正画像処理されたラスタイメージデータを入力とし、レジスタ設定バスを介して設定された、所定の方法により矩形データへの構造変換とクロックの同期化を行い、タイルバス２１０７に対し出力を行う。
【００４９】
画像処理部１（２１４９）内の画像出力インターフェース（２１１３）は、タイルバス２１０７からの矩形データを入力とし、ラスター画像への構造変換及び、クロックレートの変更を行い、ラスター画像をプリンタ２０９５へ出力する。
【００５０】
画像処理部１（２１４９）の画像入力インターフェース、画像処理部２（２１５１）の画像出力インターフェースは本実施の形態では使用しない。
【００５１】
画像回転部２０３０は画像データの回転を行う。解像度変換部２１１６は画像の解像度の変更を行う。色空間変換部２１１７はカラー及びグレースケール画像の色空間の変換を行う。２値化部２１１８は、多値カラー、グレースケール画像を２値化する。多値化部２１１９は２値画像を多値データへ変換する。
【００５２】
メモリ制御部２１２２は、メモリバス２１０８に接続され、各画像処理部の要求に従い、あらかじめ設定されたアドレス分割により、画像メモリ１及び画像メモリ２（２１２３）に対して、画像データの書き込み、読み出し、必要に応じてリフレッシュ等の動作を行う。本実施の形態では、画像メモリにＳＤＲＡＭを用いるものとする。
【００５３】
次に、本実施の形態におけるデジタル複合機を含むネットワークシステム全体の構成図を図３に示す。
【００５４】
１００１は上述した本実施の形態におけるデジタル複合機であり、本発明の画像出力制御装置及び画像処理装置を適用可能なコントローラにより制御されている。
【００５５】
デジタル複合機１００１は、スキャナとプリンタから構成され、スキャナから読み込んだ画像をローカルエリアネットワーク１０１０（以下ＬＡＮ）に流したり、ＬＡＮから受信した画像をプリンタによりプリントアウトできる。
【００５６】
また、スキャナから読んだ画像を図示しないＦＡＸ送信手段により、ＰＳＴＮまたはＩＳＤＮ１０３０に送信したり、ＰＳＴＮまたはＩＳＤＮから受信した画像をプリンタによりプリントアウトできる。１００２は、データベースサーバで、デジタル複合機１００１により読み込んだ２値画像及び多値画像をデータベースとして管理する。
【００５７】
１００３は、データベースサーバ１００２のデータベースクライアントで、データベース１００２に保存されている画像データの閲覧／検索等ができる。
【００５８】
１００４は、電子メールサーバで、デジタル複合機１００１により読み取った画像を電子メールの添付として受け取ることができる。１００５は、電子メールのクライアントで、電子メールサーバ１００４の受け取ったメールを受信し閲覧したり、電子メールを送信したりすることが可能である。
【００５９】
１００６がＨＴＭＬ文書をＬＡＮに提供するＷＷＷサーバで、デジタル複合機１００１によりＷＷＷサーバで提供されるＨＴＭＬ文書をプリントアウトできる。
【００６０】
１０１１は、ルータでＬＡＮ１０１０をインターネット／イントラネット１０１２と連結する。インターネット／イントラネットに、前述したデータベースサーバ１００２、ＷＷＷサーバ１００６、電子メールサーバ１００４、デジタル複合機１００１と同様の装置が、それぞれ１０２０，１０２１，１０２２，１０２３として連結している。一方、デジタル複合機１００１は、ＰＳＴＮまたはＩＳＤＮ１０３０を介して、ＦＡＸ装置１０３１と送受信可能になっている。
【００６１】
また、ＬＡＮ上にプリンタ１０４０も連結されており、デジタル複合機１００１により読み取った画像をプリントアウト可能なように構成されている。
【００６２】
次に、本発明の画像入出力制御装置及び画像処理装置を適用可能なコントローラ２０００内で処理されるパケットデータのパケットフォーマットについて説明する。
【００６３】
本実施の形態におけるコントローラ２０００内では、画像データ、ＣＰＵ２００１によるコマンド、各ブロックより発行される割り込み情報等を、パケット化された形式で転送する。本実施の形態では、図４に示すデータパケット、図６に示すコマンドパケット、図７に示すインタラプトパケットの３種の異なる種類のパケットが使用される。
【００６４】
まず、図４を用いてデータパケットについて説明する。本実施の形態では画像データを32pixel x 32pixelのタイル（Tile）単位の画像データ（ImageData+padding）３００２に分割して取り扱う例を示した。
【００６５】
このタイル単位の画像に、必要なヘッダ情報（header）３００１及び画像付加情報等（Zdata+padding）３００３を付加してデータパケット（DataPacket）とする。以下にヘッダ情報３００１に含まれる情報について説明を行う。
【００６６】
パケットのタイプはヘッダ情報３００１内のパケットタイプ（PcktType）３００４で区別される。チップＩＤ（ChipID）３００５はパケットを送信するターゲットとなるチップのＩＤを示す。データタイプ（DataType）３００６ではデータのタイプを示す。ページＩＤ（PageID）３００７はページを示しており、ジョブＩＤ（JobID）３００８はソフトウェアで管理するためのＩＤを格納する。
【００６７】
タイルの番号はＹ方向のタイル座標３００９とＸ方向のタイル座標３０１０の組み合わせで、ＹｎＸｎで表される。データパケットは画像データが圧縮されている場合と非圧縮の場合がある。本実施形態では非圧縮の場合を示した。圧縮されている場合と非圧縮の場合との区別は圧縮フラグ（CompressFlag）３０１７で示される。
【００６８】
プロセスインストラクション（Process Instruction）３０１１は左詰で処理順に設定し、各処理ユニット（上述の矩形画像処理部等）は、処理後プロセスインストラクション３０１１を左に８ビットシフトする。プロセスインストラクション３０１１はユニットＩＤ（UnitID）３０１９とモード（Mode）３０２０の組が８組格納されている。ユニットＩＤ３０１９は各処理ユニットを指定し、モード３０２０は各処理ユニットでの動作モードを指定する。これにより、１つのパケットは８つのユニットで連続して処理することができる。
【００６９】
パケット長（PacketByteLength）３０１２はパケットのトータルバイト数を示す。画像データ長（ImageDataByteLengh）３０１５は画像データのバイト数、Ｚデータ長（ZdataByteLength）３０１６は画像付加情報のバイト数を表し、画像データオフセット（ImageDataOffset）３０１３、Ｚデータオフセット（ZdataOffset）３０１４は、それぞれのデータのパケットの先頭からのオフセットを表している。
【００７０】
次に、図５を用いてパケットテーブル（Packet Table）について説明する。各パケットはパケットテーブル６００１によって管理する。パケットテーブル６００１の構成要素は次の通りで、それぞれテーブルの値に０を５ｂｉｔ付加すると、パケットの先頭アドレス（PacketAddressPointer）６００２、パケット長（Byte Length）６００５となる。またここで、Packet Address Pointer 27bit + 5b00000 = パケット先頭アドレス、Packet Length 11bit + 5b00000 = パケット長の関係が成り立つ。パケットテーブル６００１とチェーンテーブル（ChainTable）６０１０は分割されないものとする。
【００７１】
パケットテーブル６００１は常に走査方向に並んでおり、Yn/Xn＝000/000, 000/001,000/002,....という順で並んでいる。このパケットテーブル６００１のEエントリは一意にひとつのタイルを示す。また、Yn/Xmaxの次のエントリはYn+1/X₀となる。
【００７２】
パケットがひとつ前のパケットとまったく同じデータである場合は、そのパケットはメモリ上には書かず、パケットテーブルのエントリに１つめのエントリと同じ先頭アドレス（PacketAddressPointer）、パケット長（PacketLength）を格納する。１つのパケットデータを２つのテーブルエントリが指すようなかたちになる。この場合、２つめのテーブルエントリのリピートフラグ（RepeatFlag）６００３がセットされる。
【００７３】
パケットがチェーンＤＭＡにより複数に分断された場合は、分割フラグ（DivideFlag）６００４をセットし、そのパケットの先頭部分が入っているチェーンブロックのチェーンテーブル番号（ChainTableNo）６００６をセットする。
【００７４】
チェーンテーブル６０１０のエントリはチェーンブロックアドレス（ChainBlockAddress）６０１１とチェーンブロック長（ChainBlockLength）６０１２からなっており、テーブルの最後のエントリにはアドレス、データ長共に０を格納しておく。
【００７５】
次に、図６を用いてコマンドパケット（Command Packet）について説明する。
【００７６】
コマンドパケットはレジスタ設定バス２１０９へのアクセスを行うためのものである。コマンドパケットを用いることにより、ＣＰＵ２００１より画像メモリ２１２３へのアクセスも可能である。
【００７７】
チップＩＤ（ChipID）４００４にはコマンドパケットの送信先となる画像処理部を表すＩＤが格納される。ページＩＤ（PageID）４００７、ジョブＩＤ（JobID）４００８はソフトウェアで管理するためのページＩＤとジョブＩＤを格納する。
【００７８】
パケットＩＤ（PacketID）４００９は１次元で表される。従って、データパケット（Data Packet）のＸ座標（X-coordinate）４００９のみを使用する。パケット長（PacketByteLength）４０１０は１２８Ｂｙｔｅ固定である。
【００７９】
パケットデータ部（Command）４００２には、アドレス（Address）４０１１とデータ（Data）４０１２の組を１つのコマンドとして、最大１２個のコマンドを格納することが可能である。ライトかリードかのコマンドのタイプは、コマンドタイプ（CmdType）４００５で示され、コマンドの数はコマンド数（Cmdnum）４００６で示される。
【００８０】
最後に、図７を用いてインタラプトパケット（Interrupt Packet）について説明する。
【００８１】
インタラプトパケットは画像処理部からＣＰＵ２００１への割り込みを通知するためのものである。ステータス処理部２１０５はインタラプトパケットを送信すると、次に送信の許可がされるまではインタラプトパケットを送信してはならない。
【００８２】
パケット長（PacketByteLength）５００６は１２８Ｂｙｔｅ固定である。パケットデータ部（IntData）５００２には、画像処理部の各内部モジュール（各矩形画像処理部、入出力インターフェイス等）のステータス情報（ModuleStatus）５００７が格納されている。ステータス処理部２１０５は画像処理部内の各モジュールのステータス情報を集め、一括してシステム制御部２１５０に送ることができる。
【００８３】
チップＩＤ（ChipID）５００４にはインタラプトパケットの送信先となるシステム制御部２１５０を表すＩＤが、また、インタラプトチップＩＤ（IntChipID）５００５にはインタラプトの送信元となる画像処理部を表すＩＤが格納される。
【００８４】
以下、コントローラ２０００が行う典型的な処理として、ユーザーが操作部２０１２よりコピージョブの指示を行った場合の処理を、図８、図９に示すフローチャートを用いて説明する。
【００８５】
まず、コントローラ２０００がコピージョブを受け、スキャナ２０７０を用いたスキャン動作を開始し終了するまでの処理を図８を用いて説明する。
【００８６】
ＣＰＵ２００１は、操作部インターフェース２００６より情報の伝達を受け、紙サイズ等の情報より、画像リングインターフェース２（２１４８）に、転送パケット数、ＲＡＭ２００２上での画像格納アドレス等の必要情報をプログラムする（Ｓ８０１）。
【００８７】
ＣＰＵ２００１はレジスタアクセスリング２１３７を介し、画像リングインターフェース１（２１４７）内部にあるコマンドパケット生成レジスタをプログラミングし、画像入力インターフェース２１１２へ、紙サイズ、色空間情報等、必要情報を設定するための、コマンドパケットを生成する。この場合、コマンドパケットのチップＩＤ４００４を画像処理部２（２１５１）を示す“２”に設定する（Ｓ８０２）。
【００８８】
その後、画像リングインターフェイス１（２１４７）は、コマンドパケットを画像リング２００８を介して画像処理部１（２１４９）へ転送する（Ｓ８０３）。
【００８９】
画像処理部1（２１４９）の画像リングインターフェース３（２１０１）は、コマンドパケットのチップＩＤを検査する。ここで、チップＩＤは、自チップのＩＤである“１”ではないので、画像リングインターフェース４（２１０２）にコマンドパケットを転送する（Ｓ８０４）。
【００９０】
画像リングインターフェース４（２１０２）は、再び、画像リング２００８を介し、コマンドパケットを画像処理部２（２１５１）に転送する（Ｓ８０５）。
【００９１】
画像処理部２（２１５１）に到達したコマンドパケットは、画像処理部２内の画像リングインターフェース３（２１０１）において、コマンドパケットのチップＩＤが検査される。ここで、コマンドパケットのチップＩＤと、自チップのＩＤが“２”で一致する。この場合、コマンド処理部（２１０４）はコマンドパケットのコマンドデータ及びヘッダの情報に基づき、レジスタ設定バス（２１０９）を介し画像入力インターフェース２１１２をプログラムする（Ｓ８０６）。
【００９２】
続いて、同様に、ＣＰＵ２００１はコマンドパケットを用い、画像入力インターフェース２１１２内部のスキャナ通信インターフェースをプログラミングし、スキャナ２０７０に対し、スキャンの開始を指示する（Ｓ８０７）。
【００９３】
スキャナ２０７０より入力された画像情報は画像入力インターフェース２１１２、及びメモリバス２１０８を介し、メモリ制御部２１２２により制御される画像メモリ２１２３に一旦格納される（Ｓ８０８）。
【００９４】
格納された画像データは、再び画像入力インターフェース２１１２により、３２×３２画素ごとに読み出され、パケットタイプ（PcktType）３００４、チップＩＤ（ChipID）３００５、データタイプ（DataType）３００６、ページＩＤ（PageID）３００７、ジョブＩＤ（Job ID）３００８、Ｙ方向のタイル座標（PacketIDYcoordinate）３００９、Ｘ方向のタイル座標（PacketIDXcoordinate）３０１０、圧縮フラグ（CompressFlag）３０１７、プロセスインストラクション（Process Instruction）３０１１、パケットのデータ長（PacketByteLength）３０１２等のヘッダ情報を画像データに付加してデータパケットを生成し、生成したデータパケットをタイルバス２１０７に出力する（Ｓ８０９）。
【００９５】
上記データパケットは順次作成され、コマンドパケットと同様に、チップＩＤに基づき画像リングインターフェース４（２１０２）、画像リング２００８、画像リングインターフェース２（２１４８）を介し画像リングインターフェース２（２１４８）に転送される。そして画像リングインターフェース２（２１４８）にプログラミングされた情報に基づき、ＲＡＭ２００２に順次格納される。画像リングインターフェース２（２１４８）は同時に、パケットテーブル６００１をＲＡＭ２００２上に作成する（Ｓ８１０）。
【００９６】
１ページのスキャン動作が終了すると、スキャナ通信手段を用い、画像入力インターフェースに終了が伝達される。画像入力インターフェース２１１２は、割り込み信号（図示せず）を用い、ステータス処理部２１０５に割り込みを通知する（Ｓ８１１）。
【００９７】
画像処理部２（２１５１）内のステータス処理部２１０５はインタラプトパケット（図７）を作成し、画像リングインタフェース２（２１４８）へ転送する（Ｓ８１２）。
【００９８】
画像リングインターフェース２１４８はインタラプトパケットを解釈し、インタラプト信号（図示せず）により、インタラプトをインタラプトコントローラ２１４０へ伝達する。インタラプトは、インタラプトコントローラ２１４０より、ＣＰＵ２００１に伝達され、ＣＰＵ２００１はスキャン動作の終了を検出する（Ｓ８１３）。
【００９９】
スキャン動作を終了すると、プリンタ２０９５を用いたプリント動作を開始する。プリント動作におけるコントローラ２０００の処理について図９を用いて説明する。
【０１００】
ＣＰＵ２００１はレジスタアクセスリング２１３７を介し、チップＩＤ“１”を有するコマンドパケットを作成する（Ｓ９０１）。
【０１０１】
そして、作成したコマンドパケットを画像リングインターフェース1（２１４７）より、画像リング２００８を介して画像処理部１（２１４９）に転送する（Ｓ９０２）。
【０１０２】
画像処理部１（２１４９）の画像リングインターフェース３（２１０１）は、入力したコマンドパケットを検査する。ここで、チップＩＤが“１”であるので、コマンドパケットのコマンドデータに基づき、コマンド処理部２１０４、レジスタ設定バス２１０９を介し、画像処理部１（２１４９）内の画像出力インターフェース（２１１３）へ画像出力処理のための必要情報の設定を行う（Ｓ９０３）。
【０１０３】
ＣＰＵ２００１は同様に、コマンドパケットを使用し、画像処理部１内の画像出力インターフェース２１１３に備えられたプリンタ通信手段により、プリンタ２０９５に印字待機を指示する（Ｓ９０４）。
【０１０４】
続いて、ＣＰＵ２００１は画像リングインターフェース１（２１４７）内に備えられたＤＭＡ手段に、パケットテーブルの存在するメモリアドレス等をプログラムする（Ｓ９０５）。
【０１０５】
画像リングインターフェース１（２１４７）内のＤＭＡは、プログラムされた情報に基づき、ＲＡＭ２００２内より、データパケットを読み出しチップＩＤ“１”をヘッダに付加したデータパケットを生成する（Ｓ９０６）。
【０１０６】
そして、画像リングインターフェース１（２１４７）内のＤＭＡは、生成したデータパケットを画像リング２００８を介し、画像処理部１（２１４９）に転送する（Ｓ９０７）。
【０１０７】
画像処理部１（２１４９）の画像リングインターフェース３（２１０１）は、入力したデータパケットを検査する。ここで、チップＩＤが“１”であるので、画像リングインターフェース３（２１０１）、タイルバス（２１０７）を介し、順次画像出力インターフェース２１１３へ転送する（Ｓ９０８）。
【０１０８】
画像出力インターフェース２１１３は、受け取ったデータパケットより、画像部分を抽出し、画像データを画像メモリ２１２３へ格納する（Ｓ９０９）。
【０１０９】
必要画素分画像データが画像メモリ２１２３に蓄積された時点で、画像出力インターフェース２１１３は画像データを画像メモリ２１２３より順次読み出し、プリンタ２０９５に出力する（Ｓ９１０）。
【０１１０】
結果、ユーザーは、コピー結果である画像プリントを得る。画像出力が必要画素数終了した時点で、スキャン動作の場合と同様に、インタラプトパケットにより、終了割り込みがＣＰＵ２００１に伝達される（Ｓ９１１）。
【０１１１】
以上、スキャナ２０７０及び画像処理部２（２１５１）を用いたスキャン動作、プリンタ２０９５と画像処理部１（２０９５）を用いたプリント動作を組み合わせたコピー動作を説明した。
【０１１２】
この説明から明らかなように、複数ページコピーの場合には、プリント動作とスキャン動作が同時に発生するが、画像リング２００８はスキャンデータパケットとプリントデータパケットが同一のバスを通過することはない。
【０１１３】
そして、画像リング２００８は、単方向接続経路の組み合わせにより構成されており、バスの競合等による処理速度の低下を起こすことなく、低コストな転送手段を構成することができる。
【０１１４】
また、解像度変換部２１１６、画像回転２０３０等の矩形画像処理部は、スキャン動作とプリント動作で用いられ、スキャン等動作における画像データの処理と、プリント動作における画像データの処理が競合してしまうことがある。
【０１１５】
しかし、本実施の形態におけるコントローラの構成をとることで、競合した場合も画像処理部１、画像処理部２のそれぞれの解像度変換部、画像回転部が利用でき、競合による速度低下が起こらない。
【０１１６】
以上説明してきたように、本実施の形態によれば、デジタル複合機のコントローラにおいて、システム制御部を構成する半導体基板と、画像処理部１を構成する半導体基板と、画像処理部２を構成する半導体基板とを、それぞれ別々の基板とし、それぞれの間は画像リングにより接続し、パケットデータによるデータ転送を行うようにした。
【０１１７】
これにより、機能の変更や追加等が生じた場合においても、容易にコントローラの構成を変更することができる。また、画像リングによる単方向のデータ転送を行うので、にバス制御等のための部品点数を増やすことなく、バスの競合による処理速度の低下を少なくすることができる。
【０１１８】
また、上述のリング状に接続されたシステム制御部と各画像処理部との間でのコマンドのやり取りに、各画像処理部における画像処理や画像入出力処理、接続された外部装置の動作処理設定等を行うためのコマンドデータに、どの画像処理部において処理設定を行うかを識別するためのチップＩＤを含むヘッダを付加したコマンドパケットを用いた。
【０１１９】
これにより、システム制御部は各画像処理部に対して別々の処理設定を容易に行うことができるので、システム制御部の負荷を増加させることなく、平行処理等における画像処理部の競合を回避することができる。
【０１２０】
また、画像処理部２において、コマンドパケットによる設定に基づき、スキャナにより入力した画像データをシステム制御部に送信し、システム制御部において、画像処理部２から受信した画像データをＲＡＭに記憶し、１ページ分の画像データをＲＡＭに記憶した後、ＲＡＭの画像データを画像処理部１に送信し、画像処理部１において、コマンドパケットによる設定に基づき、システム制御部から受信した画像データをプリンタに出力するようにした。
【０１２１】
このデータ転送処理を単方向バスである画像リングを用いて行うことで、画像処理部やバスの競合等による処理速度の低下を起こすことなく、コピー処理を行うことができる。
【０１２２】
同様に、上述のリング状に接続されたシステム制御部と各画像処理部との間での画像データのやり取りに、所定の大きさを持つ矩形単位に分割された画像データにどの画像処理部において処理設定を行うかを識別するためのチップＩＤを含むヘッダを付加したコマンドパケットを用いた。
【０１２３】
これにより、矩形画像データ単位で画像処理を行う画像処理部を指定することができ、複数機能動作を行う際に画像処理部内の矩形画像処理部を用いた画像処理の競合が起こることを避けることができる。
【０１２４】
（第２の実施形態）
本実施形態では、第１の実施形態で説明したコントローラに、さらにもう１つ画像処理部を追加する。本実施形態におけるデジタル複合機を図１０に示す。
【０１２５】
図１０に示されるように、本実施形態では、画像処理部３（２１５２）が新しく追加されている。ここで、第１の実施形態と同様に、システム制御部２１５０を１つの半導体基板上に構成し、画像処理部１（２１４９）、画像処理部２（２１５１）、及び画像処理部３（２１５２）を、それぞれ１つの半導体基板上に構成している。
【０１２６】
図１０のデジタル複合機において、２０００は、本発明の本発明の画像入出力制御装置及び画像処理装置を適用可能なコントローラ（Controller Unit）である。ここで、２１５０はデジタル複合機全体を制御するシステム制御部である。
【０１２７】
２１４９，２１５１及び２１５２は入力した画像データに対して所定の画像処理を行う画像処理部であり、その詳細については後述する。２００８は画像リングであり、システム処理部２１５０と画像処理部２１４９，２１５１及び２１５２をリング状に接続する。
【０１２８】
次に、画像処理部1（２１４９）の内部構成を説明するための詳細な全体構成を図１１に示す。
【０１２９】
パケット転送手段である画像リング２００８は、一連の単方向接続経路の組み合わせにより構成される。画像リング２００８は、画像処理部２１４９内で、画像リングインターフェース３（２１０１）、及び画像リングインターフェース４（２１０２）を介し、コマンド処理部２１０４、ステータス処理部２１０５、タイルバス２１０７に接続される。
【０１３０】
タイルバス２１０７には上記ブロックに加え、画像出力インターフェース２１１３が接続される。
【０１３１】
画像処理部１（２１４９）内の画像出力インターフェース２１１３は、タイルバス２１０７からの矩形データを入力とし、ラスター画像への構造変換及び、クロックレートの変更を行い、ラスター画像をプリンタ２１９５へ出力する。
【０１３２】
メモリ制御部２１２２は、メモリバス２１０８に接続され、画像出力インターフェース２１１３の要求に従い、画像メモリ1（２１１３）に対して、画像データの書き込み、読み出し、必要に応じてリフレッシュ等の動作を行う。本実施の形態では、画像メモリにＳＤＲＡＭを用いた例を示した。
【０１３３】
次に、画像処理部２（２１５１）の内部構成を説明するための詳細な全体構成を図１２に示す。
【０１３４】
パケット転送手段である画像リング２００８は、一連の単方向接続経路の組み合わせにより構成される。画像リング２００８は、画像処理部２（２１５１）内で、画像リングインターフェース３（２１０１）、及び画像リングインターフェース４（２１０２）を介し、コマンド処理部２１０４、ステータス処理部２１０５、タイルバス２１０７に接続される。この構成は、画像処理部1（２１４９）と同等である。
【０１３５】
タイルバス２１０７には上記ブロックに加え、画像入力インターフェース２１１２が接続される。
【０１３６】
画像処理部２（２１５１）内の画像入力インターフェース２１１２は、スキャナ２０７０からのラスタデータを入力とし、矩形画像への構造変換及び、クロックレートの変更を行い、矩形画像をタイルバス２１０７へ出力する。
【０１３７】
メモリ制御部２１２２は、メモリバス２１０８に接続され、画像入力インターフェース２１１２の要求に従い、画像メモリ1（２１２３）に対して、画像データの書き込み、読み出し、必要に応じてリフレッシュ等の動作を行う。本実施の形態では、画像メモリにＳＤＲＡＭを用いた例を示した。
【０１３８】
次に、画像処理部３（２１５２）の内部構成を説明するための詳細な全体構成を図１３に示す。
【０１３９】
パケット転送手段である画像リング２００８は、一連の単方向接続経路の組み合わせにより構成される。画像リング２００８は、画像処理部３（２１５２）内で、画像リングインターフェース３（２１０１）、及び画像リングインターフェース４（２１０２）を介し、コマンド処理部２１０４、ステータス処理部２１０５、タイルバス２１０７に接続される。この構成は、画像処理部１，２と同等である。
【０１４０】
タイルバス２１０７には上記ブロックに加え、解像度変換部２１１６が接続される。
【０１４１】
解像度変換部２１１６は、画像リング２００８から入力された画像パケットデータをタイルバス２１０７を介し受け取り、メモリバス２１０８を介し画像メモリ２１２３を用いて矩形データをラスタデータに変換した後に、解像度変換を行い、生成された画像データを再びメモリバス２１０８、画像メモリ２１２３を用いて、矩形データに変換する。その後、タイルバス２１０７を介し矩形データを画像リングインターフェース４（２１０２）に出力する。画像リングインターフェース４（２１０２）は、矩形データを画像パケットデータとして画像リング２００８に送出する。
【０１４２】
以下、コントローラ２０００が行う典型的な処理として、ユーザーが操作部２０１２より変倍コピージョブの指示を行った場合の処理を例に図１４，１５，及び１６に示すフローチャートを用いて説明する。
【０１４３】
まず、コントローラ２０００がコピージョブを受け、スキャナ２０７０を用いたスキャン動作を開始し、スキャン画像の解像度を変換し、解像度変換されたスキャン画像をＲＡＭ２００２に格納し終るまでの処理を図１３、１４を用いて説明する。
【０１４４】
ＣＰＵ２００１は、操作部インターフェース２００６より情報の伝達を受け、紙サイズ等の情報より、画像リングインターフェース２（２１４８）に、転送パケット数、ＲＡＭ２００２上での画像格納アドレス等の必要情報をプログラムする（Ｓ１４０１）。
【０１４５】
ＣＰＵ２００１はレジスタアクセスリング２１３７を介し、画像リングインターフェース１（２１４７）内部にあるコマンドパケット生成レジスタをプログラミングし、画像入力インターフェース２１１２における、紙サイズ、色空間情報等、必要情報を設定するための、コマンドパケットを生成する。この場合、コマンドパケットのチップＩＤ４００４を画像処理部２（２１５１）を示す“２”に設定する（Ｓ１４０２）。
【０１４６】
その後、画像リングインターフェース１（２１４７）は、コマンドパケットを画像リング２００８を介して画像処理部１（２１４９）へ転送する（Ｓ１４０３）。
【０１４７】
画像処理部１（２１４９）の画像リングインターフェース３（２１０１）は、コマンドパケットのチップＩＤを検査し、自チップのＩＤである“１”ではないので、画像リングインターフェース４（２１０２）にコマンドパケットを転送する（Ｓ１４０４）。
【０１４８】
画像リングインターフェース４（２１０２）においてもチップＩＤが異なるので、再び、画像リングインターフェース４（２１０２）は、画像リング２００８を介し、コマンドパケットを画像処理部２（２１５１）に転送する（Ｓ１４０５）。
【０１４９】
画像処理部２（２１５１）に到達したコマンドパケットは、画像処理部２内の画像リングインターフェース３（２１０１）において、コマンドパケットのチップＩＤが検査される。ここで、コマンドパケットのチップＩＤと、自チップのＩＤが“２”で一致する。この場合、コマンド処理部２１０４はコマンドパケットのコマンドデータ及びヘッダの情報に基づき、レジスタ設定バス２１０９を介し画像入力インターフェース２１１２をプログラムする（Ｓ１４０６）。
【０１５０】
続いてＣＰＵ２００１は、操作部インターフェース２００６より情報の伝達を受け、変倍の解像度を算出し、画像リングインターフェース２（２１４８）に、変換解像度等、解像度変換情報をプログラムする（Ｓ１４０７）。
【０１５１】
ＣＰＵ２００１はレジスタアクセスリング２１３７を介し、画像リングインターフェース１（２１４７）内部にあるコマンドパケット生成レジスタをプログラミングし、画像処理部３（２１５１）の解像度変換部２１１６における変換解像度を設定するための、コマンドパケットを生成する。この場合、コマンドパケットのチップＩＤ４００４を画像処理部３（２１５１）を示す“３”に設定する（Ｓ１４０８）。
【０１５２】
その後、画像リングインターフェース1（２１４７）は、コマンドパケットを画像リング２００８を介して画像処理部１（２１４９）へ転送する（Ｓ１４０９）。
【０１５３】
画像処理部１（２１４９）の画像リングインターフェース３（２１０１）は、コマンドパケットのチップＩＤを検査し、自チップのＩＤである“１”ではないので、画像リングインターフェース４（２１０２）にコマンドパケットを転送する（Ｓ１４１０）。
【０１５４】
画像処理部１（２１４９）の画像リングインターフェース４（２１０２）においてもチップＩＤが異なるので、再び、画像リングインターフェース４（２１０２）は、画像リング２００８を介し、コマンドパケットを画像処理部２（２１５１）に転送する（Ｓ１４１１）。
【０１５５】
画像処理部２（２１４９）の画像リングインターフェース３（２１０１）は、コマンドパケットのチップＩＤを検査し、自チップのＩＤである“２”ではないので、画像リングインターフェース４（２１０２）にコマンドパケットを転送する（Ｓ１４１２）。
【０１５６】
画像処理部２（２１５１）の画像リングインターフェース４（２１０２）においてもチップＩＤが異なるので、再び、画像リングインターフェース４（２１０２）は、画像リング２００８を介し、コマンドパケットを画像処理部３（２１５２）に転送する（Ｓ１４１３）。
【０１５７】
画像処理部３（２１５２）に到達したコマンドパケットは、画像処理部３内の画像リングインターフェース３（２１０１）において、コマンドパケットのチップＩＤが検査される。ここで、コマンドパケットのチップＩＤと、自チップのＩＤが“３”で一致する。この場合、コマンド処理部（２１０４）はコマンドパケットのコマンドデータ及びヘッダの情報に基づき、レジスタ設定バス（２１０９）を介し解像度変換部２１１６をプログラムする（Ｓ１４１４）。
【０１５８】
続いて、同様に、ＣＰＵ２００１はコマンドパケットを用い、画像入力インターフェース２１１２内部のスキャナ通信インターフェースをプログラミングし、スキャナ２０７０に対し、スキャンの開始を指示する（Ｓ１４１５）。
【０１５９】
スキャナ２０７０より入力された画像情報は画像入力インターフェース２１１２、及びメモリバス２１０８を介し、メモリ制御部２１２２により制御される画像メモリ２１２３に一旦格納される（Ｓ１４１６）。
【０１６０】
格納された画像データは、再び画像入力インターフェース２１１２により、３２×３２画素ごとに読み出され、パケットタイプ（PcktType）３００４、チップＩＤ（ChipID）３００５、データタイプ（DataType）３００６、ページＩＤ（PageID）３００７、ジョブＩＤ（Job ID）３００８、Ｙ方向のタイル座標（PacketIDYcoordinate）３００９、Ｘ方向のタイル座標（PacketIDXcoordinate）３０１０、圧縮フラグ（CompressFlag）３０１７、プロセスインストラクション（Process Instruction）３０１１、パケットのデータ長（PacketByteLength）３０１２等のヘッダ情報を画像データに付加してパケットデータを生成し、生成したパケットデータをタイルバス２０１７に出力する（Ｓ１４１７）。この際チップIDは“３”に設定され、プロセスインストラクションは解像度変換を示す値が設定される。
【０１６１】
上記パケットデータは順次作成され、コマンドパケットと同様に、チップＩＤに基づき画像リングインターフェース４（２１０２）、画像リング２００８を介して、画像処理部３の画像リングインターフェース３（２１０１）へ転送される。
【０１６２】
画像処理部３の画像リングインターフェース３（２１０１）では、パケットのヘッダ検査し、チップＩＤが“３”であり、プロセスインストラクションが解像度変換を示すので、パケットデータは画像処理部３内の、解像度変換部２１１６に転送される。解像度変換部２１１６では、上記したように、入力されるパケットを順次画像メモリに格納し、ラスタ画像に変換した後に、公知の方法にて、解像度の変換を行い、生成された新しい解像度の画像を矩形に切り出し、再度パケットデータとして、画像リングに送出する（Ｓ１４１８）。
【０１６３】
そして画像リングインターフェース２（２１４８）にプログラミングされた情報に基づき、ＲＡＭ２００２に順次格納される。画像リングインターフェース２（２１４８）は同時に、パケットテーブル６００１をＲＡＭ２００２上に作成する（Ｓ１４１９）。
【０１６４】
1ページのスキャン動作が終了すると、スキャナ通信手段を用い、画像入力インターフェースに終了が伝達される。画像処理部２（２１５１）の画像入力インターフェース２１１２は、割り込み信号（図示せず）を用い、画像処理部２（２１５１）のステータス処理部２１０５に割り込みを通知する（Ｓ１４２０）。
【０１６５】
画像処理部２（２１５１）内のステータス処理部２１０５はインタラプトパケット（図５０００）を作成し、画像リングインターフェース２（２１４８）へ転送する（Ｓ１４２１）。
【０１６６】
画像リングインターフェース２（２１４８）はインタラプトパケットを解釈し、インタラプト信号（図示せず）により、インタラプトをインタラプトコントローラ２１４０へ伝達する。インタラプトは、インタラプトコントローラ２１４０より、ＣＰＵ２００１に伝達され、ＣＰＵ２００１はスキャン動作の終了を検出する（Ｓ１４２２）。
【０１６７】
スキャン動作を終了すると、プリンタ２０９５を用いたプリント動作を開始する。プリント動作におけるコントローラ２０００の処理について図１６を用いて説明する。
【０１６８】
ＣＰＵ２００１はレジスタアクセスリング２１３７を介し、チップＩＤ“１”を有するコマンドパケットを作成する（Ｓ１６０１）。
【０１６９】
そして、作成したコマンドパケットを画像リングインターフェース１（２１４７）より、画像リング２００８を介して画像処理部1（２１４９）に転送する（Ｓ１６０２）。
【０１７０】
画像処理部１（２１４９）の画像リングインターフェース３（２１０１）は、入力したコマンドパケットを検査する。ここで、チップＩＤが“１”であるので、コマンドパケットのコマンドデータに基づき、コマンド処理部２１０４、レジスタ設定バス２１０９を介し、画像処理部１（２１４９）内の画像出力インターフェース２１１３へ画像出力処理のための必要情報の設定を行う（Ｓ１６０３）。
【０１７１】
ＣＰＵ２００１は同様に、コマンドパケットを使用し、画像処理部１（２１４９）内の画像出力インターフェース２１１３に備えられたプリンタ通信手段により、プリンタ２０９５に印字待機を指示する（Ｓ１６０４）。
【０１７２】
続いて、ＣＰＵ２００１は画像リングインターフェース１（２１４７）内に備えられたＤＭＡ手段に、パケットテーブルの存在するメモリアドレス等をプログラムする（Ｓ１６０５）。
【０１７３】
画像リングインターフェース1（２１４７）内のＤＭＡは、プログラムされた情報に基づき、ＲＡＭ２００２内より、データパケットを読み出しチップＩＤ“１”をヘッダに付加したデータパケットを生成する（Ｓ１６０６）。
【０１７４】
そして、画像リングインターフェース1（２１４７）内のＤＭＡは、生成したデータパケットを画像リング２００８を介し、画像処理部1（２１４９）に転送する（Ｓ１６０７）。
【０１７５】
画像処理部1（２１４９）の画像リングインターフェース３（２１０１）は、入力したデータパケットを検査する。ここで、チップＩＤが“１”であるので、画像リングインターフェース３（２１０１）、タイルバス２１０７を介し、順次画像出力インターフェース２１１３へ転送する（Ｓ１６０８）。
【０１７６】
画像出力インターフェース２１１３は、受け取ったデータパケットより、画像部分を抽出し、画像データを画像メモリ２１２３へ格納する（Ｓ１６０９）。
【０１７７】
必要画素分画像データが画像メモリ２１２３に蓄積された時点で、画像出力インターフェース２１１３は画像データを画像メモリ２１３３より順次読み出し、プリンタ２０９５に出力する（Ｓ１６１０）。
【０１７８】
結果、ユーザーは、コピー結果である画像プリントを得る。画像出力が必要画素数終了した時点で、スキャン動作の場合と同様に、インタラプトパケットにより、終了割り込みがＣＰＵ２００１に伝達される（Ｓ１６１１）。
【０１７９】
以上、本実施形態では、システム制御部と画像処理部１、画像処理部１と画像処理部２、画像処理部２と画像処理部３、及び画像処理部３とシステム制御部の間を画像リング２００８で接続し、コマンドパケットやデータパケット等の転送を単方向に行うようにした。
【０１８０】
そして、画像処理部２において、コマンドパケットによる設定情報に基づき、スキャナにより入力した画像データを画像処理部３に送信し、画像処理部３において、コマンドパケットによる設定情報に基づき、画像処理部２から受信した画像データに解像度変換処理を施し、解像度変換処理を施した画像データをシステム制御部に送信し、システム制御部において、画像処理部３から受信した画像データをＲＡＭに記憶する変倍スキャン動作を行なった。
【０１８１】
そして、システム制御部において、１ページの画像データをＲＡＭに記憶した後、ＲＡＭの画像データを画像処理部１に送信し、画像処理部１は、コマンドパケットによる設定情報に基づき、システム制御部から受信した画像データをプリンタに出力するプリント動作を行なった。この変倍スキャン動作とプリント動作の組み合わせで、変倍コピー処理を実現した。
【０１８２】
このデータ転送処理を単方向バスである画像リングを用いて行うことで、第１の実施形態と同様に、画像処理部やバスの競合等による処理速度の低下を起こすことなく、変倍コピー処理を行うことができる。
【０１８３】
また、システム制御部と各画像処理部とをそれぞれ別々の半導体基板に構成し、さらに、画像変換処理のための画像処理部３を独立に備えているので、画像変換機能のみの変更や追加等が生じた場合においても、容易にコントローラの構成を変更することができる。
【０１８４】
例えば、画像処理部３の解像度変換部を、回転処理部、画像合成部等に変更する場合においても、容易に構成を変更することができる。また、プリンタをもう１台接続する場合においても、画像処理部１と画像処理部２の間に画像処理部１と同じ構成の画像処理部を接続するだけでよいので、プリンタの仕様に応じた画像処理部を低コストで供給することができる。
【０１８５】
（第３の実施形態）
本実施形態におけるコントローラ２０００を図１７に示す。本実施形態のコントローラ２０００において、画像処理部は画像処理部１（２１４９）のみであり、画像処理部１（２１４９）の画像リングインターフェース４（２１０１）が、システム制御部２１５０の画像リングインターフェース２に接続されている。そして、画像処理部１（２１４９）にプリンタ２０９５とスキャナ２０７０の両方が接続されている。
【０１８６】
また、画像処理部１（２１４９）において、タイル伸張部２１０３とタイル圧縮部２１０６が追加されている。すなわち、画像リング２００８は、画像処理部２１４９内で、画像リングインターフェース３（２１０１）、及び画像リングインターフェース４（２１０２）を介し、コマンド処理部２１０４、ステータス処理部２１０５、タイル伸張部（２１０３）、タイル圧縮部（２１０６）に接続される。
【０１８７】
タイル伸張部（２１０３）は、画像リングインターフェースへの接続に加え、タイルバス（２１０７）に接続され、画像リングより入力された圧縮後の画像データを伸張し、タイルバス（２１０７）へ転送するバスブリッジである。本実施形態では、多値データにはＪＰＥＧ、２値データにはパックビッツを伸張アルゴリズムとして採用した例を示す。
【０１８８】
タイル圧縮部（２１０６）は、画像リングインターフェースへの接続に加え、タイルバス（２１０７）に接続され、タイルバスより入力された圧縮前の画像データを圧縮し、画像リング（２００８）へ転送するバスブリッジである。本実施形態では、多値データにはＪＰＥＧ、２値データにはパックビッツを圧縮アルゴリズムとして採用した例を示す。
【０１８９】
このように、画像処理部１（２１４９）が、データパケットを圧縮及び伸張する機能を備えることにより、画像データを記憶する際に必要なＲＡＭ２００２のデータ容量を削減することができる。
【０１９０】
圧縮したデータパケットを画像処理部１（２１４９）からシステム制御部２１５０へ送信する際には、タイル圧縮部２１０６において、圧縮後の画像データ長の情報をヘッダに記載し、画像リングインターフェース４（２１０２）は、ヘッダに画像データ長の情報を含んだデータパケットの送信を行うことになる。
【０１９１】
しかし、データパケットを圧縮してから送信をする場合、圧縮が終了しないと画像データ長は確定しないため、画像リングインターフェース４（２１０２）は、圧縮が終了してからパケットを送信しなければならない。すなわち、タイル圧縮部２１０６等において送信前のデータパケットを保持しておくためのバッファが必要になる。
【０１９２】
一般に圧縮は圧縮後のデータ容量を予測することは難しく、データによっては元データよりも大きくなってしまう可能性もある。そうなるとバッファの容量は余裕を持たせて確保しておかなければならず、データパケットの最大容量が大きいようなパケットの場合は非常に大きなバッファ容量が必要になってしまうことがある。
【０１９３】
本実施形態では、圧縮後のパケット画像データを一時保持しておくための大きなバッファが必要でなくなるようにしたコントローラ２０００について説明する。
【０１９４】
まず、図１８に、本実施形態におけるタイル画像データを示す。なお、このタイル画像データは、第１及び第２の実施形態におけるタイル画像データとしても用いることができる。
【０１９５】
図１８に示すように、ラスター画像データとしてスキャナ２０７０等から入力された１ページの原稿１８００が、複数の矩形領域（Ｔｉｌｅ）に分割される。各矩形領域は縦３２画素、横３２画素の大きさを有しており、各領域毎にタイル画像データが生成される。ここで、Ａ４サイズの原稿をスキャナ２０７０により６００×６００ｄｐｉの解像度で読み取ったとし、３２×３２画素のタイルで分割したとすると、Ａ４サイズの原稿から３４３２０個のタイル画像データが生成される。
【０１９６】
タイル画像生成においては、読み取り解像度や画像処理の都合に応じた設定を行うことで、タイル画像を扱い易い形状や画素数にすることができる。
【０１９７】
タイルの単位は３２×３２画素でなくても良く、例えば６４×６４画素でも良いし、さらには正方形でなく、矩形などでも良い。画像データを圧縮する際は、１ページ分のデータをまとめて圧縮するのではなく、タイル（パケット）毎に画像データだけを圧縮する。
【０１９８】
図１９は本発明における処理に関連するブロックを、図１７に示すシステムから抽出した図である。図１９を用いて、本実施形態における画像データの流れを説明する。
【０１９９】
タイルバス２１０７から非圧縮のデータパケットが入力されると、タイル圧縮部２１０６はパケットの画像データを圧縮し、圧縮したデータパケットを画像リングインターフェース４（２１０２）に送る。さらに、画像リングインターフェース４（２１０２）は、チップＩＤ３００５を“０”とし、データパケットを画像リング２００８に出力する。
【０２００】
画像リングインターフェイス２（２１４８）は、画像リング２００８から入力したデータパケットのチップＩＤ３００５を検査する。ここで、チップＩＤが、“０”であるので、画像リングインターフェース２（２１４８）は、システムバスブリッジ２００７、ＲＡＭコントローラ２１２４を介してデータパケットをＲＡＭ２００２に格納する。
【０２０１】
ＲＡＭ２００２に格納されたデータパケットを出力する時は、画像リングインターフェース１（２１４７）がシステムバスブリッジ２００７を介してＲＡＭ２００２からデータパケットを読み出す。画像リングインターフェース１（２１４７）は読み出したデータパケットのチップＩＤ３００５を“１”とし、データパケットを画像リング２００８に出力する。
【０２０２】
画像リングインターフェース３（２１０３）は、画像リング２００８から入力したデータパケットのチップＩＤ３００５を検査する。ここで、チップＩＤが、“１”であるので、画像リングインターフェース２（２１４８）は、データパケットをタイル伸張部２１０３に送る。タイル伸張部２１０３は圧縮されているデータパケットの画像データを解凍し、タイルバス２１０７へ解凍したデータパケットを送り出す。
【０２０３】
以上説明した処理において、タイル圧縮部２１０６がデータパケットのタイル画像データを圧縮し、画像リングインターフェース４（２１０２）が、圧縮したデータパケットを、画像リング２００８を介して、画像リングインターフェース２に送る部分について詳細に説明する。
【０２０４】
また、ここで、本発明の説明を明確にするために、本実施形態におけるデータパケットのフォーマットは、図４に示すデータパケットにおいて、Ｚデータ３００３を除いたものであるとする。
【０２０５】
図２０はタイル圧縮部２１０６の内部のブロック図である。２２０１はパケット入力インターフェースで、入力されたデータパケットを受け取り、受け取ったデータパケットを、ヘッダ３００１と画像データ３００２に分ける。そして、パケット入力インターフェース２２０１は、ヘッダ３００１を４０３のパケット出力インターフェースヘ送り、その一方で、画像データ３００２を圧縮部２２０２ヘ送る。
【０２０６】
圧縮部２２０２は、入力された画像データ３００２を圧縮し、圧縮された画像データ３００２を順次パケット出力インターフェース２２０３ヘ送る。
【０２０７】
パケット出力インターフェース２２０３は、パケット入力インターフェース２２０１から受け取ったヘッダ３００１と、圧縮部２２０２から受け取った画像データ３００２を再び合わせてデータパケットを構成し、画像リングインターフェース４（２１０２）へ送信する。
【０２０８】
図２１に、画像リングインターフェース４（２１０２）から画像リングインターフェース２（２１４８）ヘデータパケットを送信する際の信号波形を示す。
【０２０９】
ｐａｋｅｔｄａｔａ［３１：０］は、画像リング２００８において、パケットのデータが送られる信号で、ヘッダ３００１、および画像データ３００２の両方がこの信号を使って送られる。
【０２１０】
信号ｃｌｋ、ｄａｔａｅｎ、ｓｏｐ、ｅｏｄ、ｅｏｐは、画像リングインターフェース４（２１０２）により発せられる信号である。
【０２１１】
ｄａｔａｅｎ信号はパケットを送信するサイクルでアサートされ、そのアサートされているサイクルにおいてパケットが送信される。
【０２１２】
ｓｏｐ信号はデータパケット送信の開始を示す。ｓｏｐ信号がアサートされているサイクルのｐａｋｅｔｄａｔａ［３１：０］にヘッダ３００１が含まれる。
【０２１３】
画像リングインターフェース４（２１０２）は、まず、ヘッダ３００１を送信する。この時、ヘッダ３００１に含まれるパケット長（PacketByteLength）３０１２及び画像データ長（ImageDataByteLengh）３０１５は、圧縮がすべて終了するまで確定しないので、未確定のままでよい。例えば０レングスとして送信しても良い。このヘッダ情報は後でフッタによって書き換えられる。
【０２１４】
次に、画像リングインターフェース４（２１０２）は、圧縮された画像データ３００２をタイル圧縮部２１０６から受け取り、送信準備が出来次第、順次、画像データ３００２を送信していく。図２１では、１つの画像データ３００２を、５つのデータブロックに分割して送信する例を示している。
【０２１５】
最後の画像データ３００２を送信する際にはｅｏｄ信号をアサートして、送信を行う。これにより、画像データ３００２の最後を画像リングインターフェース２（２１４８）に通知する。その後、画像リングインターフェース４（２１０２）は、ｅｏｐ信号をアサートして、確定したパケット長（PacketByteLength）３０１２及び画像データ長（ImageDataByteLengh）３０１５を含んだヘッダ３００１をフッタとして送信する。
【０２１６】
画像リングインターフェース２（２１４８）は、画像リング２００８を介して受け取ったデータパケットをＲＡＭ２００２のあらかじめ設定されたアドレスヘ格納していく。この時、ヘッダ３００１を格納したアドレスを内部レジスタなどに保存しておく。この時点では、ヘッダ３００１のパケット長（PacketByteLength）３０１２及び画像データ長（ImageDataByteLengh）３０１５には未確定な値が書き込まれている。
【０２１７】
データパケットの最後にフッタを受け取った場合は、ヘッダ３００１を格納したアドレスに対してフッタの内容を上書きする。こうすることによりＲＡＭ２００２上には図４に示したパケットフォーマットに従ったパケット長（PacketByteLength）３０１２及び画像データ長（ImageDataByteLengh）３０１５の確定したパケットが作成される。
【０２１８】
次に、画像データ３００２を圧縮しないでＲＡＭ２００２にデータパケットを格納する場合を考える。
【０２１９】
タイル圧縮部２１０６には、圧縮を行うモードと行わないモードの２種類のモードが用意されている。これはＣＰＵ２００１などからあらかじめモード設定が行なわれる。
【０２２０】
圧縮を行うモードを設定した場合は、上述したように、画像リングインターフェース４（２１０２）は、前記受信側であるシステム制御部２１５０に対して、フッタを送信する情報を転送し、データパケットを送信後、システム制御部２１５０へ転送されたヘッダの情報を更新するための情報を含むフッタを転送する。
【０２２１】
圧縮を行わない場合は、パケット入力インターフェース２２０１は受け取ったデータパケットを圧縮部２２０２へ送らずに、直接、パケット出力インターフェース２２０３に送り、さらに、パケット出力インターフェース２２０３は、画像リングインターフェース４（２１０２）へ、データパケットを送信する。
【０２２２】
画像リングインターフェース４（２１０２）は、ヘッダ３００１と画像データ３００２を、そのまま画像リング２００８を介し、画像リングインターフェース２（２１４８）へ送信する。この時、圧縮は行なわれないので、パケット長（PacketByteLength）３０１２及び画像データ長（ImageDataByteLengh）３０１５は、オリジナルのまま変化しない。
【０２２３】
ヘッダ３００１のパケット長（PacketByteLength）３０１２及び画像データ長（ImageDataByteLengh）３０１５はその時点で確定しており、画像リングインターフェース２（２１４８）へ送信することができる。
【０２２４】
この場合の画像リングインターフェース４（２１０２）から画像リングインターフェース２（２１４８）ヘデータパケットを送信する際の信号波形を図２２に示す。ヘッダ３００１の送信、画像データ３００２の送信は、最後の画像データ３００２を送信するまでは圧縮を行う場合と同じである。
【０２２５】
圧縮を行わない場合は、最後の画像データ３００２を送信する時、ｓｏｄ信号とｓｏｐ信号の両方をアサートし、フッタの送信は行わない。画像リングインターフェイス２（２１４８）はｓｏｄ信号をｓｏｐ信号の両方がアサートされることにより、フッタが送信されないことを知り、ヘッダ３００１の更新は行わない。この場合でも結果的に、ＲＡＭ２００２上には図４に示したパケットフォーマットに従った、データパケットが作成される。
【０２２６】
圧縮が完了しないと確定しないパラメータはレングスの他にもいくつか存在する。例えば、画像データ３００２の平均値を示すＤＣ成分、これはサムネイルを作成する時に使用すると便利である。また、複数の画像データを含む場合にはオフセット等も該当する。これらのパラメータがパケットヘッダに含まれている場合も本発明と同様な手法で取り扱うことができる。本実施形態の場合、図４のパケットフォーマットにおいて、ＤＣ成分のパラメータをthumbnailData３０１８、オフセットに関する情報をImageDataOffset３０１３として送信すればよい。
【０２２７】
以上説明してきたように、本実施形態では、画像リングインターフェース４は、データパケットを画像リングインターフェース２に送信後、送信したデータパケットのヘッダと同じ情報を含むフッタを送信し、画像リングインターフェース２は、受信したフッタに基づき、ヘッダの情報を更新するようにした。
【０２２８】
したがって、ヘッダに含まれる情報の中に、パケット画像データの圧縮が終了するまで確定していない情報があっても、まずヘッダを送信し、パケット画像データも順次送信することができる。これにより、パケット画像データの圧縮が終了するまでヘッダの送信を待つ必要がなく、圧縮後のパケット画像データを一時保持しておくための大きなバッファの必要をなくすことができる。
【０２２９】
また、データパケットの符号化が終了するまでヘッダの送信を待つ必要がなく、タイル圧縮部における圧縮処理と画像リングインターフェース２によるＲＡＭへの記憶制御の平行処理が可能となるので、コントローラ全体における処理の効率化及び高速化をはかることができる。
【０２３０】
（他の実施形態）
上記実施形態においては、本発明をデジタル複合機に適用した場合を説明したが、本発明を適用可能な装置はこれに限るものではない。例えば、デジタル複合機の外部コントローラとして、コントローラユニット２０００を構成してもよい。
【０２３１】
また、第１の実施形態では２つの画像処理部を有するコントローラ、第２の実施形態では３つの画像処理部を有するコントローラ、第３の実施の形態では１つの画像処理部を有するコントローラを例に本発明を説明した。しかし、画像処理部の数に関して制限するものではなく、画像処理部を３つ以上にした場合においても、本発明を適用可能であることは言うまでもない。
【０２３２】
また、第１、第２の実施形態においては、コピー処理を例に、本発明を説明したが、本発明を適用可能な処理はこれに限るものではない。例えば、スキャナで読み取った画像データを外部記憶装置に記憶する電子ファイリング等他の画像入力処理や、公衆回線を介して入力したファクシミリデータをプリンタ出力するＦＡＸ出力等他の画像出力処理にも適用可能である。このとき、画像入力処理に関しては、図８、または図１４及び図１５等と同様の処理により実現でき、画像出力処理に関しては、図９、または図１６と同様の処理により実現できる。
【０２３３】
また、第３の実施形態では図１７に示すコントローラおいて、本発明に係るフッタ送信について述べたが、本発明はこれに限るものではない。例えば、画像処理部１の機能を有する送信側のデジタル複合機、システム制御部の機能を有する受信側のデジタル複合機をそれぞれ設け、ネットワーク等を介してデータパケットを転送するようにしてもよい。
【０２３４】
【発明の効果】
以上説明してきたように、本発明によれば、画像入力装置に接続される第１の画像処理手段、入力される画像パケットデータに所定の画像処理を行う第２の画像処理手段、画像出力装置に接続される第３の画像処理手段、及び記憶装置に接続される制御手段の間をリング状に接続し、各手段間のデータ転送を単方向に行うことで、バス制御等のための部品点数を増やすことなく、バスの競合による処理速度の低下を少なくすることができる。
【図面の簡単な説明】
【図１】第１の実施形態におけるデジタル複合機を説明する図である。
【図２】第１の実施形態におけるシステム制御部２１５０及び画像処理部１（２１４９）の内部構成を説明するための詳細な全体構成図である。
【図３】第１の実施形態におけるデジタル複合機を含むネットワークシステム全体の構成図である。
【図４】コントローラ２０００において用いられるデータパケットについて説明する図である。
【図５】コントローラ２０００において用いられるパケットテーブルについて説明する図である。
【図６】コントローラ２０００において用いられるコマンドパケットについて説明する図である。
【図７】コントローラ２０００において用いられるインタラプトパケットについて説明する図である。
【図８】第１の実施形態のデジタル複合機においてコピージョブの指示を行った場合のスキャン動作について説明する図である。
【図９】第１の実施形態のデジタル複合機においてコピージョブの指示を行った場合のプリント動作について説明する図である。
【図１０】第２の実施の形態におけるデジタル複合機を説明する図である。
【図１１】第２の実施の形態における画像処理部1の内部構成を説明するための詳細な全体構成を示す図である。
【図１２】第２の実施の形態における画像処理部２の内部構成を説明するための詳細な全体構成を示す図である。
【図１３】第２の実施の形態における画像処理部３の内部構成を説明するための詳細な全体構成を示す図である。
【図１４】第２の実施形態のデジタル複合機においてコピージョブの指示を行った場合のスキャン動作について説明する図である。
【図１５】第２の実施形態のデジタル複合機においてコピージョブの指示を行った場合のスキャン動作について説明する図である。
【図１６】第２の実施形態のデジタル複合機においてコピージョブの指示を行った場合のプリント動作について説明する図である。
【図１７】第３の実施形態におけるシステム制御部２１５０及び画像処理部１（２１４９）の内部構成を説明するための詳細な全体構成図である。
【図１８】第３の実施形態におけるタイル画像データを示す図である。
【図１９】本発明における処理に関連するブロックを、図１７に示すシステムから抽出した図である。
【図２０】タイル圧縮部の内部のブロック図である。
【図２１】データパケットを送信する際の信号波形を示す図である。
【図２２】圧縮を行わずにデータパケットを送信する際の信号波形を示す図である。
【符号の説明】
２０００コントローラ
２００１ＣＰＵ
２００８画像リング
２０７０スキャナ
２０９５プリンタ
２１０１画像リングインターフェース３
２１０２画像リングインターフェース４
２１４７画像リングインターフェース１
２１４８画像リングインターフェース２
２１４９画像処理部１
２１５０システム制御部
２１５１画像処理部２
２１５２画像処理部３
２１０３タイル伸張部
２１０６タイル圧縮部[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an image input / output control apparatus.
[0002]
[Prior art]
There is known a digital multi-function peripheral having various functions such as a scanner function, a printer function, a copying function, and a network function. The functional operation in the digital multifunction peripheral is usually controlled by an image input / output control device called a controller.
[0003]
In recent years, with the improvement in performance of digital multifunction peripherals, an image input / output control device capable of efficiently processing a large amount of data has been desired, and a single semiconductor as disclosed in JP-A-11-45225 is desired. A controller of a composite device configured on a substrate has been proposed. There has also been proposed a controller for a composite device in which a plurality of image processing units are connected to a single shared bus represented by a PCI bus.
[0004]
[Problems to be solved by the invention]
However, if the processing capability is insufficient, even if the processing function is added or changed, the controller of the above-described composite device has an image processing unit, a system control unit, and the like on a single semiconductor substrate. There arises a problem that the configuration cannot be easily changed.
[0005]
Also, even a controller with a PCI bus is configured to pass image data through a shared bus, so even if the number of processing units is added to increase processing capacity, a single bus limits system performance. There is a problem of end up.
[0006]
Further, an advanced bus control function may be provided so that the performance of the system is not limited. However, in this case, there is a problem that the number of components increases and the price of the device increases.
[0007]
For example, when the scanning operation and the printing operation are performed at the same time, even if the apparatus has a plurality of image processing units, the processing is concentrated on one image processing unit, and contention of the image processing units may occur. The problem that there is.
[0008]
The present invention is for solving the above-described problems, and provides an image input / output control device capable of reducing a decrease in processing speed due to bus competition without increasing the number of parts for bus control and the like. The purpose is to do.
[0009]
It is another object of the present invention to provide an image input / output control device while easily controlling image processing in a plurality of image processing units even when performing parallel processing or the like.
[0010]
It is another object of the present invention to provide an image input / output control apparatus capable of executing an image input / output operation using an image memory without causing contention between an image processing unit and a bus.
[0012]
[Means for Solving the Problems]
In order to achieve the above object, an image input / output control device according to the present invention is connected to an image input device, and outputs first image processing means input from the image input device as a plurality of image packet data. A second image processing unit for performing predetermined image processing on the input image packet data and outputting the image packet data subjected to the predetermined image processing; Third image processing means for outputting image data generated from a plurality of image packet data to the image output device; storage processing for input image packet data connected to the storage device; Control means for controlling output processing from the storage device, the first image processing means, the second image processing means, the third image processing means, and the control means And a data transfer means for unidirectionally transferring data between the means. The data transfer means converts the image packet data into identification information assigned to the image packet data. Forward to corresponding image processing means, and each image processing means executes processing based on the image packet data when identification information corresponding to the means is added to the input image packet data. And
[0019]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings.
[0020]
(First embodiment)
FIG. 1 shows a digital multi-function peripheral according to the first embodiment. Reference numeral 2000 denotes a controller (Controller Unit) to which the image input / output control device and the image processing device of the present invention can be applied.
[0021]
Here, reference numeral 2150 denotes a system control unit that controls the entire digital multi-function peripheral. Reference numerals 2149 and 2151 denote image processing units that perform predetermined image processing on the input image data, and details thereof will be described later. An image ring 2008 connects the system processing unit 2150, the image processing unit 2149, and the image processing unit 2151 in a ring shape.
[0022]
An operation unit 2012 is used to perform various settings and operation instruction operations. Reference numeral 2002 denotes a RAM, and reference numeral 2003 denotes a ROM. 2143 is a general-purpose PCI bus, 2004 is an external storage device, and 2144 is a disk controller. Reference numeral 2050 denotes a modem for connecting to a public line, and 2146 denotes a PHY / PMD, which is connected to the LAN 2011. The digital multi-function peripheral can communicate with an external device via the modem 2050 and the PHY / PMD. A printer 2095 and image memories 1 and 2 (2123) are connected to the image processing unit 1 (2149). A scanner 2070 and second image memories 1 and 2 are connected to the image processing unit 2 (2151).
[0023]
Here, the configuration of the controller 2000 from the viewpoint of hardware will be described.
[0024]
Conventionally, a controller in an image input / output device such as a digital copying machine is configured as a system LSI on a semiconductor substrate. In particular, in recent years, according to this embodiment, circuits for realizing the functions of the system control unit 2150, the image processing unit 1 (2149), the image processing unit 2 (2151), and the like are configured on one semiconductor substrate. A controller has been proposed.
[0025]
However, unlike the prior art, in this embodiment, circuits for realizing each function are configured on different units, that is, semiconductor substrates, so as to cope with a change in the function of the apparatus.
[0026]
More specifically, the system control unit 2150 is configured on one semiconductor substrate, and the image processing unit 1 (2149) and the image processing unit 2 (2151) are each configured on one semiconductor substrate.
[0027]
The semiconductor substrate described here can be called an IC chip. That is, in this embodiment, the controller 2000 is one printed circuit board, and the system control unit 2150, the image processing unit 1 (2149), and the image processing unit 2 (2151) are mounted on the printed circuit board as IC chips. Yes.
[0028]
The present invention is not limited to this. For example, the system control unit 2150, the image processing unit 1 (2149), and the image processing unit 2 (2151) are mounted as IC chips on separate printed circuit boards. Also good.
[0029]
Next, FIG. 2 shows a detailed overall configuration for explaining the internal configurations of the system control unit 2150 and the image processing unit 1 (2149). 2 shows only the internal configuration of the image processing unit 1 (2149), the image processing unit 2 (2151) is assumed to have the same configuration as the image processing unit 1 (2149). The description will be made using the same reference numerals unless otherwise specified.
[0030]
The controller 2000 is connected to a scanner 2070 that is an image input device and a printer 2095 that is an image output device. On the other hand, the controller 2000 is connected to a LAN 2011 or a public line WAN 2051 to input / output image information and device information and develop an image of PDL data. It is a controller for performing.
[0031]
A CPU 2001 is a processor that controls the entire system. In this embodiment, an example using two CPUs is shown. These two CPUs are connected to a common CPU bus 2126 and further connected to a system bus bridge 2007.
[0032]
The system bus bridge 2007 is a bus switch, and includes a CPU bus 2126, a RAM controller 2124, a ROM controller 2125, an IO bus 1 (2127), an IO bus 2 (2129), an image ring interface 1 (2147), and an image ring interface 2 ( 2148) is connected.
[0033]
A RAM 2002 is a system work memory for operating the CPU 2001, and is also an image memory for temporarily storing image data. The RAM 2002 is controlled by the RAM controller 2124.
[0034]
A ROM 2003 is a boot ROM, and stores a system boot program. It is controlled by the ROM controller 2125.
[0035]
The IO bus 1 (2127) is a kind of internal IO bus, and is connected to a standard USB bus controller, a USB interface 2138, a general-purpose serial port 2139, an interrupt controller 2140, and a GPIO interface 2141. The IO bus 1 (2127) includes a bus arbiter (not shown).
[0036]
An operation unit I / F 2006 is an interface unit with the operation unit UI 2012 and outputs image data to be displayed on the operation unit 2016 to the operation unit 2012. Also, it plays a role of transmitting information input by the user of the system from the operation unit 2012 to the CPU 2001.
[0037]
The IO bus 2 (2129) is a kind of internal IO bus, to which the general-purpose bus interfaces 1 and 2 (2142) and the LAN controller 2010 are connected. The IO bus 2 (2142) includes a bus arbiter (not shown).
[0038]
General-purpose bus interfaces 1 and 2 (2142) are bus bridges that are composed of two identical bus interfaces and support a standard IO bus. In the present embodiment, an example in which the PCI bus (2143) is employed has been described.
[0039]
An HDD 2004 is a hard disk drive that stores system software and image data. It is connected to one PCI bus 2143 via the disk controller 2144.
[0040]
The LAN controller 2010 is connected to the LAN 2011 via the MAC circuit 2145 and the PHY / PMD circuit 2146 to input / output information. A Modem 2050 is connected to the public line 2051 and inputs / outputs information.
[0041]
The image ring interface 1 (2147) and the image ring interface 2 (2148), which are packet transfer means, connect the system bus bridge 2007 and the image ring 2008 that transfers image data at high speed, and the tiled data is transferred to the RAM 2002 and the image. It is a DMA controller that transfers data between processing units 2149.
[0042]
The image ring 2008, which is also a packet transfer means, is configured by a combination of a series of unidirectional connection paths. The image ring 2008 is connected to the command processing unit 2104, the status processing unit 2105, and the tile bus 2127 through the image ring interface 3 (2101) and the image ring interface 4 (2102) in the image processing unit 1 (2149). The
[0043]
The command processing unit 2104 is connected to the register setting bus 2109 in addition to the connection to the image ring interface. The command processing unit 2104 receives a register setting request issued from the CPU 2001 input via the image ring, and the corresponding block connected to the register setting bus 2109. Write to. Also, based on the register read request issued by the CPU 2001, information is read from the corresponding register via the register setting bus and transferred to the image ring interface 4 (2102).
[0044]
The status processing unit 2105 monitors information of each image processing unit, generates an interrupt bucket for issuing an interrupt to the CPU 2001, and outputs it to the image ring interface 4 (2102).
[0045]
In addition to the above blocks, the tile bus 2107 is connected to functional blocks such as an image input interface 2112, an image output interface 2113, and a plurality of rectangular image processing units 2116 to 2119, 2030.
[0046]
In this embodiment, a multi-value conversion unit 2119, a binarization unit 2118, a color space conversion unit 2117, an image rotation unit 2030, and a resolution conversion unit 2116 are mounted as rectangular image processing units.
[0047]
In FIG. 1, the scanner 2070 that should be in the image processing unit 2 (2151) is described here as being connected to the image processing unit 1 (2149) in order to simplify the drawing.
[0048]
An image input interface 2112 in the image processing unit 2 (2151) receives raster image data corrected by a scanner 2170, which will be described later, as input, and converts it into rectangular data by a predetermined method set via a register setting bus. The structure conversion and clock synchronization are performed, and output to the tile bus 2107 is performed.
[0049]
The image output interface (2113) in the image processing unit 1 (2149) receives rectangular data from the tile bus 2107, converts the structure into a raster image, changes the clock rate, and outputs the raster image to the printer 2095. To do.
[0050]
The image input interface of the image processing unit 1 (2149) and the image output interface of the image processing unit 2 (2151) are not used in this embodiment.
[0051]
The image rotation unit 2030 rotates image data. A resolution conversion unit 2116 changes the resolution of the image. A color space conversion unit 2117 performs color space conversion of color and grayscale images. A binarization unit 2118 binarizes the multi-value color and gray scale image. A multi-value conversion unit 2119 converts a binary image into multi-value data.
[0052]
The memory control unit 2122 is connected to the memory bus 2108, and writes and reads image data to and from the image memory 1 and the image memory 2 (2123) by address division set in advance according to the request of each image processing unit. An operation such as refresh is performed as necessary. In the present embodiment, an SDRAM is used as the image memory.
[0053]
Next, FIG. 3 shows a configuration diagram of the entire network system including the digital multifunction peripheral according to the present embodiment.
[0054]
Reference numeral 1001 denotes a digital multi-function peripheral according to the above-described embodiment, which is controlled by a controller to which the image output control apparatus and the image processing apparatus of the present invention can be applied.
[0055]
The digital multi-function peripheral 1001 includes a scanner and a printer. The digital multifunction peripheral 1001 can flow an image read from the scanner to a local area network 1010 (hereinafter referred to as a LAN), and can print out an image received from the LAN by a printer.
[0056]
Further, the image read from the scanner can be transmitted to the PSTN or ISDN 1030 by a FAX transmission means (not shown), and the image received from the PSTN or ISDN can be printed out by the printer. Reference numeral 1002 denotes a database server that manages binary images and multi-valued images read by the digital multifunction peripheral 1001 as a database.
[0057]
Reference numeral 1003 denotes a database client of the database server 1002 that can browse / search image data stored in the database 1002.
[0058]
An e-mail server 1004 can receive an image read by the digital multifunction peripheral 1001 as an e-mail attachment. Reference numeral 1005 denotes an e-mail client which can receive and browse mail received by the e-mail server 1004 and transmit e-mail.
[0059]
Reference numeral 1006 denotes a WWW server that provides an HTML document to the LAN, and the digital multifunction peripheral 1001 can print out the HTML document provided by the WWW server.
[0060]
Reference numeral 1011 denotes a router that connects the LAN 1010 to the Internet / intranet 1012. Devices similar to the database server 1002, WWW server 1006, e-mail server 1004, and digital multifunction peripheral 1001 described above are connected to the Internet / intranet as 1020, 1021, 1022, and 1023, respectively. On the other hand, the digital multifunction peripheral 1001 can transmit and receive with the FAX apparatus 1031 via the PSTN or ISDN 1030.
[0061]
A printer 1040 is also connected on the LAN, and is configured to print out an image read by the digital multifunction peripheral 1001.
[0062]
Next, a packet format of packet data processed in the controller 2000 to which the image input / output control device and the image processing device of the present invention can be applied will be described.
[0063]
In the controller 2000 in the present embodiment, image data, commands from the CPU 2001, interrupt information issued from each block, and the like are transferred in a packetized form. In the present embodiment, three different types of packets are used: a data packet shown in FIG. 4, a command packet shown in FIG. 6, and an interrupt packet shown in FIG.
[0064]
First, the data packet will be described with reference to FIG. In this embodiment, an example in which image data is divided into 32 pixel × 32 pixel tile (Tile) unit image data (ImageData + padding) 3002 is shown.
[0065]
Necessary header information (header) 3001 and additional image information (Zdata + padding) 3003 are added to the image in tile units to form a data packet (DataPacket). Information included in the header information 3001 will be described below.
[0066]
The packet type is distinguished by a packet type (PcktType) 3004 in the header information 3001. A chip ID (ChipID) 3005 indicates the ID of a target chip that transmits a packet. Data type (DataType) 3006 indicates the type of data. A page ID (PageID) 3007 indicates a page, and a job ID (JobID) 3008 stores an ID for management by software.
[0067]
The tile number is a combination of a tile coordinate 3009 in the Y direction and a tile coordinate 3010 in the X direction, and is represented by YnXn. Data packets may be compressed or uncompressed. In this embodiment, the case of non-compression is shown. A distinction between the case of compression and the case of non-compression is indicated by a compression flag (CompressFlag) 3017.
[0068]
The process instruction (Process Instruction) 3011 is left-justified and set in the processing order, and each processing unit (the above-described rectangular image processing unit or the like) shifts the processed process instruction 3011 to the left by 8 bits. The process instruction 3011 stores eight sets of a unit ID (UnitID) 3019 and a mode (Mode) 3020. A unit ID 3019 designates each processing unit, and a mode 3020 designates an operation mode in each processing unit. Thereby, one packet can be processed continuously by eight units.
[0069]
A packet length (PacketByteLength) 3012 indicates the total number of bytes of the packet. An image data length (ImageDataByteLengh) 3015 represents the number of bytes of image data, a Z data length (ZdataByteLength) 3016 represents the number of bytes of image additional information, an image data offset (ImageDataOffset) 3013, and a Z data offset (ZdataOffset) 3014 It represents the offset from the beginning of the data packet.
[0070]
Next, a packet table will be described with reference to FIG. Each packet is managed by a packet table 6001. The components of the packet table 6001 are as follows. When 5 bits are added to the respective values of the table, a packet start address (PacketAddressPointer) 6002 and a packet length (Byte Length) 6005 are obtained. Here, the following relationship holds: Packet Address Pointer 27bit + 5b00000 = packet head address, Packet Length 11bit + 5b00000 = packet length. The packet table 6001 and the chain table (ChainTable) 6010 are not divided.
[0071]
The packet table 6001 is always arranged in the scanning direction, and arranged in the order of Yn / Xn = 000/000, 000 / 001,000 / 002,. The E entry in the packet table 6001 uniquely indicates one tile. The next entry after Yn / Xmax is Yn + 1 / X ₀ It becomes.
[0072]
If the packet has exactly the same data as the previous packet, the packet is not written in memory, but the same start address (PacketAddressPointer) and packet length (PacketLength) as the first entry are stored in the packet table entry. . One packet data is indicated by two table entries. In this case, the repeat flag (RepeatFlag) 6003 of the second table entry is set.
[0073]
When a packet is divided into a plurality of parts by chain DMA, a division flag (DivideFlag) 6004 is set, and a chain table number (ChainTableNo) 6006 of a chain block containing the head portion of the packet is set.
[0074]
The entry of the chain table 6010 is composed of a chain block address (ChainBlockAddress) 6011 and a chain block length (ChainBlockLength) 6012, and 0 is stored in both the address and data length in the last entry of the table.
[0075]
Next, a command packet will be described with reference to FIG.
[0076]
The command packet is for accessing the register setting bus 2109. By using a command packet, the CPU 2001 can also access the image memory 2123.
[0077]
A chip ID (ChipID) 4004 stores an ID representing an image processing unit that is a transmission destination of the command packet. A page ID (PageID) 4007 and a job ID (JobID) 4008 store a page ID and a job ID for management by software.
[0078]
A packet ID (PacketID) 4009 is represented in one dimension. Therefore, only the X-coordinate 4009 of the data packet (Data Packet) is used. A packet length (PacketByteLength) 4010 is fixed to 128 bytes.
[0079]
The packet data section (Command) 4002 can store a maximum of 12 commands with a set of an address (Address) 4011 and data (Data) 4012 as one command. The command type of write or read is indicated by a command type (CmdType) 4005, and the number of commands is indicated by a command number (Cmdnum) 4006.
[0080]
Finally, an interrupt packet will be described with reference to FIG.
[0081]
The interrupt packet is for notifying an interruption from the image processing unit to the CPU 2001. When the status processing unit 2105 transmits an interrupt packet, the status processing unit 2105 must not transmit the interrupt packet until the next transmission is permitted.
[0082]
The packet length (PacketByteLength) 5006 is fixed to 128 bytes. The packet data part (IntData) 5002 stores status information (ModuleStatus) 5007 of each internal module (each rectangular image processing part, input / output interface, etc.) of the image processing part. The status processing unit 2105 can collect status information of each module in the image processing unit and send it to the system control unit 2150 in a batch.
[0083]
The chip ID (ChipID) 5004 stores an ID representing the system control unit 2150 that is the transmission destination of the interrupt packet, and the interrupt chip ID (IntChipID) 5005 stores an ID representing the image processing unit that is the transmission source of the interrupt. The
[0084]
Hereinafter, as a typical process performed by the controller 2000, a process when a user instructs a copy job from the operation unit 2012 will be described with reference to flowcharts illustrated in FIGS.
[0085]
First, processing from when the controller 2000 receives a copy job until the scanning operation using the scanner 2070 starts and ends will be described with reference to FIG.
[0086]
The CPU 2001 receives information transmitted from the operation unit interface 2006, and programs necessary information such as the number of transfer packets and an image storage address on the RAM 2002 into the image ring interface 2 (2148) based on information such as the paper size (S801). ).
[0087]
The CPU 2001 programs a command packet generation register in the image ring interface 1 (2147) via the register access ring 2137, and sets a necessary information such as paper size and color space information to the image input interface 2112. Generate a packet. In this case, the chip ID 4004 of the command packet is set to “2” indicating the image processing unit 2 (2151) (S802).
[0088]
Thereafter, the image ring interface 1 (2147) transfers the command packet to the image processing unit 1 (2149) via the image ring 2008 (S803).
[0089]
The image ring interface 3 (2101) of the image processing unit 1 (2149) inspects the chip ID of the command packet. Here, since the chip ID is not “1” which is the ID of the own chip, the command packet is transferred to the image ring interface 4 (2102) (S804).
[0090]
The image ring interface 4 (2102) again transfers the command packet to the image processing unit 2 (2151) via the image ring 2008 (S805).
[0091]
For the command packet that has reached the image processing unit 2 (2151), the chip ID of the command packet is inspected by the image ring interface 3 (2101) in the image processing unit 2. Here, the chip ID of the command packet and the ID of the own chip match with “2”. In this case, the command processing unit (2104) programs the image input interface 2112 via the register setting bus (2109) based on the command data and header information of the command packet (S806).
[0092]
Subsequently, similarly, the CPU 2001 uses the command packet to program the scanner communication interface in the image input interface 2112 and instructs the scanner 2070 to start scanning (S807).
[0093]
The image information input from the scanner 2070 is temporarily stored in the image memory 2123 controlled by the memory control unit 2122 via the image input interface 2112 and the memory bus 2108 (S808).
[0094]
The stored image data is read again every 32 × 32 pixels by the image input interface 2112, and packet type (PcktType) 3004, chip ID (ChipID) 3005, data type (DataType) 3006, page ID (PageID) 3007, job ID 3008, tile coordinate in the Y direction (PacketIDYcoordinate) 3009, tile coordinate in the X direction (PacketIDXcoordinate) 3010, compression flag (CompressFlag) 3017, process instruction (Process Instruction) 3011, packet data length ( The header information such as (PacketByteLength) 3012 is added to the image data to generate a data packet, and the generated data packet is output to the tile bus 2107 (S809).
[0095]
The data packets are sequentially generated and transferred to the image ring interface 2 (2148) via the image ring interface 4 (2102), the image ring 2008, and the image ring interface 2 (2148) based on the chip ID, similarly to the command packet. . Based on the information programmed in the image ring interface 2 (2148), it is sequentially stored in the RAM 2002. At the same time, the image ring interface 2 (2148) creates the packet table 6001 on the RAM 2002 (S810).
[0096]
When the scanning operation for one page is completed, the completion is transmitted to the image input interface using the scanner communication means. The image input interface 2112 notifies an interrupt to the status processing unit 2105 using an interrupt signal (not shown) (S811).
[0097]
The status processing unit 2105 in the image processing unit 2 (2151) creates an interrupt packet (FIG. 7) and transfers it to the image ring interface 2 (2148) (S812).
[0098]
The image ring interface 2148 interprets the interrupt packet and transmits the interrupt to the interrupt controller 2140 by an interrupt signal (not shown). The interrupt is transmitted from the interrupt controller 2140 to the CPU 2001, and the CPU 2001 detects the end of the scanning operation (S813).
[0099]
When the scanning operation is finished, a printing operation using the printer 2095 is started. Processing of the controller 2000 in the printing operation will be described with reference to FIG.
[0100]
The CPU 2001 creates a command packet having the chip ID “1” via the register access ring 2137 (S901).
[0101]
The created command packet is transferred from the image ring interface 1 (2147) to the image processing unit 1 (2149) via the image ring 2008 (S902).
[0102]
The image ring interface 3 (2101) of the image processing unit 1 (2149) inspects the input command packet. Here, since the chip ID is “1”, an image is sent to the image output interface (2113) in the image processing unit 1 (2149) via the command processing unit 2104 and the register setting bus 2109 based on the command data of the command packet. Necessary information for output processing is set (S903).
[0103]
Similarly, the CPU 2001 uses the command packet to instruct the printer 2095 to wait for printing by the printer communication means provided in the image output interface 2113 in the image processing unit 1 (S904).
[0104]
Subsequently, the CPU 2001 programs a memory address or the like where the packet table exists in the DMA means provided in the image ring interface 1 (2147) (S905).
[0105]
Based on the programmed information, the DMA in the image ring interface 1 (2147) reads the data packet from the RAM 2002 and generates a data packet with the chip ID “1” added to the header (S906).
[0106]
Then, the DMA in the image ring interface 1 (2147) transfers the generated data packet to the image processing unit 1 (2149) via the image ring 2008 (S907).
[0107]
The image ring interface 3 (2101) of the image processing unit 1 (2149) inspects the input data packet. Here, since the chip ID is “1”, the chip ID is sequentially transferred to the image output interface 2113 via the image ring interface 3 (2101) and the tile bus (2107) (S908).
[0108]
The image output interface 2113 extracts an image portion from the received data packet and stores the image data in the image memory 2123 (S909).
[0109]
When the image data for the necessary pixels is accumulated in the image memory 2123, the image output interface 2113 sequentially reads the image data from the image memory 2123 and outputs it to the printer 2095 (S910).
[0110]
As a result, the user obtains an image print that is a copy result. When the required number of pixels have been output, an end interrupt is transmitted to the CPU 2001 by an interrupt packet as in the case of the scan operation (S911).
[0111]
In the foregoing, the scanning operation using the scanner 2070 and the image processing unit 2 (2151) and the copying operation combining the printing operation using the printer 2095 and the image processing unit 1 (2095) have been described.
[0112]
As is clear from this description, in the case of multi-page copying, a print operation and a scan operation occur simultaneously, but in the image ring 2008, the scan data packet and the print data packet do not pass through the same bus.
[0113]
The image ring 2008 is constituted by a combination of unidirectional connection paths, and can constitute a low-cost transfer means without causing a reduction in processing speed due to bus contention or the like.
[0114]
In addition, the rectangular image processing units such as the resolution conversion unit 2116 and the image rotation 2030 are used in the scanning operation and the printing operation, and the processing of the image data in the scanning operation and the processing of the image data in the printing operation conflict. There is.
[0115]
However, by adopting the configuration of the controller in the present embodiment, the resolution conversion unit and the image rotation unit of each of the image processing unit 1 and the image processing unit 2 can be used even in the case of contention, and speed reduction due to contention does not occur.
[0116]
As described above, according to the present embodiment, in the controller of the digital multi-function peripheral, the semiconductor substrate that constitutes the system control unit, the semiconductor substrate that constitutes the image processing unit 1, and the image processing unit 2 are configured. The semiconductor substrates were separated from each other, and each was connected by an image ring to perform data transfer by packet data.
[0117]
Thereby, even when a change or addition of a function occurs, the configuration of the controller can be easily changed. In addition, since unidirectional data transfer is performed by the image ring, it is possible to reduce a decrease in processing speed due to bus contention without increasing the number of parts for bus control or the like.
[0118]
In addition, in the exchange of commands between the above-mentioned system control unit connected in a ring shape and each image processing unit, image processing and image input / output processing in each image processing unit, operation processing setting of the connected external device A command packet in which a header including a chip ID for identifying which image processing unit performs processing setting is added to command data for performing the above and the like is used.
[0119]
As a result, the system control unit can easily perform separate processing settings for each image processing unit, and thus avoids contention of the image processing unit in parallel processing or the like without increasing the load on the system control unit. be able to.
[0120]
The image processing unit 2 transmits the image data input by the scanner to the system control unit based on the setting by the command packet, and the system control unit stores the image data received from the image processing unit 2 in the RAM. After the image data for the page is stored in the RAM, the image data in the RAM is transmitted to the image processing unit 1, and the image processing unit 1 outputs the image data received from the system control unit to the printer based on the setting by the command packet. I tried to do it.
[0121]
By performing this data transfer process using an image ring that is a unidirectional bus, copy processing can be performed without causing a decrease in processing speed due to competition between the image processing unit and the bus.
[0122]
Similarly, in the exchange of image data between the above-described system controller connected in a ring shape and each image processing unit, in which image processing unit the image data divided into rectangular units having a predetermined size is used. A command packet to which a header including a chip ID for identifying whether to perform processing setting is added is used.
[0123]
As a result, it is possible to specify an image processing unit that performs image processing in units of rectangular image data, and to avoid contention for image processing using the rectangular image processing unit in the image processing unit when performing a multi-function operation. Can do.
[0124]
(Second Embodiment)
In the present embodiment, another image processing unit is added to the controller described in the first embodiment. FIG. 10 shows a digital multifunction peripheral according to this embodiment.
[0125]
As shown in FIG. 10, in this embodiment, an image processing unit 3 (2152) is newly added. Here, similarly to the first embodiment, the system control unit 2150 is configured on one semiconductor substrate, and the image processing unit 1 (2149), the image processing unit 2 (2151), and the image processing unit 3 (2152). Are configured on one semiconductor substrate.
[0126]
In the digital multi-functional peripheral of FIG. 10, reference numeral 2000 denotes a controller (Controller Unit) to which the image input / output control device and the image processing device of the present invention can be applied. Here, reference numeral 2150 denotes a system control unit that controls the entire digital multi-function peripheral.
[0127]
Reference numerals 2149, 2151, and 2152 denote image processing units that perform predetermined image processing on input image data, and details thereof will be described later. An image ring 2008 connects the system processing unit 2150 and the image processing units 2149, 2151 and 2152 in a ring shape.
[0128]
Next, FIG. 11 shows a detailed overall configuration for explaining the internal configuration of the image processing unit 1 (2149).
[0129]
The image ring 2008 which is a packet transfer means is configured by a combination of a series of unidirectional connection paths. The image ring 2008 is connected to the command processing unit 2104, the status processing unit 2105, and the tile bus 2107 through the image ring interface 3 (2101) and the image ring interface 4 (2102) in the image processing unit 2149.
[0130]
In addition to the above blocks, an image output interface 2113 is connected to the tile bus 2107.
[0131]
An image output interface 2113 in the image processing unit 1 (2149) receives rectangular data from the tile bus 2107, converts the structure into a raster image, changes the clock rate, and outputs the raster image to the printer 2195.
[0132]
The memory control unit 2122 is connected to the memory bus 2108, and performs operations such as writing and reading image data to the image memory 1 (2113) and refreshing as necessary in accordance with a request from the image output interface 2113. In this embodiment, an example in which an SDRAM is used as the image memory has been described.
[0133]
Next, FIG. 12 shows a detailed overall configuration for explaining the internal configuration of the image processing unit 2 (2151).
[0134]
The image ring 2008 which is a packet transfer means is configured by a combination of a series of unidirectional connection paths. The image ring 2008 is connected to the command processing unit 2104, the status processing unit 2105, and the tile bus 2107 via the image ring interface 3 (2101) and the image ring interface 4 (2102) in the image processing unit 2 (2151). The This configuration is equivalent to the image processing unit 1 (2149).
[0135]
In addition to the above blocks, an image input interface 2112 is connected to the tile bus 2107.
[0136]
An image input interface 2112 in the image processing unit 2 (2151) receives raster data from the scanner 2070 as input, converts the structure into a rectangular image, changes the clock rate, and outputs the rectangular image to the tile bus 2107.
[0137]
The memory control unit 2122 is connected to the memory bus 2108, and performs operations such as writing and reading image data to the image memory 1 (2123) and refreshing as necessary according to a request from the image input interface 2112. In this embodiment, an example in which an SDRAM is used as the image memory has been described.
[0138]
Next, a detailed overall configuration for explaining the internal configuration of the image processing unit 3 (2152) is shown in FIG.
[0139]
The image ring 2008 which is a packet transfer means is configured by a combination of a series of unidirectional connection paths. The image ring 2008 is connected to the command processing unit 2104, the status processing unit 2105, and the tile bus 2107 through the image ring interface 3 (2101) and the image ring interface 4 (2102) in the image processing unit 3 (2152). The This configuration is equivalent to the image processing units 1 and 2.
[0140]
In addition to the above blocks, a resolution converter 2116 is connected to the tile bus 2107.
[0141]
The resolution conversion unit 2116 receives the image packet data input from the image ring 2008 via the tile bus 2107, converts the rectangular data into raster data using the image memory 2123 via the memory bus 2108, performs resolution conversion, The generated image data is converted into rectangular data again using the memory bus 2108 and the image memory 2123. Thereafter, the rectangular data is output to the image ring interface 4 (2102) via the tile bus 2107. The image ring interface 4 (2102) sends the rectangular data to the image ring 2008 as image packet data.
[0142]
Hereinafter, a typical process performed by the controller 2000 will be described with reference to flowcharts shown in FIGS. 14, 15, and 16 by taking, as an example, a process performed when a user instructs a scaling copy job from the operation unit 2012.
[0143]
First, the process until the controller 2000 receives a copy job, starts a scanning operation using the scanner 2070, converts the resolution of the scanned image, and stores the resolution-converted scanned image in the RAM 2002 is shown in FIGS. It explains using.
[0144]
The CPU 2001 receives information transmitted from the operation unit interface 2006, and programs necessary information such as the number of transfer packets and an image storage address on the RAM 2002 in the image ring interface 2 (2148) based on information such as the paper size (S1401). ).
[0145]
The CPU 2001 programs the command packet generation register in the image ring interface 1 (2147) via the register access ring 2137, and sets the necessary information such as paper size and color space information in the image input interface 2112. Generate a packet. In this case, the chip ID 4004 of the command packet is set to “2” indicating the image processing unit 2 (2151) (S1402).
[0146]
Thereafter, the image ring interface 1 (2147) transfers the command packet to the image processing unit 1 (2149) via the image ring 2008 (S1403).
[0147]
The image ring interface 3 (2101) of the image processing unit 1 (2149) inspects the chip ID of the command packet, and since it is not “1” which is the ID of its own chip, it sends the command packet to the image ring interface 4 (2102). Transfer (S1404).
[0148]
Since the chip ID also differs in the image ring interface 4 (2102), the image ring interface 4 (2102) again transfers the command packet to the image processing unit 2 (2151) via the image ring 2008 (S1405).
[0149]
For the command packet that has reached the image processing unit 2 (2151), the chip ID of the command packet is inspected by the image ring interface 3 (2101) in the image processing unit 2. Here, the chip ID of the command packet and the ID of the own chip match with “2”. In this case, the command processing unit 2104 programs the image input interface 2112 via the register setting bus 2109 based on the command data and header information of the command packet (S1406).
[0150]
Subsequently, the CPU 2001 receives information from the operation unit interface 2006, calculates the scaling resolution, and programs resolution conversion information such as conversion resolution in the image ring interface 2 (2148) (S1407).
[0151]
The CPU 2001 programs a command packet generation register in the image ring interface 1 (2147) via the register access ring 2137, and sets a conversion resolution in the resolution conversion unit 2116 of the image processing unit 3 (2151). Is generated. In this case, the chip ID 4004 of the command packet is set to “3” indicating the image processing unit 3 (2151) (S1408).
[0152]
Thereafter, the image ring interface 1 (2147) transfers the command packet to the image processing unit 1 (2149) via the image ring 2008 (S1409).
[0153]
The image ring interface 3 (2101) of the image processing unit 1 (2149) inspects the chip ID of the command packet, and since it is not “1” which is the ID of its own chip, it sends the command packet to the image ring interface 4 (2102). Transfer (S1410).
[0154]
Since the chip ID is also different in the image ring interface 4 (2102) of the image processing unit 1 (2149), the image ring interface 4 (2102) again sends a command packet to the image processing unit 2 (2151) via the image ring 2008. (S1411).
[0155]
The image ring interface 3 (2101) of the image processing unit 2 (2149) inspects the chip ID of the command packet, and since it is not “2” which is the ID of its own chip, the command packet is sent to the image ring interface 4 (2102). Transfer (S1412).
[0156]
Since the chip ID is also different in the image ring interface 4 (2102) of the image processing unit 2 (2151), the image ring interface 4 (2102) again sends a command packet to the image processing unit 3 (2152) via the image ring 2008. (S1413).
[0157]
The command packet that has reached the image processing unit 3 (2152) is inspected for the chip ID of the command packet by the image ring interface 3 (2101) in the image processing unit 3. Here, the chip ID of the command packet and the ID of the own chip match with “3”. In this case, the command processing unit (2104) programs the resolution conversion unit 2116 via the register setting bus (2109) based on the command data and header information of the command packet (S1414).
[0158]
Subsequently, similarly, the CPU 2001 uses the command packet to program the scanner communication interface in the image input interface 2112 and instructs the scanner 2070 to start scanning (S1415).
[0159]
The image information input from the scanner 2070 is temporarily stored in the image memory 2123 controlled by the memory control unit 2122 via the image input interface 2112 and the memory bus 2108 (S1416).
[0160]
The stored image data is read again every 32 × 32 pixels by the image input interface 2112, and packet type (PcktType) 3004, chip ID (ChipID) 3005, data type (DataType) 3006, page ID (PageID) 3007, job ID 3008, tile coordinate in the Y direction (PacketIDYcoordinate) 3009, tile coordinate in the X direction (PacketIDXcoordinate) 3010, compression flag (CompressFlag) 3017, process instruction (Process Instruction) 3011, packet data length ( Packet data is generated by adding header information such as (PacketByteLength) 3012 to the image data, and the generated packet data is output to the tile bus 2017 (S1417). At this time, the chip ID is set to “3” and the process instruction is set to a value indicating resolution conversion.
[0161]
The packet data is sequentially generated and transferred to the image ring interface 3 (2101) of the image processing unit 3 via the image ring interface 4 (2102) and the image ring 2008 based on the chip ID, similarly to the command packet.
[0162]
In the image ring interface 3 (2101) of the image processing unit 3, the header of the packet is inspected, the chip ID is “3”, and the process instruction indicates resolution conversion. Therefore, the packet data is the resolution conversion in the image processing unit 3. Transferred to the unit 2116. As described above, the resolution conversion unit 2116 sequentially stores the input packets in the image memory, converts them into raster images, converts the resolution by a known method, and converts the generated image with the new resolution. It is cut out into a rectangle and sent again to the image ring as packet data (S1418).
[0163]
Based on the information programmed in the image ring interface 2 (2148), it is sequentially stored in the RAM 2002. At the same time, the image ring interface 2 (2148) creates the packet table 6001 on the RAM 2002 (S1419).
[0164]
When the scanning operation for one page is completed, the completion is transmitted to the image input interface using the scanner communication means. The image input interface 2112 of the image processing unit 2 (2151) notifies the interrupt to the status processing unit 2105 of the image processing unit 2 (2151) using an interrupt signal (not shown) (S1420).
[0165]
The status processing unit 2105 in the image processing unit 2 (2151) creates an interrupt packet (FIG. 5000) and transfers it to the image ring interface 2 (2148) (S1421).
[0166]
The image ring interface 2 (2148) interprets the interrupt packet, and transmits the interrupt to the interrupt controller 2140 by an interrupt signal (not shown). The interrupt is transmitted from the interrupt controller 2140 to the CPU 2001, and the CPU 2001 detects the end of the scanning operation (S1422).
[0167]
When the scanning operation is finished, a printing operation using the printer 2095 is started. Processing of the controller 2000 in the printing operation will be described with reference to FIG.
[0168]
The CPU 2001 creates a command packet having the chip ID “1” via the register access ring 2137 (S1601).
[0169]
The created command packet is transferred from the image ring interface 1 (2147) to the image processing unit 1 (2149) via the image ring 2008 (S1602).
[0170]
The image ring interface 3 (2101) of the image processing unit 1 (2149) inspects the input command packet. Here, since the chip ID is “1”, the image output process is performed to the image output interface 2113 in the image processing unit 1 (2149) via the command processing unit 2104 and the register setting bus 2109 based on the command data of the command packet. Necessary information for setting is set (S1603).
[0171]
Similarly, the CPU 2001 uses the command packet to instruct the printer 2095 to wait for printing by the printer communication means provided in the image output interface 2113 in the image processing unit 1 (2149) (S1604).
[0172]
Subsequently, the CPU 2001 programs a memory address or the like where the packet table exists in the DMA means provided in the image ring interface 1 (2147) (S1605).
[0173]
Based on the programmed information, the DMA in the image ring interface 1 (2147) reads the data packet from the RAM 2002 and generates a data packet with the chip ID “1” added to the header (S1606).
[0174]
The DMA in the image ring interface 1 (2147) transfers the generated data packet to the image processing unit 1 (2149) via the image ring 2008 (S1607).
[0175]
The image ring interface 3 (2101) of the image processing unit 1 (2149) inspects the input data packet. Since the chip ID is “1”, the image ID is sequentially transferred to the image output interface 2113 via the image ring interface 3 (2101) and the tile bus 2107 (S1608).
[0176]
The image output interface 2113 extracts an image portion from the received data packet, and stores the image data in the image memory 2123 (S1609).
[0177]
When the image data for the necessary pixels is accumulated in the image memory 2123, the image output interface 2113 sequentially reads the image data from the image memory 2133 and outputs it to the printer 2095 (S1610).
[0178]
As a result, the user obtains an image print that is a copy result. When the required number of pixels have been output, an end interrupt is transmitted to the CPU 2001 by an interrupt packet as in the scan operation (S1611).
[0179]
As described above, in this embodiment, an image ring is connected between the system control unit and the image processing unit 1, the image processing unit 1 and the image processing unit 2, the image processing unit 2 and the image processing unit 3, and the image processing unit 3 and the system control unit. Connection was made in 2008, and command packets and data packets were transferred in one direction.
[0180]
The image processing unit 2 transmits the image data input by the scanner to the image processing unit 3 based on the setting information based on the command packet. The image processing unit 3 receives the image data from the image processing unit 2 based on the setting information based on the command packet. A scaling scan operation for performing resolution conversion processing on the received image data, transmitting the image data subjected to the resolution conversion processing to the system control unit, and storing the image data received from the image processing unit 3 in the RAM in the system control unit Was done.
[0181]
Then, after storing one page of image data in the RAM in the system control unit, the image data in the RAM is transmitted to the image processing unit 1, and the image processing unit 1 receives the setting information from the command packet from the system control unit. A printing operation was performed to output the received image data to a printer. A variable magnification copy process was realized by combining this variable magnification scan operation and printing operation.
[0182]
By performing this data transfer process using an image ring that is a unidirectional bus, similarly to the first embodiment, the scaling copy process is performed without causing a decrease in processing speed due to competition between the image processing unit and the bus. It can be performed.
[0183]
In addition, since the system control unit and each image processing unit are configured on separate semiconductor substrates, and the image processing unit 3 for image conversion processing is provided independently, only the image conversion function is changed or added. Even when this occurs, the configuration of the controller can be easily changed.
[0184]
For example, even when the resolution conversion unit of the image processing unit 3 is changed to a rotation processing unit, an image synthesis unit, or the like, the configuration can be easily changed. Even when another printer is connected, it is only necessary to connect an image processing unit having the same configuration as that of the image processing unit 1 between the image processing unit 1 and the image processing unit 2. The image processing unit can be supplied at low cost.
[0185]
(Third embodiment)
A controller 2000 in this embodiment is shown in FIG. In the controller 2000 of this embodiment, the image processing unit is only the image processing unit 1 (2149), and the image ring interface 4 (2101) of the image processing unit 1 (2149) is replaced with the image ring interface 2 of the system control unit 2150. It is connected. Both the printer 2095 and the scanner 2070 are connected to the image processing unit 1 (2149).
[0186]
Further, in the image processing unit 1 (2149), a tile expansion unit 2103 and a tile compression unit 2106 are added. That is, the image ring 2008 includes a command processing unit 2104, a status processing unit 2105, a tile expansion unit (2103), and an image ring interface 3 (2101) and an image ring interface 4 (2102) in the image processing unit 2149. Connected to the tile compression unit (2106).
[0187]
The tile expansion unit (2103) is connected to the tile bus (2107) in addition to the connection to the image ring interface, and expands the compressed image data input from the image ring and transfers the compressed image data to the tile bus (2107). It is a bridge. In the present embodiment, an example is shown in which JPEG is used for multi-value data and Pac Bits is used as the decompression algorithm for binary data.
[0188]
The tile compression unit (2106) is connected to the tile bus (2107) in addition to the connection to the image ring interface, compresses the uncompressed image data input from the tile bus, and transfers the compressed image data to the image ring (2008). It is a bridge. In the present embodiment, an example is shown in which JPEG is used for multi-value data and Pac Bits is used as a compression algorithm for binary data.
[0189]
As described above, the image processing unit 1 (2149) has the function of compressing and expanding the data packet, thereby reducing the data capacity of the RAM 2002 necessary for storing the image data.
[0190]
When the compressed data packet is transmitted from the image processing unit 1 (2149) to the system control unit 2150, the tile compression unit 2106 describes the compressed image data length information in the header, and the image ring interface 4 (2102). ) Transmits a data packet including image data length information in the header.
[0191]
However, when transmitting after compressing a data packet, the image data length is not fixed unless the compression is completed, so the image ring interface 4 (2102) must transmit the packet after the compression is completed. That is, a buffer for holding a data packet before transmission in the tile compression unit 2106 or the like is necessary.
[0192]
In general, it is difficult to predict the data capacity after compression, and some data may be larger than the original data. In this case, the buffer capacity must be secured with a margin, and in the case of a packet having a large maximum data packet capacity, a very large buffer capacity may be required.
[0193]
In this embodiment, a controller 2000 will be described in which a large buffer for temporarily storing packet image data after compression is not necessary.
[0194]
First, FIG. 18 shows tile image data in the present embodiment. This tile image data can also be used as tile image data in the first and second embodiments.
[0195]
As shown in FIG. 18, a one-page document 1800 input as raster image data from a scanner 2070 or the like is divided into a plurality of rectangular areas (Tile). Each rectangular area has a size of 32 pixels vertically and 32 pixels horizontally, and tile image data is generated for each area. Here, assuming that an A4 size document is read by a scanner 2070 at a resolution of 600 × 600 dpi, and divided into 32 × 32 pixel tiles, 34320 tile image data are generated from an A4 size document.
[0196]
In tile image generation, the tile image can be made to have a shape and the number of pixels that are easy to handle by making settings according to the reading resolution and the convenience of image processing.
[0197]
The unit of the tile does not have to be 32 × 32 pixels, and may be, for example, 64 × 64 pixels, or may be a rectangle instead of a square. When compressing image data, one page of data is not compressed together, but only image data is compressed for each tile (packet).
[0198]
FIG. 19 is a diagram in which blocks related to processing in the present invention are extracted from the system shown in FIG. The flow of image data in the present embodiment will be described with reference to FIG.
[0199]
When an uncompressed data packet is input from the tile bus 2107, the tile compression unit 2106 compresses the image data of the packet and sends the compressed data packet to the image ring interface 4 (2102). Further, the image ring interface 4 (2102) sets the chip ID 3005 to “0” and outputs the data packet to the image ring 2008.
[0200]
The image ring interface 2 (2148) inspects the chip ID 3005 of the data packet input from the image ring 2008. Here, since the chip ID is “0”, the image ring interface 2 (2148) stores the data packet in the RAM 2002 via the system bus bridge 2007 and the RAM controller 2124.
[0201]
When outputting the data packet stored in the RAM 2002, the image ring interface 1 (2147) reads the data packet from the RAM 2002 via the system bus bridge 2007. The image ring interface 1 (2147) sets the chip ID 3005 of the read data packet to “1” and outputs the data packet to the image ring 2008.
[0202]
The image ring interface 3 (2103) inspects the chip ID 3005 of the data packet input from the image ring 2008. Here, since the chip ID is “1”, the image ring interface 2 (2148) sends the data packet to the tile decompression unit 2103. The tile decompression unit 2103 decompresses the image data of the compressed data packet and sends the decompressed data packet to the tile bus 2107.
[0203]
In the processing described above, the tile compression unit 2106 compresses the tile image data of the data packet, and the image ring interface 4 (2102) sends the compressed data packet to the image ring interface 2 via the image ring 2008. Will be described in detail.
[0204]
Here, in order to clarify the explanation of the present invention, it is assumed that the format of the data packet in the present embodiment is the data packet shown in FIG. 4 excluding the Z data 3003.
[0205]
FIG. 20 is a block diagram of the inside of the tile compression unit 2106. A packet input interface 2201 receives an input data packet and divides the received data packet into a header 3001 and image data 3002. The packet input interface 2201 sends the header 3001 to the packet output interface 403, while sending the image data 3002 to the compression unit 2202.
[0206]
The compression unit 2202 compresses the input image data 3002 and sequentially sends the compressed image data 3002 to the packet output interface 2203.
[0207]
The packet output interface 2203 combines the header 3001 received from the packet input interface 2201 and the image data 3002 received from the compression unit 2202 again to form a data packet, and transmits the data packet to the image ring interface 4 (2102).
[0208]
FIG. 21 shows a signal waveform when a data packet is transmitted from the image ring interface 4 (2102) to the image ring interface 2 (2148).
[0209]
packetdata [31: 0] is a signal to which packet data is transmitted in the image ring 2008, and both the header 3001 and the image data 3002 are transmitted using this signal.
[0210]
Signals clk, dataen, sop, eod, and eop are signals issued by the image ring interface 4 (2102).
[0211]
The dataen signal is asserted in the cycle for transmitting the packet, and the packet is transmitted in the asserted cycle.
[0212]
The sop signal indicates the start of data packet transmission. The header 3001 is included in packetdata [31: 0] of the cycle in which the sop signal is asserted.
[0213]
The image ring interface 4 (2102) first transmits a header 3001. At this time, the packet length (PacketByteLength) 3012 and the image data length (ImageDataByteLengh) 3015 included in the header 3001 are not determined until all the compression is completed, and thus may remain undefined. For example, it may be transmitted as 0 length. This header information is later rewritten by the footer.
[0214]
Next, the image ring interface 4 (2102) receives the compressed image data 3002 from the tile compression unit 2106, and sequentially transmits the image data 3002 as soon as it is ready for transmission. FIG. 21 shows an example in which one image data 3002 is divided into five data blocks and transmitted.
[0215]
When the last image data 3002 is transmitted, the eod signal is asserted and transmitted. As a result, the end of the image data 3002 is notified to the image ring interface 2 (2148). Thereafter, the image ring interface 4 (2102) asserts the eop signal, and transmits the header 3001 including the determined packet length (PacketByteLength) 3012 and the image data length (ImageDataByteLengh) 3015 as a footer.
[0216]
The image ring interface 2 (2148) stores the data packet received via the image ring 2008 at a preset address in the RAM 2002. At this time, the address storing the header 3001 is stored in an internal register or the like. At this time, uncertain values are written in the packet length (PacketByteLength) 3012 and the image data length (ImageDataByteLengh) 3015 of the header 3001.
[0217]
When the footer is received at the end of the data packet, the content of the footer is overwritten on the address storing the header 3001. As a result, a packet in which the packet length (PacketByteLength) 3012 and the image data length (ImageDataByteLengh) 3015 according to the packet format shown in FIG.
[0218]
Next, consider a case where the data packet is stored in the RAM 2002 without compressing the image data 3002.
[0219]
The tile compression unit 2106 has two types of modes, a mode for performing compression and a mode for not performing compression. This mode is set in advance by the CPU 2001 or the like.
[0220]
When the compression mode is set, as described above, the image ring interface 4 (2102) transfers information for transmitting a footer to the system control unit 2150 on the receiving side, and transmits a data packet. Thereafter, the footer including information for updating the header information transferred to the system control unit 2150 is transferred.
[0221]
When compression is not performed, the packet input interface 2201 does not send the received data packet to the compression unit 2202, but directly sends it to the packet output interface 2203. Further, the packet output interface 2203 sends to the image ring interface 4 (2102). Send data packets.
[0222]
The image ring interface 4 (2102) transmits the header 3001 and the image data 3002 as it is to the image ring interface 2 (2148) via the image ring 2008. At this time, since compression is not performed, the packet length (PacketByteLength) 3012 and the image data length (ImageDataByteLengh) 3015 remain unchanged.
[0223]
The packet length (PacketByteLength) 3012 and the image data length (ImageDataByteLengh) 3015 of the header 3001 are determined at that time, and can be transmitted to the image ring interface 2 (2148).
[0224]
FIG. 22 shows signal waveforms when a data packet is transmitted from the image ring interface 4 (2102) to the image ring interface 2 (2148) in this case. The transmission of the header 3001 and the transmission of the image data 3002 are the same as the case where the compression is performed until the final image data 3002 is transmitted.
[0225]
When compression is not performed, when the last image data 3002 is transmitted, both the sod signal and the sop signal are asserted, and the footer is not transmitted. The image ring interface 2 (2148) knows that the footer is not transmitted when both the sod signal and the sop signal are asserted, and the header 3001 is not updated. Even in this case, as a result, a data packet according to the packet format shown in FIG.
[0226]
There are several parameters other than length that cannot be determined until compression is complete. For example, a DC component indicating the average value of the image data 3002, which is convenient when used to create a thumbnail. Further, when a plurality of image data are included, an offset or the like also corresponds. Even when these parameters are included in the packet header, they can be handled in the same manner as in the present invention. In the case of the present embodiment, in the packet format of FIG. 4, the DC component parameter may be transmitted as thumbnailData 3018 and the information regarding the offset may be transmitted as ImageDataOffset 3013.
[0227]
As described above, in this embodiment, the image ring interface 4 transmits a data packet to the image ring interface 2 and then transmits a footer including the same information as the header of the transmitted data packet. The header information is updated based on the received footer.
[0228]
Therefore, even if the information included in the header includes information that has not been determined until the compression of the packet image data is completed, the header can be transmitted first, and the packet image data can also be transmitted sequentially. Thereby, it is not necessary to wait for the transmission of the header until the compression of the packet image data is completed, and the necessity of a large buffer for temporarily holding the compressed packet image data can be eliminated.
[0229]
Further, it is not necessary to wait for the header transmission until the encoding of the data packet is completed, and the parallel processing of the compression processing in the tile compression unit and the storage control to the RAM by the image ring interface 2 can be performed. Can be made more efficient and faster.
[0230]
(Other embodiments)
In the above embodiment, the case where the present invention is applied to a digital multi-function peripheral has been described. However, an apparatus to which the present invention can be applied is not limited thereto. For example, the controller unit 2000 may be configured as an external controller of a digital multifunction peripheral.
[0231]
In the first embodiment, a controller having two image processing units, a controller having three image processing units in the second embodiment, and a controller having one image processing unit in the third embodiment are taken as examples. The present invention has been described. However, the number of image processing units is not limited, and it goes without saying that the present invention can be applied even when there are three or more image processing units.
[0232]
In the first and second embodiments, the present invention has been described by taking copy processing as an example. However, processing to which the present invention can be applied is not limited to this. For example, it can be applied to other image input processes such as electronic filing that stores image data read by a scanner in an external storage device, and other image output processes such as FAX output that outputs facsimile data input via a public line to a printer. It is. At this time, the image input process can be realized by the same process as in FIG. 8, or FIG. 14 and FIG. 15, and the image output process can be realized by the same process as in FIG. 9 or FIG.
[0233]
In the third embodiment, the footer transmission according to the present invention is described in the controller shown in FIG. 17, but the present invention is not limited to this. For example, a transmission-side digital multifunction device having the function of the image processing unit 1 and a reception-side digital multifunction device having the function of the system control unit may be provided, and data packets may be transferred via a network or the like.
[0234]
【The invention's effect】
As described above, according to the present invention, the first image processing means connected to the image input apparatus, the second image processing means for performing predetermined image processing on the input image packet data, and the image output apparatus The third image processing means connected to the storage device and the control means connected to the storage device are connected in a ring shape, and data transfer between each means is performed in one direction, so that components for bus control etc. Without increasing the number of points, a decrease in processing speed due to bus contention can be reduced.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating a digital multi-function peripheral according to a first embodiment.
FIG. 2 is a detailed overall configuration diagram for describing internal configurations of a system control unit 2150 and an image processing unit 1 (2149) in the first embodiment.
FIG. 3 is a configuration diagram of an entire network system including a digital multi-function peripheral according to the first embodiment.
FIG. 4 is a diagram for explaining a data packet used in the controller 2000;
FIG. 5 is a diagram for explaining a packet table used in the controller 2000;
6 is a diagram for explaining a command packet used in a controller 2000. FIG.
7 is a diagram illustrating an interrupt packet used in the controller 2000. FIG.
FIG. 8 is a diagram illustrating a scanning operation when a copy job instruction is issued in the digital multi-function peripheral according to the first embodiment.
FIG. 9 is a diagram illustrating a printing operation when a copy job instruction is issued in the digital multi-function peripheral according to the first embodiment.
FIG. 10 is a diagram illustrating a digital multi-function peripheral according to a second embodiment.
FIG. 11 is a diagram showing a detailed overall configuration for explaining an internal configuration of an image processing unit 1 in a second embodiment.
FIG. 12 is a diagram showing a detailed overall configuration for explaining an internal configuration of an image processing unit 2 in the second embodiment.
FIG. 13 is a diagram showing a detailed overall configuration for explaining an internal configuration of an image processing unit 3 according to the second embodiment.
FIG. 14 is a diagram illustrating a scanning operation when a copy job instruction is issued in the digital multifunction peripheral according to the second embodiment.
FIG. 15 is a diagram illustrating a scanning operation when a copy job instruction is issued in the digital multi-function peripheral according to the second embodiment.
FIG. 16 is a diagram illustrating a printing operation when a copy job instruction is issued in the digital multifunction peripheral according to the second embodiment.
FIG. 17 is a detailed overall configuration diagram for describing internal configurations of a system control unit 2150 and an image processing unit 1 (2149) according to a third embodiment;
FIG. 18 is a diagram illustrating tile image data according to the third embodiment.
FIG. 19 is a diagram in which blocks related to processing in the present invention are extracted from the system shown in FIG. 17;
FIG. 20 is a block diagram of the inside of a tile compression unit.
FIG. 21 is a diagram illustrating a signal waveform when a data packet is transmitted.
FIG. 22 is a diagram illustrating a signal waveform when a data packet is transmitted without being compressed.
[Explanation of symbols]
2000 controller
2001 CPU
2008 Image ring
2070 scanner
2095 Printer
2101 Image Ring Interface 3
2102 Image ring interface 4
2147 Image Ring Interface 1
2148 Image Ring Interface 2
2149 Image processing unit 1
2150 System control unit
2151 Image processing unit 2
2152 Image processing unit 3
2103 Tile stretcher
2106 Tile compression unit

Claims

An image output control apparatus which performs input and output of images data,
A first image processing unit connected to the image input device and outputting the image data input from the image input device as a plurality of image packet data;
Second image processing means for performing predetermined image processing on the input image packet data and outputting the image packet data subjected to the predetermined image processing;
A third image processing unit connected to the image output device and outputting image data generated from a plurality of input image packet data to the image output device;
Control means connected to the storage device for controlling the storage processing of the input image packet data in the storage device and the output processing from the storage device ;
Before SL first image processing means, said second image processing means, said third images processing means, and between said control means and connected in a ring shape, row data transfer to a single direction between the means and a arm over data transfer means,
The data transfer means transfers the image packet data to an image processing means corresponding to identification information given to the image packet data;
The image input / output control apparatus, wherein each of the image processing means executes processing based on the image packet data when identification information corresponding to the self means is added to the input image packet data.

2. The image input / output according to claim 1, wherein the control unit performs processing setting in each of the image processing units via the data transfer unit, and each of the image processing units performs processing based on the processing setting. Control device.

Wherein, said the command data including processing information for processing set in each image processing unit, the identification information for identifying whether to process settings which image processing means of the respective image processing unit raw form a command packet data-added,
The data transfer means transfers the command packet data to an image processing means corresponding to the identification information added to the command packet data;
The image processing means corresponding to the identification information, the image output control apparatus according to claim 2, characterized in that performing the image processing based on the processing information included in the transferred command packet data.

The image input / output device according to claim 1, wherein the predetermined image processing is resolution conversion processing.

The image input / output control apparatus according to claim 1, further comprising the image input apparatus, the image output apparatus, and the storage apparatus.