[go: up one dir, main page]

JP3853263B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP3853263B2
JP3853263B2 JP2002198205A JP2002198205A JP3853263B2 JP 3853263 B2 JP3853263 B2 JP 3853263B2 JP 2002198205 A JP2002198205 A JP 2002198205A JP 2002198205 A JP2002198205 A JP 2002198205A JP 3853263 B2 JP3853263 B2 JP 3853263B2
Authority
JP
Japan
Prior art keywords
electrode
semiconductor chip
connection electrode
semiconductor device
metal base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002198205A
Other languages
English (en)
Other versions
JP2004040008A (ja
Inventor
太 細谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2002198205A priority Critical patent/JP3853263B2/ja
Priority to US10/613,903 priority patent/US6879033B2/en
Publication of JP2004040008A publication Critical patent/JP2004040008A/ja
Priority to US10/833,610 priority patent/US6882040B2/en
Priority to US10/833,821 priority patent/US6853066B2/en
Priority to US10/946,733 priority patent/US7242085B2/en
Application granted granted Critical
Publication of JP3853263B2 publication Critical patent/JP3853263B2/ja
Priority to US11/801,702 priority patent/US20070210440A1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for individual devices of subclass H10D
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05555—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06151—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73151—Location prior to the connecting process on different surfaces
    • H01L2224/73153—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置のパッケージに関し、特にチップサイズで放熱性に優れたパッケージ構造の半導体装置に関するものである。
【０００２】
【従来の技術】
近年における半導体装置を実装した電子回路の高集積化の要求により、個々の半導体装置のパッケージをより小型化することが要求されている。このようにパッケージの小型化を図った半導体装置としてチップサイズパッケージ（ＣＳＰ）が提案されている。図１２は米国特許２００１／００４８１１６公報に記載の半導体装置であり、半導体チップよりも若干大きな寸法の金属板を加工して皿状に形成し、この皿状の金属板（以下、メタルベースと称する）１１０の凹部１１１内に半導体チップ１０１を搭載する。半導体チップ１０１はＭＯＳトランジスタチップの例であり、半導体チップ１０１の裏面に図には現れないドレイン電極が形成されており、このドレイン電極を凹部１１１の底面に直接固着し、かつ半導体チップ１０１の周囲の凹部１１１内に樹脂１１３を充填して封止する。また、半導体チップ１０１の表面にはゲート電極１０７とソース電極１０８が形成されており、前記メタルベース１１０の表面と同一平面になるように形成されている。そして、前記メタルベース１１０の表面の周辺部１１２の複数領域をドレイン接続電極１１５として構成している。この半導体装置を図外の実装基板にフェースダウンにより実装することで、メタルベース１１０の周辺部１１２のドレイン接続電極１１５が実装基板に設けられたドレイン接続電極用のパッド部に接続され、同時にゲート電極とソース電極がそれぞれゲート電極用及びソース電極用の各パッド部に接続される。
【０００３】
ここで、前記公報には、図１３（ａ）に示すように、メタルベース１２０の両辺部１２２を残して凹部１２１を形成し、その両辺部１２２の表面をドレイン接続電極１２５として構成したもの、また、図１３（ｂ）に示すように、メタルベース１３０の両辺部ではなく片辺部１３２のみ残して凹部１３１を形成し、その上で当該片辺部１３２の長さ方向の複数箇所に全厚さにわたる溝１３３を形成し、この溝１３３によって分離された領域の表面をそれぞれドレイン接続電極１３５として構成したものも提案されている。なお、図１３（ａ）と同様な技術として、特開平８−７８６５７号公報には図示は省略するが、両辺部を残して凹部を形成し、この凹部に半導体チップを搭載し、半導体チップの表面の電極と両辺部の表面と同一面としてフェースダウンによる実装を行う技術が記載されている。
【０００４】
また、米国特許第６１３３６３４号公報には、図１２の半導体装置とほぼ同じであるが、図１４に示すような半導体装置が提案されており、ここではメタルベース１４０にはプレス加工等によって周辺部１４２を残して凹部１４１が形成され、この凹部１４１内に半導体チップ１０１が固着されている。そして、ここではメタルベース１４０の周辺部１４２の表面を半導体チップ１０１の表面に設けられた電極１０２とほぼ同一面に形成するとともに、当該周辺部１４２の表面及び半導体チップ１０１の表面の各電極１０２に半田ボール１０３を形成してフェースダウンにより実装を行うように構成されている。
【０００５】
これらの従来の半導体装置は、メタルベースが半導体チップよりも若干大きな平面寸法であり、また半導体チップの厚さにメタルベースの厚さを加えた厚さ寸法であり、しかも半導体チップに対して金属ワイヤ等をボンディングする必要がなく、さらに樹脂で封止する必要も少ないため、半導体装置の小型化、薄型化が可能になり、しかも構造が簡易であるために低価格に製造できる。また、実装した状態ではメタルベースがヒートシンクとして機能するために放熱性にも優れるという利点もある。
【０００６】
【発明が解決しようとする課題】
しかしながら、これらの半導体装置について本発明者が検討を加えたところ次のような問題が潜在していることが明らかとなった。図１２及び図１４に示したようにメタルベースの周辺部を除いて凹部を形成した半導体装置では、凹部を形成するためにはメタルベースに対してプレス加工、あるいはエッチング加工が必要であり、この加工が煩雑でかつ高精度に加工することが難しく、結果として低価格化を図る上での障害になる。この点、図１３（ａ），（ｂ）に示した半導体装置では、メタルベースの両辺部あるいは片辺部を曲げ加工、あるいは切削加工によって形成することが可能であり、しかも比較的に高精度に加工することが容易であるため、小型化、低価格化を図る上では有利である。また、熱放散を向上し、また小型で薄くても機械的な強度を向上できるという点でも有利である。
【０００７】
しかしながら、図１３（ａ）に示した半導体装置では、メタルベース１２０の両辺部１２２の表面を平坦な面として形成した上で、その全面あるいは一部をドレイン接続電極１２５として形成しているので、ドレイン接続電極１２５の面積がゲート電極１０７やソース電極１０８の面積よりも大きくなり、フェースダウンにより実装したときに、ドレイン接続電極１２５の熱容量がゲート電極やソース電極よりも大きくなる。そのため、実装基板に半田により実装する際に、ドレイン接続電極１２５での半田量をゲート電極１０７やソース電極１０８の半田量よりも多く供給する必要があり、実装基板における半田密度が均一にならず、半田の熱容量も不均一になる。したがって、半田のリフロー時にはドレイン接続電極１２５を高温にする必要があり、高温によって半導体装置の一部、特に半導チップとメタルベースの接続部に熱ダメージを与え、同時に半田量の少ないゲート電極１０７やソース電極１０８における半田による接続信頼性が低下し、ひいては実装の信頼性が低下するという問題が生じる。また、ドレイン接続電極１２５の表面とゲート電極１０７やソース電極１０８の表面がほぼ同一面であるため、実装時にフェースダウンにより実装基板に搭載した際に、ゲート電極１０７やソース電極１０８が実装基板の表面に衝突し、これら電極を含めて半導体チップ１０１に機械的ダメージが加えられるという問題もある。なお、このような問題は図１２及び図１４に示した半導体装置においてもドレイン接続電極がメタルベースの広い領域にわたって形成されているため、同様に生じることになる。
【０００８】
また、図１３（ｂ）に示した半導体装置においても、ドレイン接続電極１３５の面積がゲート電極やソース電極の面積よりも大きくされているために、同様な熱容量の違いによる半田量の違い、並びにこれに伴う半導体チップに対する熱ダメージの問題や半田による接続信頼性の問題が生じる。この場合、ドレイン接続電極１３５の面積を小さくすれば、実装時における個々のドレイン接続電極１３５の熱容量を小さくすることができ、前述した問題を解消する上では有効になるが、ドレイン接続電極１３５は切削加工によって形成した溝１３３によって複数の領域に分割しており、特にドレイン接続電極１３５を分離するためにメタルベース１３０の全厚さにわたって溝１３３を形成しているため、個々のドレイン接続電極１３５はメタルベース１３０に対して片持ち片構造となり、当該ドレイン接続電極１３５の機械的な強度が低下し、実装基板に実装したときにおけるメタルベースの支持強度が低下する要因となり、この面から実装の信頼性が低下するという問題がある。また、この半導体装置においても、ドレイン接続電極１３５とゲート電極１０７及びソース電極１０８の表面が同一高さとなっているため、実装時における半導体チップへの機械的ダメージという問題もある。
【０００９】
本発明の目的は、特に実装時における半田付けを良好なものとし、実装の信頼性を改善した半導体装置を提供するものである。
【００１０】
【課題を解決するための手段】
本発明は、矩形の金属板からなる底辺部と、少なくとも一部に形成された凸部からなる接続電極とを備えるメタルベースと、メタルベースの底辺部に搭載された半導体チップとで構成され、半導体チップの表面に形成された電極と前記接続電極を利用して表面実装を行う半導体装置において、メタルベースは底辺部の両側を曲げ起こした両辺部を備え、これら両辺部の上端部を接続電極として構成し、接続電極の表面高さは半導体チップの電極の表面高さよりも高くされていることを特徴とする。
【００１１】
ここで、接続電極の面積は半導体チップの電極の面積よりも小さい面積とする。また、接続電極は前記両辺部の長さ方向及びこれと直交する方向の少なくとも一方について対称となるように配置されていることを特徴とする。
【００１２】
また、底辺部と両辺部との境界に沿って、金属板の表面に浅い細溝が形成されている。また、接続電極は、両辺部に残された上縁部を両外側に向けて曲げ形成した構成とする。
【００１３】
さらに、半導体チップの電極又は接続電極の少なくとも一方に半田ボールが形成される。
【００１４】
特に、半導体チップの電極に半田ボールが形成され、接続電極の表面高さは半田ボールの表面高さよりも所要寸法だけ高くされる。
【００１５】
本発明の半導体装置は例えば、半導体チップがＭＯＳトランジスタのトランジスタチップであり、半導体チップの裏面にドレイン電極が形成されて底辺部に直接接触した状態で搭載されて接続電極がドレイン接続電極として構成され、半導体チップの表面にはゲート電極及びソース電極がそれぞれ形成された構成で実現される。
【００１６】
本発明によれば、図１３（ａ），（ｂ）に示した半導体装置と同様に、放熱性、小型化、低価格化を図り、かつ機械的な強度を高めるという利点が得られることはもとより、接続電極の表面の高さが半導体チップの電極よりも高い位置とされているので、フェースダウンにより実装基板に実装する際に半導体チップの電極に過大な衝撃や当接力が加わることが防止され、半導体チップに機械的ダメージを与えることがない。また、半導体チップの電極と実装基板のパッド部との間に適度な間隙を確保することで、この部分に供給された半田が押し潰されて外周部に漏れ出でて隣接するパッド部を短絡する等の不具合を防止する。さらに、半導体チップの電極とパッド部との間に介在される半田が適度な厚みをもって機械的ストレスに対する接続信頼性を向上する。これにより、半田付けの信頼性が高くなる。
【００１７】
また、本発明の他の半導体装置によれば、接続電極はメタルベースの底辺部の両側を曲げ起こした両辺部の上縁部を選択的に切り欠いて形成されているので、接続電極の長さを短くして接続電極の面積を半導体チップの電極の面積よりも小さくし、かつ熱容量を小さくできる一方で、下縁部において連続した状態にある両辺部によって接続電極の機械的強度を高めることかでき、実装基板に対する半田付けの信頼性を高めることができる。特に、実装基板に形成するパッド部を均一寸法で形成した場合でも接続電極及び半導体チップの電極をそれぞれ好適に半田付けすることができる。さらに、接続電極は両辺部の長さ方向及びこれと直交する方向の少なくとも一方について対称に配置することで、実装時に接続電極を実装基板に対して安定な状態で載置して半田付けを行うことができ、半田付け時の熱の伝導の均一化や当接力を各接続電極に均一に分散させて、接続の信頼性を高めることができる。また、底辺部と両辺部との境界に沿って、金属板の表面に浅い細溝が形成されることで、両辺部及び接続電極を高い精度で形成することが可能になる。また、接続電極は両辺部に残された上縁部を両外側に向けて曲げ形成されるので、金属板でメタルベースを形成する場合でも実装基板に対する半田付け面積を大きくとれ、低抵抗での接続が可能になる。
【００１８】
また、本発明のさらに他の半導体装置によれば、接続電極はメタルベースは底辺部の表面の一部領域において金属板の厚さが部分的に増大されて形成され、かつ接続電極は半導体チップの電極よりも小さい面積に形成されているので、半導体チップの電極における半田付けの信頼性を高めるとともに、接続電極の熱容量を小さくすることができ、実装時の半田付けにおいては半導体チップの電極との半田量をほぼ等しい量にすることができ、当該電極と接続電極のそれぞれにおいて好適な半田付けが可能になる。また、接続電極は表面側の面積が下部の面積よりも小さい断面が台形に形成されることにより、接続電極の機械的強度を高めることかでき、実装基板に対する半田付けの信頼性を高めることができる。さらに、接続電極は半導体チップの長さ方向及びこれと直交する方向の少なくとも一方について対称に配置し、あるいは電極と接続電極とが対称となる位置に配置することで、実装時に接続電極を実装基板に対して安定な状態で載置して半田付けを行うことができ、半田付け時の熱の伝導の均一化や当接力を各接続電極あるいは半導体チップの電極に均一に分散させて、接続の信頼性を高めることができる。この場合に接続電極の表面が半導体チップの電極の表面よりも高く形成されることで、実装時における半導体チップの機械的ダメージを防止することができる。
【００１９】
【発明の実施の形態】
次に、本発明の実施形態を図面を参照して説明する。図１は本発明をＭＯＳＦＥＴの半導体チップを用いた半導体装置Ｄに適用した第１の実施形態の斜視図、図２はその部分分解斜視図である。また、図３（ａ），（ｂ），（ｃ）は平面図、正面図、右側面図である。メタルベース１０は銅、洋白等の金属板で形成されており、ほぼ矩形をした板材の両辺を所要の幅寸法で９０度に曲げ起こすことで、平坦な底辺部１１と、この底辺部１１の両側に沿って垂直に起立された両辺部１２とを備えている。なお、前記底辺部１１と両辺部１２との境界に沿った表面には浅い細溝１３が形成されており、この細溝１３によって両辺部１２を高い寸法精度で曲げ加工することが可能とされている。前記両辺部１２は長さ方向に所要の間隔をおいた中央部分と両端部分を高さ寸法のほぼ１／２の深さに切り欠いた切欠溝１４を有し、これらの切欠溝１４で挟まれる両辺部１２の各２箇所に当該両辺部１２を全高さにわたって残した凸部１５を有し、これらの凸部１５をドレイン接続電極として形成している。ここで、前記ドレイン接続電極１５の長さ方向の寸法は、後述する半導体チップ１に設けられた円形をしたゲート電極７とソース電極８の直径以下の寸法、すなわち、これら電極の寸法と同じ、あるいは若干短い寸法に形成されている。
【００２０】
一方、前記底辺部１１の上面には銀ペースト等のダイボンディング材２０によって半導体チップ１がマウントされている。前記半導体チップ１は、ここでは図２に一部を破断して示すように、シリコン等の半導体ウェハを切り出したチップ２の主面にＭＯＳＦＥＴの素子３が形成されており、当該チップ２の下側の裏面の全面に金属層が形成されてドレイン電極４として形成される。また、前記チップ２の上側の表面には前記素子３を覆う絶縁層５が形成され、この絶縁層５に開口されたコンタクトホール６内に前記素子に接続する金属層が埋め込まれてゲート電極７とソース電極８がそれぞれ１個ずつ形成されている。前記ゲート電極７とソース電極８はそれぞれ円形をして前記両辺部１２の長さ方向に沿って並んで形成されており、ここでは前記ゲート電極７とソース電極８は同じ形状及び面積となるように形成されている。
【００２１】
そして、前記半導体チップ１の裏面のドレイン電極４が前記メタルベース１０の底辺部１１の上面に直接接触した状態でマウントされている。また、このマウントされた状態では、前記ゲート電極７とソース電極８の当該長さ方向の位置は前記両辺部１２に形成したドレイン接続電極１５に対応する位置とされている。さらに、図１及び図３（ｃ）に示されるように、前記半導体チップ１をメタルベース１０にマウントしたときに、当該メタルベース１０に形成した前記ドレイン接続電極１５の表面高さが前記ゲート電極７とソース電極８の表面よりも高低差ｄ＝０〜０．１ｍｍ、好ましくは０．０５ｍｍ以下、ここでは０．０３ｍｍだけ高くなるように形成されている。
【００２２】
以上の構成の半導体装置Ｄの製造方法について説明する。図４は当該製造方法を説明するための概念図である。所要の板厚の銅、洋白等の金属板を長尺にした金属帯Ｍを長さ方向に送り出しながらパンチ加工装置Ｓ１において所定の長さ間隔で順次パンチ加工を施し、１つのメタルベースに相当する長さ位置に切り欠きＭ１を形成し、各メタルベースが長さ方向に沿って細幅の連結片Ｍ２によって相互に連結され、後工程において当該連結片Ｍ２を切断することで半導体装置を個片に分離し易くする。また、このとき、図２に示したように金属帯Ｍのメタルベース１０の底片部１１と両辺部１２との境界に相当する部分に沿って表面に浅い細溝１３を形成しておく。さらに、メタルベース１０の両辺部１２に相当する部分には、長さ方向の中央及び両端に両辺部の幅寸法のほぼ１／２の幅で所要の長さをした切欠溝１４をパンチ加工する。
【００２３】
次いで、曲げ加工装置Ｓ２において前記金属帯Ｍの前記細溝１３よりも両外側の部分を９０度曲げ起こす曲げ加工を行い、前記細溝１３で挟まれた領域の底辺部１１と、その両側に曲げ起こされた両辺部１２を形成する。このとき、細溝１３によって両辺部１２の曲げが案内されるため、両辺部１２は正確な寸法に容易に曲げ加工することができる。また、図３（ｃ）の一部拡大図から判るように、曲げ部の内辺にＲ（曲面）を生じることなく曲げ加工することができるため、曲げ位置を後工程でマウントする半導体チップ１とを接近させた構成が実現できるようになり、メタルベース１０を小寸法化して半導体装置Ｄの小型化が可能になる。さらに、この場合、メタルベース１０の底辺部１１の上面に細溝１３の側面１３ａを当接するように曲げることで、位置規制を行うことができ、両辺部１２の高さ寸法を極めて高精度に管理することができる。また、後工程の実装時に両辺部１２に機械的な応力が加えられた場合でも両辺部１２を含むドレイン接続電極１５での変形を抑えることも可能になる。そして、起立された両辺部１２は、その上縁は前記パンチ加工装置Ｓ１によって形成された切欠溝１４によって長さ方向の２箇所が両辺部１２の全幅寸法に残されたドレイン接続電極１５として形成されることになる。
【００２４】
次いで、ダイボンド材供給装置Ｓ３において前記底辺部１１の表面に銀ペースト等のダイボンド材２０を塗布または印刷する。そして、マウント装置Ｓ４においてウェハＷから切り出された半導体チップ１を裏面のドレイン電極４を底辺部１１の表面に対して押圧した状態で前記底辺部１１の表面上に位置決めする。このとき、ゲート電極７及びソース電極８が底辺部１１の幅方向のほぼ中央位置で、また両辺部１２の各２個のドレイン接続電極１５と長さ方向にほぼ一致する位置となるように位置決めを行う。そして、この状態を保持しながらキュア装置Ｓ５において加熱処理を行って前記ダイボンド材２０をキュア（リフロー）し、前記半導体チップ１を底辺部１１にマウントする。このとき、半導体チップ１を押圧する力を適宜調整することで、あるいはダイボンド材２０の厚さを調整することでメタルベース１０の両辺部１２のドレイン接続電極１５の高さは半導体チップ１の表面のゲート電極７及びソース電極８の表面高さよりも寸法ｄ＝０〜０．１ｍｍ、ここでは０．０３ｍｍ程度高くなるようにする。しかる上で、各メタルベース１０を長さ方向に連結している金属帯Ｍの連結片Ｍ２を分離装置Ｓ６で切断して分離することで、図１に示した個片の半導体装置Ｄの製造が完了する。
【００２５】
この実施形態の半導体装置Ｄは、図５に示すように、前記ゲート電極７及びソース電極８、並びにドレイン接続電極１５に対応した回路パターン３２が形成されている実装基板３０に対してフェースダウンにより実装される。実装基板３０は絶縁板３１の表面に銅箔等をパターン形成して前記回路パターン３２を形成したものであり、ゲートパッド部３３、ソースパッド部３４、ドレインパッド部３５がそれぞれ形成されている。実装に際しては、例えば、前記実装基板３０の各パッド部３３，３４，３５の表面に図には現れない半田を印刷しておき、前記半導体装置の上面を実装基板３０の表面に対向させて前記各電極７，８，１５がそれぞれ対応する配線のパッド部３３，３４，３５に対向するように位置決めし、その状態で半田をリフローすることで半導体装置の各電極がそれぞれパッドに半田付けされ、実装が行われることになる。
【００２６】
以上のように、本実施形態の半導体装置Ｄは、メタルベース１０が半導体チップ１よりも若干大きな平面寸法であり、また厚さ寸法はほぼ半導体チップ１の厚さにメタルベース１０の厚さを加えた寸法であり、しかも半導体チップ１に対して金属ワイヤ等をボンディングする必要がなく、さらに樹脂で封止していないため、半導体装置の小型化、薄型化が可能になり、しかも実装した状態ではメタルベース１０がヒートシンクとして機能するため放熱性にも優れている。
【００２７】
また、本実施形態の半導体装置Ｄを実装基板３０に実装する際に、ドレイン接続電極１５の表面の高さが半導体チップ１のゲート電極７及びソース電極８よりも高い位置とされているので、フェースダウンにより半導体装置Ｄを実装基板３０上に載置する際に、ドレイン接続電極１５のみが実装基板３０に当接されるため、ゲート電極７及びソース電極８に過大な衝撃や当接力が加わることが防止され、半導体チップ１に機械的ダメージを与えることがない。また、ゲート電極７及びソース電極８と実装基板３０のパッド部３３，３４との間に適度な間隙を確保することで、この部分に供給された半田が押し潰されて外周部に漏れ出でて隣接するパッド部３３，３４や隣接するパッド３５を短絡する等の不具合を防止する。さらに、ゲート電極７及びソース電極８とパッド部３３，３４との間に介在される半田が適度な厚みをもって機械的ストレスに対する接続信頼性を向上する。これにより、半田付けの信頼性が高くなる。
【００２８】
また、この実施形態では、両辺部１２のドレイン接続電極１５は長さ方向の寸法がメタルベース１０の長さ寸法に比較して極めて短く、本実施形態ではゲート電極７及びソース電極８と同じ長さに形成されているため、ドレイン接続電極１５の面積はゲート電極７及びソース電極８の面積よりも小さくなる。これにより、ドレイン接続電極１５の熱容量を小さくすることができ、実装時の半田付けにおいては半導体チップ１のゲート電極７及びソース電極８との半田量をほぼ等しい量にすることができる。したがって、実装時にドレイン接続電極１５を半田付けする際にいたずらに高温状態にする必要がなくなり、半導体チップ１の熱ダメージを防止するとともに、半田が電極に沿って吸い上がることが防止され、当該電極７，８とドレイン接続電極１５のそれぞれにおいて好適な半田付けが可能になる。なお、各電極における半田量を均一化することで、実装基板３０における半田供給用マスク設計の容易化、主として半田ペースト印刷状態等の検査の容易化を図り、さらに実装時の熱容量の均一化によって半田溶融・固化タイミングを揃えて位置ずれを防止する上でも有効になる。また、このようにドレイン接続電極１５の長さ寸法を短くして面積を小さくする一方で、長さ方向に並ぶ２つのドレイン接続電極１５の下部領域はメタルベース１０の全長さにわたって存在している両辺部１２と一体であるため、ドレイン接続電極１５の機械的強度が低下することがない。
【００２９】
さらに、ドレイン接続電極１５は両辺部１２の長さ方向及びこれと直交する半導体チップ１の幅方向のそれぞれについて対称に配置しているので、実装時にメタルベース１０をフェースダウンにより実装基板３０の表面に載置した際に、各ドレイン接続電極１５が均等配置された状態で実装基板３０の表面に当接されるため、実装基板３０に対して半導体装置Ｄを安定な状態で載置して半田付けを行うことができ、半田付け時の熱の伝導の均一化や当接力を各接続電極に均一に分散させて、接続の信頼性を高めることができる。特に、この実施形態ではメタルベース１０の長さ方向と幅方向のそれぞれについてそれぞれ対称配置した４個のドレイン接続電極１５として構成しているので、安定性を極めて高いものにすることが可能になる。
【００３０】
さらに、本実施形態の半導体装置Ｄの製造に際しては、図４に示したように、金属帯Ｍに形成した細溝１３によって両辺部１２を曲げ加工しており、また、両辺部１２に形成するドレイン接続電極１５をパンチ加工によって形成しているため、前述したようにドレイン接続電極１５を高い寸法精度で形成することができる等、メタルベース１０の信頼性を向上することが可能になる。さらに、加工では金属帯Ｍに対してパンチ加工、曲げ加工、プレス切断加工を行うのみであるため製造が容易であり、半導体装置の低価格化を図る上で有利となる。
【００３１】
図６（ａ）は本発明の第２の実施形態の半導体装置の斜視図、図６（ｂ）はその一部の拡大断面図である。ここでは第１の実施形態と同様にＭＯＳＦＥＴとしての半導体装置に本発明を適用した例であり、第１の実施形態と等価な部分には同一符号を付してある。この実施形態では、メタルベース１０Ａのドレイン接続電極の形状を変形しており、メタルベース１０Ａの両辺部１２には長さ方向のほぼ中央位置にそれぞれ１つのドレイン接続電極１５Ａを形成している。すなわち、このドレイン接続電極１５Ａは両辺部１２の上縁の長さ方向のほぼ中央部分の高さを両辺部１２の高さ寸法よりも大きくした状態に形成して突片１６を形成し、この突片を所定の位置で外側に向けて水平になるように９０度曲げ加工したものである。そして、この突片１６の水平に曲げた部分をドレイン接続電極１５Ａとして構成する。
【００３２】
ここで、前記ドレイン接続電極１５Ａとしての前記突片１６の水平部分は正方形に形成しており、その一辺の長さ寸法は半導体チップ１の円形をしたゲート電極７及びソース電極８の内接正方形に近い寸法に形成している。さらに、この実施形態においても、前記メタルベース１０Ａの底辺部１１の表面に半導体チップ１をマウントしている。半導体チップ１は第１の実施形態と同じであり、裏面のドレイン電極４をダイボンド材によってマウントする。また、半導体チップ１の表面には円形のゲート電極７とソース電極８が配設されている。そして、半導体チップ１をマウントした状態では、前記ドレイン接続電極１５Ａの表面の高さは、半導体チップ１のゲート電極７及びソース電極８の高さよりも０〜０．１ｍｍ、好ましくは０．０３ｍｍ程度高くなるように形成されている。
【００３３】
本実施形態の半導体装置は、第１の実施形態と同様に、メタルベース１０Ａが半導体チップ１よりも若干大きな平面寸法であり、また厚さ寸法は半導体チップ１の厚さにメタルベース１０Ａの厚さを加えた程度であり、しかも半導体チップ１に対して金属ワイヤ等をボンディングする必要がなく、さらに樹脂で封止していないため、半導体装置の小型化、薄型化が可能になり、しかも実装した状態ではメタルベース１０Ａがヒートシンクとして機能するために放熱性にも優れる。
【００３４】
また、本実施形態の半導体装置を図５に示したような実装基板３０に実装する際には、両辺部１２のドレイン接続電極１５Ａは長さ方向の寸法がメタルベース１０Ａの長さ寸法に比較して極めて短い辺寸法の正方形でゲート電極７及びソース電極８の面積よりも小さい面積に形成しているため、半田をリフローする際のドレイン接続電極１５Ａの熱容量を小さくでき、当該ドレイン接続電極１５Ａでの半田付けを容易に行うことが可能になる。また、ドレイン接続電極１５Ａの１辺の寸法は、ゲート電極７及びソース電極８の円形内に含まれる寸法であるため、仮に実装基板３０に形成するドレイン接続電極用のパッド部３５をゲート電極用及びソース電極用のパッド部３３，３４と同じ寸法に形成した場合でも、ドレイン接続電極１５がパッド部３５からはみ出ることは少ない。また、このようにドレイン接続電極１５Ａの面積をゲート電極７及びソース電極８よりも小さくする一方で、ドレイン接続電極１５Ａの下部領域はメタルベース１０Ａの全長さにわたって存在している両辺部１２と一体であるため、ドレイン接続電極１５Ａの機械的強度を高めることかできる。さらに、ドレイン接続電極１５Ａの表面はゲート電極７及びソース電極８よりも高い位置にあるため、実装時における半導体チップ１への機械的ダメージを防止し、かつゲート電極７及びソース電極８の半田付けを好適に行うことができ、半田付けの信頼性が高くなる。なお、この実施形態では、第１の実施形態と同様に金属板を加工したのにもかかわらずドレイン接続電極１５Ａの面積を第１の実施形態よりも大きくできるためドレイン接続電極１５Ａの熱容量を低減する上では不利であるが、実装基板３０のパッド部３５に対する接触面積が大きくなるため、ドレイン接続抵抗を低減する上で有利になる。これにより、従来の半導体装置に比較して、ドレイン接続電極における実装の信頼性を格段に高めることが可能になる。
【００３５】
図７（ａ）は前記第２の実施形態の変形例に相当する第１の参考例の斜視図、図７（ｂ）はその一部の拡大断面図である。前記第２の実施形態のメタルベースは曲げ加工によって形成されているが、ここではメタルベース１０Ｂはエッチングあるいは鍛造によって形成される。すなわち、半導体チップ１よりも幅寸法が幾分大きな矩形のメタルベース１０Ｂの底辺部１１Ｂの表面の両側にそれぞれ矩形のメサ状の凸部１７が一体に形成されており、この凸部がドレイン接続電極１５Ｂとして構成されている。前記ドレイン接続電極１５Ｂは第２の実施形態のドレイン接続電極と同様に底辺部１１Ｂの長さ方向のほぼ中間位置に形成されている。また、第２の実施形態のドレイン接続電極１５Ａとほぼ同じ面積に形成されているが、その厚さ方向の断面は表面よりも下側の面積が幾分大きな台形となるように形成されている。さらに、半導体チップ１をマウントした状態では、前記ドレイン接続電極１５Ｂの表面の高さは、半導体チップ１のゲート電極７及びソース電極８の高さよりも０〜０．１ｍｍ、好ましくは０．０３ｍｍ程度高くなるように形成されている。
【００３６】
本実施形態の半導体装置は、第１及び第２の実施形態と同様な厚さ寸法であり、半導体装置の薄型化は可能になる。また、メタルベース１０Ｂの底辺部１１Ｂの面積も第１及び第２の実施形態とほぼ同じと言えるものであり小型化を達成することも可能である。さらに、メタルベース１０Ｂがヒートシンクとして機能するため、放熱性を確保することも可能である。
【００３７】
また、本参考例の半導体装置を実装基板に実装する際には、第１及び第２の実施形態と同様に行うことができる。ただし、ドレイン接続電極１５Ｂはメタルベース１０Ｂの底辺部１１Ｂと一体であるため、ゲート電極７及びソース電極８に比較して熱容量は大きくなるが、当該ドレイン接続電極１５Ｂはゲート電極７及びソース電極８よりも面積が小さく、また台形断面をしているので熱容量を低減し、半田量がいたずらに増大することがなく、ゲート電極７及びソース電極８との半田の均一化を図り、半田接続の信頼性が向上する。さらに、ドレイン接続電極１５Ｂの表面はゲート電極７及びソース電極８よりも高い位置にあるため、実装時における半導体チップ１への機械的なダメージを防止し、かつゲート電極７とソース電極８での半田付けの信頼性を高めることができる。さらに、ドレイン接続電極１５Ｂは台形断面をして下部の周辺においてメタルベース１０Ｂの底辺部１１Ｂと一体であるため、十分な機械的な強度が得られ、この面からも実装の信頼性が向上できる。
【００３８】
ここで、前記第１及び第２の実施形態、並びに第１の参考例では、ゲート電極及びソース電極、さらにドレイン接続電極に半田ボール等を形成し、この半田ボールを利用して実装基板への実装を行うようにすることも可能である。半田ボールを利用すると、パッド状の電極よりも実装が容易になり、実装不良が低減するという利点がある。また、半田ボールの高さ分実装基板面との距離がとれるため、実装時のフラックス成分が半導体チップの表面に付着し難くなり、腐食による信頼性劣化が生じるのを防止するという利点もある。例えば、図８は前記第１の実施形態の半導体装置Ｄに適用した例であり、メタルベース１０の両辺部１２Ａの高さ寸法を長くしてドレイン接続電極１５がゲート電極７及びソース電極８の表面よりもほぼ半田ボール２１の高さ寸法に近い寸法だけ高くした上で、ゲート電極７とソース電極８に半田ボール２１を形成し、ドレイン電極１５の高さが半田ボール２１の高さよりも０．０３ｍｍ程度高くなるように形成している。この半田ボール２１とドレイン接続電極１５とを利用して実装基板への実装を行うことで、前記した半田ボールによる有利な実装が可能になる。また、図９（ａ）は半田ボールを前記第２の実施形態に適用した例であり、図９（ｂ）は前記第１の参考例に適用した例であり、各電極７，８，１５Ａ，１５Ｂ上に半田ボール２１を形成し、この半田ボール２１を利用して実装基板に対して加熱圧着による実装を行っている。なお、これら第１及び第２の実施形態の場合にはドレイン接続電極に形成した半田ボール２１の表面の高さをゲート電極及びソース電極に形成した半田ボール２１の表面の高さよりも高くする。
【００３９】
また、半田ボールを利用することで、例えば、図１０（ａ）に示すように、第３の実施形態のメタルベース１０Ｂに厚さ寸法の大きな半導体チップ１Ａをマウントしたときにゲート電極７及びソース電極８とドレイン接続電極１５Ｂの表面高さに大きな差が生じたような場合には、低い側の電極、ここではドレイン接続電極１５Ｂにのみ当該表面高さの差に相当する径寸法の半田ボール２１を形成することで、実装基板に対するフェースダウンによる実装が可能になる。逆に、図１０（ｂ）に示すように、ドレイン接続電極１５Ｂ’の高さが半導体チップ１の厚さよりも大きいときには、半導体チップ１のゲート電極７及びソース電極８に当該高さの差に相当する径寸法の半田ボール２１を形成する。この場合には、電極の表面高さと半田ボールの表面高さに差を設けるようにする。なお、半田ボール２１を搭載する場合には、図４に示した工程において、マウント装置Ｓ４の後工程位置に半田ボール搭載装置Ｓ７を配設しておき、半導体チップ１をメタルベース１０にマウントした後、前記半田ボール搭載装置Ｓ７において所定電極上に半田ボール２１を乗せ、半導体チップと同時にキュア装置Ｓ５においてリフローすることで各電極上に搭載することができる。
【００４０】
図１１（ａ）は本発明の第２の参考例の半導体装置の斜視図、図１１（ｂ）はその一部の拡大断面図である。ここでも第１の実施形態と同様にＭＯＳＦＥＴとしての半導体装置に本発明を適用した例である。この参考例では、メタルベース１０Ｃは半導体チップ１のほぼ２倍の面積をもつ矩形の金属板で形成されており、当該メタルベース１０Ｃの底辺部１１Ｃの表面の一側寄りの領域に半導体チップ１がマウントされている。また、前記底辺部１１Ｃの他側寄りの領域に２つのドレイン接続電極１５Ｃが一体に形成されている。前記半導体チップ１は第１の実施形態の半導体チップと同じであり、半導体チップ１の裏面のドレイン電極４をメタルベース１０Ｃの底辺部１１Ｃの表面にダイボンド材によってマウントしている。また、表面には円形のゲート電極７とソース電極８が配設されている。
【００４１】
前記２つのドレイン接続電極１５Ｃは、前記メタルベース１０Ｃの底辺部１１Ｃの他側寄りの領域にそれぞれ円形をしたメサ状に形成されている。すなわち、各ドレイン接続電極１５Ｃは、メタルベース１０Ｃの底辺部１１Ｃを構成する金属板をエッチングあるいは鍛造して形成されており、前記ゲート電極７及びソース電極８よりも若干小さい径寸法をした円形メサ状に形成され、さらに、各ドレイン接続電極１５Ａは板厚方向の断面形状が台形となるように、表面よりも下側領域の径寸法が若干大きくなるように形成されている。また、図１１（ｃ）に示すように、両ドレイン接続電極１５Ａは近接している底辺部１１Ｃの他側辺及び両端辺に対してそれぞれの距離が等しくなるように互いに対称となる位置に配置されている。そして、前記底辺部１１Ｃの一側寄りの領域に前記半導体チップ１をマウントしたときに、ゲート電極７及びソース電極８と２つのドレイン接続電極１５Ｃの各中心がメタルベース１０Ｃよりも一回り小さい同心の正方形に位置されるように、これら２つのドレイン接続電極１５Ｃ、ゲート電極７及びソース電極８が対称に配置されている。なお、この実施形態の場合には、ドレイン接続電極１５Ｃと、ゲート電極７及びソース電極８の表面高さは等しくなるように、すなわち両表面の差が０ｍｍとなるように構成する。
【００４２】
本参考例の半導体装置は、第１及び第２の実施形態並びに第１の参考例とほぼ同様な厚さ寸法に形成でき、半導体装置の薄型化は可能になる。その一方で、第１及び第２の実施形態並びに第１の参考例と比較すると、メタルベース１０Ｃの面積は半導体チップ１のほぼ２倍であるため、小型化の点では若干不利になるが、実装した状態ではヒートシンクとして機能するメタルベース１０Ｃの面積を大きいため放熱性を高めることが可能になる。
【００４３】
また、本参考例の半導体装置を実装基板に実装する際には、２つのドレイン接続電極１５Ｃは半導体チップ１のゲート電極７及びソース電極８と同じ円形をしているため、各電極での半田付けをほぼ同じ条件で行うことができる。ただし、ドレイン接続電極１５Ｃはメタルベース１０Ｃと一体であるため、ゲート電極７及びソース電極８に比較して熱容量は大きくなるが、当該ドレイン接続電極１５Ｃはゲート電極７及びソース電極８よりも若干小径をして面積が小さく、また台形断面をしているため、前記各実施形態と同様に、実装時において各電極における半田量を均一化を図り、かついたずらに高温状態にすることもなく、ドレイン接続電極１５Ｃにおける半田付けの信頼性、及びゲート電極７及びソース電極８における半田付けの信頼性が向上される。
【００４４】
さらに、２つのドレイン接続電極１５Ｃはメタルベース１０Ｃの各辺から等距離に配置されているため、両ドレイン接続電極１５Ｃの熱容量を等しくでき、また個々のドレイン接続電極１５Ｃにおいては円周方向の熱容量のバランスを均等に近いものにでき、ドレイン接続電極１５Ｃにおける半田のリフローの均一性を高める上で有効となる。また、各ドレイン接続電極１５Ｃはメタルベース１０Ｃの辺よりも内側の領域に存在しているため、実装時に半田がメタルベース１０Ｃの側面に沿って吸い上げられるようなこともない。さらに、ドレイン接続電極１５Ｃとゲート電極７及びソース電極８が対称な位置に配置されているため、実装時におけるメタルベース１０Ｃの安定性を高め、かつ各電極における半田付けの条件を均等化することができ、前述した各電極での半田付けの信頼性を高める上で有利になる。なお、この際にドレイン接続電極１５Ｃとゲート電極７及びソース電極８の表面高さが等しいため、半導体装置を安定した状態で実装基板上に載置して半田付けを行うことができることは言うまでもない。さらに、両ドレイン接続電極１５Ｃは下部においてメタルベース１０Ｃと一体であるため、十分な機械的な強度が得られ、この面からも実装の信頼性が向上できる。
【００４５】
ここで、図示は省略するが、第２の参考例においても、ドレイン接続電極１５Ｃ、ゲート電極７及びソース電極８に半田ボールを形成するようにしてもよい。また、第１の参考例及び第２の参考例では、ドレイン接続電極の断面形状を台形にしているが、角柱状あるいは円柱状に形成してもよい。ただし、下部領域においてメタルベースと一体に形成されており、かつメタルベースとの間に溝等が形成されておらず連続した状態に構成されていることは必要である。さらに、第２の参考例では、ドレイン接続電極及び半導体チップの各電極は必ずしも正方形の配置とすることはなく、枡目状の配置とするだけでも同等の作用効果を得ることが可能である。
【００４６】
なお、前記第１及び第２の実施形態ではドレイン接続電極を半導体チップのゲート電極及びソース電極よりも所要寸法だけ高くした例を示しているが、このような本発明の特徴は従来技術で述べた公知の構成の半導体装置についても同様に適用して半導体チップの機械的ダメージの防止、及びドレイン接続電極及び半導体チップの電極のそれぞれにおける半田付けの信頼性を向上する効果が得られるものである。また、第１及び第２の参考例においては、メタルベースをエッチングにより形成する場合には曲げ加工の場合に比較して製造工程の点で不利になるが、この場合でも単純な形状をしたドレイン接続電極を残すように金属板を厚さ方向にエッチングするのみであるため、比較的容易に実現することが可能である。もちろん、鍛造による形成であれば曲げ加工と同程度に容易に製造することが可能になる。
【００４７】
以上の各実施形態では、本発明をＭＯＳＦＥＴに適用した例を示しているが、バイポーラトランジスタ、ダイオード、あるいはＩＣ等の他の半導体チップを搭載する半導体装置についても本発明を同様に適用することが可能である。
【００４８】
【発明の効果】
以上説明したように本発明は、メタルベースの底辺部の両側を曲げ起こした両辺部の上縁部で接続電極を構成し、接続電極の表面の高さが半導体チップのゲート電極及びソース電極よりも高い位置とされているので、実装時にフェースダウンにより実装基板に表面実装する際に半導体チップに対する機械的ダメージを防止するとともに、半導体チップの電極と実装基板との間に構成される微小な間隔によって当該電極の半田付けの信頼性を高めることができる。
【００４９】
また、本発明は、メタルベースの底辺部の両側を曲げ起こした両辺部の上縁部を選択的に切り欠いて接続電極が形成されているので、接続電極の長さを短くして接続電極の面積を半導体チップの電極の面積よりも小さくし、接続電極における熱容量を低減し、電極を含めた半田量の均一化を図り、半導体チップに熱ダメージを与えることなく半田付けの信頼性を高めることができる。また、接続電極は下部においてメタルベースと一体であり、機械的な強度を確保することができる。さらに、接続電極を対称配置することで、実装時にメタルベースを安定した状態で実装基板上に載置して半田付けを行うことができ、半田付けの信頼性を向上することができる。
【００５０】
また、本発明は、接続電極は両辺部に残された上縁部を半導体チップの電極の面積よりも小さい面積で両外側に向けて曲げ形成されるので、金属板を加工したのにもかかわらず実装基板に対する半田付け面積を大きくとれ、低抵抗での接続が可能になる。
【００５１】
さらに、本発明は、接続電極はメタルベースは底辺部の表面の一部領域において金属板の厚さを部分的に増大させ、かつ接続電極は半導体チップの電極よりも小さい面積に形成されているので、接続電極の熱容量を小さくして実装時における半田量の均一化を図ることができ、また、接続電極は表面側の面積が下部の面積よりも小さい断面が台形に形成されることにより、接続電極の機械的強度を高めることかでき、実装基板に対する半田付けの信頼性を高めることができる。また、接続電極の表面を半導体チップの電極の表面よりも高くすれば、実装時における半導体チップの機械的なダメージを防止し、かつ半導体チップの電極における半田付けの信頼性を高めることもできる。
【図面の簡単な説明】
【図１】 本発明の第１の実施形態の半導体装置の斜視図である。
【図２】 図１の半導体装置の一部を破断した分解斜視図である。
【図３】 図１の半導体装置の平面図、正面図、右側面図である。
【図４】 図１の半導体装置の製造方法を説明するための概念図である。
【図５】 図１の半導体装置の実装構造を説明するための斜視図である。
【図６】 本発明の第２の実施形態の半導体装置の斜視図と一部の拡大断面図である。
【図７】 第１の参考例の半導体装置の斜視図と一部の拡大断面図である。
【図８】 本発明の第１の実施形態の変形例の半導体装置の斜視図である。
【図９】 本発明の第２の実施形態と第１の参考例の各変形例の半導体装置の斜視図である。
【図１０】 第１の参考例のさらなる変形例の半導体装置の斜視図である。
【図１１】 第２の参考例の半導体装置の斜視図と一部の拡大断面図及び各電極の配置を示す平面図である。
【図１２】 従来の半導体装置の一例の斜視図である。
【図１３】 従来の半導体装置の他の例の斜視図である。
【図１４】 従来の半導体装置のさらに他の例の斜視図である。

Claims (8)

  1. 矩形の金属板からなる底辺部と、少なくとも一部に形成された凸部からなる接続電極とを備えるメタルベースと、前記メタルベースの底辺部に搭載された半導体チップとで構成され、前記半導体チップの表面に形成された電極と、前記接続電極を利用して表面実装を行う半導体装置において、前記メタルベースは、前記底辺部の両側を曲げ起こした両辺部を備え、これら両辺部の上端部を前記接続電極として構成し、前記接続電極の表面高さは、前記半導体チップの電極の表面高さよりも高くされていることを特徴とする半導体装置。
  2. 前記接続電極の面積は前記半導体チップの電極の面積よりも小さい面積であることを特徴とする請求項１に記載の半導体装置。
  3. 前記接続電極は前記両辺部の長さ方向及びこれと直交する方向の少なくとも一方について対称となるように配置されていることを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記底辺部と前記両辺部との境界に沿って、前記金属板の表面に浅い細溝が形成されていることを特徴とする請求項１ないし３のいずれかに記載の半導体装置。
  5. 前記接続電極は、前記両辺部に残された前記上縁部を両外側に向けて曲げ形成した構成であることを特徴とする請求項１ないし４のいずれかに記載の半導体装置。
  6. 前記半導体チップの電極又は前記接続電極の少なくとも一方に半田ボールが形成されていることを特徴とする請求項１ないし５のいずれかに記載の半導体装置。
  7. 前記半導体チップの電極に半田ボールが形成され、前記接続電極の表面高さは前記半田ボールの表面高さよりも高くされていることを特徴とする請求項１ないし５のいずれかに記載の半導体装置。
  8. 前記半導体チップはＭＯＳトランジスタのトランジスタチップであり、半導体チップの裏面にドレイン電極が形成されて前記底辺部に直接接触した状態で搭載されて前記接続電極がドレイン接続電極として構成され、前記半導体チップの表面にはゲート電極及びソース電極がそれぞれ形成されていることを特徴とする請求項１ないし７のいずれかに記載の半導体装置。
JP2002198205A 2002-07-08 2002-07-08 半導体装置 Expired - Fee Related JP3853263B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2002198205A JP3853263B2 (ja) 2002-07-08 2002-07-08 半導体装置
US10/613,903 US6879033B2 (en) 2002-07-08 2003-07-03 Semiconductor device
US10/833,610 US6882040B2 (en) 2002-07-08 2004-04-28 Semiconductor device
US10/833,821 US6853066B2 (en) 2002-07-08 2004-04-28 Semiconductor device
US10/946,733 US7242085B2 (en) 2002-07-08 2004-09-22 Semiconductor device including a semiconductor chip mounted on a metal base
US11/801,702 US20070210440A1 (en) 2002-07-08 2007-05-10 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002198205A JP3853263B2 (ja) 2002-07-08 2002-07-08 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006111476A Division JP2006196927A (ja) 2006-04-14 2006-04-14 半導体装置

Publications (2)

Publication Number Publication Date
JP2004040008A JP2004040008A (ja) 2004-02-05
JP3853263B2 true JP3853263B2 (ja) 2006-12-06

Family

ID=31184260

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002198205A Expired - Fee Related JP3853263B2 (ja) 2002-07-08 2002-07-08 半導体装置

Country Status (2)

Country Link
US (5) US6879033B2 (ja)
JP (1) JP3853263B2 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3853263B2 (ja) * 2002-07-08 2006-12-06 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP4310086B2 (ja) * 2002-08-01 2009-08-05 株式会社日立製作所 エンジン用電子機器
TW565009U (en) * 2003-01-20 2003-12-01 Benq Corp Electronic module having ball grid array
JP4401253B2 (ja) 2004-06-30 2010-01-20 Ｎｅｃエレクトロニクス株式会社 電子部品用パッケージ及びそれを用いた半導体装置
US7235877B2 (en) * 2004-09-23 2007-06-26 International Rectifier Corporation Redistributed solder pads using etched lead frame
JP3110158U (ja) * 2005-02-02 2005-06-16 船井電機株式会社 半導体レーザー用ホルダ
US7402462B2 (en) * 2005-07-12 2008-07-22 Fairchild Semiconductor Corporation Folded frame carrier for MOSFET BGA
DE102005034485B4 (de) * 2005-07-20 2013-08-29 Infineon Technologies Ag Verbindungselement für ein Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterleistungsbauelements
US7514769B1 (en) * 2005-08-13 2009-04-07 National Semiconductor Corporation Micro surface mount die package and method
US8018056B2 (en) 2005-12-21 2011-09-13 International Rectifier Corporation Package for high power density devices
JP5141076B2 (ja) * 2006-06-05 2013-02-13 株式会社デンソー 半導体装置
DE102007007142B4 (de) * 2007-02-09 2008-11-13 Infineon Technologies Ag Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung
JP2008198716A (ja) * 2007-02-09 2008-08-28 Eudyna Devices Inc 光半導体装置
JP2009009957A (ja) 2007-06-26 2009-01-15 Nec Electronics Corp 半導体装置
US7825345B1 (en) 2008-08-26 2010-11-02 Kano Yoshio W Reversely mounted tactile switch assembly and printed circuit board therewith
US8710665B2 (en) 2008-10-06 2014-04-29 Infineon Technologies Ag Electronic component, a semiconductor wafer and a method for producing an electronic component
JP2010161265A (ja) * 2009-01-09 2010-07-22 Denso Corp 電子装置
AU2009357245B2 (en) * 2009-12-22 2015-01-22 Abb As Wireless sensor device and method for wirelessly communicating a sensed physical parameter
TWI445103B (zh) * 2010-08-19 2014-07-11 Cyntec Co Ltd 電子封裝結構及其封裝方法
WO2014080486A1 (ja) * 2012-11-22 2014-05-30 三菱電機株式会社 車両用交流電動発電機
JP6287341B2 (ja) * 2014-03-03 2018-03-07 セイコーエプソン株式会社 液体吐出装置および液体吐出装置の制御方法
JP2021002581A (ja) * 2019-06-21 2021-01-07 株式会社村田製作所 半導体装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US48116A (en) * 1865-06-06 Improvement in window-blinds
US3412788A (en) * 1966-03-11 1968-11-26 Mallory & Co Inc P R Semiconductor device package
US5311402A (en) * 1992-02-14 1994-05-10 Nec Corporation Semiconductor device package having locating mechanism for properly positioning semiconductor device within package
US5371404A (en) * 1993-02-04 1994-12-06 Motorola, Inc. Thermally conductive integrated circuit package with radio frequency shielding
US5699610A (en) * 1994-04-22 1997-12-23 Nec Corporation Process for connecting electronic devices
WO1998044531A1 (fr) * 1997-03-31 1998-10-08 Mitsubishi Denki Kabushiki Kaisha Panneau d'affichage plan, son procede de fabrication, organe de commande destine a agir dessus et procede de commande de ce panneau
US6133634A (en) * 1998-08-05 2000-10-17 Fairchild Semiconductor Corporation High performance flip chip package
KR20000057810A (ko) * 1999-01-28 2000-09-25 가나이 쓰토무 반도체 장치
US6246583B1 (en) * 1999-03-04 2001-06-12 International Business Machines Corporation Method and apparatus for removing heat from a semiconductor device
JP3895884B2 (ja) * 1999-03-25 2007-03-22 三洋電機株式会社 半導体装置
WO2001008221A1 (fr) * 1999-07-26 2001-02-01 Tdk Corporation Module haute frequence
JP3215686B2 (ja) 1999-08-25 2001-10-09 株式会社日立製作所 半導体装置及びその製造方法
US6205026B1 (en) * 2000-01-31 2001-03-20 Intel Corporation Heat sink retention components and system
US6624522B2 (en) 2000-04-04 2003-09-23 International Rectifier Corporation Chip scale surface mounted device and process of manufacture
JP3467454B2 (ja) * 2000-06-05 2003-11-17 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP3851760B2 (ja) 2000-07-04 2006-11-29 松下電器産業株式会社 半導体装置、その実装方法、電子回路装置の製造方法及び該製造方法により製造された電子回路装置
JP3642012B2 (ja) * 2000-07-21 2005-04-27 株式会社日立製作所 半導体装置，電力変換装置及び自動車
US6469907B1 (en) * 2000-10-23 2002-10-22 Team Pacific, Corporation Packaging for power and other circuitry
US6396697B1 (en) * 2000-12-07 2002-05-28 Foxconn Precision Components Co., Ltd. Heat dissipation assembly
US6515861B1 (en) * 2001-04-02 2003-02-04 Advanced Micro Devices, Inc. Method and apparatus for shielding electromagnetic emissions from an integrated circuit
US6519154B1 (en) * 2001-08-17 2003-02-11 Intel Corporation Thermal bus design to cool a microelectronic die
JP3853263B2 (ja) * 2002-07-08 2006-12-06 Ｎｅｃエレクトロニクス株式会社 半導体装置
US6791184B2 (en) * 2002-07-23 2004-09-14 Hewlett-Packard Development Company, L.P. Support assembly for an integrated circuit package having solder columns
EP1406298A1 (en) * 2002-10-03 2004-04-07 Kabushiki Kaisha Toyota Jidoshokki Semiconductor module and plate-shaped lead
JP4294405B2 (ja) * 2003-07-31 2009-07-15 株式会社ルネサステクノロジ 半導体装置

Also Published As

Publication number Publication date
US20040201034A1 (en) 2004-10-14
US6879033B2 (en) 2005-04-12
US7242085B2 (en) 2007-07-10
US6882040B2 (en) 2005-04-19
US20050040503A1 (en) 2005-02-24
JP2004040008A (ja) 2004-02-05
US20040021216A1 (en) 2004-02-05
US20040201092A1 (en) 2004-10-14
US20070210440A1 (en) 2007-09-13
US6853066B2 (en) 2005-02-08

Similar Documents

Publication Publication Date Title
JP3853263B2 (ja) 半導体装置
JP3526788B2 (ja) 半導体装置の製造方法
US8193622B2 (en) Thermally enhanced thin semiconductor package
US6177718B1 (en) Resin-sealed semiconductor device
US7179685B2 (en) Fabrication method for stacked multi-chip package
JP4559076B2 (ja) 半導体ダイ・パッケージとその形成方法
JP4729244B2 (ja) 半導体デバイス用非モールドパッケージ
US8330264B2 (en) Packaging configurations for vertical electronic devices using conductive traces disposed on laminated board layers
KR100186331B1 (ko) 적층형 패키지
JPH11195733A (ja) 半導体装置の製造方法、半導体装置用導電性板および半導体装置
JP2002353398A (ja) 半導体装置
US7220921B1 (en) Sheet-like board member and method of manufacturing a semiconductor device
US8803304B2 (en) Semiconductor package and manufacturing method thereof
US20070134845A1 (en) Method of forming molded resin semiconductor device
US20070202633A1 (en) Semiconductor package and method for fabricating the same
JP2006196927A (ja) 半導体装置
JP4174978B2 (ja) 半導体装置及びその製造方法
JP4207791B2 (ja) 半導体装置
JP3179414B2 (ja) 半導体装置及びその製造方法
US20050189625A1 (en) Lead-frame for electonic devices with extruded pads
JP2007053148A (ja) 半導体モジュール
JP2002076048A (ja) フリップチップ接続によるバンプの配置方法
TWI478252B (zh) 一種倒裝晶片的半導體裝置及製造方法
KR100355745B1 (ko) 반도체 패키지
JP2004134497A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040415

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060523

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060612

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060808

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060905

R150 Certificate of patent or registration of utility model

Ref document number: 3853263

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090915

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100915

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100915

Year of fee payment: 4

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100915

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110915

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120915

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120915

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130915

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees