[go: up one dir, main page]

JP2004134497A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2004134497A
JP2004134497A JP2002295987A JP2002295987A JP2004134497A JP 2004134497 A JP2004134497 A JP 2004134497A JP 2002295987 A JP2002295987 A JP 2002295987A JP 2002295987 A JP2002295987 A JP 2002295987A JP 2004134497 A JP2004134497 A JP 2004134497A
Authority
JP
Japan
Prior art keywords
chip
flip
semiconductor chip
electrode
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002295987A
Other languages
English (en)
Inventor
Yoshiki Saito
斉藤　孝樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Renesas Technology Corp
Renesas Northern Japan Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp, Renesas Northern Japan Semiconductor Inc filed Critical Renesas Technology Corp
Priority to JP2002295987A priority Critical patent/JP2004134497A/ja
Publication of JP2004134497A publication Critical patent/JP2004134497A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】低荷重で配線基板の電極の沈み込み量を確保してフリップチップ接続の信頼性の向上を図る。
【解決手段】個片基板３の複数の接続端子３ｃそれぞれが、間隙部３ｅを挟んでその両側に配置された一対の電極本体３ｄからなり、半導体装置の組み立てにおいてこの個片基板３を用いてフリップチップ接続を行って組み立てることにより、フリップチップ接続時に金バンプ１ｄがそれぞれの電極本体３ｄの端部に接触してそれぞれの端部を押圧するため、片持ち支持状態となったそれぞれの電極本体３ｄを低荷重で容易に撓ますことができ、したがって、接続端子３ｃの所望の沈み込み量を低荷重で確保することができるとともに、フリップチップ接続の接続信頼性の向上を図ることができる。
【選択図】　　図２

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体製造技術に関し、特にフリップチップ接続に適用して有効な技術に関する。
【０００２】
【従来の技術】
以下に説明する技術は、本発明を研究、完成するに際し、本発明者によって検討されたものであり、その概要は次のとおりである。
【０００３】
半導体チップをバンプ電極（突起電極）を介して接続する技術としてフリップチップ接続が知られている。
【０００４】
フリップチップ接続では、例えば、半導体チップの表面電極に金バンプを設け、半導体チップの表面電極に対応して設けられた複数の電極を有する配線基板を用い、半導体チップ上の金バンプと配線基板の電極とを接続して組み立てる。
【０００５】
フリップチップ接続の際には、例えば、配線基板の主面上にフィルムからなるシート状の樹脂接着部材などを配置し、その上に半導体チップを配置した後、熱圧着して半導体チップ上の金バンプと配線基板の電極とを接続する。
【０００６】
その際、樹脂接着部材の熱膨張によって金バンプと配線基板の電極とを剥離しようとする熱ストレスが掛かるが、熱圧着の際に熱で基板を軟化させ、かつ電極を撓ませることにより、残留応力を発生させ、この残留応力によって基板の電極がバンプ側に対して押し上げられ、金バンプと基板の電極との接続を確保できる。
【０００７】
したがって、このようなフリップチップ接続では、前記残留応力を発生させるために金バンプを配線基板の電極に沈み込ませる必要がある。
【０００８】
なお、フリップチップ接続が行われる半導体装置については、例えば、特開平１０−１０７０７７号公報にその記載がある。
【０００９】
【発明が解決しようとする課題】
ところが、前記フリップチップ接続において、バンプ電極の加圧によって配線基板の電極を沈み込ませるには、チップ搭載時および加圧・加熱時に半導体チップにある程度大きな荷重を掛けなければならない。
【００１０】
近年、半導体チップの表面電極の配列では狭ピッチ化が進んでおり、これに対応して配線基板の電極ピッチでも狭ピッチ化が図られている。したがって、配線基板の電極の幅も狭くなっている上、エッチング加工によって電極を形成しているため、電極の断面形状が台形となり、その上底に相当する接続面の幅は非常に狭く、突起電極が荷重印加時に落下してしまうという問題が発生する。
【００１１】
また、フリップチップ接続によって組み立てられる半導体装置がチップ積層型のパッケージである場合、配線基板上の１段目の半導体チップの周囲には２段目の半導体チップとのワイヤボンディング用の電極が配置されており、１段目の半導体チップをフリップチップ接続する際に、大きな荷重を印加すると、チップ−基板間に配置した樹脂接着部材がチップ周囲に広範囲にはみ出て、ワイヤボンディング用の電極に付着するという問題が起こる。
【００１２】
したがって、いずれの場合においてもフリップチップ接続時に半導体チップに対して大きな荷重を印加することは前記問題を引き起こすことになる。
【００１３】
本発明の目的は、低荷重で配線基板の電極の沈み込み量を確保してフリップチップ接続の信頼性の向上を図る半導体装置およびその製造方法を提供することにある。
【００１４】
本発明の前記ならびにその他の課題、および目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１５】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１６】
すなわち、本発明は、間隙部を挟んでその両側に配置された一対の電極本体からなる複数の電極を有した配線基板と、前記配線基板の主面上にフリップチップ接続された前記半導体チップと、前記配線基板の主面と前記半導体チップの主面との間に配置され、前記半導体チップの表面電極とこれに対応する前記配線基板の前記電極とをそれぞれに接続する複数の突起電極とを有し、前記配線基板における前記一対の電極本体の間隙部側のそれぞれ端部がフリップチップ接続方向に対して撓んで傾斜して設けられているとともに、前記突起電極が前記一対の電極本体両者に接続しているものである。
【００１７】
また、本発明は、間隙部を挟んでその両側に配置された一対の電極本体からなる複数の電極を有した配線基板を準備する工程と、表面電極上に突起電極が形成された半導体チップを準備する工程と、前記配線基板の主面上に樹脂接着部材を配置する工程と、前記配線基板の電極と前記半導体チップの突起電極との位置を合わせた後、熱圧着によって前記配線基板の電極の前記一対の電極本体の間隙部側のそれぞれ端部を押し込んでフリップチップ接続方向に対して撓ませた状態で前記樹脂接着部材を硬化させることにより、前記配線基板の前記一対の電極本体両者と前記突起電極とを接続して前記半導体チップをフリップチップ接続する工程とを有し、前記一対の電極本体のそれぞれの端部が撓んだ状態で前記突起電極に接続しているものである。
【００１８】
【発明の実施の形態】
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００１９】
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
【００２０】
また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
【００２１】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００２２】
図１は本発明の実施の形態の半導体装置に組み込まれる配線基板の電極の構造の一例を示す部分平面図、図２は図１に示す配線基板を用いたフリップチップ接続部の構造の一例を示す拡大部分断面図、図３は図２に示すフリップチップ接続を用いた半導体装置の内部構造の一例を樹脂封止体を透過して示す平面図、図４は図３に示すＡ−Ａ線に沿って切断した断面の構造を示す断面図、図５は図３に示すＢ−Ｂ線に沿って切断した断面の構造を示す断面図、図６は図３に示す半導体装置の組み立てにおけるフリップチップ接続の接続方法の一例を示す部分断面図、図７および図８はそれぞれ本発明の実施の形態の半導体装置に組み込まれる配線基板の電極形状の変形例を示す部分平面図である。
【００２３】
本実施の形態は、図２に示すように、半導体チップ１１と配線基板である個片基板３とを突起電極を介して電気的に接続するフリップチップ接続に関するものである。
【００２４】
フリップチップ接続では、半導体チップ１１は個片基板３に対してフェースダウン実装されており、個片基板３の主面であるチップ支持面３ａと半導体チップ１１の主面１１ｂとが対向して配置され、かつ半導体チップ１１のパッド（表面電極）１１ａと個片基板３の接続端子（電極）３ｃとが突起電極である金バンプ１ｄを介して接続されている。
【００２５】
さらに、個片基板３と半導体チップ１１との間にはＮＣＦ（非導電フィルム：Ｎｏｎ−Ｃｏｎｄｕｃｔｉｖｅ　Ｆｉｌｍ）１０などの樹脂接着部材が配置されて個片基板３と半導体チップ１１を接続するとともに、金バンプ１ｄの周囲に配置されるため、フリップチップ接続部を保護している。
【００２６】
なお、フリップチップ接続では、半導体チップ１１に荷重および熱を印加した際に、金バンプ１ｄを介して付与される荷重によって個片基板３の接続端子３ｃを撓ませて沈み込ませ、この撓んだことによって発生する残留応力によって金バンプ１ｄと接続端子３ｃとの接続を維持している。
【００２７】
すなわち、フリップチップ接続の際には、個片基板３と半導体チップ１１との間に配置された樹脂接着部材であるＮＣＦ１０の熱膨張によって金バンプ１ｄと個片基板３の接続端子３ｃとを剥離しようとする熱ストレスが掛かるが、熱圧着の際に熱で個片基板３を軟化させた上で接続端子３ｃを接続方向に撓ませることにより、残留応力を発生させ、この残留応力によって接続端子３ｃが金バンプ１ｄ側に向かって押し上げられ、金バンプ１ｄと個片基板３の接続端子３ｃとの接続を維持している。
【００２８】
そこで、本実施の形態は、フリップチップ接続において接続端子３ｃを撓ませて沈み込ませる際に、低荷重で行うことを実現するものである。
【００２９】
図１に示す個片基板３は、間隙部３ｅを挟んでその両側に配置された一対の電極本体３ｄからなる複数の接続端子（電極）３ｃを有しており、フリップチップ接続の際には、金バンプ１ｄが一対の電極本体３ｄの両端に跨がって接続するものである。つまり、一対の電極本体３ｄの隣接した両端に跨がるバンプ搭載部３ｊに金バンプ１ｄを接触させ、この状態で金バンプ１ｄを介して接続端子３ｃに荷重を印加すると、図２に示すように金バンプ１ｄがそれぞれの電極本体３ｄの端部を押圧するため、片持ち支持状態となっているそれぞれの電極本体３ｄが撓んで沈む。
【００３０】
したがって、電極本体３ｄが片持ち支持状態となっているため、電極本体３ｄを低荷重で容易に撓ませて沈み込みませることができる。
【００３１】
次に、このフリップチップ接続を利用して組み立てられる図３〜図５に示す本実施の形態の半導体装置の一例について説明する。
【００３２】
図３〜図５は、チップ積層構造の小型の半導体パッケージであるＣＳＰ（ＣｈｉｐＳｉｚｅ　Ｐａｃｋａｇｅ）９を示すものであり、１段目の第１の半導体チップ１が個片基板３に対してフリップチップ接続され、さらに、その上に積層された２段目の第２の半導体チップ２が個片基板３のワイヤボンディング用の接続端子３ｃにワイヤボンディングされている。
【００３３】
また、ＣＳＰ９は、個片基板３のチップ支持面３ａ（主面）側において第１の半導体チップ１とこれに積層された第２の半導体チップ２とが封止用樹脂を用いて封止された樹脂封止形のものである。
【００３４】
さらに、個片基板３のチップ支持面３ａとその反対側の面である裏面３ｂには、外部端子となる複数の半田ボール８がマトリクス配置で設けられている。
【００３５】
ＣＳＰ９の詳細構造を説明すると、主面であるチップ支持面３ａおよび裏面３ｂを有しており、かつチップ支持面３ａ上に図１に示すような複数の接続端子３ｃを有するとともに、裏面３ｂ上に複数の半田ボール８を有する個片基板３と、主面１ｂおよび裏面１ｃを有しており、かつ主面１ｂ上に複数のパッド１ａ（表面電極）と複数の半導体素子とを有する第１の半導体チップ１と、主面２ｂおよび裏面２ｃを有しており、かつ主面２ｂ上に複数のパッド２ａと複数の半導体素子とを有する第２の半導体チップ２と、個片基板３のチップ支持面３ａ上に形成されており、かつ第１の半導体チップ１および第２の半導体チップ２を封止する樹脂封止体６と、第２の半導体チップ２のパッド２ａとこれに対応する個片基板３のワイヤボンディング用の接続端子３ｃとを接続する複数のワイヤ４とからなる。
【００３６】
さらに、第１の半導体チップ１は、個片基板３のチップ支持面３ａ上に第１の半導体チップ１の複数のパッド１ａが個片基板３の接続端子３ｃと対向するように、第１の半導体チップ１の主面１ｂと個片基板３のチップ支持面３ａとが向かい合って配置されている。
【００３７】
その際、第１の半導体チップ１の主面１ｂと個片基板３のチップ支持面３ａとの間には、薄膜のＮＣＦ１０などの樹脂接着部材が配置され、ＮＣＦ１０が第１の半導体チップ１と個片基板３とを接続している。
【００３８】
ただし、前記樹脂接着部材としては、ＮＣＦ１０以外のＡＣＦ（異方性導電フィルム：Ａｎｉｓｏｔｒｏｐｉｃ　Ｃｏｎｄｕｃｔｉｖｅ　Ｆｉｌｍ）などを用いてもよく、あるいは、その他の樹脂接着部材を用いてもよい。
【００３９】
なお、ＮＣＦ１０もしくはＡＣＦは、主に、フリップチップ接続を行う際に用いられる接着部材であり、エポキシ樹脂を主成分とする熱硬化性の樹脂によって形成されたテープ状のフィルムである。
【００４０】
また、第１の半導体チップ１の複数のパッド１ａは、対向する長辺に沿ってかつその長辺間のほぼ中央部に１列に並んで配置（センタパッド配列）されており、これらに対応する個片基板３の複数のフリップチップ接続用の接続端子３ｃとそれぞれ圧接している。その際、第１の半導体チップ１のパッド１ａに設けられた突起電極である金バンプ１ｄと、個片基板３のフリップチップ接続用の接続端子３ｃとが圧接されている。
【００４１】
なお、金バンプ１ｄは、金線を用いてワイヤボンディング技術を利用して第１の半導体チップ１のパッド１ａに設けられた突起電極であり、ＣＳＰ９の組み立てにおいては、予め、第１の半導体チップ１のパッド１ａに設けておく。
【００４２】
一方、第２の半導体チップ２は、その主面２ｂの４辺にほぼ沿って複数のパッド２ａが設けられた外周パッド配列のものであり、個片基板３のチップ支持面３ａ上に第１の半導体チップ１を介して配置されており、第１の半導体チップ１および第２の半導体チップ２は、ダイボンドフィルム材５を介してお互いの裏面１ｃ，２ｃが向かい合って個片基板３上に配置されている。
【００４３】
したがって、ＣＳＰ９は、スタック構造において、１段目の第１の半導体チップ１が個片基板３に対してフェースダウン実装でフリップチップ接続され、一方、２段目の第２の半導体チップ２は、第１の半導体チップ１の裏面１ｃ上にフェースアップ実装されてワイヤボンディング接続されている。
【００４４】
このような構造のＣＳＰ９において、その個片基板３のチップ支持面３ａには、第１の半導体チップ１のパッド１ａの配列に対応して図１に示すようなフリップチップ接続用の接続端子３ｃが複数個１列に並んで設けられている。それぞれの接続端子３ｃは、間隙部３ｅを挟んでその両側に配置された一対の電極本体３ｄからなり、それぞれの端部に跨がったバンプ搭載部３ｊで、図２に示すように金バンプ１ｄと接続している。
【００４５】
このような構造でフリップチップ接続を行うと、その熱圧着時に金バンプ１ｄがそれぞれの電極本体３ｄの端部を押圧するため、片持ち支持状態となっている各電極本体３ｄが撓んで沈む。
【００４６】
したがって、ＣＳＰ９では、図２に示すように一対の電極本体３ｄの間隙部３ｅ側のそれぞれ端部がフリップチップ接続方向に対して撓んで傾斜して設けられ、かつ金バンプ１ｄが一対の電極本体３ｄのそれぞれの端部に接続している。
【００４７】
なお、第１の半導体チップ１および第２の半導体チップ２は、例えば、シリコンなどによって形成されている。
【００４８】
また、樹脂封止体６の形成に用いられる樹脂成形用の樹脂は、例えば、熱硬化性のエポキシ樹脂などであり、個片基板３は、例えば、ガラス入りエポキシ基板であり、さらに、ワイヤ４は、例えば、金線である。
【００４９】
次に、本実施の形態のＣＳＰ９の組み立てでは、まず、間隙部３ｅを挟んでその両側に配置された一対の電極本体３ｄからなる複数のフリップチップ接続用の接続端子３ｃを有する個片基板３を準備する。
【００５０】
一方、主面１ｂに半導体集積回路が形成され、かつパッド１ａ上に金バンプ１ｄが形成された第１の半導体チップ１を準備する。
【００５１】
その後、図６に示すようにフリップチップ接続用のステージ１２上に個片基板３を配置し、さらにチップマウント工程に示すように、個片基板３のチップ支持面３ａの半導体チップ搭載エリアに第１の半導体チップ１より若干大きめに切断したＮＣＦ１０を配置する。
【００５２】
続いて、第１の半導体チップ１のパッド１ａが個片基板３のフリップチップ接続用の接続端子３ｃと対向するように、かつパッド１ａとこれに対応する接続端子３ｃとを位置決めして第１の半導体チップ１を個片基板３のチップ支持面３ａ上に配置して、金バンプ１ｄをＮＣＦ１０に突き刺すことにより、第１の半導体チップ１を個片基板３上に仮固定する。
【００５３】
その後、チップ熱圧着工程に示すように、加圧ブロック７とステージ１２とによって第１の半導体チップ１と個片基板３に圧力および熱を加えてフリップチップ接続を行う。
【００５４】
その際、図２に示すように、圧力と熱とを印加して金バンプ１ｄにより一対の電極本体３ｄの間隙部３ｅ側のそれぞれ端部を押し込んでフリップチップ接続方向に対してそれぞれの端部を撓ませた状態を形成し、この状態でＮＣＦ１０を硬化させることにより、一対の電極本体３ｄそれぞれの端部と金バンプ１ｄとを接続してフリップチップ接続を行う。
【００５５】
本実施の形態では、個片基板３の複数のフリップチップ接続用の接続端子３ｃそれぞれが、間隙部３ｅを挟んでその両側に配置された一対の電極本体３ｄからなることにより、フリップチップ接続時に、金バンプ１ｄがそれぞれの電極本体３ｄの端部に接触してそれぞれの端部を押圧するため、片持ち支持状態となったそれぞれの電極本体３ｄを低荷重で容易に撓ますことができる。
【００５６】
したがって、フリップチップ接続時の個片基板３のフリップチップ接続用の接続端子３ｃの沈み込みを容易に行えるため、この接続端子３ｃの所望の沈み込み量を低荷重で確保することができる。
【００５７】
その結果、フリップチップ接続の接続信頼性の向上を図ることができる。
【００５８】
また、低荷重で第１の半導体チップ１を押圧するため、第１の半導体チップ１と個片基板３との間に配置したＮＣＦ１０のはみ出しの量を少なくすることができ、個片基板３上の第１の半導体チップ１の周囲に設けられたワイヤボンディング用の接続端子３ｃにＮＣＦ１０が付着することを防止できる。
【００５９】
これによって、第１の半導体チップ１の周囲のワイヤボンディング用の接続端子３ｃに対するＮＣＦ１０の除去作業を無くすことができ、フリップチップ接続の作業性の向上を図ることができる。
【００６０】
さらに、低荷重でフリップチップ接続用の接続端子３ｃの沈み込み量を確保できることにより、フリップチップ接続条件（例えば、加熱温度や加圧ブロック降下速度など）のマージンを拡大することができる。
【００６１】
すなわち、荷重を小さくすることができるため、加熱温度も低くすることができる。
【００６２】
一例として、従来、６０ピンの半導体装置の場合、１つのチップ当たり６０ｋｇの荷重を印加していたが、この荷重を低減できるとともに、チップ加熱温度も下げることができる。
【００６３】
さらに、従来、フリップチップ接続用の接続端子３ｃが撓み易くなるように行っている基板加熱を取り止めることができ、その結果、ヒータを使用せずに済むため、コストを下げて原価低減を図ることができる。
【００６４】
また、ＮＣＦ１０のはみ出しが減るため、ＮＣＦ１０を選定する際に、その物性値（流動性）に起因しない材料を選定することができる。
【００６５】
その結果、ＮＣＦ１０のコストを低減でき、ＣＳＰ９のコストを低減することができる。
【００６６】
このように本実施の形態のフリップチップ接続を行うことにより、ＣＳＰ９の個片基板３においてチップ支持面３ａに形成された複数の一対の電極本体３ｄのそれぞれの端部が撓んだ状態で金バンプ１ｄと接続した状態を形成できる。
【００６７】
その後、ダイボンドフィルム材５を介して第１の半導体チップ１上に第２の半導体チップ２をマウントする。
【００６８】
続いて、第２の半導体チップ２の複数のパッド２ａとそれぞれに対応する個片基板３の複数のワイヤボンディング用の接続端子３ｃとを金線のワイヤ４を介して電気的に接続する。
【００６９】
さらに、第１の半導体チップ１、第２の半導体チップ２および複数のワイヤ４を樹脂封止して樹脂封止体６を形成する。
【００７０】
その後、個片基板３の裏面３ｂ上に、個片基板３の複数のフリップチップ接続用およびワイヤボンディング用の接続端子３ｃと電気的に接続する複数の半田ボール８を搭載する。
【００７１】
すなわち、個片基板３の裏面３ｂに、半田ボール８をリフローなどによって搭載してＣＳＰ９の外部電極を形成する。
【００７２】
次に、本実施の形態のフリップチップ接続における個片基板３のフリップチップ接続用の接続端子３ｃの形状の変形例について説明する。
【００７３】
図７に示す変形例は、個片基板３のチップ支持面３ａに設けられた複数のフリップチップ接続用の接続端子３ｃのそれぞれのバンプ搭載部３ｊに、スリット状の細長い開口部３ｆとこの開口部３ｆを囲む細肉部３ｇとが設けられており、したがって、この個片基板３を用いてフリップチップ接続を行うことにより、個片基板３のフリップチップ接続用の接続端子３ｃのバンプ搭載部３ｊにおいて細肉部３ｇがフリップチップ接続方向に対して撓んで傾斜し、かつ金バンプ１ｄと接続端子３ｃの細肉部３ｇとが接続した状態となるものである。
【００７４】
また、図８に示す変形例は、個片基板３の複数のフリップチップ接続用の接続端子３ｃのそれぞれのバンプ搭載部３ｊに、接続端子３ｃの基端部３ｈとこの基端部３ｈより幅の狭い幅狭部３ｉとが設けられており、したがって、この個片基板３を用いてフリップチップ接続を行うことにより、個片基板３のフリップチップ接続用の接続端子３ｃのバンプ搭載部３ｊにおいて幅狭部３ｉがフリップチップ接続方向に対して撓んで傾斜し、かつ金バンプ１ｄと接続端子３ｃの幅狭部３ｉとが接続した状態となるものである。
【００７５】
図７および図８に示す変形例では、両者ともフリップチップ接続用の接続端子３ｃにおけるバンプ搭載部３ｊ付近の剛性を低くすることができ、したがって、フリップチップ接続の際にそれぞれの接続端子３ｃのバンプ搭載部３ｊ付近を押圧すると、低荷重で容易にバンプ搭載部３ｊを撓ませて沈み込ませることができる。
【００７６】
これによって、フリップチップ接続用の接続端子３ｃの所望の沈み込み量を低荷重で確保することができ、その結果、フリップチップ接続の接続信頼性の向上を図ることができる。
【００７７】
なお、図７および図８に示す変形例の場合、バンプ搭載部３ｊの接続端子３ｃの断面積の大きさに応じて印加する荷重の大きさも低減できる。
【００７８】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００７９】
前記実施の形態では、半導体装置が、２つの半導体チップを積層したスタック構造のものを説明したが、半導体チップの積層数は、３層またはそれ以上であってもよい。
【００８０】
また、前記実施の形態では、フリップチップ接続される半導体チップ（第１の半導体チップ１）がセンタパッド配列の場合について説明したが、前記半導体チップは、その主面に表面電極が１列に並んで設けられているものであれば、外周パッド配列のものであってもよい。
【００８１】
さらに、前記実施の形態では、樹脂接着部材として、１段目のフリップチップ接続がＮＣＦ１２やＡＣＦなどのフィルム状のものを用いて行われ、２段目のダイボンドがダイボンドフィルム材５を用いて行われる場合について説明したが、前記樹脂接着部材は、ペースト状のものなどであってもよい。
【００８２】
また、前記実施の形態では、半導体装置がＣＳＰ９の場合について説明したが、前記半導体装置は、フリップチップ接続された少なくとも１つの半導体チップを有するものであれば、ＬＧＡ（Ｌａｎｄ　Ｇｒｉｄ　Ａｒｒａｙ）などであってもよく、あるいはＭＣＭ（Ｍｕｌｔｉ−Ｃｈｉｐ−Ｍｏｄｕｌｅ）などのように複数の半導体チップを搭載するものであってもよい。
【００８３】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００８４】
配線基板の複数の電極それぞれが、間隙部を挟んでその両側に配置された一対の電極本体からなることにより、フリップチップ接続時に片持ち支持状態となったそれぞれの電極本体を低荷重で容易に撓ますことができる。これにより、配線基板の電極の所望の沈み込み量を低荷重で確保することができ、その結果、フリップチップ接続の接続信頼性の向上を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態の半導体装置に組み込まれる配線基板の電極の構造の一例を示す部分平面図である。
【図２】図１に示す配線基板を用いたフリップチップ接続部の構造の一例を示す拡大部分断面図である。
【図３】図２に示すフリップチップ接続を用いた半導体装置の内部構造の一例を樹脂封止体を透過して示す平面図である。
【図４】図３に示すＡ−Ａ線に沿って切断した断面の構造を示す断面図である。
【図５】図３に示すＢ−Ｂ線に沿って切断した断面の構造を示す断面図である。
【図６】図３に示す半導体装置の組み立てにおけるフリップチップ接続の接続方法の一例を示す部分断面図である。
【図７】本発明の実施の形態の半導体装置に組み込まれる配線基板の電極形状の変形例を示す部分平面図である。
【図８】本発明の実施の形態の半導体装置に組み込まれる配線基板の電極形状の変形例を示す部分平面図である。
【符号の説明】
１　第１の半導体チップ
１ａ　パッド（表面電極）
１ｂ　主面
１ｃ　裏面
１ｄ　金バンプ（突起電極）
２　第２の半導体チップ
２ａ　パッド
２ｂ　主面
２ｃ　裏面
３　個片基板（配線基板）
３ａ　チップ支持面（主面）
３ｂ　裏面
３ｃ　接続端子（電極）
３ｄ　電極本体
３ｅ　間隙部
３ｆ　開口部
３ｇ　細肉部
３ｈ　基端部
３ｉ　幅狭部
３ｊ　バンプ搭載部
４　ワイヤ
５　ダイボンドフィルム材
６　樹脂封止体
７　加圧ブロック
８　半田ボール
９　ＣＳＰ（半導体装置）
１０　ＮＣＦ（樹脂接着部材）
１１　半導体チップ
１１ａ　パッド（表面電極）
１１ｂ　主面
１２　ステージ

Claims (5)

  1. フリップチップ接続された半導体チップを有する半導体装置であって、
    間隙部を挟んでその両側に配置された一対の電極本体からなる複数の電極を有した配線基板と、
    前記配線基板の主面上にフリップチップ接続された前記半導体チップと、
    前記配線基板の主面と前記半導体チップの主面との間に配置され、前記半導体チップの表面電極とこれに対応する前記配線基板の前記電極とをそれぞれに接続する複数の突起電極とを有し、
    前記配線基板における前記一対の電極本体の間隙部側のそれぞれ端部がフリップチップ接続方向に対して撓んで傾斜して設けられているとともに、前記突起電極が前記一対の電極本体両者に接続していることを特徴とする半導体装置。
  2. フリップチップ接続された半導体チップを有する半導体装置であって、
    それぞれに開口部と前記開口部を囲む細肉部とを有する複数の電極が設けられた配線基板と、
    前記配線基板の主面上にフリップチップ接続された前記半導体チップと、
    前記配線基板の主面と前記半導体チップの主面との間に配置され、前記半導体チップの表面電極とこれに対応する前記配線基板の前記電極とをそれぞれに接続する複数の突起電極とを有し、
    前記配線基板における前記電極の細肉部がフリップチップ接続方向に対して撓んで傾斜して設けられているとともに、前記突起電極と前記電極の細肉部とが接続していることを特徴とする半導体装置。
  3. フリップチップ接続された半導体チップを有する半導体装置であって、
    それぞれに基端部と前記基端部より幅の狭い幅狭部とを有する複数の電極が設けられた配線基板と、
    前記配線基板の主面上にフリップチップ接続された前記半導体チップと、
    前記配線基板の主面と前記半導体チップの主面との間に配置され、前記半導体チップの表面電極とこれに対応する前記配線基板の前記電極とをそれぞれに接続する複数の突起電極とを有し、
    前記配線基板における前記電極の幅狭部がフリップチップ接続方向に対して撓んで傾斜して設けられているとともに、前記突起電極と前記電極の幅狭部とが接続していることを特徴とする半導体装置。
  4. フリップチップ接続された半導体チップを有する半導体装置であって、
    間隙部を挟んでその両側に配置された一対の電極本体からなる複数の電極を有した配線基板と、
    前記配線基板の主面上にフリップチップ接続された前記半導体チップと、
    前記配線基板の主面と前記半導体チップの主面との間に配置され、前記半導体チップの表面電極とこれに対応する前記配線基板の前記電極とをそれぞれに接続する複数の突起電極である金バンプと、
    前記金バンプの周囲に配置された樹脂接着部材とを有し、
    前記配線基板における前記一対の電極本体の間隙部側のそれぞれ端部がフリップチップ接続方向に対して撓んで傾斜して設けられているとともに、前記金バンプが前記一対の電極本体両者に接続していることを特徴とする半導体装置。
  5. 間隙部を挟んでその両側に配置された一対の電極本体からなる複数の電極を有した配線基板を準備する工程と、
    表面電極上に突起電極が形成された半導体チップを準備する工程と、
    前記配線基板の主面上に樹脂接着部材を配置する工程と、
    前記配線基板の電極と前記半導体チップの突起電極との位置を合わせた後、熱圧着によって前記配線基板の電極の前記一対の電極本体の間隙部側のそれぞれ端部を押し込んでフリップチップ接続方向に対して撓ませた状態で前記樹脂接着部材を硬化させることにより、前記配線基板の前記一対の電極本体両者と前記突起電極とを接続して前記半導体チップをフリップチップ接続する工程とを有し、
    前記一対の電極本体のそれぞれの端部が撓んだ状態で前記突起電極に接続していることを特徴とする半導体装置の製造方法。
JP2002295987A 2002-10-09 2002-10-09 半導体装置およびその製造方法 Pending JP2004134497A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002295987A JP2004134497A (ja) 2002-10-09 2002-10-09 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002295987A JP2004134497A (ja) 2002-10-09 2002-10-09 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2004134497A true JP2004134497A (ja) 2004-04-30

Family

ID=32286085

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002295987A Pending JP2004134497A (ja) 2002-10-09 2002-10-09 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2004134497A (ja)

Similar Documents

Publication Publication Date Title
JP3297254B2 (ja) 半導体パッケージおよびその製造方法
US6214642B1 (en) Area array stud bump flip chip device and assembly process
KR100856609B1 (ko) 반도체장치 및 그 제조방법
JP4633740B2 (ja) フリップチップｑｆｎパッケージおよびそのための方法
JP3839323B2 (ja) 半導体装置の製造方法
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
JP2002353398A (ja) 半導体装置
TW200834860A (en) Stress-improved flip-chip semiconductor device having half-etched leadframe
TW200531188A (en) Land grid array packaged device and method of forming same
KR20060101385A (ko) 반도체 장치 및 그 제조 방법
KR100698527B1 (ko) 금속 범프를 이용한 기둥 범프를 구비하는 칩 적층 패키지및 그의 제조방법
US6979591B2 (en) Connection of integrated circuits
JP3072291B1 (ja) リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法
US6897088B2 (en) Method for connecting circuit devices
JP3547303B2 (ja) 半導体装置の製造方法
JP3430976B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2004119550A (ja) 半導体装置およびその製造方法
JP4565931B2 (ja) 半導体装置の製造方法
WO2017043480A1 (ja) 半導体パッケージ
JP3968321B2 (ja) 半導体装置およびその製造方法
JP2000164792A (ja) 半導体装置およびその製造方法
JP2004134497A (ja) 半導体装置およびその製造方法
JP2004186629A (ja) 半導体装置およびその製造方法
JP4030363B2 (ja) 半導体装置
JP3739632B2 (ja) 半導体装置およびその製造方法