JP4207791B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4207791B2 JP4207791B2 JP2004026956A JP2004026956A JP4207791B2 JP 4207791 B2 JP4207791 B2 JP 4207791B2 JP 2004026956 A JP2004026956 A JP 2004026956A JP 2004026956 A JP2004026956 A JP 2004026956A JP 4207791 B2 JP4207791 B2 JP 4207791B2
- Authority
- JP
- Japan
- Prior art keywords
- heat sink
- inner lead
- molding material
- semiconductor device
- protruding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
図1は、本発明の第1実施形態に係るリードフレームを用いたLGA構造のパッケージ形態をなす半導体装置S1の概略構成を示す図であり、(a)は概略平面図、(b)は(a)の横方向断面図、(c)は(a)の斜め方向断面図である。なお、図1(a)中、樹脂からなるモールド材10の外形は破線、半導体チップ20の外形は一点鎖線にて示し、ボンディングワイヤ50は省略してある。
ところで、本実施形態の半導体装置S1によれば、次のような特徴点を有する半導体装置S1が提供される。
図2は、本発明の第2実施形態に係るリードフレームを用いたLGA構造のパッケージ形態をなす半導体装置S2の概略断面構成を示す図であり、図3は、この半導体装置S2を実装基板200へはんだ付け実装した実装構造としての状態を示す概略断面図である。上記第1実施形態との相違点を中心に述べる。
図4は、本発明の第3実施形態に係るリードフレームを用いたLGA構造のパッケージ形態をなす半導体装置S3の概略断面構成を示す図であり、図5は、この半導体装置S3を実装基板200へはんだ付け実装した実装構造としての状態を示す概略断面図である。上記第1実施形態との相違点を中心に述べる。
図6は、本発明の第4実施形態に係るリードフレームを用いたLGA構造のパッケージ形態をなす半導体装置S4の概略平面構成を示す図である。なお、図6中、樹脂からなるモールド材10の外形は破線、半導体チップ20の外形は一点鎖線にて示し、ボンディングワイヤ50は省略してある。上記第1実施形態との相違点を中心に述べる。
なお、ヒートシンク30における平面十字形状とは、完全な十字を意味するものではないことは、上記図示例から明らかである。たとえば、X字形状のようなものも含むものである。
30…ヒートシンク、31…ヒートシンクの中央部、32…ヒートシンクの突出部、
32a…突出部の先端部、32b…柱部、40…インナーリード、
41…インナーリードの端子部、50…ボンディングワイヤ。
Claims (7)
- 放熱性を有する金属板からなるヒートシンク(30)の上に半導体素子(20)が搭載されており、
前記ヒートシンク(30)は、中央部(31)とこの中央部(31)から板面方向に突出する突出部(32)とを有する平面十字形状をなすものであり、
前記中央部(31)は、前記半導体素子(20)よりも平面サイズが小さいものであるとともに、前記突出部(32)の先端部(32a)は、前記ヒートシンク(30)の板面方向において前記半導体素子(20)からはみ出しており、
前記半導体素子(20)のうち前記ヒートシンク(30)の板面方向において前記ヒートシンク(30)を構成する十字面からはみ出しているはみ出し部(21)の下に、インナーリード(40)の一端部側が対向して位置するとともに前記インナーリード(40)の他端部側が前記半導体素子(20)の端面の外周囲に突出して位置しており、
前記ヒートシンク(30)は、前記インナーリード(40)よりも板厚が大きいものであることにより、前記半導体素子(20)の前記はみ出し部(21)とこれに対向する前記インナーリード(40)の一端部側とが離間しており、
前記半導体素子(20)と前記インナーリード(40)の他端部側とはワイヤ(50)により結線されており、
前記ヒートシンク(30)、前記半導体素子(20)、前記インナーリード(40)および前記ワイヤ(50)は、モールド材(10)により包み込むように封止されており、 前記ヒートシンク(30)の下面は、前記モールド材(10)の下表面から露出しており、
前記インナーリード(40)の前記一端部には、前記モールド材(10)の下表面から露出する端子部(41)が設けられており、
前記端子部(41)は、前記半導体素子(20)の前記はみ出し部(21)の下に入り込んでいることを特徴とする半導体装置。 - 前記モールド材(10)は平面四角形をなすものであり、
前記ヒートシンク(30)における前記突出部(32)の前記先端部(32a)は、前記モールド材(10)の四隅部に設けられていることを特徴とする請求項1に記載の半導体装置。 - 前記モールド材(10)は平面四角形をなすものであり、
前記ヒートシンク(30)における前記突出部(32)の前記先端部(32a)は、前記モールド材(10)の四辺部に設けられていることを特徴とする請求項1に記載の半導体装置。 - 前記ヒートシンク(30)における前記突出部(32)の先端部(32a)の上面は、前記モールド材(10)から露出していることを特徴とする請求項1ないし3のいずれか1つに記載の半導体装置。
- 前記ヒートシンク(30)の板面方向において前記半導体素子(20)からはみ出している前記突出部(32)の先端部(32a)には、上方に突出する柱部(32b)が設けられており、
この柱部(32b)の上端面が前記モールド材(10)の上面から露出していることを特徴とする請求項4に記載の半導体装置。 - 前記ヒートシンク(30)の下面は、前記インナーリード(40)の前記端子部(41)よりも前記モールド材(10)の下表面から下方に突出していることを特徴とする請求項1ないし5のいずれか1つに記載の半導体装置。
- すべての前記インナーリード(40)が前記半導体素子(20)の前記はみ出し部21の下に入り込んでいることを特徴とする請求項1ないし6のいずれか1つに記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004026956A JP4207791B2 (ja) | 2004-02-03 | 2004-02-03 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004026956A JP4207791B2 (ja) | 2004-02-03 | 2004-02-03 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005223005A JP2005223005A (ja) | 2005-08-18 |
JP4207791B2 true JP4207791B2 (ja) | 2009-01-14 |
Family
ID=34998429
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004026956A Expired - Fee Related JP4207791B2 (ja) | 2004-02-03 | 2004-02-03 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4207791B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10026677B2 (en) | 2016-02-29 | 2018-07-17 | Kabushiki Kaisha Toshiba | Semiconductor device |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112006004099B4 (de) * | 2006-11-14 | 2013-08-22 | Infineon Technologies Ag | Elektronisches Bauelement und Verfahren zu dessen Herstellung |
JP5499437B2 (ja) * | 2008-01-10 | 2014-05-21 | 株式会社デンソー | モールドパッケージ |
JP5674537B2 (ja) * | 2011-04-07 | 2015-02-25 | 新電元工業株式会社 | 電気部品モジュール |
-
2004
- 2004-02-03 JP JP2004026956A patent/JP4207791B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10026677B2 (en) | 2016-02-29 | 2018-07-17 | Kabushiki Kaisha Toshiba | Semiconductor device |
US10490485B2 (en) | 2016-02-29 | 2019-11-26 | Kabushiki Kaisha Toshiba | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP2005223005A (ja) | 2005-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7253508B2 (en) | Semiconductor package with a flip chip on a solder-resist leadframe | |
US9385072B2 (en) | Method of manufacturing semiconductor device and semiconductor device | |
US8659146B2 (en) | Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing | |
US8133759B2 (en) | Leadframe | |
US8105876B2 (en) | Leadframe for leadless package, structure and manufacturing method using the same | |
US20090189261A1 (en) | Ultra-Thin Semiconductor Package | |
JP5232394B2 (ja) | 半導体装置の製造方法 | |
US20100123243A1 (en) | Flip-chip chip-scale package structure | |
JP2008172115A (ja) | 半導体装置 | |
US20080073763A1 (en) | Semiconductor device and method of manufacturing the same | |
US20090206459A1 (en) | Quad flat non-leaded package structure | |
JP6909630B2 (ja) | 半導体装置 | |
US8471383B2 (en) | Semiconductor package and fabrication method thereof | |
US20080185698A1 (en) | Semiconductor package structure and carrier structure | |
JP4207791B2 (ja) | 半導体装置 | |
JP2006049694A (ja) | 二重ゲージ・リードフレーム | |
JP5499437B2 (ja) | モールドパッケージ | |
JP4556732B2 (ja) | 半導体装置及びその製造方法 | |
JP2004047955A (ja) | 半導体装置 | |
KR20020093250A (ko) | 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지 | |
US20050189625A1 (en) | Lead-frame for electonic devices with extruded pads | |
JP4466341B2 (ja) | 半導体装置及びその製造方法、並びにリードフレーム | |
JP4155158B2 (ja) | 半導体装置 | |
CN101000901A (zh) | 芯片封装构造及其制造方法 | |
JP2005197360A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060323 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080603 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080725 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080930 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081013 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121031 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121031 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131031 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |