JP4155158B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4155158B2 JP4155158B2 JP2003364159A JP2003364159A JP4155158B2 JP 4155158 B2 JP4155158 B2 JP 4155158B2 JP 2003364159 A JP2003364159 A JP 2003364159A JP 2003364159 A JP2003364159 A JP 2003364159A JP 4155158 B2 JP4155158 B2 JP 4155158B2
- Authority
- JP
- Japan
- Prior art keywords
- inner lead
- semiconductor chip
- wire
- wire bonding
- sealing resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
図1は、本発明の第1実施形態に係る樹脂封止型半導体装置としての半導体装置S1の概略断面構成を示す図であり、図2は、この半導体装置S1を図1中の下方から見たときの平面構成を示す図である。なお、図2では、封止樹脂40を透過して封止樹脂40の内部を表している。
図3は、本発明の第2実施形態に係る樹脂封止型半導体装置としての半導体装置S2の概略断面構成を示す図である。
図4は、本発明の第3実施形態に係る樹脂封止型半導体装置としての半導体装置S3の概略断面構成を示す図であり、図5は、この半導体装置S3を図4中の下方から見たときの平面構成を示す図である。なお、図5では、封止樹脂40を透過して封止樹脂40の内部を表している。
図6は、本発明の第4実施形態に係る樹脂封止型半導体装置としての半導体装置S4の概略断面構成を示す図であり、図7は、この半導体装置S4を図6中の下方から見たときの平面構成を示す図である。なお、図7では、封止樹脂40を透過して封止樹脂40の内部を表している。
図8は、本発明の第5実施形態に係る樹脂封止型半導体装置としての半導体装置S5の概略断面構成を示す図であり、図9は、図8に示される半導体装置S5を実装基板200上に実装した状態にて示す概略断面図である。
図10は、本発明の第6実施形態に係る樹脂封止型半導体装置としての半導体装置S6の概略断面構成を示す図である。
11…半導体チップにおけるワイヤボンディング面、
12…半導体チップにおけるワイヤボンディング面とは反対側の面、
20…インナーリード、
21…インナーリードにおけるワイヤボンディング面、
22…インナーリードにおけるワイヤボンディング面とは反対側の面、
23…凸部、23a…凸部の先端面、30…ボンディングワイヤ、
40…封止樹脂、50…放熱部材としてのアイランド、
55…放熱部材としてのヒートシンク。
Claims (4)
- 半導体チップ(10)とその周囲に設けられたインナーリード(20)とがボンディングワイヤ(30)によって電気的に接続され、
前記半導体チップ(10)、前記インナーリード(20)および前記ボンディングワイヤ(30)が、封止樹脂(40)にて包み込まれるように封止されてなる半導体装置において、
前記半導体チップ(10)におけるワイヤボンディング面(11)と前記インナーリード(20)におけるワイヤボンディング面(21)とが同一方向を向いており、
前記インナーリード(20)におけるワイヤボンディング面(21)側には、当該ワイヤボンディング面(21)から突出する凸部(23)が設けられており、
前記凸部(23)の先端面(23a)が前記封止樹脂(40)から露出するとともに、実装用の端子部となっており、
前記インナーリード(20)におけるワイヤボンディング面(21)とは反対側の面(22)は、前記封止樹脂(40)の内部にて平坦な面となっており、
前記インナーリード(20)は、複数本配列されており、
これら複数本のインナーリード(20)において、前記凸部(23)は、前記インナーリード(20)の1本おきに前記半導体チップ(10)に近い側と遠い側となるように千鳥状に配置されており、
前記半導体チップ(10)に近い側に配置された凸部(23)には、前記ボンディングワイヤ(30)が入り込むことのできる溝(23b)が設けられており、
前記溝(23b)が形成されているインナーリード(20)においては、前記溝(23b)に前記ボンディングワイヤ(30)を通すことにより、前記凸部(23)よりも前記半導体チップ(10)と反対側の部位にて前記ボンディングワイヤ(30)が前記インナーリード(20)に結線されていることを特徴とする半導体装置。 - 半導体チップ(10)とその周囲に設けられたインナーリード(20)とがボンディングワイヤ(30)によって電気的に接続され、
前記半導体チップ(10)、前記インナーリード(20)および前記ボンディングワイヤ(30)が、封止樹脂(40)にて包み込まれるように封止されてなる半導体装置において、
前記半導体チップ(10)におけるワイヤボンディング面(11)と前記インナーリード(20)におけるワイヤボンディング面(21)とが同一方向を向いており、
前記インナーリード(20)におけるワイヤボンディング面(21)側には、当該ワイヤボンディング面(21)から突出する凸部(23)が設けられており、
前記凸部(23)の先端面(23a)が前記封止樹脂(40)から露出するとともに、実装用の端子部となっており、
前記インナーリード(20)におけるワイヤボンディング面(21)とは反対側の面(22)は、前記封止樹脂(40)の内部にて平坦な面となっており、
前記インナーリード(20)は、複数本配列されており、
これら複数本のインナーリード(20)において、前記凸部(23)は、前記インナーリード(20)の幅方向の一部分に設けられ、前記インナーリード(20)の1本おきに前記半導体チップ(10)に近い側と遠い側となるように千鳥状に配置されており、
前記半導体チップ(10)に近い側に凸部(23)が配置されたインナーリード(20)においては、前記凸部(23)を超えて前記ボンディングワイヤ(30)を通すことにより、前記凸部(23)よりも前記半導体チップ(10)と反対側の部位にて前記ボンディングワイヤ(30)が前記インナーリード(20)に結線されていることを特徴とする半導体装置。 - 前記半導体チップ(10)におけるワイヤボンディング面(11)とは反対側の面(12)には、放熱部材(50、55)が取り付けられており、前記放熱部材(50、55)は、前記封止樹脂(40)から露出していることを特徴とする請求項1または2に記載の半導体装置。
- 前記半導体チップ(10)におけるワイヤボンディング面(11)とは反対側の面(12)は、前記封止樹脂(40)から露出していることを特徴とする請求項1または2に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003364159A JP4155158B2 (ja) | 2003-10-24 | 2003-10-24 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003364159A JP4155158B2 (ja) | 2003-10-24 | 2003-10-24 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005129750A JP2005129750A (ja) | 2005-05-19 |
JP4155158B2 true JP4155158B2 (ja) | 2008-09-24 |
Family
ID=34643223
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003364159A Expired - Fee Related JP4155158B2 (ja) | 2003-10-24 | 2003-10-24 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4155158B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101563642B1 (ko) * | 2008-10-24 | 2015-10-27 | 주식회사 아이티엠반도체 | 적층형 반도체 패키지 |
-
2003
- 2003-10-24 JP JP2003364159A patent/JP4155158B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005129750A (ja) | 2005-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10204848B2 (en) | Semiconductor chip package having heat dissipating structure | |
US7122401B2 (en) | Area array type semiconductor package fabrication method | |
JP4456889B2 (ja) | 積層型半導体パッケージ及びその製造方法 | |
CN102341899B (zh) | 具有多种ic封装构造的无引线阵列塑料封装 | |
JP5227501B2 (ja) | スタックダイパッケージ及びそれを製造する方法 | |
US20070284715A1 (en) | System-in-package device | |
US6876087B2 (en) | Chip scale package with heat dissipating part | |
US20050087854A1 (en) | Power module flip chip package | |
US20220149003A1 (en) | Flip-chip on leadframe having partially etched landing sites | |
US20040188818A1 (en) | Multi-chips module package | |
JP5545332B2 (ja) | 半導体装置用配線部材、半導体装置用複合配線部材、および樹脂封止型半導体装置 | |
US6894904B2 (en) | Tab package | |
KR20100069007A (ko) | 반도체 패키지 및 그 제조 방법 | |
JP5178541B2 (ja) | 半導体装置 | |
US20120326305A1 (en) | Semiconductor package and fabrication method thereof | |
JPH06349893A (ja) | フリップチップ接続半導体パッケージ | |
JP4155158B2 (ja) | 半導体装置 | |
JP4207791B2 (ja) | 半導体装置 | |
JP2007150044A (ja) | 半導体装置 | |
JP2003060132A (ja) | 基板構造、半導体装置及びその製造方法 | |
KR100424611B1 (ko) | 저형상 감광성 반도체 패키지 | |
KR20130140355A (ko) | 반도체 패키지 및 그 제조방법 | |
KR20050095995A (ko) | 자외선 봉합제를 이용한 반도체 패키지 제조 방법 | |
JP2013062549A (ja) | 半導体装置の製造方法 | |
JPH04241444A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051117 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070516 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070522 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070713 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080617 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080630 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120718 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120718 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130718 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |