[go: up one dir, main page]

JP4155158B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4155158B2
JP4155158B2 JP2003364159A JP2003364159A JP4155158B2 JP 4155158 B2 JP4155158 B2 JP 4155158B2 JP 2003364159 A JP2003364159 A JP 2003364159A JP 2003364159 A JP2003364159 A JP 2003364159A JP 4155158 B2 JP4155158 B2 JP 4155158B2
Authority
JP
Japan
Prior art keywords
inner lead
semiconductor chip
wire
wire bonding
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003364159A
Other languages
English (en)
Other versions
JP2005129750A (ja
Inventor
本田  匡宏
嘉治 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2003364159A priority Critical patent/JP4155158B2/ja
Publication of JP2005129750A publication Critical patent/JP2005129750A/ja
Application granted granted Critical
Publication of JP4155158B2 publication Critical patent/JP4155158B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、半導体チップとリードフレームとをボンディングワイヤによって電気的に接続したものを、封止樹脂にて封止してなる半導体装置、いわゆる樹脂封止型半導体装置に関し、特に、封止樹脂の外にリードが突出していないノンリードタイプのパッケージに関する。
一般に、樹脂封止型半導体装置は、半導体チップとその周囲に設けられたインナーリードとがボンディングワイヤによって電気的に接続され、半導体チップ、インナーリードおよびボンディングワイヤが、封止樹脂にて包み込まれるように封止されてなるICパッケージである。ここで、インナーリードとは、リードフレームのうち樹脂中に位置する部位のことである。
近年、電子機器の小型化・高密度化のニーズに伴い、ICパッケージの小型化が進んでいる。そこで、封止樹脂の外にリードが突出していないタイプ、つまりアウターリードを持たないノンリードタイプのパッケージとして、BGA(ボールグリッドアレイ)やCSP(チップサイズパッケージ)等の小型パッケージが開発されている。
しかし、この種の小型パッケージは、高価なインターポーザなどを利用したものであるため、一般的なリードフレームを用いたSOP(スモールアウトラインパッケージ)やQFP(クワッドフラットパッケージ)等のアウターリードを有するパッケージと比べて、コストが高くなるという問題が生じる。
また、このノンリードタイプの小型パッケージにおいては、放熱性を向上させるために、半導体チップをフェースダウンにてインターポーザに実装し、半導体チップにおける実装面とは反対側の面を封止樹脂から露出させるようにしている。
しかし、この場合、半導体チップのインターポーザへの接続において、はんだや金などを用いたフリップチップ接続を採用しているために、さらにコストが増大するだけでなく、耐久試験における信頼性の低下も問題となってくる。
そこで、従来より一般に、次の図11や図12に示されるような樹脂封止型半導体装置としての小型パッケージが提案されている。
これら図11、図12のいずれのものも、アイランド50に固定された半導体チップ10とその周囲に設けられたインナーリード20とがボンディングワイヤ30によって電気的に接続されており、半導体チップ10、インナーリード20およびボンディングワイヤ30が、封止樹脂40にて包み込まれるように封止されてなる構成を有しているという点では共通である。
ここで、図11においては、インナーリード20を折り曲げ形状とすることにより、インナーリード20の一部を封止樹脂40から露出させている。そして、この露出しているインナーリード20の部分が、本パッケージを実装基板に実装する際の端子部、すなわち実装用の端子部として構成されている。
また、このパッケージでは、半導体チップ10は、実装基板上にフェースダウンの状態で実装され、この半導体チップ10が搭載されているアイランド50が封止樹脂40の上面から露出するため、放熱性の点では特に問題はない。
一方、図12においては、リードフレームのエッチング加工等によって、インナーリード20におけるワイヤボンディング面とは反対側の面に凸部23を形成し、この凸部23の先端面23aを封止樹脂40から露出させることで実装用の端子部を構成している(たとえば、特許文献1参照)。
特開2001−189402号公報
しかしながら、上記図11、図12に示される樹脂封止型半導体装置では、インナーリード20におけるワイヤボンディング面とは反対側の面が、平坦な面ではなく、つまり、図11では、段差を持った面となっており、図12では、凸部23を持った面となっている。
そして、図11、図12に示されるものでは、このようにワイヤボンディング面とは反対側の面が平坦でないインナーリード20において、ワイヤボンディング面に対してワイヤボンディングを行う。
そのため、ワイヤボンディングの際にインナーリード20を固定するための複雑な治具が必要となるだけではなく、インナーリード20の固定が不十分となって、ワイヤボンディングの不良が発生することもある。
また、上記図12に示されるものでは、半導体チップ10におけるワイヤボンディング面とインナーリード20におけるワイヤボンディング面とが互いに反対の方向を向いている。そのため、このものでは、上記図11に示されるもののように、封止樹脂40の上面からの放熱を行うことができない。
このことは、具体的に言うと、上記図11に示されるパッケージでは、このパッケージを実装した状態では、封止樹脂40の上面からアイランド50が露出しているため、この露出部分にヒートシンクを取り付ける等により放熱性を向上させることができるが、上記図12に示されるパッケージでは、そのようなことはできず、放熱性の点で劣るということである。
本発明は、上記問題に鑑み、半導体チップとインナーリードとをボンディングワイヤによって電気的に接続したものを、封止樹脂にて封止してなる樹脂封止型半導体装置において、インナーリードにおけるワイヤボンディングを適切に行えるようにすることを目的とする。
上記目的を達成するため、請求項1、2に記載の発明では、半導体チップ(10)とその周囲に設けられたインナーリード(20)とがボンディングワイヤ(30)によって電気的に接続され、半導体チップ(10)、インナーリード(20)およびボンディングワイヤ(30)が、封止樹脂(40)にて包み込まれるように封止されてなる半導体装置において、次のような特徴点を有している。
・半導体チップ(10)におけるワイヤボンディング面(11)とインナーリード(20)におけるワイヤボンディング面(21)とが同一方向を向いていること。
・インナーリード(20)におけるワイヤボンディング面(21)側には、当該ワイヤボンディング面(21)から突出する凸部(23)が設けられており、凸部(23)の先端面(23a)が封止樹脂(40)から露出するとともに、実装用の端子部となっていること。
・インナーリード(20)におけるワイヤボンディング面(21)とは反対側の面(22)は、封止樹脂(40)の内部にて平坦な面となっていること。本発明は、これらの点を特徴としている。
それによれば、インナーリード(20)におけるワイヤボンディング面(21)側に設けられている凸部(23)の先端面(23a)が封止樹脂(40)から露出して実装用の端子部となっているため、本発明の半導体装置は、この凸部(23)の先端面(23a)を介して、実装基板に実装可能となる。
また、本発明では、インナーリード(20)におけるワイヤボンディング面(21)とは反対側の面(22)が平坦な面であるため、インナーリード(20)にワイヤボンディングを行うときには、特別な治具を必要とせずにインナーリード(20)を固定することができる。
よって、本発明によれば、半導体チップとインナーリードとをボンディングワイヤによって電気的に接続したものを、封止樹脂にて封止してなる樹脂封止型半導体装置において、インナーリードにおけるワイヤボンディングを適切に行うことができる。
また、請求項に記載の発明では、請求項1、2に記載の半導体装置において、半導体チップ(10)におけるワイヤボンディング面(11)とは反対側の面(12)には、放熱部材(50、55)が取り付けられており、放熱部材(50、55)は、封止樹脂(40)から露出していることを特徴としている。
上記請求項1、2に記載の半導体装置では、半導体チップ(10)におけるワイヤボンディング面(11)とインナーリード(20)におけるワイヤボンディング面(21)とが同一方向を向いているため、半導体チップ(10)におけるワイヤボンディング面(11)とは反対側の面(12)には、放熱部材(50、55)を取り付けることができる。
そして、この放熱部材(50、55)を封止樹脂(40)から露出させることにより、本発明の半導体装置について実装を行った状態では、半導体チップ(10)は実装基板に対してフェースダウンの状態となり、放熱部材(50、55)は封止樹脂(40)の上面から露出した形とでき、この放熱部材(50、55)を介した放熱経路を設定することができる。
そのため、本発明によれば、インナーリードにおけるワイヤボンディングを適切に行えるとともに、放熱性を十分に確保することも可能になる。
また、請求項に記載の発明では、請求項1、2に記載の半導体装置において、半導体チップ(10)におけるワイヤボンディング面(11)とは反対側の面(12)は、封止樹脂(40)から露出していることを特徴としている。
このように、半導体チップ(10)におけるワイヤボンディング面(11)とは反対側の面(12)を、直接封止樹脂(40)から露出させるようにしてもよい。それによっても、上記請求項に記載の発明と同様の効果が得られる。
また、請求項1、2に記載の発明では、ンナーリード(20)は複数本配列されており、これら配列された複数本のインナーリード(20)において、凸部(23)は、インナーリード(20)の1本おきに千鳥状に配置されていることを特徴としている。
それによれば、インナーリード(20)の配列ピッチを狭くすることが容易になり、配線の高密度化を適切に図ることができ、好ましい。なお、この場合において、さらに請求項1に記載の発明では、複数本のインナーリード(20)において、凸部(23)は、インナーリード(20)の1本おきに半導体チップ(10)に近い側と遠い側となるように千鳥状に配置されており、半導体チップ(10)に近い側に配置された凸部(23)には、ボンディングワイヤ(30)が入り込むことのできる溝(23b)が設けられており、溝(23b)が形成されているインナーリード(20)においては、溝(23b)にボンディングワイヤ(30)を通すことにより、凸部(23)よりも半導体チップ(10)と反対側の部位にてボンディングワイヤ(30)がインナーリード(20)に結線されているいることを特徴とし、請求項2に記載の発明では、複数本のインナーリード(20)において、凸部(23)は、インナーリード(20)の幅方向の一部分に設けられ、インナーリード(20)の1本おきに半導体チップ(10)に近い側と遠い側となるように千鳥状に配置されており、半導体チップ(10)に近い側に凸部(23)が配置されたインナーリード(20)においては、凸部(23)を超えてボンディングワイヤ(30)を通すことにより、凸部(23)よりも半導体チップ(10)と反対側の部位にてボンディングワイヤ(30)がインナーリード(20)に結線されていることを特徴としている。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るために、図中、同一符号を付してある。
(第1実施形態)
図1は、本発明の第1実施形態に係る樹脂封止型半導体装置としての半導体装置S1の概略断面構成を示す図であり、図2は、この半導体装置S1を図1中の下方から見たときの平面構成を示す図である。なお、図2では、封止樹脂40を透過して封止樹脂40の内部を表している。
半導体チップ10は、たとえばシリコン半導体基板にトランジスタ等の素子を形成してなるICチップである。半導体チップ10の周囲には、複数本のインナーリード20が放射状に配列された形で設けられている。
そして、半導体チップ10と各インナーリード20とは、Au(金)やAl(アルミ)等からなるボンディングワイヤ30により結線され、電気的に接続されている。
そして、半導体チップ10、インナーリード20およびボンディングワイヤ30が、封止樹脂40にて包み込まれるように封止されている。この封止樹脂40は、一般のモールド材料、たとえばエポキシ樹脂等からなり、通常のトランスファモールド法により形成できるものである。
ここで、半導体チップ10におけるワイヤボンディング面(図1中の下面)11とインナーリード20におけるワイヤボンディング面(図1中の下面)21とは、同一方向を向いている。なお、ワイヤボンディング面とはボンディングワイヤ30が接続される面のことである。
また、図1において、インナーリード20におけるワイヤボンディング面21側には、このワイヤボンディング面21から突出する凸部23が設けられており、この凸部23の先端面23aは封止樹脂40の下面から露出している。
ここで、この半導体装置S1は、図1における封止樹脂40の下面を、図示しない実装基板に対向させた状態で当該実装基板上に実装される。
そして、この封止樹脂40から露出する凸部23の先端面23aは、この半導体装置S1における実装用の端子部となっており、この端子部23aにおいて、はんだや導電性接着剤を介して上記実装基板上に実装されるようになっている。
また、インナーリード20におけるワイヤボンディング面21とは反対側の面(図1中の上面)22は、封止樹脂40の内部にて平坦な面となっている。
また、半導体チップ10におけるワイヤボンディング面11とは反対側の面(図1中の上面)12には、導電性接着剤やはんだ等を介して、アイランド50が取り付けられている。
このアイランド50は、もともとはリードフレーム単体の状態では、図2に示される吊りリード60を介してリードフレームの枠部に連結されて、インナーリード20とともにリードフレームを構成しているものである。
このアイランド50およびインナーリード20は、リードフレームの一部であり、このリードフレームはCu(銅)や42アロイ等の導電性金属材料等からなるものである。
そして、図1において、アイランド50における半導体チップ10の搭載面とは反対側の面(図1中の上面)は、封止樹脂40の上面から露出している。それによって、半導体チップ10からの熱は、アイランド50から放熱可能となっている。つまり、アイランド50は放熱部材として構成されている。
また、図2に示されるように、半導体チップ10の周囲に放射状に配列されている複数本のインナーリード20においては、凸部23は、インナーリード20の1本おきに千鳥状に配置されている。
ここで、ボンディングワイヤ30は、インナーリード20のワイヤボンディング面21において、凸部23を回避するように、インナーリード20における凸部23よりも半導体チップ10寄りの部位に結線されている。
また、半導体チップ10とインナーリード20とのワイヤボンディングは、図1に示される上下関係とは反対の位置関係、すなわち、半導体チップ10およびインナーリード20のワイヤボンディング面11および21を上に向けて行われる。
このワイヤボンディング時の位置関係において、ボンディングワイヤ30のループ高さは、凸部23の高さよりも低くなっている。それにより、図1に示されるように、ボンディングワイヤ30が、封止樹脂40の下面から露出しないで封止樹脂40内にとどめられている。
このことは、ワイヤボンディング時の位置関係において、アイランド50に接着された状態における半導体チップ10のワイヤボンディング面11が、インナーリード20のワイヤボンディング面21よりも低くなっていることによって、適切に実現することができる。
次に、上記半導体装置S1の製造方法について説明する。
インナーリード20、吊りリード60、アイランド50などが形成されたリードフレームを用意する。このリードフレームにおいては、インナーリード20とアイランド50とが段差を持つようにダウンセット(ディプレス)が設けてある。
このダウンセットにより、ワイヤボンディング時において、アイランド50に接着された状態における半導体チップ10のワイヤボンディング面11を、インナーリード20のワイヤボンディング面21よりも低くすることができる。なお、このダウンセットは、従来から行われている技術である。
また、インナーリード20の部分には、上記凸部23が形成されているが、この凸部23は、通常のリードフレームをエッチングする際に用いられるエッチング技術を用いて容易に形成することができる。つまり、本実施形態に用いられるリードフレームは、1枚の金属板から作製することができる。
そして、用意されたリードフレームにおいて、アイランド50に半導体チップ10を搭載して固定し、ワイヤボンディングを行うことにより、半導体チップ10のワイヤボンディング面11とインナーリード20のワイヤボンディング面21とをボンディングワイヤ30により結線する。
なお、このワイヤボンディング時においては、インナーリード20におけるワイヤボンディング面21とは反対側の面22を、治具上に搭載し、インナーリード20を治具に固定してワイヤボンディングを行う。
その後、トランスファモールド法により、封止樹脂40のモールド成形を行い、封止樹脂40から突出している部分のリードフレームをカットするなどにより、上記半導体装置S1ができあがる。
ところで、本実施形態によれば、半導体チップ10とその周囲に設けられたインナーリード20とがボンディングワイヤ30によって電気的に接続されたものが、封止樹脂40にて包み込まれるように封止されてなる半導体装置S1において、次のような特徴点を有する半導体装置S1が提供される。
・半導体チップ10におけるワイヤボンディング面11とインナーリード20におけるワイヤボンディング面21とが同一方向を向いていること。
・インナーリード20におけるワイヤボンディング面21側には、当該ワイヤボンディング面21から突出する凸部23が設けられており、凸部23の先端面23aが封止樹脂40から露出するとともに、実装用の端子部となっていること。
・インナーリード20におけるワイヤボンディング面21とは反対側の面22は、封止樹脂40の内部にて平坦な面となっていること。
それによれば、インナーリード20におけるワイヤボンディング面21側に設けられている凸部23の先端面23aが封止樹脂40から露出して実装用の端子部となっているため、本実施形態の半導体装置S1は、この凸部23の先端面23aを介して、実装基板に実装可能となっている。
また、本実施形態では、インナーリード20におけるワイヤボンディング面21とは反対側の面22が平坦な面であるため、インナーリード20にワイヤボンディングを行うときには、特別な治具を必要とせずにインナーリード20を固定することができる。そのため、ワイヤボンディングが安定する。
よって、本実施形態によれば、半導体チップ10とインナーリード20とをボンディングワイヤ30によって電気的に接続したものを、封止樹脂40にて封止してなる樹脂封止型半導体装置S1において、インナーリード20におけるワイヤボンディングを適切に行うことができる。
さらに、本実施形態では、半導体チップ10におけるワイヤボンディング面11とは反対側の面12には、放熱部材としてのアイランド50が取り付けられており、このアイランド50が封止樹脂40から露出している。
本実施形態の半導体装置S1では、半導体チップ10におけるワイヤボンディング面11とインナーリード20におけるワイヤボンディング面21とが同一方向を向いているため、半導体チップ10におけるワイヤボンディング面11とは反対側の面12に、放熱部材としてのアイランド50を取り付けることができる。
そして、このアイランド50を封止樹脂40から露出させることにより、本半導体装置S1について実装を行った状態(つまり、上記図1に基づく上下関係の状態)では、半導体チップ10は実装基板に対してフェースダウンの状態となり、アイランド50は封止樹脂40の上面から露出した形とすることができ、このアイランド50を介した放熱経路が設定される。
そのため、本実施形態によれば、インナーリード20におけるワイヤボンディングを適切に行えるとともに、放熱性を十分に確保することも可能になる。
さらに、本実施形態では、上記図2に示されるように、インナーリード20は複数本配列されており、これら配列された複数本のインナーリード20において、凸部23は、インナーリード20の1本おきに千鳥状に配置されている。
それによれば、隣り合うインナーリード20間において、凸部23が干渉することが無くなるため、インナーリード20の配列ピッチを狭くすることが容易になる。その結果、配線の高密度化を適切に図ることができ、好ましい。
(第2実施形態)
図3は、本発明の第2実施形態に係る樹脂封止型半導体装置としての半導体装置S2の概略断面構成を示す図である。
本実施形態では、図3に示されるように、半導体チップ10におけるワイヤボンディング面11とは反対側の面12を、直接封止樹脂40から露出させている。それによっても、上記したアイランド50を介して放熱する構成と同様に、放熱性を十分に確保できるという効果が得られる。
(第3実施形態)
図4は、本発明の第3実施形態に係る樹脂封止型半導体装置としての半導体装置S3の概略断面構成を示す図であり、図5は、この半導体装置S3を図4中の下方から見たときの平面構成を示す図である。なお、図5では、封止樹脂40を透過して封止樹脂40の内部を表している。
本実施形態では、インナーリード20の凸部23に、ボンディングワイヤ30が入り込むことのできる溝23bを設けたものである。
そして、この溝23bが形成されているインナーリード20においては、この溝23bにボンディングワイヤ30を通すことにより、インナーリード20におけるボンディングワイヤ30との結線部を、凸部23よりも外側の部位とすることができている。
このようにすることにより、インナーリード20において凸部23よりも半導体チップ10寄りの方向にワイヤ結線用の部分を設けることが不要となる。そのため、その分インナーリード20を短くすることができ、その結果、半導体装置S3の体格を小型化できるため、好ましい。
(第4実施形態)
図6は、本発明の第4実施形態に係る樹脂封止型半導体装置としての半導体装置S4の概略断面構成を示す図であり、図7は、この半導体装置S4を図6中の下方から見たときの平面構成を示す図である。なお、図7では、封止樹脂40を透過して封止樹脂40の内部を表している。
本実施形態では、インナーリード20の凸部23をインナーリード20の幅方向の一部分に設けることにより、上記実施形態に比べて凸部23の幅を小さくしている。
それにより、凸部23を超えて、ボンディングワイヤ30を通すことが可能となり、図6、図7に示されるように、インナーリード20におけるボンディングワイヤ30との結線部を、凸部23よりも外側の部位とすることができている。
このようにすることにより、上記第3実施形態と同様に、インナーリード20において凸部23よりも半導体チップ10寄りの方向にワイヤ結線用の部分を設けることが不要となる。そのため、その分インナーリード20を短くすることができ、その結果、半導体装置S3の体格を小型化できるため、好ましい。
また、本実施形態では、上記実施形態に比べて、凸部23の幅を小さくできることから、インナーリード20の配列ピッチをよりいっそう狭くすることができるため、配線の高密度化を適切に図るという点では、好ましい。
(第5実施形態)
図8は、本発明の第5実施形態に係る樹脂封止型半導体装置としての半導体装置S5の概略断面構成を示す図であり、図9は、図8に示される半導体装置S5を実装基板200上に実装した状態にて示す概略断面図である。
本実施形態の半導体装置S5では、インナーリード20における外周側に位置する凸部23を、その先端部23aだけでなく、外周側の側面23cまでも封止樹脂40から露出させている。
それによれば、図9に示されるように、この半導体装置S5を実装基板200上にはんだ300を介して実装した場合、はんだ300が、凸部23の側面23cまでも回り込むようにできるため、はんだ付けが容易になるとともに、その接続信頼性も向上することになる。
(第6実施形態)
図10は、本発明の第6実施形態に係る樹脂封止型半導体装置としての半導体装置S6の概略断面構成を示す図である。
本実施形態の半導体装置S6では、上記実施形態におけるアイランド50に代えてヒートシンク55を採用したものである。つまり、放熱部材としては、インナーリード20と同一材質であるアイランド以外にも、ヒートシンク55を採用できる。
ヒートシンク55は、通常のヒートシンクと同様のものを採用することができ、たとえば銅やモリブデン等の放熱性に優れた材料からなるものである。そして、上記第1実施形態と同様の効果を得ることができる。
この場合、ヒートシンク55とリードフレームとをかしめや接着等により固定した後、これに半導体チップ10を搭載し、後は、上記第1実施形態と同様、ワイヤボンディング、モールド成形等を行うことにより、本実施形態の半導体装置S6を製造することができる。
本発明の第1実施形態に係る半導体装置の概略断面構成を示す図である。 図1に示される半導体装置を図1中の下方から見たときの平面構成を示す図である。 本発明の第2実施形態に係る半導体装置の概略断面構成を示す図である。 本発明の第3実施形態に係る半導体装置の概略断面構成を示す図である。 図4に示される半導体装置を図4中の下方から見たときの平面構成を示す図である。 本発明の第4実施形態に係る半導体装置の概略断面構成を示す図である。 図6に示される半導体装置を図6中の下方から見たときの平面構成を示す図である。 本発明の第5実施形態に係る半導体装置の概略断面構成を示す図である。 図8に示される半導体装置を実装基板上に実装した状態にて示す概略断面図である。 本発明の第6実施形態に係る半導体装置の概略断面構成を示す図である。 従来の樹脂封止型半導体装置としての小型パッケージの概略断面図である。 従来の樹脂封止型半導体装置としてのもう一つの小型パッケージの概略断面図である。
符号の説明
10…半導体チップ、
11…半導体チップにおけるワイヤボンディング面、
12…半導体チップにおけるワイヤボンディング面とは反対側の面、
20…インナーリード、
21…インナーリードにおけるワイヤボンディング面、
22…インナーリードにおけるワイヤボンディング面とは反対側の面、
23…凸部、23a…凸部の先端面、30…ボンディングワイヤ、
40…封止樹脂、50…放熱部材としてのアイランド、
55…放熱部材としてのヒートシンク。

Claims (4)

  1. 半導体チップ(10)とその周囲に設けられたインナーリード(20)とがボンディングワイヤ(30)によって電気的に接続され、
    前記半導体チップ(10)、前記インナーリード(20)および前記ボンディングワイヤ(30)が、封止樹脂(40)にて包み込まれるように封止されてなる半導体装置において、
    前記半導体チップ(10)におけるワイヤボンディング面(11)と前記インナーリード(20)におけるワイヤボンディング面(21)とが同一方向を向いており、
    前記インナーリード(20)におけるワイヤボンディング面(21)側には、当該ワイヤボンディング面(21)から突出する凸部(23)が設けられており、
    前記凸部(23)の先端面(23a)が前記封止樹脂(40)から露出するとともに、実装用の端子部となっており、
    前記インナーリード(20)におけるワイヤボンディング面(21)とは反対側の面(22)は、前記封止樹脂(40)の内部にて平坦な面となっており、
    前記インナーリード(20)は、複数本配列されており、
    これら複数本のインナーリード(20)において、前記凸部(23)は、前記インナーリード(20)の1本おきに前記半導体チップ(10)に近い側と遠い側となるように千鳥状に配置されており、
    前記半導体チップ(10)に近い側に配置された凸部(23)には、前記ボンディングワイヤ(30)が入り込むことのできる溝(23b)が設けられており、
    前記溝(23b)が形成されているインナーリード(20)においては、前記溝(23b)に前記ボンディングワイヤ(30)を通すことにより、前記凸部(23)よりも前記半導体チップ(10)と反対側の部位にて前記ボンディングワイヤ(30)が前記インナーリード(20)に結線されていることを特徴とする半導体装置。
  2. 半導体チップ(10)とその周囲に設けられたインナーリード(20)とがボンディングワイヤ(30)によって電気的に接続され、
    前記半導体チップ(10)、前記インナーリード(20)および前記ボンディングワイヤ(30)が、封止樹脂(40)にて包み込まれるように封止されてなる半導体装置において、
    前記半導体チップ(10)におけるワイヤボンディング面(11)と前記インナーリード(20)におけるワイヤボンディング面(21)とが同一方向を向いており、
    前記インナーリード(20)におけるワイヤボンディング面(21)側には、当該ワイヤボンディング面(21)から突出する凸部(23)が設けられており、
    前記凸部(23)の先端面(23a)が前記封止樹脂(40)から露出するとともに、実装用の端子部となっており、
    前記インナーリード(20)におけるワイヤボンディング面(21)とは反対側の面(22)は、前記封止樹脂(40)の内部にて平坦な面となっており、
    前記インナーリード(20)は、複数本配列されており、
    これら複数本のインナーリード(20)において、前記凸部(23)は、前記インナーリード(20)の幅方向の一部分に設けられ、前記インナーリード(20)の1本おきに前記半導体チップ(10)に近い側と遠い側となるように千鳥状に配置されており、
    前記半導体チップ(10)に近い側に凸部(23)が配置されたインナーリード(20)においては、前記凸部(23)を超えて前記ボンディングワイヤ(30)を通すことにより、前記凸部(23)よりも前記半導体チップ(10)と反対側の部位にて前記ボンディングワイヤ(30)が前記インナーリード(20)に結線されていることを特徴とする半導体装置。
  3. 前記半導体チップ(10)におけるワイヤボンディング面(11)とは反対側の面(12)には、放熱部材(50、55)が取り付けられており、前記放熱部材(50、55)は、前記封止樹脂(40)から露出していることを特徴とする請求項1または2に記載の半導体装置。
  4. 前記半導体チップ(10)におけるワイヤボンディング面(11)とは反対側の面(12)は、前記封止樹脂(40)から露出していることを特徴とする請求項1または2に記載の半導体装置。
JP2003364159A 2003-10-24 2003-10-24 半導体装置 Expired - Fee Related JP4155158B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003364159A JP4155158B2 (ja) 2003-10-24 2003-10-24 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003364159A JP4155158B2 (ja) 2003-10-24 2003-10-24 半導体装置

Publications (2)

Publication Number Publication Date
JP2005129750A JP2005129750A (ja) 2005-05-19
JP4155158B2 true JP4155158B2 (ja) 2008-09-24

Family

ID=34643223

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003364159A Expired - Fee Related JP4155158B2 (ja) 2003-10-24 2003-10-24 半導体装置

Country Status (1)

Country Link
JP (1) JP4155158B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101563642B1 (ko) * 2008-10-24 2015-10-27 주식회사 아이티엠반도체 적층형 반도체 패키지

Also Published As

Publication number Publication date
JP2005129750A (ja) 2005-05-19

Similar Documents

Publication Publication Date Title
US10204848B2 (en) Semiconductor chip package having heat dissipating structure
US7122401B2 (en) Area array type semiconductor package fabrication method
JP4456889B2 (ja) 積層型半導体パッケージ及びその製造方法
CN102341899B (zh) 具有多种ic封装构造的无引线阵列塑料封装
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
US20070284715A1 (en) System-in-package device
US6876087B2 (en) Chip scale package with heat dissipating part
US20050087854A1 (en) Power module flip chip package
US20220149003A1 (en) Flip-chip on leadframe having partially etched landing sites
US20040188818A1 (en) Multi-chips module package
JP5545332B2 (ja) 半導体装置用配線部材、半導体装置用複合配線部材、および樹脂封止型半導体装置
US6894904B2 (en) Tab package
KR20100069007A (ko) 반도체 패키지 및 그 제조 방법
JP5178541B2 (ja) 半導体装置
US20120326305A1 (en) Semiconductor package and fabrication method thereof
JPH06349893A (ja) フリップチップ接続半導体パッケージ
JP4155158B2 (ja) 半導体装置
JP4207791B2 (ja) 半導体装置
JP2007150044A (ja) 半導体装置
JP2003060132A (ja) 基板構造、半導体装置及びその製造方法
KR100424611B1 (ko) 저형상 감광성 반도체 패키지
KR20130140355A (ko) 반도체 패키지 및 그 제조방법
KR20050095995A (ko) 자외선 봉합제를 이용한 반도체 패키지 제조 방법
JP2013062549A (ja) 半導体装置の製造方法
JPH04241444A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070522

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080617

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080630

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110718

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120718

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120718

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130718

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees