CN101000901A - 芯片封装构造及其制造方法 - Google Patents
芯片封装构造及其制造方法 Download PDFInfo
- Publication number
- CN101000901A CN101000901A CN 200610004809 CN200610004809A CN101000901A CN 101000901 A CN101000901 A CN 101000901A CN 200610004809 CN200610004809 CN 200610004809 CN 200610004809 A CN200610004809 A CN 200610004809A CN 101000901 A CN101000901 A CN 101000901A
- Authority
- CN
- China
- Prior art keywords
- chip
- heat dissipation
- solder balls
- support bars
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 230000017525 heat dissipation Effects 0.000 claims abstract description 70
- 229910000679 solder Inorganic materials 0.000 claims abstract description 63
- 238000004806 packaging method and process Methods 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims description 7
- 238000007789 sealing Methods 0.000 claims description 4
- 238000000465 moulding Methods 0.000 claims 2
- 150000001875 compounds Chemical class 0.000 claims 1
- 238000005530 etching Methods 0.000 claims 1
- WABPQHHGFIMREM-FTXFMUIASA-N lead-202 Chemical compound [202Pb] WABPQHHGFIMREM-FTXFMUIASA-N 0.000 description 5
- 238000001816 cooling Methods 0.000 description 4
- 239000008393 encapsulating agent Substances 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 239000002699 waste material Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000008571 general function Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
本发明是一种芯片封装构造及其制造方法。此芯片封装构造至少包括承载器以及芯片配置于承载器上。承载器至少包括散热垫、若干个导脚以及至少二支撑条，其中此散热垫具有一承载面。此外，上述的芯片包括若干个焊球并覆晶接合于承载器的散热垫、导脚以及支撑条上。
Description
技术领域
本发明是有关于一种芯片封装构造及其制造方法，且特别是有关于一种四边平坦无引脚(Quad Flat No-lead；QFN)封装构造及其制造方法。
背景技术
随着集成电路的积集度的日益提升，以及对高效能电子产品的需求，驱使封装技术朝向提高封装密度、减小封装尺寸、以及缩短传输距离等方向发展，以符合集成电路组件的尺寸微缩化以及持续成长的输入/输出(Input/Output；I/O)数的趋势。
集成电路的封装型态的种类繁多，其中相当常见的一种封装型态是先提供导线架，其中此导线架具有芯片座以及多个导脚配置在芯片座的外围。接下来，利用设置在芯片上的焊球将芯片贴附在芯片座以及外围的导脚上。随后，利用封胶材料包覆芯片、芯片座、以及导脚的一部分上，并填满芯片与芯片座之间的空间，而完成芯片的封装。封装后的芯片，可透过焊球与导脚而与外界组件电性连接。
请参照图1，其是绘示一种传统导线架的俯视图。导线架100主要是由芯片座106、数个导脚102以及连接架108所构成，其中连接架108一般是呈框状结构，而包围在芯片座106与导脚102的外围。此外，这些导脚102的一端环绕在芯片座106的外围，而这些导脚102的另一端则延伸而与连接架108接合。在一些封装结构中，芯片座106亦具有散热功能，而又可称为散热垫。为支撑芯片座106，导线架100更具有四个支撑条(Supporting Bar)104从导线架100的连接架108的四个角落向内延伸而与芯片座106连接，以支撑芯片座106。
然而，这些支撑条104的存在，占据了导线架100的四个角落的空间，而导致导脚102无法设置在导线架100的四个角落，不仅造成导线架100的空间的浪费，更对导线架100的架构设计造成限制。
发明内容
本发明的目的就是在提供一种芯片封装构造，其导线架中的散热垫的支撑条可作为正常的导脚来使用，故可更有效率地利用导线架的空间。
本发明的另一目的是在提供一种芯片封装构造的制造方法，其是利用导线架中的导脚来作为散热垫的支撑条，因此减少导线架的设计限制，而有利于导线架的设计。
根据本发明的上述目的，本发明提出一种芯片封装构造，至少包括承载器以及芯片配置于承载器上。前述的承载器至少包括：一散热垫，具有承载面；若干个导脚；以及至少二支撑条。而芯片至少包括若干个焊球并覆晶接合于承载器的散热垫、导脚以及支撑条上。
根据本发明的目的，本发明提出一种导线架构造，至少包括：一散热垫，具有承载面，以适于承接芯片；若干个导脚以及；至少二支撑条，以支撑上述的散热垫，且这些支撑条是适于与芯片电性连接，而这些支撑条是位于导线架的角落区以外的区域。
根据本发明的另一目的，本发明提出一种芯片封装构造的制造方法，至少包括下列步骤。先提供一承载器，至少包括：一散热垫，具有承载面；若干个导脚以及至少二支撑条连接至前述的散热垫。接着，提供一芯片，此芯片至少包括若干个焊球配置在芯片的一表面上；接合芯片于前述的承载器上，其中芯片是经由这些焊球与散热垫、导脚以及支撑条电性连接。
与现有技术相比，因为本芯片封装构造的导线架中散热垫的支撑条与导线架的导脚一般，同样可作为正常的导脚来使用，因此支撑条的存在并不会减少导线架的导脚的数量，而可达到更有效利用导线架的空间的目的。另外，本芯片封装构造的制造方法是利用导线架中的导脚来作为散热垫的支撑条，因此可避免对导线架的设计造成限制，而有助于导线架的设计的灵活性。
以下结合附图与实施例对本发明作进一步的说明。
附图说明
图1是一种传统导线架的俯视图。
图2是依照本发明一较佳实施例的一种导线架的俯视图
图3是依照本发明一较佳实施例的一种芯片封装构造的剖面图。
图4是依照本发明另一较佳实施例的一种芯片封装构造的剖面图。
具体实施方式
有关本发明的详细说明及技术内容，现就结合附图说明如下：
本发明揭露一种芯片封装构造及其制造方法，本芯片封装构造是一种四边平坦无引脚封装构造。为了使本发明的叙述更加详尽与完备，可参照下列描述并配合图2至图4的图示。
请参照图2至图4，其中图2是依照本发明一较佳实施例的一种导线架的俯视图，图3与图4是分别依照本发明一较佳实施例的两种不同芯片封装构造的剖面图。本发明的芯片封装构造具有承载器，例如导线架200，其主要功能是用以承载芯片210，如图3与图4所示。在本发明的芯片封装构造中，导线架200主要是由散热垫206以及数个导脚202所构成，其中这些导脚202通过导线架200外缘的框状的连接架208予以接合。在本发明中，散热垫206是一具有散热功能的芯片承载座，且散热垫206具有承载面216以及散热面218，其中承载面216与散热面218位于散热垫206的相对两侧。一般，散热垫206是位于导线架200的中央区域，导脚202则是从导线架200外缘的连接架208朝导线架200的中央区域延伸，而围绕在散热垫206的外围。亦即，这些导脚202的一端与连接架208接合，另一端则环绕在散热垫206的外围，因而这些导脚202一般是位于导线架200的周缘，如图2所示。这些导脚202中至少有二个支撑条204，这些支撑条204的一端与连接架208接合，而另一端则朝散热垫206延伸并与散热垫206接合，以支撑散热垫206。其中，支撑条204的数量至少需二个，以利稳定支撑散热垫206，但支撑条204的数量较佳为四个。值得注意的一点是，虽然在本实施例中，导线架200具有四个支撑条204，且这四个支撑条204是延伸在导线架200的四个角落区，但本发明所使用的支撑条204的数量仅须能达到稳定支撑散热垫206即可，并不限于上述，且支撑条204可无须配置在导线架200的角落区，本发明的支撑条204可依设计需求而从导脚202中任意选取位于适当位置者。
在本发明的一较佳实施例中，支撑条204均具有连接部220，且这些连接部220自支撑条204的上表面224延伸而出并与散热垫206的侧边接合，这些连接部220的上表面与承载面216邻接，如图3所示。在本发明的另一较佳实施例中，支撑条204同样具有连接部222，而这些连接部222则自支撑条204的下表面226延伸而出并与散热垫206的侧边接合，这些连接部220的下表面与散热面218邻接，如图4所示。
请同时参照图3与图4，芯片210的一表面214的预设位置上配置有数个焊球212，其中这些焊球212包括控制芯片212的讯号焊球、接地焊球、或电源焊球。芯片210设置在导线架200的中央区域上，通过芯片210上的焊球212可以覆晶方式将芯片210贴覆在导线架200上，其中大部分的芯片210坐落在散热垫206的承载面216上，一小部分的芯片210则覆盖在所有导脚202邻近于散热垫206的一端上。这些焊球212的一部分贴覆在散热垫206的承载面216上，而其它的焊球212则分别贴覆在包括支撑条204的所有导脚202的上表面224上。本发明的一特征就是在本芯片封装构造中，包括支撑条204在内的所有导脚202均分别与芯片210上的焊球212接合，而使得所有导脚202均与芯片210电性连接。
在本发明中，支撑条204可与芯片210的焊球212中控制芯片212的一般功能的讯号焊球电性连接，亦可与这些焊球212中的接地焊球、电源焊球、或者接地焊球及电源焊球电性连接。当支撑条204与焊球212中控制芯片212的讯号焊球电性连接时，在后续覆晶步骤后，需将支撑条204的连接部220(图3)或连接部222(图4)切断，以切断支撑条204与散热垫206之间的电性连接。然而，当支撑条204与焊球212中的接地焊球及/或电源焊球电性连接时，在后续覆晶步骤后，可无需将支撑条204的连接部220(图3)或连接部222(图4)切断。封装胶体224、228则包覆住芯片210、部分的散热垫206、以及每一个导脚202的一部分，且填满芯片210与散热垫206以及芯片210与导脚202之间的空间，并暴露出散热垫206的散热面218以及每一个导脚202的下表面226，如图3与图4所示。封装胶体224暴露出散热垫206的散热面218有利于芯片210的散热
在本发明的芯片封装构造中，由于包括支撑条204在内的所有导脚202均分别与芯片210上的焊球212电性连接，且支撑条204是与焊球212中的讯号焊球、接地焊球、以及电源焊球的任一者电性连接，因此支撑条204与其它导脚202一般，同样为具有功用的正常导线接脚。如此一来，支撑条204的存在并不会造成导线架200的空间的浪费，更不会影响导线架200设计的灵活性。
制作本发明的芯片封装构造时，先提供如图2所示的导线架200，再提供芯片210，其中芯片210的表面214上配置有数个焊球212，这些焊球212中包括有讯号焊球、接地焊球、以及电源焊球。接下来，进行覆晶步骤，藉以利用焊球212而将芯片210贴覆在导线架200的中央区域上，其中绝大部分的芯片210坐落在导线架200的散热垫206的承载面216上，而一小部分的芯片210则覆盖在散热垫206附近的所有导脚202的一端上。一些焊球212贴覆在散热垫206的承载面216上，而其它焊球212则分别贴覆在导脚202的上表面224上，如图3与图4所示。
支撑条204可与芯片210的焊球212中控制芯片212的讯号焊球、接地焊球、或电源焊球电性连接。当支撑条204与焊球212中的讯号焊球电性连接，且支撑条204的连接部220是自支撑条204的上表面224延伸而出并与散热垫206的侧边接合，而连接部220的上表面邻接于承载面216(如图3所示)时，在进行后续的封胶步骤前，必须先利用例如雷射将支撑条204的连接部220熔断，以切断支撑条204与散热垫206之间的电性连接。另一方面，当支撑条204与焊球212中控制芯片212的讯号焊球电性连接，且支撑条204的连接部220是自支撑条204的下表面226延伸而出而接合在散热垫206的侧边，而连接部220的下表面与散热垫206的散热面218邻接(如图4所示)时，则可在后续的封胶步骤后，再利用例如雷射将支撑条204的连接部222熔断，来切断支撑条204与散热垫206之间的电性连接。然而，当支撑条204与焊球212中的接地焊球及/或电源焊球电性连接时，可无须切断支撑条204的连接部220(图3)或连接部222(图4)，而径行后续的封胶步骤。
随后，进行封胶步骤，而提供封装胶体224、228包覆住芯片210、部分的散热垫206、以及每一个导脚202的一部分，且填满芯片210与散热垫206以及芯片210与导脚202之间的空间，并暴露出散热垫206的散热面218以及每一个导脚202的下表面226，如图3与图4所示。其中，封装胶体224暴露出散热垫206的散热面218，以利芯片210的散热。至此，已大致完成本发明的芯片封装构造的制作
由上述本发明较佳实施例可知，本发明的一优点就是因为本芯片封装构造的导线架中散热垫的支撑条与导线架的导脚一般，同样可作为正常的导脚来使用，因此支撑条的存在并不会减少导线架的导脚的数量，而可达到更有效利用导线架的空间的目的。
由上述本发明较佳实施例可知，本发明的又一优点就是因为本芯片封装构造的制造方法是利用导线架中的导脚来作为散热垫的支撑条，因此可避免对导线架的设计造成限制，而有助于导线架的设计的灵活性。
Claims (14)
1.一种芯片封装构造，至少包括一承载器和一芯片；该承载器至少包括一具有一承载面的散热垫、若干个导脚以及至少二支撑条；芯片配置于该承载器上，其中该芯片包含若干个焊球并覆晶接合于该承载器的该散热垫和该些导脚上；其特征在于：芯片的焊球还覆晶结合于支撑条上。
2.如权利要求1所述的芯片封装构造，其特征在于：更包含一封装胶体包覆该芯片及部分该承载器，并暴露出部分该些导脚、部分该些支撑条及部分该散热垫。
3.如权利要求1所述的芯片封装构造，其特征在于：该支撑条是连接支撑该散热垫。
4.如权利要求3所述的芯片封装构造，其特征在于：该些焊球中包括若干个接地焊球以及若干个电源焊球，且该些支撑条电性连接至这些接地焊球及/或这些电源焊球。
5.如权利要求3所述的芯片封装构造，其特征在于：该散热垫具有一散热面，该散热面相对于该承载面，且每一该些支撑条具有一连接部与该散热垫的侧边接合，且该连接部的上表面与该承载面邻接或该连接部的下表面与该散热面邻接。
6.如权利要求1所述的芯片封装构造，其特征在于：该些支撑条是与该散热垫分离。
7.如权利要求6所述之芯片封装构造，其特征在于：该些焊球中包括若干个讯号焊球，且该些支撑条电性连接至该些讯号焊球。
8.一种导线架构造，其至少包括一具有一承载面，以适于承接一芯片的散热垫、若干个导脚以及至少二个支撑该散热垫的支撑条；其特征在于：这些支撑条是适于与该芯片电性连接，而该些支撑条是位于该导线架的角落区以外的区域。
9.一种芯片封装构造的制造方法，其包括如下步骤：提供一至少包括一具有承载面的散热垫、若干个导脚以及至少二支撑条连接至前述的散热垫的承载器的步骤；提供一芯片的步骤，该芯片至少包括若干个焊球配置在该芯片的一表面上；以及接合该芯片于该导线架构造上的步骤，其中该芯片是经由该些焊球与该散热垫、该些导脚电性连接；其特征在于：在接合该芯片于该导线架构造上的步骤中，该芯片经由焊球与支撑条电性连接。
10.如权利要求9所述的芯片封装构造的制造方法，其特征在于：该接合方式是经由一回焊步骤，使该些焊球接合于该散热垫、该些导脚以及该些支撑条上。
11.如权利要求9所述的芯片封装构造的制造方法，其特征在于：于接合该芯片于该承载器上的步骤后，更包含一封模步骤，封入该芯片、部分该些导脚、部分该些支撑条及部分该散热垫，并暴露出部分该些导脚、部分该些支撑条及部分该散热垫。
12.如权利要求11所述的芯片封装构造的制造方法，其特征在于：于该封模步骤后，更包含一分离该些支撑条与该散热垫的步骤。
13.如权利要求11所述的芯片封装构造的制造方法，其特征在于：于接合该芯片于该承载器上的步骤后，该封模步骤前，更包含一分离该些支撑条与该散热垫的步骤。
14.如权利要求13所述的芯片封装构造的制造方法，其特征在于：分离该些支撑条与该散热垫的步骤的方法包含切割或蚀刻。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200610004809 CN101000901A (zh) | 2006-01-11 | 2006-01-11 | 芯片封装构造及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200610004809 CN101000901A (zh) | 2006-01-11 | 2006-01-11 | 芯片封装构造及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101000901A true CN101000901A (zh) | 2007-07-18 |
Family
ID=38692799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200610004809 Pending CN101000901A (zh) | 2006-01-11 | 2006-01-11 | 芯片封装构造及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101000901A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101494209B (zh) * | 2008-01-21 | 2011-03-16 | 宏茂微电子(上海)有限公司 | 导线架与芯片封装体 |
-
2006
- 2006-01-11 CN CN 200610004809 patent/CN101000901A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101494209B (zh) * | 2008-01-21 | 2011-03-16 | 宏茂微电子(上海)有限公司 | 导线架与芯片封装体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102201385B (zh) | 方形扁平无引线半导体封装及其制作方法 | |
| JP5011115B2 (ja) | マルチチップリードフレーム半導体パッケージ | |
| KR101076537B1 (ko) | 다이 위에 적층된 역전된 패키지를 구비한 멀티 칩 패키지모듈 | |
| US6818980B1 (en) | Stacked semiconductor package and method of manufacturing the same | |
| KR100498488B1 (ko) | 적층형 반도체 패키지 및 그 제조방법 | |
| US7768112B2 (en) | Semiconductor package fabricated by cutting and molding in small windows | |
| US8420452B2 (en) | Fabrication method of leadframe-based semiconductor package | |
| JP5227501B2 (ja) | スタックダイパッケージ及びそれを製造する方法 | |
| US8105876B2 (en) | Leadframe for leadless package, structure and manufacturing method using the same | |
| US20040061202A1 (en) | Leadframe for die stacking applications and related die stacking concepts | |
| JPH11312764A (ja) | エリアアレイ型半導体パッケージ及びその製造方法 | |
| US6876087B2 (en) | Chip scale package with heat dissipating part | |
| TW202101618A (zh) | 半導體封裝和電子系統 | |
| US20040188818A1 (en) | Multi-chips module package | |
| US10290593B2 (en) | Method of assembling QFP type semiconductor device | |
| US20090206459A1 (en) | Quad flat non-leaded package structure | |
| US20080185698A1 (en) | Semiconductor package structure and carrier structure | |
| JP6245485B2 (ja) | スタックダイパッケージを製造する方法 | |
| US8471383B2 (en) | Semiconductor package and fabrication method thereof | |
| TWI376019B (en) | Method for manufacturing leadframe, packaging method for using the leadframe and semiconductor package product | |
| CN101290929A (zh) | 堆栈式芯片封装结构 | |
| CN101000901A (zh) | 芯片封装构造及其制造方法 | |
| JP4207791B2 (ja) | 半導体装置 | |
| JP5302234B2 (ja) | 半導体装置 | |
| CN101145556A (zh) | 系统级封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |