[go: up one dir, main page]

JP3832627B2 - 信号線駆動回路、画像表示装置および携帯機器 - Google Patents

信号線駆動回路、画像表示装置および携帯機器 Download PDF

Info

Publication number
JP3832627B2
JP3832627B2 JP2001202727A JP2001202727A JP3832627B2 JP 3832627 B2 JP3832627 B2 JP 3832627B2 JP 2001202727 A JP2001202727 A JP 2001202727A JP 2001202727 A JP2001202727 A JP 2001202727A JP 3832627 B2 JP3832627 B2 JP 3832627B2
Authority
JP
Japan
Prior art keywords
circuit
reference voltage
signal
signal line
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001202727A
Other languages
English (en)
Other versions
JP2002123233A (ja
Inventor
隆滋 太田
俊洋 柳
浩二 熊田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2001202727A priority Critical patent/JP3832627B2/ja
Priority to EP01306773A priority patent/EP1184834B1/en
Priority to TW090119327A priority patent/TW512302B/zh
Priority to US09/925,909 priority patent/US7190357B2/en
Priority to CNB01124979XA priority patent/CN1213395C/zh
Priority to KR10-2001-0048271A priority patent/KR100430863B1/ko
Priority to CNB2004100831355A priority patent/CN100388346C/zh
Publication of JP2002123233A publication Critical patent/JP2002123233A/ja
Application granted granted Critical
Publication of JP3832627B2 publication Critical patent/JP3832627B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007Display of intermediate tones
    • G09G3/2011Display of intermediate tones by amplitude modulation
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3685Details of drivers for data electrodes
    • G09G3/3688Details of drivers for data electrodes suitable for active matrices only
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3696Generation of voltages supplied to electrode drivers
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/027Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/021Power management, e.g. power saving
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/04Changes in size, position or resolution of an image
    • G09G2340/0407Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0428Gradation resolution change
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/16Calculation or use of calculated indices related to luminance levels in display data

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、画像信号をサンプリングし、信号線に階調毎の信号線駆動信号を出力する画像表示装置の信号線駆動回路、この信号線駆動回路を用いた画像表示装置およびこの画像表示装置を使用した携帯機器に関するものである。
【0002】
【従来の技術】
省電力、省スペースが求められる携帯機器等の表示部として液晶表示装置が広く使用されている。この液晶表示装置の構成例を図3に示す。
【0003】
同図に示すように、アクティブマトリクス型液晶表示装置101では、画素電極16がマトリクス状に配置され、各画素電極16にはTFT17(Thin Film Transistor) 等のアクティブ素子を介して信号線18と走査線19とが接続され、これら複数の信号線18と複数の走査線19とが第1透明基板20上に備えられている。この第1透明基板20と対向する位置に配置された第2透明基板(図示せず)には対向電極(図示せず)が備えられ、これら第1透明基板20と第2透明基板との間には液晶(図示せず)が封入されている。
【0004】
アクティブマトリクス型液晶表示装置101には画像信号供給回路3から画像信号(R0等)が入力される。この画像信号は、ラッチ回路13等でタイミング調整された後、信号線駆動回路111に入力される。信号線駆動回路111は、信号線18に供給する信号線駆動信号を出力して信号線18を駆動する。走査線19には前記画像信号のタイミングに応じた走査信号が走査線駆動回路15より供給され、走査線19が垂直走査される。
【0005】
このようなアクティブマトリクス型液晶表示装置101は、画質が良好であることから、高画質が要求される携帯機器に使用されている。携帯機器では、高画質化と共に、バッテリ電力消費量を低減して使用時間を延長することへの要望が非常に強い。したがって、携帯機器に使用する画像表示装置では、低消費電力であることが必要である。前記アクティブマトリクス型液晶表示装置101は、液晶表示装置であるため電力消費量は少ないが、上記要望に沿うようにさらなる省電力化が求められている。
【0006】
また、従来、アクティブマトリクス型液晶表示装置101は透過型が主流であった。しかしながら、今日では、反射型または反射/透過両用型のものが、携帯機器、特に携帯電話のような非常に小型の機器にも使用されつつある。これは、上記反射型等であっても色再現性に優れたものが開発されたことによる。さらには、上記反射型等では、透過型で必要であったバックライトが不要であること、またはバックライトが単に補助として使用されるのみであることから、バックライトでの極めて多量の電力消費が削減できるようになったためである。
【0007】
バックライトの次に電力消費量が多い部分としては、信号線18に信号線駆動信号を供給する信号線駆動回路111が挙げられる。したがって、上記反射型等のアクティブマトリクス型液晶表示装置101では、信号線駆動回路111の省電力化が特に重要である。
【0008】
信号線駆動回路111の省電力化を目的とした発明には、特許第3007745号公報に記載のものがある。この発明では、信号線駆動回路111内のバッファ回路の位置を工夫している。図4にはその信号線駆動回路111を示す。以下、同図にしたがってその構成について説明する。
【0009】
112はアクティブマトリクス型液晶表示装置101に表示される画像信号の入力端子である。図4では、赤(R)、緑(G)、青(B)各6ビットの場合を示している。また、各色の画像信号をR0〜R5、G0〜G5およびB0〜B5で示している。113はサンプリング・ラッチ回路であり、前記画像信号をサンプリングしてラッチし、次段のデコード回路114を制御する信号を出力する。114はデコード回路であり、前紀サンプリング・ラッチ回路113でサンプリングされた画像信号の階調に基づいて、画像信号を次段の基準電圧選択回路115を制御する信号に、デコードテーブルを用いて変換する。115は基準電圧選択回路であり、入力される基準電圧をデコード回路114の出力に基づいて選択する。
【0010】
116は分圧回路であり、外部基準電源回路12から入力される第1基準電圧VB1をラダー抵抗36等で分圧する。この分圧回路116で分圧して作成された基準電圧を第2基準電圧VB2とする。第1基準電圧VB1および第2基準電圧VB2は、入力インピーダンスが大きく出力インピーダンスが小さいバッファ回路117を介して前記基準電圧選択回路115に入力され、基準電圧選択回路115で選択される基準電圧となる。基準電圧選択回路115の出力は、出力バッファ回路118を介して信号線駆動回路111の出力端子119に出力される。したがって、この信号線駆動回路111では、分圧回路116を流れる電流を削滅することにより、信号線駆動回路111全体の省電力化を図ることができる。
【0011】
【発明が解決しようとする課題】
しかしながら、前記従来のアクティブマトリクス型液晶表示装置101に用いられる信号線駆動回路111では、信号線駆動回路111内の一部の回路で消費される電流を削減することにより省電力化を図っていたに過ぎない。したがって、携帯機器の使用時間を延長するためにさらなる省電力化が望まれている。特に反射型または反射/透過両用型の表示装置では、従来電力消費量の大きいバックライトが不要であるかまたは補助的に使用されるのみであるため、信号線駆動回路111の省電力化が画像表示装置全体の省電力化に寄与する割合が非常に大きい。
【0012】
また、特に近年普及の一途をたどる携帯電話では、待ち受け時と通話時とにおいて携帯電話本体の消費電力が桁違いに異なる。したがって、必要な省電力化の程度がその使用状況に応じて大きく異なる。一般的な携帯電話の場合を例示すると、待ち受け時の消費電力は携帯電話全体で約5mW、通話時の消費電力は携帯電話全体で約900mWとなる。したがって、携帯電話に使用される表示装置においても、上記の各使用状況において必要とされる省電力化の程度が異なる。
【0013】
本発明は、上記問題点を解決するためになされたものであり、信号線駆動回路のさらなる省電力化を図るとともに、使用状況に応じて省電力化の程度を任意に選択できるマトリクス型表示装置の信号線駆動回路およびそれを用いた画像表示装置並びにその画像表示装置を搭載した携帯機器の提供を目的としている。
【0014】
【課題を解決するための手段】
上記の課題を解決するために、本発明の信号線駆動回路は、入力された複数の電圧から画像信号の階調に応じて出力電圧を選択し、この出力電圧を信号線駆動信号として出力する基準電圧選択回路を備えた信号線駆動回路において、外部の基準電圧供給手段から入力された第1基準電圧を前記基準電圧選択回路に直接入力する基準電圧線を備えていることを特徴としている。
【0015】
本発明に従えば、第1基準電圧の一部が直接基準電圧選択回路に入力されるので、該直接入力される基準電圧線分についてはバッファ回路が不要である。この結果、回路面積の低減が図れると共に、不要となるバッファ回路に流れていた電流を削減でき、信号線駆動回路の省電力化が図れる。
【0016】
本発明の信号線駆動回路は、画像信号の階調に応じ、信号線駆動回路に供給される複数の第1基準電圧に基づいて得られる電圧を選択し信号線駆動信号を出力する基準電圧選択回路を備えた信号線駆動回路において、前記第1基準電圧の少なくとも2つの電圧間を分圧して得られる第2基準電圧は、入力インピーダンスが大きく出力インピーダンスが小さいバッファ回路を介して前記基準電圧選択回路に入力されると共に、前記第1基準電圧が直接前記基準電圧選択回路に入力され、該基準電圧選択回路は入力される電圧を選択し、前記画像信号の階調に応じた信号線駆動信号を出力することを特徴としている。
【0017】
本発明に従えば、第1基準電圧の一部が直接基準電圧選択回路に入力されるので、該直接入力される基準電圧線分についてはバッファ回路が不要である。この結果、回路面積の低減が図れると共に、不要となるバッファ回路に流れていた電流を削減でき、信号線駆動回路の省電力化が図れる。
【0018】
本発明の信号線駆動回路は、画像信号の階調に応じ、信号線駆動回路に供給される複数の第1基準電圧に基づいて得られる電圧を選択し信号線駆動信号を出力する基準電圧選択回路を備えた信号線駆動回路において、前記第1基準電圧の少なくとも2つの電圧間を分圧して得られる第2基準電圧は、入力インピーダンスが大きく出力インピーダンスが小さいバッファ回路を介して前記基準電圧選択回路に入力されると共に、前記信号線駆動回路に供給される電源電圧の内、少なくとも前記バッファ回路に供給される電源電圧は、第1制御信号により制御される第1スイッチを介して該バッファ回路に供給され、前記基準電圧選択回路は入力される電圧を選択し、前記画像信号の階調に応じた信号線駆動信号を出力することを特徴としている。
【0019】
本発明に従えば、バッファの電源端子と供給電源間に第1制御信号で制御される第1スイッチを配置するため、バッファ出力の基準電圧を使用しない場合、該バッファに供給される電源を遮断し、信号線駆動回路内の不要な回路部を流れる電流を削減でき、信号線駆動回路の省電力化が図れる。
【0020】
ここで前記の不要な回路部には、バッファを構成するオペアンプ等の定電流電源の他、該定電流源を各オペアンプ中に構成せず、全バッファに共通した一つ回路(以下、バイアス回路という)で構成した場合には、該バイアス回路も含まれる。
【0021】
上記の信号線駆動回路において、前記第1スイッチは、画像信号の階調数に応じて制御される構成としてもよい。
【0022】
上記の構成によれば、画像信号の階調数に基づいて前記第1スイッチを制御するので、使用状況に応じ任意に信号線駆動回路の省電力の程度を選択することができる。
【0023】
本発明の信号線駆動回路は、信号線駆動回路に供給される複数の第1基準電圧の少なくとも2つの電圧間を分圧して第2基準電圧を得る分圧回路が設けられ、画像信号の階調に応じて信号線駆動信号を出力する信号線駆動回路において、該第1基準電圧と該分圧回路間に第2制御信号により制御される第2スイッチを設けたことを特徴としている。
【0024】
本発明に従えば、第2基準電圧を得る分圧回路に供給する第1基準電源と該分圧回路間に第2制御信号で制御される第2スイッチを配置するため、分圧回路で作成する第2基準電圧を使用しない場合、該分圧回路に供給される第1基準電圧を遮断し該分圧回路に流れる不要な電流を削減できるため、信号線駆動回路の省電力化が図れる。
【0025】
上記の信号線駆動回路において、前記第2スイッチは、画像信号の階調数に応じて制御される構成としてもよい。
【0026】
上記の構成によれば、画像信号の階調数に基づいて前記第2スイッチを制御するので、使用状況に応じ任意に信号線駆動回路の省電力の程度を選択することができる。
【0027】
本発明の信号線駆動回路は、画像信号をサンプリングするサンプリング回路と、該サンプリングされた信号に基づいて基準電圧を選択し信号線駆動信号を出力する基準電圧選択回路と、前記サンプリングされた信号に基づき前記基準電圧選択回路を制御するデコード回路とを備えた信号線駆動回路において、前記デコード回路は、第3制御信号により制御されてデコードテーブルを変更し、前記基準電圧選択回路が基準電圧を選択するパターンを変更させることを特徴としている。
【0028】
本発明に従えば、デコードテーブルを第3制御信号により変更できるデコード回路を配置するため、画像信号の不要なビットがある場合、不要なデータバスを一定電位に固定することができるので、画像信号の階調数が少ないとき、不要なデータバスに不必要な信号が伝播しその信号変化で流れる不要な電流を削減できるため、信号線駆動回路の省電力化が図れる。
【0029】
また、信号線駆動回路に入力される画像信号を供給する画像信号供給回路等の出力についても不要なビットに対応する信号を一定電位に固定することができるため、前記信号線駆動回路と画像信号供給回路等との間のバスライン間のカップリングによる浮遊容量を充放電する必要が無く、不要な消費電力が削減できる。
【0030】
上記の信号線駆動回路は、前記デコード回路は、画像信号の階調数に応じて制御される構成としてもよい。
【0031】
上記の構成によれば、画像信号の階調数に基づいて前記デコード回路を制御するので、使用状況に応じ任意に信号線駆動回路の省電力の程度を選択することができる。
【0032】
本発明の信号線駆動回路は、画像信号をサンプリングするサンプリング回路と、信号線駆動回路に供給される複数の第1基準電圧の少なくとも2つの電圧間を分圧して第2基準電圧を得る分圧回路と、該第1基準電圧に基づいて得られる電圧を選択し信号線駆動信号を出力する基準電圧選択回路とを備え、該第2基準電圧は入力インピーダンスが大きく出力インピーダンスが小さいバッファ回路を介して前記基準電圧選択回路に入力され、該基準電圧選択回路は入力される電圧を選択し、前記サンプリングされた信号に基づき前記基準電圧選択回路を制御するデコード回路を備え、サンプリングされた信号の階調に応じた信号線駆動信号を出力する信号線駆動回路において、前記バッファ回路ヘの電源を遮断する第1スイッチ、前記第1基準電圧と該分圧回路との間に設置され該分圧回路へ供給される該基準電圧を遮断する第2スイッチ、またはデコードテーブルを変更し前記基準電圧選択回路が基準電圧を選択するパターンを変更させるデコード回路の少なくとも一つを備え、画像信号の階調数に応じ前記第1スイッチ、第2スイッチまたはデコード回路のデコードテーブルの少なくとも一つが遮断または導通の制御をされるかまたはデコードテーブルが変更されることを特徴としている。
【0033】
本発明に従えば、バッファの電源端子と供給電源間に配置された第1制御信号で制御される第1スイッチ、第2基準電圧を得る分圧回路に供給する第1基準電源と該分圧回路間に配置された第2制御信号で制御される第2スイッチ、または階調基準電圧選択回路を制御するデコード回路のデコードテーブルを第3制御信号で制御できるデコード回路の少なくとも一つを備え、前記第1スイッチ、第2スイッチまたはデコード回路の少なくとも一つが画像信号の階調数に応じ制御されるので、信号線駆動回路の省電力化が図れる。
【0034】
更にもし前記第1スイッチ、第2スイッチおよびデコード回路全てを備え、画像信号の階調数に応じ前記第1スイッチ、第2スイッチおよびデコード回路の全てを制御すれば、より大きな信号線駆動回路の省電力化が図れる。
【0035】
本発明の信号線駆動回路は、画像信号をサンプリングするサンプリング回路と、信号線駆動回路に供給される複数の第1基準電圧の少なくとも2つの電圧間を分圧して第2基準電圧を得る分圧回路と、該第1基準電圧に基づいて得られる電圧を選択し信号線駆動信号を出力する基準電圧選択回路とを備え、該第2基準電圧は入力インピーダンスが大きく出力インピーダンスが小さいバッファ回路を介して前記基準電圧選択回路に入力され、該基準電圧選択回路は入力される電圧を選択し、前記サンプリングされた信号に基づき前記基準電圧選択回路を制御するデコード回路を備え、前記サンプリングされた信号の階調に応じた信号線駆動信号を出力する信号線駆動回路において、前記バッファ回路ヘの電源を遮断する第1スイッチ、前記第1基準電圧と該分圧回路間に設置され該分圧回路へ供給される該基準電圧を遮断する第2スイッチ、およびデコードテーブルを変更し、前記基準電圧選択回路が基準電圧を選択するパターンを変更させることができるデコード回路を備え、前記画像信号の階調数が前記第1基準電圧の数以下の場合、前記第1スイッチおよび第2スイッチが共に遮断され、かつデコード回路のデコードテーブルが画像信号の階調数に対応したデコードテーブルとなることを特徴としている。
【0036】
本発明に従えば、バッファの電源端子と供給電源間に配置された第1制御信号で制御される第1スイッチ、第2基準電圧を得る分圧回路に供給する第1基準電1源と該分圧回路間に配置された第2制御信号で制御される第2スイッチ、および階調基準電圧選択回路を制御するデコード回路のデコードテーブルを第3制御信号で制御できるデコード回路を備え、前記第1スイッチ、第2スイッチまたはデコード回路が画像信号の階調数に応じ制御され、画像信号の階調数が前記第1基準電圧の数以下の場合、第1スイッチおよび第2スイッチが共に遮断され、かつデコード回路が有効な画像信号に対応するビットのみで有効なデコードテーブルとなるので、使用状況に応じ任意に信号線駆動回路の省電力の程度を選択することができ、画像信号の階調数が第1基準電圧の数より多い場合より信号線駆動回路の省電力化が大いに図れる。
【0037】
本発明の画像表示装置は、マトリクス状に配置された画素と、前記画素に接続された複数の信号線と、前記画素に接続された複数の走査線と、該走査線に走査信号を出力し垂直走査を行う走査信号線駆動回路と、供給される複数の第1基準電圧に基づいて得られる電圧を画像信号の階調に応じて選択し出力する基準電圧選択回路を有し、前記信号線に信号線駆動信号を供給する信号線駆動回路とを備えた画像表示装置において、前記第1基準電圧の少なくとも2つの電圧間を分圧して得られる第2基準電圧は、入力インピーダンスが大きく出力インピーダンスが小さいバッファ回路を介して前記基準電圧選択回路に入力されると共に、前記第1基準電圧が直接前記基準電圧選択回路に入力され、該基準電圧選択回路は入力される電圧を選択し、前記画像信号の階調に応じた信号線駆動信号を出力することを特徴としている。
【0038】
本発明に従えば、第1基準電圧の一部が直接基準電圧選択回路に入力されるので、該直接入力される基準電圧線はバッファが不要であり回路面積の低減が図れると共に、不要バッファに流れていた電流を削減できる信号線駆動回路の省電力化が図れ、該信号線駆動回路を備えた画像表示装置の省電力化が図れる。
【0039】
本発明の画像表示装置は、マトリクス状に配置された画素と、前記画素に接続された複数の信号線と、前記画素に接続された複数の走査線と、該走査線に走査信号を出力し垂直走査を行う走査信号線駆動回路と、供給される複数の第1基準電圧に基づいて得られる電圧を画像信号の階調に応じて選択し出力する基準電圧選択回路を有し、前記信号線に信号線駆動信号を供給する信号線駆動回路とを備えた画像表示装置において、前記第1基準電圧の少なくとも2つの電圧間を分圧して得られる第2基準電圧は、入力インピーダンスが大きく出力インピーダンスが小さいバッファ回路を介して前記基準電圧選択回路に入力されると共に、前記信号線駆動回路に供給される電源電圧の内、少なくとも前記バッファ回路に供給される電源電圧は、第1制御信号により制御される第1スイッチを介して該バッファに供給され、前記基準電圧選択回路は入力される電圧を選択し、前記画像信号の階調に応じた信号線駆動信号を出力することを特徴としている。
【0040】
本発明に従えば、バッファの電源端子と供給電源間に第1制御信号で制御される第1スイッチを配置するため、バッファ出力の基準電圧を使用しない場合、該バッファに供給される電源を遮断し、信号線駆動回路内の不要な回路部を流れる電流を削減でき、信号線駆動回路の省電力化が図れ、該信号線駆動回路を備えた画像表示装置の省電力化が図れる。
【0041】
ここで前記の不要な回路部には、バッファを構成するオペアンプ等の定電流電源の他、該定電流源を各オペアンプ中に構成せず、全バッファに共通した一の回路(以下、バイアス回路という)で構成した場合には、該バイアス回路も含まれる。
【0042】
本発明の画像表示装置は、マトリクス状に配置された画素と、前記画素に接続された複数の信号線と、前記画素に接続された複数の走査線と、該走査線に走査信号を出力し垂直走査を行う走査信号線駆動回路と、供給される複数の第1基準電圧の少なくとも2つの電圧間を分圧して第2基準電圧を得る分圧回路が設けられ、画像信号の階調に応じて選択し出力する基準電圧選択回路を有し、前記信号線に信号線駆動信号を供給する信号線駆動回路とを備えた画像表示装置において、該第1基準電圧と該分圧回路間に第2制御信号により制御される第2スイッチを設けたことを特徴としている。
【0043】
本発明に従えば、第2基準電圧を得る分圧回路に供給する第1基準電源と該分圧回路間に第2制御信号で制御される第2スイッチを配置するため、分圧回路で作成する第2基準電圧を使用しない場合、該分圧回路に供給される第1基準電圧を遮断し該分圧回路に流れる不要な電流を削減できるため、信号線駆動回路の省電力化が図れ、該信号線駆動回路を備えた画像表示装置の省電力化が図れる。
【0044】
本発明の画像表示装置は、マトリクス状に配置された画素と、前記画素に接続された複数の信号線と、前記画素に接続された複数の走査線と、該走査線に走査信号を出力し垂直走査を行う走査信号線駆動回路と、画像信号をサンプリングするサンプリング回路、画像信号の階調に応じて選択し出力する基準電圧選択回路および該サンプリングされた信号に基づき基準電圧選択回路を制御するデコード回路を有し、前記基準電圧選択回路が前記信号線に信号線駆動信号を供給する信号線駆動回路とを備えた画像表示装置において、前記デコード回路は、第3制御信号により制御されてデコードテーブルを変更し、前記基準電圧選択回路が基準電圧を選択するパターンを変更することを特徴としている。
【0045】
本発明に従えば、デコードテーブルを第3制御信号により変更できるデコード回路を配置するため、画像信号の不要なビットがある場合、不要なデータバスを一定電位に固定することができるので、画像信号の階調数が少ないとき、不要なデータバスに不必要な信号が伝播しその信号変化で流れる不要な電流を削減できるため、液晶表示装置の省電力化が図れる。
【0046】
また、信号線駆動回路に入力される画像信号を供給する画像信号供給回路等の出力についても不要なビットに対応する信号を一定電位に固定することができるため、前記信号線駆動回路と画像信号供給回路等との間のバスライン間のカップリングによる浮遊容量を充放電する必要が無く、不要な消費電力が削減できる。
【0047】
本発明の画像表示装置は、マトリクス状に配置された画素と、前記画素に接続された複数の信号線と、前記画素に接続された複数の走査線と、該走査線に走査信号を出力し垂直走査を行う走査信号線駆動回路と、供給される複数の第1基準電圧の少なくとも2つの電圧間を分圧して第2基準電圧を得る分圧回路、電圧を画像信号の階調に応じて選択し出力する基準電圧選択回路、画像信号をサンプリングするサンプリング回路および前記サンプリングされた信号に基づき前記基準電圧選択回路を制御するデコード回路を有し、前記第2基準電圧は入力インピーダンスが大きく出力インピーダンスが小さいバッファ回路を介して前記基準電圧選択回路に入力され、該基準電圧選択回路は入力される電圧を選択し、前記サンプリング回路にてサンプリングされた信号の階調に応じた信号線駆動信号を前記信号線に供給する信号線駆動回路とを備えた画像表示装置において、前記バッファ回路ヘの電源を遮断する第1スイッチ、前記第1基準電圧と該分圧回路との間に設置され該分圧回路へ供給される該基準電圧を遮断する第2スイッチ、またはデコードテーブルを変更し、前記基準電圧選択回路が基準電圧を選択するパターンを変更させるデコード回路の少なくとも一つを備え、画像信号の階調数に応じ前記第1スイッチ、第2スイッチまたはデコード回路のデコードテーブルの少なくとも一つが遮断または導通の制御をされるかまたはデコードテーブルが変更されることを特徴としている。
【0048】
本発明に従えば、バッファの電源端子と供給電源間に配置された第1制御信号で制御される第1スイッチ、第2基準電圧を得る分圧回路に供給する第1基準電源と該分圧回路間に配置された第2制御信号で制御される第2スイッチ、または階調基準電圧選択回路を制御するデコード回路のデコードテーブルを第3制御信号で制御できるデコード回路の少なくとも一つを備え、前記第1スイッチ、第2スイッチまたはデコード回路の少なくとも一つが画像信号の階調数に応じ制御されるので、画像表示装置の省電力化が図れる。更にもし前記第1スイッチ、第2スイッチおよびデコード回路全てを備え、画像信号の階調数に応じ前記第1スイッチ、第2スイッチおよびデコード回路の全てを制御すれば、より大きな画像表示装置の省電力化が図れる。
【0049】
本発明の画像表示装置は、マトリクス状に配置された画素と、前記画素に接続された複数の信号線と、前記画素に接続された複数の走査線と、該走査線に走査信号を出力し垂直走査を行う走査信号線駆動回路と、供給される複数の第1基準電圧の少なくとも2つの電圧間を分圧して第2基準電圧を得る分圧回路、電圧を画像信号の階調に応じて選択し出力する基準電圧選択回路、画像信号をサンプリングするサンプリング回路および前記サンプリングされた信号に基づき前記基準電圧選択回路を制御するデコード回路を有し、前記第2基準電圧は入力インピーダンスが大きく出力インピーダンスが小さいバッファ回路を介して前記基準電圧選択回路に入力され、該基準電圧選択回路は入力される電圧を選択し、前記サンプリング回路にてサンプリングされた信号の階調に応じた信号線駆動信号を前記信号線に供給する信号線駆動回路とを備えた画像表示装置において、前記バッファ回路ヘの電源を遮断する第1スイッチ、前記第1基準電圧と該分圧回路との間に設置され該分圧回路へ供給される該基準電圧を遮断する第2スイッチ、およびデコードテーブルを変更し、前記基準電圧選択回路が基準電圧を選択するパターンを変更させることができるデコード回路を備え、前記画像信号の階調数が前記第1基準電圧の数以下の場合、前記第1スイッチおよび第2スイッチが共に遮断され、かつデコード回路のデコードテーブルが画像信号の階調数に対応したデコードテーブルとなることを特徴としている。
【0050】
本発明に従えば、バッファの電源端子と供給電源間に配置された第1制御信号で制御される第1スイッチ、第2基準電圧を得る分圧回路に供給する第1基準電源と該分圧回路間に配置された第2制御信号で制御される第2スイッチ、および階調基準電圧選択回路を制御するデコード回路のデコードテーブルを第3制御信号で制御できるデコード回路を備え、前記第1スイッチ、第2スイッチまたはデコード回路が画像信号の階調数に応じ制御され、画像信号の階調数が前記第1基準電圧の数以下の場合、第1スイッチおよび第2スイッチが共に遮断され、かつデコード回路が有効な画像信号に対応するビットのみで有効なデコードテーブルとなるので、使用状況に応じ任意に画像表示装置の省電力の程度を選択することができ、画像信号の階調数が第1基準電圧の数より多い場合より画像表示装置の省電力化が大いに図れる。
【0051】
上記の画像表示装置は、前記画像信号の階調数の変化に応じ、前記第1スイッチ、第2スイッチまたはデコード回路の少なくとも一つを制御し、駆動モードを任意に切り替える設定回路を有する構成としてもよい。
【0052】
上記の構成によれば、画像信号の階調数により前記信号線駆動回路に備えられた前記第1スイッチ、第2スイッチおよび/またはデコード回路を、使用状況に応じ任意に制御できる設定回路を備えているので、駆動モードを任意に切り替えることができ、使用状況に応じて画像表示装置の省電力化が図れる。
【0053】
本発明の携帯機器は、画像表示装置を有する携帯機器において、上記何れかの画像表示装置が搭載されていることを特徴としている。
【0054】
上記の構成によれば、携帯機器は、前記画像表示装置が搭載されているので、該携帯機器の使用者が使用する状況、表示する画像信号の種類等により携帯機器の画像表示装置の駆動モードを変更し、必要に応じた省電力化が図れ、携帯機器のバッテリの使用時間を延ばすことができる。
【0055】
【発明の実施の形態】
〔実施の形態1〕
本発明の実施の一形態を図1および図2に基づいて以下に説明する。
図1は、本発明の実施の一形態を示す信号線駆動回路11の回路図である。また、図2は、上記信号線駆動回路11を備えた、本発明の実施の一形態を示す画像表示装置としてのアクティブマトリクス型液晶表示装置1のブロック図である。
【0056】
図2に示すように、アクティブマトリクス型液晶表示装置1(以下、単に液晶表示装置1と称する)には、外部電源回路2および画像信号供給回路3が接続される。外部電源回路2は、液晶表示装置1を駆動するための電源を供給する回路であり、外部基準電源回路(基準電圧供給手段)12、信号線駆動回路11およびその他の回路に電圧を供給する。画像信号供給回路3は、液晶表示装置1に表示する画像信号を供給する回路である。上記画像信号(R0〜R5等)は、タイミング調整を行なうラッチ回路13を介して信号線駆動回路11に供給される。また、信号線駆動回路11には、後述のように、設定回路(制御手段)14から制御信号SC1〜SC3が入力される。
【0057】
さらに、液晶表示装置1では、信号線駆動回路11に複数の信号線18が接続され、走査線駆動回路15に複数の走査線19が接続されている。また、画素電極16がマトリクス状に配置され、各画素電極16にはTFT17(Thin Film Transistor) 等のアクティブ素子を介して信号線18と走査線19とが接続されている。これら複数の信号線18と複数の走査線19とは第1透明基板20上に備えられている。この第1透明基板20と対向する位置に配置された第2透明基板(図示せず)には対向電極(図示せず)が備えられ、第1透明基板20と第2透明基板との間には液晶(図示せず)が封入されている。
【0058】
次に、図1に示した信号線駆動回路11の構成について説明する。
31は液晶表示装置1に表示される画像信号の入力端子である。図1では、画像信号が赤(R)、緑(G)、青(B)で各6ビット(R0等)の場合を示している。32はサンプリング・ラッチ回路であり、前記画像信号をサンプリングしてラッチし、次段のデコード回路33を制御する信号を出力する。33はデコード回路であり、前紀サンプリング・ラッチ回路32でサンプリングされた画像信号の階調に基づいて、画像信号を次段の基準電圧選択回路34を制御する信号に、デコードテーブルを用いて変換する。34は基準電圧選択回路であり、入力される基準電圧をデコード回路33の出力に基づいて選択する。
【0059】
35は分圧回路であり、外部基準電源回路12から入力される第1基準電圧VB1をラダー抵抗36等で分圧する。この分圧回路35で第1基準電圧VB1を分圧して得られた電圧が第2基準電圧VB2となる。この第2基準電圧VB2は入力インピーダンスが大きく出力インピーダンスが小さいバッファ回路37を介して前記基準電圧選択回路34に入力され、基準電圧選択回路34にて選択される基準電圧となる。基準電圧選択回路34の出力は、出力端子38に出力される。出力端子38は、図2に示した信号線18に接続され、その出力信号により信号線18を駆動する。なお、図1においては、信号線駆動回路11の出力本数をn(nは1以上の整数)本としている。
【0060】
以上に挙げた構成は、前記従来の技術で説明した図4に示す信号線駆動回路111の構成とほぼ同一であるが、本実施の形態の信号線駆動回路11は、さらに省電力化を図るため、以下の構成を備える。
【0061】
各バッファ回路37へ電源電圧を入力する電源線には、それぞれ第1スイッチ41(第1スイッチ41a、41b…)が設けられている。これら第1スイッチ41は、対応するバッファ回路37の電源線を個別に遮断/導通する。各第1スイッチ41の遮断/導通は、設定回路14から出力される第1制御信号CS1により制御される。複数のバッファ回路37は、分圧回路35と基準電圧選択回路34との間に設けられ、分圧回路35のラダー抵抗36にて作られた第2基準電圧VB2をインピーダンス変換して基準電圧選択回路34に供給する。
【0062】
また、分圧回路35に第1基準電圧VB1を供給する各電源線と各ラダー抵抗36との間には、第2スイッチ42(第2スイッチ42a、42b…)が設けられている。これら第2スイッチ42は、対応するラダー抵抗36の電源線を個別に遮断/導通する。各第2スイッチ42の遮断/導通は、設定回路14から出力される第2制御信号CS2により制御される。
【0063】
さらに、第1基準電圧VB1のレベルをそのまま基準電圧選択回路34に入力される基準電圧とする場合には、前記バッファ回路37を介することなく、第1基準電圧VB1を基準電圧選択回路34に直接入力する。即ち、基準電圧選択回路34(階調選択回路)に入力される基準電圧の少なくとも一つは、第1基準電圧VB1とされている(第1基準電圧VB1がそのまま使用されている)。以下、この基準電圧を直結基準電圧と称する。
【0064】
また、信号線駆動回路11に入力され、サンプリング・ラッチ回路32でサンプリングされた画像信号は、次段のデコード回路33にて基準電圧選択回路34を制御する信号にデコードされる。デコード回路33では、この際に使用するデコードテーブルを変更できるようになっている。以下、このような機能を可変デコードと称する。上記デコードテーブルの変更は、設定回路14から出力される第3制御信号CS3により制御される。
【0065】
上記のように、前記第1制御信号CS1、第2制御信号CS2および第3制御信号CS3は、設定回路14より出力される。設定回路14は、設定信号MOにより任意に信号線駆動回路11の駆動モードを設定、切替できる回路であり、例えば、CMOSレベルの設定信号を入力し、その設定信号に基づいて駆動モードを選択する。そして、設定回路14は、信号線駆動回路11がその駆動モードに切り替わるように、前記第1制御信号CS1、第2制御信号CS2および第3制御信号CS3を信号線駆動回路11に出力する。これら各制御信号の出力線の数は1本に限られることなく、その制御信号が制御する箇所の数により適宜決められる。したがって、各制御信号CS1、CS2、CS3の出力線は各々複数線で構成する場合もある。
【0066】
また、前記設定信号MOのレベルは、CMOSレベルにこだわることなくTTLレベルでもよく、また、差動入力形式としてもよい。さらに前記設定信号MOは、パラレル信号形式であってもよく、また、信号線の本数を削減するためにシリアル信号形式としてもよい。即ち、液晶表示装置1には、前記設定信号MO以外にも画像を表示するための画像信号やクロック(図示せず)等が入力されるため、これらの信号との組合わせにより前記シリアル信号形式とすることも可能である。なお、図2の構成において、設定回路14は、信号線駆動回路11の外部に設けられているが、信号線駆動回路11の内部に集積することも可能である。
【0067】
また、本信号線駆動回路11においては、前記4個の要素である、第1スイッチ41、第2スイッチ42、直結基準電圧、あるいは可変デコードの少なくとも1個の要素を含んでいれば良く、例えばこれらのうちの任意の2ないし4個の要素を含んでいてもよい。前記4要素の中でどの要素を信号線駆動回路11の構成要素とするかは、信号線駆動回路11の回路規模(チップ面積)、所望の電力低減量、画像信号の階調数、または画像表示装置の駆動モードの種類等により適宜選択すればよい。次に上記各要素の動作を順次説明する。
【0068】
まず、第1スイッチ41は、信号線駆動回路11内で前記バッファ回路37への電源線を遮断/導通し、出力電圧が必要なバッファ回路37にのみに電源を供給する。前記電源線へは、図2に示す電源線PWを通じて外部電源回路2から電源電圧が供給される。このような構成により、表示するビット数が減少したために使用しなくなったバッファ回路37への電源供給を個々に遮断することができる。この結果、信号線駆動回路11は、必用最小限の電力で駆動が可能となり省電力化が実現できる。
【0069】
図1には、第1基準電圧VB1が4種類(VB1max 、VB1min 、VB1max とVB1min との間のVB1×2)入力され、最大64階調表示ができる場合の信号線駆動回路11を例示している。この構成において、例えば画像信号の階調数が4(2ビット)以下の場合、信号線駆動回路11の外部(外部基準電源回路12)から第1基準電圧が4種類入力されているので、前記第1スイッチ41を遮断して全てのバッファ回路37に電源電圧を供給しない状態にしても表示には影響せず、かつバッファ回路37での消費電流(消費電力)を削減できる。
【0070】
また、図1において、例えば画像信号数が8(3ビット)の場合には、外部(外部基準電源回路12)から第1基準電圧が4種類入力されているので、残りの4階調分を分圧回路35で作成した第2基準電圧VB2で賄えばよい。したがって、バッファ回路37についても4個のバッファ回路37のみに電源電圧を供給すべく第1スイッチ41を導通すれば良く、残りの56個のバッファ回路37ヘの電源電圧は遮断することができる。この結果、バッファ回路37のみに関してみれば、全てのバッファ回路37を動作させる場合と比較して、消費電流が約1/15(=4/60)となる。特に、携帯機器では常に64(6ビット)階調表示をする必要がなく、文字等のキャラクター表示の場合には前記4階調表示でも充分情報伝達が可能である。
【0071】
仮に表示する画像を切り替えて映像を表示する場合、第1スイッチ41を導通とすることにより64(6ビット)階調表示ができる。64階調表示とすると、前記4階調表示の場合より消費電力量は多くなるものの、このような表示は短時間に多くの情報を取得したい場合のものであり、64階調表示が長く続くことはない。また、64階調表示では、表示部以外の部分もフルに稼働している状態であり、携帯機器全体に占める表示部の消費電力量が特に多くなることもない。したがって、信号線駆動回路11、即ち液晶表示装置1では、使用する状況に応じて省電力への切り替えが可能であることは非常に有用である。
【0072】
次に、第2スイッチ42について説明する。図1に示す第2スイッチ42は、分圧回路35に供給する第1基準電圧VB1の基準電圧線(電圧供給線)39と分圧回路35を構成するラダー抵抗36との間に設置されている。通常、第1基準電圧VB1の種類の数(基準電圧線39の数)は、信号線駆動回路11で必要とされる基準電圧の種類の数よりも少ない。これは、仮に信号線駆動回路11で必要とされる基準電圧の種類全てを第1基準電圧VB1で供給すると、信号線駆動回路11へ供給する基準電圧線39の本数が非常に多くなり配線が困難となるからである。
【0073】
例えば、図1に示す64(6ビット)階調表示の場合、仮に第1基準電圧VB1用として64本もの基準電圧線39を配線すると、画像表示装置(液晶表示装置1)自体が大きくなる。このため、携帯機器のように小型化が要求される装置では実現困難である。したがって、図1に示すように、画像信号が64階調(6ビット)の場合、第1基準電圧VB1の基準電圧線39は4本程度にとどめ、残りの60階調分は、第1基準電圧VB1に基づき分圧回路35にて作成した第2基準電圧VB2にて補う。
【0074】
分圧回路35は、本実施の形態においてラダー抵抗36で構成され、その抵抗比で第2基準電圧VB2を作成している。基本的には第1基準電圧VB1の最大電圧VB1max と最小電圧VB1min との2種の電圧から作成することができる。この場合、第2基準電圧VB2の値は必ずしも所望の値とはならない。それは前記2種の電圧から分圧比のみで第2基準電圧VB2を作ると、電圧レベルの微調整ができないからである。この問題に対処するため、第1基準電圧VB1として2種以上の電圧を入力する。即ち、最大電圧値VB1max と最小電圧値VB1min との間の電圧(最大最小間電圧)の2種類(異なる2値の電圧)以上を、第1基準電圧VB1として入力する。
【0075】
図1の構成では、前記最大最小間電圧の第1基準電圧VB1として2種類の基準電圧VB1を入力し、第1基準電圧VB1として計4種類の電圧を分圧回路35に供給する。このようにすると、さらに所望の値の第2基準電圧VB2を得易くなる。第1基準電圧VB1の前記最大最小間電圧の数は、図1に示した2種に限らず、機器により適宜選択すればよく、その数が仮に0であっても機器によっては使用可能な場合もある。
【0076】
信号線駆動回路11では、前記の各第1基準電圧VB1を供給する基準電圧線39と前記分圧回路35の各ラダー抵抗36との間に、前記第2スイッチ42が図1に示すように設置されている。特に、最大電圧値VB1max を供給する基準電圧線39とラダー抵抗36との間に設置する第2スイッチ42(第2スイッチ42a)、および最小電圧値VB1min を供給する基準電圧線39とラダー抵抗36との間に設置する第2スイッチ42(第2スイッチ42b)は、次の理由により省電力化に有効である。
【0077】
即ち、異なる第1基準電圧VB1(基準電圧線39)間には電位差が存在するため、分圧回路35には電流が流れることになる。この電流は、分圧回路35にて生成する第2基準電圧VB2を液晶の表示用電圧として使用する場合には必要である一方、使用しない場合には不要である。そこで、スイッチ回路42a〜42fにより上記電流の通電/遮断を制御すれば、消費電力を低減することができる。この場合、最大電圧値VB1max および最小電圧値VB1min は、分圧回路35に対して必ず入力される電圧であるから、これら電圧を供給する基準電圧線39とラダー抵抗36との間に設置される第2スイッチ42a、42bは、省電力化に有効なものであり、重要なものとなっている。
【0078】
仮に第1基準電圧VB1が最大電圧値VB1max と最小電圧値VB1min との2種のみであった場合、前記第2スイッチ42aおよび42bは必須となる。また、最大電圧値VB1max および最小電圧値VB1min 以外の最大最小間電圧の第1基準電圧VB1を供給する基準電圧線39とラダー抵抗36との間の第2スイッチ42c、42d、42e、42fも省電力化に寄与する。
【0079】
これら第2スイッチ42を制御する第2制御信号CS2は、画像信号の階調数に応じて各第2スイッチ42の遮断/導通を制御する。この場合、ラダー抵抗36へ第1基準電圧VB1の基準電圧線39から流れる電流経路を遮断するように、第2スイッチ42aおよび42bを個別に制御してもよい。
【0080】
例えば、図1の構成において、画像信号の階調数が4のとき、第2スイッチ42c〜42fのみを遮断してもラダー抵抗36に流れる電流を遮断することができる。また、第2スイッチ42aおよび42bのみを遮断したときも、第1基準電圧VB1の最大最小間電圧の基準電圧線39同士間には、一部電流がラダー抵抗36を介して流れる。しかしながら、第1基準電圧VB1の最大電圧値VB1max の基準電圧線39と最小電圧値VB1min の基準電圧線39との間には、ラダー抵抗36を介して電流が流れないため、省電力化に寄与する。もちろん、第1基準電圧VB1が最大電圧値VB1max と最小電圧値VB1min との2種類のみのときには、第2スイッチ42aおよび42bを遮断してラダー抵抗36に流れる電流を削減し、信号線駆動回路11の省電力化を図る。
【0081】
次に、第1基準電圧VB1のレベルをそのまま基準電圧選択回路34に入力する、直結基準電圧構成について説明する。
信号線駆動回路11に入力される第1基準電圧VB1は、その電圧値そのものが基準電圧選択回路34に入力される基準電圧となる。第1基準電圧VB1は、外部基準電源回路4から供給されるため、該電圧をインピーダンスの低い電圧源とすることによって、前記バッファ回路37を介さず直接基準電圧選択回路34に入力した場合にも、負荷の変化に対する電圧変動が少なく、画像表示に影響を与えることはない。したがって、直結基準電圧構成を有する信号線駆動回路11では、外部基準電源回路4から基準電圧選択回路34へ直接入力される第1基準電圧VB1の数だけバッファ回路37を削減でき、省電力化と省スペースに寄与する。
【0082】
また、仮に2階調表示をする場合、第1基準電圧VB1の最大電圧値VB1max および最小電圧値VB1min のみが必要であり、第1基準電圧VB1の前記最大最小間電圧は必要ない。したがって、この場合には外部基準電源回路12からの前記最大最小間電圧に基づく第2基準電圧VB2を出力するバッファ回路37の動作を停止することにより、消費電力をシステムとしてさらに低減することができる。また、第1基準電圧VB1の前記最大最小間電圧を外部基準電源回路4から入力しないようにすれば、第2スイッチ42dおよび42eを設置しなかった場合でもラダー抵抗36に流れる電流を削減して省電力化が図れる。
【0083】
次に可変デコード構成を有するデコード回路33について説明する。
デコード回路33は、前段のサンプリング・ラッチ回路32でサンプリングされたデータ(サンプリングデータ)を、次段の基準電圧選択回路34を制御する信号(制御信号)に変換する機能を有する。この点に関しては、従来の構成を示す図4におけるデコード回路114と同様である。しかしながら、本実施の形態のデコード回路33は、前記制御信号への前記サンプリングデータの変換形式を第3制御信号CS3により切り替えられる機能を有する点でデコード回路114と相違する。具体的には、信号変換に用いる変換用のデコードテーブルを第3制御信号により切り替えられる構成(可変デコード)となっている。
【0084】
例えば、画像信号が64階調(6ビット)の信号であった場合(以下、6ビットモードと称する)、デコードテーブルでの変換関係は、表1のようになる。表1では、一例として、画像信号R0〜R5の6ビットの信号が入力され、この画像信号の階調数が順次変化するに従ってデコード回路33の次段の基準電圧選択回路34を制御し、信号線駆動回路11が出力する信号電圧(以下、信号線駆動信号と称する)を変化させる様子を示す。
【0085】
この場合、第1基準電圧VB1として信号線駆動回路11に入力される電圧を順番にV0、V1、V2、V3の4種類としており、基準電圧選択回路34は、この第1基準電圧VB1および第1基準電圧VB1を分圧して得られた電圧(表中の出力電圧の欄には、電圧の差と分数の積とで示す)を用いて信号線駆動信号を出力する。
【0086】
なお、図1では、デコード回路33と、基準電圧選択回路34との間の制御信号線を1本の線で示している。しかしながら、この線は、対応する基準電圧選択回路34のスイッチを駆動させるビット数分存在することを意味しており、必ずしも制御信号線が1本であるとは限らない。このように、64階調を表示する場合には、信号線駆動信号も64種類出力され、画像信号の階調数に対応する画像表示ができる。
【0087】
【表1】
Figure 0003832627
【0088】
次に、画像信号がグラフィック表示の場合のように、階調数が16階調(4ビット)となった場合(以下、4ビットモードと称する)のデコード回路33におけるデコードテーブルの変換関係を表2に示す。これは、デコードテーブルの変換形式を画像信号の階調数に応じて切り替えた場合のものである。この場合、入力される画像信号のバスライン数は、前記6ビットモードの場合と同様6本であるが、画像信号の下位2ビット、即ち画像信号の下位2ビットに対応するバスラインの信号は0または1に固定されている。ここでは0に固定されている場合を示す。したがって、階調表現は上位4ビットを使用して行なわれる。
【0089】
このように階調変化に必要なビットに対応するバスライン(この場合は上位4ビット)にのみ信号変化を伝え、残りのビットに対応するバスライン(この場合は下位2ビット)は、0に固定することで、前記バスライン信号(この場合下位2ビットに対応するバスライン信号)間のカップリングによる浮遊容量を充放電させる必要が無くなり、不要な消費電力を削減できる。
【0090】
仮にデコードテーブルが表1のままで16階調(4ビット)表示を行なった場合、下位2ビットの部分も信号変化することになり、前記浮遊容量の充放電が全バスラインに渡って生じる。このため、階調数を下げただけでは省電力効果が不十分である。
【0091】
上記のように、デコード回路33では、デコードテーブルを階調数に合わせて切り替えるので、より多くの省電力効果を得ることができる。
【0092】
【表2】
Figure 0003832627
【0093】
さらに、画像信号の階調数が、文字表示の場合のように、2階調(1ビット)となった場合(以下、1ビットモードと称する)のデコードテーブルの変換関係を表3に示す。これは、同様に、デコードテーブルの変換形式を画像信号の階調数に応じて切り替えた場合のものである。この場合、入力される画像信号のバスライン数は、前記13ビットモードの場合と同様6本であるが、画像信号の下位5ビット、即ち画像信号の下位5ビットに対応するバスラインの信号は0または1に固定されている。ここでは0に固定されている場合を示す。したがって、階調表現は上位1ビットを使用して行なわれる。
【0094】
このように、階調変化に必要なビットに対応するバスライン(この場合は上位1ビット)にのみ信号変化を伝え、残りのビットに対応するバスライン(この場合は下位5ビット)は、0に固定することで、前記バスライン信号(この場合、下位5ビットに対応するバスライン信号)間のカップリングによる浮遊容量を充放電させる必要が無くなり、不要な消費電力を削減できる。
【0095】
【表3】
Figure 0003832627
【0096】
前記の通り、本実施の形態の信号線駆動回路11では、デコード回路33において可変デコードを行うことにより、大きな省電力効果を奏する。デコードテーブルの変換方法は、メモリにソフトウエアで書き込んでも良いし、また、ある程度各種の仕様が決定されていれば、デコード回路の一部としてハードウエアで作成しても良い。さらに、本実施の形態では、最大階調数がR0〜R5の6ビットの場合を例示したが、もちろん仕様により最大階調数を8ビットにしたり、4ビットにしても良く、デコードテーブルの数も本例のように3種類に限る必要はない。また、赤、緑、青の信号において、それぞれ異なったデコードテーブルにすることも可能であり、微妙な階調表現を制御することもできる。
【0097】
また、前記第3制御信号CS3は、原則として信号線駆動回路11に入力される画像信号の階調数に対応して制御されるが、必ずしも画像信号の階調数に対応しなくてもよい。例えば、信号線駆動回路11に入力される画像信号が16階調(4ビット)の場合、省電力を希望し、かつ画像をラフにさえ確認できればよい場合には、デコードテーブルを前記表3の変換形式に切り替えて強制的に2階調表示とすることもできる。この場合、省電力効果の程度は若干下がるものの、なお省電力効果を得ることができる。これは、表示する画像が文字のようなキャラクタが多い画像である場合等に有効である。このような駆動方式によれば、省電力化が図れるとともに表示内容も所望の程度で認識することができる。
【0098】
デコードテーブルの変換形式の切り替えのための制御信号CS1〜CS3は、設定回路14が出力する。この設定回路14には数種類の設定信号MOが入力される。これら設定信号MOは信号線駆動回路11の省電力のための前記各駆動モードを任意に設定するための信号である。設定信号MOはパラレルで入力されてもよく、また、設定信号線の本数を削減するために、シリアルで入力されてもよい。
【0099】
設定回路14は一般的な論理回路等で構成され、また、設定回路14に入力する設定信号MOも論理信号とするのが一般的である。設定回路14内の回路構成は、設計的な事項として各信号線駆動回路11を設計する際に省電力化の規模を考慮して検討されるが、少なくとも入力される前記設定信号MOをラッチする手段を設けることが望ましい。例えば垂直ブランキング期間中にラッチすることにより、一時的な異常表示を防止できる。また、設定回路14は信号線駆動回路11に内蔵する構成としてもよいが信号線駆動回路11の外部に構成してもよい。
【0100】
〔実施の形態2〕
本発明の実施の他の形態を以下に説明する。ここでは、前記実施の形態1で説明した信号線駆動回路11を画像表示装置等に用いた応用例について説明する。
【0101】
図2は、本実施の形態の画像表示装置としての液晶表示装置1の構成図である。信号線駆動回路11の内部構成は前記実施の形態1で説明したとおりである。また、液晶表示装置1は、前記実施の形態1で一部説明したように、信号線駆動回路11の省電力化の程度を決める駆動モードを任意に選択できる設定回路14を備える。この設定回路14の出力信号が、前記第1、第2、第3制御信号CS1、CS2、CS3となる。図2では設定回路14を信号線駆動回路11と分離して記載したが、両回路を一つの回路に集積することも可能である。このような構成により前記実施の形態1で説明したように信号線駆動回路11の駆動モードを画像信号の階調数と独立して設定することができるため、駆動モードの設定変更が容易である。もちろん画像信号の階調数と設定回路14の設定を適宜連動させることも可能である。
【0102】
デコード回路33での前記可変デコードにおいて、画像信号の下位ビット、即ち画像信号の下位ビットに対応するバスラインの信号を0に固定するのは、図2示す画像信号供給回路3の出力信号(画像信号)に基づいて行われる。したがって信号線駆動回路11と画像信号供給回路3等との間のバスライン間浮遊容量における充放電が無くなり、不要な消費電力を削減することができる。
【0103】
また、特にアクティブマトリクス型液晶表示装置について、従来透過型が主であった頃は、該装置に搭載されるバックライトの消費電力が大きく、信号線駆動回路11で消費される消費電力はさほど問題とならなかった。しかしながら、近年、色再現性の優れた反射型または反射/透過両用のアクティブマトリクス型液晶表示装置が開発され、携帯機器に多く採用されている。このような表示装置では、電力消費の大きかったバックライトを搭載しないか、またはバックライトを補助的にしか使用しない。このため画像表示装置全体に占める信号線駆動回路11での消費電力量が大きな割合を占めている。このように反射型または反射/透過両用型の画像表示装置において、本実施の形態の信号線駆動回路11を用いて画像表示装置を構成すると、画像表示装置の省電力化が大いに図れる。また、省電力の駆動モードを任意に設定できるので、使用者にとって使いやすい。
【0104】
以上、アクティブマトリクス型液晶表示装置を例示して説明したが、本実施の形態の信号線駆動回路11およびそれを用いた画像表示装置は、単純マトリクス液晶、EL、PDPその他の電子表示装置全般に使用できる。
【0105】
次に、本実施の形態の画像表示装置を携帯機器に応用した場合について説明する。
携帯機器は、電池等のバッテリを電源として駆動されており、該機器の表示部分として使用される画像表示装置も大いに省電力化が望まれる。本実施の形態の信号線駆動回路11を用いた画像表示装置を前記携帯機器の表示部分に適用することにより、該携帯機器全体の省電力化が図れ、また、該機器の使用状況に応じて前記画像表示装置の省電力の程度を設定することができ、前記携帯機器のバッテリ電力消費量を全体として低減し使用時間の延長を図ることができる。
【0106】
このように本実施の形態に示した構成は、携帯電話、携帯端末、PDA、携帯ゲーム機、携帯TV、リモコンおよびノートPC、携帯表示器等の低消費電力が必要な携帯機器に広く使用できる。
【0107】
以上のように、本発明の信号線駆動回路は、入力された複数の電圧から画像信号の階調に応じて出力電圧を選択し、この出力電圧を信号線駆動信号として出力する基準電圧選択回路を備えた信号線駆動回路において、外部の基準電圧供給手段から入力された第1基準電圧を前記基準電圧選択回路に直接入力する基準電圧線を備えている構成である。
【0108】
本発明に従えば、第1基準電圧の一部が直接基準電圧選択回路に入力されるので、該直接入力される基準電圧線分についてはバッファ回路が不要である。この結果、回路面積の低減が図れると共に、不要となるバッファ回路に流れていた電流を削減でき、信号線駆動回路の省電力化が図れる。
【0109】
本発明の信号線駆動回路は、入力された複数の電圧から画像信号の階調に応じて出力電圧を選択し、この出力電圧を信号線駆動信号として出力する基準電圧選択回路を備えた信号線駆動回路において、外部の基準電圧供給手段から入力された少なくとも2つの第1基準電圧の間の電圧を分圧して第2基準電圧を生成する分圧回路と、入力インピーダンスが大きくかつ出力インピーダンスが小さく、前記第2基準電圧を入力し、かつ前記基準電圧選択回路に出力するバッファ回路と、前記基準電圧供給手段から入力された第1基準電圧を前記基準電圧選択回路に直接入力する基準電圧線とを備えている構成である。
【0110】
本発明に従えば、第1基準電圧の一部が直接基準電圧選択回路に入力されるので、該直接入力される基準電圧線分についてはバッファ回路が不要である。この結果、回路面積の低減が図れると共に、不要となるバッファ回路に流れていた電流を削減でき、信号線駆動回路の省電力化が図れる。
【0111】
本発明の信号線駆動回路は、入力された複数の電圧から画像信号の階調に応じて出力電圧を選択し、この出力電圧を信号線駆動信号として出力する基準電圧選択回路を備えた信号線駆動回路において、外部の基準電圧供給手段から入力された少なくとも2つの第1基準電圧の間の電圧を分圧して第2基準電圧を生成する分圧回路と、入力インピーダンスが大きくかつ出力インピーダンスが小さく、前記第2基準電圧を入力し、かつ前記基準電圧選択回路に出力する複数のバッファ回路と、前記の各バッファ回路に電源電圧を供給する各電源線に設けられ、この電源線を遮断/導通するスイッチとを備えている構成である。
【0112】
本発明に従えば、各バッファ回路に電源電圧を供給する各電源線に、電源線を遮断/導通するスイッチが配置されているため、バッファ回路出力の基準電圧を使用しない場合、該バッファ回路に供給される電源電圧を遮断できる。これにより、信号線駆動回路内の不要な回路部を流れる電流を削減でき、信号線駆動回路の省電力化が図れる。
【0113】
ここで前記の不要な回路部には、バッファ回路を構成するオペアンプ等の定電流電源の他、該定電流源を各オペアンプ中に構成せずに全バッファ回路に共通した一つ回路(以下、バイアス回路という)で構成した場合には、該バイアス回路も含まれる。
【0114】
上記の信号線駆動回路において、前記の各スイッチは、画像信号の階調数に応じて制御される構成としてもよい。
【0115】
上記の構成によれば、画像信号の階調数に基づいて前記スイッチが制御されるので、使用状況に応じて任意に信号線駆動回路の省電力の程度を選択することができる。
【0116】
本発明の信号線駆動回路は、入力された複数の電圧から画像信号の階調に応じて出力電圧を選択し、この出力電圧を信号線駆動信号として出力する基準電圧選択回路を備えた信号線駆動回路において、外部の基準電圧供給手段から入力された少なくとも2つの第1基準電圧の間の電圧を分圧して第2基準電圧を生成する分圧回路と、前記第1基準電圧を前記分圧回路に供給する電源線に設けられ、この電源線を遮断/導通するスイッチとを備えている構成である。
【0117】
本発明に従えば、第2基準電圧を生成する分圧回路に第1基準電圧を供給する電源線に、この電源線を遮断/導通するスイッチが配置されるため、分圧回路で生成する第2基準電圧を使用しない場合、該分圧回路に供給される第1基準電圧を遮断できる。これにより、該分圧回路に流れる不要な電流を削減できるため、信号線駆動回路の省電力化が図れる。
【0118】
上記の信号線駆動回路において、前記スイッチは、画像信号の階調数に応じて制御される構成としてもよい。
【0119】
上記の構成によれば、画像信号の階調数に基づいて前記スイッチが制御されるので、使用状況に応じて任意に信号線駆動回路の省電力の程度を選択することができる。
【0120】
本発明の信号線駆動回路は、画像信号をサンプリングするサンプリング回路と、前記サンプリング回路にてサンプリングされた信号をデコードテーブルに基づいて制御信号に変換するデコード回路と、前記制御信号に基づいて、入力された複数の電圧から出力電圧を選択し、この出力電圧を信号線駆動信号として出力する基準電圧選択回路とを備えた信号線駆動回路において、前記デコード回路が、前記デコードテーブルを複数有し、使用するデコードテーブルを切り替え可能である構成である。
【0121】
本発明に従えば、デコード回路で使用するデコードテーブルを切り替え可能であるので、画像信号の不要なビットがある場合、不要なデータバスを一定電位に固定することができる。これにより、画像信号の階調数が少ないときには、不要なデータバスに不要な信号が供給されることがなく、この不要な信号によりデータバスに流れる不要な電流を削減できる。この結果、信号線駆動回路の省電力化が図れる。
【0122】
また、信号線駆動回路に画像信号を供給する画像信号供給回路等の出力についても、不要なビットに対応する信号を一定電位に固定することができる。このため、信号線駆動回路と前記画像信号供給回路等との間のバスライン間のカップリングによる浮遊容量を充放電する必要が無く、これによっても不要な消費電力が削減できる。
【0123】
上記の信号線駆動回路において、複数の前記デコードテーブルでは、前記基準電圧選択回路から出力される電圧の数が複数の前記デコードテーブル間で互いに異なる数となるように、前記サンプリング信号から前記制御信号への変換が設定されている構成としてもよい。
【0124】
即ち、複数の前記デコードテーブルは、それらデコードテーブルから得られた制御信号に基づいて前記基準電圧選択回路から電圧(信号線駆動信号)が出力されたときに、複数の前記デコードテーブル間で前記出力電圧の数(種類)が互いに異なるように設定されている構成としてもよい。
【0125】
上記の構成によれば、前記複数のデコードテーブルが適宜切り替えられることにより、データバスへの不要な信号の出力を確実に防止できる。
【0126】
上記の信号線駆動回路は、前記デコードテーブルの切り替えが画像信号の階調数に応じて制御される構成としてもよい。
【0127】
上記の構成によれば、画像信号の階調数に基づいて前記デコードテーブルの切り替えが行なわれるので、使用状況に応じ任意に信号線駆動回路の省電力の程度を選択することができる。
【0128】
本発明の信号線駆動回路は、画像信号をサンプリングするサンプリング回路と、前記サンプリング回路にてサンプリングされた信号をデコードテーブルに基づいて制御信号に変換するデコード回路と、前記制御信号に基づいて、入力された複数の電圧から出力電圧を選択し、この出力電圧を信号線駆動信号として出力する基準電圧選択回路とを備え、サンプリングされた信号の階調に応じた信号線駆動信号を出力する信号線駆動回路において、外部の基準電圧供給手段から入力された少なくとも2つの第1基準電圧の間の電圧を分圧して第2基準電圧を生成する分圧回路と、入力インピーダンスが大きくかつ出力インピーダンスが小さく、前記第2基準電圧を入力し、かつ前記基準電圧選択回路に出力する複数のバッファ回路とを備えるとともに、前記の各バッファ回路に電源電圧を供給する各電源線に設けられ、この電源線を遮断/導通する第1スイッチと、前記第1基準電圧を前記分圧回路に供給する電源線に設けられ、この電源線を遮断/導通する第2スイッチと、前記デコード回路が、前記デコードテーブルを複数有し、使用するデコードテーブルを切り替え可能である構成とのうちの少なくとも一つを備え、画像信号の階調に応じて前記第1スイッチと第2スイッチとの少なくとも一方の遮断/導通が制御されるか、または前記デコード回路において使用されるデコードテーブルが画像信号の階調に応じたものに切り替えられる構成である。
【0129】
本発明に従えば、各バッファ回路に電源電圧を供給する各電源線を遮断/導通する第1スイッチと、第1基準電圧を分圧回路に供給する電源線を遮断/導通する第2スイッチと、デコード回路が、デコードテーブルを複数有し、使用するデコードテーブルを切り替え可能である構成とのうちの少なくとも一つが備えられている。そして、画像信号の階調に応じて、第1スイッチと第2スイッチとの少なくとも一方の遮断/導通の制御、または使用されるデコードテーブルの切り替えが行なわれる。これにより、信号線駆動回路の省電力化が図れる。
【0130】
さらに、信号線駆動回路が、前記第1スイッチ、第2スイッチおよび前記デコード回路の全てを備えており、画像信号の階調数に応じて、前記第1スイッチ、第2スイッチおよびデコード回路の全てを制御する場合には、信号線駆動回路のより大きな省電力化が図れる。
【0131】
本発明の信号線駆動回路は、画像信号をサンプリングするサンプリング回路と、前記サンプリング回路にてサンプリングされた信号をデコードテーブルに基づいて制御信号に変換するデコード回路と、前記制御信号に基づいて、入力された複数の電圧から出力電圧を選択し、この出力電圧を信号線駆動信号として出力する基準電圧選択回路とを備え、サンプリングされた信号の階調に応じた信号線駆動信号を出力する信号線駆動回路において、外部の基準電圧供給手段から入力された少なくとも2つの第1基準電圧の間の電圧を分圧して第2基準電圧を生成する分圧回路と、入力インピーダンスが大きくかつ出力インピーダンスが小さく、前記第2基準電圧を入力し、かつ前記基準電圧選択回路に出力する複数のバッファ回路とを備えるとともに、前記の各バッファ回路に電源電圧を供給する各電源線に設けられ、この電源線を遮断/導通する第1スイッチと、前記第1基準電圧を前記分圧回路に供給する電源線に設けられ、この電源線を遮断/導通する第2スイッチと、前記デコード回路が、前記デコードテーブルを複数有し、使用するデコードテーブルを切り替え可能である構成とを備え、前記画像信号の階調数が前記基準電圧供給手段から入力される基準電圧の数以下の場合に、前記第1スイッチおよび第2スイッチが共に遮断され、かつ前記デコード回路において使用されるデコードテーブルが画像信号の階調数に応じたものとなるように切り替えられる構成である。
【0132】
本発明に従えば、各バッファ回路に電源電圧を供給する各電源線を遮断/導通する第1スイッチと、第1基準電圧を前記分圧回路に供給する電源線を遮断/導通する第2スイッチと、デコード回路の使用するデコードテーブルを切り替え可能である構成とが備えられている。そして、第1スイッチ、第2スイッチまたはデコード回路が画像信号の階調数に応じて制御され、画像信号の階調数が第1基準電圧の数以下の場合、第1スイッチおよび第2スイッチが共に遮断され、かつデコード回路において使用されるデコードテーブルが画像信号の階調数に応じたものとなるように切り替えられる。即ち、デコードテーブルは、有効な画像信号に対応するビットのみで有効なデコードテーブルに切り替えられる。
【0133】
これにより、使用状況に応じて任意に信号線駆動回路の省電力の程度を選択することができ、画像信号の階調数が第1基準電圧の数より多い場合より信号線駆動回路の省電力化が大いに図れる。
【0134】
本発明の画像表示装置は、マトリクス状に配置された画素と、前記画素に接続された複数の信号線と、前記画素に接続された複数の走査線と、前記走査線に走査信号を出力し垂直走査を行う走査信号線駆動回路と、入力された複数の電圧から画像信号の階調に応じて出力電圧を選択し、この出力電圧を前記信号線に信号線駆動信号として出力する基準電圧選択回路を有する信号線駆動回路とを備えた画像表示装置において、外部の基準電圧供給手段から入力された少なくとも2つの第1基準電圧の間の電圧を分圧して第2基準電圧を生成する分圧回路と、入力インピーダンスが大きくかつ出力インピーダンスが小さく、前記第2基準電圧を入力し、かつ前記基準電圧選択回路に出力するバッファ回路と、前記基準電圧供給手段から入力された第1基準電圧を前記基準電圧選択回路に直接入力する基準電圧線とを備えている構成である。
【0135】
本発明に従えば、第1基準電圧の一部が直接基準電圧選択回路に入力されるので、該直接入力される基準電圧線分についてはバッファ回路が不要である。この結果、回路面積の低減が図れると共に、不要となるバッファ回路に流れていた電流を削減でき、画像表示装置の省電力化が図れる。
【0136】
本発明の画像表示装置は、マトリクス状に配置された画素と、前記画素に接続された複数の信号線と、前記画素に接続された複数の走査線と、前記走査線に走査信号を出力し垂直走査を行う走査信号線駆動回路と、入力された複数の電圧から画像信号の階調に応じて出力電圧を選択し、この出力電圧を前記信号線に信号線駆動信号として出力する基準電圧選択回路を有する信号線駆動回路とを備えた画像表示装置において、外部の基準電圧供給手段から入力された少なくとも2つの第1基準電圧の間の電圧を分圧して第2基準電圧を生成する分圧回路と、入力インピーダンスが大きくかつ出力インピーダンスが小さく、前記第2基準電圧を入力し、かつ前記基準電圧選択回路に出力する複数のバッファ回路と、前記の各バッファ回路に電源電圧を供給する各電源線に設けられ、この電源線を遮断/導通するスイッチと、前記スイッチの遮断/導通を制御する制御手段とを備えている構成である。
【0137】
本発明に従えば、各バッファ回路に電源電圧を供給する各電源線に、電源線を遮断/導通するスイッチが配置されているため、バッファ回路出力の基準電圧を使用しない場合、該バッファ回路に供給される電源電圧を遮断できる。これにより、信号線駆動回路内の不要な回路部を流れる電流を削減でき、画像表示装置の省電力化が図れる。
【0138】
ここで前記の不要な回路部には、バッファ回路を構成するオペアンプ等の定電流電源の他、該定電流源を各オペアンプ中に構成せずに全バッファ回路に共通した一つ回路(以下、バイアス回路という)で構成した場合には、該バイアス回路も含まれる。
【0139】
本発明の画像表示装置は、マトリクス状に配置された画素と、前記画素に接続された複数の信号線と、前記画素に接続された複数の走査線と、前記走査線に走査信号を出力し垂直走査を行う走査信号線駆動回路と、入力された複数の電圧から画像信号の階調に応じて出力電圧を選択し、この出力電圧を前記信号線に信号線駆動信号として出力する基準電圧選択回路を有する信号線駆動回路とを備えた画像表示装置において、外部の基準電圧供給手段から入力された少なくとも2つの第1基準電圧の間の電圧を分圧して第2基準電圧を生成する分圧回路と、前記第1基準電圧を前記分圧回路に供給する電源線に設けられ、この電源線を遮断/導通するスイッチと、前記スイッチの遮断/導通を制御する制御手段とを備えている構成である。
【0140】
本発明に従えば、第2基準電圧を生成する分圧回路に第1基準電圧を供給する電源線に、この電源線を遮断/導通するスイッチが配置されるため、分圧回路で生成する第2基準電圧を使用しない場合、該分圧回路に供給される第1基準電圧を遮断できる。これにより、該分圧回路に流れる不要な電流を削減できるため、画像表示装置の省電力化が図れる。
【0141】
本発明の画像表示装置は、マトリクス状に配置された画素と、前記画素に接続された複数の信号線と、前記画素に接続された複数の走査線と、前記走査線に走査信号を出力し垂直走査を行う走査信号線駆動回路と、画像信号をサンプリングするサンプリング回路、前記サンプリング回路にてサンプリングされた信号をデコードテーブルに基づいて制御信号に変換するデコード回路、および前記制御信号に基づいて、入力された複数の電圧から出力電圧を選択し、この出力電圧を信号線駆動信号として前記信号線に出力する基準電圧選択回路を有する信号線駆動回路とを備えた画像表示装置において、前記デコード回路は、前記デコードテーブルを複数有し、使用するデコードテーブルを切り替え可能であり、さらに、前記デコード回路で使用するデコードテーブルを切り替える制御手段を備えている構成である。
【0142】
本発明に従えば、デコード回路で使用するデコードテーブルを切り替え可能であるので、画像信号の不要なビットがある場合、不要なデータバスを一定電位に固定することができる。これにより、画像信号の階調数が少ないときには、不要なデータバスに不要な信号が供給されることがなく、この不要な信号によりデータバスに流れる不要な電流を削減できる。この結果、画像表示装置の省電力化が図れる。
【0143】
また、信号線駆動回路に画像信号を供給する画像信号供給回路等の出力についても、不要なビットに対応する信号を一定電位に固定することができる。このため、信号線駆動回路と前記画像信号供給回路等との間のバスライン間のカップリングによる浮遊容量を充放電する必要が無く、これによっても不要な消費電力が削減できる。
【0144】
上記の画像表示装置において、複数の前記デコードテーブルでは、前記基準電圧選択回路から出力される電圧の数が複数の前記デコードテーブル間で互いに異なる数となるように、前記サンプリング信号から前記制御信号への変換が設定されている構成としてもよい。
【0145】
上記の構成によれば、前記複数のデコードテーブルが適宜切り替えられることにより、データバスへの不要な信号の出力を確実に防止できる。
【0146】
上記の画像表示装置において、前記制御手段は、前記デコードテーブルの切り替えを画像信号の階調数に応じて制御する構成としてもよい。
【0147】
上記の構成によれば、画像信号の階調数に基づいて前記デコードテーブルの切り替えが行なわれるので、使用状況に応じ任意に画像表示装置の省電力の程度を選択することができる。
【0148】
本発明の画像表示装置は、マトリクス状に配置された画素と、前記画素に接続された複数の信号線と、前記画素に接続された複数の走査線と、前記走査線に走査信号を出力し垂直走査を行う走査信号線駆動回路と、画像信号をサンプリングするサンプリング回路、前記サンプリング回路にてサンプリングされた信号をデコードテーブルに基づいて制御信号に変換するデコード回路、および前記制御信号に基づいて、入力された複数の電圧から出力電圧を選択し、この出力電圧を信号線駆動信号として出力する基準電圧選択回路を有し、サンプリングされた信号の階調に応じた信号線駆動信号を前記信号線に出力する信号線駆動回路とを備えた画像表示装置において、外部の基準電圧供給手段から入力された少なくとも2つの第1基準電圧の間の電圧を分圧して第2基準電圧を生成する分圧回路と、入力インピーダンスが大きくかつ出力インピーダンスが小さく、前記第2基準電圧を入力し、かつ前記基準電圧選択回路に出力する複数のバッファ回路とを備えるとともに、前記の各バッファ回路に電源電圧を供給する各電源線に設けられ、この電源線を遮断/導通する第1スイッチと、前記第1基準電圧を前記分圧回路に供給する電源線に設けられ、この電源線を遮断/導通する第2スイッチと、前記デコード回路が、前記デコードテーブルを複数有し、使用するデコードテーブルを切り替え可能である構成とのうちの少なくとも一つを備え、画像信号の階調に応じて前記第1スイッチと第2スイッチとの少なくとも一方の遮断/導通を制御するか、または前記デコード回路において使用されるデコードテーブルが画像信号の階調に応じたものに切り替える制御手段を備えている構成である。
【0149】
本発明に従えば、各バッファ回路に電源電圧を供給する各電源線を遮断/導通する第1スイッチと、第1基準電圧を分圧回路に供給する電源線を遮断/導通する第2スイッチと、デコード回路が、デコードテーブルを複数有し、使用するデコードテーブルを切り替え可能である構成とのうちの少なくとも一つが備えられている。そして、画像信号の階調に応じて、第1スイッチと第2スイッチとの少なくとも一方の遮断/導通の制御、または使用されるデコードテーブルの切り替えが行なわれる。これにより、画像表示装置の省電力化が図れる。
【0150】
さらに、画像表示装置が、前記第1スイッチ、第2スイッチおよび前記デコード回路の全てを備えており、画像信号の階調数に応じて、前記第1スイッチ、第2スイッチおよびデコード回路の全てを制御する場合には、画像表示装置のより大きな省電力化が図れる。
【0151】
本発明の画像表示装置は、マトリクス状に配置された画素と、前記画素に接続された複数の信号線と、前記画素に接続された複数の走査線と、前記走査線に走査信号を出力し垂直走査を行う走査信号線駆動回路と、画像信号をサンプリングするサンプリング回路、前記サンプリング回路にてサンプリングされた信号をデコードテーブルに基づいて制御信号に変換するデコード回路、および前記制御信号に基づいて、入力された複数の電圧から出力電圧を選択し、この出力電圧を信号線駆動信号として出力する基準電圧選択回路を有し、サンプリングされた信号の階調に応じた信号線駆動信号を前記信号線に出力する信号線駆動回路とを備えた画像表示装置において、外部の基準電圧供給手段から入力された少なくとも2つの第1基準電圧の間の電圧を分圧して第2基準電圧を生成する分圧回路と、入力インピーダンスが大きくかつ出力インピーダンスが小さく、前記第2基準電圧を入力し、かつ前記基準電圧選択回路に出力する複数のバッファ回路とを備えるとともに、前記の各バッファ回路に電源電圧を供給する各電源線に設けられ、この電源線を遮断/導通する第1スイッチと、前記第1基準電圧を前記分圧回路に供給する電源線に設けられ、この電源線を遮断/導通する第2スイッチと、前記デコード回路が、前記デコードテーブルを複数有し、使用するデコードテーブルを切り替え可能である構成とを備え、さらに、前記画像信号の階調数が前記基準電圧供給手段から入力される基準電圧の数以下の場合に、前記第1スイッチおよび第2スイッチを共に遮断し、かつ前記デコード回路において使用されるデコードテーブルが画像信号の階調数に応じたものとなるように切り替える制御手段を備えている構成である。
【0152】
本発明に従えば、各バッファ回路に電源電圧を供給する各電源線を遮断/導通する第1スイッチと、第1基準電圧を前記分圧回路に供給する電源線を遮断/導通する第2スイッチと、デコード回路の使用するデコードテーブルを切り替え可能である構成とが備えられている。そして、第1スイッチ、第2スイッチまたはデコード回路が画像信号の階調数に応じて制御され、画像信号の階調数が第1基準電圧の数以下の場合、第1スイッチおよび第2スイッチが共に遮断され、かつデコード回路において使用されるデコードテーブルが画像信号の階調数に応じたものとなるように切り替えられる。即ち、デコードテーブルは、有効な画像信号に対応するビットのみで有効なデコードテーブルに切り替えられる。
【0153】
これにより、使用状況に応じて任意に画像表示装置の省電力の程度を選択することができ、画像信号の階調数が第1基準電圧の数より多い場合より画像表示装置の省電力化が大いに図れる。
【0154】
本発明の携帯機器は、前記何れかの画像表示装置が搭載されている構成である。
【0155】
したがって、該携帯機器の使用者が使用する状況、表示する画像信号の種類等により携帯機器の画像表示装置の駆動モードを変更し、必要に応じた省電力化が図れ、携帯機器のバッテリの使用時間を延ばすことができる。
【0156】
【発明の効果】
以上のように、本発明の信号線駆動回路は、外部の基準電圧供給手段から入力された第1基準電圧を前記基準電圧選択回路に直接入力する基準電圧線を備えている構成である。
【0157】
本発明に従えば、第1基準電圧の一部が直接基準電圧選択回路に入力されるので、該直接入力される基準電圧線分についてはバッファ回路が不要である。この結果、回路面積の低減が図れると共に、不要となるバッファ回路に流れていた電流を削減でき、信号線駆動回路の省電力化が図れる。
【0158】
本発明の信号線駆動回路は、前記第1基準電圧の少なくとも2つの電圧間を分圧して得られる第2基準電圧は、入力インピーダンスが大きく出力インピーダンスが小さいバッファ回路を介して前記基準電圧選択回路に入力されると共に、前記第1基準電圧が直接前記基準電圧選択回路に入力され、該基準電圧選択回路は入力される電圧を選択し、前記画像信号の階調に応じた信号線駆動信号を出力する構成である。
【0159】
本発明に従えば、第1基準電圧の一部が直接基準電圧選択回路に入力されるので、該直接入力される基準電圧線分についてはバッファ回路が不要である。この結果、回路面積の低減が図れると共に、不要となるバッファ回路に流れていた電流を削減でき、信号線駆動回路の省電力化が図れる。
【0160】
本発明の信号線駆動回路は、前記第1基準電圧の少なくとも2つの電圧間を分圧して得られる第2基準電圧は、入力インピーダンスが大きく出力インピーダンスが小さいバッファ回路を介して前記基準電圧選択回路に入力されると共に、前記信号線駆動回路に供給される電源電圧の内、少なくとも前記バッファ回路に供給される電源電圧は、第1制御信号により制御される第1スイッチを介して該バッファ回路に供給され、前記基準電圧選択回路は入力される電圧を選択し、前記画像信号の階調に応じた信号線駆動信号を出力する構成である。
【0161】
本発明に従えば、バッファの電源端子と供給電源間に第1制御信号で制御される第1スイッチを配置するため、バッファ出力の基準電圧を使用しない場合、該バッファに供給される電源を遮断し、信号線駆動回路内の不要な回路部を流れる電流を削減でき、信号線駆動回路の省電力化が図れる。
【0162】
ここで前記の不要な回路部には、バッファを構成するオペアンプ等の定電流電源の他、該定電流源を各オペアンプ中に構成せず、全バッファに共通した一つ回路(以下、バイアス回路という)で構成した場合には、該バイアス回路も含まれる。
【0163】
上記の信号線駆動回路において、前記第1スイッチは、画像信号の階調数に応じて制御される構成としてもよい。
【0164】
上記の構成によれば、画像信号の階調数に基づいて前記第1スイッチを制御するので、使用状況に応じ任意に信号線駆動回路の省電力の程度を選択することができる。
【0165】
本発明の信号線駆動回路は、第1基準電圧と分圧回路間に第2制御信号により制御される第2スイッチを設けた構成である。
【0166】
本発明に従えば、第2基準電圧を得る分圧回路に供給する第1基準電源と該分圧回路間に第2制御信号で制御される第2スイッチを配置するため、分圧回路で作成する第2基準電圧を使用しない場合、該分圧回路に供給される第1基準電圧を遮断し該分圧回路に流れる不要な電流を削減できるため、信号線駆動回路の省電力化が図れる。
【0167】
上記の信号線駆動回路において、前記第2スイッチは、画像信号の階調数に応じて制御される構成としてもよい。
【0168】
上記の構成によれば、画像信号の階調数に基づいて前記第2スイッチを制御するので、使用状況に応じ任意に信号線駆動回路の省電力の程度を選択することができる。
【0169】
本発明の信号線駆動回路は、前記デコード回路が、第3制御信号により制御されてデコードテーブルを変更し、前記基準電圧選択回路が基準電圧を選択するパターンを変更させる構成である。
【0170】
本発明に従えば、デコードテーブルを第3制御信号により変更できるデコード回路を配置するため、画像信号の不要なビットがある場合、不要なデータバスを一定電位に固定することができるので、画像信号の階調数が少ないとき、不要なデータバスに不必要な信号が伝播しその信号変化で流れる不要な電流を削減できるため、信号線駆動回路の省電力化が図れる。
【0171】
また、信号線駆動回路に入力される画像信号を供給する画像信号供給回路等の出力についても不要なビットに対応する信号を一定電位に固定することができるため、前記信号線駆動回路と画像信号供給回路等との間のバスライン間のカップリングによる浮遊容量を充放電する必要が無く、不要な消費電力が削減できる。
【0172】
上記の信号線駆動回路は、前記デコード回路は、画像信号の階調数に応じて制御される構成としてもよい。
【0173】
上記の構成によれば、画像信号の階調数に基づいて前記デコード回路を制御するので、使用状況に応じ任意に信号線駆動回路の省電力の程度を選択することができる。
【0174】
本発明の信号線駆動回路は、前記バッファ回路ヘの電源を遮断する第1スイッチ、前記第1基準電圧と該分圧回路との間に設置され該分圧回路へ供給される該基準電圧を遮断する第2スイッチ、またはデコードテーブルを変更し前記基準電圧選択回路が基準電圧を選択するパターンを変更させるデコード回路の少なくとも一つを備え、画像信号の階調数に応じ前記第1スイッチ、第2スイッチまたはデコード回路のデコードテーブルの少なくとも一つが遮断または導通の制御をされるかまたはデコードテーブルが変更される構成である。
【0175】
本発明に従えば、バッファの電源端子と供給電源間に配置された第1制御信号で制御される第1スイッチ、第2基準電圧を得る分圧回路に供給する第1基準電源と該分圧回路間に配置された第2制御信号で制御される第2スイッチ、または階調基準電圧選択回路を制御するデコード回路のデコードテーブルを第3制御信号で制御できるデコード回路の少なくとも一つを備え、前記第1スイッチ、第2スイッチまたはデコード回路の少なくとも一つが画像信号の階調数に応じ制御されるので、信号線駆動回路の省電力化が図れる。
【0176】
更にもし前記第1スイッチ、第2スイッチおよびデコード回路全てを備え、画像信号の階調数に応じ前記第1スイッチ、第2スイッチおよびデコード回路の全てを制御すれば、より大きな信号線駆動回路の省電力化が図れる。
【0177】
本発明の信号線駆動回路は、前記バッファ回路ヘの電源を遮断する第1スイッチ、前記第1基準電圧と該分圧回路間に設置され該分圧回路へ供給される該基準電圧を遮断する第2スイッチ、およびデコードテーブルを変更し、前記基準電圧選択回路が基準電圧を選択するパターンを変更させることができるデコード回路を備え、前記画像信号の階調数が前記第1基準電圧の数以下の場合、前記第1スイッチおよび第2スイッチが共に遮断され、かつデコード回路のデコードテーブルが画像信号の階調数に対応したデコードテーブルとなる構成である。
【0178】
本発明に従えば、バッファの電源端子と供給電源間に配置された第1制御信号で制御される第1スイッチ、第2基準電圧を得る分圧回路に供給する第1基準電1源と該分圧回路間に配置された第2制御信号で制御される第2スイッチ、および階調基準電圧選択回路を制御するデコード回路のデコードテーブルを第3制御信号で制御できるデコード回路を備え、前記第1スイッチ、第2スイッチまたはデコード回路が画像信号の階調数に応じ制御され、画像信号の階調数が前記第1基準電圧の数以下の場合、第1スイッチおよび第2スイッチが共に遮断され、かつデコード回路が有効な画像信号に対応するビットのみで有効なデコードテーブルとなるので、使用状況に応じ任意に信号線駆動回路の省電力の程度を選択することができ、画像信号の階調数が第1基準電圧の数より多い場合より信号線駆動回路の省電力化が大いに図れる。
【0179】
本発明の画像表示装置は、前記第1基準電圧の少なくとも2つの電圧間を分圧して得られる第2基準電圧は、入力インピーダンスが大きく出力インピーダンスが小さいバッファ回路を介して前記基準電圧選択回路に入力されると共に、前記第1基準電圧が直接前記基準電圧選択回路に入力され、該基準電圧選択回路は入力される電圧を選択し、前記画像信号の階調に応じた信号線駆動信号を出力する構成である。
【0180】
本発明に従えば、第1基準電圧の一部が直接基準電圧選択回路に入力されるので、該直接入力される基準電圧線はバッファが不要であり回路面積の低減が図れると共に、不要バッファに流れていた電流を削減できる信号線駆動回路の省電力化が図れ、該信号線駆動回路を備えた画像表示装置の省電力化が図れる。
【0181】
本発明の画像表示装置は、前記第1基準電圧の少なくとも2つの電圧間を分圧して得られる第2基準電圧は、入力インピーダンスが大きく出力インピーダンスが小さいバッファ回路を介して前記基準電圧選択回路に入力されると共に、前記信号線駆動回路に供給される電源電圧の内、少なくとも前記バッファ回路に供給される電源電圧は、第1制御信号により制御される第1スイッチを介して該バッファに供給され、前記基準電圧選択回路は入力される電圧を選択し、前記画像信号の階調に応じた信号線駆動信号を出力する構成である。
【0182】
本発明に従えば、バッファの電源端子と供給電源間に第1制御信号で制御される第1スイッチを配置するため、バッファ出力の基準電圧を使用しない場合、該バッファに供給される電源を遮断し、信号線駆動回路内の不要な回路部を流れる電流を削減でき、信号線駆動回路の省電力化が図れ、該信号線駆動回路を備えた画像表示装置の省電力化が図れる。
【0183】
ここで前記の不要な回路部には、バッファを構成するオペアンプ等の定電流電源の他、該定電流源を各オペアンプ中に構成せず、全バッファに共通した一の回路(以下、バイアス回路という)で構成した場合には、該バイアス回路も含まれる。
【0184】
本発明の画像表示装置は、第1基準電圧と分圧回路間に第2制御信号により制御される第2スイッチを設けた構成である。
【0185】
本発明に従えば、第2基準電圧を得る分圧回路に供給する第1基準電源と該分圧回路間に第2制御信号で制御される第2スイッチを配置するため、分圧回路で作成する第2基準電圧を使用しない場合、該分圧回路に供給される第1基準電圧を遮断し該分圧回路に流れる不要な電流を削減できるため、信号線駆動回路の省電力化が図れ、該信号線駆動回路を備えた画像表示装置の省電力化が図れる。
【0186】
本発明の画像表示装置は、前記デコード回路が、第3制御信号により制御されてデコードテーブルを変更し、前記基準電圧選択回路が基準電圧を選択するパターンを変更する構成である。
【0187】
本発明に従えば、デコードテーブルを第3制御信号により変更できるデコード回路を配置するため、画像信号の不要なビットがある場合、不要なデータバスを一定電位に固定することができるので、画像信号の階調数が少ないとき、不要なデータバスに不必要な信号が伝播しその信号変化で流れる不要な電流を削減できるため、液晶表示装置の省電力化が図れる。
【0188】
また、信号線駆動回路に入力される画像信号を供給する画像信号供給回路等の出力についても不要なビットに対応する信号を一定電位に固定することができるため、前記信号線駆動回路と画像信号供給回路等との間のバスライン間のカップリングによる浮遊容量を充放電する必要が無く、不要な消費電力が削減できる。
【0189】
本発明の画像表示装置は、前記バッファ回路ヘの電源を遮断する第1スイッチ、前記第1基準電圧と該分圧回路との間に設置され該分圧回路へ供給される該基準電圧を遮断する第2スイッチ、またはデコードテーブルを変更し、前記基準電圧選択回路が基準電圧を選択するパターンを変更させるデコード回路の少なくとも一つを備え、画像信号の階調数に応じ前記第1スイッチ、第2スイッチまたはデコード回路のデコードテーブルの少なくとも一つが遮断または導通の制御をされるかまたはデコードテーブルが変更される構成である。
【0190】
本発明に従えば、バッファの電源端子と供給電源間に配置された第1制御信号で制御される第1スイッチ、第2基準電圧を得る分圧回路に供給する第1基準電源と該分圧回路間に配置された第2制御信号で制御される第2スイッチ、または階調基準電圧選択回路を制御するデコード回路のデコードテーブルを第3制御信号で制御できるデコード回路の少なくとも一つを備え、前記第1スイッチ、第2スイッチまたはデコード回路の少なくとも一つが画像信号の階調数に応じ制御されるので、画像表示装置の省電力化が図れる。更にもし前記第1スイッチ、第2スイッチおよびデコード回路全てを備え、画像信号の階調数に応じ前記第1スイッチ、第2スイッチおよびデコード回路の全てを制御すれば、より大きな画像表示装置の省電力化が図れる。
【0191】
本発明の画像表示装置は、前記バッファ回路ヘの電源を遮断する第1スイッチ、前記第1基準電圧と該分圧回路との間に設置され該分圧回路へ供給される該基準電圧を遮断する第2スイッチ、およびデコードテーブルを変更し、前記基準電圧選択回路が基準電圧を選択するパターンを変更させることができるデコード回路を備え、前記画像信号の階調数が前記第1基準電圧の数以下の場合、前記第1スイッチおよび第2スイッチが共に遮断され、かつデコード回路のデコードテーブルが画像信号の階調数に対応したデコードテーブルとなる構成である。
【0192】
本発明に従えば、バッファの電源端子と供給電源間に配置された第1制御信号で制御される第1スイッチ、第2基準電圧を得る分圧回路に供給する第1基準電源と該分圧回路間に配置された第2制御信号で制御される第2スイッチ、および階調基準電圧選択回路を制御するデコード回路のデコードテーブルを第3制御信号で制御できるデコード回路を備え、前記第1スイッチ、第2スイッチまたはデコード回路が画像信号の階調数に応じ制御され、画像信号の階調数が前記第1基準電圧の数以下の場合、第1スイッチおよび第2スイッチが共に遮断され、かつデコード回路が有効な画像信号に対応するビットのみで有効なデコードテーブルとなるので、使用状況に応じ任意に画像表示装置の省電力の程度を選択することができ、画像信号の階調数が第1基準電圧の数より多い場合より画像表示装置の省電力化が大いに図れる。
【0193】
上記の画像表示装置は、前記画像信号の階調数の変化に応じ、前記第1スイッチ、第2スイッチまたはデコード回路の少なくとも一つを制御し、駆動モードを任意に切り替える設定回路を有する構成としてもよい。
【0194】
上記の構成によれば、画像信号の階調数により前記信号線駆動回路に備えられた前記第1スイッチ、第2スイッチおよび/またはデコード回路を、使用状況に応じ任意に制御できる設定回路を備えているので、駆動モードを任意に切り替えることができ、使用状況に応じて画像表示装置の省電力化が図れる。
【0195】
本発明の携帯機器は、画像表示装置を有する携帯機器において、上記何れかの画像表示装置が搭載されている構成である。
【0196】
上記の構成によれば、携帯機器は、前記画像表示装置が搭載されているので、該携帯機器の使用者が使用する状況、表示する画像信号の種類等により携帯機器の画像表示装置の駆動モードを変更し、必要に応じた省電力化が図れ、携帯機器のバッテリの使用時間を延ばすことができる。
【図面の簡単な説明】
【図1】本発明の実施の一形態における信号線駆動回路の構成を示す回路図である。
【図2】図1に示した信号線駆動回路を備えた画像表示装置の構成を示すブロック図である。
【図3】従来の画像表示装置の構成を示すブロック図である。
【図4】図3に示した画像表示装置が備える信号線駆動回路の構成を示す回路図である。
【符号の説明】
1 液晶表示装置
2 外部電源回路
3 画像信号供給回路
11 信号線駆動回路
12 外部基準電源回路(基準電圧供給手段)
13 ラッチ回路
14 設定回路(制御手段)
15 走査線駆動回路
16 画素電極
19 走査線
31 入力端子
32 サンプリング・ラッチ回路
33 デコード回路
34 基準電圧選択回路
35 分圧回路
36 ラダー抵抗
37 バッファ回路
38 出力端子
39 基準電圧線
41 第1スイッチ
42 第2スイッチ
VB1 第1基準電圧
VB1max 最大電圧値
VB1min 最小電圧値
VB2 第2基準電圧
R0〜5 画像信号(赤)
G0〜5 画像信号(緑)
B0〜5 画像信号(青)
PW 電源電圧
MO 設定信号
CS1 第1制御信号
CS2 第2制御信号
CS3 第3制御信号

Claims (16)

  1. 画像信号の階調に応じた電圧を選択し、信号線駆動信号として出力する基準電圧選択回路を備えた信号線駆動回路であって、
    複数の第1基準電圧の少なくとも2つの電圧間を分圧して第2基準電圧とするラダー抵抗を備え、
    該ラダー抵抗と上記第1基準電圧の各供給線との間に、第2制御信号により制御される第2スイッチが設けられ、
    該第2スイッチは、画像信号の階調数に応じて制御されることを特徴とする信号線駆動回路。
  2. 第1基準電圧が上記基準電圧選択回路に直接入力されていることを特徴とする請求項1記載の信号線駆動回路。
  3. 前記第2基準電圧は、入力インピーダンスが大きく出力インピーダンスが小さいバッファ回路を介して前記基準電圧選択回路に入力されるととともに、前記第1基準電圧が直接基準電圧選択回路に入力されていることを特徴とする請求項1記載の信号線駆動回路。
  4. 上記第2基準電圧は、入力インピーダンスが大きく出力インピーダンスが小さいバッファ回路を介して前記基準電圧選択回路に入力されるとともに、前記信号線駆動回路に供給される電源電圧の内、少なくとも前記バッファ回路に供給される電源電圧は、第1制御信号により制御される第1スイッチを介して該バッファ回路に供給されることを特徴とする請求項1記載の信号線駆動回路。
  5. 前記第1スイッチは、画像信号の階調数に応じて制御されることを特徴とする請求項4記載の信号線駆動回路。
  6. 上記第2基準電圧は入力インピーダンスが大きく出力インピーダンスが小さいバッファ回路を介して前記基準電圧選択回路に入力され、かつ、
    前記バッファ回路ヘの電源を遮断する第1スイッチ、またはデコードテーブルを変更することで前記基準電圧選択回路の電圧選択パターンを変更するデコード回路の少なくとも1つを備え、
    画像信号の階調数に応じて、前記第1スイッチが遮断または導通の制御をされるか、あるいはデコード回路がデコードテーブルを変更することを特徴とする請求項1記載の信号線駆動回路。
  7. 画像信号の階調に応じた電圧を選択し、信号線駆動信号として出力する基準電圧選択回路を備えた信号線駆動回路であって、
    複数の第1基準電圧の少なくとも2つの電圧間を分圧して第2基準電圧とするラダー抵抗を備え、
    該ラダー抵抗と上記第1基準電圧の各供給線との間に、第2制御信号により制御される第2スイッチが設けられ、
    画像信号をサンプリングするサンプリング回路と、このサンプリングされた信号に基づいて前記基準電圧選択回路を制御するデコード回路とを備え、
    前記デコード回路は、画像信号の階調数に応じて制御される第3制御信号により制御されてデコードテーブルを変更し、前記基準電圧選択回路の電圧選択パターンを変更させることを特徴とする信号線駆動回路。
  8. 画像信号の階調に応じた電圧を選択し、信号線駆動信号として出力する基準電圧選択回路を備えた信号線駆動回路であって、
    複数の第1基準電圧の少なくとも2つの電圧間を分圧して第2基準電圧とするラダー抵抗を備え、
    該ラダー抵抗と上記第1基準電圧の各供給線との間に、第2制御信号により制御される第2スイッチが設けられ、
    上記第2基準電圧は入力インピーダンスが大きく出力インピーダンスが小さいバッファ回路を介して前記基準電圧選択回路に入力されるとともに、前記バッファ回路ヘの電源を遮断する第1スイッチと、デコードテーブルを変更することで前記基準電圧選択回路の電圧選択パターンを変更するデコード回路とを備え、
    前記画像信号の階調数が第1基準電圧の数以下の場合に、前記第1スイッチおよび第2スイッチが共に遮断され、かつデコードテーブルが画像信号の階調数に対応したものとされることを特徴とする信号線駆動回路。
  9. マトリクス状に配置された画素と、前記画素に接続された複数の信号線と、前記画素に接続された複数の走査線と、該走査線に走査信号を出力し垂直走査を行う走査信号線駆動回路と、画像信号の階調に応じた電圧を選択し出力する基準電圧選択回路を有し、前記信号線に信号線駆動信号を供給する信号線駆動回路とを備えた画像表示装置において、
    複数の第1基準電圧の少なくとも2つの電圧間を分圧して第2基準電圧を得るラダー抵抗を備え、該ラダー抵抗と上記第1基準電圧の各供給線との間に、第2制御信号により制御される第2スイッチが設けられ、
    該第2スイッチは、画像信号の階調数に応じて制御されることを特徴とする画像表示装置。
  10. 前記第2基準電圧は、入力インピーダンスが大きく出力インピーダンスが小さいバッファ回路を介して前記基準電圧選択回路に入力されるとともに、前記第1基準電圧が直接前記基準電圧選択回路に入力されていることを特徴とする請求項9記載の画像表示装置。
  11. 前記第2基準電圧は、入力インピーダンスが大きく出力インピーダンスが小さいバッファ回路を介して前記基準電圧選択回路に入力されるとともに、前記信号線駆動回路に供給される電源電圧の内、少なくとも前記バッファ回路に供給される電源電圧は、第1制御信号により制御される第1スイッチを介して該バッファに供給されることを特徴とする請求項9記載の画像表示装置。
  12. 画像信号をサンプリングするサンプリング回路と、サンプリングされた信号に基づき前記基準電圧選択回路を制御するデコード回路とを有し、前記デコード回路は、第3制御信号により制御されてデコードテーブルを変更し、前記基準電圧選択回路が基準電圧を選択するパターンを変更することを特徴とする請求項9記載の画像表示装置。
  13. 上記第2基準電圧は入力インピーダンスが大きく出力インピーダンスが小さいバッファ回路を介して前記基準電圧選択回路に入力され、かつ、
    前記バッファ回路ヘの電源を遮断する第1スイッチ、またはデコードテーブルを変更することで前記基準電圧選択回路の電圧選択パターンを変更するデコード回路の少なくとも1つを備え、
    画像信号の階調数に応じて、前記第1スイッチが遮断または導通の制御をされるか、あるいはデコード回路がデコードテーブルを変更する特徴とする請求項9記載の画像表示装置。
  14. 前記画像信号の階調数の変化に応じ、第2スイッチと前記第1スイッチまたはデコード回路の少なくとも一方とを制御し、駆動モードを任意に切り替える設定回路を有することを特徴とする請求項13に記載の画像表示装置。
  15. マトリクス状に配置された画素と、前記画素に接続された複数の信号線と、前記画素に接続された複数の走査線と、該走査線に走査信号を出力し垂直走査を行う走査信号線駆動回路と、画像信号の階調に応じた電圧を選択し出力する基準電圧選択回路を有し、前記信号線に信号線駆動信号を供給する信号線駆動回路とを備えた画像表示装置において、
    複数の第1基準電圧の少なくとも2つの電圧間を分圧して第2基準電圧を得るラダー抵抗を備え、該ラダー抵抗と上記第1基準電圧の各供給線との間に、第2制御信号により制御される第2スイッチが設けられ、
    上記第2基準電圧は入力インピーダンスが大きく出力インピーダンスが小さいバッファ回路を介して前記基準電圧選択回路に入力されるとともに、前記バッファ回路ヘの電源を遮断する第1スイッチと、デコードテーブルを変更することで前記基準電圧選択回路の電圧選択パターンを変更するデコード回路とを備え、
    前記画像信号の階調数が第1基準電圧の数以下の場合に、前記第1スイッチおよび第2スイッチが共に遮断され、かつデコードテーブルが画像信号の階調数に対応したものとされることを特徴とする画像表示装置。
  16. 画像表示装置を有する携帯機器において、請求項9ないし14のいずれか1項に記載の画像表示装置が搭載されていることを特徴とする携帯機器。
JP2001202727A 2000-08-10 2001-07-03 信号線駆動回路、画像表示装置および携帯機器 Expired - Fee Related JP3832627B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2001202727A JP3832627B2 (ja) 2000-08-10 2001-07-03 信号線駆動回路、画像表示装置および携帯機器
EP01306773A EP1184834B1 (en) 2000-08-10 2001-08-08 Signal line drive circuit, image display device, and portable apparatus
TW090119327A TW512302B (en) 2000-08-10 2001-08-08 Signal line drive circuit, image display device, and portable apparatus
US09/925,909 US7190357B2 (en) 2000-08-10 2001-08-09 Signal line drive circuit, image display device, and portable apparatus
CNB01124979XA CN1213395C (zh) 2000-08-10 2001-08-10 信号线驱动电路、图像显示装置以及移动设备
KR10-2001-0048271A KR100430863B1 (ko) 2000-08-10 2001-08-10 신호선 구동회로, 화상표시장치 및 휴대기기
CNB2004100831355A CN100388346C (zh) 2000-08-10 2001-08-10 信号线驱动电路以及图像显示装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000242123 2000-08-10
JP2000-242123 2000-08-10
JP2001202727A JP3832627B2 (ja) 2000-08-10 2001-07-03 信号線駆動回路、画像表示装置および携帯機器

Publications (2)

Publication Number Publication Date
JP2002123233A JP2002123233A (ja) 2002-04-26
JP3832627B2 true JP3832627B2 (ja) 2006-10-11

Family

ID=26597697

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001202727A Expired - Fee Related JP3832627B2 (ja) 2000-08-10 2001-07-03 信号線駆動回路、画像表示装置および携帯機器

Country Status (6)

Country Link
US (1) US7190357B2 (ja)
EP (1) EP1184834B1 (ja)
JP (1) JP3832627B2 (ja)
KR (1) KR100430863B1 (ja)
CN (2) CN1213395C (ja)
TW (1) TW512302B (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4183222B2 (ja) * 2000-06-02 2008-11-19 日本電気株式会社 携帯電話機の省電力駆動方法
JP4437378B2 (ja) 2001-06-07 2010-03-24 株式会社日立製作所 液晶駆動装置
JP4372392B2 (ja) * 2001-11-30 2009-11-25 ティーピーオー ホンコン ホールディング リミテッド 列電極駆動回路及びこれを用いた表示装置
JP4074502B2 (ja) * 2001-12-12 2008-04-09 セイコーエプソン株式会社 表示装置用電源回路、表示装置及び電子機器
JP4225777B2 (ja) * 2002-02-08 2009-02-18 シャープ株式会社 表示装置ならびにその駆動回路および駆動方法
JP2003316334A (ja) 2002-04-26 2003-11-07 Hitachi Ltd 表示装置及び表示用駆動回路
JP2004157288A (ja) * 2002-11-06 2004-06-03 Sharp Corp 表示装置
JP2004240235A (ja) * 2003-02-07 2004-08-26 Hitachi Ltd 表示装置用lsi
JP2005043865A (ja) * 2003-07-08 2005-02-17 Seiko Epson Corp 表示装置の駆動方法及び駆動装置
JP2005148085A (ja) * 2003-11-11 2005-06-09 Semiconductor Energy Lab Co Ltd 表示装置及び表示装置の駆動方法並びに電子機器
JP4506355B2 (ja) * 2004-08-26 2010-07-21 セイコーエプソン株式会社 電源回路、駆動装置、電気光学装置、電子機器及び駆動電圧供給方法
WO2006033254A1 (ja) * 2004-09-22 2006-03-30 Sharp Kabushiki Kaisha ドライバモノリシック型液晶パネルの駆動回路およびそれを備えた液晶表示装置
TWI307601B (en) * 2006-01-11 2009-03-11 Avermedia Tech Inc Power control method for tv module used with portable electronic apparatus
JP2007241306A (ja) * 2007-04-27 2007-09-20 Hitachi Ltd 表示装置用駆動回路
JP5017032B2 (ja) 2007-09-14 2012-09-05 パナソニック株式会社 電圧発生回路
JP2009103794A (ja) * 2007-10-22 2009-05-14 Nec Electronics Corp 表示装置の駆動回路
US8043044B2 (en) * 2008-09-11 2011-10-25 General Electric Company Load pin for compressor square base stator and method of use
JP2009042774A (ja) * 2008-09-18 2009-02-26 Hitachi Ltd 表示装置用駆動回路
KR20100094183A (ko) * 2009-02-18 2010-08-26 삼성전자주식회사 드라이빙 회로 및 이를 포함하는 디스플레이 장치
JP2011059706A (ja) * 2010-10-27 2011-03-24 Renesas Electronics Corp 表示装置用駆動回路
EP2962403A4 (en) * 2013-02-27 2016-11-16 Knowles Electronics Llc LANGUAGE-CONTROLLED COMMUNICATION CONNECTIONS
US9508345B1 (en) 2013-09-24 2016-11-29 Knowles Electronics, Llc Continuous voice sensing
US9532155B1 (en) 2013-11-20 2016-12-27 Knowles Electronics, Llc Real time monitoring of acoustic environments using ultrasound
CN103745698B (zh) * 2013-12-20 2016-01-20 深圳市华星光电技术有限公司 一种液晶显示面板的色偏补偿方法及系统
US9437188B1 (en) 2014-03-28 2016-09-06 Knowles Electronics, Llc Buffered reprocessing for multi-microphone automatic speech recognition assist
US10157566B2 (en) 2016-03-04 2018-12-18 Samsung Electronics Co., Ltd. Display driving device and display device having the same
US10761041B2 (en) * 2017-11-21 2020-09-01 Watlow Electric Manufacturing Company Multi-parallel sensor array system
CN114566122B (zh) * 2022-03-01 2023-08-01 业成科技(成都)有限公司 智能电源的驱动装置及其拼接显示系统

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940009730B1 (ko) 1986-07-04 1994-10-17 소니 가부시끼가이샤 디스크 카트리지
JPH0315313A (ja) 1988-07-27 1991-01-23 Kubota Corp 脱穀装置の排ワラ放出機構
DE69020036T2 (de) * 1989-04-04 1996-02-15 Sharp Kk Ansteuerschaltung für ein Matrixanzeigegerät mit Flüssigkristallen.
JP3082221B2 (ja) 1990-08-08 2000-08-28 日本電気株式会社 Lcdコントローラ
NL9002516A (nl) * 1990-11-19 1992-06-16 Philips Nv Weergeefinrichting en werkwijze ter vervaardiging daarvan.
JPH04294325A (ja) 1991-03-25 1992-10-19 Ricoh Co Ltd 液晶駆動用電源
JPH0561794A (ja) 1991-09-03 1993-03-12 Seiko Epson Corp シリアルデータ送信装置
JPH05265419A (ja) * 1992-03-19 1993-10-15 Hitachi Ltd 表示制御装置
JP3007745B2 (ja) * 1992-03-25 2000-02-07 シャープ株式会社 表示装置の駆動回路
JPH05313612A (ja) 1992-05-14 1993-11-26 Seiko Epson Corp 液晶表示装置及び電子機器
JP3276725B2 (ja) 1992-10-07 2002-04-22 株式会社日立製作所 液晶表示装置
TW238376B (en) * 1992-10-07 1995-01-11 Hitachi Seisakusyo Kk Liquid crystal display driving circuit
JPH06314080A (ja) * 1993-04-14 1994-11-08 Internatl Business Mach Corp <Ibm> 液晶表示装置
US5570105A (en) * 1993-12-25 1996-10-29 Semiconductor Energy Laboratory Co., Ltd. Driving circuit for driving liquid crystal display device
JPH07325556A (ja) * 1994-05-31 1995-12-12 Hitachi Ltd 液晶表示装置の階調電圧生成回路
JPH09127918A (ja) 1995-11-06 1997-05-16 Fujitsu Ltd 液晶表示装置の駆動回路、液晶表示装置、ならびに液晶表示装置の駆動方法
JPH09138670A (ja) * 1995-11-14 1997-05-27 Fujitsu Ltd 液晶表示装置の駆動回路
WO1998028731A2 (en) * 1996-12-20 1998-07-02 Cirrus Logic, Inc. Liquid crystal display signal driver system and method
JP3413043B2 (ja) * 1997-02-13 2003-06-03 株式会社東芝 液晶表示装置
JPH10326084A (ja) * 1997-05-23 1998-12-08 Sony Corp 表示装置
US5952948A (en) * 1997-09-24 1999-09-14 Townsend And Townsend And Crew Llp Low power liquid-crystal display driver
US6225992B1 (en) * 1997-12-05 2001-05-01 United Microelectronics Corp. Method and apparatus for generating bias voltages for liquid crystal display drivers
JP2000137467A (ja) 1998-11-04 2000-05-16 Texas Instr Japan Ltd 液晶ディスプレイ用信号線駆動回路
JP3403097B2 (ja) * 1998-11-24 2003-05-06 株式会社東芝 D/a変換回路および液晶表示装置
TW461180B (en) 1998-12-21 2001-10-21 Sony Corp Digital/analog converter circuit, level shift circuit, shift register utilizing level shift circuit, sampling latch circuit, latch circuit and liquid crystal display device incorporating the same
JP3781924B2 (ja) * 1999-08-30 2006-06-07 ローム株式会社 電源回路
US6580359B1 (en) * 1999-10-28 2003-06-17 Analog Devices, Inc. Selectable input buffer control system
JP2002175060A (ja) * 2000-09-28 2002-06-21 Sharp Corp 液晶駆動装置およびそれを備えた液晶表示装置
JP3779166B2 (ja) * 2000-10-27 2006-05-24 シャープ株式会社 階調表示用電圧発生装置、及びそれを備えた階調表示装置

Also Published As

Publication number Publication date
US20020036624A1 (en) 2002-03-28
KR100430863B1 (ko) 2004-05-10
US7190357B2 (en) 2007-03-13
TW512302B (en) 2002-12-01
EP1184834A2 (en) 2002-03-06
JP2002123233A (ja) 2002-04-26
CN1213395C (zh) 2005-08-03
EP1184834B1 (en) 2012-10-10
CN1591553A (zh) 2005-03-09
CN1338716A (zh) 2002-03-06
EP1184834A3 (en) 2005-02-02
CN100388346C (zh) 2008-05-14
KR20020020994A (ko) 2002-03-18

Similar Documents

Publication Publication Date Title
JP3832627B2 (ja) 信号線駆動回路、画像表示装置および携帯機器
US6747626B2 (en) Dual mode thin film transistor liquid crystal display source driver circuit
US7358951B2 (en) Liquid crystal driving circuit and load driving circuit
KR100576788B1 (ko) 칼라액정디스플레이 구동방법, 그 구동회로 및 휴대용전자기기
KR100405876B1 (ko) 액정 구동 장치 및 그것을 포함하는 액정 표시 장치
US6236394B1 (en) Power supply circuit, display device, and electronic instrument
EP1459288B1 (en) Column electrode driving circuit and voltage generating circuit for a liquid crystal display
US7098904B2 (en) Display control circuit and display device
JP4446370B2 (ja) 液晶表示素子のソースドライバ及び液晶表示素子の駆動方法
JP2002156952A (ja) マルチフォーマットアクティブマトリクスディスプレイ
KR20060054811A (ko) 표시장치용 구동칩과, 이를 갖는 표시장치
KR100696304B1 (ko) 표시 장치 및 그 구동 방법
JP2012088737A (ja) 表示装置
US20060050037A1 (en) Impedance conversion circuit, drive circuit, and control method of impedance conversion circuit
US20070159439A1 (en) Liquid crystal display
JP2004302400A (ja) 液晶ディスプレイの画素回路
TW200417962A (en) Signal processing circuit and liquid crystal display device using the same
CN100489944C (zh) Da转换电路、使用此电路的显示器、以及具有此显示器的移动终端
JP2005252974A (ja) 電圧生成回路、データドライバ及び表示装置
CN114913829B (zh) 数据驱动电路、显示模组和显示装置
JP2004260603A (ja) デジタル/アナログ変換器ならびにそれを用いる表示パネル駆動回路および表示装置
JP2005227627A (ja) 表示装置の駆動装置、表示装置、及び表示装置の駆動方法
JP2002278519A (ja) アクティブマトリクス液晶表示装置およびその駆動方法
JP2005258219A (ja) 表示装置およびその駆動方法
Shin et al. P‐24: Design of Low‐Cost 2.2‐inch qVGA LTPS TFT‐LCD Panel

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040618

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050607

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050808

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060711

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060712

R150 Certificate of patent or registration of utility model

Ref document number: 3832627

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100728

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110728

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110728

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120728

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120728

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130728

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees