JP3811811B2 - フリンジフィールドスイッチングモード液晶表示装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明はフリンジフィールドスイッチングモード液晶表示装置に関し、より詳しくは、高画質及び費用節減を得ることができるフリンジフィールドスイッチングモード液晶表示装置に関するものである。
【０００２】
【従来の技術】
ＩＰＳ（Ｉｎ−Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）モードＬＣＤは、ＴＮモードＬＣＤの狭い視野角の欠点を改善するために提案された。このようなＩＰＳモードＬＣＤは、周知のように、液晶を駆動させるためのカウンター電極と画素電極が全てアレイ基板に配置された構造を有し、画面を眺める方向に拘らず液晶分子の長軸のみを見ることになることにより視野角が改善される。
【０００３】
しかし、ＩＰＳモードＬＣＤはＴＮモードＬＣＤより向上した視野角を有するが、カウンター電極と画素電極が不透明金属で形成されることにより、開口率及び透過率の改善は満足するほどのものではない。これにより、ＩＰＳモードＬＣＤの開口率及び透過率の改善の限界を克服するため、液晶分子の駆動がフリンジフィールドにより行われるフリンジフィールドスイッチングモードＬＣＤ（以下、ＦＦＳモードＬＣＤ）が提案された。
【０００４】
ＦＦＳモードＬＣＤにおいて、カウンター電極と画素電極はＩＴＯのような透明物質で形成され、さらに、基板間の間隔より狭い間隔を有するように形成され、その上に、電極上部に配置されている液晶分子が全て駆動され得る程度の幅を有するように形成される。
【０００５】
従って、ＦＦＳモードＬＣＤは、カウンター電極と画素電極が透明物質で形成されることによりＩＰＳモードＬＣＤより向上した開口率を有し、さらに、電極部分で光透過が発生することによりＩＰＳモードＬＣＤより向上した透過率を有する。
【０００６】
図１は、従来のＦＦＳモードＬＣＤを示す断面図である。図示されたように、下部基板１と上部基板１１が所定の距離（ｄ：以下、セルギャップ）を置いて対向・配置される。複数個の液晶分子２０ａを含む液晶層２０が基板１、１１の間に介在する。液晶分子２０ａは、誘電率異方性特性が負、又は正の液晶の両方を利用することができる。
【０００７】
液晶分子２０ａを駆動させるためのカウンター電極２と画素電極４が、下部基板１の内側面上にゲート絶縁膜３の介在下に形成される。カウンター電極２と画素電極４は、前述のように透明導電体で形成され、それらの間の間隔はセルギャップ（ｄ）より小さく設計される。さらに、カウンター電極２はプレート状に形成され、画素電極４はスリット（ｓｌｉｔ）状に形成される。図示されていないが、ゲートバスラインとデータバスラインが下部基板１の内側面上に単位画素を限定するように交差配列され、ゲートバスラインとデータバスラインの交差部には薄膜トランジスタが配置される。
【０００８】
ブラックマトリックス１２が上部基板１１の内側面上に形成される。Ｒ、Ｇ、Ｂのカラーフィルター１３がブラックマトリックス１２の間の領域、即ち、画素領域に該当する上部基板領域に形成される。
【０００９】
アクリル又はエポキシ等の高分子物質で成るオーバーコーティング層１４が、カラーフィルター１３を保護すると共に平坦化を得るため、ブラックマトリックス１２及びカラーフィルター１３上に形成される。
【００１０】
３°以下のロープレチルト（ｌｏｗ ｐｒｅｔｉｌｔ）用配向膜５、１５が下部基板１と上部基板１、１１の結果物上にそれぞれコーティングされ、そして、配向膜５、１５はそれぞれのラビング軸が互いに非並列（ａｎｔｉ−ｐａｒａｌｌｅｌ）にラビングされる。
【００１１】
図示されていないが、下部及び上部偏光板が下部基板１と上部基板１１の外側面にそれぞれ取り付けられる。このとき、下部偏光板は、下部配向膜５のラビング軸と平行した偏光軸を有し、上部偏光板は、下部偏光板の偏光軸と垂直の偏光軸を有する。
【００１２】
上記のような構成を有する従来のＦＦＳ−ＬＣＤにおいて、カウンター電極２と画素電極４の間に電圧差が発生すれば、カウンター電極２と画素電極４の間の間隔がセルギャップ（ｄ）より狭いことからフリンジフィールドが発生し、このフリンジフィールドはカウンター電極２と画素電極４の幅が微細なことに基づき、電極２、４の上部に配置された液晶分子等にも影響を及ぼすことになる。
【００１３】
従って、ＦＦＳモードＬＣＤは画素内にある液晶分子が殆ど全て動作されることにより、ＩＰＳモードＬＣＤより向上した透過率及び開口率を有する。
【００１４】
図２は、従来のＦＦＳモードＬＣＤにおける電圧に対する透過率をシミュレーションしたグラフである。ここで、グラフは誘電率異方性（△ε）が−４、屈折率異方性（△ｎ）が０．０７７、そして位相遅延（△ｎ・ｄ）が０．３μｍの液晶分子を適用した場合の結果である。
【００１５】
上記グラフから、応答速度が１００．００ｍｓのとき、透過率がおおよそ４５．６％程度の特性を示すことが分かる。
【００１６】
しかし、上述のＦＦＳモードＬＣＤは上部基板に形成されるオーバーコーティング層１４により製造費用が増加するという問題点があり、さらに、カウンター電極及び画素電極が下部基板に全て配置されることにより、静電気又は残像に非常に弱い構造を有し、よって、高画質を実現するのが難しいという問題点があった。
【００１７】
また、静電気又は残像による画質低下を防ぐため図１に示したように、５００Å以下厚さのＩＴＯで成る静電気防止層１６が上部基板１１の外側面に形成されることもあるが、このような構造の場合、静電気防止層１６を形成するための追加工程が求められるため製造費用の増加を避けることができない。
【００１８】
【発明が解決しようとする課題】
そこで、本発明は上記従来のフリンジフィールドスイッチング（ＦＦＳ）モード液晶表示装置（ＬＣＤ）における問題点に鑑みてなされたものであって、本発明の目的は、静電気及び残像の効果的な除去を介して高画質のＦＦＳモードＬＣＤを提供することである。
【００１９】
さらに、本発明の他の目的は、製造費用を節減することができるＦＦＳモードＬＣＤを提供することである。
【００２０】
【課題を解決するための手段】
上記目的を達成するためになされた本発明によるフリンジフィールドスイッチングモード液晶表示装置は、所定の距離を置いて対向・配置され、透明性を有する下部基板及び上部基板と、前記下部基板の内側面上にゲート絶縁膜の介在下に配置され、電界印加時にフリンジフィールドを形成して透明導電体で成るカウンター電極及び画素電極と、前記上部基板の内側面上に形成されたブラックマトリックス及びカラーフィルターと、前記ブラックマトリックス、及びカラーフィルターを含む前記上部基板の内側面上に配置されたＩＴＯ層と、前記下部基板と上部基板の間に介在し、誘電率異方性が負である複数個の液晶分子で構成された液晶層とを含み、前記カウンター電極は、プレート状で、前記画素電極は、スリット状であり、さらに、前記カウンター電極は、少なくとも一つ以上の溝が備えられることを特徴とする。
【００２１】
さらに、前記下部基板の最上部に配置され、任意のラビング軸（ｒｕｂｂｉｎｇ ａｘｉｓ）を有する第１水平配向膜と、前記上部基板のＩＴＯ層上に配置され、前記第１水平配向膜のラビング軸と非並列（ａｎｔｉ−ｐａｒａｌｌｅｌ）のラビング軸を有する第２水平配向膜と、前記下部基板の外側面に配置され、前記第１水平配向膜のラビング軸と平行な偏光軸を有する下部偏光板と、前記上部基板の外側面に配置され、前記下部偏光板の偏光軸と垂直の偏光軸を有する上部偏光板とをさらに含むことを特徴とする。
【００２２】
前記溝の幅は、前記画素電極のスリット幅より小さいことが好ましい。また、前記溝の幅は、２〜３μｍであることが好ましい。さらに、前記ＩＴＯ層は、ウィンドー領域を含むことが好ましい。
【００２３】
【発明の実施の形態】
次に、本発明にかかるＦＦＳモードＬＣＤの実施の形態の具体例を図面を参照しながら説明する。
【００２４】
図３は本発明の実施例に係るＦＦＳモードＬＣＤの断面図である。ここで、図１と同一部分は同一の図面符号で示す。
下部基板１と上部基板１１が所定の距離（ｄ）を置いて対向・配置される。下部及び上部基板１、１１は透明性絶縁基板、例えばガラス基板である。誘電率異方性特性が負である複数個の液晶分子２０ａで成る液晶層２０が基板１、１１の間に介在する。
【００２５】
複数個のゲートバスラインとデータバスライン（図示されていない）が下部基板１の内側面上に交差配列される。ＴＦＴ（図示されていない）がゲートバスラインとデータバスラインの交差部に配置される。ＩＴＯのような透明導電体で成るカウンター電極２と画素電極４が、ゲートバスラインとデータバスラインにより限定された画素領域にゲート絶縁膜３の介在下に配置される。
【００２６】
カウンター電極２はプレート状、そして、画素電極４は複数個のブランチを有するスリット状に備えられる。カウンター電極２はスリット状に形成することができ、この場合、カウンター電極２のブランチと画素電極４のブランチは交互に配置される。
【００２７】
樹脂又はクロムで成るブラックマトリックス１２が上部基板１の内側面上に配置される。Ｒ、Ｇ、Ｂのカラーフィルター１３がブラックマトリックス１２により限定された画素領域に配置される。静電気防止及び速やかな残像の除去のため、ＩＴＯ層３０がブラックマトリックス１２及びカラーフィルター１３上に配置される。ＩＴＯ層３０は平坦な表面を有するように形成され、よって、オーバーコーティング層の機能も同時に行う。
【００２８】
さらに、ＩＴＯ層３０は内部にウィンドー領域を含むことができる。ウィンドー領域はＩＴＯ層３０とゲートバスライン、又はデータバスラインの間でのキャパシタンス発生を防ぐために備えられるのであり、好ましくは、ゲートバスライン又はデータバスラインの上部に配置される。
【００２９】
３°以下のロープレチルト用水平配向膜である下部配向膜５と上部配向膜１５が、下部及び上部基板１、１１の内側面上にそれぞれ配置される。下部配向膜５と上部配向膜１５はそれらのラビング軸が非並列（ａｎｔｉ−ｐａｒａｌｌｅｌ）するように、即ち所定の角度を有するようにラビング（ｒｕｂｂｉｎｇ）される。
【００３０】
図示されていないが、下部偏光板と上部偏光板が下部基板１と上部基板１１の外側面にそれぞれ取り付けられる。下部偏光板は下部配向膜５のラビング軸と平行する偏光軸を有し、上部偏光板は下部偏光板の偏光軸と垂直をなす偏光軸を有する。
【００３１】
上記のような構造を有する本発明のＦＦＳモードＬＣＤにおいて、液晶層２０は上述のように、誘電率異方性特性が負である負の液晶分子２０ａで構成される。これは次のような理由に基づき、透過率側面で誘電率異方性が正の液晶より有利であるためである。
【００３２】
正の液晶分子が適用される場合、液晶分子はＩＴＯ層３０と画素電極４の間で発生する電界方向にその長軸が整列され、これに従いフリンジフィールド又はイン−プレーン電界による液晶制御が難しくなる。従って、正の液晶分子が適用されたＦＦＳモードＬＣＤは正常の透過率特性を得ることができない。その反面、負の液晶分子が適用される場合、適当な位相遅延（△ｎ・ｄ）補正を介し、ＩＴＯ層３０がない時と同じ透過率特性を得ることができる。ここで、誘電率異方性が負である液晶分子２０ａの位相遅延（△ｎ・ｄ）特性は０．２０〜０．５０μｍ程度である。
【００３３】
さらに、負の液晶分子が適用された場合、下部及び上部配向膜５、１５はゲートバスライン、又はデータバスラインに対し＋４５°又は−４５°以下、好ましくは視野角を考慮して＋１２°又は−１２°にラビングされる。
【００３４】
本発明のＦＦＳモードＬＣＤは従来のそれと比べ、ＩＴＯ層が静電気防止層としての機能はもちろんオーバーコーティング層の機能を共に行うため、オーバーコーティング層の形成は省略され、よって、オーバーコーティング層の形成による製造費用の上昇が防止される。
【００３５】
さらに、本発明のＦＦＳモードＬＣＤは従来のそれと比べ、ＩＴＯ層３０が上部基板１１の内側面に配置されることにより電場に反応した不純物イオンが下部基板１に配置された電極はもちろん、ＩＴＯ層３０に分散吸着し、よって残像の消滅時間が短縮される。
【００３６】
結果的に、本発明のＦＦＳモードＬＣＤは従来のそれと比べ、静電気及び残像に弱い構造の改善により高画質を得ることができ、さらに、オーバーコーティング層の省略により製造費用を節減することができる。
【００３７】
図４は、本発明の他の実施例に係るＦＦＳモードＬＣＤの断面図であり、図５は図４でのカウンター電極の平面図である。
図示されたように、この実施例に係るＦＦＳモードＬＣＤは前の実施例のそれと比べ、ただ、カウンター電極の形状のみ相違する。カウンター電極２は全体的にはプレート状であるが、内部に少なくとも一つ以上の溝２ａを有する。このとき、溝２ａは好ましくは画素電極４のブランチ下部に配置され、ブランチより小さい幅、例えば２〜３μｍ幅を有するように備えられる。
【００３８】
溝２ａは、ＩＴＯ層３０と画素電極４の間でキャパシタンスが発生することにより充電容量が不足することがあるため、このような問題を解決するために備えられるのである。
【００３９】
図６は、本発明の実施例に係るＦＦＳモードＬＣＤにおける電圧に対する透過率をシミュレーションしたグラフである。ここで、グラフは誘電率異方性（△ε）が−４、屈折率異方性（△ｎ）が０．０７７、そして位相遅延（△ｎ・ｄ）が０．３μｍの液晶分子を適用した場合の結果である。
見られるように、本発明のＦＦＳモードＬＣＤは上部基板にＩＴＯ層が備えられるにも拘らず、従来と類似して、応答速度が１００．００ｍｓのとき、４２％程度の透過率特性が得られる。
【００４０】
図７は、本発明の実施例に係るＦＦＳモードＬＣＤにおける電圧に対する透過率をシミュレーションしたもう一つのグラフであり、ここで、グラフは誘電率異方性（△ε）が−４、屈折率異方性（△ｎ）が０．０９、そして位相遅延（△ｎ・ｄ）が０．３３μｍである液晶分子を適用した場合の結果である。
見られるように、透過率は従来と殆ど類似して応答速度が１００．００ｍｓのとき、４５％程度が得られることが分かる。
【００４１】
図６及び図７のグラフから、液晶分子の位相遅延（△ｎ・ｄ）の調節を介し、従来と類似する透過率特性が得られることが分かる。
【００４２】
尚、本発明は、本実施例に限られるものではない。本発明の趣旨から逸脱しない範囲内で多様に変更実施することが可能である。
【００４３】
【発明の効果】
上述のように、本発明のＦＦＳモードＬＣＤはＩＴＯ層を上部基板の内側面上に配置させたことにより、静電気及び残像を効果的に除去することができ、よって高画質を実現することができる。
【００４４】
さらに、本発明のＦＦＳモードＬＣＤはオーバーコーティング層の省略により、製造工程の単純化及び費用節減の効果を得ることができる。
【図面の簡単な説明】
【図１】従来のＦＦＳモードＬＣＤを示す断面図である。
【図２】従来のＦＦＳモードＬＣＤの電圧に対する透過率をシミュレーションしたグラフである。
【図３】本発明の実施例に係るＦＦＳモードＬＣＤを示す断面図である。
【図４】本発明の他の実施例に係るＦＦＳモードＬＣＤの断面図である。
【図５】図４でのカウンター電極の平面図である。
【図６】本発明の実施例に係るＦＦＳモードＬＣＤの電圧に対する透過率をシミュレーションしたグラフである。
【図７】本発明の実施例に係るＦＦＳモードＬＣＤの電圧に対する透過率をシミュレーションしたグラフである。
【符号の説明】
１ 下部基板
２ カウンター電極
２ａ 溝
３ 絶縁膜
４ 画素電極
５ 下部配向膜
１１ 上部基板
１２ ブラックマトリックス
１３ カラーフィルター
１５ 上部配向膜
２０ 液晶層
２０ａ 液晶分子
３０ ＩＴＯ層

Claims (7)

1. 所定の距離を置いて対向・配置され、透明性を有する下部基板及び上部基板と、
   前記下部基板の内側面上にゲート絶縁膜の介在下に配置され、電界印加時にフリンジフィールドを形成して透明導電体で成るカウンター電極及び画素電極と、
   前記上部基板の内側面上に形成されたブラックマトリックス及びカラーフィルターと、
   前記ブラックマトリックス、及びカラーフィルターを含む前記上部基板の内側面上に配置されたＩＴＯ層と、
   前記下部基板と上部基板の間に介在し、誘電率異方性が負である複数個の液晶分子で構成された液晶層とを含み、
   前記カウンター電極は、プレート状で、前記画素電極は、スリット状であり、
   さらに、前記カウンター電極は、少なくとも一つ以上の溝が備えられることを特徴とするフリンジフィールドスイッチングモード液晶表示装置。
2. 前記下部基板の最上部に配置され、任意のラビング軸（ｒｕｂｂｉｎｇａｘｉｓ）を有する第１水平配向膜と、
   前記上部基板のＩＴＯ層上に配置され、前記第１水平配向膜のラビング軸と非並列（ａｎｔｉ−ｐａｒａｌｌｅｌ）のラビング軸を有する第２水平配向膜と、
   前記下部基板の外側面に配置され、前記第１水平配向膜のラビング軸と平行な偏光軸を有する下部偏光板と、
   前記上部基板の外側面に配置され、前記下部偏光板の偏光軸と垂直の偏光軸を有する上部偏光板とをさらに含むことを特徴とする請求項１記載のフリンジフィールドスイッチングモード液晶表示装置。
3. 前記溝は、画素電極の下部に配置されることを特徴とする請求項１記載のフリンジフィールドスイッチングモード液晶表示装置。
4. 前記溝の幅は、前記画素電極のスリット幅より小さいことを特徴とする請求項１記載のフリンジフィールドスイッチングモード液晶表示装置。
5. 前記溝の幅は、２〜３μｍであることを特徴とする請求項４記載のフリンジフィールドスイッチングモード液晶表示装置。
6. 前記ＩＴＯ層は、ウィンドー領域を含むことを特徴とする請求項１記載のフリンジフィールドスイッチングモード液晶表示装置。
7. 前記液晶分子は、位相遅延（△ｎ・ｄ）が０．２０〜０．５０μｍであることを特徴とする請求項１記載のフリンジフィールドスイッチングモード液晶表示装置。

Images