JP3778445B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3778445B2 JP3778445B2 JP2003088139A JP2003088139A JP3778445B2 JP 3778445 B2 JP3778445 B2 JP 3778445B2 JP 2003088139 A JP2003088139 A JP 2003088139A JP 2003088139 A JP2003088139 A JP 2003088139A JP 3778445 B2 JP3778445 B2 JP 3778445B2
- Authority
- JP
- Japan
- Prior art keywords
- moisture
- interlayer insulating
- multilayer wiring
- wiring structure
- conductor pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/564—Details not otherwise provided for, e.g. protection against moisture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は一般に半導体装置に係り、特に多層配線構造を有する半導体装置に関する。
【０００２】
従来半導体装置では、微細化によりスケーリング則に沿った動作速度の高速化が図られている。一方、最近の高密度半導体集積回路装置では、基板上に形成された莫大な数の半導体素子間を配線するのに単一の配線層では不十分で、複数の配線層を、層間絶縁膜を介して積層した多層配線構造が使用されることが多い。
【０００３】
一方、このような多層配線構造を有する半導体集積回路装置では、水分やガスの浸入を阻止するために、チップ外周に沿って耐湿リングが形成されている。かかる耐湿リングは、多層配線構造中をチップ外周に沿って連続的に延在し、層間絶縁膜と配線層との界面に沿って形成されやすい水分やガスの浸入経路を遮断する。
【０００４】
【従来の技術】
図１（Ａ），（Ｂ）は、このような従来の耐湿リングを有する半導体集積回路装置１０の構成を示す。ただし図１（Ａ）は前記半導体集積回路装置１０の耐湿リング１を含む断面図、図１（Ｂ）は前記半導体集積回路装置１０のチップ全体を示す平面図である。
【０００５】
図１（Ａ）を参照するに、半導体集積回路装置１０は、素子分離構造１１Ｂにより素子領域１１Ａを画成されたＳｉ基板１１上に形成されており、前記素子領域１１Ａ上に形成されたＭＯＳトランジスタなどの活性素子を含む。
【０００６】
前記半導体集積回路装置１０は、さらに前記基板上に形成され配線層Ｌ１〜Ｌ４とビアプラグＰ１〜Ｐ６を含む第１の多層配線構造１２と、前記第１の多層配線構造１２上に形成され配線層Ｌ５〜Ｌ７とビアプラグＰ７，Ｐ８を含む第２の多層配線構造１３とを含む。ただし図１では、前記多層配線構造１２，１３中の層間絶縁膜の図示は省略している。
【０００７】
さらに図１（Ｂ）の平面図に示すように、前記基板１１上には、チップの外周に沿って、耐湿リング１４が連続的に形成されている。
【０００８】
再び図１（Ａ）を参照するに前記耐湿リング１４は、前記チップの外周に沿って連続的に延在し、各々前記配線層Ｌ1〜Ｌ7に対応する導体パターンＣ1〜Ｃ7と、前記チップの外周に沿って連続的に延在し、各々前記プラグＰ1ａおよびＰ1ｂ、およびＰ2〜Ｐ7に対応する導体壁Ｗ1〜Ｗ7の積層より構成されている。
【０００９】
このような耐湿リング１４は、前記多層配線構造１２あるいは１３に対応した層構造を有するため、多層配線構造の形成と同時に、共通の工程により形成することが可能である。
【００１０】
【特許文献１】
特開平２−１２３７５３号公報
【００１１】
【発明が解決しようとする課題】
ところで最近の超微細化半導体集積回路装置では、微細化の進行と共に配線に付随する寄生容量を低減すべく、低い比誘電率を有するいわゆるlow-K膜、すなわち低誘電率膜が層間絶縁膜として使われている。このような低誘電率膜には、例えば登録商標名ＳｉＬＫあるいはＦｌａｒｅで市販されている芳香族炭化水素ポリマ膜やその多孔質膜など、比誘電率が２．０〜３．０程度、あるいはそれ以下の膜が含まれる。このような低誘電率膜は、特に配線パターンが近接して配置される基板１１に近い下層の多層配線構造１２において使われることが多い。
【００１２】
このような低誘電率膜は、低い比誘電率に対応して低い密度を有することを特徴とし、このため低誘電率層間絶縁膜を使った多層配線構造では、配線パターンと層間絶縁膜との間に密着性を確保するために、様々な研究・提案がなされている。
【００１３】
同様な事情は耐湿リング１４にも当てはまり、前記導体パターンC1〜Ｃ7のいずれか、例えば導体パターンＣ3とこれに隣接する導体壁との間に隙間が出来てしまう可能性がある。
【００１４】
耐湿リングに隙間が生じると、このような部分から外部の水分やガスが図１に示すように多層配線構造中に侵入することが可能で、侵入した水分やガスは多層配線構造１２あるいは１３中に拡散し、接触不良や断線、抵抗の増大など様々な問題を引き起こす。また侵入した水分やガスは基板１１表面のＭＯＳトランジスタなどの活性素子に到達し、これを劣化される恐れもある。
【００１５】
このような問題を解決するために、従来図２に示すように耐湿リング１４Ａ，１４Ｂを使って二重構造の耐湿リングを形成することが行われている。ただし図２中、先に説明した部分には同一の参照符号を付し、説明を省略する。図示の例では、耐湿リング１４Ａおよび１４Ｂは、いずれも図１の耐湿リング１４と同一の構成を有している。
【００１６】
このような二重構造の耐湿リングを使うことにより、水分やガスの多層配線構造１２，１３中への侵入の確率は大きく低減される。
【００１７】
しかし、図２の構成では、チップ外周に沿って連続して延在する外側耐湿リング１４Ａのどこかに欠陥が生じ、さらに同様にチップ外周に沿って連続的に延在する内側耐湿リング１４Ｂのどこかに欠陥が生じている場合、図２に示すように耐湿リング１４Ａの内側に侵入した水分やガスは耐湿リング１４Ａ，１４Ｂの間の積層構造中を拡散し、結局は内側耐湿リング１４Ｂの内部に侵入してしまうことになる。
【００１８】
このように、図２の二重構造の耐湿リングを有する半導体集積回路装置では、要求される信頼性や寿命を満足することができない場合がある。
【００１９】
さらに図２の二重構造の耐湿リングを有する半導体集積回路装置では、耐湿リングが基板１１の実質的な面積を占有してしまい、活性素子や多層配線構造を形成するための面積が減少してしまう問題が生じることがある。
【００２０】
先にも説明したように、下層の多層配線構造１２では、低誘電率層間絶縁膜を使って、ビア径が例えば０．９μｍあるいはそれ以下の非常に微細な配線パターンが近接して、すなわち大きな密度で形成されるが、上層の多層配線構造１３では配線パターンの設計ルールはより緩やかで、例えば１．７μｍ程度のビア径が使われることがある。
【００２１】
このような構造では、耐湿リング１４Ａと１４Ｂの間隔は、多層配線構造１３中のビア径で実質的に決定されてしまい、多層配線構造１２中においては、耐湿リング１４Ａと１４Ｂとの間に、利用されない無駄な領域が生じてしまう。
【００２２】
さらに低誘電率層間絶縁膜は、先にも説明したように低密度膜であり、このためヤング率など、力学的特性において一般的に劣っている。このため、図１の耐湿リング１４では、外部応力が印加された場合、下部多層配線構造１２に対応する導体パターンＣ1〜Ｃ4あるいは導体壁Ｗ1〜Ｗ5に応力が集中し、これらに変形を生じやすい問題点が存在している。このように導体パターンＣ1〜Ｃ4あるいは導体壁Ｗ1〜Ｗ5に変形が生じると、先に説明した外部の水分あるいはガスの侵入経路が形成されてしまう。
【００２３】
そこで本発明は上記の課題を解決した、新規で有用な半導体装置を提供することを概括的課題とする。
【００２４】
本発明のより具体的な課題は、確実に外部からの水分あるいはガスの侵入を阻止できる耐湿リングを備えた半導体装置を提供することにある。
【００２５】
本発明の他の課題は、占有面積が小さく、しかも確実に水分あるいはガスの侵入を阻止できる耐湿リングを備えた半導体装置を提供することにある。
【００２６】
【課題を解決するための手段】
本発明は上記の課題を、基板と、前記基板上に形成された多層配線構造とよりなる半導体装置であって、前記多層配線構造は、前記基板の外周に沿って連続的に延在する第１の耐湿リングと、前記第１の耐湿リングの内側において前記外周に沿って、前記多層配線構造中の配線パターンを囲むように連続的に延在する第２の耐湿リングとを含み、前記第１および第２の耐湿リングは、前記基板を垂直方向から見た場合に前記第１および第２の耐湿リングを含む帯状の領域に沿って連続的に延在する架橋導体パターンにより、相互に機械的に、かつ連続的に結合されていることを特徴とする半導体装置により、解決する。
【００２７】
本発明によれば、第１および第２の耐湿リングの間の領域が、前記基板を垂直方向から見た場合にこれらを含む帯状の領域の領域に沿って連続的に延在する架橋導体パターンにより区画され、一の領域に水分あるいはガスが浸入しても、これが他の領域に侵入するのが前記導体パターンにより阻止される。すなわち、前記架橋導体パターンは、隔壁として作用する。このように本発明によれば、二つの耐湿リングにより確実に水分あるいはガスの侵入を阻止でき、基板表面の耐湿リングにより占有される部分の面積増加を抑制することができる。
【００２８】
本発明はまた上記の課題を、基板と、前記基板上に形成された第１の多層配線構造と、前記第１の多層配線構造上に形成された第２の多層配線構造とよりなる半導体装置であって、前記第１の多層配線構造は、前記基板の外周に沿って連続的に延在する第１の耐湿リングと、前記第１の耐湿リングの内側において前記外周に沿って、前記第1の多層配線構造中の配線パターンを囲むように連続的に延在する第２の耐湿リングとを含み、前記第１の多層配線構造は、前記第１および第２の耐湿リングの間の帯状の領域を連続的に延在し前記第１および第２の耐湿リングを機械的に結合する架橋導体パターンと、前記架橋導体パターン上に形成された第３の耐湿リングとを含むことを特徴とする半導体装置により、解決する。
【００２９】
本発明によれば、前記第１の多層配線構造中に形成された第１および第２の耐湿リングを前記第２の多層配線構造中に形成された第３の耐湿リングに、前記架橋導体パターンにより結合することにより、基板上において前記第１および第２の耐湿リングが占有する面積を最小化することができる。
【００３０】
すなわち、下層の第１の多層配線構造中には厳しい設計ルールにより非常に微細な配線パターンが形成され、これに伴い前記第１および第２の耐湿リングも微細なパターンにより、微細なピッチないし間隔で形成される。これに対し、上層の第２の多層配線構造では設計ルールが緩く、配線のビア径も大きいため、第３の耐湿リングも前記ビア径に対応して比較的幅の広い導体壁により形成されるが、本発明では前記第１および第２の耐湿リングを前記第３の耐湿リングの直下に設けることにより、耐湿リングが占有する基板表面の面積を最小化している。勿論、前記第１の多層配線構造中に前記第１および第２の耐湿リングを架橋するように別の架橋導体パターンを形成することにより、耐湿リングの信頼性、従って半導体装置の信頼性を向上さらに向上させることができる。
【００３１】
【発明の実施の形態】
［第１実施例］
図３は、本発明の第１実施例による半導体集積回路装置２０の構成を示す。
【００３２】
図３を参照するに、半導体集積回路装置２０は素子分離構造２１Ｂにより素子領域２１Ａを画成されたＳｉ基板２１上に形成されており、前記素子領域２１Ａ中にはゲート電極２２Ｇ、および前記Ｓｉ基板２１中、前記ゲート電極２２Ｇの両側に形成された拡散領域２１ａ，２１ｂを含むＭＯＳトランジスタが形成されている。図３中、ゲート絶縁膜の図示は省略している。また通常のＭＯＳトランジスタと同様に、前記ゲート電極２２Ｇには、ＳｉＯ2あるいはＳｉＯＮよりなる一対の側壁絶縁膜が形成されている。
【００３３】
前記ゲート電極２２Ｇは前記基板２１上に形成された層間絶縁膜２２により覆われており、前記層間絶縁膜２２は、前記基板２１上に形成される第１の多層配線構造３１の一部をなす。
【００３４】
すなわち、前記層間絶縁膜２２上には層間絶縁膜２３〜２６が順次積層されており、前記層間絶縁膜２２中には膜２２中に形成された配線溝あるいはビアホールを充填するように、配線パターン２２Ｗおよびビアプラグ２２Ｐ1，２２Ｐ2がデュアルダマシンプロセスにより、すなわち前記配線溝あるいはビアホールを導体層により充填し、層間絶縁膜２２表面上の余計な導体層をＣＭＰ（化学機械研磨）法により除去することにより、形成されている。デュアルダマシンプロセスの結果、前記配線パターン２２Ｗは前記層間絶縁膜２２の表面に一致する主面を有している。また図示の例では、ビアプラグ２２Ｐ1，２２Ｐ2は前記拡散領域２１ａ，２１ｂにそれぞれコンタクトしている。
【００３５】
同様な配線構造は層間絶縁膜２３〜２６の各々についても形成されており、前記層間絶縁膜２３中には配線層２３Ｗとビアプラグ２３Ｐが、層間絶縁膜２４中には配線層２４Ｗとビアプラグ２４Ｐが、層間絶縁膜２５中には配線層２５Ｗとビアプラグ２５Ｐが、さらに層間絶縁膜２６中にはビアプラグ２６Ｐが形成されている。
【００３６】
典型的には層間絶縁膜２３〜２６は比誘電率が３．０未満の有機ポリマ膜よりなり、前記配線層２２Ｗ〜２５Ｗおよびビアプラグ２２Ｐ1，２２Ｐ2，２３Ｐ〜２６ＰはＣｕよりなる。ただし、前記配線層２２Ｗ〜２５Ｗおよびビアプラグ２２Ｐ1，２２Ｐ2，２３Ｐ〜２６Ｐとして、ＡｌあるいはＡｌ合金、あるいはその他の導体を使うことも可能である。
【００３７】
前記層間絶縁膜２６上には前記ビアプラグ２６Ｐにコンタクトするように、典型的にはＡｌあるいはＡｌ合金よりなる配線層２７Ｗが形成されており、前記配線層２７Ｗは前記多層配線構造３１上に形成される別の多層配線構造３２の一部をなす。
【００３８】
すなわち前記配線層２７Ｗは層間絶縁膜２７により覆われ、前記層間絶縁膜２７上には次の配線層２８Ｗが形成され、前記配線層２８Ｗはその下の前記配線層２７Ｗに、前記層間絶縁膜２７中に形成されたビアプラグ２７Ｐを介して接続される。同様に、前記配線層２８Ｗは前記層間絶縁膜２７上に形成された層間絶縁膜２８により覆われ、前記層間絶縁膜２８上には次の配線層２９Ｗが形成される。前記配線層２９Ｗは前記配線層２８Ｗに、前記層間絶縁膜２８中に形成されたビアプラグ２８Ｐを介して形成されている。
【００３９】
典型的な例では、前記層間絶縁膜２７および２８はＳｉＯＣあるいはＳｉＯ2よりなり、前記配線層２７Ｗ〜２９ＷはＡｌあるいはＡｌ合金により、また前記ビアプラグ２７Ｐ，２８ＰはＷ（タングステン）などにより形成される。
【００４０】
さらに前記層間絶縁膜２８上には、ＳｉＮなどのパッシベーション膜２９が形成されている。
【００４１】
図３の半導体集積回路装置２０では、さらに基板外周に沿って外側の耐湿リング３３Ａおよび内側の耐湿リング３３Ｂが、前記多層配線構造３１，３２中の配線層を囲んで連続的に延在するように形成される。図１（Ｂ）の平面図を参照。
【００４２】
図３を参照するに、前記耐湿リング３３Ａは、前記層間絶縁膜２２中に前記ビアプラグ２２Ｐ1および２２Ｐ2と同時に同一の材料より形成され、前記層間絶縁膜２２中を、これらのビアプラグのビア径と実質的に同じ幅で、前記基板２１の外周に沿って連続的に、すなわち切れ目なく延在する導体壁２２ＰＡと、前記層間絶縁膜２２中に前記配線層２２Wと同時に同一の材料より形成され、前記導体壁２２ＰＡ上を前記基板外周に沿って連続的に、切れ目なく延在する導体パターン２２ＷＡとを含む。さらに前記層間絶縁膜２３中には、前記耐湿リング３３Ａの一部として、前記ビアプラグ２３Ｐと同時に同一の材料より形成され、前記導体パターン２２ＷＡ上を、前記ビアプラグ２３Ｐのビア径と実質的に同じ幅で、前記基板２１の外周に沿って連続的に、すなわち切れ目なく延在する導体壁２３ＰＡと、前記層間絶縁膜２３中に前記配線層２３Wと同時に同一の材料より形成され、前記導体壁２３ＰＡ上を前記基板外周に沿って連続的に、切れ目なく延在する導体パターン２３ＷＡとを含む。
【００４３】
さらに前記耐湿リング３３Ａは、前記層間絶縁膜２４中に前記ビアプラグ２４Ｐと同時に同一の材料より形成され、前記導体パターン２３ＷＡ上を、前記ビアプラグ２４Ｐのビア径と実質的に同じ幅で、前記基板２１の外周に沿って連続的に、すなわち切れ目なく延在する導体壁２４ＰＡと、前記層間絶縁膜２４中に前記配線層２４Wと同時に同一の材料より形成され、前記導体壁２４ＰＡ上を前記基板外周に沿って連続的に、切れ目なく延在する導体パターン２４ＷＡを含み、さらに前記層間絶縁膜２５中に、前記配線層２５Wと同時に同一の材料より形成され、前記導体壁２４ＰＡ上を前記基板外周に沿って連続的に、切れ目なく延在する導体パターン２５ＷＡと、前記層間絶縁膜２５中に前記ビアプラグ２５Ｐと同時に同一の材料より形成され、前記導体パターン２４ＷＡ上を、前記ビアプラグ２５Ｐのビア径と実質的に同じ幅で、前記基板２１の外周に沿って連続的に、すなわち切れ目なく延在する導体壁２５ＰＡを含む。
【００４４】
前記層間絶縁膜２５中には、さらに前記導体壁２５ＰＡ上を、前記配線層２５Ｗと同時に同一の材料より形成される導体パターン２５ＷＡが連続的に、切れ目無く延在する。
【００４５】
また前記耐湿リング３３Ａは、前記層間絶縁膜２６中に前記ビアプラグ２６Ｐと同時に同一の材料より形成され、前記導体パターン２５ＷＡ上を、前記ビアプラグ２６Ｐのビア径と実質的に同じ幅で、前記基板２１の外周に沿って連続的に、すなわち切れ目なく延在する導体壁２６ＰＡを有し、導体壁２６ＰＡ上には前記層間絶縁膜２７中に、前記配線層２７Wと同時に同一の材料より形成され、前記導体壁２６ＰＡ上を前記基板外周に沿って連続的に、切れ目なく延在する導体パターン２７ＷＡと、前記ビアプラグ２７Ｐと同時に同一の材料より形成され、前記導体パターン２７ＷＡ上を前記基板外周に沿って連続的に、切れ目なく延在する導体壁２７ＰＡを含む。
【００４６】
さらに前記耐湿リング３３Ａは、前記層間絶縁膜２７中、導体壁２６ＰＡ上に、前記配線層２８Wと同時に同一の材料より形成され、前記導体壁２７ＰＡ上を前記基板外周に沿って連続的に、切れ目なく延在する導体パターン２８ＷＡと、前記ビアプラグ２８Ｐと同時に同一の材料より形成され、前記導体パターン２８ＷＡ上を前記基板外周に沿って連続的に、切れ目なく延在する導体壁２８ＰＡを含む。また前記パッシベーション膜２９中、前記導体壁２８ＰＡ上には、前記配線層２９Ｗと同時に同一の材料より形成される導体パターン２９ＷＡが、前記耐湿リング３３Ａの一部として形成されている。
【００４７】
同様に前記耐湿リング３３Ｂは、前記層間絶縁膜２２中に前記導体壁２２ＰＡと同時に同一の材料より形成され、前記層間絶縁膜２２中を、ビアプラグ２２Ｐ1あるいは２２Ｐ2のビア径と実質的に同じ幅で、前記基板２１の外周に沿って連続的に、すなわち切れ目なく延在する導体壁２２ＰＢと、前記層間絶縁膜２２中に前記導体パターン２２WＡと同時に同一の材料より形成され、前記導体壁２２ＰＢ上を前記基板外周に沿って連続的に、切れ目なく延在する導体パターン２２ＷＢとを含む。さらに前記層間絶縁膜２３中には、前記耐湿リング３３Ｂの一部として、前記導体壁２３ＰＡと同時に同一の材料より形成され、前記導体パターン２２ＷＢ上を、前記ビアプラグ２３Ｐのビア径と実質的に同じ幅で、前記基板２１の外周に沿って連続的に、すなわち切れ目なく延在する導体壁２３ＰＢと、前記層間絶縁膜２３中に前記導体パターン２３WＡと同時に同一の材料より形成され、前記導体壁２３ＰＢ上を前記基板外周に沿って連続的に、切れ目なく延在する導体パターン２３ＷＢとを含む。
【００４８】
さらに前記耐湿リング３３Ｂは、前記層間絶縁膜２４中に前記導体壁２４ＰＡと同時に同一の材料より形成され、前記導体パターン２３ＷＢ上を、前記ビアプラグ２４Ｐのビア径と実質的に同じ幅で、前記基板２１の外周に沿って連続的に、すなわち切れ目なく延在する導体壁２４ＰＢと、前記層間絶縁膜２４中に前記導体パターン２４WＡと同時に同一の材料より形成され、前記導体壁２４ＰＢ上を前記基板外周に沿って連続的に、切れ目なく延在する導体パターン２４ＷＢを含み、さらに前記層間絶縁膜２５中に、前記導体パターン２５WＡと同時に同一の材料より形成され、前記導体壁２４ＰＢ上を前記基板外周に沿って連続的に、切れ目なく延在する導体パターン２５ＷＢと、前記層間絶縁膜２５中に前記導体壁２５ＰＡと同時に同一の材料より形成され、前記導体パターン２４ＷＢ上を、前記ビアプラグ２５Ｐのビア径と実質的に同じ幅で、前記基板２１の外周に沿って連続的に、すなわち切れ目なく延在する導体壁２５ＰＢを含む。
【００４９】
前記層間絶縁膜２５中には、さらに前記導体壁２５ＰＢ上を、前記導体パターン２５ＷＡと同時に同一の材料より形成される導体パターン２５ＷＢが連続的に、切れ目無く延在する。
【００５０】
また前記耐湿リング３３Ｂは、前記層間絶縁膜２６中に前記導体壁２６ＰＡと同時に同一の材料より形成され、前記導体パターン２５ＷＢ上を、前記ビアプラグ２６Ｐのビア径と実質的に同じ幅で、前記基板２１の外周に沿って連続的に、すなわち切れ目なく延在する導体壁２６ＰＢを有し、導体壁２６ＰＢ上には前記層間絶縁膜２７中に、前記導体パターン２７WＡと同時に同一の材料より形成され、前記導体壁２６ＰＢ上を前記基板外周に沿って連続的に、切れ目なく延在する導体パターン２７ＷＢと、前記導体壁２７ＰＡと同時に同一の材料より形成され、前記導体パターン２７ＷＢ上を前記基板外周に沿って連続的に、切れ目なく延在する導体壁２７ＰＢを含む。
【００５１】
さらに前記耐湿リング３３Ｂは、前記層間絶縁膜２７中、導体壁２６ＰＢ上に、前記導体パターン２８WＡと同時に同一の材料より形成され、前記導体壁２７ＰＢ上を前記基板外周に沿って連続的に、切れ目なく延在する導体パターン２８ＷＢと、前記導体壁２８ＰＡと同時に同一の材料より形成され、前記導体パターン２８ＷＢ上を前記基板外周に沿って連続的に、切れ目なく延在する導体壁２８ＰＢを含む。また前記パッシベーション膜２９中、前記導体壁２８ＰＢ上には、前記配線層２９Ｗと同時に同一の材料より形成される導体パターン２９ＷＢが、前記耐湿リング３３Ｂの一部として形成されている。
【００５２】
その際、図３よりわかるように前記導体パターン２３ＷＡと導体パターン２３ＷＢとは連結され、図４に示すように前記基板１１の外周に沿って連続的に延在する導体パターン２３ＷＣを形成する。同様に、導体パターン２７ＷＡと導体２７ＷＢも連結され、図４と同様な、基板１１の外周に沿って連続的に延在する導体パターン２７ＷＣを形成する。すなわち、このように形成された導体パターン２３ＷＣおよび導体パターン２７Ｃは、前記耐湿リング３３Ａと耐湿リング３３Ｂを架橋する。
【００５３】
図４よりわかるように、前記導体パターン２３ＷＣは連続して、切れ目無く延在し、開口部などが形成されることもない。また図４中に点線で示すように、前記導体パターン２３ＷＣ上下の導体壁２３ＰＡおよび２３ＰＢも、前記基板２１の外周に沿って切れ目無く、連続的に延在する。
【００５４】
図３の構成では、図５に示すように仮に耐湿リング３３Ａおよび耐湿リング３３Ｂの一部に欠陥×が存在しても、これらの欠陥が前記架橋導体パターン２３Ｃで隔てられた領域にある限り、外部から侵入した水分やガスは架橋導体パターン２３Ｃで阻止され、耐湿リング３３Ｂの内側に侵入することはない。すなわち、本実施例では前期架橋導体パターン２３Ｃあるいは２７Ｃは、耐湿リング３３Ａと耐湿リング３３Ｂとの間の領域を複数の区画に区分する隔壁として作用する。
【００５５】
また図６に示すように耐湿リング３３Ａ，３３Ｂでそれぞれ欠陥×が存在する場合でも、各々の欠陥が架橋導体パターン２３Ｃで区切られた、異なる区画内に存在するときには、外部から耐湿リング３３Ｂの内側への水分やガスが侵入する経路は、架橋導体パターン２３Ｃによって遮断することができる。これによって半導体装置の信頼性を大きく向上させることができる。これに対して図２の耐湿リング構造の場合は、侵入経路を遮断することができず、水分やガスが容易に浸入してしまう。
【００５６】
図７（Ａ）〜（Ｃ）は、図３の耐湿リング３３Ａ，３３Ｂを形成する工程の一部を示す。
【００５７】
図７（Ａ）を参照するに、配線層２２Ｗおよび前記耐湿リング３３Ａに対応して導体壁２２ＰＡおよび導体パターン２２ＷＡが、また前記耐湿リング３３Ｂに対応して導体壁２２ＰＢおよび導体パターン２２ＷＢが形成された層間絶縁膜２２上に次の層間絶縁膜２３が形成され、さらに前記層間絶縁膜２３中に前記導体パターン２３Ａおよびビアプラグ２３Ｐのための配線溝２３Ｇおよびビアホール２３Ｈが形成される。また同時に前記層間絶縁膜２３中には、前記耐湿リング３３Ａおよび３３Ｂに対応して、前記架橋導体パターン２３Ｃのための溝２３ｇおよび導体壁２３ＰＡ，２３ＰＢのための溝２３ａおよび２３ｂが形成される。
【００５８】
次に図７（Ｂ）の工程で図７（Ａ）の層間絶縁膜２３の表面を、前記配線溝２３Ｇおよびビアホール２３Ｈ，および溝２３ａ，２３ｂ，２３ｇを含めてＴａＮなどのバリアメタル膜（図示せず）で覆った後、前記溝２３Ｇおよびビアホール２３Ｈ，および溝２３ａ，２３ｂ，２３ｇをＣｕやＷなどの導体層２３Ｃｕにより充填する。
【００５９】
さらに図７（Ｃ）の工程で前記層間絶縁膜２３表面の余計な導体層２３ＣｕをＣＭＰ（化学機械研磨）法で除去することにより、前記２３Ｇおよびビアホール２３Ｈをそれぞれ導体層２３Ｗおよびビアプラグ２３Ｐにより、また溝２３ａ，２３ｂおよび２３ｇをそれぞれ導体壁２３ＰＡおよび２３ＰＢ、および導体パターン２３ＷＣで充填した構造が得られる。
【００６０】
このような工程を繰り返すことにより、前記耐湿リング３３Ａおよび３３Ｂを、工程数の増大を招くことなく形成することが可能になる。
【００６１】
なお、図７（Ａ）〜（Ｃ）の構成では前記導体壁２２ＰＡ〜２８ＰＡあるいは導体壁２２ＰＢ〜２８ＰＢは、前記基板１１に垂直な方向に整列して形成されているが、これは必ずしも必要ではなく、図８の変形例に示すように導体パターン２３ＷＡ〜２９ＷＡの範囲内において位置をずらして形成することも可能である。また、前記導体壁２２ＰＡ〜２８ＰＡあるいは導体壁２２ＰＢ〜２８ＰＢは、前記基板１１を基板主面に対して垂直な方向から見た場合に、前記基板外周に沿って帯状に延在する導体パターン２２ＷＡ〜２９ＷＡあるいは導体パターン２２ＷＢ〜２９ＷＢの範囲内においてジグザグに形成することも可能である。
【００６２】
なお本実施例では前記層間絶縁膜２２〜２８がＳｉＬＫやＦＬＡＲＥなどの芳香族炭化水素ポリマ膜に限定されるものではなく、前記層間絶縁膜２２〜２８としてはＭＳＱ（methyl silsesquioxane）膜やＨＳＯＰ（hydrido-organic siloxane polymer）膜など、オルガノシロキサン膜、あるいはこれらの多孔質膜など、様々な低誘電率膜を使うことが可能である。
【００６３】
また前記配線層２２Ｗ〜２５Ｗおよびビアプラグ２２Ｐ〜２６Ｐ、従って導体パターン２２ＷＡ〜２５ＷＡ，２２ＷＢ〜２５ＷＢ、および導体壁２２ＰＡ〜２６ＰＡ，２２ＰＢ〜２６ＰＢは、ＣｕやＷに限定されるものではなく、ＡｌやＡｌ合金を使うことも可能である。
［第２実施例］
図９は、本発明の第２実施例による半導体装置４０の構成を示す。ただし図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
【００６４】
図９を参照するに、本実施例では前記基板２１の表面上において前記耐湿リング３３Ａと耐湿リング３３Ｂとの間隔を減少させており、これに伴って前記導体パターン２７ＷＣ上には、前記導体プラグ２７Ｐに対応する単一の導体壁２７ＰＣと、前記配線層２８Ｗに対応する単一の導体パターン２８ＷＣと、前記導体プラグ２８Ｐに対応する単一の導体壁２８ＰＣと、前記配線層２９Ｗに対応する単一の導体パターン２９ＷＣを積層した、単一の耐湿リング３３Ｃが形成されている。
【００６５】
図９のように、低誘電率層間絶縁膜を使った高密度多層配線構造３１上に、ＳｉＯＣ膜やＳｉＯ2膜など通常の層間絶縁膜を使いＡｌあるいはＡｌ合金よりなる配線層を含む多層配線構造３２を設けた構成の半導体装置では、前記高密度多層配線構造３１中における耐湿リング３３Ａと３３Ｂとの間隔は、例えば０．９μｍあるいはそれ以下の厳しい設計ルールを適用することにより、減少させることができる。
【００６６】
これにより、前記多層配線構造３１中では、基板表面を含めて耐湿リング３３Ａおよび３３Ｂにより占有される領域が減少し、活性素子を形成したり配線パターンを形成するために使える領域が増大する。特に耐湿リングは基板の外周に沿って形成されるため、前記耐湿リング３３Ａと耐湿リング３３Ｂの間隔が僅かに減少しただけでも、実質的な効果を得ることができる。
【００６７】
ところで図９の構造では、上層の多層配線構造３２ではより緩やかな設計ルールが使われるため、ビアプラグ２７Ｐあるいは２８Ｐの径、従って導体壁２７ＰＣあるいは２８ＰＣの幅は変わらず、従って図９のように多層配線構造３１中において耐湿リング３３Ａおよび３３Ｂを、多層配線構造３２中の耐湿リング３３Ｃの直下に形成することが可能になる。
【００６８】
このような構造では、前記耐湿リング３３Ｃは耐湿リング３３Ａおよび３３Ｂにより支持されるため、耐湿リング３３Ｃに応力が印加されても、応力は前記耐湿リング３３Ａおよび３３Ｂに分散し、これらヤング率の低い層間絶縁膜２２〜２６中に形成された耐湿リング３３Ａあるいは３３Ｂに印加される応力は低減する。これに伴い、図５で説明した耐湿リング３３Ａあるいは３３Ｂにおける欠陥の発生が抑制され、半導体装置の信頼性が向上する。
【００６９】
図１０は、図９の半導体装置４０において耐湿リング３３Ａおよび３３Ｂの間隔を、例えば導体壁２２ＰＡと導体壁２２ＰＢとの間隔がビア径に対応する程度までさらに狭めた例を示す。
【００７０】
図１０を参照するに、この場合には層間絶縁膜２２〜２５の各層において導体パターンが耐湿リングを架橋し、従って層間絶縁膜２２中には架橋導体パターン２２ＷＣが導体壁２２ＰＡと２２ＰＢとを架橋するように、層間絶縁膜２３中には架橋導体パターン２３ＷＣが導体壁２３ＰＡと２３ＰＢとを架橋するように、絶縁膜２４中には架橋導体パターン２４ＷＣが導体壁２４ＰＡと２４ＰＢとを架橋するように、また層間絶縁膜２５中には架橋導体パターン２５ＷＣが導体壁２５ＰＡと２５ＰＢとを架橋するように、形成されている。
【００７１】
図１０の構成によれば、前記多重耐湿リング構造が基板表面および基板表面直上に形成される高密度多層配線構造中において占有する面積が最小化され、基板上により多くの活性素子あるいは配線構造を形成することができる。
【００７２】
本実施例においても、先の実施例と同様に前記層間絶縁膜２２〜２８はＳｉＬＫやＦＬＡＲＥなどの芳香族炭化水素ポリマ膜に限定されるものではなく、前記層間絶縁膜２２〜２８としてはＭＳＱ（methyl silsesquioxane）膜やＨＳＯＰ（hydrido-organic siloxane polymer）膜など、オルガノシロキサン膜、あるいはこれらの多孔質膜など、様々な低誘電率膜を使うことが可能である。
【００７３】
また前記配線層２２Ｗ〜２５Ｗおよびビアプラグ２２Ｐ〜２６Ｐ、従って導体パターン２２ＷＡ〜２５ＷＡ，２２ＷＢ〜２５ＷＢ、および導体壁２２ＰＡ〜２６ＰＡ，２２ＰＢ〜２６ＰＢは、ＣｕやＷに限定されるものではなく、ＡｌやＡｌ合金を使うことも可能である。
【００７４】
（付記１） 基板と、
前記基板上に形成された多層配線構造とよりなる半導体装置であって、
前記多層配線構造は、前記基板の外周に沿って連続的に延在する第１の耐湿リングと、前記第１の耐湿リングの内側において前記外周に沿って、前記多層配線構造中の配線パターンを囲むように連続的に延在する第２の耐湿リングとを含み、
前記第１および第２の耐湿リングは、前記基板を垂直方向から見た場合に前記第１および第２の耐湿リングを含む帯状の領域に沿って連続的に延在する架橋導体パターンにより、相互に機械的に、かつ連続的に結合されていることを特徴とする半導体装置。
【００７５】
（付記２） 前記架橋導体パターンは、切れ目および開口部のいずれをも含まないことを特徴とする付記１記載の半導体装置。
【００７６】
（付記３） 前記架橋導体パターンは、前記基板表面からの高さが異なった複数の位置において設けられていることを特徴とする付記１または２記載の半導体装置。
【００７７】
（付記４） 前記架橋導体パターンは、前記多層配線構造中の一または複数の層間絶縁膜中に形成されることを特徴とする付記１〜３のうち、いずれか一項記載の半導体装置。
【００７８】
（付記５） 前記架橋導体パターンは、前記多層配線構造中の全ての層間絶縁膜中に形成されることを特徴とする付記１〜４のうち、いずれか一項記載の半導体装置。
【００７９】
（付記６） 前記多層配線構造は、各々対応する配線層を含む複数の層間絶縁膜を積層し、前記複数の層間絶縁膜中一の層間絶縁膜に形成された配線層を下層の層間絶縁膜に形成された配線層とビアプラグにより接続した層構造を有し、前記第１および第２の耐湿リングの各々は、前記多層配線構造と同一の層構造を有し、前記架橋導体パターンは、前記架橋導体パターンが形成された層間絶縁膜中の配線層と同一の高さに形成されることを特徴とする付記１〜５のうち、いずれか一項記載の半導体装置。
【００８０】
（付記７） 基板と、
前記基板上に形成された第１の多層配線構造と、
前記第１の多層配線構造上に形成された第２の多層配線構造とよりなる半導体装置であって、
前記第１の多層配線構造は、前記基板の外周に沿って連続的に延在する第１の耐湿リングと、前記第１の耐湿リングの内側において前記外周に沿って、前記第1の多層配線構造中の配線パターンを囲むように連続的に延在する第２の耐湿リングとを含み、
前記第２の多層配線構造は、前記帯状の領域を連続的に延在し前記第１および第２の耐湿リングを機械的に結合する架橋導体パターンと、前記架橋導体パターン上に形成された第３の耐湿リングとを含むことを特徴とする半導体装置。
【００８１】
（付記８） 前記第１および第２の耐湿リングは、前記基板の表面に対して実質的に一定の高さで、前記基板を垂直方向から見た場合に前記第１および第２の耐湿リングを含む帯状の領域に沿って連続的に延在する第１の導体パターンにより、相互に機械的に、かつ連続的に結合されていることを特徴とする付記７記載の半導体装置。
【００８２】
（付記９) 前記第１の多層配線構造は第１の設計ルールによる配線パターンを含み、前記第２の多層配線構造は、第２の、より緩やかな設計ルールによる配線パターンを含むことを特徴とする付記７または８記載の半導体装置。
【００８３】
（付記１０） 前記第１および第２の耐湿リングの各々は、前記外周に沿って延在し前記第１の設計ルールにより規定される最小パターン幅を有する導体壁の積層により形成され、前記第１および第２の耐湿リングは、前記第１の設計ルールにより規定される最小間隔で形成されることを特徴とする付記７〜９のうち、いずれか一項記載の半導体装置。
【００８４】
（付記１１） 前記第１の多層配線構造は、各々対応する配線層を含み第１の比誘電率を有する複数の層間絶縁膜を積層し、前記複数の層間絶縁膜中一の層間絶縁膜に形成された配線層を下層の層間絶縁膜に形成された配線層とビアプラグにより接続した層構造を有し、前記第１および第２の耐湿リングの各々は、前記第１の多層配線構造と同一の層構造を有し、
前記第２の多層配線構造は、各々対応する配線層を含み第２の比誘電率を有する複数の層間絶縁膜を積層し、前記複数の層間絶縁膜中一の層間絶縁膜に形成された配線層を下層の層間絶縁膜に形成された配線層とビアプラグにより接続した層構造を有し、前記第３の耐湿リングは、前記第２の多層配線構造と同一の層構造を有し、前記架橋導体パターンは、前記架橋導体パターンが形成された層間絶縁膜中の配線層と同一の高さに形成され、
前記第１の比誘電率は前記第２の比誘電率よりも小さいことを特徴とする付記７〜９のうち、いずれか一項記載の半導体装置。
【００８５】
（付記１２） 前記第１の多層配線構造では、前記配線層の各々は、対応する層間絶縁膜中に、前記配線層の主面が前記対応する層間絶縁膜の主面に実質的に一致するように埋設されていることを特徴とする付記１１記載の半導体装置。
【００８６】
（付記１３） 前記第１の多層配線構造は、層間絶縁膜として比誘電率が３．０未満の膜を使い、前記第２の多層配線構造は、層間絶縁膜として比誘電率が３．０以上の膜を使うことを特徴とすると付記７〜１２のうち、いずれか一項記載の半導体装置。
【００８７】
（付記１４） 前記第１の多層配線構造は、層間絶縁膜として有機ポリマ膜を使うことを特徴とする付記７〜１３のうち、いずれか一項記載の半導体装置。
【００８８】
（付記１５） 前記第２の多層配線構造は、ＳｉＯ2膜あるいはＳｉＯＣ膜よりなることを特徴とする付記７〜１４のうち、いずれか一項記載の半導体装置。
【００８９】
【発明の効果】
本発明によれば、第１および第２の耐湿リングの間の領域が、前記基板を垂直方向から見た場合にこれらを含む帯状の領域の領域に沿って連続的に延在する導体パターンにより区画され、一の領域に水分あるいはガスが浸入しても、これが他の領域に侵入するのが前記導体パターンにより阻止される。すなわち、前記導体パターンは、隔壁として作用する。このように本発明によれば、二つの耐湿リングにより確実に水分あるいはガスの侵入を阻止でき、基板表面の耐湿リングにより占有される部分の面積増加を抑制することができる。
【００９０】
本発明によれば、前記第１の多層配線構造中において第１および第２の耐湿リングを第１の導体パターンで結合し、さらに前記第２の多層配線構造中において前記第１および第２の耐湿リングを第３の耐湿リングに結合することにより、基板上において前記第１および第２の耐湿リングが占有する面積を最小化することができる。
【００９１】
すなわち、下層の第１の多層配線構造中には厳しい設計ルールにより非常に微細な配線パターンが形成され、これに伴い前記第１および第２の耐湿リングも微細なパターンにより、微細なピッチないし間隔で形成される。これに対し、上層の第２の多層配線構造では設計ルールが緩く、配線のビア径も大きいため、第３の耐湿リングも前記ビア径に対応して比較的幅の広い導体壁により形成されるが、本発明では前記第１および第２の耐湿リングを前記第３の耐湿リングの直下に設けることにより、耐湿リングが占有する基板表面の面積を最小化している。勿論、前記第１の多層配線構造中に前記第１および第２の耐湿リングを架橋するように導体パターンを形成することにより、耐湿リングの信頼性、従って半導体装置の信頼性も向上する。
【図面の簡単な説明】
【図１】従来の多層配線構造と耐湿リングを有する半導体集積回路装置の構成を示す図である。
【図２】二重化耐湿リング構造を有する半導体集積回路装置の構成、およびかかる半導体集積回路装置において生じる問題点を説明する図である。
【図３】本発明の第１実施例による半導体集積回路装置の構成を示す図である。
【図４】図３の一部を拡大して示す平面図である。
【図５】図３の半導体集積回路装置における耐湿リングの作用を説明する図である。
【図６】図３の半導体集積回路装置における耐湿リングの作用を説明する別の図である。
【図７】（Ａ）〜（Ｃ）は、図３の半導体集積回路装置における耐湿リングの製造工程を説明する図である。
【図８】図３の半導体集積回路装置の一変形例を示す図である。
【図９】本発明の第２実施例による半導体集積回路装置の構成を示す図である。
【図１０】図９の半導体集積回路装置の一変形例を示す図である。
【符号の説明】
１０，２０，４０ 半導体集積回路装置
１１，２１ 基板
１１Ａ，２１Ａ 素子領域
１１Ｂ，２１Ｂ 素子分離領域
１２，１３，３１，３２ 多層配線構造
１４，１４Ａ，１４Ｂ，３３Ａ，３３Ｂ 耐湿リング
２２〜２６ 低誘電率層間絶縁膜
２７，２８ 層間絶縁膜
２９ パッシベーション膜
２２Ｗ〜２５Ｗ 下部配線層
２７Ｗ〜２９Ｗ 上部配線層
２２Ｐ1，２２Ｐ2，２３Ｐ〜２９Ｐ ビアプラグ
２２ＰＡ〜２８ＰＡ，２２ＰＢ〜２８ＰＢ 導体壁
２２ＷＡ〜２９ＷＡ，２２ＷＢ〜２９ＷＢ 導体パターン
２３Ｇ 配線溝
２３Ｈ ビアホール
２３ａ，２３ｂ，２３ｇ 溝
【発明の属する技術分野】
本発明は一般に半導体装置に係り、特に多層配線構造を有する半導体装置に関する。
【０００２】
従来半導体装置では、微細化によりスケーリング則に沿った動作速度の高速化が図られている。一方、最近の高密度半導体集積回路装置では、基板上に形成された莫大な数の半導体素子間を配線するのに単一の配線層では不十分で、複数の配線層を、層間絶縁膜を介して積層した多層配線構造が使用されることが多い。
【０００３】
一方、このような多層配線構造を有する半導体集積回路装置では、水分やガスの浸入を阻止するために、チップ外周に沿って耐湿リングが形成されている。かかる耐湿リングは、多層配線構造中をチップ外周に沿って連続的に延在し、層間絶縁膜と配線層との界面に沿って形成されやすい水分やガスの浸入経路を遮断する。
【０００４】
【従来の技術】
図１（Ａ），（Ｂ）は、このような従来の耐湿リングを有する半導体集積回路装置１０の構成を示す。ただし図１（Ａ）は前記半導体集積回路装置１０の耐湿リング１を含む断面図、図１（Ｂ）は前記半導体集積回路装置１０のチップ全体を示す平面図である。
【０００５】
図１（Ａ）を参照するに、半導体集積回路装置１０は、素子分離構造１１Ｂにより素子領域１１Ａを画成されたＳｉ基板１１上に形成されており、前記素子領域１１Ａ上に形成されたＭＯＳトランジスタなどの活性素子を含む。
【０００６】
前記半導体集積回路装置１０は、さらに前記基板上に形成され配線層Ｌ１〜Ｌ４とビアプラグＰ１〜Ｐ６を含む第１の多層配線構造１２と、前記第１の多層配線構造１２上に形成され配線層Ｌ５〜Ｌ７とビアプラグＰ７，Ｐ８を含む第２の多層配線構造１３とを含む。ただし図１では、前記多層配線構造１２，１３中の層間絶縁膜の図示は省略している。
【０００７】
さらに図１（Ｂ）の平面図に示すように、前記基板１１上には、チップの外周に沿って、耐湿リング１４が連続的に形成されている。
【０００８】
再び図１（Ａ）を参照するに前記耐湿リング１４は、前記チップの外周に沿って連続的に延在し、各々前記配線層Ｌ1〜Ｌ7に対応する導体パターンＣ1〜Ｃ7と、前記チップの外周に沿って連続的に延在し、各々前記プラグＰ1ａおよびＰ1ｂ、およびＰ2〜Ｐ7に対応する導体壁Ｗ1〜Ｗ7の積層より構成されている。
【０００９】
このような耐湿リング１４は、前記多層配線構造１２あるいは１３に対応した層構造を有するため、多層配線構造の形成と同時に、共通の工程により形成することが可能である。
【００１０】
【特許文献１】
特開平２−１２３７５３号公報
【００１１】
【発明が解決しようとする課題】
ところで最近の超微細化半導体集積回路装置では、微細化の進行と共に配線に付随する寄生容量を低減すべく、低い比誘電率を有するいわゆるlow-K膜、すなわち低誘電率膜が層間絶縁膜として使われている。このような低誘電率膜には、例えば登録商標名ＳｉＬＫあるいはＦｌａｒｅで市販されている芳香族炭化水素ポリマ膜やその多孔質膜など、比誘電率が２．０〜３．０程度、あるいはそれ以下の膜が含まれる。このような低誘電率膜は、特に配線パターンが近接して配置される基板１１に近い下層の多層配線構造１２において使われることが多い。
【００１２】
このような低誘電率膜は、低い比誘電率に対応して低い密度を有することを特徴とし、このため低誘電率層間絶縁膜を使った多層配線構造では、配線パターンと層間絶縁膜との間に密着性を確保するために、様々な研究・提案がなされている。
【００１３】
同様な事情は耐湿リング１４にも当てはまり、前記導体パターンC1〜Ｃ7のいずれか、例えば導体パターンＣ3とこれに隣接する導体壁との間に隙間が出来てしまう可能性がある。
【００１４】
耐湿リングに隙間が生じると、このような部分から外部の水分やガスが図１に示すように多層配線構造中に侵入することが可能で、侵入した水分やガスは多層配線構造１２あるいは１３中に拡散し、接触不良や断線、抵抗の増大など様々な問題を引き起こす。また侵入した水分やガスは基板１１表面のＭＯＳトランジスタなどの活性素子に到達し、これを劣化される恐れもある。
【００１５】
このような問題を解決するために、従来図２に示すように耐湿リング１４Ａ，１４Ｂを使って二重構造の耐湿リングを形成することが行われている。ただし図２中、先に説明した部分には同一の参照符号を付し、説明を省略する。図示の例では、耐湿リング１４Ａおよび１４Ｂは、いずれも図１の耐湿リング１４と同一の構成を有している。
【００１６】
このような二重構造の耐湿リングを使うことにより、水分やガスの多層配線構造１２，１３中への侵入の確率は大きく低減される。
【００１７】
しかし、図２の構成では、チップ外周に沿って連続して延在する外側耐湿リング１４Ａのどこかに欠陥が生じ、さらに同様にチップ外周に沿って連続的に延在する内側耐湿リング１４Ｂのどこかに欠陥が生じている場合、図２に示すように耐湿リング１４Ａの内側に侵入した水分やガスは耐湿リング１４Ａ，１４Ｂの間の積層構造中を拡散し、結局は内側耐湿リング１４Ｂの内部に侵入してしまうことになる。
【００１８】
このように、図２の二重構造の耐湿リングを有する半導体集積回路装置では、要求される信頼性や寿命を満足することができない場合がある。
【００１９】
さらに図２の二重構造の耐湿リングを有する半導体集積回路装置では、耐湿リングが基板１１の実質的な面積を占有してしまい、活性素子や多層配線構造を形成するための面積が減少してしまう問題が生じることがある。
【００２０】
先にも説明したように、下層の多層配線構造１２では、低誘電率層間絶縁膜を使って、ビア径が例えば０．９μｍあるいはそれ以下の非常に微細な配線パターンが近接して、すなわち大きな密度で形成されるが、上層の多層配線構造１３では配線パターンの設計ルールはより緩やかで、例えば１．７μｍ程度のビア径が使われることがある。
【００２１】
このような構造では、耐湿リング１４Ａと１４Ｂの間隔は、多層配線構造１３中のビア径で実質的に決定されてしまい、多層配線構造１２中においては、耐湿リング１４Ａと１４Ｂとの間に、利用されない無駄な領域が生じてしまう。
【００２２】
さらに低誘電率層間絶縁膜は、先にも説明したように低密度膜であり、このためヤング率など、力学的特性において一般的に劣っている。このため、図１の耐湿リング１４では、外部応力が印加された場合、下部多層配線構造１２に対応する導体パターンＣ1〜Ｃ4あるいは導体壁Ｗ1〜Ｗ5に応力が集中し、これらに変形を生じやすい問題点が存在している。このように導体パターンＣ1〜Ｃ4あるいは導体壁Ｗ1〜Ｗ5に変形が生じると、先に説明した外部の水分あるいはガスの侵入経路が形成されてしまう。
【００２３】
そこで本発明は上記の課題を解決した、新規で有用な半導体装置を提供することを概括的課題とする。
【００２４】
本発明のより具体的な課題は、確実に外部からの水分あるいはガスの侵入を阻止できる耐湿リングを備えた半導体装置を提供することにある。
【００２５】
本発明の他の課題は、占有面積が小さく、しかも確実に水分あるいはガスの侵入を阻止できる耐湿リングを備えた半導体装置を提供することにある。
【００２６】
【課題を解決するための手段】
本発明は上記の課題を、基板と、前記基板上に形成された多層配線構造とよりなる半導体装置であって、前記多層配線構造は、前記基板の外周に沿って連続的に延在する第１の耐湿リングと、前記第１の耐湿リングの内側において前記外周に沿って、前記多層配線構造中の配線パターンを囲むように連続的に延在する第２の耐湿リングとを含み、前記第１および第２の耐湿リングは、前記基板を垂直方向から見た場合に前記第１および第２の耐湿リングを含む帯状の領域に沿って連続的に延在する架橋導体パターンにより、相互に機械的に、かつ連続的に結合されていることを特徴とする半導体装置により、解決する。
【００２７】
本発明によれば、第１および第２の耐湿リングの間の領域が、前記基板を垂直方向から見た場合にこれらを含む帯状の領域の領域に沿って連続的に延在する架橋導体パターンにより区画され、一の領域に水分あるいはガスが浸入しても、これが他の領域に侵入するのが前記導体パターンにより阻止される。すなわち、前記架橋導体パターンは、隔壁として作用する。このように本発明によれば、二つの耐湿リングにより確実に水分あるいはガスの侵入を阻止でき、基板表面の耐湿リングにより占有される部分の面積増加を抑制することができる。
【００２８】
本発明はまた上記の課題を、基板と、前記基板上に形成された第１の多層配線構造と、前記第１の多層配線構造上に形成された第２の多層配線構造とよりなる半導体装置であって、前記第１の多層配線構造は、前記基板の外周に沿って連続的に延在する第１の耐湿リングと、前記第１の耐湿リングの内側において前記外周に沿って、前記第1の多層配線構造中の配線パターンを囲むように連続的に延在する第２の耐湿リングとを含み、前記第１の多層配線構造は、前記第１および第２の耐湿リングの間の帯状の領域を連続的に延在し前記第１および第２の耐湿リングを機械的に結合する架橋導体パターンと、前記架橋導体パターン上に形成された第３の耐湿リングとを含むことを特徴とする半導体装置により、解決する。
【００２９】
本発明によれば、前記第１の多層配線構造中に形成された第１および第２の耐湿リングを前記第２の多層配線構造中に形成された第３の耐湿リングに、前記架橋導体パターンにより結合することにより、基板上において前記第１および第２の耐湿リングが占有する面積を最小化することができる。
【００３０】
すなわち、下層の第１の多層配線構造中には厳しい設計ルールにより非常に微細な配線パターンが形成され、これに伴い前記第１および第２の耐湿リングも微細なパターンにより、微細なピッチないし間隔で形成される。これに対し、上層の第２の多層配線構造では設計ルールが緩く、配線のビア径も大きいため、第３の耐湿リングも前記ビア径に対応して比較的幅の広い導体壁により形成されるが、本発明では前記第１および第２の耐湿リングを前記第３の耐湿リングの直下に設けることにより、耐湿リングが占有する基板表面の面積を最小化している。勿論、前記第１の多層配線構造中に前記第１および第２の耐湿リングを架橋するように別の架橋導体パターンを形成することにより、耐湿リングの信頼性、従って半導体装置の信頼性を向上さらに向上させることができる。
【００３１】
【発明の実施の形態】
［第１実施例］
図３は、本発明の第１実施例による半導体集積回路装置２０の構成を示す。
【００３２】
図３を参照するに、半導体集積回路装置２０は素子分離構造２１Ｂにより素子領域２１Ａを画成されたＳｉ基板２１上に形成されており、前記素子領域２１Ａ中にはゲート電極２２Ｇ、および前記Ｓｉ基板２１中、前記ゲート電極２２Ｇの両側に形成された拡散領域２１ａ，２１ｂを含むＭＯＳトランジスタが形成されている。図３中、ゲート絶縁膜の図示は省略している。また通常のＭＯＳトランジスタと同様に、前記ゲート電極２２Ｇには、ＳｉＯ2あるいはＳｉＯＮよりなる一対の側壁絶縁膜が形成されている。
【００３３】
前記ゲート電極２２Ｇは前記基板２１上に形成された層間絶縁膜２２により覆われており、前記層間絶縁膜２２は、前記基板２１上に形成される第１の多層配線構造３１の一部をなす。
【００３４】
すなわち、前記層間絶縁膜２２上には層間絶縁膜２３〜２６が順次積層されており、前記層間絶縁膜２２中には膜２２中に形成された配線溝あるいはビアホールを充填するように、配線パターン２２Ｗおよびビアプラグ２２Ｐ1，２２Ｐ2がデュアルダマシンプロセスにより、すなわち前記配線溝あるいはビアホールを導体層により充填し、層間絶縁膜２２表面上の余計な導体層をＣＭＰ（化学機械研磨）法により除去することにより、形成されている。デュアルダマシンプロセスの結果、前記配線パターン２２Ｗは前記層間絶縁膜２２の表面に一致する主面を有している。また図示の例では、ビアプラグ２２Ｐ1，２２Ｐ2は前記拡散領域２１ａ，２１ｂにそれぞれコンタクトしている。
【００３５】
同様な配線構造は層間絶縁膜２３〜２６の各々についても形成されており、前記層間絶縁膜２３中には配線層２３Ｗとビアプラグ２３Ｐが、層間絶縁膜２４中には配線層２４Ｗとビアプラグ２４Ｐが、層間絶縁膜２５中には配線層２５Ｗとビアプラグ２５Ｐが、さらに層間絶縁膜２６中にはビアプラグ２６Ｐが形成されている。
【００３６】
典型的には層間絶縁膜２３〜２６は比誘電率が３．０未満の有機ポリマ膜よりなり、前記配線層２２Ｗ〜２５Ｗおよびビアプラグ２２Ｐ1，２２Ｐ2，２３Ｐ〜２６ＰはＣｕよりなる。ただし、前記配線層２２Ｗ〜２５Ｗおよびビアプラグ２２Ｐ1，２２Ｐ2，２３Ｐ〜２６Ｐとして、ＡｌあるいはＡｌ合金、あるいはその他の導体を使うことも可能である。
【００３７】
前記層間絶縁膜２６上には前記ビアプラグ２６Ｐにコンタクトするように、典型的にはＡｌあるいはＡｌ合金よりなる配線層２７Ｗが形成されており、前記配線層２７Ｗは前記多層配線構造３１上に形成される別の多層配線構造３２の一部をなす。
【００３８】
すなわち前記配線層２７Ｗは層間絶縁膜２７により覆われ、前記層間絶縁膜２７上には次の配線層２８Ｗが形成され、前記配線層２８Ｗはその下の前記配線層２７Ｗに、前記層間絶縁膜２７中に形成されたビアプラグ２７Ｐを介して接続される。同様に、前記配線層２８Ｗは前記層間絶縁膜２７上に形成された層間絶縁膜２８により覆われ、前記層間絶縁膜２８上には次の配線層２９Ｗが形成される。前記配線層２９Ｗは前記配線層２８Ｗに、前記層間絶縁膜２８中に形成されたビアプラグ２８Ｐを介して形成されている。
【００３９】
典型的な例では、前記層間絶縁膜２７および２８はＳｉＯＣあるいはＳｉＯ2よりなり、前記配線層２７Ｗ〜２９ＷはＡｌあるいはＡｌ合金により、また前記ビアプラグ２７Ｐ，２８ＰはＷ（タングステン）などにより形成される。
【００４０】
さらに前記層間絶縁膜２８上には、ＳｉＮなどのパッシベーション膜２９が形成されている。
【００４１】
図３の半導体集積回路装置２０では、さらに基板外周に沿って外側の耐湿リング３３Ａおよび内側の耐湿リング３３Ｂが、前記多層配線構造３１，３２中の配線層を囲んで連続的に延在するように形成される。図１（Ｂ）の平面図を参照。
【００４２】
図３を参照するに、前記耐湿リング３３Ａは、前記層間絶縁膜２２中に前記ビアプラグ２２Ｐ1および２２Ｐ2と同時に同一の材料より形成され、前記層間絶縁膜２２中を、これらのビアプラグのビア径と実質的に同じ幅で、前記基板２１の外周に沿って連続的に、すなわち切れ目なく延在する導体壁２２ＰＡと、前記層間絶縁膜２２中に前記配線層２２Wと同時に同一の材料より形成され、前記導体壁２２ＰＡ上を前記基板外周に沿って連続的に、切れ目なく延在する導体パターン２２ＷＡとを含む。さらに前記層間絶縁膜２３中には、前記耐湿リング３３Ａの一部として、前記ビアプラグ２３Ｐと同時に同一の材料より形成され、前記導体パターン２２ＷＡ上を、前記ビアプラグ２３Ｐのビア径と実質的に同じ幅で、前記基板２１の外周に沿って連続的に、すなわち切れ目なく延在する導体壁２３ＰＡと、前記層間絶縁膜２３中に前記配線層２３Wと同時に同一の材料より形成され、前記導体壁２３ＰＡ上を前記基板外周に沿って連続的に、切れ目なく延在する導体パターン２３ＷＡとを含む。
【００４３】
さらに前記耐湿リング３３Ａは、前記層間絶縁膜２４中に前記ビアプラグ２４Ｐと同時に同一の材料より形成され、前記導体パターン２３ＷＡ上を、前記ビアプラグ２４Ｐのビア径と実質的に同じ幅で、前記基板２１の外周に沿って連続的に、すなわち切れ目なく延在する導体壁２４ＰＡと、前記層間絶縁膜２４中に前記配線層２４Wと同時に同一の材料より形成され、前記導体壁２４ＰＡ上を前記基板外周に沿って連続的に、切れ目なく延在する導体パターン２４ＷＡを含み、さらに前記層間絶縁膜２５中に、前記配線層２５Wと同時に同一の材料より形成され、前記導体壁２４ＰＡ上を前記基板外周に沿って連続的に、切れ目なく延在する導体パターン２５ＷＡと、前記層間絶縁膜２５中に前記ビアプラグ２５Ｐと同時に同一の材料より形成され、前記導体パターン２４ＷＡ上を、前記ビアプラグ２５Ｐのビア径と実質的に同じ幅で、前記基板２１の外周に沿って連続的に、すなわち切れ目なく延在する導体壁２５ＰＡを含む。
【００４４】
前記層間絶縁膜２５中には、さらに前記導体壁２５ＰＡ上を、前記配線層２５Ｗと同時に同一の材料より形成される導体パターン２５ＷＡが連続的に、切れ目無く延在する。
【００４５】
また前記耐湿リング３３Ａは、前記層間絶縁膜２６中に前記ビアプラグ２６Ｐと同時に同一の材料より形成され、前記導体パターン２５ＷＡ上を、前記ビアプラグ２６Ｐのビア径と実質的に同じ幅で、前記基板２１の外周に沿って連続的に、すなわち切れ目なく延在する導体壁２６ＰＡを有し、導体壁２６ＰＡ上には前記層間絶縁膜２７中に、前記配線層２７Wと同時に同一の材料より形成され、前記導体壁２６ＰＡ上を前記基板外周に沿って連続的に、切れ目なく延在する導体パターン２７ＷＡと、前記ビアプラグ２７Ｐと同時に同一の材料より形成され、前記導体パターン２７ＷＡ上を前記基板外周に沿って連続的に、切れ目なく延在する導体壁２７ＰＡを含む。
【００４６】
さらに前記耐湿リング３３Ａは、前記層間絶縁膜２７中、導体壁２６ＰＡ上に、前記配線層２８Wと同時に同一の材料より形成され、前記導体壁２７ＰＡ上を前記基板外周に沿って連続的に、切れ目なく延在する導体パターン２８ＷＡと、前記ビアプラグ２８Ｐと同時に同一の材料より形成され、前記導体パターン２８ＷＡ上を前記基板外周に沿って連続的に、切れ目なく延在する導体壁２８ＰＡを含む。また前記パッシベーション膜２９中、前記導体壁２８ＰＡ上には、前記配線層２９Ｗと同時に同一の材料より形成される導体パターン２９ＷＡが、前記耐湿リング３３Ａの一部として形成されている。
【００４７】
同様に前記耐湿リング３３Ｂは、前記層間絶縁膜２２中に前記導体壁２２ＰＡと同時に同一の材料より形成され、前記層間絶縁膜２２中を、ビアプラグ２２Ｐ1あるいは２２Ｐ2のビア径と実質的に同じ幅で、前記基板２１の外周に沿って連続的に、すなわち切れ目なく延在する導体壁２２ＰＢと、前記層間絶縁膜２２中に前記導体パターン２２WＡと同時に同一の材料より形成され、前記導体壁２２ＰＢ上を前記基板外周に沿って連続的に、切れ目なく延在する導体パターン２２ＷＢとを含む。さらに前記層間絶縁膜２３中には、前記耐湿リング３３Ｂの一部として、前記導体壁２３ＰＡと同時に同一の材料より形成され、前記導体パターン２２ＷＢ上を、前記ビアプラグ２３Ｐのビア径と実質的に同じ幅で、前記基板２１の外周に沿って連続的に、すなわち切れ目なく延在する導体壁２３ＰＢと、前記層間絶縁膜２３中に前記導体パターン２３WＡと同時に同一の材料より形成され、前記導体壁２３ＰＢ上を前記基板外周に沿って連続的に、切れ目なく延在する導体パターン２３ＷＢとを含む。
【００４８】
さらに前記耐湿リング３３Ｂは、前記層間絶縁膜２４中に前記導体壁２４ＰＡと同時に同一の材料より形成され、前記導体パターン２３ＷＢ上を、前記ビアプラグ２４Ｐのビア径と実質的に同じ幅で、前記基板２１の外周に沿って連続的に、すなわち切れ目なく延在する導体壁２４ＰＢと、前記層間絶縁膜２４中に前記導体パターン２４WＡと同時に同一の材料より形成され、前記導体壁２４ＰＢ上を前記基板外周に沿って連続的に、切れ目なく延在する導体パターン２４ＷＢを含み、さらに前記層間絶縁膜２５中に、前記導体パターン２５WＡと同時に同一の材料より形成され、前記導体壁２４ＰＢ上を前記基板外周に沿って連続的に、切れ目なく延在する導体パターン２５ＷＢと、前記層間絶縁膜２５中に前記導体壁２５ＰＡと同時に同一の材料より形成され、前記導体パターン２４ＷＢ上を、前記ビアプラグ２５Ｐのビア径と実質的に同じ幅で、前記基板２１の外周に沿って連続的に、すなわち切れ目なく延在する導体壁２５ＰＢを含む。
【００４９】
前記層間絶縁膜２５中には、さらに前記導体壁２５ＰＢ上を、前記導体パターン２５ＷＡと同時に同一の材料より形成される導体パターン２５ＷＢが連続的に、切れ目無く延在する。
【００５０】
また前記耐湿リング３３Ｂは、前記層間絶縁膜２６中に前記導体壁２６ＰＡと同時に同一の材料より形成され、前記導体パターン２５ＷＢ上を、前記ビアプラグ２６Ｐのビア径と実質的に同じ幅で、前記基板２１の外周に沿って連続的に、すなわち切れ目なく延在する導体壁２６ＰＢを有し、導体壁２６ＰＢ上には前記層間絶縁膜２７中に、前記導体パターン２７WＡと同時に同一の材料より形成され、前記導体壁２６ＰＢ上を前記基板外周に沿って連続的に、切れ目なく延在する導体パターン２７ＷＢと、前記導体壁２７ＰＡと同時に同一の材料より形成され、前記導体パターン２７ＷＢ上を前記基板外周に沿って連続的に、切れ目なく延在する導体壁２７ＰＢを含む。
【００５１】
さらに前記耐湿リング３３Ｂは、前記層間絶縁膜２７中、導体壁２６ＰＢ上に、前記導体パターン２８WＡと同時に同一の材料より形成され、前記導体壁２７ＰＢ上を前記基板外周に沿って連続的に、切れ目なく延在する導体パターン２８ＷＢと、前記導体壁２８ＰＡと同時に同一の材料より形成され、前記導体パターン２８ＷＢ上を前記基板外周に沿って連続的に、切れ目なく延在する導体壁２８ＰＢを含む。また前記パッシベーション膜２９中、前記導体壁２８ＰＢ上には、前記配線層２９Ｗと同時に同一の材料より形成される導体パターン２９ＷＢが、前記耐湿リング３３Ｂの一部として形成されている。
【００５２】
その際、図３よりわかるように前記導体パターン２３ＷＡと導体パターン２３ＷＢとは連結され、図４に示すように前記基板１１の外周に沿って連続的に延在する導体パターン２３ＷＣを形成する。同様に、導体パターン２７ＷＡと導体２７ＷＢも連結され、図４と同様な、基板１１の外周に沿って連続的に延在する導体パターン２７ＷＣを形成する。すなわち、このように形成された導体パターン２３ＷＣおよび導体パターン２７Ｃは、前記耐湿リング３３Ａと耐湿リング３３Ｂを架橋する。
【００５３】
図４よりわかるように、前記導体パターン２３ＷＣは連続して、切れ目無く延在し、開口部などが形成されることもない。また図４中に点線で示すように、前記導体パターン２３ＷＣ上下の導体壁２３ＰＡおよび２３ＰＢも、前記基板２１の外周に沿って切れ目無く、連続的に延在する。
【００５４】
図３の構成では、図５に示すように仮に耐湿リング３３Ａおよび耐湿リング３３Ｂの一部に欠陥×が存在しても、これらの欠陥が前記架橋導体パターン２３Ｃで隔てられた領域にある限り、外部から侵入した水分やガスは架橋導体パターン２３Ｃで阻止され、耐湿リング３３Ｂの内側に侵入することはない。すなわち、本実施例では前期架橋導体パターン２３Ｃあるいは２７Ｃは、耐湿リング３３Ａと耐湿リング３３Ｂとの間の領域を複数の区画に区分する隔壁として作用する。
【００５５】
また図６に示すように耐湿リング３３Ａ，３３Ｂでそれぞれ欠陥×が存在する場合でも、各々の欠陥が架橋導体パターン２３Ｃで区切られた、異なる区画内に存在するときには、外部から耐湿リング３３Ｂの内側への水分やガスが侵入する経路は、架橋導体パターン２３Ｃによって遮断することができる。これによって半導体装置の信頼性を大きく向上させることができる。これに対して図２の耐湿リング構造の場合は、侵入経路を遮断することができず、水分やガスが容易に浸入してしまう。
【００５６】
図７（Ａ）〜（Ｃ）は、図３の耐湿リング３３Ａ，３３Ｂを形成する工程の一部を示す。
【００５７】
図７（Ａ）を参照するに、配線層２２Ｗおよび前記耐湿リング３３Ａに対応して導体壁２２ＰＡおよび導体パターン２２ＷＡが、また前記耐湿リング３３Ｂに対応して導体壁２２ＰＢおよび導体パターン２２ＷＢが形成された層間絶縁膜２２上に次の層間絶縁膜２３が形成され、さらに前記層間絶縁膜２３中に前記導体パターン２３Ａおよびビアプラグ２３Ｐのための配線溝２３Ｇおよびビアホール２３Ｈが形成される。また同時に前記層間絶縁膜２３中には、前記耐湿リング３３Ａおよび３３Ｂに対応して、前記架橋導体パターン２３Ｃのための溝２３ｇおよび導体壁２３ＰＡ，２３ＰＢのための溝２３ａおよび２３ｂが形成される。
【００５８】
次に図７（Ｂ）の工程で図７（Ａ）の層間絶縁膜２３の表面を、前記配線溝２３Ｇおよびビアホール２３Ｈ，および溝２３ａ，２３ｂ，２３ｇを含めてＴａＮなどのバリアメタル膜（図示せず）で覆った後、前記溝２３Ｇおよびビアホール２３Ｈ，および溝２３ａ，２３ｂ，２３ｇをＣｕやＷなどの導体層２３Ｃｕにより充填する。
【００５９】
さらに図７（Ｃ）の工程で前記層間絶縁膜２３表面の余計な導体層２３ＣｕをＣＭＰ（化学機械研磨）法で除去することにより、前記２３Ｇおよびビアホール２３Ｈをそれぞれ導体層２３Ｗおよびビアプラグ２３Ｐにより、また溝２３ａ，２３ｂおよび２３ｇをそれぞれ導体壁２３ＰＡおよび２３ＰＢ、および導体パターン２３ＷＣで充填した構造が得られる。
【００６０】
このような工程を繰り返すことにより、前記耐湿リング３３Ａおよび３３Ｂを、工程数の増大を招くことなく形成することが可能になる。
【００６１】
なお、図７（Ａ）〜（Ｃ）の構成では前記導体壁２２ＰＡ〜２８ＰＡあるいは導体壁２２ＰＢ〜２８ＰＢは、前記基板１１に垂直な方向に整列して形成されているが、これは必ずしも必要ではなく、図８の変形例に示すように導体パターン２３ＷＡ〜２９ＷＡの範囲内において位置をずらして形成することも可能である。また、前記導体壁２２ＰＡ〜２８ＰＡあるいは導体壁２２ＰＢ〜２８ＰＢは、前記基板１１を基板主面に対して垂直な方向から見た場合に、前記基板外周に沿って帯状に延在する導体パターン２２ＷＡ〜２９ＷＡあるいは導体パターン２２ＷＢ〜２９ＷＢの範囲内においてジグザグに形成することも可能である。
【００６２】
なお本実施例では前記層間絶縁膜２２〜２８がＳｉＬＫやＦＬＡＲＥなどの芳香族炭化水素ポリマ膜に限定されるものではなく、前記層間絶縁膜２２〜２８としてはＭＳＱ（methyl silsesquioxane）膜やＨＳＯＰ（hydrido-organic siloxane polymer）膜など、オルガノシロキサン膜、あるいはこれらの多孔質膜など、様々な低誘電率膜を使うことが可能である。
【００６３】
また前記配線層２２Ｗ〜２５Ｗおよびビアプラグ２２Ｐ〜２６Ｐ、従って導体パターン２２ＷＡ〜２５ＷＡ，２２ＷＢ〜２５ＷＢ、および導体壁２２ＰＡ〜２６ＰＡ，２２ＰＢ〜２６ＰＢは、ＣｕやＷに限定されるものではなく、ＡｌやＡｌ合金を使うことも可能である。
［第２実施例］
図９は、本発明の第２実施例による半導体装置４０の構成を示す。ただし図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
【００６４】
図９を参照するに、本実施例では前記基板２１の表面上において前記耐湿リング３３Ａと耐湿リング３３Ｂとの間隔を減少させており、これに伴って前記導体パターン２７ＷＣ上には、前記導体プラグ２７Ｐに対応する単一の導体壁２７ＰＣと、前記配線層２８Ｗに対応する単一の導体パターン２８ＷＣと、前記導体プラグ２８Ｐに対応する単一の導体壁２８ＰＣと、前記配線層２９Ｗに対応する単一の導体パターン２９ＷＣを積層した、単一の耐湿リング３３Ｃが形成されている。
【００６５】
図９のように、低誘電率層間絶縁膜を使った高密度多層配線構造３１上に、ＳｉＯＣ膜やＳｉＯ2膜など通常の層間絶縁膜を使いＡｌあるいはＡｌ合金よりなる配線層を含む多層配線構造３２を設けた構成の半導体装置では、前記高密度多層配線構造３１中における耐湿リング３３Ａと３３Ｂとの間隔は、例えば０．９μｍあるいはそれ以下の厳しい設計ルールを適用することにより、減少させることができる。
【００６６】
これにより、前記多層配線構造３１中では、基板表面を含めて耐湿リング３３Ａおよび３３Ｂにより占有される領域が減少し、活性素子を形成したり配線パターンを形成するために使える領域が増大する。特に耐湿リングは基板の外周に沿って形成されるため、前記耐湿リング３３Ａと耐湿リング３３Ｂの間隔が僅かに減少しただけでも、実質的な効果を得ることができる。
【００６７】
ところで図９の構造では、上層の多層配線構造３２ではより緩やかな設計ルールが使われるため、ビアプラグ２７Ｐあるいは２８Ｐの径、従って導体壁２７ＰＣあるいは２８ＰＣの幅は変わらず、従って図９のように多層配線構造３１中において耐湿リング３３Ａおよび３３Ｂを、多層配線構造３２中の耐湿リング３３Ｃの直下に形成することが可能になる。
【００６８】
このような構造では、前記耐湿リング３３Ｃは耐湿リング３３Ａおよび３３Ｂにより支持されるため、耐湿リング３３Ｃに応力が印加されても、応力は前記耐湿リング３３Ａおよび３３Ｂに分散し、これらヤング率の低い層間絶縁膜２２〜２６中に形成された耐湿リング３３Ａあるいは３３Ｂに印加される応力は低減する。これに伴い、図５で説明した耐湿リング３３Ａあるいは３３Ｂにおける欠陥の発生が抑制され、半導体装置の信頼性が向上する。
【００６９】
図１０は、図９の半導体装置４０において耐湿リング３３Ａおよび３３Ｂの間隔を、例えば導体壁２２ＰＡと導体壁２２ＰＢとの間隔がビア径に対応する程度までさらに狭めた例を示す。
【００７０】
図１０を参照するに、この場合には層間絶縁膜２２〜２５の各層において導体パターンが耐湿リングを架橋し、従って層間絶縁膜２２中には架橋導体パターン２２ＷＣが導体壁２２ＰＡと２２ＰＢとを架橋するように、層間絶縁膜２３中には架橋導体パターン２３ＷＣが導体壁２３ＰＡと２３ＰＢとを架橋するように、絶縁膜２４中には架橋導体パターン２４ＷＣが導体壁２４ＰＡと２４ＰＢとを架橋するように、また層間絶縁膜２５中には架橋導体パターン２５ＷＣが導体壁２５ＰＡと２５ＰＢとを架橋するように、形成されている。
【００７１】
図１０の構成によれば、前記多重耐湿リング構造が基板表面および基板表面直上に形成される高密度多層配線構造中において占有する面積が最小化され、基板上により多くの活性素子あるいは配線構造を形成することができる。
【００７２】
本実施例においても、先の実施例と同様に前記層間絶縁膜２２〜２８はＳｉＬＫやＦＬＡＲＥなどの芳香族炭化水素ポリマ膜に限定されるものではなく、前記層間絶縁膜２２〜２８としてはＭＳＱ（methyl silsesquioxane）膜やＨＳＯＰ（hydrido-organic siloxane polymer）膜など、オルガノシロキサン膜、あるいはこれらの多孔質膜など、様々な低誘電率膜を使うことが可能である。
【００７３】
また前記配線層２２Ｗ〜２５Ｗおよびビアプラグ２２Ｐ〜２６Ｐ、従って導体パターン２２ＷＡ〜２５ＷＡ，２２ＷＢ〜２５ＷＢ、および導体壁２２ＰＡ〜２６ＰＡ，２２ＰＢ〜２６ＰＢは、ＣｕやＷに限定されるものではなく、ＡｌやＡｌ合金を使うことも可能である。
【００７４】
（付記１） 基板と、
前記基板上に形成された多層配線構造とよりなる半導体装置であって、
前記多層配線構造は、前記基板の外周に沿って連続的に延在する第１の耐湿リングと、前記第１の耐湿リングの内側において前記外周に沿って、前記多層配線構造中の配線パターンを囲むように連続的に延在する第２の耐湿リングとを含み、
前記第１および第２の耐湿リングは、前記基板を垂直方向から見た場合に前記第１および第２の耐湿リングを含む帯状の領域に沿って連続的に延在する架橋導体パターンにより、相互に機械的に、かつ連続的に結合されていることを特徴とする半導体装置。
【００７５】
（付記２） 前記架橋導体パターンは、切れ目および開口部のいずれをも含まないことを特徴とする付記１記載の半導体装置。
【００７６】
（付記３） 前記架橋導体パターンは、前記基板表面からの高さが異なった複数の位置において設けられていることを特徴とする付記１または２記載の半導体装置。
【００７７】
（付記４） 前記架橋導体パターンは、前記多層配線構造中の一または複数の層間絶縁膜中に形成されることを特徴とする付記１〜３のうち、いずれか一項記載の半導体装置。
【００７８】
（付記５） 前記架橋導体パターンは、前記多層配線構造中の全ての層間絶縁膜中に形成されることを特徴とする付記１〜４のうち、いずれか一項記載の半導体装置。
【００７９】
（付記６） 前記多層配線構造は、各々対応する配線層を含む複数の層間絶縁膜を積層し、前記複数の層間絶縁膜中一の層間絶縁膜に形成された配線層を下層の層間絶縁膜に形成された配線層とビアプラグにより接続した層構造を有し、前記第１および第２の耐湿リングの各々は、前記多層配線構造と同一の層構造を有し、前記架橋導体パターンは、前記架橋導体パターンが形成された層間絶縁膜中の配線層と同一の高さに形成されることを特徴とする付記１〜５のうち、いずれか一項記載の半導体装置。
【００８０】
（付記７） 基板と、
前記基板上に形成された第１の多層配線構造と、
前記第１の多層配線構造上に形成された第２の多層配線構造とよりなる半導体装置であって、
前記第１の多層配線構造は、前記基板の外周に沿って連続的に延在する第１の耐湿リングと、前記第１の耐湿リングの内側において前記外周に沿って、前記第1の多層配線構造中の配線パターンを囲むように連続的に延在する第２の耐湿リングとを含み、
前記第２の多層配線構造は、前記帯状の領域を連続的に延在し前記第１および第２の耐湿リングを機械的に結合する架橋導体パターンと、前記架橋導体パターン上に形成された第３の耐湿リングとを含むことを特徴とする半導体装置。
【００８１】
（付記８） 前記第１および第２の耐湿リングは、前記基板の表面に対して実質的に一定の高さで、前記基板を垂直方向から見た場合に前記第１および第２の耐湿リングを含む帯状の領域に沿って連続的に延在する第１の導体パターンにより、相互に機械的に、かつ連続的に結合されていることを特徴とする付記７記載の半導体装置。
【００８２】
（付記９) 前記第１の多層配線構造は第１の設計ルールによる配線パターンを含み、前記第２の多層配線構造は、第２の、より緩やかな設計ルールによる配線パターンを含むことを特徴とする付記７または８記載の半導体装置。
【００８３】
（付記１０） 前記第１および第２の耐湿リングの各々は、前記外周に沿って延在し前記第１の設計ルールにより規定される最小パターン幅を有する導体壁の積層により形成され、前記第１および第２の耐湿リングは、前記第１の設計ルールにより規定される最小間隔で形成されることを特徴とする付記７〜９のうち、いずれか一項記載の半導体装置。
【００８４】
（付記１１） 前記第１の多層配線構造は、各々対応する配線層を含み第１の比誘電率を有する複数の層間絶縁膜を積層し、前記複数の層間絶縁膜中一の層間絶縁膜に形成された配線層を下層の層間絶縁膜に形成された配線層とビアプラグにより接続した層構造を有し、前記第１および第２の耐湿リングの各々は、前記第１の多層配線構造と同一の層構造を有し、
前記第２の多層配線構造は、各々対応する配線層を含み第２の比誘電率を有する複数の層間絶縁膜を積層し、前記複数の層間絶縁膜中一の層間絶縁膜に形成された配線層を下層の層間絶縁膜に形成された配線層とビアプラグにより接続した層構造を有し、前記第３の耐湿リングは、前記第２の多層配線構造と同一の層構造を有し、前記架橋導体パターンは、前記架橋導体パターンが形成された層間絶縁膜中の配線層と同一の高さに形成され、
前記第１の比誘電率は前記第２の比誘電率よりも小さいことを特徴とする付記７〜９のうち、いずれか一項記載の半導体装置。
【００８５】
（付記１２） 前記第１の多層配線構造では、前記配線層の各々は、対応する層間絶縁膜中に、前記配線層の主面が前記対応する層間絶縁膜の主面に実質的に一致するように埋設されていることを特徴とする付記１１記載の半導体装置。
【００８６】
（付記１３） 前記第１の多層配線構造は、層間絶縁膜として比誘電率が３．０未満の膜を使い、前記第２の多層配線構造は、層間絶縁膜として比誘電率が３．０以上の膜を使うことを特徴とすると付記７〜１２のうち、いずれか一項記載の半導体装置。
【００８７】
（付記１４） 前記第１の多層配線構造は、層間絶縁膜として有機ポリマ膜を使うことを特徴とする付記７〜１３のうち、いずれか一項記載の半導体装置。
【００８８】
（付記１５） 前記第２の多層配線構造は、ＳｉＯ2膜あるいはＳｉＯＣ膜よりなることを特徴とする付記７〜１４のうち、いずれか一項記載の半導体装置。
【００８９】
【発明の効果】
本発明によれば、第１および第２の耐湿リングの間の領域が、前記基板を垂直方向から見た場合にこれらを含む帯状の領域の領域に沿って連続的に延在する導体パターンにより区画され、一の領域に水分あるいはガスが浸入しても、これが他の領域に侵入するのが前記導体パターンにより阻止される。すなわち、前記導体パターンは、隔壁として作用する。このように本発明によれば、二つの耐湿リングにより確実に水分あるいはガスの侵入を阻止でき、基板表面の耐湿リングにより占有される部分の面積増加を抑制することができる。
【００９０】
本発明によれば、前記第１の多層配線構造中において第１および第２の耐湿リングを第１の導体パターンで結合し、さらに前記第２の多層配線構造中において前記第１および第２の耐湿リングを第３の耐湿リングに結合することにより、基板上において前記第１および第２の耐湿リングが占有する面積を最小化することができる。
【００９１】
すなわち、下層の第１の多層配線構造中には厳しい設計ルールにより非常に微細な配線パターンが形成され、これに伴い前記第１および第２の耐湿リングも微細なパターンにより、微細なピッチないし間隔で形成される。これに対し、上層の第２の多層配線構造では設計ルールが緩く、配線のビア径も大きいため、第３の耐湿リングも前記ビア径に対応して比較的幅の広い導体壁により形成されるが、本発明では前記第１および第２の耐湿リングを前記第３の耐湿リングの直下に設けることにより、耐湿リングが占有する基板表面の面積を最小化している。勿論、前記第１の多層配線構造中に前記第１および第２の耐湿リングを架橋するように導体パターンを形成することにより、耐湿リングの信頼性、従って半導体装置の信頼性も向上する。
【図面の簡単な説明】
【図１】従来の多層配線構造と耐湿リングを有する半導体集積回路装置の構成を示す図である。
【図２】二重化耐湿リング構造を有する半導体集積回路装置の構成、およびかかる半導体集積回路装置において生じる問題点を説明する図である。
【図３】本発明の第１実施例による半導体集積回路装置の構成を示す図である。
【図４】図３の一部を拡大して示す平面図である。
【図５】図３の半導体集積回路装置における耐湿リングの作用を説明する図である。
【図６】図３の半導体集積回路装置における耐湿リングの作用を説明する別の図である。
【図７】（Ａ）〜（Ｃ）は、図３の半導体集積回路装置における耐湿リングの製造工程を説明する図である。
【図８】図３の半導体集積回路装置の一変形例を示す図である。
【図９】本発明の第２実施例による半導体集積回路装置の構成を示す図である。
【図１０】図９の半導体集積回路装置の一変形例を示す図である。
【符号の説明】
１０，２０，４０ 半導体集積回路装置
１１，２１ 基板
１１Ａ，２１Ａ 素子領域
１１Ｂ，２１Ｂ 素子分離領域
１２，１３，３１，３２ 多層配線構造
１４，１４Ａ，１４Ｂ，３３Ａ，３３Ｂ 耐湿リング
２２〜２６ 低誘電率層間絶縁膜
２７，２８ 層間絶縁膜
２９ パッシベーション膜
２２Ｗ〜２５Ｗ 下部配線層
２７Ｗ〜２９Ｗ 上部配線層
２２Ｐ1，２２Ｐ2，２３Ｐ〜２９Ｐ ビアプラグ
２２ＰＡ〜２８ＰＡ，２２ＰＢ〜２８ＰＢ 導体壁
２２ＷＡ〜２９ＷＡ，２２ＷＢ〜２９ＷＢ 導体パターン
２３Ｇ 配線溝
２３Ｈ ビアホール
２３ａ，２３ｂ，２３ｇ 溝
Claims (10)
- 基板と、
前記基板上に形成された多層配線構造とよりなる半導体装置であって、
前記多層配線構造は、前記基板の外周に沿って連続的に延在する第１の耐湿リングと、前記第１の耐湿リングの内側において前記外周に沿って、前記多層配線構造中の配線パターンを囲むように連続的に延在する第２の耐湿リングとを含み、
前記第１および第２の耐湿リングは、前記基板を垂直方向から見た場合に前記第１および第２の耐湿リングを含む帯状の領域に沿って連続的に延在する架橋導体パターンにより、相互に機械的に、かつ連続的に結合されていることを特徴とする半導体装置。 - 前記架橋導体パターンは、前記基板表面からの高さが異なった複数の位置において設けられていることを特徴とする請求項１記載の半導体装置。
- 前記架橋導体パターンは、前記多層配線構造中の一または複数の層間絶縁膜中に形成されることを特徴とする請求項１または２記載の半導体装置。
- 前記架橋導体パターンは、前記多層配線構造中の全ての層間絶縁膜中に形成されることを特徴とする請求項１〜３のうち、いずれか一項記載の半導体装置。
- 前記多層配線構造は、各々対応する配線層を含む複数の層間絶縁膜を積層し、前記複数の層間絶縁膜中一の層間絶縁膜に形成された配線層を下層の層間絶縁膜に形成された配線層とビアプラグにより接続した層構造を有し、前記第１および第２の耐湿リングの各々は、前記多層配線構造と同一の層構造を有し、前記架橋導体パターンは、前記架橋導体パターンが形成された層間絶縁膜中の配線層と同一の高さに形成されることを特徴とする請求項１〜４のうち、いずれか一項記載の半導体装置。
- 基板と、
前記基板上に形成された第１の多層配線構造と、
前記第１の多層配線構造上に形成された第２の多層配線構造とよりなる半導体装置であって、
前記第１の多層配線構造は、前記基板の外周に沿って連続的に延在する第１の耐湿リングと、前記第１の耐湿リングの内側において前記外周に沿って、前記第1の多層配線構造中の配線パターンを囲むように連続的に延在する第２の耐湿リングとを含み、
前記第１の多層配線構造は、前記第１および第２の耐湿リングの間の帯状の領域を連続的に延在し前記第１および第２の耐湿リングを機械的に結合する架橋導体パターンと、前記架橋導体パターン上に形成された第３の耐湿リングとを含むことを特徴とする半導体装置。 - 前記第１および第２の耐湿リングは、前記基板の表面に対して実質的に一定の高さで、前記基板を垂直方向から見た場合に前記第１および第２の耐湿リングを含む帯状の領域に沿って連続的に延在する別の導体パターンにより、相互に機械的に、かつ連続的に結合されていることを特徴とする請求項６記載の半導体装置。
- 前記第１の多層配線構造は第１の設計ルールによる配線パターンを含み、前記第２の多層配線構造は、第２の、より緩やかな設計ルールによる配線パターンを含むことを特徴とする請求項６または７記載の半導体装置。
- 前記第１および第２の耐湿リングの各々は、前記外周に沿って延在し前記第１の設計ルールにより規定される最小パターン幅を有する導体壁の積層により形成され、前記第１および第２の耐湿リングは、前記第１の設計ルールにより規定される最小間隔で形成されることを特徴とする請求項６〜８のうち、いずれか一項記載の半導体装置。
- 前記第１の多層配線構造は、各々対応する配線層を含み第１の比誘電率を有する複数の層間絶縁膜を積層し、前記複数の層間絶縁膜中一の層間絶縁膜に形成された配線層を下層の層間絶縁膜に形成された配線層とビアプラグにより接続した層構造を有し、前記第１および第２の耐湿リングの各々は、前記第１の多層配線構造と同一の層構造を有し、
前記第２の多層配線構造は、各々対応する配線層を含み第２の比誘電率を有する複数の層間絶縁膜を積層し、前記複数の層間絶縁膜中一の層間絶縁膜に形成された配線層を下層の層間絶縁膜に形成された配線層とビアプラグにより接続した層構造を有し、前記第３の耐湿リングは、前記第２の多層配線構造と同一の層構造を有し、前記架橋導体パターンは、前記架橋導体パターンが形成された層間絶縁膜中の配線層と同一の高さに形成され、
前記第１の比誘電率は前記第２の比誘電率よりも小さいことを特徴とする請求項７〜９のうち、いずれか一項記載の半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003088139A JP3778445B2 (ja) | 2003-03-27 | 2003-03-27 | 半導体装置 |
| US10/777,189 US7256474B2 (en) | 2003-03-27 | 2004-02-13 | Semiconductor device having a guard ring |
| TW093103617A TWI238498B (en) | 2003-03-27 | 2004-02-16 | Semiconductor device having a guard ring |
| CN200410007091.8A CN1534777B (zh) | 2003-03-27 | 2004-02-24 | 具有保护环的半导体器件 |
| US11/822,462 US7642624B2 (en) | 2003-03-27 | 2007-07-06 | Semiconductor device having a guard ring |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003088139A JP3778445B2 (ja) | 2003-03-27 | 2003-03-27 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004296843A JP2004296843A (ja) | 2004-10-21 |
| JP3778445B2 true JP3778445B2 (ja) | 2006-05-24 |
Family
ID=32985200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003088139A Expired - Fee Related JP3778445B2 (ja) | 2003-03-27 | 2003-03-27 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US7256474B2 (ja) |
| JP (1) | JP3778445B2 (ja) |
| CN (1) | CN1534777B (ja) |
| TW (1) | TWI238498B (ja) |
Families Citing this family (46)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4489345B2 (ja) * | 2002-12-13 | 2010-06-23 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| JP4519411B2 (ja) * | 2003-04-01 | 2010-08-04 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP4855973B2 (ja) * | 2003-11-10 | 2012-01-18 | パナソニック株式会社 | 半導体装置およびその製造方法 |
| CN1617312A (zh) | 2003-11-10 | 2005-05-18 | 松下电器产业株式会社 | 半导体器件及其制造方法 |
| JP2005197418A (ja) * | 2004-01-06 | 2005-07-21 | Shinko Electric Ind Co Ltd | 多層配線基板及びその製造方法 |
| JP4619705B2 (ja) | 2004-01-15 | 2011-01-26 | 株式会社東芝 | 半導体装置 |
| US7053453B2 (en) * | 2004-04-27 | 2006-05-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Substrate contact and method of forming the same |
| JP4689244B2 (ja) * | 2004-11-16 | 2011-05-25 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US8093719B1 (en) * | 2004-12-10 | 2012-01-10 | Cypress Semiconductor Corporation | Seal ring for preventing crack propagation in integrated circuit devices |
| JP4455356B2 (ja) * | 2005-01-28 | 2010-04-21 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置 |
| JP4534062B2 (ja) | 2005-04-19 | 2010-09-01 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| WO2006121129A1 (ja) * | 2005-05-13 | 2006-11-16 | Nec Corporation | 半導体装置及びその製造方法 |
| JP2008270232A (ja) * | 2005-07-08 | 2008-11-06 | Renesas Technology Corp | 半導体装置 |
| US8217473B2 (en) * | 2005-07-29 | 2012-07-10 | Hewlett-Packard Development Company, L.P. | Micro electro-mechanical system packaging and interconnect |
| JP2007059449A (ja) * | 2005-08-22 | 2007-03-08 | Fujitsu Ltd | 半導体装置 |
| JP4699172B2 (ja) * | 2005-10-25 | 2011-06-08 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| WO2007055010A1 (ja) | 2005-11-10 | 2007-05-18 | Renesas Technology Corp. | 半導体装置の製造方法および半導体装置 |
| US7977795B2 (en) | 2006-01-05 | 2011-07-12 | Kabushiki Kaisha Toshiba | Semiconductor device, method of fabricating the same, and pattern generating method |
| JP2007305739A (ja) * | 2006-05-10 | 2007-11-22 | Nec Electronics Corp | 半導体装置 |
| JP4949733B2 (ja) * | 2006-05-11 | 2012-06-13 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US7863714B2 (en) * | 2006-06-05 | 2011-01-04 | Akustica, Inc. | Monolithic MEMS and integrated circuit device having a barrier and method of fabricating the same |
| JP5061520B2 (ja) | 2006-07-18 | 2012-10-31 | 富士通セミコンダクター株式会社 | 半導体装置及び半導体ウェーハ |
| JP4731456B2 (ja) * | 2006-12-19 | 2011-07-27 | 富士通セミコンダクター株式会社 | 半導体装置 |
| US7615843B2 (en) * | 2007-05-01 | 2009-11-10 | Hynix Semiconductor Inc. | Guard ring device receiving different voltages for forming decoupling capacitor and semiconductor device having the same |
| US7732932B2 (en) * | 2007-08-03 | 2010-06-08 | International Business Machines Corporation | Semiconductor chips with crack stop regions for reducing crack propagation from chip edges/corners |
| US8102027B2 (en) * | 2007-08-21 | 2012-01-24 | Broadcom Corporation | IC package sacrificial structures for crack propagation confinement |
| JP5324822B2 (ja) * | 2008-05-26 | 2013-10-23 | ラピスセミコンダクタ株式会社 | 半導体装置 |
| JP2010030020A (ja) * | 2008-07-31 | 2010-02-12 | Seiko Epson Corp | 電子装置 |
| DE102008038342B4 (de) * | 2008-08-19 | 2015-08-06 | Infineon Technologies Austria Ag | Halbleiterbauelement mit Randbereich, in dem eine Zone aus porösem Material ausgebildet ist und Verfahren zu dessen Herstellung und Halbleiterscheibe |
| JP5439901B2 (ja) * | 2009-03-31 | 2014-03-12 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| US8933567B2 (en) * | 2010-05-21 | 2015-01-13 | Qualcomm Incorporated | Electrically broken, but mechanically continuous die seal for integrated circuits |
| JP2012227421A (ja) * | 2011-04-21 | 2012-11-15 | Elpida Memory Inc | 半導体記憶装置 |
| US8624348B2 (en) | 2011-11-11 | 2014-01-07 | Invensas Corporation | Chips with high fracture toughness through a metal ring |
| JP2013187338A (ja) * | 2012-03-07 | 2013-09-19 | Toshiba Corp | 半導体装置及びその製造方法 |
| US8853860B2 (en) * | 2012-03-23 | 2014-10-07 | Teledyne Scientific & Imaging, Llc | Method and apparatus for reduced parasitics and improved multi-finger transistor thermal impedance |
| US8907497B2 (en) * | 2012-04-27 | 2014-12-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device with self-aligned interconnects and blocking portions |
| US8779592B2 (en) | 2012-05-01 | 2014-07-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Via-free interconnect structure with self-aligned metal line interconnections |
| US8710607B2 (en) * | 2012-07-12 | 2014-04-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus for image sensor packaging |
| US8970008B2 (en) * | 2013-03-14 | 2015-03-03 | Infineon Technologies Ag | Wafer and integrated circuit chip having a crack stop structure |
| US10770412B2 (en) | 2018-08-23 | 2020-09-08 | Globalfoundries Inc. | Guard ring for photonic integrated circuit die |
| US11075173B2 (en) * | 2018-10-31 | 2021-07-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method of forming same |
| KR20210039744A (ko) * | 2019-10-02 | 2021-04-12 | 삼성전자주식회사 | 두꺼운 금속층을 갖는 반도체 소자들 |
| CN112885784B (zh) * | 2019-11-29 | 2025-02-25 | 长鑫存储技术有限公司 | 芯片和电子器件 |
| US20210210462A1 (en) * | 2020-01-06 | 2021-07-08 | Texas Instruments Incorporated | Chip scale package with redistribution layer interrupts |
| CN113410214B (zh) * | 2021-05-27 | 2022-04-19 | 深圳市时代速信科技有限公司 | 一种半导体器件结构及其制造方法 |
| CN113764355B (zh) * | 2021-09-06 | 2023-12-05 | 长江存储科技有限责任公司 | 半导体结构 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02123753A (ja) | 1988-11-02 | 1990-05-11 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US5579207A (en) * | 1994-10-20 | 1996-11-26 | Hughes Electronics | Three-dimensional integrated circuit stacking |
| JP2001077543A (ja) * | 1999-09-03 | 2001-03-23 | Fujitsu Ltd | 多層配線基板 |
| JP4948715B2 (ja) * | 2001-06-29 | 2012-06-06 | 富士通セミコンダクター株式会社 | 半導体ウエハ装置およびその製造方法 |
| JP2005109145A (ja) * | 2003-09-30 | 2005-04-21 | Toshiba Corp | 半導体装置 |
| US7049701B2 (en) * | 2003-10-15 | 2006-05-23 | Kabushiki Kaisha Toshiba | Semiconductor device using insulating film of low dielectric constant as interlayer insulating film |
-
2003
- 2003-03-27 JP JP2003088139A patent/JP3778445B2/ja not_active Expired - Fee Related
-
2004
- 2004-02-13 US US10/777,189 patent/US7256474B2/en not_active Expired - Lifetime
- 2004-02-16 TW TW093103617A patent/TWI238498B/zh not_active IP Right Cessation
- 2004-02-24 CN CN200410007091.8A patent/CN1534777B/zh not_active Expired - Fee Related
-
2007
- 2007-07-06 US US11/822,462 patent/US7642624B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7642624B2 (en) | 2010-01-05 |
| JP2004296843A (ja) | 2004-10-21 |
| CN1534777A (zh) | 2004-10-06 |
| CN1534777B (zh) | 2010-08-04 |
| US7256474B2 (en) | 2007-08-14 |
| TWI238498B (en) | 2005-08-21 |
| US20070257371A1 (en) | 2007-11-08 |
| TW200507190A (en) | 2005-02-16 |
| US20040188843A1 (en) | 2004-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3778445B2 (ja) | 半導体装置 | |
| CN100355067C (zh) | 半导体器件 | |
| US8169080B2 (en) | Semiconductor device and method of manufacture thereof | |
| JP5117791B2 (ja) | 半導体装置 | |
| CN100454522C (zh) | 半导体器件 | |
| US20050098893A1 (en) | Semiconductor device and method for fabricating the same | |
| CN101419948A (zh) | 半导体装置及其制造方法 | |
| KR20030095245A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2005109145A (ja) | 半導体装置 | |
| US7675175B2 (en) | Semiconductor device having isolated pockets of insulation in conductive seal ring | |
| US20020079552A1 (en) | Semiconductor device and manufacturing method thereof | |
| JP2004311930A (ja) | 多層配線を含む半導体装置およびその製造方法 | |
| JP2006059976A (ja) | 半導体装置 | |
| US7692265B2 (en) | Fuse and seal ring | |
| JP2011023516A (ja) | 半導体装置 | |
| US8013385B2 (en) | Semiconductor device | |
| US6989583B2 (en) | Semiconductor device | |
| KR100495288B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100334986B1 (ko) | 반도체 장치에서의 다층 배선구조 및 그 제조방법 | |
| JP2012204630A (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR100838920B1 (ko) | 금속 퓨즈를 갖는 반도체 디바이스 | |
| JP2010003894A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2001093973A (ja) | 半導体集積回路およびその製造方法 | |
| KR20060074241A (ko) | 반도체 소자의 콘택 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040726 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051129 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060130 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060221 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060223 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3778445 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090310 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100310 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100310 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110310 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110310 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110310 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110310 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120310 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130310 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140310 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |