JP4619705B2 - 半導体装置 - Google Patents

Description

本発明は、半導体装置に関し、詳しくは、例えば比誘電率の低い材料を用いた多層配線構造におけるダミーパターンの構造および配置に関する。

図２４は、従来の多層配線構造を有する半導体装置の平面図であり、図２５は、図２４のＸＸＶ−ＸＸＶ線に沿った断面図である。図２４および図２５に示すように、多層配線構造を有する半導体装置において、プラグ１０１と配線１０２の積層構造で構成される塀をチップ周囲に配置するチップリング（ビアリング、クラックストッパー、メタルリング、メタルフェンス等）１０３が設けられる。チップリング１０３は、典型的には、ダイシングライン（スクライブライン）に沿って、すなわちデバイス領域１０５の周囲に設けられる。チップリングの機能は、ダイシング時の機械的衝撃に起因して絶縁膜にクラック（亀裂）が生じたり、膜が剥離したり、ダイシングライン１０４の開口部の側面から水分、ガス等がデバイス領域に浸入したりすることを防止することである。ダイシングライン１０４上には、デバイス領域１０５と同様に層間絶縁膜が設けられ、この層間絶縁膜にリソグラフィー工程時の位置合わせに用いられるマーク用の開口部１０６が設けられることもある。１０７は機能ブロックである。

また、配線間の容量を低減するために、層間絶縁膜に比誘電率ｋ＜３の低誘電率（Low-k）材料が用いられた半導体装置が知られている。このような半導体装置では、チップリング１０３を用いることは必須である。多くの場合、後工程のガスや薬液の影響がないように、低誘電率膜上にキャップ膜が設けられる。キャップ膜として、耐薬品性に優れるもの、機械的強度が高いもの、ガスや薬液の浸透を防止できるものなどが用いられる。

製造工程の途中で低誘電率膜にダスト（埃）が混入したり、例えば、ＣＭＰ（chemical mechanical polishing）時に低誘電率膜に微小なクラック（亀裂）が発生したりする場合がある。この場合、図２６に示すように、クラックが大きなものへと成長したり、低誘電率膜１０８の密着性が低下することによって低誘電率膜１０８が剥離したりする。

また、ダストや微小クラックがあると、各低誘電率膜上のキャップ膜が正しく成膜されない場合がある。この場合、後の工程でキャップ膜がプロセス中にダメージを受けることがある。このような欠陥部分を介して半導体装置の上層から水分などが浸入することにより、完成品の信頼性が低下する可能性がある。デバイス領域の周囲に設けられたチップリング１０３は、低誘電率膜中のクラックの発生、膜の剥離、水分の浸透に対しては無力である。

別の問題点を説明する。一般に低誘電率膜はプロセスの途中において、水分やプロセスガスなどを吸着、蓄積しやすい。このような水分およびガスは、後の工程で、膜が剥離する、膜が正常に形成および加工されない、パターンが良好に解像されない、等の問題を引き起こす。通常、この不要に蓄積されたガスは、コンタクトホールを介して放出されるため、プラグの密度の少ない部分、つまり低誘電率膜の開口部分が少ない場所ではガスが十分に発散しない。よって、このような場所では、ガスに起因する問題が生じやすい。

図２７に示すように、プロセスの途中において、水分やプロセスガス等がマーク用の開口部１０６から下層の低誘電率膜１０８ａに進入した場合も、ダイシングライン１０４中の低誘電率膜１０８ａに上記したのと同じ問題が発生する。マーク用の開口部１０６の直下に金属膜を挿入することにより、水分およびガスの拡散を防ぐことも考えられる。しかしながら、金属膜とこの周囲の絶縁膜とのエッチングレートの違いにより、金属膜がエッチングされることがある。この結果、周囲の低誘電率膜１０８に金属分子が進入したり、位置合わせ精度が低下したりする恐れがある。

この出願の発明に関連する先行技術文献情報としては次のものがある。
米国特許第5,994,762号明細書 米国特許第6,313,037号明細書

本発明は、上記事情に鑑みてなされたものであり、その目的とするところは、層間絶縁膜でのクラックの発生、膜の剥離、膜への水分およびガスの浸入を防ぐことが可能な半導体装置を提供しようとするものである。

一実施形態に係る半導体装置は、第１面を有する半導体基板と、前記半導体基板の前記第１面の上方に配設され、且つ３未満の比誘電率材料からなる層と絶縁層とからなる第１絶縁層と、前記第１絶縁層内に配設されたプラグおよび前記第１絶縁層内で前記プラグの上で前記プラグと接続された配線と、前記第１絶縁層内に配設され、且つ前記プラグと同じ層中において前記第１面に沿って延びる第１部材と前記配線と同じ層中において前記第１部材上で前記第１部材に沿って延びる第２部材とを有し、且つ前記プラグおよび前記配線を含んだチップ領域の周囲を前記第１面に沿って囲む素子保護部材と、前記チップ領域内の前記第１絶縁層内において前記配線の周囲に配設され、且つ前記第１面に沿った形状が網目状の第１補強配線と前記第１補強配線上に配設され且つ前記第１面に沿った形状が網目状の補強ビアフェンスと前記補強ビアフェンス上に配設され且つ前記第１面に沿った形状が網目状の第２補強配線とを有する前記第１絶縁層の強度を補強する補強部材と、を具備し、前記第１面に沿った面に関して、前記補強部材が配設された領域内の前記第２補強配線の被覆率が２０〜８０％である、ことを特徴とする。

本発明によれば、層間絶縁膜で発生したクラック、層間絶縁膜の剥離、層間絶縁膜中に侵入した水分およびガス、が広範囲に伝播することを回避可能な半導体装置を提供できる。

以下に本発明の実施形態について図面を参照して説明する。

本発明の実施形態の説明に先立ち、半導体装置の多層配線構造について、典型例を挙げて説明する。図１は、多層配線構造を有する半導体装置の典型例を概略的に示す断面図である。図１に示すように、半導体基板１内にｎウェル２、ｐウェル３が形成される。半導体基板１の表面の、ｎウェル２およびｐウェル３の各境界に素子分離絶縁膜４が設けられる。

半導体基板１の表面、および素子分離絶縁膜４上に、ＭＯＳ（metal oxide semiconductor）トランジスタ５が形成される。トランジスタ５は、ゲート電極６、側壁絶縁膜７、ソース／ドレイン拡散層８を有する。

半導体基板１上には、複数の配線レベルが積層されている。ここで、１つの配線レベルとは、積層された１つのプラグと１つの配線層からなる配線・プラグ構造の下面から上面までの間の領域をいう。デュアルダマシン構造の場合、配線・プラグ構造は、一体に形成されている。

半導体基板１の１つ上のレベルのローカル配線レベル１１内には、層間絶縁膜１２、配線層１３、プラグ１４が設けられる。配線層１３およびプラグ１４は、例えばＷ（タングステン）、Ｃｕ（銅）、Ａｇ（銀）、Ａｌ（アルミニウム）等の導電性材料により構成される。プラグ１４は、層間絶縁膜１２を貫通して設けられ、配線層１３とソース／ドレイン拡散層８とを電気的に接続する。

ローカル配線レベル１１の上には、中間（intermediate）配線レベルが位置する。中間配線レベルは、任意の数のレベルにより構成され、図１は、３層の中間配線レベル２１ａ〜２１ｃが設けられた例を示している。中間配線レベル２１ａ〜２１ｃは、それぞれが層間絶縁膜２２、配線層２３、プラグ２４を有する。各層間絶縁膜２２は、図２８〜図３３に示す種々の構成をとることができる。

図２８〜図３３に示すように、１つの配線レベルを占める層間絶縁膜は、任意の１層以上の膜の組み合わせにより構成することができ、少なくとも比誘電率ｋが３未満の絶縁膜２０１を１層含む。

図２８〜図３３において、絶縁膜２０１として、例えばポリアリーレンハイドロカーボン、メチルシロキサン、有機ポリマー、ＳｉＯＣ等の材料を用いることができる。図３１〜図３３では、異なる材料により構成された複数の絶縁膜２０１および２０１´が用いられている。例えば絶縁膜２０１が有機ポリマーであり、絶縁膜２０１´がシロキサンである。拡散防止膜（ストッパー膜）２０２は、配線層２３およびプラグ２４の金属分子の拡散を防止する機能を有し、例えば、ＳｉＣ、ＳｉＣＨ、ＳｉＯＣ、ＳｉＯＣＨ、ＳｉＣＨ、ＳｉＮ等の材料により構成される。キャップ膜２０３は、例えばＳｉＯ₂、ＳｉＯＣ、ＳｉＯＣＨ等により構成される。エッチングストッパー膜２０４は、配線溝をエッチングする際のストッパーの機能を有し、例えばＳｉＯ₂、ＳｉＣ、ＳｉＣＮ、ＳｉＮ、ＳｉＯＣ、ＳｉＯＣＨ等により構成される。なお、図２８〜図３３に示す構成は例に過ぎず、これら以外の積層構造とすることも可能である。また、配線層２３およびプラグ２４の周囲に、バリアメタル２０５を設けることもできる。バリアメタル２０５の材料として、Ｔｉ（チタン）、Ｔａ（タンタル）、Ｎｂ（ニオブ）、Ｗ等の高融点金属、またはこれらの窒化物を用いることができる。

各プラグ２４は、各層間絶縁膜２２を貫通し、配線層３３と、１つ下の層間絶縁膜中１２または２２の配線層１３または２３と、を電気的に接続する。

中間配線レベル２１ｃ上には、セミグローバル配線レベルが位置する。セミグローバル配線レベルは、任意の数のレベルにより構成され、図１は、２層のセミグローバル配線レベル３１ａ、３１ｂが設けられた例を示している。セミグローバル配線レベル３１ａ、３１ｂは、それぞれが層間絶縁膜３２、配線層３３、プラグ３４を有する。層間絶縁膜３２は、図２８〜図３３に示す種々の構成、および、図２８〜図３３に示す各膜以上の比誘電率を有する膜が含まれる構成とすることもできる。配線層３３およびプラグ３４は、配線層１３およびプラグ１４と同様の材料により構成される。各プラグ３４は、各層間絶縁膜３２を貫通し、配線層３３と、１つ下の層間絶縁膜２２または３２中の配線層２３または３３と、を電気的に接続する。また、プラグ３４は、中間配線レベル２１ａ〜２１ｃ中のプラグ２４より大きな断面積を有する。

セミグローバル配線レベル３１ｂ上には、グローバル配線レベルが位置する。グローバル配線レベルは、任意の数のレベルにより構成され、図１は、２層のグローバル配線レベル４１ａ、４１ｂが設けられた例を示している。グローバル配線レベル４１ａ、４１ｂは、それぞれが層間絶縁膜４２、配線層４３、プラグ４４を有する。各層間絶縁膜４２は、比誘電率ｋが３以上４未満の材料により主に構成され、またはこのような比誘電率ｋを有する膜を少なくも１層含む積層膜とすることも可能である。配線層４３およびプラグ４４は、配線層３３およびプラグ３４と同様の材料により構成される。各プラグ４４は、各層間絶縁膜４２を貫通し、配線層４３と、１つ下の層間絶縁膜３２または４２中の配線層３３または４３と、を電気的に接続する。また、プラグ４４は、セミグローバル配線レベル３１ａ、３１ｂ中のプラグ３４より大きな断面積を有する。グローバル配線レベル４１ｂ上には、保護絶縁層４５が設けられる。図２８〜図３３と同様に、バリアメタルが設けられた構造とすることもできる。なお、以上のような各層の使い方は一例であり、ローカル配線レベルからグローバル配線レベルに亘る層の使い方を限定するものではない。

次に、図１に示すような半導体装置の任意のレベルにおいて適用することができる各実施形態について以下に説明する。

（第１実施形態）
図２は、本発明の第１実施形態に係る半導体装置を概略的に示す平面図である。図２に示すように、半導体基板１の主面上に、複数（２つを例示）の半導体チップ５１が形成されている。各半導体チップ５１の周囲は、フェンス（チップリング）５２（素子保護部材）により囲まれている。すなわち、フェンス５２は、半導体基板１の主面に平行な面上で（平面において）延在し、１つの半導体チップ５１に対応する領域であるデバイス領域（素子領域）を断絶することなく囲む。各半導体チップ５１の周囲には、ダイシングライン（ダイシング領域）５３が存在する。

各半導体チップ５１内には、複数の機能回路ブロック５４が形成されている。各機能回路ブロック５４は、それぞれが適当に独立した機能を有し、例えば、システムＬＳＩ（large scale integrated circuit）のマクロ（コア）に対応する。各機能回路ブロック５４の相互間には、配線層およびプラグが形成されない境界領域（素子非形成領域）５５が存在する。

機能回路ブロック５４の周囲は、フェンス５６（領域保護部材）により断絶することなく囲まれている。すなわち、フェンス５６は、半導体基板１の主面に平行な面上で延在し、各機能回路ブロック５４に対応する領域（機能領域）を囲む。したがって、各機能回路ブロック５４は、フェンス５６に囲まれた領域内にのみ形成される。

図３４は、フェンス５６の断面構造を概略的に示している。フェンス５６は、図１中の任意の１つ以上のレベルごとに設けることができる。図３４に示すように、ある配線レベル２１１において、ある機能回路ブロック５４を構成する複数の配線層２１２およびプラグ２１３の周囲に、フェンス５６が設けられる。フェンス５６は、１つの配線レベル２１１内において、配線層２１１とプラグ２１２の積層構造から構成される。このような構成のフェンス５６が、ある１つの配線レベルにおいて、１つ以上の任意の機能回路ブロック５４の周囲に設けられる。また、フェンス５６は、２つ以上の配線レベルに亘る構成とされてもよい。

フェンス５６はまた、全ての配線レベルを亘る構成とされてもよい。図３は、フェンス５２、５６の断面構造を概略的に示しており、フェンス５２が全ての配線レベル１１、２１ａ〜２１ｃ、３１ａ〜３１ｃ、４１ａ、４１ｂに亘って形成された例を示している。図３に示すように、フェンス５２、５６は、ローカル配線レベル１１からグローバル配線レベル４１ｂに亘って基板の主面と角度を成す方向（典型的には、直角な方向）に沿って連続して設けられた、プラグ１４、２４、３４、４４と、配線層１３、２３、３３、４３と、により構成される。フェンス５２、５６は、一定の電位に固定されていることが望ましい。典型的には、接地電位に固定される。これは、フェンス５２、５６の電位がフローティングとなることを回避するためである。

図３において、フェンス５２は、一列のみ設けられている。しかし、これに限らず、２列以上が並列する構造とすることもできる。こうすることにより、ある１つのフェンス５２が破損した場合でも、後述する効果を維持できる。フェンス５６についても同様である。また、このことは、以下の各実施形態においても同様である。

また、上記したように、比誘電率ｋが３以上の材料（以下、非低誘電率材料）の場合、一般に、層間絶縁膜内に水分およびガス等が多量に侵入することは少ない。このため、比誘電率ｋが３未満の材料（以下、低誘電率材料）の場合ほど大きな問題は発生しない。よって、非低誘電率材料の層間絶縁膜中で、フェンス５６を設けることは、必ずしも必要ではない。しかしながら、材料によっては、水分およびガスを比較的吸収しやすいこと、また、ＣＭＰ時の機械的強度を上げる効果があること、等を考慮して、非低誘電率材料中にもフェンス５６を設ける利点は存在する。

また、素子非形成領域５５内の、各層間絶縁膜１２、２２、３２、４２中に、ダミーパターン（図示せぬ）が設けられていても構わない。ダミーパターンは、ＣＭＰ時に、対象となる層間絶縁膜への荷重を分散したり、均等にしたりする機能を有する。

第１実施形態に係る半導体記憶装置によれば、半導体チップ５１内の各機能回路ブロック５４は、少なくとも低誘電率材料による層間絶縁膜１２、２２、３２の少なくとも１つにおいて、フェンス５６により周囲を囲まれる。換言すれば、フェンス５６により囲まれた領域内にのみ機能回路ブロック５４が形成される。このため、各プロセスの過程で生じた、層間絶縁膜１２、２２、３２中のクラック、傷がフェンス５６を越えて伝播することを回避できる。したがって、クラック、傷が、素子非形成領域５５内で発生したとしても、これらクラック、傷が機能回路ブロック５４内へ伝播することを防止できる。

また、第１実施形態によれば、フェンス５６が設けられたことにより、層間絶縁膜１２、２２、３２がプロセスの過程で意図せずに剥離した位置から、水分やプロセスガスがフェンス５６内に進入することを防ぐことができる。さらに、本来的に水分およびガスが容易に進入しやすい低誘電率膜中を伝わる水分およびガスを、機能回路ブロック５４から遮断できる。よって、半導体装置の信頼性を向上できる。

なお、中にフェンス５６が形成される層間絶縁膜のうち、最下層と最上層のものを、膜密度が２以上の材料により構成することができる。図１の例で、ローカル配線レベル１１からセミグローバル配線レベル３１ｂまでフェンス５６が設けられた場合、ローカル配線レベル１１中の層間絶縁膜１２と、層間絶縁膜２２とが該当する。また、膜密度が２以上の材料として、ＳｉＯ、ＳｉＯＣ、ＳｉＯＣＮ、ＳｉＮ、ＳｉＣＮ、ＳｉＯＮ、ＳｉＯＮＨのいずれか、またはこれらのうち幾つかの積層膜を用いることができる。このような構成とすることにより、フェンス５６により囲まれた領域の上下からも水分およびガスの侵入を防ぐことができる。

（第２実施形態）
第２実施形態は、第１実施形態に付加して用いられる。第２実施形態では、フェンス５６が、高層の配線レベルにおいて一部が途切れた構造を有する。または、高層においてフェンス５６が設けられない。

図４、図５は、本発明の第２実施形態に係る半導体装置の一部を概略的に示す平面図である。図４、図５に示すように、半導体装置は、例えば概略３つの配線層を有する。最下に位置する第１配線レベル上に、第２配線レベル、第３配線レベルが順次設けられる。第１、第２配線レベルの層間絶縁膜は、比誘電率ｋが３未満の材料により構成される。一方、第３配線レベルの層間絶縁膜は、比誘電率ｋが３以上の材料により構成される。ここで、第１配線レベル〜第３配線レベルは、それぞれが第１配線レベル〜第３配線レベルが積層された第１配線レベル群〜第３配線レベル群とすることも可能である。図１に示す多層配線構造と対応させると、第１、第２配線レベルは、ローカル配線レベル１１から、セミグローバル配線レベル３１ａ、３１ｂに至るレベルにほぼ該当する。第３配線レベルは、グローバル配線レベル４１ａ、４１ｂにほぼ該当する。

第１、第２配線レベルにおいて、フェンス５６は閉じており、フェンス５６により機能回路ブロック５４は周囲を断絶することなく囲まれている。一方、第３配線レベルにおいては、フェンス５６は閉じておらず、一部が途切れることにより、開口部６１が形成される。開口部６１からは、機能回路ブロック５４と電気的に接続されたブロック間接続配線６２が延出する。配線層６２により、２つ以上の機能回路ブロック５４は相互に電気的に接続される。第３配線レベルを図１のグローバル配線レベル４１ａ、４１ｂと対応させた場合、ブロック間接続配線６２は、図１の配線層４３に該当する。

図６は、図４、図５の断面図である。図６に示すように、第１配線レベル６３および第２配線レベル６４の機能回路ブロックは、第３配線レベル６５において相互に電気的に接続される。

また、図７に示すように、第３配線レベルにおいて、フェンス５６が全く設けられない構造とすることも可能である。この場合も、第１、第２配線レベル６３、６４のフェンス５６は閉じている。

第２実施形態に係る半導体装置によれば、低誘電率材料による層間絶縁膜を有する第１、第２配線レベル６３、６４においては、機能回路ブロック５４は、フェンス５６により囲まれている。したがって、第１実施形態と同様の効果を得られる。一方、非低誘電率材料による層間絶縁膜を有する第３配線レベル６５において、フェンス５６は閉じておらず、開口部６１が形成されている。この開口部６１から延出するブロック間接続配線６２により、第３配線レベル６５の機能回路ブロック５４同士が電気的に接続される。したがって、第１配線レベル６３および第２配線レベル６４中の各機能回路ブロック５４を、第３配線レベル６５を介して相互に電気的に接続することができる。

（第３実施形態）
第３実施形態は第２実施形態の応用例であり、第３実施形態においてブロック間接続配線６２もフェンス５６により囲まれる。

図８は、第３実施形態に係る半導体装置を概略的に示す平面図である。図８に示すように、第３配線レベル６５において、フェンス５６は、ブロック間接続配線６２により接続された機能回路ブロック５４と、ブロック間接続配線６２を一括して断絶することなく囲む構造を有する。第１配線レベル６３および第２配線レベル６４の構造は、第２実施形態と同様である。

第３実施形態に係る半導体装置によれば、第２実施形態と同様の効果を得られる。さらに、第３配線レベル６５においても、フェンス５６が開口部を有さずに、閉じた構造を有する。したがって、第３配線レベル６５の層間絶縁膜に侵入した水分およびガス等が、この層の機能回路ブロック５４に到達することを回避できる。

（第４実施形態）
第１実施形態では、フェンス５６の位置は、機能回路ブロック５４が形成される位置に応じて決定される。これに対して、第４実施形態では、予めフェンス５６により区画された領域内に機能回路ブロック５４が形成される。

図９は、本発明の第４実施形態に係る半導体装置の一部を概略的に示す平面図である。図９に示すように、フェンス５２に囲まれた領域は、さらにフェンス５６により、周囲を囲まれている。フェンス５２により囲まれた領域は、フェンス５６により複数の小ブロック６６へと区画される。各小ブロック６６内に、１つ、または２つ以上の機能回路ブロック５４が設けられる。各機能回路ブロック５４の間の電気的な接続は、第２、第３実施形態を組み合わせることにより、実現される。図９では、フェンス５６は、格子状に配置されているが、この形状に限られず、適当な大きさの小ブロック６６が形成されるように配置されればよい。その他の構造に関しては、第１〜第３実施形態と同様である。

第４実施形態に係る半導体装置によれば、小ブロック６６が区画された後に、各機能回路ブロック５４が配置される。このため、第１実施形態と同様の効果を得られる。さらに、層間絶縁膜１２、２２、３２中で配線層１３、２３、３３、４３およびプラグ１４、２４、３４、４４が形成されない領域にのみフェンス５６を設置することができる第１実施形態より、容易にフェンス５６を設置できる。

（第５実施形態）
第１〜第４実施形態では、フェンス５６は機能回路ブロック５４ごとに周囲を囲む。これに対して第５実施形態では、配線層１３、２３、３３、４３の周囲がフェンス５６により囲まれる。

図１０は、第５実施形態に係る半導体装置の一部を概略的に示す平面図である。図１０に示すように、配線層１３は、フェンス５６によりその周囲を囲まれている。以下、配線層１３を代表として挙げ、これを用いて説明するが、他の配線層２３、３３、４３に関しても同じである。

配線層１３の幅をＷとすると、配線層１３の幅方向におけるフェンス５６との距離Ｓｙは、幅Ｗと等しいを有する。また、配線層１３の長手方向におけるフェンス５６との距離Ｓｘも、幅Ｗと等しい値を有する。

幅Ｗ、距離Ｓｘ、Ｓｙの関係の他の例として、図１１に示すように、距離Ｓｙを距離Ｓｘ（＝幅Ｗ）より大きくすることも可能である。配線層１３とフェンス５６との間の距離が小さいと、これらの間で寄生容量が大きくなる。また、配線層１３とフェンス５６とが向き合う面積が大きくなると、同様に寄生容量は大きくなる。そこで、配線層１３とフェンス５６とが向き合う距離が大きい個所、すなわち、フェンス５６が配線層１３の長辺に面する場所では、フェンス５６と配線層１３との距離を大きくする。こうすることにより、フェンス５６と配線層１３との間の寄生容量を低減することができる。各配線層１３同士の電気的な接続に関しては、第２、第３実施形態を組み合わせることにより実現される。

第５実施形態に係る半導体装置によれば、配線層１３、２３、３３、４３の周囲は、フェンス５６により囲まれる。このため、配線層１３、２３、３３、４３単位で、第１実施形態と同じ効果を得られる。また、層間絶縁膜１２、２２、３２、４２で発生した傷および膜の剥離の伝播、また水分およびガスの拡散、を狭い範囲に限定させることが可能である。

また、第５実施形態の他の例によれば、フェンス５６が配線層１３、２３、３３、４３の長辺と向き合う部分のフェンス５６と配線層１３、２３、３３、４３との間の距離Ｓｙは、短辺と向き合う個所より大きい。このため、フェンス５６と配線層１３、２３、３３、４３との間の寄生容量の値を小さく抑えることができる。

（第６実施形態）
第６実施形態は、第１実施形態に付加して用いられ、素子非形成領域５５にも、フェンス５６と同様に形成されたフェンスが網目状に形成される。

図１２は、第６実施形態に係る半導体装置を概略的に示す平面図である。図１２に示すように、第１実施形態の構造に加え、デバイス領域内の素子非形成領域５５には、フェンス（ダミーパターン）７１が設けられる。フェンス７１は、図１２に例示するように、縦横に亘って設けられ網目状に配置される。したがって、素子非形成領域５５は、フェンス７１により複数の領域へと区画される。網目の形状は、例えば、格子状とすることができる。フェンス７１は、素子非形成領域５５の全面に設けられていても、一部のみに設けられていても構わない。

図１３は、フェンス７１の構造を示す斜視図であり、フェンス７１が格子状に形成された場合の構造を示している。図１３に示すように、フェンス５２、５６と同様に、配線層１３、２３、３３、４３、およびプラグ１４、２４、３４、４４が積層された構造を有する。フェンス７１は、フェンス５２、５６と同様に、一定の電位に固定されていることが望ましい。

図１４は、下層（例えばローカル配線レベル１１、中間配線レベル２１ａ〜２１ｃ）のフェンス７１を概略的に示す平面図である。図１５は、上層（例えばセミグローバル配線レベル３１ａ、３１ｂ、グローバル配線レベル４１ａ、４１ｂ）のフェンス７１を概略的に示す平面図である。上記したように、配線レベルが上になるほど、配線層の幅は広くなる。したがって、図１４に示すように、下層のフェンス７１は細かい網目を有する。すなわち、網を構成する線は細く、線に囲まれた領域の面積は小さい。一方、図１５に示すように、上層のフェンス７１は、粗い網目を有する。すなわち、網を構成する線は太く、線に囲まれた領域の面積は大きい。

次に、フェンス７１の平面における形状の変形例について以下に図１６〜図１９を用いて説明する。まず、フェンス７１の平面における形状は、必ずしも直線である必要はなく、フェンス７１が平面において適当に展開することにより、素子非形成領域５５が複数の領域へと区画されればよい。具体的には、図１６に示すように、フェンス７１の延在方向において平行に設けられた２本の主直線を交互に行き交う形状を有する構造とすることができる。または、図１７に示すように、３本の主直線に順次沿った構造とすることもできる。また、図１８に示すように、主直線が、延在方向に対して角度を有する方向に沿った構成とすることも可能である。さらに、配線層１３、２３、３３、４３の平面における形状と、プラグ１４、２４、３４、４４の平面における形状とが、異なっていてもよい。たとえば、配線層１３、２３、３３、４３が直線形状で、プラグ１４、２４、３４、４４が図１６〜図１９に示す形状を有することができる。

また、フェンス７１により囲まれる領域の形状を、フェンス７１が配置される場所の機械的強度に応じて、変えることも可能である。すなわち、図１９に例示するように、デバイス領域中央近傍では、格子形状に区画される。一方、フェンス５２（およびフェンス５６）の近傍では、例えば正六角形状に区画される。この場合、フェンス７１のうち、フェンス５２に達する部分は、フェンス５２に対して複数の角度をもって達する。

第６実施形態に係る半導体装置によれば、第１実施形態と同様の効果を得られる。さらに、第６実施形態では、素子非形成領域５５がフェンス７１により、複数の領域へと区画される。このため、層間絶縁膜１２、２２、３２、４２中で発生したクラックおよび傷は、フェンス７１により区画された領域内に留まる。よって、クラックおよび傷が広範囲に伝播することを回避できる。フェンス７１により区画される領域を小さくすればするほど、クラックおよび傷による被害を狭い範囲（１つの領域内）に抑えることができる。また、同様に、層間絶縁膜１２、２２、３２、４２に侵入した水分およびガスが拡散することを防止できる。

また、第６実施形態によれば、従来のダミーパターンにより得られる効果を同じ効果を得られる。すなわち、素子非形成領域５５に一様にダミーパターンが設けられたのと同じ状態となるため、ＣＭＰ時にかかる圧力が均等に分散される。よって、ＣＭＰの対象となっている膜（層間絶縁膜１２等）を良好に平坦化することができる。また、ＲＩＥ（reactive ion etching）によるエッチングの結果得られるパターンの均一性を向上することができる。

また、第６実施形態によれば、フェンス７１が広範囲に亘って形成されるため、その製造工程においてコンタクトホールが多数形成される。したがって、低誘電率材料による層間絶縁膜１２、２２、３２に蓄積されたガスを効率よく発散させることができる。

また、第６実施形態の変形例によれば、フェンス７１のフェンス５２に接する端部（終端部）が、相互に異なる角度を持ってフェンス５２に達する。複数の終端部の全てが、フェンス５２に対して同じ角度により接続されると、フェンス７１がフェンス５２を引く力が一方向に集中、増大する。この結果、フェンス５２が倒壊し、この近傍の層間絶縁膜が破損する可能性がある。これに対して、第６実施形態の１変形例によれば、フェンス５２に掛かる力の方向を分散させることにより、フェンス５２が倒壊することを防止できる。また、フェンス７１の平面における形状に幅を持たせることにより、フェンス７１相互に掛かる力の方向を分散させることができ、フェンス７１が歪むことを防止できる。

（第７実施形態）
第７実施形態では、マーク用の開口の周辺にリングが設けられる。図２０は、本発明の第７実施形態に係る半導体装置を概略的に示す平面図である。図２０に示すように、半導体基板上の、デバイス領域の周囲にダイシングライン５３が形成されている。ダイシングライン５３上の層間絶縁膜内にマーク部８１が形成される。マーク部８１の周囲には、リング８２が形成されている。

図２１は、図２０のマーク部８１周辺を拡大して示す平面図である。図２２は、図２１のＸＸＩＩ−ＸＸＩＩ線に沿った構造を概略的に示す断面図である。図２１、図２２に示すように、層間絶縁膜８３上に、ストッパー膜８４を介して層間絶縁膜８５が設けられる。層間絶縁膜８３、８５は、比誘電率ｋが３未満の材料により構成される。マーク部８１内の層間絶縁膜８５内に、マーク用のコンタクトホール８６（開口）が形成される。コンタクトホール８６は、層間絶縁膜８５の上面から層間絶縁膜８３に達する。層間絶縁膜８３内にリング８２（第１保護部材）が設けられる。リング８２は、層間絶縁膜８３の上面から下面に達し、平面においてコンタクトホール８６を断絶することなく囲むように延在する。コンタクトホール８６と、リング８２との間には、配線層およびプラグは設けられない。リング８２は、典型的には、層間絶縁膜８５内のプラグ（図示せぬ）と同様の構成を有する。

図２３は、第７実施形態の一例に係る断面構造を概略的に示している。図２３に示すように、層間絶縁膜８５内の、コンタクトホール８６と離れた位置に、リング９１が設けられる。リング９１は、層間絶縁膜８５の上面から下面に達し、層間絶縁膜８５内の一部の領域を断絶することなく囲むように延在する。リング９１により囲まれた領域上の層間絶縁膜８７内にマーク用のコンタクトホール９２が形成される。

層間絶縁膜８７内の、コンタクトホール９２と離れた位置に、リング９３が設けられる。リング９３は、層間絶縁膜８７上にストッパー膜８３を介して設けられた層間絶縁膜８８の上面から層間絶縁膜８７の下面に達する。リング９３は、また、層間絶縁膜８７、８８内の一部の領域を断絶することなく囲むように延在する。リング９３に囲まれた領域内の層間絶縁膜８８内にマーク用のコンタクトホール９４が形成される。リング９２、９４は、典型的には、それぞれ、同じレベルの層間絶縁膜８７、８８内のプラグと同じ構成を有する。

第７実施形態に係る半導体装置によれば、マーク用のコンタクトホール８６が形成される層間絶縁膜８５の１つ下の層間絶縁膜８３内に、コンタクトホール８６を断絶することなく囲むリング８２が設けられる。このため、マーク用コンタクトホール８６から下の層間絶縁膜８３の中へと侵入した水分およびガスの拡散はリング８４により囲まれた領域内に制限され、広範囲に拡散しない。したがって、層間絶縁膜８３の強度が低下したり、層間絶縁膜８３が剥離したりすることを回避できる。

また、第７実施形態によれば、水分およびガスの拡散を防ぐためにマーク用コンタクトホール８６の下に金属膜を入れる必要は無い。したがって、この金属膜の分子が層間絶縁膜８３中へと侵入する問題も発生しない。

（第８実施形態）
第８〜第１０実施形態は、低誘電率膜が層間絶縁膜として用いられた多層配線構造の強度および平坦性の向上に関する。

低誘電率膜は、一般的にヤング率などの機械的物性値が低く、また膜中の誘電率を下げるために極性の低い膜構造を有する。このため、他の膜との界面における密着強度が弱い。この結果、熱工程時のビア周辺における絶縁膜破壊によってショートが発生したり、ボンディングやプロービング時にパッド下の絶縁膜が破壊されたりする。

配線材料となるＣｕの線膨張係数と、バリアメタルに用いられるＴａやＴｉ等の線膨張係数との差に起因して、高温プロセス中にバリアメタル層に大きな熱応力が生じる。この結果、クラックが発生することがある。低誘電率膜は破壊強度が低く、バリアメタル内で発生したクラックが低誘電率の層間絶縁膜内にまで進展し、このクラックに配線材料が進入することでショート不良が発生する。比誘電率の低下するに連れてバリアメタルに生じる熱応力が大きくなり、ショート不良は発生しやすくなる。

また、ボンディングおよびプロービング時にパッド下の絶縁膜に生じる応力によって絶縁膜破壊が起こることがある。この現象は、絶縁膜の比誘電率が低下するほど顕著である。

以上説明したように、層間絶縁膜に低誘電率膜が採用された場合、ビアプラグをはじめとする導電部に致命的な欠陥が生じたり、パッドに係る応力によってパッドの下方の絶縁膜が破壊されたりする可能性が高い。これにより、半導体装置およびその製造プロセスにおいて不具合が生じるおそれが高い。

次に、図３５および図３６を用いて、本発明の第８実施形態に係る半導体装置について説明する。図３５は、第８実施形態に係る半導体装置の一部を概略的に示す断面図である。図３６は、図３５のＸＸＸＶＩ−ＸＸＸＶＩ線に沿った構造の横断面図である。本実施形態では、例えばＣｕ多層配線構造を有する半導体装置において、実効配線部（実際の配線が設けられる部分）が設けられている複数層の絶縁膜（層間絶縁膜）のうち少なくとも１層の絶縁膜が、その比誘電率が３．４以下である低誘電率膜を用いて形成される。この際、実効配線の近辺にビアフェンス構造を有するダミー配線が設けられる。

図３５に示すように、半導体基板上方に、層間絶縁膜１１１が設けられる。層間絶縁膜１１１は、積層された層間絶縁膜１１１ａ、１１１ｂを有する。層間絶縁膜１１１ａは、例えばポリメチルシロキサン膜（比誘電率＝２．８）等の低誘電率膜から構成される。一方、層間絶縁膜１１１ｂは、例えばシリコン酸化膜等の高強度の絶縁膜から構成される。層間絶縁膜１１１内に配線層１１２が設けられる。層間絶縁膜１１１および配線層１１２上に、例えばシリコン窒化膜（比誘電率＝７．０）からなるエッチングストッパー膜１１３が設けられる。エッチングストッパー膜１１３上に、低誘電率膜からなる層間絶縁膜１１４が配設される。層間絶縁膜１１４としては、例えば、ポリメチルシロキサン膜（比誘電率＝２．８）を用いることができる。また、比誘電率が３．４以下の材料により構成することもできる。このような材料として、例えば有機絶縁膜や、ハイドロジェンシルセスキオキサン、カーボン含有ＳｉＯ₂膜（ＳｉＯＣ）、多孔質シリカ膜、高分子膜、アモルファスカーボン膜（Ｆドープ）を用いることができる。また、これら内の１種類以上を含む積層膜により層間絶縁膜１１４を形成してもよい。

層間絶縁膜１１４上に、シリコン酸化膜１１６が設けられる。エッチングストッパー膜１１３および層間絶縁膜１１４内に、配線層１１２に接続するプラグ（ビアプラグ）１１５が形成される。層間絶縁膜１１４およびシリコン酸化膜１１６内に、底部がプラグ１１５と接続された配線層１１７が形成される。プラグ１１５および配線層１１７は、エッチングストッパー膜１１３、層間絶縁膜１１４内に、形成されたビアホールおよび配線溝内に導電性材料が埋め込まれることにより形成される。導電性材料として、Ｃｕ、Ａｌまたはそれらを含む合金を用いることができる。図中では省略されているが、配線層１１７のための配線溝およびプラグ１１５のためのビアホールの表面に沿って、例えば図２８等のようにバリアメタル２０５が設けられる構成とすることもできる。シリコン酸化膜１１６および配線層１１７上に、保護膜１２０ａ、１２０ｂが設けられる。保護膜１２０ａ、１２０ｂとして、例えばシリコン窒化膜、シリコン酸化膜をそれぞれ用いることができる。

保護膜１２０ｂの上に、例えばＡｌからなるパッド１２１が形成される。保護膜１２０ａ、１２０ｂ内に、パッド１２１と配線層１１７とを接続するプラグ１２３が設けられる。プラグ１２３の周囲にバリアメタル２０５が設けられていてもよい。保護膜１２０ａ上のパッド１２１の周囲には、保護膜１２２ａが設けられる。保護膜１２２ａとして、例えシリコン窒化膜を用いることができる。保護膜１２２ａ上に、パッド１２１の上方で開口１３０を有する、保護膜１２２ｂ、１２２ｃが設けられる。保護膜１２２ｂ、１２２ｃとして、例えばシリコン酸化膜、シリコン窒化膜を用いることができる。

層間絶縁膜１１１、１１４、エッチングストッパー層１１３、シリコン窒化膜１１６内で、配線層１１２および配線層１１７が設けられていない部分には後に詳述する補強部材が設けられる。補強部材に関しては、後述する。

図３６に示すように、補強部材が設けられる領域（補強部材領域１３１）は、例えば、配線層１１２、１１７の周囲を囲む。この場合、補強部材領域１３１は、配線層１１２、１１７と例えば１．２μｍ離れて、配線層１１２、１１７を囲む。

図３５および図３６に示す構造が、図２および図３に示すフェンス（チップリング）５２により囲まれたチップ領域内（半導体チップ５１内）に設けられる。

次に、補強部材の構造について、図３７〜図３９を参照して以下に説明する。補強部材は、複数の層に形成された、配線層およびビアから構成される。本実施形態では補強部材の構造として、図３７〜図３９にそれぞれ示す３つを作成した。

図３７に示すように、１つ目の補強部材１３２ａは、補強配線層１３３および補強ビアフェンス１３４とからなる。補強配線層１３３および補強ビアフェンス１３４は、第１実施形態のフェンス５２と同様に、断面において壁状の構造を有する。また、補強配線層１３３および補強ビアフェンス１３４は、平面において網目形状を有する。すなわち、補強配線層１３３および補強ビアフェンス１３４は、平面において第１方向に延在する複数の第１線と、平面において第２方向に延在する複数の第２線と、を含み、これらが交差している。補強配線層１３３の幅は、例えば０．３μｍであり、補強ビアフェンス１３４幅は、例えば０．１μｍである。補強部材領域１３１の平面における補強部材１３２ａの被覆率が例えば４０％になるように、補強配線層１３３および補強ビアフェンス１３４の網目の穴にあたる部分の大きさは、例えば１．０３μｍ×１．０３μｍとされている。

図３８に示すように、２つ目の補強部材１３２ｂは、平面において網目形状を有する補強配線層１３３と、その交点に配置された補強ビアプラグ１３５とからなる。補強配線層１３３の幅、補強配線層１３３の網目の部分の大きさ、補強配線部材１３２ｂの被覆率は、それぞれ図３７と同じである。補強ビアプラグ１３５の径は、例えば０．１μｍである。

図３９に示すように、３つ目の補強部材１３２ｃは、平面において網目状を有する補強配線層１３３のみの構造である。補強配線層１３３の幅、補強配線層１３３の網目の部分の大きさ、補強配線部材１３２ｃの被覆率は、それぞれ図３７と同じである。

次に、図３７〜図３９の補強部材１３２ａ〜１３２ｃが図３５および図３６の構造に適用された際の効果の違いについて説明する。この際、リファレンスとして、補強部材無しの構造も同時に作成し、その結果を調べた。

上記４種類の構造について、具体的には、以下の４つの試験を行った。１つ目は、配線層１１７に対するＣＭＰ後のディッシング量の測定、２つ目は、シンター時のプラグ１１５周りの層間絶縁膜１１４の破壊の有無の観察、３つ目は、ボンディング時のパッド１２１下の層間絶縁膜１１４の破壊の有無の観察、４つ目は、ダイシングおよびパッケージング後のＴＣＴ（Temperature Cycling Test）試験である。

以下、図３６に示す構造の形成方法、および補強部材１３２ａ〜１３２ｃの効果を調べるための試験方法について、工程順に詳しく説明する。

まず、半導体基板上に、層間絶縁膜１１１ａ、１１１ｂが順次堆積されることにより、層間絶縁膜１１１が形成される。次に、表面にバリアメタル層を有する配線層１１２が層間絶縁膜１１１内に埋め込み形成される。次に、エッチングストッパー膜１１３が例えばプラズマＣＶＤ法により形成される。

次に、層間絶縁膜１１４が以下の工程により形成される。すなわち、溶媒に膜材料もしくはその前駆体としてのポリメチルシロキサンを溶解させたワニスが、コーターを用いて半導体基板上（エッチングストッパー膜１１３上）の全面に、スピンコート塗布される。次に、半導体基板が、８０℃に保持したホットプレート上に載置され、１分間の熱処理が行われる。続いて、半導体基板は２００℃に保持したホットプレート上に載置され、１分間の熱処理が行われる。最後に、半導体基板は４５０℃に保持したホットプレート上載置され、窒素雰囲気中において３０分間の熱処理が行われる。

次に、層間絶縁膜１１４上に、例えばプラズマＣＶＤ法により、シリコン酸化膜１１６が形成される。

次に、プラグ１１５のためのビアホールが、例えばリソグラフィー工程およびＲＩＥ等のエッチングにより、層間絶縁膜１１４、シリコン酸化膜１１６内に形成される。さらに、配線層１１７のための配線溝が、例えばリソグラフィー工程およびＲＩＥ等のエッチングにより、層間絶縁膜１１４、シリコン酸化膜１１６のビアホールを含む領域に形成される。次に、ビアホール底部のエッチングストッパー膜１１３がＲＩＥ法により除去されることにより配線層１１２の表面を露出させる。

次に、半導体基板上の全面に（シリコン窒化膜１１６上、ビアホールおよび配線溝の内面上）にバリアメタルが１５０℃の条件下で堆積される。次に、配線層１１７形成のためのめっきのシードとなるＣｕがビアホールおよび配線溝の内面上に堆積され、次いでめっき法により銅がビアホールおよび配線溝内に埋め込まれる。次に、アニールが行われる。アニールは、電気炉またはホットプレートを用いて行われ、フォーミングガス中または窒素雰囲気中の１５０℃〜３００℃の温度範囲で、電気炉の場合は約１時間、ホットプレートの場合は約１分〜５分間、行われる。

次に、シリコン酸化膜１１６上の、余分なバリアメタルおよび配線層１１７の材料膜が、例えばＣＭＰ法により除去される。このときのディッシング量を、ビアフェンス付き補強部材（図３７）、ビアプラグ付き補強部材（図３８）、ビア無し補強部材（図３９）、補強部材無しの場合について測定した。結果を図４０に示す。図４０において、チップ内の高低差が４０ｎｍ以内のものを良品とし、良品の範囲に入ったものは○、不良品は×で示した。図４０に示すように、補強部材１３２ａ〜１３２ｃを配置した３つの構造では良品であったが、補強部材無しの構造では不良品となった。

次に、例えば３８０℃の条件下のプラズマＣＶＤ法を用いて、保護膜１２０ａおよび保護膜１２０ｂが形成される。次に、保護膜１２０ａおよび保護膜１２０ｂ内に、プラグ１２３のためのビアホールが、リソグラフィー工程およびＲＩＥ法等により形成される。次に、ビアホールの内面を含む半導体基板１上の全面（保護膜１２０ｂ上の全面）にバリアメタル２０５の材料膜が、例えば１５０℃の条件下で堆積される。次に、例えばスパッタリング法により、パッド１２１の材料膜が堆積され、バリアメタル２０５および材料膜が、リソグラフィー工程およびＲＩＥ法等によりエッチングされることにより、パッド１２１が形成される。

次に、例えば３８０℃の条件下のプラズマＣＶＤ法を用いて、保護膜１２２ａ、１２２ｂ、１２２ｃが半導体基板上の全面に形成される。次に、電気炉を用いて、フォーミングガス中で、３７０℃および６０分の条件下でシンターが行われる。シンター後に、ビアフェンス付き補強部材、ビアプラグ付き補強部材、ビア無し補強部材、補強部材無しの場合についての配線層１１５のプラグ１１５周辺における層間絶縁膜１１４破壊の有無を、光学顕微鏡を用いて観察した。結果を図４０に示す。絶縁膜破壊が観察されなかったものは○、観察されたものは×で示した。図４０に示すように、ビアフェンス付補強部材およびビアプラグ付補強部材の構造では、ビアプラグ周辺における絶縁膜破壊が観察されなかったが、ビア無し補強部材および補強部材無しの構造ではビアプラグ周辺における絶縁膜破壊が観察された。

次に、パッド１２１上の保護膜１２２ｃ、１２２ｂがリソグラフィー工程およびＲＩＥ法等により除去されることにより、図３６に示す構造が形成される。

次に、ダイシングが行われ、切り出されたチップがパッケージ基板上にマウントされ、ワイヤボンディングが行われる。ボンディング時の荷重は５０ｇｆで行った。ボンディング後のサンプルを一部抜き取り、ウェットエッチングでワイヤおよびパッド１２１が除去され、ＣＤＥ（chemical dry etching）によりパッド１２１下のバリアメタルが除去される。次に、光学顕微鏡を用いてこのサンプルのパッド１２１下の絶縁膜破壊の有無を、ビアフェンス付き補強部材、ビアプラグ付き補強部材、ビア無し補強部材、補強部材無しの場合について観察した。結果を図４０に示す。絶縁膜破壊が観察されなかったものは○、観察されたものは×で示した。図４０に示すように、ビアフェンス付き補強部材の構造では、パッド１２１下方に絶縁膜破壊が観察されなかった。一方、ビアプラグ付き補強部材、ビア無し補強部材、補強部材無しの構造ではパッド１２１下方における絶縁膜破壊が観察された。

次に、上で抜き取った以外のサンプルが、封止樹脂を用いてパッケージングされる。次に、このサンプルに対して、ビアフェンス付き補強部材、ビアプラグ付き補強部材、ビア無し補強部材、補強部材無しの場合についてＴＣＴ試験を行った。試験は−４０℃〜１２５℃までの熱履歴を１０００サイクル繰り返した。試験結果を図４０に示す。ＴＣＴ試験によって絶縁膜剥がれなどの不良が発生しなかったものは○、不良が発生したものは×で示した。図４０に示すように、ビアフェンス付き補強部材の構造では、ＴＣＴ試験によって不良が発生しなかった。一方、ビアプラグ付き補強部材、ビア無し補強部材、補強部材無しの構造では不良が発生した。

本発明の第８実施形態に係る半導体装置によれば、配線層１１２、１１７等の周囲にビアフェンス付き補強部材１３２ａが設けられる。このような半導体装置では、ＣＭＰ時のディッシング量、シンター時およびボンディング時の絶縁膜破壊、ＴＣＴ試験に対して良品と判定される特性を示した。すなわち、比誘電率が３．４以下の低誘電率膜を層間絶縁膜１１４として用いたＣｕ多層配線構造において、補強部材１３２としてビアフェンス付きの構造を設けることによって、品質、性能、および信頼性が高く、かつ生産性が高い半導体装置を得ることができる。

なお、低誘電率膜の機械的強度は、比誘電率が下がるほど低下する傾向がある。そのため、ビアフェンス付補強部材１３２ａが、シンター時およびボンディング時の絶縁膜破壊を抑制する効果は、比誘電率が２．６以下の低誘電率膜においてより一層大きくなる。

（第９実施形態）
本実施形態では、第９実施形態で説明したビアフェンス付補強部材１３２ａが、異なる被覆率、配線幅、ビアフェンス幅を有する構成に関する。

第９実施形態に係る半導体装置の補強部材１３２以外の構成については、第８実施形態と同じである。製造工程に関しても、第８実施形態と同じである。第９実施形態では、ビアフェンス付き補強部材１３２ａの、補強部材領域１３１の平面における被覆率、補強配線層１３３の幅、補強ビアフェンス１３４の幅を変化させ、種々の場合における平坦性、絶縁膜破壊に対する抑制の効果の大小について調べた。

第９実施形態では、図３７に示した網目状のビアフェンス付補強部材１３２ａを用いて、補強部材領域１３１の平面における補強部材１３２ａの被覆率を１０〜９０％、補強配線層１３３の幅を０．３〜１０μｍ、補強配線層１３３と補強ビアフェンス１３４の幅の差（フリンジ量）を０．１〜１．０μｍまで変化させた。作成された補強部材１３２ａの一覧を図４１に示す。

これらの構造について、補強部材１３２ａの効果を調べるために、第８実施形態と同じ４つの試験を行った。結果を図４１に示す。

（１）被覆率に関する試験
はじめに、被覆率を変化させたときの試験結果について説明する。配線幅を０．３μｍ、ビアフェンス幅を０．１μｍ（フリンジ０．１μｍ）として、被覆率を１０、２０、３０、４０、６０、８０、９０％のサンプルを作成した。

図４１に示すように、ＣＭＰ時のディッシング量の測定では、ＣＭＰ後のチップ内の高低差が４０ｎｍ以内のものを○、４０〜１００ｎｍのものを△、１００ｎｍ以上のものを×で示した。被覆率が１０％、９０％のサンプルでは×、２０％、８０％のサンプルでは△、３０％、４０％、６０％のサンプルでは○であった。

シンター時のビア周りの絶縁膜破壊の有無については、被覆率１０％のものは不良品となったが、それ以外は良品であった。シンターは、第８実施形態と同様、電気炉を用いて、フォーミングガス中で３７０℃、６０分の条件下で行った。

ボンディング時のパッド下の絶縁膜破壊の有無の観察では、ボンディング荷重を５０ｇｆの場合と２６ｇｆの場合の２種類の試験を行った。５０ｇｆのボンディング荷重で絶縁膜破壊が観察されなかったものは○、５０ｇｆのボンディング荷重では絶縁膜破壊が観察されたが、２６ｇｆのボンディング荷重では絶縁膜破壊が観察されなかったものは△、２６ｇｆのボンディング荷重でも絶縁膜破壊が観察されたものを×で示した。被覆率１０％のものは×、２０％のものは△、３０％以上の被覆率のものは○であった。

ＴＣＴ試験では、−４０℃〜１２５℃までの熱履歴を１０００サイクル繰り返し不良の出なかったものを○、５００サイクルから１０００サイクルの間に不良の出たものを△、５００サイクル以内に不良の発生したものを×で示した。被覆率１０％のものは×、２０％のものは△、３０％以上の被覆率のものは○であった。

以上説明したように、ビアフェンス付ダミー配線構造において、ダミー配線領域内でのダミー配線の被覆率を２０〜８０％にすることで、ＣＭＰ時の平坦性、シンター時およびボンディング時の絶縁膜破壊、ＴＣＴ試験ともに不良は発生しなかった。さらに、ダミー配線領域内でのダミー配線の被覆率を３０〜６０％にすることで、その効果は増加した。

（２）補強配線の幅に関する試験
次に、補強配線層１３３の幅を変化させたときの試験結果について説明する。補強部材領域１３１内での補強配線層１３３の被覆率を４０％とし、配線幅を０．３、０．５、１、５、１０μｍと変化させたサンプルを作成した。被覆率を固定しているため、網目状の穴にあたるスペース部分の大きさは、各配線幅に合わせて変化する。具体的には、
１．配線幅０．３μｍの場合はスペースは１．０３μｍ×１．０３μｍ、
２．配線幅０．５μｍの場合はスペースは１．７２μｍ×１．７２μｍ、
３．配線幅１μｍの場合はスペースは３．４４μｍ×３．４４μｍ、
４．配線幅５μｍの場合はスペースは１７．１８μｍ×１７．１８μｍ、
５．配線幅１０μｍの場合はスペースは３４．３６μｍ×３４．３６μｍである。

フリンジ幅は０．１μｍに固定した。各サンプルの補強ビアフェンス１３４の幅は図４１に示す。

図４１に示すように、ＣＭＰ時のディッシング量の測定では、配線幅１０μｍのサンプルでは△、それ以外は○であった。

シンター時のビア周りの絶縁膜破壊の有無については、全てのサンプルで良品であった。

ボンディング時のパッド下の絶縁膜破壊の有無の観察では、配線幅１０μｍのものは×、５μｍのものは△、それ以下の配線幅のものは○であった。

ＴＣＴ試験では、配線幅１０μｍのものは×、５μｍのものは△、それ以下の配線幅のものは○であった。

以上説明したように、ビアフェンス付補強部材１３２ａにおいて、補強配線層１３３の幅を５μｍ以下にすることで、ＣＭＰ時の平坦性、シンター時およびボンディング時の絶縁膜破壊、ＴＣＴ試験ともに不良は発生しなかった。さらに、補強配線層１３３の幅を１μｍ以下にすることで、その効果は増加した。

（３）フリンジ量に関する試験
次に、フリンジ量を変化させたときの試験結果について説明する。補強部材領域１３１内での補強配線層１３３の被覆率を４０％とし、配線幅を１μｍとして、フリンジ量を配線幅の４５％、３５％、２５％、１０％、ボーダレス（フリンジ無し）と変化させたサンプルを作成した。各サンプルのビアフェンス幅は図４１に示す。ここで、フリンジ量４５％、３５％、２５％、１０％、フリンジ無しは、ビアフェンス幅０．１μｍ、０．３μｍ、０．５μｍ、０．８μｍ、１μｍにそれぞれ対応する。

ＣＭＰ時のディッシング量の測定、シンター時のビア周りの絶縁膜破壊の有無およびＴＣＴ試験については、全てのサンプルで良品であった。

ボンディング時のパッド下の絶縁膜破壊の有無の観察では、フリンジ量が補強配線幅の４５％のものについては×、３５％のものは△、それ以下のものは○であった。

以上説明したように、ビアフェンス付補強部材１３２ａにおいて、補強部材１３２ａのフリンジ量を補強配線層１３３の幅の３５％以下にすることで、ＣＭＰ時の平坦性、シンター時およびボンディング時の絶縁膜破壊、ＴＣＴ試験ともに不良は発生しなかった。さらに、補強部材１３２ａフリンジ量を補強配線幅の２５％以下にすることで、その効果は増加した。

本発明の第９実施形態に係る半導体装置によれば、ビアフェンス付補強部材１３２ａの補強部材領域１３１内での補強配線層１３３の被覆率を２０〜８０％、補強配線層１３３の幅を５μｍ以下、補強部材１３２ａのフリンジ量を補強配線層１３３の幅の３５％以下にすることで、ＣＭＰ時のディッシング量、シンター時およびボンディング時の絶縁膜破壊、ＴＣＴ試験ともに良品となった。さらに、補強部材領域１３１内での補強配線層１３３の被覆率を３０〜６０％、補強配線層１３３の配線幅を１μｍ以下、補強部材１３２ａのフリンジ量を配線幅の２５％以下にすることで、この効果は増加した。この結果、品質、性能、および信頼性が高く、かつ、生産性が高い半導体装置を得ることができる。

以上、補強部材１３２ａの平面形状が網目の場合について説明した。しかし、補強部材領域１３１内での補強配線層１３３の被覆率を２０〜８０％、補強配線層１３３の配線幅を５μｍ以下、補強部材１３２のフリンジ量を配線幅の３５％以下の範囲にすれば、網目状の構造としなくともよい。例えば、網目以外の形状として、図４２に示すように、平面において一方向に延在する直線形状とすることもできる。さらに、図４３に示すように、平面において屈折する直線形状とすることも可能である。図４２、図４３に示す構造としても、網目形状と同じ効果を得られる。

また、平面において、ビアフェンス付き補強部材１３２ａが実配線（配線層１１２、１１７等）に対して角度を有していても、上記と同じ効果を得られる。すなわち、図４５に示すように、ビアフェンス付き補強部材１３２ａの補強配線層１３３が、配線層１１２、１１７に対して直角、平行以外の角度とされていてもよい。特に４５°の角度を有している場合、より大きな効果を得られる。例えば、熱工程による絶縁膜破壊不良に対しては、配線層１１７の熱膨張による応力集中が、配線層１１７と補強部材１３２のそれぞれの伸びる方向が異なるために分散され、配線層１１７と補強部材１３２の方向が一致している場合よりも大きな耐性を示した。このとき、ビアフェンス付き補強部材１３２の形状は、図３７に示す網目状でもよいし、図４２および図４３に示す直線形状でもよい。

また、図４５および図４６に示すように、ビアフェンス付き補強部材１３２ａを上層と下層とで半ピッチずつすらして配置し、上下に隣り合う層で、補強配線層１３３ａ、１３３ｂが重なり合わないように配設しても上記と同様の効果が得られる。図４６は、図４５のＸＬＶ−ＸＬＶ線に沿った断面図である。このような構成とすることにより、ボンディング、プロービング、ダイシング等の外部からの荷重の際、荷重が印加された導電材料と絶縁膜の界面に生じる応力集中が、応力集中部が重なり合って増大することが回避される。このため、補強配線層１３３の位置が上下層で一致している場合よりも大きな耐性を示した。このとき、ビアフェンス付き補強部材１３２ａの形状は、図３７に示す網目状でもよいし、図４２および図４３に示す直線形状でもよい。また、図４４に示すように、配線層１１２、１１７に対して角度を有していてもよい。

（第１０実施形態）
第１０実施形態は、低誘電率を有する層間絶縁膜が複数、積層された構造の強度および平坦性の向上に関する。

図４７を用いて、本発明の第１０実施形態に係る半導体装置について説明する。図４７は、本発明の第１０実施形態に係る半導体装置を概略的に示す断面図である。図４７に示すように、半導体基板１上に、比誘電率が例えば２．６以下の層間絶縁膜１４３が設けられる。層間絶縁膜１４３として、例えば多孔質のポリメチルシロキサン膜（比誘電率＝２．３）やポリアリーレンハイドロカーボン（比誘電率＝２．２）を用いることができる。また、層間絶縁膜１４３を、比誘電率が２．６以下の絶縁膜を１種類以上を含む積層膜により形成してもよい。この際、例えば、層間絶縁膜１４３を構成する複数の膜の例えば最上層に、例えばプラズマＣＶＤ法により形成されたシリコン酸化膜およびシリコン窒化膜が形成されていてもよい。図４７は、層間絶縁膜１４３は、積層された２つの層間絶縁膜１４３ａ、１４３ｂにより構成された例を示している。層間絶縁膜１４３内には、配線層１４１が設けられる。

層間絶縁膜１４３上に、さらに層間絶縁膜１４３が設けられる。この層間絶縁膜１４３内に配線層１４２が設けられる。配線層１４２と配線層１４１は、プラグ１６１により接続される。

上層の層間絶縁膜１４３上に、例えば３．４以下の比誘電率を有する層間絶縁膜１４６が設けられる。層間絶縁膜１４６として、例えばポリメチルシロキサン膜を用いることができる。また、有機絶縁膜や、ハイドロジェンシルセスキオキサン、カーボン含有ＳｉＯ₂膜、多孔質シリカ膜、高分子膜を用いることもできる。また、これらの内の１種類以上を含む積層膜により層間絶縁膜１４６を形成することもできる。この際、例えば、層間絶縁膜１４３を構成する複数の膜の例えば最上層に、例えばプラズマＣＶＤ法により形成されたシリコン酸化膜およびシリコン窒化膜が形成されていてもよい。層間絶縁膜１４６内に配線層１４４が設けられる。配線層１４４と配線層１４２とは、プラグ１６２により接続される。

層間絶縁膜１４６上に、さらに層間絶縁膜１４６が設けられる。この層間絶縁膜１４６内に配線層１４５が設けられる。配線層１４５と配線層１４４とは、プラグ１６３により接続される。

下から２層目の層間絶縁膜１４６上に、例えば３．５以上の比誘電率を有する層間絶縁膜１４８が設けられる。層間絶縁膜１４８内に配線層１４７が設けられ、配線層１４７と配線層１４５とは、プラグ１６４により接続される。

層間絶縁膜１４８上に保護膜１４９ａが設けられ、保護膜１４９ａ上に保護膜１４９ｂが設けられる。保護膜１４９ａ、１４９ｂは、それぞれ例えばシリコン窒化膜、シリコン酸化膜から構成される。

保護膜１４９ｂ上に、パッド１５０が形成される。パッド１５０は、例えば保護膜１４９ａ、１４９ｂ内に形成された開口またはプラグにより配線層１４７と接続される。保護膜１４９上に保護膜１５１ａが設けられ、保護膜１５１ａ上に保護膜１５１ｂが設けられる。保護膜１５１ａ、１５１ｂは、パッド１５０上に開口を有し、それぞれ例えばシリコン窒化膜、シリコン酸化膜から構成される。

層間絶縁膜１４３、１４６内で、配線層１４１、１４２、１４４、１４５が設けられていない領域には、ビアフェンス付補強部材１３２ａが設けられる。また、ビアフェンス付き補強部材１３２ａは、各配線層１４１、１４２、１４４、１４５から例えば１．２μｍ離れた位置で、これら配線層を囲むように配置されていてもよい。さらに、これらを組み合わせたり、また、配線層を囲みつつ配線層の設けられていない領域に可能な限り設けられていてもよい。

図４７に示す構造が、図２および図３に示すフェンス（チップリング）５２により囲まれたチップ領域内（半導体チップ５１内）に設けられる。後述の図４８、図４９に示す構造に関しても同じである。

ビアフェンス付き補強部材１３２ａの補強配線層１３３の幅、補強ビアフェンス１３４の幅、ビアフェンス付き補強部材１３２が設けられる領域中でのビアフェンス付き補強部材１３２ａの平面における被覆率は、第９実施形態で示した値とすることができる。しかしながら、上記したように、補強配線１３３の幅を０．３μｍとし、補強ビアフェンス１３４の幅を０．１μｍとし、被覆率を４０％とした場合に最も大きな効果を得られる。この場合、網目の穴の大きさは、例えば１．０３μｍ×１．０３μｍである。

補強配線１３３の幅を０．３μｍとし、補強ビアフェンス１３４の幅を０．１μｍとし、被覆率を４０％とした場合において、補強部材１３２ａの効果を調べるために、第８実施例と同じ４つの試験を行った。この結果、４つの試験ともに不良品は発生しなかった。

ここまでの説明において、層間絶縁膜１４３、１４６のいずれにも、ビアフェンス付き補強部材１３２ａが設けられて構造を例示した。しかしながら、これに限らず、例えば、比誘電率の低い層間絶縁膜１４３内にはビアフェンス付き補強部材１３２ａを設け、層間絶縁膜１４６内にはビフェンス無し補強部材１３２ｃまたはビアプラグ付き補強部材１３２ｂを設ける構成とすることができる。また、低誘電率材料が主として用いられていない層間絶縁膜１４８内に、ビアフェンス付き補強部材１３２ａが設けられた構成とすることもできる。

また、層間絶縁膜の比誘電率によって、補強配線層１３３の幅、補強部材１３２ａの被覆率を変化させてもよい。すなわち、例えば層間絶縁膜１４６内の補強配線層１３３の幅が、層間絶縁膜１４３内の補強配線層１３３の幅より大きい構成とすることができる。また、層間絶縁膜１４６内の補強部材１３２の被覆率を、層間絶縁膜１４３内の補強部材１３２の被覆率より小さくすることができる。

また、ビアフェンス付き補強部材１３２ａは、図４８のように、パッド１５０の下方には配線層１４１、１４２、１４４、１４５の周辺部の補強部材１３２−１と、これと電気的に切断された補強部材１３２−２とすることも可能である。この場合には、パッド１５０下以外の領域の補強部材１３２−１は、ビアフェンス付き構造でなくても構わない。

また、図４９に示すように、パッド１５０下方の補強配線層１３２−２を配線層１４７とプラグ１６１により電気的に接続してもよい。この場合、補強部材１３２−２の最下層の補強ビアフェンス１３４は設けずに、補強部材１３２−２は半導体基板１から電気的に切断される。こうすることによって、プロービングやボンディング時に、万一絶縁膜破壊が起こった場合でも、あらかじめ、補強部材１３２−２が配線層１４７と同電位になっているため、ショート不良に至らない。

その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。

多層配線構造を有する半導体装置の典型例を概略的に示す断面図。 本発明の第１実施形態に係る半導体装置を概略的に示す平面図。 フェンスを概略的に示す断面図。 本発明の第２実施形態に係る半導体装置の一部を概略的に示す平面図。 本発明の第２実施形態に係る半導体装置の一部を概略的に示す平面図。 本発明の第２実施形態に係る半導体装置を概略的に示す断面図。 第２実施形態の他の例の一部を概略的に示す平面図。 本発明の第３実施形態に係る半導体装置の一部を概略的に示す平面図。 本発明の第４実施形態に係る半導体装置の一部を概略的に示す平面図。 本発明の第５実施形態に係る半導体装置の一部を概略的に示す平面図。 本発明の第５実施形態に係る半導体装置の一部を概略的に示す平面図。 本発明の第６実施形態に係る半導体装置を概略的に示す平面図。 図１２の一部を示す斜視図。 本発明の第６実施形態に係る半導体装置の一部を示す平面図。 本発明の第６実施形態に係る半導体装置の一部を示す平面図。 第６実施形態の変形例を示す平面図。 第６実施形態の変形例を示す平面図。 第６実施形態の変形例を示す平面図。 第６実施形態の変形例を示す平面図。 本発明の第７実施形態に係る半導体装置を概略的に示す平面図。 図２０のマーク部周辺を拡大して示す平面図。 図２１の断面図。 第７実施形態の一例を示す断面図。 従来の多層配線構造を有する半導体装置の平面図。 図２４の断面図。 従来の半導体装置の問題点を示す図。 従来の半導体装置のマーク部を示す断面図。 層間絶縁膜の構成例を示す断面図。 層間絶縁膜の構成例を示す断面図。 層間絶縁膜の構成例を示す断面図。 層間絶縁膜の構成例を示す断面図。 層間絶縁膜の構成例を示す断面図。 層間絶縁膜の構成例を示す断面図。 フェンスを概略的に示す断面図。 本発明の第８実施形態に係る半導体装置の一部を概略的に示す平面図。 本発明の第８実施形態に係る半導体装置の一部を概略的に示す断面図。 補強部材の一例を示す斜視図。 補強部材の一例を示す斜視図。 補強部材の一例を示す斜視図。 第８実施形態に係る補強部材による効果の違いを示す図。 本発明の第９実施形態に係る半導体装置の効果の違いを示す図。 補強部材の構造の他の例を示す平面図。 補強部材の構造の他の例を示す平面図。 補強部材の構造の他の例を示す平面図。 補強部材の構造の他の例を示す平面図。 補強部材の構造の他の例を示す断面図。 本発明の第１０実施形態に係る半導体装置を概略的に示す断面図。 第１０実施形態の他の例を示す断面図。 第１０実施形態の他の例を示す断面図。

符号の説明

１…半導体基板、２…ｎウェル、３…ｐウェル、４…素子分離絶縁膜、５…トランジスタ、６…ゲート電極、７…側壁絶縁膜、８…ソース／ドレイン拡散層、１１…ローカル配線レベル、２１ａ〜２１ｃ…中間配線レベル、３１ａ、３１ｂ…セミグローバル配線レベル、４１ａ、４１ｂ…グローバル配線レベル、１２、２２、３２、４２、８３、８５、８７、８８、１１１、１１１ａ、１１１ｂ、１１４、１４３、１４６、１４８、２１１…層間絶縁膜、１３、２３、３３、４３、１１２、１１７、１４１、１４２、１４４、１４５、１４７、２１２…配線層、１４、２４、３４、４４、１１５、１２３、１６１、１６２、１６３、１６４、１６５、２１３…プラグ、４５…保護絶縁層、５１…半導体チップ（素子領域）、５２、５６、７１、８２、９１、９３…フェンス、５３…ダイシングライン、５４…機能回路ブロック、５５…素子非形成領域、６１…開口部、６２…ブロック間接続配線、６３…第１配線レベル、６４…第２配線レベル、６５…第３配線レベル、８１…マーク部、８４…ストッパー膜、８６、９２、９４…コンタクトホール、１１３、２０４…エッチングストッパー膜、１１６…シリコン酸化膜、１２０ａ、１２０ｂ、１２２ａ、１２２ｂ、１２２ｃ、１４９、１５１…保護膜、１２１…パッド、１３１…補強部材領域、１３２、１３２ａ、１３２ｂ、１３２ｃ、１３２−１、１３２−２…補強部材、１３３…補強配線層、１３４…補強ビアフェンス、１３５…補強ビアプラグ、１５０…パッド、１５２…開口、２０１、２０１´…絶縁膜、２０２…拡散防止膜、２０３…キャップ膜、２０５…バリアメタル。

Claims (4)

1. 第１面を有する半導体基板と、
   前記半導体基板の前記第１面の上方に配設され、且つ３未満の比誘電率材料からなる層と絶縁層とからなる第１絶縁層と、
   前記第１絶縁層内に配設されたプラグおよび前記第１絶縁層内で前記プラグの上で前記プラグと接続された配線と、
   前記第１絶縁層内に配設され、且つ前記プラグと同じ層中において前記第１面に沿って延びる第１部材と前記配線と同じ層中において前記第１部材上で前記第１部材に沿って延びる第２部材とを有し、且つ前記プラグおよび前記配線を含んだチップ領域の周囲を前記第１面に沿って囲む素子保護部材と、
   前記チップ領域内の前記第１絶縁層内において前記配線の周囲に配設され、且つ前記第１面に沿った形状が網目状の第１補強配線と前記第１補強配線上に配設され且つ前記第１面に沿った形状が網目状の補強ビアフェンスと前記補強ビアフェンス上に配設され且つ前記第１面に沿った形状が網目状の第２補強配線とを有する前記第１絶縁層の強度を補強する補強部材と、
   を具備し、
   前記第１面に沿った面に関して、前記補強部材が配設された領域内の前記第２補強配線の被覆率が２０〜８０％である、
   ことを特徴とする半導体装置。
2. 請求項１に記載の半導体装置において、前記第１補強配線または前記第２補強配線の前記第１面に沿った面における形状の幅が５μｍ以下であることを特徴とする半導体装置。
3. 請求項１または２に記載の半導体装置において、前記補強ビアフェンスの前記第１面に沿った面における形状の幅が前記第１補強配線または前記第２補強配線の前記第１面に沿った面における形状の幅の３０％以上であることを特徴とする半導体装置。
4. 請求項１乃至３のいずれかに記載の半導体装置において、
   前記半導体装置は、前記第１絶縁層の上方に配設され、且つ前記配線と電気的に接続されたパッドを有し、
   前記補強部材は、前記パッドの下方に位置する、
   ことを特徴とする半導体装置。

Images