JP3707436B2 - スイッチング電源装置 - Google Patents
スイッチング電源装置 Download PDFInfo
- Publication number
- JP3707436B2 JP3707436B2 JP2002017398A JP2002017398A JP3707436B2 JP 3707436 B2 JP3707436 B2 JP 3707436B2 JP 2002017398 A JP2002017398 A JP 2002017398A JP 2002017398 A JP2002017398 A JP 2002017398A JP 3707436 B2 JP3707436 B2 JP 3707436B2
- Authority
- JP
- Japan
- Prior art keywords
- switch element
- circuit
- switch
- turned
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/40—Means for preventing magnetic saturation
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
- H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
- H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
- H02M3/325—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/338—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in a self-oscillating arrangement
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
- H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
- H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
- H02M3/325—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/338—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in a self-oscillating arrangement
- H02M3/3385—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in a self-oscillating arrangement with automatic control of output voltage or current
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/32—Means for protecting converters other than automatic disconnection
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/01—Resonant DC/DC converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
- H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
- H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
- H02M3/325—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33569—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
- H02M3/33571—Half-bridge at primary side of an isolation transformer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は，スイッチング電源装置、特に、過電流保護回路を備えた自励発振式のスイッチング電源装置に関する。
【０００２】
【従来の技術】
従来の過電流保護回路を備えたスイッチング電源装置としては、次に示すものがあった。
【０００３】
（従来例１）特願２００１−２７３９１５号（スイッチング電源装置）
図１４は、同出願に係るスイッチング電源装置の回路図である。
【０００４】
トランスＴの１次巻線Ｔ１とインダクタＬとの直列回路に、第１のスイッチ回路Ｓ１と入力電源Ｖｉｎとが直列に接続されている。
【０００５】
第２のスイッチ回路Ｓ２とキャパシタＣの直列回路が前記トランスＴの１次巻線Ｔ１と前記インダクタＬとの直列回路に並列に接続されている。
【０００６】
前記トランスＴの２次巻線Ｔ２には、整流素子Ｄｓを含む整流平滑回路が設けられている。
【０００７】
第１のスイッチ回路Ｓ１は、第１のスイッチ素子Ｑ１、第１のダイオードＤ１、および第１のキャパシタＣ１の並列接続回路で構成され、
第２のスイッチ回路Ｓ２は、第２のスイッチ素子Ｑ２、第２のダイオードＤ２、および第２のキャパシタＣ２の並列接続回路で構成されている。
【０００８】
前記トランスＴに設けられた第１の駆動巻線Ｔ３と第１のスイッチ素子Ｑ１の制御端子間、及び前記トランスＴに設けられた第２の駆動巻線Ｔ４と第２のスイッチ素子Ｑ２の制御端子間には、スイッチング制御回路が接続されている。
【０００９】
このスイッチング制御回路は、第１・第２のスイッチ素子Ｑ１、Ｑ２が共にオフする期間を挟んで交互にオン／オフするように制御し、第１のスイッチ素子Ｑ１のオン期間に前記１次巻線Ｔ１とインダクタＬにエネルギーを蓄え、第１のスイッチ素子Ｑ１のオフ期間に前記２次巻線Ｔ２からエネルギーを放出し、第１のスイッチ素子Ｑ１と第２のスイッチ素子Ｑ２とを自励発振させる。
【００１０】
上記の構成において、前記インダクタＬと前記キャパシタＣとは、前記第１のスイッチ素子Ｑ１のオフ期間において共振する共振回路を構成し、
前記スイッチング制御回路は、
前記第１のスイッチ素子Ｑ１がターンオンした後、所定時間経過後に該第１のスイッチ素子Ｑ１をターンオフさせる時定数に設定されたオン時間制御回路と、
前記第２のスイッチ素子Ｑ２がターンオンした後、前記２次巻線からのエネルギー放出が終わる前に該第２のスイッチ素子Ｑ２と前記インダクタＬの直列回路に流れる共振電流を遮断するよう該第２のスイッチ素子Ｑ２をターンオフさせる時定数に設定された第２のオン時間制御回路と、を備えている。これにより、電流連続モードで動作する。
【００１１】
また、前記第１のスイッチ素子Ｑ１に直列に接続された電流検出手段である抵抗Ｒを備え、該抵抗Ｒで検出された前記第１のスイッチ素子Ｑ１に流れる値がしきい値になると該第１のスイッチ素子Ｑ１のオン時間を制限する過電流保護回路５を設けている。
【００１２】
前記過電流保護回路は、前記トランジスタＴｒ２を第１のスイッチ素子Ｑ１の制御端子に接続し、前記電流検出手段に発生する電圧を抵抗を介してトランジスタＴｒ２の制御端子に与え、前記第１のスイッチ素子Ｑ１に流れる電流が所定の値に達するとトランジスタＴｒ２の制御端子電圧がしきい値に達して、該トランジスタをオンし、前記第１のスイッチ素子Ｑ１をターンオフさせて該第１のスイッチ素子Ｑ１に流れるピーク電流値を制限するように動作する。図１６は、出力電圧低下に伴う第１のスイッチ素子Ｑ１に流れる電流Ｉｄ１波形を示す。同図のように、出力電圧が低下していっても第１のスイッチ素子Ｑ１のオフ時間はほぼ一定であり、オン時間が短くなることから、スイッチング周波数は高くなりスイッチング損失が増加するとともに、出力電流が増大する。
【００１３】
（従来例２）
図１５は、従来のリンギングチョークコンバータにピーク電流制限回路を設けた例である。第１のスイッチ素子Ｑ１に流れるピーク電流が所定の電流になると、トランジスタＴｒ４がオンし、第１のスイッチ素子Ｑ１がターンオフする。
【００１４】
図１７は、出力電圧低下に伴う第１のスイッチ素子Ｑ１に流れる電流Ｉｄ１波形を示す。同図のように、出力電圧が低下するに応じて第１のスイッチ素子Ｑ１のオフ時間が長くなっていき、スイッチング周波数は低くなるためスイッチング損失の増加は抑制されるが、出力電流は増大する。
【００１５】
【発明が解決しようとする課題】
上記の従来例１、従来例２のスイッチング電源装置では以下の欠点があった。
【００１６】
▲１▼第１のスイッチ素子Ｑ１に流れる電流を検出して検出電圧がトランジスタＴｒ２のベースエミッタ間しきい電圧に達してから、トランジスタＴｒ２をオンするまでの遅延時間が大きい。このため、オン時間を短い時間まで縮小できず、２次電流が増大し、２次側整流ダイオードなどが破壊する可能性がある。
【００１７】
この要因は、検出電圧がトランジスタＴｒ２のベースエミッタ間しきい電圧に達しても、すぐにはトランジスタＴｒ２をオンすることができないためである。トランジスタＴｒ２をオンさせるためには十分なベース電流が必要であり、このベース電流を確保するまでの時間が遅延時間となり、オン時間を短い時間まで縮小できず、出力電力が増加するためである。さらにトランジスタＴｒ２により第１のスイッチ素子Ｑ１をオフしようとすると第１のスイッチ素子Ｑ１に流れる電流が減少し、抵抗Ｒの両端電圧が低下する。この電圧が、トランジスタＴｒ２のベースエミッタ間しきい電圧以下となるとトランジスタＴｒ２はオンできなくなるため、オン速度が急速に減速してしまう。トランジスタＴｒ２のオン速度が遅く、遅延時間が長いと、第１のスイッチ素子Ｑ１のターンオフ速度が遅くなりスイッチング損失が増えるだけでなく、過電流時にオン時間の絞り込みができず、出力電圧の低下にともなう出力電流の増加以上に出力電流が増大する。出力電流が増大すると、２次側ダイオードが破壊するなどの不具合を生じる。このため、第１のスイッチ素子Ｑ１を急速にターンオフさせることが必須となる。
【００１８】
▲２▼１次ピーク電流が所定の値に制限されると出力電力がほぼ一定に制限され、出力電圧が低下するとともに出力電流が増加し、２次側整流ダイオードなどが破壊する可能性がある。
【００１９】
▲３▼出力短絡時において、短絡電流が増大し、２次側整流ダイオードなどが破壊する可能性がある。
【００２０】
本発明の目的は、第１のスイッチ素子Ｑ１を制御するトランジスタ回路の構成を工夫して、１次ピーク電流が所定の電流に達すると、第１のスイッチ素子Ｑ１を急速にターンオフさせてピーク電流を抑制して出力電力を制限し、出力電流が増加して出力電圧が低下した場合は出力電力を減少させ、出力短絡時においても短絡電流の増加を抑制できる過電流保護回路を備えた自励発振式のスイッチング電源装置を提供することにある。
【００２１】
【課題を解決するための手段】
本発明は、上記の課題を解決するために次のように構成したものである。
【００２２】
（１）トランスＴの１次巻線Ｔ１と第１のスイッチ素子Ｑ１と電流検出手段Ｒと入力電源Ｖｉｎとが直列に接続され、前記トランスＴの２次巻線Ｔ２に整流平滑回路が設けられ、前記トランスＴに設けられた第１の駆動巻線Ｔ３に接続され、前記第１のスイッチ素子Ｑ１をオン／オフして、該スイッチ素子Ｑ１のオン時間を制御して出力電圧を制御するスイッチング制御回路を備え、自励発振するスイッチング電源装置において、
前記スイッチング制御回路は、前記第１の駆動巻線Ｔ３に発生した電圧により前記第１のスイッチ素子Ｑ１がターンオンしてから時定数回路により決まる所定の時間後に前記第１のスイッチ素子Ｑ１の制御端子に接続された第１のスイッチ手段をオンして前記第１のスイッチ素子Ｑ１をターンオフするように制御し、
前記時定数回路により第１のスイッチ素子Ｑ１の最大のオン時間を設定するオン時間制限回路と、
前記電流検出手段Ｒにより前記第１のスイッチ素子Ｑ１に流れるピーク電流を検出し、該電流が所定のピーク電流となるとオンする第２のスイッチ手段と、該第２のスイッチ手段がオンすることによりオンする第３のスイッチ手段と、を含み、該第３のスイッチ手段を前記第 1のスイッチ手段の制御端子または前記第１のスイッチ素子Ｑ１の制御端子に接続して該第３のスイッチ手段がオンすることにより前記第１のスイッチ素子Ｑ１をターンオフするピーク電流制限回路と、
からなる過電流状態においても当該スイッチング電源装置の連続的な発振動作を行う過電流保護回路を備えたことを特徴とする。
【００２３】
本発明は、自励発振式のスイッチング電源装置を前提としている。
【００２４】
本発明の構成では、ピーク電流制限回路において、所定の大きさのピーク電流を検出すると、第２のスイッチ手段がオンし、さらに第２のスイッチ手段がオンすることにより、第３のスイッチ手段がオンする。第３のスイッチ手段がオンすることで、第１のスイッチ手段をオンして第１のスイッチング素子Ｑ１をターンオフさせる。または、第１のスイッチ手段を介さずに、第３のスイッチ手段がオンすることで、直接、第１のスイッチング素子Ｑ１をターンオフさせる。
【００２５】
このように構成することで、所定の大きさのピーク電流を検出すると、第２のスイッチ手段オン→第３のスイッチ手段オンにより電気信号の増大が図られて第１のスイッチ手段がオンまたは第１のスイッチング素子Ｑ１がターンオフする。このため、所定の大きさのピーク電流を検出したときに急速に第１のスイッチング素子Ｑ１をターンオフすることが出来る。
【００２６】
（２）トランスＴの１次巻線Ｔ１とインダクタＬとの直列回路に、第１のスイッチ回路Ｓ１と電流検出手段Ｒと入力電源Ｖｉｎとが直列に接続され、第２のスイッチ回路Ｓ２とキャパシタＣの直列回路の一端が前記トランスＴの１次巻線Ｔ１とインダクタＬとの直列回路と第１のスイッチ回路Ｓ１の接続点に接続され、前記トランスＴの２次巻線Ｔ２に整流平滑回路が設けられ、第１のスイッチ回路Ｓ１を第１のスイッチ素子Ｑ１、第１のダイオードＤ１、および第１のキャパシタＣ１の並列接続回路で構成し、第２のスイッチ回路Ｓ２を第２のスイッチ素子Ｑ２、第２のダイオードＤ２、および第２のキャパシタＣ２の並列接続回路で構成し、前記トランスＴは、前記第１のスイッチ素子Ｑ１を導通させる電圧を発生する第１の駆動巻線Ｔ３と、前記第２のスイッチ素子Ｑ２を導通させる電圧を発生する第２の駆動巻線Ｔ４とを有し、第１・第２のスイッチ素子Ｑ１・Ｑ２を両スイッチ素子が共にオフする期間を挟んで交互にオン／オフするスイッチング制御回路を備え、自励発振するスイッチング電源装置において、
上記（１）と同様な構成を備えることを特徴とする。
【００２７】
すなわち、
前記スイッチング制御回路は、前記第１の駆動巻線Ｔ３に発生した電圧により前記第１のスイッチ素子Ｑ１がターンオンしてから時定数回路により決まる所定の時間後に前記第１のスイッチ素子Ｑ１の制御端子に接続された第１のスイッチ手段をオンして前記第１のスイッチ素子Ｑ１をターンオフするように制御し、
前記時定数回路により第１のスイッチ素子Ｑ１の最大のオン時間を設定するオン時間制限回路と、
前記電流検出手段Ｒにより前記第１のスイッチ素子Ｑ１に流れるピーク電流を検出し、該電流が所定のピーク電流となるとオンする第２のスイッチ手段と、該第２のスイッチ手段がオンすることによりオンする第３のスイッチ手段と、を含み、該第３のスイッチ手段を前記第 1のスイッチ手段の制御端子または前記第１のスイッチ素子Ｑ１の制御端子に接続して該第３のスイッチ手段がオンすることにより前記第１のスイッチ素子Ｑ１をターンオフするピーク電流制限回路と、
からなる過電流保護回路を２石の自励発振式のスイッチング電源装置において備えたことを特徴とする。
【００２８】
このように構成することで、所定の大きさのピーク電流を検出すると、第２のスイッチ手段オン→第３のスイッチ手段オンにより電気信号の増大が図られて第１のスイッチ手段がオンまたは第１のスイッチング素子Ｑ１がターンオフする。このため、所定の大きさのピーク電流を検出したときに急速に第１のスイッチング素子Ｑ１をターンオフすることが出来る。２石の自励発振式のスイッチング電源装置においては、ピーク電流値を制限して、出力電力を制限すると、出力電圧の低下とともに第１のスイッチ素子Ｑ１のオン時間が短くなり、オフ時間はほぼ一定であることからスイッチング周波数は高くなり出力電力が増加し、出力電流が増大するため、ピーク電流を検出して急速に第１のスイッチング素子Ｑ１をターンオフすることは、出力電流の増大の抑制、スイッチング損失の増加の抑制のために特に重要となる。
【００２９】
（３）前記第１のスイッチ手段をトランジスタで構成し、該トランジスタの制御端子に前記時定数回路を構成するインピーダンス回路と充放電されるコンデンサとが接続されたことを特徴とする。
本発明では、第１のスイッチ手段をトランジスタで構成することより、コンデンサの充電電圧とトランジスタのしきい値（ベース−エミッタ間電圧：約０．６Ｖ）を比較することができる。これにより、簡単な構成で部品点数を削減し、スイッチング電源装置の低コスト化、小型軽量化に寄与する。
【００３０】
（４）前記インピーダンス回路にインピーダンスを変化させるフォトカプラを用い、前記第１のスイッチ素子Ｑ１のオン時間を制御して出力電圧を制御することを特徴とする。
【００３１】
（５）前記インピーダンス回路は、出力電圧が低下するにともない前記第１のスイッチ素子Ｑ１の前記最大のオン時間を短縮するように前記充放電コンデンサの充電時のインピーダンスと放電時のインピーダンスを設定したことを特徴とする。
【００３２】
充放電コンデンサの充電時間は、充電と放電のサイクルを繰り返すために入出力電圧と負荷電流が変化しない定常状態では一定である。しかし、出力電圧が低下してくると、コンデンサの充電電荷を完全に放電することが出来なくなり、充電時間が短くなってくる。その結果、第１のスイッチ手段のオンタイミングが早くなり、第１のスイッチ素子Ｑ１の最大オン時間が短縮される。これにより、出力電力は低減されて出力電流を減少させることができる。
【００３３】
（６）前記スイッチング制御回路は、前記第１の駆動巻線Ｔ３と前記第１のスイッチング素子Ｑ１の制御端子との間に抵抗または抵抗とコンデンサの直列回路からなる遅延回路を備え、
前記出力電圧が低下して所定の電圧以下になると前記遅延回路のインピーダンスによって、第１の駆動巻線に発生した電圧により前記第１のスイッチ素子Ｑ１がターンオンするのを妨げ、起動と停止を繰り返す動作モードとなるように前記遅延回路のインピーダンスを設定したことを特徴とする。
【００３４】
遅延回路は、第１の駆動巻線Ｔ３に電圧が発生したときから、一定時間を遅延させて該電圧を第１のスイッチ素子Ｑ１の制御端子に印加するが、出力電圧が所定の電圧以下にまで低下すると、第１の駆動巻線Ｔ３に発生するフライバック電圧が低下し、第１のスイッチ素子Ｑ１がターンオンするのが妨げられる。すなわち、遅延回路のインピーダンスと第１のスイッチ素子Ｑ１の制御端子間のインピーダンスとでフライバック電圧が分圧されるため、フライバック電圧の低下により、第１のスイッチ素子Ｑ１の制御端子間の電圧がしきい値に達しなくなり、第１の駆動巻線Ｔ３によって第１のスイッチ素子Ｑ１はターンオンしなくなり、発振停止となる。その後、起動抵抗により第１のスイッチ素子Ｑ１がターンオンして起動し、また停止状態となる。このように起動と停止を繰り返す発振モードとなり、連続発振時の周期に比較し起動時間が十分長いため、出力電力が十分小さく絞り込まれ、過電流時および出力短絡時において出力電流を十分小さく低減出来る。
【００３５】
（７）前記第３のスイッチ手段を前記インピーダンス回路に並列に接続し、前記ピーク電流が所定のピーク電流となると第２のスイッチ手段をオンし、続いて前記第３のスイッチ手段をオンして前記インピーダンス回路のインピーダンスを小さくして前記第１のスイッチ手段をオンして前記第１のスイッチ素子Ｑ１をターンオフすることを特徴とする。
【００３６】
本発明では、ピーク電流が所定のピーク電流となると、第２のスイッチ手段をオン→第３のスイッチ手段をオン→第１のスイッチ手段をオン→第１のスイッチ素子Ｑ１をターンオフとなる。このとき、第３のスイッチ手段は第２のスイッチ手段のオンにより流れる電気信号により駆動される。このため、第３のスイッチ手段がオンするまでの時間が早くなり、急速に第１のスイッチ素子Ｑ１をターンオフすることが出来る。また、オン時間制限回路による動作とピーク電流制限回路による動作を連続的に跳躍することなく切り替えることが可能となる。
【００３７】
（８）前記ピーク電流制限回路は、前記第１のスイッチ素子Ｑ１がオンの期間に第１の駆動巻線Ｔ３に発生する入力電圧に略比例した電圧を抵抗とダイオードを介して前記第２のスイッチ手段の制御端子に入力するように構成したことを特徴とする。
【００３８】
入力電圧が変動した場合、ピーク電流値が同じであると、入力電圧が高いほど過電流点は大きくなる。そこで、第１の駆動巻線に発生する、入力電圧に比例した電圧を抵抗とダイオードを介して第３のスイッチ手段の制御端子に入力することにより、入力電圧が高い場合にのみ過電流点を小さくし、入力変動における過電流点の変動を抑制することができる。すなわち、入力電圧が高いときには第３のスイッチ手段はより早くオンするようになる。これにより、スイッチング電源装置の小型軽量化に寄与する。
【００３９】
（９）前記ピーク電流制限回路は、第１のスイッチ素子Ｑ１に流れる電流が増加するにともない増加する第１の電気信号と出力電圧が低下するにともない増加する第２の電気信号の和を前記第２のスイッチ手段の制御端子に入力し、この電気信号の増加にともない前記第１のスイッチ素子Ｑ１のオン時間を短縮することを特徴とする。
【００４０】
出力電圧が低下すると、第２のスイッチ手段の制御端子に入力する電気信号の和が増加するため、第１のスイッチ素子Ｑ１のオン時間がより短縮されて出力電力が低減され出力電流を小さく低減することができる。
【００４１】
（１０）前記第２の電気信号は、前記第１のスイッチ素子Ｑ１のオフ期間に前記第１の駆動巻線Ｔ３に発生するフライバック電圧をダイオードとコンデンサにより整流平滑し、該コンデンサの負電位と前記第１の駆動巻線Ｔ３の正電位とを抵抗または抵抗とツェナーダイオードにより分圧して、分圧電圧をダイオードを介して前記第２のスイッチ手段の制御端子に入力するように構成したことを特徴とする。
【００４２】
このような構成にてツェナーダイオードや分圧抵抗を所定の値に設定することで、出力電流に対する出力電圧の変化を表す過電流特性曲線を任意の形にできる。すなわち過電流により出力電圧が低下して、第２の電気信号を増加させ始める出力電圧を設定し、電気信号量を調整する。出力電圧の変動に対する第２の電気信号の増加量を大きくすると、出力電圧が低下するとともに出力電力が減少する「フの字」特性となり、第２の電気信号の増加量を減らすと、出力電圧が低下しても出力電力がほぼ一定となる「ヘの字」特性となり、これらの中間とすることで、出力電圧が低下しても、出力電流が変化しない垂下特性とすることができる。
【００４３】
（１１）前記スイッチング制御回路は、前記第２の駆動巻線Ｔ４に発生した電圧により前記第２のスイッチ素子Ｑ２がターンオンしてから、時定数回路により決まる所定の時間後に前記第２のスイッチ素子Ｑ２の制御端子に接続された第４のスイッチ手段をオンして前記第２のスイッチ素子Ｑ２をターンオフするように制御する第２のオン時間制御回路を備えたことを特徴とする。
【００４４】
本発明は、上記（２）の２石式の自励発振スイッチング電源装置において、第２のスイッチ素子Ｑ２をターンオフする制御回路を限定したものである。本発明では、第２のスイッチ素子Ｑ２のターンオフタイミングを時定数回路により決めているため、IC等を用いて制御することなく簡単な構成で第２のスイッチ素子Ｑ２のオン時間を制御することができる。
【００４５】
（１２）前記第４のスイッチ手段をトランジスタで構成し、該トランジスタの制御端子に時定数回路を構成するインピーダンス回路と充放電されるコンデンサが接続されたことを特徴とする。
【００４６】
本発明は、少ない部品数の簡単な構成で第２のスイッチ素子Ｑ２のオン時間を制御することができる。
【００４７】
（１３）前記第１のスイッチ素子Ｑ１のオン時間に前記１次巻線Ｔ１に蓄えられたエネルギーを、オフ期間に前記２次巻線Ｔ２から放出して出力を得ることを特徴とする。
【００４８】
本発明は、フライバック型のスイッチング電源装置であることを限定したものである。
【００４９】
（１４）前記第１のスイッチ素子Ｑ１のオン時間に前記１次巻線Ｔ１に蓄えられたエネルギーを、オフ期間に前記２次巻線Ｔ２から放出し終える前に前記第１のスイッチ素子Ｑ１をターンオンするよう、前記第２のオン時間制御回路の時定数を設定して、第１のスイッチ素子Ｑ１に流れる電流波形が台形波となる電流連続モードで動作することを特徴とする。
【００５０】
本発明では、第２のオン時間制御回路は、第２のスイッチ素子Ｑ２がターンオンしたのち、２次巻線からのエネルギー放出が終わる前に該第２のスイッチ素子Ｑ２とインダクタＬの直列回路に流れる共振電流を強制的に遮断させる。すなわち、第２のオン時間制御回路は、このような動作を行うよう所定の時定数に設定されている。
【００５１】
このような第２のオン時間制御回路によれば、２次巻線からのエネルギー放出が終わる前に第２のスイッチ素子Ｑ２をターンオフしてインダクタＬに流れる電流を遮断するために、この電流の変化によって１次巻線の電圧が反転し、これにより第１の駆動巻線Ｔ３に電圧が発生して第１のスイッチ素子Ｑ１がターンオンする。これにより、自励発振動作を行うとともに、トランスＴの２次側に電流が流れた後、休止期間を置かずに電流が１次側に連続して流れる連続動作モードとなって、上記１次側の第１のスイッチ素子Ｑ１に流れる電流波形を台形波とすることができる。すなわち、重負荷時に第１のスイッチ素子Ｑ１に流れる電流波形が台形波となる電流連続モードで動作することになるため、トランスＴ及び第１のスイッチ素子Ｑ１に流れる電流ピーク値及び実効電流を低減でき、トランスの銅損、スイッチ素子Ｑ１の導通損失を低減し、スイッチング電源装置の小型軽量化、高効率化を図ることができる。
【００５２】
（１５）前記スイッチング制御回路は、前記出力電圧が低下すると、前記第２のスイッチ素子Ｑ２のオン時間が長くなるよう前記第２のオン時間制御回路の時定数を設定して、前記１次巻線Ｔ１に蓄えられたエネルギーを、オフ期間に前記２次巻線Ｔ２から放出し終えた後に前記第１のスイッチ素子Ｑ１をターンオンして自励発振させ、前記第１のスイッチ素子Ｑ１に流れる電流波形が三角波となることを特徴とする。
【００５３】
本発明に係るピーク電流制限回路は、電流波形が台形波ではなく三角波となる場合にも適用可能である。電流波形が三角波の場合は、エネルギー放出期間でオフ時間が決まることより、ピーク電流制限回路が動作を開始した時点から出力電圧低下とともにスイッチング周波数は低くなる。このようにスイッチング周波数が低下する場合は、スイッチング周波数が上昇する場合に比較し出力電力の増加はなく出力電力は減少するため出力電流の増加は起こりにくいが、より急速に第１のスイッチ素子Ｑ１をターンオフすることによりスイッチング損失を低減することができ、オン時間を的確に短縮することが出来る。
【００５４】
（１６）前記第１および第２のスイッチ素子の少なくともいずれか一方を電界効果トランジスタで構成したことを特徴とする。
【００５５】
本発明では、電界効果トランジスタの寄生容量をキャパシタＣ１またはキャパシタＣ２として用いることができ、また、電界効果トランジスタの寄生ダイオードをダイオードＤ１またはダイオードＤ２として用いることができる。これにより、部品点数を削減してスイッチング電源装置の低コスト化と小型軽量化を図ることが出来る。
【００５６】
（１７）前記トランスＴの有する漏れインダクタにより前記インダクタＬを構成したことを特徴とする。
【００５７】
本発明では、インダクタＬとしてトランスＴが有する漏れインダクタを用いるため、部品点数を削減し、スイッチング電源装置の低コスト化、小型軽量化を図ることが出来る。
【００５８】
【発明の実施の形態】
図１は、本発明の実施形態であるスイッチング電源装置の回路図である。
【００５９】
トランスＴの１次側では、その１次巻線Ｔ１とインダクタＬとの直列回路に、第１のスイッチ回路Ｓ１と入力電源Ｖｉｎが直列に接続されるとともに、第２のスイッチ回路Ｓ２とキャパシタＣの直列回路は前記１次巻線Ｔ１とインダクタＬとの直列回路に並列に接続されている。また、トランスＴの２次巻線Ｔ２には、整流素子Ｄｓを含む整流平滑回路が接続されている。
【００６０】
第１のスイッチ回路Ｓ１は、第１のスイッチ素子Ｑ１、第１のダイオードＤ１、第１のキャパシタＣ１の並列接続回路で構成されている。第２のスイッチ回路Ｓ２は、第２のスイッチ素子Ｑ２、第２のダイオードＤ２、第２のキャパシタＣ２の並列接続回路で構成されている。
【００６１】
トランスＴには、第１の駆動巻線Ｔ３と第２の駆動巻線Ｔ４とが設けられ、第１の駆動巻線Ｔ３と第１のスイッチ素子Ｑ１の制御端子間には第１のスイッチング制御回路が接続され、第２の駆動巻線Ｔ４と第２のスイッチ素子Ｑ２の制御端子間には第２のスイッチング制御回路が設けられている。この第１及び第２のスイッチング制御回路で本発明のスイッチング制御回路を構成する。この第１及び第２のスイッチング制御回路は、第１・第２のスイッチ素子Ｑ１、Ｑ２が共にオフする期間を挟んで交互にオン／オフする様に該スイッチ素子を制御し、第１のスイッチ素子Ｑ１のオン期間に１次巻線Ｔ１とインダクタＬにエネルギーを蓄え、第１のスイッチ素子Ｑ１のオフ期間に２次巻線Ｔ２からエネルギーを放出し、第１のスイッチ素子Ｑ１と第２のスイッチ素子Ｑ２とを自励発振させる。
【００６２】
前記第１のスイッチング制御回路は、遅延回路１とオン時間制御回路２とで構成される。オン時間制御回路２は、後述のように過電流保護回路の一部をも構成する。
【００６３】
遅延回路１は、抵抗Ｒ４とキャパシタＣ３との直列回路からなり、第１の駆動巻線Ｔ３に発生した電圧を遅延して第１のスイッチ素子Ｑ１の制御端子に印加する。この遅延回路１に設定される遅延時間は、第１の駆動巻線Ｔ３に電圧が発生してから、オフ状態にある第１のスイッチ素子Ｑ１の両端に印加されているキャパシタＣ１の充電電荷が放電され零電圧に低下するまでの時間、または零電圧付近に低下するまでの時間に設定される。これにより、第１のスイッチ素子Ｑ１は、その両端に印加される電圧が零電圧または零電圧付近まで低下してからターンオンするようになる。
【００６４】
前記オン時間制御回路２は、第１のスイッチ素子Ｑ１の制御端子と入力電源Ｖｉｎの基準電位（負極）端子間に接続される第１のスイッチ手段であるトランジスタＴｒ１と、このトランジスタＴｒ１の制御端子に接続される、抵抗Ｒ２と、抵抗Ｒ３とフォトカプラＰＣのフォトトランジスタとの直列回路と、コンデンサＣ４とからなる時定数回路を備え、トランジスタＴｒ１は第１のスイッチ素子Ｑ１の制御端子に接続されている。抵抗Ｒ２とコンデンサＣ４の直列回路は、第１の駆動巻線Ｔ３に接続され、過電流時には抵抗Ｒ２に流れる電流によりコンデンサＣ４を充電して、第１の駆動巻線Ｔ３に電圧が発生してから、所定の時間後にトランジスタＴｒ１をオンして、第１のスイッチ素子Ｑ１をターンオフさせる。また、上記フォトトランジスタと抵抗Ｒ３との直列回路は、後述の出力電圧検出回路からの信号に基づいてトランジスタＴｒ１のオン時間を制御し、出力電圧Ｖｏの安定化を図る。
【００６５】
前記第２のスイッチング制御回路は、遅延回路３と第２のオン時間制御回路４とで構成される。
【００６６】
遅延回路３は、第２の駆動巻線Ｔ４に発生した電圧を遅延して第２のスイッチ素子Ｑ２の制御端子に印加する。この遅延回路３の遅延時間は、上記遅延回路１と同様に、第２の駆動巻線Ｔ４に電圧が発生してから、第２のスイッチ素子Ｑ２の両端に印加される電圧が零電圧または零電圧付近に低下するまでの時間に設定される。これによって、第２のスイッチ素子Ｑ２も、零電圧スイッチングを行う。また、第２のオン時間制御回路４は、第２のスイッチ素子Ｑ２の制御端子に接続される第４のスイッチ手段であるトランジスタＴｒ１１と、このトランジスタＴｒ１１の制御端子に接続され、抵抗Ｒ１３とコンデンサＣ１２とからなる時定数回路とを備えている。抵抗Ｒ１３とコンデンサＣ１２との時定数回路は、第２の駆動巻線Ｔ４の電圧が発生してから、所定の時間後にトランジスタＴｒ１１をオンして、第２のスイッチ素子Ｑ２をターンオフする。また、この抵抗Ｒ１３とコンデンサＣ１２の直列回路からなる時定数回路は、既述のように、第２の駆動巻線Ｔ４に電圧が発生して第２のスイッチ素子Ｑ２がターンオンした後、２次巻線Ｔ２からのエネルギー放出が終わる前に該第２のスイッチ素子Ｑ２とインダクタＬの直列回路に流れる電流を強制的に遮断して第２のスイッチ素子Ｑ２をターンオフさせるように時定数が設定されている。これにより、第２のスイッチ素子Ｑ２がターンオフすると、続いて第１のスイッチ素子Ｑ１がターンオンすることができ、第１のスイッチ素子Ｑ１に流れる電流Ｉｄ１は台形波形となる。
【００６７】
前記第１のスイッチ素子Ｑ１には、該スイッチ素子Ｑ１に流れる電流Ｉｄ１の大きさを検出する電流検出手段である抵抗Ｒを含むピーク電流制限回路５が接続されている。ピーク電流制限回路５は、上記電流Ｉｄ１の大きさを検出する抵抗Ｒと、この抵抗Ｒの両端電圧が、抵抗Ｒ６を介してベース端子に入力される第２のスイッチ手段であるトランジスタＴｒ２と、トランジスタＴｒ２のコレクタ電流がベース電流として供給される第３のスイッチ手段であるトランジスタＴｒ３と、トランジスタＴｒ３のコレクタ電流がベース電流として供給される第１のスイッチ手段であるトランジスタＴｒ１と、を備えている。
【００６８】
このピーク電流制限回路５は、抵抗Ｒに流れる電流Ｉｄ１の大きさに対応した電圧を抵抗Ｒ６と抵抗Ｒ７とで分圧してトランジスタＴｒ２のベース−エミッタ間に供給し、この電圧がしきい値Ｖｂｅ（約０．６Ｖ）を超えた時にトランジスタＴｒ２がオンして、トランジスタＴｒ３がオンし、さらに、トランジスタＴｒ１がオンして、第１のスイッチ素子Ｑ１がターンオフする。これにより、１次巻線Ｔ１及び第１のスイッチ素子Ｑ１に流れる電流ピーク値Ｉｄｐを所定の値に制限し、過電流によるトランスの磁気飽和を防止することができる。
【００６９】
ここで、第１のスイッチ素子Ｑ１であるＦＥＴ Ｑ１のゲート・ソース間に接続されたトランジスタＴｒ１をオンして電圧を放電してＦＥＴ Ｑ１をターンオフさせるのに必要なトランジスタＴｒ１のコレクタ電流をＩｃとし、トランジスタＴｒｌ、Ｔｒ２、Ｔｒ３の増幅率をそれぞれα１、α２、α３とするとトランジスタＴｒ２をオンさせるための必要なベース電流Ｉｂは、漏れ電流などを無視すると以下の式で表される。
【００７０】
Ｉｂ＝Ｉｃ／（α１×α２×α３）…・ …▲１▼
これに対して、図１４に示す従来回路では、以下の式で表される。
【００７１】
Ｉｂ＝Ｉｃ／α２…・ …▲２▼
式▲１▼と式▲２▼の比較から、式▲１▼の方が少ないベース電流ＩｂでトランジスタＴｒ１をオンしてＦＥＴ Ｑ１をターンオフできるため、ピーク電流を検出してトランジスタＴｒ２のベースエミッタ間電圧がしきい電圧に達してからＦＥＴ Ｑ１をターンオフするまでの遅延時間が短く、急速にＦＥＴ Ｑ１をターンオフできる。
【００７２】
なお、過電流時には、抵抗Ｒ２とコンデンサＣ４を備えた時定数回路を含むオン時間制限回路２によっても過電流保護を行う。後述のように、出力電圧が安定化されている動作モードから、２次巻線Ｔ２からの出力電流Ｉｏが増大して第１のスイッチ素子Ｑ１に流れる電流Ｉｄ１の電流ピーク値が一定以上に大きくなると、ピーク電流制限回路５が動作して電流ピーク値が制限されるが、さらに出力電流Ｉｏが増加しようとすると、出力電力を一定に保ったまま出力電圧が低下する動作となる。この時、オン時間制限回路２の上記時定数回路は、出力電圧の低下にともないトランジスタＴｒ１のオンタイミングを早め、これにより、第１のスイッチ素子Ｑ１の最大オン時間を短くなるように制御する。
【００７３】
さらに出力電圧が低下すると、第１の駆動巻線Ｔ３に発生するフライバック電圧が低下し、フライバック電圧が遅延回路のインピーダンスと第１のスイッチ素子Ｑ１の制御端子間のインピーダンスとで分圧され、第１のスイッチ素子Ｑ１の制御端子間の電圧がしきい値に達しなくなり、第１の駆動巻線Ｔ３によって第１のスイッチ素子Ｑ１はターンオンせずに発振停止となる。その後、起動抵抗により第１のスイッチ素子Ｑ１が再びターンオンして起動し、また停止状態となる。このように起動と停止を繰り返す発振モードとなり、連続発振時の周期に比較し起動時間が十分長いため、出力電力が十分小さく絞り込まれ、出力短絡時においても短絡電流を十分小さく低減出来る。
【００７４】
したがって、過電流時においては、第１に、ピーク電流制限回路５によって電流ピーク値が制限され、出力電力を制限してトランスの磁気飽和を防止し、第２に、オン時間制限回路２によって第１のスイッチ素子Ｑ１の最大オン時間が短縮され、出力電力を低減して出力電流の増加を抑制し、そして第３に、ターンオン遅延回路により、起動と停止を繰り返す動作モードとして、出力電力を大幅に低減して短絡電流を低減できる。
【００７５】
さらに、ピーク電流制限回路５には、過電流保護時の入力電圧補正回路６が接続されている。本発明では、この入力補正回路６も過電流保護回路の一部となる。入力補正回路６は、第１の駆動巻線Ｔ３と、ピーク電流制限回路５のトランジスタＴｒ２のベース端子間に接続されたものであって、ダイオードＤ４、ツェナーダイオードＤ５及び抵抗Ｒ８の直列回路で構成される。この回路は、入力電圧が変動した場合にピーク電流制限回路５の動作する出力電流を補正するためのものである。すなわち、入力電圧が高い時には第１の駆動巻線Ｔ３に発生する電圧も高くなるから、この補正回路６のルートでトランジスタＴｒ２のベース端子に電流を流すことにより、過電流保護回路の動作点を低くする。このようにすることで、入力電圧の変動に対し、過電流保護回路の動作点をほぼ一定にすることが可能である。
【００７６】
トランスＴの２次巻線Ｔ２の出力側には出力電圧Ｖｏを検出する出力電圧検出回路７が設けられている。
【００７７】
この出力電圧検出回路７は、出力電圧Ｖｏを分圧する分圧抵抗Ｒ２０、Ｒ２１と、その抵抗の接続点（基準点）がリファレンス電圧Ｖｒの入力端子に接続されるシャントレギュレータＩＣ１と、このシャントレギュレータＩＣ１に直列に接続されるフォトカプラＰＣのフォトダイオードとを備えている。シャントレギュレータＩＣ１は、リファレンス電圧Ｖｒと分圧抵抗Ｒ２０、Ｒ２１による分圧電圧Ｖａを比較し、その差に応じてカソード−アノード間の電流を制御する。フォトカプラＰＣは、この電流の変化を光の強弱に変換する。すなわち、出力電圧Ｖｏが高くなると、オン時間制御回路２のフォトトランジスタのコレクタ−エミッタ間のインピーダンスが小さくなり、これによって、第１のスイッチ素子Ｑ１のオン期間におけるコンデンサＣ４の充電時間が早まり、トランジスタＴｒ１がより早くオンし、第１のスイッチ素子Ｑ１のターンオフタイミングが早くなってオン時間が短くなる。第１のスイッチ素子Ｑ１のオン時間が短くなると、出力電流が減少し、出力電圧Ｖｏが低下する。出力電圧Ｖｏが所定の電圧（設定電圧）よりも低下すると、上記と逆の動作によって出力電力が増大し出力電圧が上昇する。このようにして、出力電圧の安定化制御が行われ、この時の出力電圧Ｖｏは、次式で表される。
【００７８】
Ｖｏ＝Ｖｒ×（Ｒ２０＋Ｒ２１）／Ｒ２１
次に、上記のスイッチング電源装置の定格時の動作を説明する。
【００７９】
図２は、図１に示す回路の定格時の波形図である。以下、図１及び図２を参照して同回路の動作を詳細に説明する。
【００８０】
図２において、Ｓ１、Ｓ２は、第１のスイッチ素子Ｑ１、第２のスイッチ素子Ｑ２のオン／オフを表す信号、Ｖｄｓ１、Ｖｄｓ２、Ｖｓは、それぞれ、キャパシタＣ１、Ｃ２、Ｃｓの両端電圧波形、Ｉｄ１、Ｉｄ２、Ｉｓは、それぞれ、スイッチ回路Ｓ１、Ｓ２、整流素子Ｄｓの電流波形である。
【００８１】
本回路の最適な定常状態におけるスイッチング動作は、１スイッチング周期Ｔにおいて、時間ｔ１〜ｔ５の４つの動作状態に分けることができる。以下、各状態における動作について説明する。
【００８２】
（状態１）ｔ１〜ｔ２
第１のスイッチ素子Ｑ１はオンしており、入力電圧がトランスＴの１次巻線Ｔ１に印加されることによって１次巻線電流が直線的に増加する。この時、トランスＴに励磁エネルギーが蓄えられる。また、この時、フォトカプラＰＣを介してコンデンサＣ４が充電され、このコンデンサＣ４の電圧がトランジスタＴｒ１のしきい値電圧（約０．６Ｖ）に達すると該トランジスタＴｒ１がオンして、時間ｔ２で第１のスイッチ素子Ｑ１がターンオフし、状態２に遷移する。
【００８３】
（状態２）ｔ２〜ｔ３
第１のスイッチ素子Ｑ１がターンオフすると、トランスＴの次巻線Ｔ１とインダクタＬは、キャパシタＣ１及びＣ２と共振し、キャパシタＣ１を充電し、キャパシタＣ２を放電する。また、２次側ではトランスＴの２次巻線Ｔ２とキャパシタＣｓとが共振し、キャパシタＣｓを放電する。電圧Ｖｓ１の立ち上がり、及び電圧Ｖｄｓ１の立ち下がり部分の曲線は、１次巻線Ｔ１及びインダクタＬとキャパシタＣ１及びキャパシタＣ２との共振による正弦波の一部である。キャパシタＣ２の両端電圧Ｖｄｓ２が下降し零電圧になると、ダイオードＤ２が導通し、状態３に遷移する。
【００８４】
この時、２次側では、キャパシタＣｓの両端電圧Ｖｓが零電圧まで下降し、整流素子Ｄｓが導通し、零電圧ターンオン動作となる。この両端電圧Ｖｓの立ち下がり部分の曲線は、キャパシタＣｓと２次巻線Ｔ２との共振による正弦波の一部である。
【００８５】
（状態３）ｔ３〜ｔ４
ダイオードＤ２が導通した状態で、コンデンサ１１及び抵抗Ｒ１１で構成される遅延回路３によって、第２の駆動巻線Ｔ４に発生した電圧が遅延して第２のスイッチ素子Ｑ２の制御端子に与えられ、この第２のスイッチ素子Ｑ２がターンオンされる。これにより、第２のスイッチ素子Ｑ２は零電圧スイッチング動作する。状態３では、１次側でダイオードＤ２及び第２のスイッチ素子Ｑ２が導通しており、インダクタＬとキャパシタＣは共振を始め、キャパシタＣが放電される。この時、２次側では整流素子Ｄｓは導通し、トランスＴに蓄えられた励磁エネルギーを２次巻線Ｔ２から放出し、整流平滑回路を介して出力される。この状態では、整流素子Ｄｓに流れる電流Ｉｓは、１次側のインダクタＬとキャパシタＣによる共振電流Ｉｄ２に対し、直線的に減少する励磁電流Ｉｍを加えた値と相似形となるため、零電流から比較的急峻に立ち上がり、正弦波状の曲線を有する波形となる。
【００８６】
１次側では、第２の駆動巻線Ｔ４に発生した電圧により、抵抗Ｒ１２を介してコンデンサＣ１２が充電され、その充電電圧がトランジスタＴｒ２のしきい値電圧（約０．６Ｖ）に達すると、該トランジスタＴｒ２がオンし、第２のスイッチ素子Ｑ２に流れる共振電流を強制的に遮断する。そして、この時遮断される上記共振電流の大きさは、ピーク値付近であって、そのタイミングは時間ｔ４である。オン時間制御回路４の抵抗Ｒ１２とコンデンサＣ１２からなる時定数回路は、上記時間ｔ４で第２のスイッチ素子Ｑ２をターンオフする時定数に設定されている。
【００８７】
（状態４）ｔ４〜ｔ５
第２のスイッチ素子Ｑ２がターンオフされると、共振電流Ｉｄ２が急激に遮断され、この急激な電流変化によりインダクタＬに電圧が発生し、トランスＴの１次巻線Ｔ１の電圧は反転する。インダクタＬはキャパシタＣ１及びＣ２と共振し、インダクタＬの励磁エネルギーにより、キャパシタＣ１を放電し、キャパシタＣ２を充電する。キャパシタＣ１の両端電圧Ｖｄｓ１が下降し、時間ｔ５で零電圧になると、ダイオードＤ１が導通して状態４が終了する。ダイオードＤ１が導通している状態で、抵抗Ｒ３、コンデンサＣ３からなる遅延回路１によって、第１の駆動巻線Ｔ３に発生した電圧が遅延して第１のスイッチング素子Ｑ１の制御端子に与えられる。これによって、第１のスイッチ素子Ｑ１がターンオンして零電圧スイッチング動作が行われる。
【００８８】
２次側では、スイッチ素子Ｑ２がターンオフされると、整流素子ＤｓがオフしてキャパシタＣｓの両端電圧Ｖｓが零電圧から上昇し、２次巻線電圧と出力電圧との和の電圧にクランプされる。
【００８９】
１スイッチング周期当たり、以上のような動作を行い、以下、この動作を繰り返す。
【００９０】
（過電流保護回路の動作）
次に過電流時の過電流保護回路及び入力電圧補正回路６の動作を、出力電圧電流特性を示す図３を用いて説明する。過電流保護回路は、オン時間制限回路２と、ピーク電流制限回路５と遅延回路１で構成されている。
【００９１】
出力電流が増加し第１のスイッチ素子Ｑ１（ＦＥＴ Ｑ１）に流れる電流ピーク値が大きくなると、トランスの飽和を防止するために過電流保護回路が働く。図１において、抵抗Ｒで電流ピーク値を検出して抵抗Ｒの両端電圧が抵抗Ｒ６と抵抗Ｒ７とで分圧されトランジスタＴｒ２のベースーエミッタ間に電圧が供給される。トランジスタＴｒ２のベースーエミッタ間電圧がしきい電圧（約0.6V）を越えるとトランジスタＴｒ２がオンして、トランジスタＴｒ３をオンし、トランジスタＴｒｌのベースエミッタ間電圧がしきい電圧( 約0.6V）に達してトランジスタＴｒｌがオンして、第１のスイッチ素子Ｑ１をターンオフする。したがって、１次巻線Ｔ１に流れる電流ピーク値は制限され、出力電力が制限されてトランスの飽和を防止する。
【００９２】
図３の０からＡ点までは、出力電圧が安定化されて制御される。点Ａにて電流ピーク値が制限され始めてからさらに出力電流を増加させると、出力電力はほぼ一定となり出力電圧が低下する。ここで、コンデンサＣ４は、第１の駆動巻線Ｔ３に発生する入力電圧に比例した正電圧で抵抗Ｒ２を経路として充電され、出力電圧に比例した負電圧で抵抗Ｒ２を経路として放電されるため、出力電圧が低下するとコンデンサＣ４の放電電流が小さくなり、時定数回路による最大オン時間が短くなる。図６にトランジスタＴｒｌのベース・エミッタ間電圧波形および出力電圧波形を示す。出力電圧の低下とともにトランジスタＴｒｌのベース・エミッタ間電圧の負電位への引き込みが小さくなりオン時間が短縮される。
【００９３】
出力電圧低下に伴い、時定数回路による最大オン時間は短くなり、図３の点Ｂでは第１のスイッチ素子Ｑ１に流れるピーク電流が設定値に達する前に第１のスイッチ素子Ｑ１がターンオフされる。点Ｂから点Ｃでは、出力電圧が低下すると出力電力が減少して出力電流が減少する。
【００９４】
次に、時定数回路による最大オン時間が短くなった点Ｃでは、第１の駆動巻線Ｔ３に発生するフライバック電圧が低下し、第１のスイッチ素子Ｑ１がターンオンするのが妨げられる。すなわち、遅延回路のインピーダンスと第１のスイッチ素子Ｑ１の制御端子間のインピーダンスとでフライバック電圧が分圧されるため、フライバック電圧の低下により、第１のスイッチ素子Ｑ１の制御端子間の電圧がしきい値に達しなくなり、第１の駆動巻線Ｔ３によって第１のスイッチ素子Ｑ１はターンオンしなくなり、発振停止となる。その後、起動抵抗により第１のスイッチ素子Ｑ１がターンオンして起動し、また停止状態となる。このように起動と停止を繰り返す発振モードとなり、連続発振時の周期に比較し起動時間が十分長いため、出力電力が十分小さく絞り込まれ、過電流時および出力短絡時において出力電流を十分小さく低減出来る。図３の点Ｃにて起動停止発振モードとなると、図３の点Ｄに跳躍する。
【００９５】
また、ダイオードＤ４，ツェナーダイオードＤ５、抵抗Ｒ８で示される回路は、入力電圧が変動した場合にピーク電流制限回路５が動作する所定のピーク電流を補正するためのもので、入力電圧が高いときは第１の駆動巻線Ｔ３に発生する電圧も高くなることからツェナーダイオードＤ５が導通して、ダイオードＤ４，ツェナーダイオードＤ５、抵抗Ｒ８の経路で電流が流れ、過電流保護回路の動作点を低くすることができる。これにより、入力電圧変動に対し、過電流保護回路の動作点をほぼ一定とすることができる。
【００９６】
図４はピーク電流値が制限される電流Ｉｄ１の波形を示している。図１の回路では、第２のスイッチ素子Ｑ２（ＦＥＴ Ｑ２）のオン時間により第１のスイッチ素子Ｑ１のオフ時間が決められる。第２のスイッチ素子Ｑ２のオン時間はほぼ一定の場合、図４に示すように、第１のスイッチ素子Ｑ１のオンの幅は小さくなるものの、第１のスイッチ素子Ｑ１のオフ時間はほぼ一定で、出力電圧低下とともにスイッチング周波数が上昇する。スイッチング周波数が上昇すると、スイッチング周波数が一定の場合と比較し、出力電力が増加することから、出力電流がより増大してしまうことになる。このため、抵抗Ｒに流れるピーク電流が所定の電圧に達してから第１のスイッチ素子Ｑ１をターンオフするまでの遅延時間をできるだけ短くすることが必要で、急速に第１のスイッチ素子Ｑ１をターンオフできることが特に重要となり、的確にオン時間を短縮することで、出力電流が増大する前に起動停止発振モードに移行し出力電力を大幅に低減する。
【００９７】
これに対し、電流Ｉｄｌの波形が三角波である場合は、エネルギー放出期間で第１のスイッチ素子Ｑ１のオフ時間が決まる。このような動作をする回路としては、リンギングチョークコンバータがある。この回路では、図３のＡ点から出力電圧低下とともにスイッチング周波数は低くなり、比較的容易に起動停止発振モードに移行し出力電力を大幅に低減することができる（図５参照）。
【００９８】
また、図１の回路においても、出力電圧低下により第２のスイッチ素子Ｑ２のオン時間が長くなるように設定することが可能で、第２のオン時間制御回路における時定数回路の充放電コンデンサの充電時のインピーダンスと放電時のインピーダンスを所定の値に設定することにより可能となる。図１においては、抵抗Ｒ１３の両端のインピーダンスを充電時と放電時で所定のインピーダンスとなるように設定する。図１に示す実施例では、充放電コンデンサは、第２の駆動巻線に発生する出力電圧に略比例する電圧によって充電され、入力電圧に略比例する電圧により放電される。このため入出力電圧の変化がない場合、充放電コンデンサの充電時間は、充電と放電のサイクルを繰り返すために入出力電圧と負荷電流が変化しない定常状態ではほぼ一定であり、第２のスイッチ素子Ｑ２のオン時間もほぼ一定となる。しかし、出力電圧が低下してくると、第２の駆動巻線に発生する出力電圧に略比例する電圧が低くなるため、充電時間が長くなり、その結果、第４のスイッチ手段であるトランジスタＴｒ１１のオンタイミングが遅くなり、第２のスイッチ素子Ｑ２のオン時間が長くなる。
【００９９】
第２のスイッチ素子Ｑ２のオン時間が長くなり、第２のスイッチ素子Ｑ２に流れる共振電流がピーク値を越えて、零電流付近で第２のスイッチ素子Ｑ２がターンオフされると、共振電流Ｉｄ２が急激に遮断されることがなくなり、急激な電流変化がないためインダクタＬに電圧が発生せず、トランスＴの１次巻線Ｔ１の電圧は反転しない。このため、エネルギーの放出が完了して、２次側の整流ダイオードが非導通となったタイミングでトランスＴの１次巻線Ｔ１の電圧が反転し、第１のスイッチ素子Ｑ１がターンオンし、第１のスイッチ素子Ｑ１に流れる電流Ｉｄｌの波形は三角波となる。すなわち、出力電圧低下により、第２のスイッチ素子Ｑ２のターンオフのタイミングで第１のスイッチ素子Ｑ１がターンオンする電流連続モードから、第２のスイッチ素子Ｑ２のターンオフ後のエネルギー放出期間でオフ時間が決まる電流臨界モード動作となり、電流Ｉｄｌの波形は三角波となる。この場合でも、図３のＡ点から出力電圧低下とともにスイッチング周波数は低くなる。
【０１００】
ここで、出力電圧低下とともにスイッチング周波数が高くなる場合と低くなる場合を比較すると、スイッチング周波数が高くなる場合の方が同じオン時間でも出力電力が大きくなるため、オン時間の大きな絞り込みが必要となり、トランジスタＴｒ２のベースエミツタ間電圧がしきい電圧に達してから第１のスイッチ素子Ｑ１をターンオフするまでの遅延時間をより短くし、より急速に第１のスイッチ素子Ｑ１をターンオフすることが必要となる。いずれにしても、スイッチング損失を低減して、出力電流の増大を抑制するためには、ピーク電流を検出してから第１のスイッチ素子Ｑ１をターンオフするまでの遅延時間を短くし、急速に第１のスイッチ素子Ｑ１をターンオフすることが必要で、本発明により解決できる。
【０１０１】
図７は、本発明の第２の実施形態のスイッチング電源装置の回路図である。
【０１０２】
実施形態１に対して、トランジスタＴｒ３のコレクタ・エミッタ間が第１のスイッチ素子Ｑ１のゲート・ソース間に接続されている。抵抗Ｒにより第１のスイッチ素子Ｑ１のピーク電流を検出して、抵抗Ｒ６，Ｒ７で分圧して、抵抗Ｒ７の両端電圧がトランジスタＴｒ２のベースエミッタ間しきい電圧を越えるとトランジスタＴｒ２がオンし、トランジスタＴｒ３がオンして、第１のスイッチ素子Ｑ１がターンオフする。
【０１０３】
ここで、第１のスイッチ素子Ｑ１のゲート・ソース間に接続されたトランジスタＴｒ１をオンして電圧を放電して第１のスイッチ素子Ｑ１をターンオフさせるのに必要なトランジスタＴｒ１のコレクタ電流をＩｃとし、トランジスタＴｒ２、Ｔｒ３の増幅率をそれぞれα２，α３とするとトランジスタＴｒ２をオンさせるための必要なベース電流Ｉｂは、漏れ電流などを無視すると以下の式で表される。
【０１０４】
Ｉｂ＝Ｉｃ／（α２×α３）……▲３▼
式▲３▼と上記式▲１▼、式▲２▼を比較してわかるように式▲３▼は、式▲２▼より改善されているものの式▲１▼よりはベース電流が多く必要である。このため、トランジスタＴｒ２のベースエミッタ間電圧がしきい電圧に達してから第１のスイッチ素子Ｑ１をターンオフするまでの遅延時間は、第１の実施形態の回路よりは長い。しかし、図１４の従来回路の遅延時間よりは短くなり、第１の実施形態と同じ効果を奏することが出来る。
【０１０５】
図８は、本発明の第３の実施形態のスイッチング電源装置の回路図である。このスイッチング電源装置も、電流連続モードで動作する２石式自励発振スイッチング電源装置の一つである。
【０１０６】
第１のスイッチ素子Ｑ１のオフの期間に第１の駆動巻線Ｔ３に発生するフライバック電圧をダイオードＤ２０とコンデンサＣ２０により整流平滑し、コンデンサＣ２０の負電位とダイオードＤ２２が接続されている第１の駆動巻線Ｔ３の電位とを抵抗Ｒ２０、Ｒ２１と、ツェナーダイオードＤ２１により分圧して、分圧電圧をダイオードＤ２３を介してトランジスタＴｒ２のベースに入力する構成である。出力電圧が低下すると、ダイオードＤ２３のアノードの分圧電圧が上昇し、トランジスタＴｒ２のベースに入力する電流が増加するためオン時間が短縮され、出力電力を低減して出力電流を減少させることができる。
【０１０７】
この回路では、トランジスタＴｒ２のベースに入力する電流を大きくすることにより、第１の実施形態の回路よりさらにオン時間を短縮し、出力電力を低減して出力電流を減少させることができる。
【０１０８】
図９は、本発明の第４の実施形態のスイッチング電源装置の回路図である。
【０１０９】
一般に、リンギングチョークコンバータと呼ばれる回路方式で、第１のスイッチ素子Ｑ１のオン期間にエネルギーを蓄え、オフ期間に２次巻線からエネルギーを放出する。オン期間の１次巻線電流は三角波となり、第１の実施形態の回路と同様の効果がある。同回路と比較すると、第１のスイッチ素子Ｑ１に流れる電流波形が三角波となり、出力電圧が低下するにしたがいオン時間は短くなり、オフ時間が長くなる。総合ではスイッチング周波数は低下する。これに対し、第１の実施形態において連続モードで動作する場合は、第１のスイッチ素子Ｑ１に流れる電流波形が台形波となり、出力電圧が低下してもそのオフ時間がほとんど変化せず、オン時間が短くなるためスイッチング周波数は上昇する。スイッチング周波数が低下する方が出力が小さくなるため、第１の実施形態と比較すると出力電流の増大は、より抑制される。
【０１１０】
図１０は、本発明の第５の実施形態のスイッチング電源装置の回路図である。
【０１１１】
この回路は、図９の回路において、トランジスタＴｒ１とトランジスタＴｒ２とをトランジスタＴｒ４で共用したものである。第１のスイッチ素子Ｑ１に流れるピーク電流が所定の電流となるとトランジスタＴｒ４→Ｔｒ３の順でオンし、第１のスイッチ素子Ｑ１がターンオフし、第１の実施形態と同様の効果があり、該第１の実施形態よりトランジスタの数を１つ少なくできる長所がある。
【０１１２】
図１１は、本発明の第６の実施形態のスイッチング電源装置の回路図である。
【０１１３】
電流連続モードで動作する２石式自励発振スイッチング電源装置において、商用電源を整流平滑した電圧を入力電源としている。また、電流検出手段としてカレントトランスを用いており、第１の実施形態と同様の効果があり、カレントトランスを用いて出力電圧検出回路７における損失を低減できる。
【０１１４】
図１２は、本発明の第７の実施形態のスイッチング電源装置の回路図である。電流連続モードで動作する２石式自励発振スイッチング電源装置において、第２のスイッチ素子Ｑ２とキャパシタＣの直列回路が第１のスイッチ素子Ｑ１と並列に接続されている。
【０１１５】
キャパシタＣの印加電圧は大きくなるが、ＬＣ共振周期を同一とすると容量は低減できる。
【０１１６】
図１３は、本発明の第８の実施形態のスイッチング電源装置の回路図である。電流連続モードで動作する２石式自励発振スイッチング電源装置において、第１のスイッチ素子Ｑ１と第２のスイッチ素子Ｑ２が直列に接続され、キャパシタＣとインダクタＬが直列に接続されている。
【０１１７】
第１のスイッチ素子Ｑ１と第２のスイッチ素子Ｑ２に入力電圧しか印加されないため、低耐圧のスイッチ素子のＦＥＴが適用できる。一般に低耐圧のＦＥＴはオン抵抗が小さいことから、導通損失が低減でき、高効率化を図ることができる。
【０１１８】
【発明の効果】
本発明によれば次の効果がある。
【０１１９】
▲１▼ １次巻線の電流ピーク値が所定の値に達すると、第２のスイッチ手段オン→第３のスイッチ手段オンにより電気信号の増大が図られて、急速に第１のスイッチ素子Ｑ１をターンオフすることができ、ターンオフ時のスイッチング損失を低減し、出力電流の増大を抑制できる。
【０１２０】
▲２▼ ピーク電流を制限するピーク電流制限回路５により、１次巻線の電流ピーク値を所定の値に制限することができトランスの磁気飽和を防止し、スイッチング電源装置の高信頼性を得ることができる。
【０１２１】
▲３▼ 最大のオン時間を短縮するオン時間制限回路２により、出力電圧が低下するにともない、出力電力を低減して出力電流を減少させることができる。
【０１２２】
▲４▼ ターンオン遅延回路のインピーダンスを適切に設定することにより、起動と発振停止を繰り返す動作として、出力電力を大幅に低減することができ、短絡電流を低減できる。これに対して、従来例１、２では、出力電圧電流特性が図１８のようになるため、起動停止発振モードへ移ることができず、短絡時に２次側電流が増大し整流ダイオードなどが破壊する場合がある。
【０１２３】
▲５▼ 時定数回路によりオン時間を制限するオン時間制限回路２と第１のスイッチ素子Ｑ１に流れるピーク電流を制限するピーク電流制限回路５とからなる過電流保護回路において、第１のスイッチ手段であるトランジスタＴｒ１を第１のスイッチ素子Ｑ１のターンオフ制御に兼用できるため、部品点数を削減できる。また、ピーク電流制限回路５の動作とオン時間制限回路２による動作を連続的に切り替えることができ、動作を安定化できる。さらに、トランジスタＴｒ２、Ｔｒ３はトランジスタＴｒｌに比べて電流容量の小さなトランジスタで良いため、コストを上昇させることはない。
【０１２４】
▲６▼ 入力電圧が変化した場合でもピーク電流制限を開始する出力電流（過電流点）を一定とすることができるためトランスの磁気飽和を抑制してトランスの小型化を図ることができる。
【０１２５】
【図面の簡単な説明】
【図１】本発明の第１の実施形態のスイッチング電源装置の回路図
【図２】定格時の動作波形図
【図３】出力電圧電流特性図
【図４】出力電圧低下時の電流Ｉｄ１波形図
【図５】出力電圧低下時の電流Ｉｄ１波形図
【図６】出力電圧低下時のＴｒ１のベース・エミッタ間電圧波形図
【図７】本発明の第２の実施形態のスイッチング電源装置の回路図
【図８】本発明の第３の実施形態のスイッチング電源装置の回路図
【図９】本発明の第４の実施形態のスイッチング電源装置の回路図
【図１０】本発明の第５の実施形態のスイッチング電源装置の回路図
【図１１】本発明の第６の実施形態のスイッチング電源装置の回路図
【図１２】本発明の第７の実施形態のスイッチング電源装置の回路図
【図１３】本発明の第８の実施形態のスイッチング電源装置の回路図
【図１４】従来例１のスイッチング電源装置の回路図
【図１５】従来例２のスイッチング電源装置の回路図
【図１６】従来例１の出力電圧低下時の電流Ｉｄ１波形図
【図１７】従来例２の出力電圧低下時の電流Ｉｄ１波形図
【図１８】従来例１、２の出力電圧電流特性図
【発明の属する技術分野】
本発明は，スイッチング電源装置、特に、過電流保護回路を備えた自励発振式のスイッチング電源装置に関する。
【０００２】
【従来の技術】
従来の過電流保護回路を備えたスイッチング電源装置としては、次に示すものがあった。
【０００３】
（従来例１）特願２００１−２７３９１５号（スイッチング電源装置）
図１４は、同出願に係るスイッチング電源装置の回路図である。
【０００４】
トランスＴの１次巻線Ｔ１とインダクタＬとの直列回路に、第１のスイッチ回路Ｓ１と入力電源Ｖｉｎとが直列に接続されている。
【０００５】
第２のスイッチ回路Ｓ２とキャパシタＣの直列回路が前記トランスＴの１次巻線Ｔ１と前記インダクタＬとの直列回路に並列に接続されている。
【０００６】
前記トランスＴの２次巻線Ｔ２には、整流素子Ｄｓを含む整流平滑回路が設けられている。
【０００７】
第１のスイッチ回路Ｓ１は、第１のスイッチ素子Ｑ１、第１のダイオードＤ１、および第１のキャパシタＣ１の並列接続回路で構成され、
第２のスイッチ回路Ｓ２は、第２のスイッチ素子Ｑ２、第２のダイオードＤ２、および第２のキャパシタＣ２の並列接続回路で構成されている。
【０００８】
前記トランスＴに設けられた第１の駆動巻線Ｔ３と第１のスイッチ素子Ｑ１の制御端子間、及び前記トランスＴに設けられた第２の駆動巻線Ｔ４と第２のスイッチ素子Ｑ２の制御端子間には、スイッチング制御回路が接続されている。
【０００９】
このスイッチング制御回路は、第１・第２のスイッチ素子Ｑ１、Ｑ２が共にオフする期間を挟んで交互にオン／オフするように制御し、第１のスイッチ素子Ｑ１のオン期間に前記１次巻線Ｔ１とインダクタＬにエネルギーを蓄え、第１のスイッチ素子Ｑ１のオフ期間に前記２次巻線Ｔ２からエネルギーを放出し、第１のスイッチ素子Ｑ１と第２のスイッチ素子Ｑ２とを自励発振させる。
【００１０】
上記の構成において、前記インダクタＬと前記キャパシタＣとは、前記第１のスイッチ素子Ｑ１のオフ期間において共振する共振回路を構成し、
前記スイッチング制御回路は、
前記第１のスイッチ素子Ｑ１がターンオンした後、所定時間経過後に該第１のスイッチ素子Ｑ１をターンオフさせる時定数に設定されたオン時間制御回路と、
前記第２のスイッチ素子Ｑ２がターンオンした後、前記２次巻線からのエネルギー放出が終わる前に該第２のスイッチ素子Ｑ２と前記インダクタＬの直列回路に流れる共振電流を遮断するよう該第２のスイッチ素子Ｑ２をターンオフさせる時定数に設定された第２のオン時間制御回路と、を備えている。これにより、電流連続モードで動作する。
【００１１】
また、前記第１のスイッチ素子Ｑ１に直列に接続された電流検出手段である抵抗Ｒを備え、該抵抗Ｒで検出された前記第１のスイッチ素子Ｑ１に流れる値がしきい値になると該第１のスイッチ素子Ｑ１のオン時間を制限する過電流保護回路５を設けている。
【００１２】
前記過電流保護回路は、前記トランジスタＴｒ２を第１のスイッチ素子Ｑ１の制御端子に接続し、前記電流検出手段に発生する電圧を抵抗を介してトランジスタＴｒ２の制御端子に与え、前記第１のスイッチ素子Ｑ１に流れる電流が所定の値に達するとトランジスタＴｒ２の制御端子電圧がしきい値に達して、該トランジスタをオンし、前記第１のスイッチ素子Ｑ１をターンオフさせて該第１のスイッチ素子Ｑ１に流れるピーク電流値を制限するように動作する。図１６は、出力電圧低下に伴う第１のスイッチ素子Ｑ１に流れる電流Ｉｄ１波形を示す。同図のように、出力電圧が低下していっても第１のスイッチ素子Ｑ１のオフ時間はほぼ一定であり、オン時間が短くなることから、スイッチング周波数は高くなりスイッチング損失が増加するとともに、出力電流が増大する。
【００１３】
（従来例２）
図１５は、従来のリンギングチョークコンバータにピーク電流制限回路を設けた例である。第１のスイッチ素子Ｑ１に流れるピーク電流が所定の電流になると、トランジスタＴｒ４がオンし、第１のスイッチ素子Ｑ１がターンオフする。
【００１４】
図１７は、出力電圧低下に伴う第１のスイッチ素子Ｑ１に流れる電流Ｉｄ１波形を示す。同図のように、出力電圧が低下するに応じて第１のスイッチ素子Ｑ１のオフ時間が長くなっていき、スイッチング周波数は低くなるためスイッチング損失の増加は抑制されるが、出力電流は増大する。
【００１５】
【発明が解決しようとする課題】
上記の従来例１、従来例２のスイッチング電源装置では以下の欠点があった。
【００１６】
▲１▼第１のスイッチ素子Ｑ１に流れる電流を検出して検出電圧がトランジスタＴｒ２のベースエミッタ間しきい電圧に達してから、トランジスタＴｒ２をオンするまでの遅延時間が大きい。このため、オン時間を短い時間まで縮小できず、２次電流が増大し、２次側整流ダイオードなどが破壊する可能性がある。
【００１７】
この要因は、検出電圧がトランジスタＴｒ２のベースエミッタ間しきい電圧に達しても、すぐにはトランジスタＴｒ２をオンすることができないためである。トランジスタＴｒ２をオンさせるためには十分なベース電流が必要であり、このベース電流を確保するまでの時間が遅延時間となり、オン時間を短い時間まで縮小できず、出力電力が増加するためである。さらにトランジスタＴｒ２により第１のスイッチ素子Ｑ１をオフしようとすると第１のスイッチ素子Ｑ１に流れる電流が減少し、抵抗Ｒの両端電圧が低下する。この電圧が、トランジスタＴｒ２のベースエミッタ間しきい電圧以下となるとトランジスタＴｒ２はオンできなくなるため、オン速度が急速に減速してしまう。トランジスタＴｒ２のオン速度が遅く、遅延時間が長いと、第１のスイッチ素子Ｑ１のターンオフ速度が遅くなりスイッチング損失が増えるだけでなく、過電流時にオン時間の絞り込みができず、出力電圧の低下にともなう出力電流の増加以上に出力電流が増大する。出力電流が増大すると、２次側ダイオードが破壊するなどの不具合を生じる。このため、第１のスイッチ素子Ｑ１を急速にターンオフさせることが必須となる。
【００１８】
▲２▼１次ピーク電流が所定の値に制限されると出力電力がほぼ一定に制限され、出力電圧が低下するとともに出力電流が増加し、２次側整流ダイオードなどが破壊する可能性がある。
【００１９】
▲３▼出力短絡時において、短絡電流が増大し、２次側整流ダイオードなどが破壊する可能性がある。
【００２０】
本発明の目的は、第１のスイッチ素子Ｑ１を制御するトランジスタ回路の構成を工夫して、１次ピーク電流が所定の電流に達すると、第１のスイッチ素子Ｑ１を急速にターンオフさせてピーク電流を抑制して出力電力を制限し、出力電流が増加して出力電圧が低下した場合は出力電力を減少させ、出力短絡時においても短絡電流の増加を抑制できる過電流保護回路を備えた自励発振式のスイッチング電源装置を提供することにある。
【００２１】
【課題を解決するための手段】
本発明は、上記の課題を解決するために次のように構成したものである。
【００２２】
（１）トランスＴの１次巻線Ｔ１と第１のスイッチ素子Ｑ１と電流検出手段Ｒと入力電源Ｖｉｎとが直列に接続され、前記トランスＴの２次巻線Ｔ２に整流平滑回路が設けられ、前記トランスＴに設けられた第１の駆動巻線Ｔ３に接続され、前記第１のスイッチ素子Ｑ１をオン／オフして、該スイッチ素子Ｑ１のオン時間を制御して出力電圧を制御するスイッチング制御回路を備え、自励発振するスイッチング電源装置において、
前記スイッチング制御回路は、前記第１の駆動巻線Ｔ３に発生した電圧により前記第１のスイッチ素子Ｑ１がターンオンしてから時定数回路により決まる所定の時間後に前記第１のスイッチ素子Ｑ１の制御端子に接続された第１のスイッチ手段をオンして前記第１のスイッチ素子Ｑ１をターンオフするように制御し、
前記時定数回路により第１のスイッチ素子Ｑ１の最大のオン時間を設定するオン時間制限回路と、
前記電流検出手段Ｒにより前記第１のスイッチ素子Ｑ１に流れるピーク電流を検出し、該電流が所定のピーク電流となるとオンする第２のスイッチ手段と、該第２のスイッチ手段がオンすることによりオンする第３のスイッチ手段と、を含み、該第３のスイッチ手段を前記第 1のスイッチ手段の制御端子または前記第１のスイッチ素子Ｑ１の制御端子に接続して該第３のスイッチ手段がオンすることにより前記第１のスイッチ素子Ｑ１をターンオフするピーク電流制限回路と、
からなる過電流状態においても当該スイッチング電源装置の連続的な発振動作を行う過電流保護回路を備えたことを特徴とする。
【００２３】
本発明は、自励発振式のスイッチング電源装置を前提としている。
【００２４】
本発明の構成では、ピーク電流制限回路において、所定の大きさのピーク電流を検出すると、第２のスイッチ手段がオンし、さらに第２のスイッチ手段がオンすることにより、第３のスイッチ手段がオンする。第３のスイッチ手段がオンすることで、第１のスイッチ手段をオンして第１のスイッチング素子Ｑ１をターンオフさせる。または、第１のスイッチ手段を介さずに、第３のスイッチ手段がオンすることで、直接、第１のスイッチング素子Ｑ１をターンオフさせる。
【００２５】
このように構成することで、所定の大きさのピーク電流を検出すると、第２のスイッチ手段オン→第３のスイッチ手段オンにより電気信号の増大が図られて第１のスイッチ手段がオンまたは第１のスイッチング素子Ｑ１がターンオフする。このため、所定の大きさのピーク電流を検出したときに急速に第１のスイッチング素子Ｑ１をターンオフすることが出来る。
【００２６】
（２）トランスＴの１次巻線Ｔ１とインダクタＬとの直列回路に、第１のスイッチ回路Ｓ１と電流検出手段Ｒと入力電源Ｖｉｎとが直列に接続され、第２のスイッチ回路Ｓ２とキャパシタＣの直列回路の一端が前記トランスＴの１次巻線Ｔ１とインダクタＬとの直列回路と第１のスイッチ回路Ｓ１の接続点に接続され、前記トランスＴの２次巻線Ｔ２に整流平滑回路が設けられ、第１のスイッチ回路Ｓ１を第１のスイッチ素子Ｑ１、第１のダイオードＤ１、および第１のキャパシタＣ１の並列接続回路で構成し、第２のスイッチ回路Ｓ２を第２のスイッチ素子Ｑ２、第２のダイオードＤ２、および第２のキャパシタＣ２の並列接続回路で構成し、前記トランスＴは、前記第１のスイッチ素子Ｑ１を導通させる電圧を発生する第１の駆動巻線Ｔ３と、前記第２のスイッチ素子Ｑ２を導通させる電圧を発生する第２の駆動巻線Ｔ４とを有し、第１・第２のスイッチ素子Ｑ１・Ｑ２を両スイッチ素子が共にオフする期間を挟んで交互にオン／オフするスイッチング制御回路を備え、自励発振するスイッチング電源装置において、
上記（１）と同様な構成を備えることを特徴とする。
【００２７】
すなわち、
前記スイッチング制御回路は、前記第１の駆動巻線Ｔ３に発生した電圧により前記第１のスイッチ素子Ｑ１がターンオンしてから時定数回路により決まる所定の時間後に前記第１のスイッチ素子Ｑ１の制御端子に接続された第１のスイッチ手段をオンして前記第１のスイッチ素子Ｑ１をターンオフするように制御し、
前記時定数回路により第１のスイッチ素子Ｑ１の最大のオン時間を設定するオン時間制限回路と、
前記電流検出手段Ｒにより前記第１のスイッチ素子Ｑ１に流れるピーク電流を検出し、該電流が所定のピーク電流となるとオンする第２のスイッチ手段と、該第２のスイッチ手段がオンすることによりオンする第３のスイッチ手段と、を含み、該第３のスイッチ手段を前記第 1のスイッチ手段の制御端子または前記第１のスイッチ素子Ｑ１の制御端子に接続して該第３のスイッチ手段がオンすることにより前記第１のスイッチ素子Ｑ１をターンオフするピーク電流制限回路と、
からなる過電流保護回路を２石の自励発振式のスイッチング電源装置において備えたことを特徴とする。
【００２８】
このように構成することで、所定の大きさのピーク電流を検出すると、第２のスイッチ手段オン→第３のスイッチ手段オンにより電気信号の増大が図られて第１のスイッチ手段がオンまたは第１のスイッチング素子Ｑ１がターンオフする。このため、所定の大きさのピーク電流を検出したときに急速に第１のスイッチング素子Ｑ１をターンオフすることが出来る。２石の自励発振式のスイッチング電源装置においては、ピーク電流値を制限して、出力電力を制限すると、出力電圧の低下とともに第１のスイッチ素子Ｑ１のオン時間が短くなり、オフ時間はほぼ一定であることからスイッチング周波数は高くなり出力電力が増加し、出力電流が増大するため、ピーク電流を検出して急速に第１のスイッチング素子Ｑ１をターンオフすることは、出力電流の増大の抑制、スイッチング損失の増加の抑制のために特に重要となる。
【００２９】
（３）前記第１のスイッチ手段をトランジスタで構成し、該トランジスタの制御端子に前記時定数回路を構成するインピーダンス回路と充放電されるコンデンサとが接続されたことを特徴とする。
本発明では、第１のスイッチ手段をトランジスタで構成することより、コンデンサの充電電圧とトランジスタのしきい値（ベース−エミッタ間電圧：約０．６Ｖ）を比較することができる。これにより、簡単な構成で部品点数を削減し、スイッチング電源装置の低コスト化、小型軽量化に寄与する。
【００３０】
（４）前記インピーダンス回路にインピーダンスを変化させるフォトカプラを用い、前記第１のスイッチ素子Ｑ１のオン時間を制御して出力電圧を制御することを特徴とする。
【００３１】
（５）前記インピーダンス回路は、出力電圧が低下するにともない前記第１のスイッチ素子Ｑ１の前記最大のオン時間を短縮するように前記充放電コンデンサの充電時のインピーダンスと放電時のインピーダンスを設定したことを特徴とする。
【００３２】
充放電コンデンサの充電時間は、充電と放電のサイクルを繰り返すために入出力電圧と負荷電流が変化しない定常状態では一定である。しかし、出力電圧が低下してくると、コンデンサの充電電荷を完全に放電することが出来なくなり、充電時間が短くなってくる。その結果、第１のスイッチ手段のオンタイミングが早くなり、第１のスイッチ素子Ｑ１の最大オン時間が短縮される。これにより、出力電力は低減されて出力電流を減少させることができる。
【００３３】
（６）前記スイッチング制御回路は、前記第１の駆動巻線Ｔ３と前記第１のスイッチング素子Ｑ１の制御端子との間に抵抗または抵抗とコンデンサの直列回路からなる遅延回路を備え、
前記出力電圧が低下して所定の電圧以下になると前記遅延回路のインピーダンスによって、第１の駆動巻線に発生した電圧により前記第１のスイッチ素子Ｑ１がターンオンするのを妨げ、起動と停止を繰り返す動作モードとなるように前記遅延回路のインピーダンスを設定したことを特徴とする。
【００３４】
遅延回路は、第１の駆動巻線Ｔ３に電圧が発生したときから、一定時間を遅延させて該電圧を第１のスイッチ素子Ｑ１の制御端子に印加するが、出力電圧が所定の電圧以下にまで低下すると、第１の駆動巻線Ｔ３に発生するフライバック電圧が低下し、第１のスイッチ素子Ｑ１がターンオンするのが妨げられる。すなわち、遅延回路のインピーダンスと第１のスイッチ素子Ｑ１の制御端子間のインピーダンスとでフライバック電圧が分圧されるため、フライバック電圧の低下により、第１のスイッチ素子Ｑ１の制御端子間の電圧がしきい値に達しなくなり、第１の駆動巻線Ｔ３によって第１のスイッチ素子Ｑ１はターンオンしなくなり、発振停止となる。その後、起動抵抗により第１のスイッチ素子Ｑ１がターンオンして起動し、また停止状態となる。このように起動と停止を繰り返す発振モードとなり、連続発振時の周期に比較し起動時間が十分長いため、出力電力が十分小さく絞り込まれ、過電流時および出力短絡時において出力電流を十分小さく低減出来る。
【００３５】
（７）前記第３のスイッチ手段を前記インピーダンス回路に並列に接続し、前記ピーク電流が所定のピーク電流となると第２のスイッチ手段をオンし、続いて前記第３のスイッチ手段をオンして前記インピーダンス回路のインピーダンスを小さくして前記第１のスイッチ手段をオンして前記第１のスイッチ素子Ｑ１をターンオフすることを特徴とする。
【００３６】
本発明では、ピーク電流が所定のピーク電流となると、第２のスイッチ手段をオン→第３のスイッチ手段をオン→第１のスイッチ手段をオン→第１のスイッチ素子Ｑ１をターンオフとなる。このとき、第３のスイッチ手段は第２のスイッチ手段のオンにより流れる電気信号により駆動される。このため、第３のスイッチ手段がオンするまでの時間が早くなり、急速に第１のスイッチ素子Ｑ１をターンオフすることが出来る。また、オン時間制限回路による動作とピーク電流制限回路による動作を連続的に跳躍することなく切り替えることが可能となる。
【００３７】
（８）前記ピーク電流制限回路は、前記第１のスイッチ素子Ｑ１がオンの期間に第１の駆動巻線Ｔ３に発生する入力電圧に略比例した電圧を抵抗とダイオードを介して前記第２のスイッチ手段の制御端子に入力するように構成したことを特徴とする。
【００３８】
入力電圧が変動した場合、ピーク電流値が同じであると、入力電圧が高いほど過電流点は大きくなる。そこで、第１の駆動巻線に発生する、入力電圧に比例した電圧を抵抗とダイオードを介して第３のスイッチ手段の制御端子に入力することにより、入力電圧が高い場合にのみ過電流点を小さくし、入力変動における過電流点の変動を抑制することができる。すなわち、入力電圧が高いときには第３のスイッチ手段はより早くオンするようになる。これにより、スイッチング電源装置の小型軽量化に寄与する。
【００３９】
（９）前記ピーク電流制限回路は、第１のスイッチ素子Ｑ１に流れる電流が増加するにともない増加する第１の電気信号と出力電圧が低下するにともない増加する第２の電気信号の和を前記第２のスイッチ手段の制御端子に入力し、この電気信号の増加にともない前記第１のスイッチ素子Ｑ１のオン時間を短縮することを特徴とする。
【００４０】
出力電圧が低下すると、第２のスイッチ手段の制御端子に入力する電気信号の和が増加するため、第１のスイッチ素子Ｑ１のオン時間がより短縮されて出力電力が低減され出力電流を小さく低減することができる。
【００４１】
（１０）前記第２の電気信号は、前記第１のスイッチ素子Ｑ１のオフ期間に前記第１の駆動巻線Ｔ３に発生するフライバック電圧をダイオードとコンデンサにより整流平滑し、該コンデンサの負電位と前記第１の駆動巻線Ｔ３の正電位とを抵抗または抵抗とツェナーダイオードにより分圧して、分圧電圧をダイオードを介して前記第２のスイッチ手段の制御端子に入力するように構成したことを特徴とする。
【００４２】
このような構成にてツェナーダイオードや分圧抵抗を所定の値に設定することで、出力電流に対する出力電圧の変化を表す過電流特性曲線を任意の形にできる。すなわち過電流により出力電圧が低下して、第２の電気信号を増加させ始める出力電圧を設定し、電気信号量を調整する。出力電圧の変動に対する第２の電気信号の増加量を大きくすると、出力電圧が低下するとともに出力電力が減少する「フの字」特性となり、第２の電気信号の増加量を減らすと、出力電圧が低下しても出力電力がほぼ一定となる「ヘの字」特性となり、これらの中間とすることで、出力電圧が低下しても、出力電流が変化しない垂下特性とすることができる。
【００４３】
（１１）前記スイッチング制御回路は、前記第２の駆動巻線Ｔ４に発生した電圧により前記第２のスイッチ素子Ｑ２がターンオンしてから、時定数回路により決まる所定の時間後に前記第２のスイッチ素子Ｑ２の制御端子に接続された第４のスイッチ手段をオンして前記第２のスイッチ素子Ｑ２をターンオフするように制御する第２のオン時間制御回路を備えたことを特徴とする。
【００４４】
本発明は、上記（２）の２石式の自励発振スイッチング電源装置において、第２のスイッチ素子Ｑ２をターンオフする制御回路を限定したものである。本発明では、第２のスイッチ素子Ｑ２のターンオフタイミングを時定数回路により決めているため、IC等を用いて制御することなく簡単な構成で第２のスイッチ素子Ｑ２のオン時間を制御することができる。
【００４５】
（１２）前記第４のスイッチ手段をトランジスタで構成し、該トランジスタの制御端子に時定数回路を構成するインピーダンス回路と充放電されるコンデンサが接続されたことを特徴とする。
【００４６】
本発明は、少ない部品数の簡単な構成で第２のスイッチ素子Ｑ２のオン時間を制御することができる。
【００４７】
（１３）前記第１のスイッチ素子Ｑ１のオン時間に前記１次巻線Ｔ１に蓄えられたエネルギーを、オフ期間に前記２次巻線Ｔ２から放出して出力を得ることを特徴とする。
【００４８】
本発明は、フライバック型のスイッチング電源装置であることを限定したものである。
【００４９】
（１４）前記第１のスイッチ素子Ｑ１のオン時間に前記１次巻線Ｔ１に蓄えられたエネルギーを、オフ期間に前記２次巻線Ｔ２から放出し終える前に前記第１のスイッチ素子Ｑ１をターンオンするよう、前記第２のオン時間制御回路の時定数を設定して、第１のスイッチ素子Ｑ１に流れる電流波形が台形波となる電流連続モードで動作することを特徴とする。
【００５０】
本発明では、第２のオン時間制御回路は、第２のスイッチ素子Ｑ２がターンオンしたのち、２次巻線からのエネルギー放出が終わる前に該第２のスイッチ素子Ｑ２とインダクタＬの直列回路に流れる共振電流を強制的に遮断させる。すなわち、第２のオン時間制御回路は、このような動作を行うよう所定の時定数に設定されている。
【００５１】
このような第２のオン時間制御回路によれば、２次巻線からのエネルギー放出が終わる前に第２のスイッチ素子Ｑ２をターンオフしてインダクタＬに流れる電流を遮断するために、この電流の変化によって１次巻線の電圧が反転し、これにより第１の駆動巻線Ｔ３に電圧が発生して第１のスイッチ素子Ｑ１がターンオンする。これにより、自励発振動作を行うとともに、トランスＴの２次側に電流が流れた後、休止期間を置かずに電流が１次側に連続して流れる連続動作モードとなって、上記１次側の第１のスイッチ素子Ｑ１に流れる電流波形を台形波とすることができる。すなわち、重負荷時に第１のスイッチ素子Ｑ１に流れる電流波形が台形波となる電流連続モードで動作することになるため、トランスＴ及び第１のスイッチ素子Ｑ１に流れる電流ピーク値及び実効電流を低減でき、トランスの銅損、スイッチ素子Ｑ１の導通損失を低減し、スイッチング電源装置の小型軽量化、高効率化を図ることができる。
【００５２】
（１５）前記スイッチング制御回路は、前記出力電圧が低下すると、前記第２のスイッチ素子Ｑ２のオン時間が長くなるよう前記第２のオン時間制御回路の時定数を設定して、前記１次巻線Ｔ１に蓄えられたエネルギーを、オフ期間に前記２次巻線Ｔ２から放出し終えた後に前記第１のスイッチ素子Ｑ１をターンオンして自励発振させ、前記第１のスイッチ素子Ｑ１に流れる電流波形が三角波となることを特徴とする。
【００５３】
本発明に係るピーク電流制限回路は、電流波形が台形波ではなく三角波となる場合にも適用可能である。電流波形が三角波の場合は、エネルギー放出期間でオフ時間が決まることより、ピーク電流制限回路が動作を開始した時点から出力電圧低下とともにスイッチング周波数は低くなる。このようにスイッチング周波数が低下する場合は、スイッチング周波数が上昇する場合に比較し出力電力の増加はなく出力電力は減少するため出力電流の増加は起こりにくいが、より急速に第１のスイッチ素子Ｑ１をターンオフすることによりスイッチング損失を低減することができ、オン時間を的確に短縮することが出来る。
【００５４】
（１６）前記第１および第２のスイッチ素子の少なくともいずれか一方を電界効果トランジスタで構成したことを特徴とする。
【００５５】
本発明では、電界効果トランジスタの寄生容量をキャパシタＣ１またはキャパシタＣ２として用いることができ、また、電界効果トランジスタの寄生ダイオードをダイオードＤ１またはダイオードＤ２として用いることができる。これにより、部品点数を削減してスイッチング電源装置の低コスト化と小型軽量化を図ることが出来る。
【００５６】
（１７）前記トランスＴの有する漏れインダクタにより前記インダクタＬを構成したことを特徴とする。
【００５７】
本発明では、インダクタＬとしてトランスＴが有する漏れインダクタを用いるため、部品点数を削減し、スイッチング電源装置の低コスト化、小型軽量化を図ることが出来る。
【００５８】
【発明の実施の形態】
図１は、本発明の実施形態であるスイッチング電源装置の回路図である。
【００５９】
トランスＴの１次側では、その１次巻線Ｔ１とインダクタＬとの直列回路に、第１のスイッチ回路Ｓ１と入力電源Ｖｉｎが直列に接続されるとともに、第２のスイッチ回路Ｓ２とキャパシタＣの直列回路は前記１次巻線Ｔ１とインダクタＬとの直列回路に並列に接続されている。また、トランスＴの２次巻線Ｔ２には、整流素子Ｄｓを含む整流平滑回路が接続されている。
【００６０】
第１のスイッチ回路Ｓ１は、第１のスイッチ素子Ｑ１、第１のダイオードＤ１、第１のキャパシタＣ１の並列接続回路で構成されている。第２のスイッチ回路Ｓ２は、第２のスイッチ素子Ｑ２、第２のダイオードＤ２、第２のキャパシタＣ２の並列接続回路で構成されている。
【００６１】
トランスＴには、第１の駆動巻線Ｔ３と第２の駆動巻線Ｔ４とが設けられ、第１の駆動巻線Ｔ３と第１のスイッチ素子Ｑ１の制御端子間には第１のスイッチング制御回路が接続され、第２の駆動巻線Ｔ４と第２のスイッチ素子Ｑ２の制御端子間には第２のスイッチング制御回路が設けられている。この第１及び第２のスイッチング制御回路で本発明のスイッチング制御回路を構成する。この第１及び第２のスイッチング制御回路は、第１・第２のスイッチ素子Ｑ１、Ｑ２が共にオフする期間を挟んで交互にオン／オフする様に該スイッチ素子を制御し、第１のスイッチ素子Ｑ１のオン期間に１次巻線Ｔ１とインダクタＬにエネルギーを蓄え、第１のスイッチ素子Ｑ１のオフ期間に２次巻線Ｔ２からエネルギーを放出し、第１のスイッチ素子Ｑ１と第２のスイッチ素子Ｑ２とを自励発振させる。
【００６２】
前記第１のスイッチング制御回路は、遅延回路１とオン時間制御回路２とで構成される。オン時間制御回路２は、後述のように過電流保護回路の一部をも構成する。
【００６３】
遅延回路１は、抵抗Ｒ４とキャパシタＣ３との直列回路からなり、第１の駆動巻線Ｔ３に発生した電圧を遅延して第１のスイッチ素子Ｑ１の制御端子に印加する。この遅延回路１に設定される遅延時間は、第１の駆動巻線Ｔ３に電圧が発生してから、オフ状態にある第１のスイッチ素子Ｑ１の両端に印加されているキャパシタＣ１の充電電荷が放電され零電圧に低下するまでの時間、または零電圧付近に低下するまでの時間に設定される。これにより、第１のスイッチ素子Ｑ１は、その両端に印加される電圧が零電圧または零電圧付近まで低下してからターンオンするようになる。
【００６４】
前記オン時間制御回路２は、第１のスイッチ素子Ｑ１の制御端子と入力電源Ｖｉｎの基準電位（負極）端子間に接続される第１のスイッチ手段であるトランジスタＴｒ１と、このトランジスタＴｒ１の制御端子に接続される、抵抗Ｒ２と、抵抗Ｒ３とフォトカプラＰＣのフォトトランジスタとの直列回路と、コンデンサＣ４とからなる時定数回路を備え、トランジスタＴｒ１は第１のスイッチ素子Ｑ１の制御端子に接続されている。抵抗Ｒ２とコンデンサＣ４の直列回路は、第１の駆動巻線Ｔ３に接続され、過電流時には抵抗Ｒ２に流れる電流によりコンデンサＣ４を充電して、第１の駆動巻線Ｔ３に電圧が発生してから、所定の時間後にトランジスタＴｒ１をオンして、第１のスイッチ素子Ｑ１をターンオフさせる。また、上記フォトトランジスタと抵抗Ｒ３との直列回路は、後述の出力電圧検出回路からの信号に基づいてトランジスタＴｒ１のオン時間を制御し、出力電圧Ｖｏの安定化を図る。
【００６５】
前記第２のスイッチング制御回路は、遅延回路３と第２のオン時間制御回路４とで構成される。
【００６６】
遅延回路３は、第２の駆動巻線Ｔ４に発生した電圧を遅延して第２のスイッチ素子Ｑ２の制御端子に印加する。この遅延回路３の遅延時間は、上記遅延回路１と同様に、第２の駆動巻線Ｔ４に電圧が発生してから、第２のスイッチ素子Ｑ２の両端に印加される電圧が零電圧または零電圧付近に低下するまでの時間に設定される。これによって、第２のスイッチ素子Ｑ２も、零電圧スイッチングを行う。また、第２のオン時間制御回路４は、第２のスイッチ素子Ｑ２の制御端子に接続される第４のスイッチ手段であるトランジスタＴｒ１１と、このトランジスタＴｒ１１の制御端子に接続され、抵抗Ｒ１３とコンデンサＣ１２とからなる時定数回路とを備えている。抵抗Ｒ１３とコンデンサＣ１２との時定数回路は、第２の駆動巻線Ｔ４の電圧が発生してから、所定の時間後にトランジスタＴｒ１１をオンして、第２のスイッチ素子Ｑ２をターンオフする。また、この抵抗Ｒ１３とコンデンサＣ１２の直列回路からなる時定数回路は、既述のように、第２の駆動巻線Ｔ４に電圧が発生して第２のスイッチ素子Ｑ２がターンオンした後、２次巻線Ｔ２からのエネルギー放出が終わる前に該第２のスイッチ素子Ｑ２とインダクタＬの直列回路に流れる電流を強制的に遮断して第２のスイッチ素子Ｑ２をターンオフさせるように時定数が設定されている。これにより、第２のスイッチ素子Ｑ２がターンオフすると、続いて第１のスイッチ素子Ｑ１がターンオンすることができ、第１のスイッチ素子Ｑ１に流れる電流Ｉｄ１は台形波形となる。
【００６７】
前記第１のスイッチ素子Ｑ１には、該スイッチ素子Ｑ１に流れる電流Ｉｄ１の大きさを検出する電流検出手段である抵抗Ｒを含むピーク電流制限回路５が接続されている。ピーク電流制限回路５は、上記電流Ｉｄ１の大きさを検出する抵抗Ｒと、この抵抗Ｒの両端電圧が、抵抗Ｒ６を介してベース端子に入力される第２のスイッチ手段であるトランジスタＴｒ２と、トランジスタＴｒ２のコレクタ電流がベース電流として供給される第３のスイッチ手段であるトランジスタＴｒ３と、トランジスタＴｒ３のコレクタ電流がベース電流として供給される第１のスイッチ手段であるトランジスタＴｒ１と、を備えている。
【００６８】
このピーク電流制限回路５は、抵抗Ｒに流れる電流Ｉｄ１の大きさに対応した電圧を抵抗Ｒ６と抵抗Ｒ７とで分圧してトランジスタＴｒ２のベース−エミッタ間に供給し、この電圧がしきい値Ｖｂｅ（約０．６Ｖ）を超えた時にトランジスタＴｒ２がオンして、トランジスタＴｒ３がオンし、さらに、トランジスタＴｒ１がオンして、第１のスイッチ素子Ｑ１がターンオフする。これにより、１次巻線Ｔ１及び第１のスイッチ素子Ｑ１に流れる電流ピーク値Ｉｄｐを所定の値に制限し、過電流によるトランスの磁気飽和を防止することができる。
【００６９】
ここで、第１のスイッチ素子Ｑ１であるＦＥＴ Ｑ１のゲート・ソース間に接続されたトランジスタＴｒ１をオンして電圧を放電してＦＥＴ Ｑ１をターンオフさせるのに必要なトランジスタＴｒ１のコレクタ電流をＩｃとし、トランジスタＴｒｌ、Ｔｒ２、Ｔｒ３の増幅率をそれぞれα１、α２、α３とするとトランジスタＴｒ２をオンさせるための必要なベース電流Ｉｂは、漏れ電流などを無視すると以下の式で表される。
【００７０】
Ｉｂ＝Ｉｃ／（α１×α２×α３）…・ …▲１▼
これに対して、図１４に示す従来回路では、以下の式で表される。
【００７１】
Ｉｂ＝Ｉｃ／α２…・ …▲２▼
式▲１▼と式▲２▼の比較から、式▲１▼の方が少ないベース電流ＩｂでトランジスタＴｒ１をオンしてＦＥＴ Ｑ１をターンオフできるため、ピーク電流を検出してトランジスタＴｒ２のベースエミッタ間電圧がしきい電圧に達してからＦＥＴ Ｑ１をターンオフするまでの遅延時間が短く、急速にＦＥＴ Ｑ１をターンオフできる。
【００７２】
なお、過電流時には、抵抗Ｒ２とコンデンサＣ４を備えた時定数回路を含むオン時間制限回路２によっても過電流保護を行う。後述のように、出力電圧が安定化されている動作モードから、２次巻線Ｔ２からの出力電流Ｉｏが増大して第１のスイッチ素子Ｑ１に流れる電流Ｉｄ１の電流ピーク値が一定以上に大きくなると、ピーク電流制限回路５が動作して電流ピーク値が制限されるが、さらに出力電流Ｉｏが増加しようとすると、出力電力を一定に保ったまま出力電圧が低下する動作となる。この時、オン時間制限回路２の上記時定数回路は、出力電圧の低下にともないトランジスタＴｒ１のオンタイミングを早め、これにより、第１のスイッチ素子Ｑ１の最大オン時間を短くなるように制御する。
【００７３】
さらに出力電圧が低下すると、第１の駆動巻線Ｔ３に発生するフライバック電圧が低下し、フライバック電圧が遅延回路のインピーダンスと第１のスイッチ素子Ｑ１の制御端子間のインピーダンスとで分圧され、第１のスイッチ素子Ｑ１の制御端子間の電圧がしきい値に達しなくなり、第１の駆動巻線Ｔ３によって第１のスイッチ素子Ｑ１はターンオンせずに発振停止となる。その後、起動抵抗により第１のスイッチ素子Ｑ１が再びターンオンして起動し、また停止状態となる。このように起動と停止を繰り返す発振モードとなり、連続発振時の周期に比較し起動時間が十分長いため、出力電力が十分小さく絞り込まれ、出力短絡時においても短絡電流を十分小さく低減出来る。
【００７４】
したがって、過電流時においては、第１に、ピーク電流制限回路５によって電流ピーク値が制限され、出力電力を制限してトランスの磁気飽和を防止し、第２に、オン時間制限回路２によって第１のスイッチ素子Ｑ１の最大オン時間が短縮され、出力電力を低減して出力電流の増加を抑制し、そして第３に、ターンオン遅延回路により、起動と停止を繰り返す動作モードとして、出力電力を大幅に低減して短絡電流を低減できる。
【００７５】
さらに、ピーク電流制限回路５には、過電流保護時の入力電圧補正回路６が接続されている。本発明では、この入力補正回路６も過電流保護回路の一部となる。入力補正回路６は、第１の駆動巻線Ｔ３と、ピーク電流制限回路５のトランジスタＴｒ２のベース端子間に接続されたものであって、ダイオードＤ４、ツェナーダイオードＤ５及び抵抗Ｒ８の直列回路で構成される。この回路は、入力電圧が変動した場合にピーク電流制限回路５の動作する出力電流を補正するためのものである。すなわち、入力電圧が高い時には第１の駆動巻線Ｔ３に発生する電圧も高くなるから、この補正回路６のルートでトランジスタＴｒ２のベース端子に電流を流すことにより、過電流保護回路の動作点を低くする。このようにすることで、入力電圧の変動に対し、過電流保護回路の動作点をほぼ一定にすることが可能である。
【００７６】
トランスＴの２次巻線Ｔ２の出力側には出力電圧Ｖｏを検出する出力電圧検出回路７が設けられている。
【００７７】
この出力電圧検出回路７は、出力電圧Ｖｏを分圧する分圧抵抗Ｒ２０、Ｒ２１と、その抵抗の接続点（基準点）がリファレンス電圧Ｖｒの入力端子に接続されるシャントレギュレータＩＣ１と、このシャントレギュレータＩＣ１に直列に接続されるフォトカプラＰＣのフォトダイオードとを備えている。シャントレギュレータＩＣ１は、リファレンス電圧Ｖｒと分圧抵抗Ｒ２０、Ｒ２１による分圧電圧Ｖａを比較し、その差に応じてカソード−アノード間の電流を制御する。フォトカプラＰＣは、この電流の変化を光の強弱に変換する。すなわち、出力電圧Ｖｏが高くなると、オン時間制御回路２のフォトトランジスタのコレクタ−エミッタ間のインピーダンスが小さくなり、これによって、第１のスイッチ素子Ｑ１のオン期間におけるコンデンサＣ４の充電時間が早まり、トランジスタＴｒ１がより早くオンし、第１のスイッチ素子Ｑ１のターンオフタイミングが早くなってオン時間が短くなる。第１のスイッチ素子Ｑ１のオン時間が短くなると、出力電流が減少し、出力電圧Ｖｏが低下する。出力電圧Ｖｏが所定の電圧（設定電圧）よりも低下すると、上記と逆の動作によって出力電力が増大し出力電圧が上昇する。このようにして、出力電圧の安定化制御が行われ、この時の出力電圧Ｖｏは、次式で表される。
【００７８】
Ｖｏ＝Ｖｒ×（Ｒ２０＋Ｒ２１）／Ｒ２１
次に、上記のスイッチング電源装置の定格時の動作を説明する。
【００７９】
図２は、図１に示す回路の定格時の波形図である。以下、図１及び図２を参照して同回路の動作を詳細に説明する。
【００８０】
図２において、Ｓ１、Ｓ２は、第１のスイッチ素子Ｑ１、第２のスイッチ素子Ｑ２のオン／オフを表す信号、Ｖｄｓ１、Ｖｄｓ２、Ｖｓは、それぞれ、キャパシタＣ１、Ｃ２、Ｃｓの両端電圧波形、Ｉｄ１、Ｉｄ２、Ｉｓは、それぞれ、スイッチ回路Ｓ１、Ｓ２、整流素子Ｄｓの電流波形である。
【００８１】
本回路の最適な定常状態におけるスイッチング動作は、１スイッチング周期Ｔにおいて、時間ｔ１〜ｔ５の４つの動作状態に分けることができる。以下、各状態における動作について説明する。
【００８２】
（状態１）ｔ１〜ｔ２
第１のスイッチ素子Ｑ１はオンしており、入力電圧がトランスＴの１次巻線Ｔ１に印加されることによって１次巻線電流が直線的に増加する。この時、トランスＴに励磁エネルギーが蓄えられる。また、この時、フォトカプラＰＣを介してコンデンサＣ４が充電され、このコンデンサＣ４の電圧がトランジスタＴｒ１のしきい値電圧（約０．６Ｖ）に達すると該トランジスタＴｒ１がオンして、時間ｔ２で第１のスイッチ素子Ｑ１がターンオフし、状態２に遷移する。
【００８３】
（状態２）ｔ２〜ｔ３
第１のスイッチ素子Ｑ１がターンオフすると、トランスＴの次巻線Ｔ１とインダクタＬは、キャパシタＣ１及びＣ２と共振し、キャパシタＣ１を充電し、キャパシタＣ２を放電する。また、２次側ではトランスＴの２次巻線Ｔ２とキャパシタＣｓとが共振し、キャパシタＣｓを放電する。電圧Ｖｓ１の立ち上がり、及び電圧Ｖｄｓ１の立ち下がり部分の曲線は、１次巻線Ｔ１及びインダクタＬとキャパシタＣ１及びキャパシタＣ２との共振による正弦波の一部である。キャパシタＣ２の両端電圧Ｖｄｓ２が下降し零電圧になると、ダイオードＤ２が導通し、状態３に遷移する。
【００８４】
この時、２次側では、キャパシタＣｓの両端電圧Ｖｓが零電圧まで下降し、整流素子Ｄｓが導通し、零電圧ターンオン動作となる。この両端電圧Ｖｓの立ち下がり部分の曲線は、キャパシタＣｓと２次巻線Ｔ２との共振による正弦波の一部である。
【００８５】
（状態３）ｔ３〜ｔ４
ダイオードＤ２が導通した状態で、コンデンサ１１及び抵抗Ｒ１１で構成される遅延回路３によって、第２の駆動巻線Ｔ４に発生した電圧が遅延して第２のスイッチ素子Ｑ２の制御端子に与えられ、この第２のスイッチ素子Ｑ２がターンオンされる。これにより、第２のスイッチ素子Ｑ２は零電圧スイッチング動作する。状態３では、１次側でダイオードＤ２及び第２のスイッチ素子Ｑ２が導通しており、インダクタＬとキャパシタＣは共振を始め、キャパシタＣが放電される。この時、２次側では整流素子Ｄｓは導通し、トランスＴに蓄えられた励磁エネルギーを２次巻線Ｔ２から放出し、整流平滑回路を介して出力される。この状態では、整流素子Ｄｓに流れる電流Ｉｓは、１次側のインダクタＬとキャパシタＣによる共振電流Ｉｄ２に対し、直線的に減少する励磁電流Ｉｍを加えた値と相似形となるため、零電流から比較的急峻に立ち上がり、正弦波状の曲線を有する波形となる。
【００８６】
１次側では、第２の駆動巻線Ｔ４に発生した電圧により、抵抗Ｒ１２を介してコンデンサＣ１２が充電され、その充電電圧がトランジスタＴｒ２のしきい値電圧（約０．６Ｖ）に達すると、該トランジスタＴｒ２がオンし、第２のスイッチ素子Ｑ２に流れる共振電流を強制的に遮断する。そして、この時遮断される上記共振電流の大きさは、ピーク値付近であって、そのタイミングは時間ｔ４である。オン時間制御回路４の抵抗Ｒ１２とコンデンサＣ１２からなる時定数回路は、上記時間ｔ４で第２のスイッチ素子Ｑ２をターンオフする時定数に設定されている。
【００８７】
（状態４）ｔ４〜ｔ５
第２のスイッチ素子Ｑ２がターンオフされると、共振電流Ｉｄ２が急激に遮断され、この急激な電流変化によりインダクタＬに電圧が発生し、トランスＴの１次巻線Ｔ１の電圧は反転する。インダクタＬはキャパシタＣ１及びＣ２と共振し、インダクタＬの励磁エネルギーにより、キャパシタＣ１を放電し、キャパシタＣ２を充電する。キャパシタＣ１の両端電圧Ｖｄｓ１が下降し、時間ｔ５で零電圧になると、ダイオードＤ１が導通して状態４が終了する。ダイオードＤ１が導通している状態で、抵抗Ｒ３、コンデンサＣ３からなる遅延回路１によって、第１の駆動巻線Ｔ３に発生した電圧が遅延して第１のスイッチング素子Ｑ１の制御端子に与えられる。これによって、第１のスイッチ素子Ｑ１がターンオンして零電圧スイッチング動作が行われる。
【００８８】
２次側では、スイッチ素子Ｑ２がターンオフされると、整流素子ＤｓがオフしてキャパシタＣｓの両端電圧Ｖｓが零電圧から上昇し、２次巻線電圧と出力電圧との和の電圧にクランプされる。
【００８９】
１スイッチング周期当たり、以上のような動作を行い、以下、この動作を繰り返す。
【００９０】
（過電流保護回路の動作）
次に過電流時の過電流保護回路及び入力電圧補正回路６の動作を、出力電圧電流特性を示す図３を用いて説明する。過電流保護回路は、オン時間制限回路２と、ピーク電流制限回路５と遅延回路１で構成されている。
【００９１】
出力電流が増加し第１のスイッチ素子Ｑ１（ＦＥＴ Ｑ１）に流れる電流ピーク値が大きくなると、トランスの飽和を防止するために過電流保護回路が働く。図１において、抵抗Ｒで電流ピーク値を検出して抵抗Ｒの両端電圧が抵抗Ｒ６と抵抗Ｒ７とで分圧されトランジスタＴｒ２のベースーエミッタ間に電圧が供給される。トランジスタＴｒ２のベースーエミッタ間電圧がしきい電圧（約0.6V）を越えるとトランジスタＴｒ２がオンして、トランジスタＴｒ３をオンし、トランジスタＴｒｌのベースエミッタ間電圧がしきい電圧( 約0.6V）に達してトランジスタＴｒｌがオンして、第１のスイッチ素子Ｑ１をターンオフする。したがって、１次巻線Ｔ１に流れる電流ピーク値は制限され、出力電力が制限されてトランスの飽和を防止する。
【００９２】
図３の０からＡ点までは、出力電圧が安定化されて制御される。点Ａにて電流ピーク値が制限され始めてからさらに出力電流を増加させると、出力電力はほぼ一定となり出力電圧が低下する。ここで、コンデンサＣ４は、第１の駆動巻線Ｔ３に発生する入力電圧に比例した正電圧で抵抗Ｒ２を経路として充電され、出力電圧に比例した負電圧で抵抗Ｒ２を経路として放電されるため、出力電圧が低下するとコンデンサＣ４の放電電流が小さくなり、時定数回路による最大オン時間が短くなる。図６にトランジスタＴｒｌのベース・エミッタ間電圧波形および出力電圧波形を示す。出力電圧の低下とともにトランジスタＴｒｌのベース・エミッタ間電圧の負電位への引き込みが小さくなりオン時間が短縮される。
【００９３】
出力電圧低下に伴い、時定数回路による最大オン時間は短くなり、図３の点Ｂでは第１のスイッチ素子Ｑ１に流れるピーク電流が設定値に達する前に第１のスイッチ素子Ｑ１がターンオフされる。点Ｂから点Ｃでは、出力電圧が低下すると出力電力が減少して出力電流が減少する。
【００９４】
次に、時定数回路による最大オン時間が短くなった点Ｃでは、第１の駆動巻線Ｔ３に発生するフライバック電圧が低下し、第１のスイッチ素子Ｑ１がターンオンするのが妨げられる。すなわち、遅延回路のインピーダンスと第１のスイッチ素子Ｑ１の制御端子間のインピーダンスとでフライバック電圧が分圧されるため、フライバック電圧の低下により、第１のスイッチ素子Ｑ１の制御端子間の電圧がしきい値に達しなくなり、第１の駆動巻線Ｔ３によって第１のスイッチ素子Ｑ１はターンオンしなくなり、発振停止となる。その後、起動抵抗により第１のスイッチ素子Ｑ１がターンオンして起動し、また停止状態となる。このように起動と停止を繰り返す発振モードとなり、連続発振時の周期に比較し起動時間が十分長いため、出力電力が十分小さく絞り込まれ、過電流時および出力短絡時において出力電流を十分小さく低減出来る。図３の点Ｃにて起動停止発振モードとなると、図３の点Ｄに跳躍する。
【００９５】
また、ダイオードＤ４，ツェナーダイオードＤ５、抵抗Ｒ８で示される回路は、入力電圧が変動した場合にピーク電流制限回路５が動作する所定のピーク電流を補正するためのもので、入力電圧が高いときは第１の駆動巻線Ｔ３に発生する電圧も高くなることからツェナーダイオードＤ５が導通して、ダイオードＤ４，ツェナーダイオードＤ５、抵抗Ｒ８の経路で電流が流れ、過電流保護回路の動作点を低くすることができる。これにより、入力電圧変動に対し、過電流保護回路の動作点をほぼ一定とすることができる。
【００９６】
図４はピーク電流値が制限される電流Ｉｄ１の波形を示している。図１の回路では、第２のスイッチ素子Ｑ２（ＦＥＴ Ｑ２）のオン時間により第１のスイッチ素子Ｑ１のオフ時間が決められる。第２のスイッチ素子Ｑ２のオン時間はほぼ一定の場合、図４に示すように、第１のスイッチ素子Ｑ１のオンの幅は小さくなるものの、第１のスイッチ素子Ｑ１のオフ時間はほぼ一定で、出力電圧低下とともにスイッチング周波数が上昇する。スイッチング周波数が上昇すると、スイッチング周波数が一定の場合と比較し、出力電力が増加することから、出力電流がより増大してしまうことになる。このため、抵抗Ｒに流れるピーク電流が所定の電圧に達してから第１のスイッチ素子Ｑ１をターンオフするまでの遅延時間をできるだけ短くすることが必要で、急速に第１のスイッチ素子Ｑ１をターンオフできることが特に重要となり、的確にオン時間を短縮することで、出力電流が増大する前に起動停止発振モードに移行し出力電力を大幅に低減する。
【００９７】
これに対し、電流Ｉｄｌの波形が三角波である場合は、エネルギー放出期間で第１のスイッチ素子Ｑ１のオフ時間が決まる。このような動作をする回路としては、リンギングチョークコンバータがある。この回路では、図３のＡ点から出力電圧低下とともにスイッチング周波数は低くなり、比較的容易に起動停止発振モードに移行し出力電力を大幅に低減することができる（図５参照）。
【００９８】
また、図１の回路においても、出力電圧低下により第２のスイッチ素子Ｑ２のオン時間が長くなるように設定することが可能で、第２のオン時間制御回路における時定数回路の充放電コンデンサの充電時のインピーダンスと放電時のインピーダンスを所定の値に設定することにより可能となる。図１においては、抵抗Ｒ１３の両端のインピーダンスを充電時と放電時で所定のインピーダンスとなるように設定する。図１に示す実施例では、充放電コンデンサは、第２の駆動巻線に発生する出力電圧に略比例する電圧によって充電され、入力電圧に略比例する電圧により放電される。このため入出力電圧の変化がない場合、充放電コンデンサの充電時間は、充電と放電のサイクルを繰り返すために入出力電圧と負荷電流が変化しない定常状態ではほぼ一定であり、第２のスイッチ素子Ｑ２のオン時間もほぼ一定となる。しかし、出力電圧が低下してくると、第２の駆動巻線に発生する出力電圧に略比例する電圧が低くなるため、充電時間が長くなり、その結果、第４のスイッチ手段であるトランジスタＴｒ１１のオンタイミングが遅くなり、第２のスイッチ素子Ｑ２のオン時間が長くなる。
【００９９】
第２のスイッチ素子Ｑ２のオン時間が長くなり、第２のスイッチ素子Ｑ２に流れる共振電流がピーク値を越えて、零電流付近で第２のスイッチ素子Ｑ２がターンオフされると、共振電流Ｉｄ２が急激に遮断されることがなくなり、急激な電流変化がないためインダクタＬに電圧が発生せず、トランスＴの１次巻線Ｔ１の電圧は反転しない。このため、エネルギーの放出が完了して、２次側の整流ダイオードが非導通となったタイミングでトランスＴの１次巻線Ｔ１の電圧が反転し、第１のスイッチ素子Ｑ１がターンオンし、第１のスイッチ素子Ｑ１に流れる電流Ｉｄｌの波形は三角波となる。すなわち、出力電圧低下により、第２のスイッチ素子Ｑ２のターンオフのタイミングで第１のスイッチ素子Ｑ１がターンオンする電流連続モードから、第２のスイッチ素子Ｑ２のターンオフ後のエネルギー放出期間でオフ時間が決まる電流臨界モード動作となり、電流Ｉｄｌの波形は三角波となる。この場合でも、図３のＡ点から出力電圧低下とともにスイッチング周波数は低くなる。
【０１００】
ここで、出力電圧低下とともにスイッチング周波数が高くなる場合と低くなる場合を比較すると、スイッチング周波数が高くなる場合の方が同じオン時間でも出力電力が大きくなるため、オン時間の大きな絞り込みが必要となり、トランジスタＴｒ２のベースエミツタ間電圧がしきい電圧に達してから第１のスイッチ素子Ｑ１をターンオフするまでの遅延時間をより短くし、より急速に第１のスイッチ素子Ｑ１をターンオフすることが必要となる。いずれにしても、スイッチング損失を低減して、出力電流の増大を抑制するためには、ピーク電流を検出してから第１のスイッチ素子Ｑ１をターンオフするまでの遅延時間を短くし、急速に第１のスイッチ素子Ｑ１をターンオフすることが必要で、本発明により解決できる。
【０１０１】
図７は、本発明の第２の実施形態のスイッチング電源装置の回路図である。
【０１０２】
実施形態１に対して、トランジスタＴｒ３のコレクタ・エミッタ間が第１のスイッチ素子Ｑ１のゲート・ソース間に接続されている。抵抗Ｒにより第１のスイッチ素子Ｑ１のピーク電流を検出して、抵抗Ｒ６，Ｒ７で分圧して、抵抗Ｒ７の両端電圧がトランジスタＴｒ２のベースエミッタ間しきい電圧を越えるとトランジスタＴｒ２がオンし、トランジスタＴｒ３がオンして、第１のスイッチ素子Ｑ１がターンオフする。
【０１０３】
ここで、第１のスイッチ素子Ｑ１のゲート・ソース間に接続されたトランジスタＴｒ１をオンして電圧を放電して第１のスイッチ素子Ｑ１をターンオフさせるのに必要なトランジスタＴｒ１のコレクタ電流をＩｃとし、トランジスタＴｒ２、Ｔｒ３の増幅率をそれぞれα２，α３とするとトランジスタＴｒ２をオンさせるための必要なベース電流Ｉｂは、漏れ電流などを無視すると以下の式で表される。
【０１０４】
Ｉｂ＝Ｉｃ／（α２×α３）……▲３▼
式▲３▼と上記式▲１▼、式▲２▼を比較してわかるように式▲３▼は、式▲２▼より改善されているものの式▲１▼よりはベース電流が多く必要である。このため、トランジスタＴｒ２のベースエミッタ間電圧がしきい電圧に達してから第１のスイッチ素子Ｑ１をターンオフするまでの遅延時間は、第１の実施形態の回路よりは長い。しかし、図１４の従来回路の遅延時間よりは短くなり、第１の実施形態と同じ効果を奏することが出来る。
【０１０５】
図８は、本発明の第３の実施形態のスイッチング電源装置の回路図である。このスイッチング電源装置も、電流連続モードで動作する２石式自励発振スイッチング電源装置の一つである。
【０１０６】
第１のスイッチ素子Ｑ１のオフの期間に第１の駆動巻線Ｔ３に発生するフライバック電圧をダイオードＤ２０とコンデンサＣ２０により整流平滑し、コンデンサＣ２０の負電位とダイオードＤ２２が接続されている第１の駆動巻線Ｔ３の電位とを抵抗Ｒ２０、Ｒ２１と、ツェナーダイオードＤ２１により分圧して、分圧電圧をダイオードＤ２３を介してトランジスタＴｒ２のベースに入力する構成である。出力電圧が低下すると、ダイオードＤ２３のアノードの分圧電圧が上昇し、トランジスタＴｒ２のベースに入力する電流が増加するためオン時間が短縮され、出力電力を低減して出力電流を減少させることができる。
【０１０７】
この回路では、トランジスタＴｒ２のベースに入力する電流を大きくすることにより、第１の実施形態の回路よりさらにオン時間を短縮し、出力電力を低減して出力電流を減少させることができる。
【０１０８】
図９は、本発明の第４の実施形態のスイッチング電源装置の回路図である。
【０１０９】
一般に、リンギングチョークコンバータと呼ばれる回路方式で、第１のスイッチ素子Ｑ１のオン期間にエネルギーを蓄え、オフ期間に２次巻線からエネルギーを放出する。オン期間の１次巻線電流は三角波となり、第１の実施形態の回路と同様の効果がある。同回路と比較すると、第１のスイッチ素子Ｑ１に流れる電流波形が三角波となり、出力電圧が低下するにしたがいオン時間は短くなり、オフ時間が長くなる。総合ではスイッチング周波数は低下する。これに対し、第１の実施形態において連続モードで動作する場合は、第１のスイッチ素子Ｑ１に流れる電流波形が台形波となり、出力電圧が低下してもそのオフ時間がほとんど変化せず、オン時間が短くなるためスイッチング周波数は上昇する。スイッチング周波数が低下する方が出力が小さくなるため、第１の実施形態と比較すると出力電流の増大は、より抑制される。
【０１１０】
図１０は、本発明の第５の実施形態のスイッチング電源装置の回路図である。
【０１１１】
この回路は、図９の回路において、トランジスタＴｒ１とトランジスタＴｒ２とをトランジスタＴｒ４で共用したものである。第１のスイッチ素子Ｑ１に流れるピーク電流が所定の電流となるとトランジスタＴｒ４→Ｔｒ３の順でオンし、第１のスイッチ素子Ｑ１がターンオフし、第１の実施形態と同様の効果があり、該第１の実施形態よりトランジスタの数を１つ少なくできる長所がある。
【０１１２】
図１１は、本発明の第６の実施形態のスイッチング電源装置の回路図である。
【０１１３】
電流連続モードで動作する２石式自励発振スイッチング電源装置において、商用電源を整流平滑した電圧を入力電源としている。また、電流検出手段としてカレントトランスを用いており、第１の実施形態と同様の効果があり、カレントトランスを用いて出力電圧検出回路７における損失を低減できる。
【０１１４】
図１２は、本発明の第７の実施形態のスイッチング電源装置の回路図である。電流連続モードで動作する２石式自励発振スイッチング電源装置において、第２のスイッチ素子Ｑ２とキャパシタＣの直列回路が第１のスイッチ素子Ｑ１と並列に接続されている。
【０１１５】
キャパシタＣの印加電圧は大きくなるが、ＬＣ共振周期を同一とすると容量は低減できる。
【０１１６】
図１３は、本発明の第８の実施形態のスイッチング電源装置の回路図である。電流連続モードで動作する２石式自励発振スイッチング電源装置において、第１のスイッチ素子Ｑ１と第２のスイッチ素子Ｑ２が直列に接続され、キャパシタＣとインダクタＬが直列に接続されている。
【０１１７】
第１のスイッチ素子Ｑ１と第２のスイッチ素子Ｑ２に入力電圧しか印加されないため、低耐圧のスイッチ素子のＦＥＴが適用できる。一般に低耐圧のＦＥＴはオン抵抗が小さいことから、導通損失が低減でき、高効率化を図ることができる。
【０１１８】
【発明の効果】
本発明によれば次の効果がある。
【０１１９】
▲１▼ １次巻線の電流ピーク値が所定の値に達すると、第２のスイッチ手段オン→第３のスイッチ手段オンにより電気信号の増大が図られて、急速に第１のスイッチ素子Ｑ１をターンオフすることができ、ターンオフ時のスイッチング損失を低減し、出力電流の増大を抑制できる。
【０１２０】
▲２▼ ピーク電流を制限するピーク電流制限回路５により、１次巻線の電流ピーク値を所定の値に制限することができトランスの磁気飽和を防止し、スイッチング電源装置の高信頼性を得ることができる。
【０１２１】
▲３▼ 最大のオン時間を短縮するオン時間制限回路２により、出力電圧が低下するにともない、出力電力を低減して出力電流を減少させることができる。
【０１２２】
▲４▼ ターンオン遅延回路のインピーダンスを適切に設定することにより、起動と発振停止を繰り返す動作として、出力電力を大幅に低減することができ、短絡電流を低減できる。これに対して、従来例１、２では、出力電圧電流特性が図１８のようになるため、起動停止発振モードへ移ることができず、短絡時に２次側電流が増大し整流ダイオードなどが破壊する場合がある。
【０１２３】
▲５▼ 時定数回路によりオン時間を制限するオン時間制限回路２と第１のスイッチ素子Ｑ１に流れるピーク電流を制限するピーク電流制限回路５とからなる過電流保護回路において、第１のスイッチ手段であるトランジスタＴｒ１を第１のスイッチ素子Ｑ１のターンオフ制御に兼用できるため、部品点数を削減できる。また、ピーク電流制限回路５の動作とオン時間制限回路２による動作を連続的に切り替えることができ、動作を安定化できる。さらに、トランジスタＴｒ２、Ｔｒ３はトランジスタＴｒｌに比べて電流容量の小さなトランジスタで良いため、コストを上昇させることはない。
【０１２４】
▲６▼ 入力電圧が変化した場合でもピーク電流制限を開始する出力電流（過電流点）を一定とすることができるためトランスの磁気飽和を抑制してトランスの小型化を図ることができる。
【０１２５】
【図面の簡単な説明】
【図１】本発明の第１の実施形態のスイッチング電源装置の回路図
【図２】定格時の動作波形図
【図３】出力電圧電流特性図
【図４】出力電圧低下時の電流Ｉｄ１波形図
【図５】出力電圧低下時の電流Ｉｄ１波形図
【図６】出力電圧低下時のＴｒ１のベース・エミッタ間電圧波形図
【図７】本発明の第２の実施形態のスイッチング電源装置の回路図
【図８】本発明の第３の実施形態のスイッチング電源装置の回路図
【図９】本発明の第４の実施形態のスイッチング電源装置の回路図
【図１０】本発明の第５の実施形態のスイッチング電源装置の回路図
【図１１】本発明の第６の実施形態のスイッチング電源装置の回路図
【図１２】本発明の第７の実施形態のスイッチング電源装置の回路図
【図１３】本発明の第８の実施形態のスイッチング電源装置の回路図
【図１４】従来例１のスイッチング電源装置の回路図
【図１５】従来例２のスイッチング電源装置の回路図
【図１６】従来例１の出力電圧低下時の電流Ｉｄ１波形図
【図１７】従来例２の出力電圧低下時の電流Ｉｄ１波形図
【図１８】従来例１、２の出力電圧電流特性図
Claims (17)
- トランスＴの１次巻線Ｔ１と第１のスイッチ素子Ｑ１と電流検出手段Ｒと入力電源Ｖｉｎとが直列に接続され、前記トランスＴの２次巻線Ｔ２に整流平滑回路が設けられ、前記トランスＴに設けられた第１の駆動巻線Ｔ３に接続され、前記第１のスイッチ素子Ｑ１をオン／オフして、該スイッチ素子Ｑ１のオン時間を制御して出力電圧を制御するスイッチング制御回路を備え、自励発振するスイッチング電源装置において、
前記スイッチング制御回路は、前記第１の駆動巻線Ｔ３に発生した電圧により前記第１のスイッチ素子Ｑ１がターンオンしてから時定数回路により決まる所定の時間後に前記第１のスイッチ素子Ｑ１の制御端子に接続された第１のスイッチ手段をオンして前記第１のスイッチ素子Ｑ１をターンオフするように制御し、
前記時定数回路により第１のスイッチ素子Ｑ１の最大のオン時間を設定するオン時間制限回路と、
前記電流検出手段Ｒにより前記第１のスイッチ素子Ｑ１に流れるピーク電流を検出し、該電流が所定のピーク電流となるとオンする第２のスイッチ手段と、該第２のスイッチ手段がオンすることによりオンする第３のスイッチ手段と、を含み、該第３のスイッチ手段を前記第 1のスイッチ手段の制御端子または前記第１のスイッチ素子Ｑ１の制御端子に接続して該第３のスイッチ手段がオンすることにより前記第１のスイッチ素子Ｑ１をターンオフするピーク電流制限回路と、
からなる過電流状態においても当該スイッチング電源装置の連続的な発振動作を行う過電流保護回路を備えたことを特徴とするスイッチング電源装置。 - トランスＴの１次巻線Ｔ１とインダクタＬとの直列回路に、第１のスイッチ回路Ｓ１と電流検出手段Ｒと入力電源Ｖｉｎとが直列に接続され、第２のスイッチ回路Ｓ２とキャパシタＣの直列回路の一端が前記トランスＴの１次巻線Ｔ１とインダクタＬとの直列回路と第１のスイッチ回路Ｓ１の接続点に接続され、前記トランスＴの２次巻線Ｔ２に整流平滑回路が設けられ、第１のスイッチ回路Ｓ１を第１のスイッチ素子Ｑ１、第１のダイオードＤ１、および第１のキャパシタＣ１の並列接続回路で構成し、第２のスイッチ回路Ｓ２を第２のスイッチ素子Ｑ２、第２のダイオードＤ２、および第２のキャパシタＣ２の並列接続回路で構成し、前記トランスＴは、前記第１のスイッチ素子Ｑ１を導通させる電圧を発生する第１の駆動巻線Ｔ３と、前記第２のスイッチ素子Ｑ２を導通させる電圧を発生する第２の駆動巻線Ｔ４とを有し、第１・第２のスイッチ素子Ｑ１・Ｑ２を両スイッチ素子が共にオフする期間を挟んで交互にオン／オフするスイッチング制御回路を備え、自励発振するスイッチング電源装置において、
前記スイッチング制御回路は、前記第１の駆動巻線Ｔ３に発生した電圧により前記第１のスイッチ素子Ｑ１がターンオンしてから時定数回路により決まる所定の時間後に前記第１のスイッチ素子Ｑ１の制御端子に接続された第１のスイッチ手段をオンして前記第１のスイッチ素子Ｑ１をターンオフするように制御し、
前記時定数回路により第１のスイッチ素子Ｑ１の最大のオン時間を設定するオン時間制限回路と、
前記電流検出手段Ｒにより前記第１のスイッチ素子Ｑ１に流れるピーク電流を検出し、該電流が所定のピーク電流となるとオンする第２のスイッチ手段と、該第２のスイッチ手段がオンすることによりオンする第３のスイッチ手段と、を含み、該第３のスイッチ手段を前記第 1のスイッチ手段の制御端子または前記第１のスイッチ素子Ｑ１の制御端子に接続して該第３のスイッチ手段がオンすることにより前記第１のスイッチ素子Ｑ１をターンオフするピーク電流制限回路と、
からなる過電流状態においても当該スイッチング電源装置の連続的な発振動作を行う過電流保護回路を備えたことを特徴とするスイッチング電源装置。 - 前記第１のスイッチ手段をトランジスタで構成し、該トランジスタの制御端子に前記時定数回路を構成するインピーダンス回路と充放電されるコンデンサとが接続されたことを特徴とする請求項１または２に記載のスイッチング電源装置。
- 前記インピーダンス回路にインピーダンスを変化させるフォトカプラを用い、前記第１のスイッチ素子Ｑ１のオン時間を制御して出力電圧を制御することを特徴とする、請求項３に記載のスイッチング電源装置。
- 前記インピーダンス回路は、出力電圧が低下するにともない前記第１のスイッチ素子Ｑ１の前記最大のオン時間を短縮するように前記充放電コンデンサの充電時のインピーダンスと放電時のインピーダンスを設定したことを特徴とする請求項３に記載のスイッチング電源装置。
- 前記スイッチング制御回路は、前記第１の駆動巻線Ｔ３と前記第１のスイッチング素子Ｑ１の制御端子との間に抵抗または抵抗とコンデンサの直列回路からなる遅延回路を備え、
前記出力電圧が低下して所定の電圧以下になると前記遅延回路のインピーダンスによって、第１の駆動巻線に発生した電圧により前記第１のスイッチ素子Ｑ１がターンオンするのを妨げ、起動と停止を繰り返す動作モードとなるように前記遅延回路のインピーダンスを設定したことを特徴とする請求項５に記載のスイッチング電源装置。 - 前記第３のスイッチ手段を前記インピーダンス回路に並列に接続し、前記ピーク電流が所定のピーク電流となると第２のスイッチ手段をオンし、続いて前記第３のスイッチ手段をオンして前記インピーダンス回路のインピーダンスを小さくして前記第１のスイッチ手段をオンして前記第１のスイッチ素子Ｑ１をターンオフすることを特徴とする請求項３に記載のスイッチング電源装置。
- 前記ピーク電流制限回路は、前記第１のスイッチ素子Ｑ１がオンの期間に第１の駆動巻線Ｔ３に発生する入力電圧に略比例した電圧を抵抗とダイオードを介して前記第２のスイッチ手段の制御端子に入力するように構成したことを特徴とする請求項１または２に記載のスイッチング電源装置。
- 前記ピーク電流制限回路は、第１のスイッチ素子Ｑ１に流れる電流が増加するにともない増加する第１の電気信号と出力電圧が低下するにともない増加する第２の電気信号の和を前記第２のスイッチ手段の制御端子に入力し、この電気信号の増加にともない前記第１のスイッチ素子Ｑ１のオン時間を短縮することを特徴とする請求項１または２に記載のスイッチング電源装置。
- 前記第２の電気信号は、前記第１のスイッチ素子Ｑ１のオフ期間に前記第１の駆動巻線Ｔ３に発生するフライバック電圧をダイオードとコンデンサにより整流平滑し、該コンデンサの負電位と前記第１の駆動巻線Ｔ３の正電位とを抵抗または抵抗とツエナーダイオードにより分圧して、分圧電圧をダイオードを介して前記第２のスイッチ手段の制御端子に入力するように構成したことを特徴とする請求項９に記載のスイッチング電源装置。
- 前記スイッチング制御回路は、前記第２の駆動巻線Ｔ４に発生した電圧により前記第２のスイッチ素子Ｑ２がターンオンしてから、時定数回路により決まる所定の時間後に前記第２のスイッチ素子Ｑ２の制御端子に接続された第４のスイッチ手段をオンして前記第２のスイッチ素子Ｑ２をターンオフするように制御する第２のオン時間制御回路を備えたことを特徴とする請求項２に記載のスイッチング電源装置。
- 前記第４のスイッチ手段をトランジスタで構成し、該トランジスタの制御端子に時定数回路を構成するインピーダンス回路と充放電されるコンデンサが接続されたことを特徴とする請求項１１に記載のスイッチング電源装置。
- 前記第１のスイッチ素子Ｑ１のオン期間に前記１次巻線Ｔ１に蓄えられたエネルギーを、オフ期間に前記２次巻線Ｔ２から放出して出力を得ることを特徴とする請求項１または２に記載のスイッチング電源装置。
- 前記第１のスイッチ素子Ｑ１のオン期間に前記１次巻線Ｔ１に蓄えられたエネルギーを、オフ期間に前記２次巻線Ｔ２から放出し終える前に前記第１のスイッチ素子Ｑ１をターンオンするよう、前記第２のオン時間制御回路の時定数を設定して、第１のスイッチ素子Ｑ１に流れる電流波形が台形波となる電流連続モードで動作することを特徴とする請求項１３に記載のスイッチング電源装置。
- 前記スイッチング制御回路は、前記出力電圧が低下すると、前記第２のスイッチ素子Ｑ２のオン時間が長くなるよう前記第２のオン時間制御回路の前記充放電コンデンサの充電時のインピーダンスと放電時のインピーダンスを設定して、前記１次巻線Ｔ１に蓄えられたエネルギーを、オフ期間に前記２次巻線Ｔ２から放出し終えた後に前記第１のスイッチ素子Ｑ１をターンオンして自励発振させ、前記第１のスイッチ素子Ｑ１に流れる電流波形が三角波となることを特徴とする請求項１３に記載のスイッチング電源装置。
- 前記第１および第２のスイッチ素子の少なくともいずれか一方を電界効果トランジスタで構成したことを特徴とする、請求項１または２に記載のスイッチング電源装置。
- 前記トランスＴの有する漏れインダクタにより前記インダクタＬを構成したことを特徴とする請求項２に記載のスイッチング電源装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002017398A JP3707436B2 (ja) | 2002-01-25 | 2002-01-25 | スイッチング電源装置 |
| US10/348,023 US6788556B2 (en) | 2002-01-25 | 2003-01-22 | Switching power source device |
| KR10-2003-0004540A KR100517552B1 (ko) | 2002-01-25 | 2003-01-23 | 스위칭 전원 장치 |
| GB0301742A GB2388258B (en) | 2002-01-25 | 2003-01-24 | Switching power source device |
| CNB031030149A CN1244976C (zh) | 2002-01-25 | 2003-01-27 | 开关电源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002017398A JP3707436B2 (ja) | 2002-01-25 | 2002-01-25 | スイッチング電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003224972A JP2003224972A (ja) | 2003-08-08 |
| JP3707436B2 true JP3707436B2 (ja) | 2005-10-19 |
Family
ID=19192059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002017398A Expired - Fee Related JP3707436B2 (ja) | 2002-01-25 | 2002-01-25 | スイッチング電源装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6788556B2 (ja) |
| JP (1) | JP3707436B2 (ja) |
| KR (1) | KR100517552B1 (ja) |
| CN (1) | CN1244976C (ja) |
| GB (1) | GB2388258B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10158296B1 (en) | 2018-04-18 | 2018-12-18 | Nxp B.V. | Method and system for saturation control in a flyback switched-mode power supply (SMPS) |
Families Citing this family (59)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4155211B2 (ja) * | 2003-08-18 | 2008-09-24 | 株式会社村田製作所 | スイッチング電源装置 |
| EP1510929B1 (en) * | 2003-08-29 | 2006-08-23 | Infineon Technologies AG | Circuit system and method for coupling a circuit module to or for decoupling same from a main bus |
| JP2005210759A (ja) * | 2004-01-19 | 2005-08-04 | Sanken Electric Co Ltd | 共振型スイッチング電源装置 |
| WO2005074113A1 (ja) * | 2004-01-30 | 2005-08-11 | Murata Manufacturing Co., Ltd. | スイッチング電源装置 |
| JP4868750B2 (ja) * | 2004-03-16 | 2012-02-01 | ローム株式会社 | スイッチングレギュレータ |
| US7599677B2 (en) * | 2004-03-31 | 2009-10-06 | Broadcom Corporation | Charge pump circuit having switches |
| DE602004017516D1 (de) * | 2004-06-07 | 2008-12-11 | Salcomp Oyj | Verfahren und schaltungsanordnung zur optimierung der maximalstrombegrenzung in dem hauptschalter eines schaltnetzteils und netzteil |
| JP2006014559A (ja) | 2004-06-29 | 2006-01-12 | Murata Mfg Co Ltd | Ｄｃ−ｄｃコンバータ |
| JP4632023B2 (ja) * | 2004-10-26 | 2011-02-16 | 富士電機システムズ株式会社 | 電力変換装置 |
| JP4371042B2 (ja) * | 2004-11-11 | 2009-11-25 | サンケン電気株式会社 | スイッチング電源装置 |
| US7272025B2 (en) * | 2005-01-18 | 2007-09-18 | Power Integrations, Inc. | Method and apparatus to control either a regulated or an unregulated output of a switching power supply |
| JP4669306B2 (ja) * | 2005-03-10 | 2011-04-13 | 三洋電機株式会社 | 擬似共振方式スイッチング電源装置及びそれを用いた擬似共振方式スイッチング電源回路 |
| US7593245B2 (en) * | 2005-07-08 | 2009-09-22 | Power Integrations, Inc. | Method and apparatus to limit maximum switch current in a switching power supply |
| JP4682784B2 (ja) | 2005-09-30 | 2011-05-11 | サンケン電気株式会社 | スイッチング電源装置 |
| JP4774903B2 (ja) * | 2005-10-17 | 2011-09-21 | サンケン電気株式会社 | スイッチング電源装置 |
| DE102005058284A1 (de) * | 2005-12-06 | 2007-06-14 | Siemens Ag Österreich | Verfahren zum Betreiben eines Schaltnetzteils als Sperrwandler und Schaltnetzteil zur Durchführung des Verfahrens |
| KR100728437B1 (ko) * | 2006-07-12 | 2007-06-13 | 엘지이노텍 주식회사 | 램프 구동 인버터 보호회로 |
| JP4775176B2 (ja) * | 2006-08-25 | 2011-09-21 | パナソニック電工株式会社 | 電源回路及び電源システム |
| JP4845973B2 (ja) * | 2007-01-19 | 2011-12-28 | 新電元工業株式会社 | スイッチング電源 |
| JP4320787B2 (ja) * | 2007-05-21 | 2009-08-26 | 株式会社村田製作所 | スイッチング電源装置 |
| KR101239978B1 (ko) * | 2007-08-17 | 2013-03-06 | 삼성전자주식회사 | 스위칭 모드 전원공급장치 및 그 전원공급방법 |
| US20090129808A1 (en) * | 2007-11-19 | 2009-05-21 | Kabushiki Kaisha Toshiba | Image forming apparatus, and control method thereof |
| JP2009148012A (ja) * | 2007-12-12 | 2009-07-02 | Panasonic Corp | スイッチング制御装置及びそれに用いる半導体装置 |
| JP5217535B2 (ja) * | 2008-03-17 | 2013-06-19 | サンケン電気株式会社 | Ｄｃ−ｄｃコンバータ |
| JP2009247073A (ja) * | 2008-03-29 | 2009-10-22 | Shindengen Electric Mfg Co Ltd | スイッチング電源 |
| JP2009247074A (ja) * | 2008-03-29 | 2009-10-22 | Shindengen Electric Mfg Co Ltd | スイッチング電源 |
| JP5117980B2 (ja) * | 2008-10-02 | 2013-01-16 | パナソニック株式会社 | エネルギー伝達装置およびエネルギー伝達制御用半導体装置 |
| JP2010124572A (ja) * | 2008-11-19 | 2010-06-03 | Panasonic Corp | スイッチング電源装置 |
| JP5430186B2 (ja) * | 2009-03-13 | 2014-02-26 | キヤノン株式会社 | 電源装置及び制御回路 |
| US7983062B2 (en) * | 2009-03-18 | 2011-07-19 | Grenergy Opto., Inc. | Minimum on-time reduction method, apparatus, and system using same |
| US20120044724A1 (en) * | 2009-04-27 | 2012-02-23 | Panasonic Corporation | Switching power supply apparatus |
| WO2011105258A1 (ja) * | 2010-02-23 | 2011-09-01 | 株式会社村田製作所 | スイッチング電源装置 |
| WO2011111483A1 (ja) * | 2010-03-09 | 2011-09-15 | 株式会社村田製作所 | スイッチング電源装置 |
| TWI392204B (zh) * | 2010-07-06 | 2013-04-01 | Power Forest Technology Corp | 電源轉換裝置及其過電流保護方法 |
| US8576591B2 (en) * | 2010-09-30 | 2013-11-05 | Astec International Limited | Converters and inverters for photovoltaic power systems |
| CN102332827B (zh) * | 2011-06-24 | 2014-08-20 | 苏州佳世达电通有限公司 | 具省电机制的电源转换器及电源转换方法 |
| KR101209639B1 (ko) | 2011-08-12 | 2012-12-07 | 전자부품연구원 | Ｍｏｓ－ｆｅｔ 게이트 구동 회로 및 구동 방법 |
| WO2013024550A1 (ja) * | 2011-08-18 | 2013-02-21 | 富士通株式会社 | Ｄｃ－ｄｃコンバータ、ｄｃ－ｄｃ変換方法、及び情報機器 |
| JP5549659B2 (ja) * | 2011-10-28 | 2014-07-16 | 株式会社村田製作所 | スイッチング電源装置 |
| JP5907409B2 (ja) * | 2011-12-28 | 2016-04-26 | 東芝ライテック株式会社 | 力率改善回路及び電源装置 |
| MY165232A (en) * | 2012-02-10 | 2018-03-14 | Thomson Licensing | Switch mode power supply module and associated hiccup control method |
| JP5790563B2 (ja) | 2012-03-26 | 2015-10-07 | 株式会社村田製作所 | スイッチング電源装置 |
| JP6075827B2 (ja) * | 2012-06-08 | 2017-02-08 | キヤノン株式会社 | スイッチング電源装置及び画像形成装置 |
| JP6590136B2 (ja) * | 2012-07-21 | 2019-10-16 | Ｔｉａｎｍａ Ｊａｐａｎ株式会社 | Ｄｃ／ｄｃコンバータ及び表示装置 |
| US9036383B2 (en) * | 2012-09-19 | 2015-05-19 | Fuji Electric Co., Ltd. | Power supply device control circuit |
| JP6070164B2 (ja) | 2012-12-21 | 2017-02-01 | サンケン電気株式会社 | スイッチング電源装置 |
| JP2013132211A (ja) * | 2013-04-04 | 2013-07-04 | Thomson Licensing | 電源 |
| CN104142701B (zh) * | 2013-05-06 | 2016-08-24 | 意法半导体研发(深圳)有限公司 | 限流电路 |
| CN105099194B (zh) * | 2014-05-07 | 2017-10-24 | 环旭电子股份有限公司 | 具改善过电流保护的返驰式转换器及其控制电路 |
| CN204104165U (zh) * | 2014-05-30 | 2015-01-14 | 皇家飞利浦有限公司 | 驱动电路及一体化光源 |
| US9774266B2 (en) * | 2014-09-27 | 2017-09-26 | Apple Inc. | Reducing output voltage undershoot in isolated power converters |
| WO2017199716A1 (ja) * | 2016-05-17 | 2017-11-23 | 株式会社村田製作所 | アクティブスナバー回路付きスイッチ回路およびｄｃ－ｄｃコンバータ |
| FR3083394B1 (fr) * | 2018-06-29 | 2021-03-19 | Valeo Equip Electr Moteur | Dispositif de protection d'un composant de puissance pour un pont de transistors |
| WO2021125911A1 (ko) * | 2019-12-20 | 2021-06-24 | 박찬웅 | 스위칭 전원의 스파이크 전압을 줄이는 방법과 장치 |
| JP2022171179A (ja) * | 2021-04-30 | 2022-11-11 | キヤノン株式会社 | 電源装置及び画像形成装置 |
| CN113991992B (zh) * | 2021-10-26 | 2023-09-12 | 深圳市单源半导体有限公司 | 一种用于cot控制模式dc-dc转换器的短路保护电路和方法 |
| JP2023068535A (ja) * | 2021-11-02 | 2023-05-17 | キヤノン株式会社 | 電源装置及び画像形成装置 |
| US11646663B1 (en) * | 2022-02-25 | 2023-05-09 | Hong Kong Applied Science and Technology Research Institute Company Limited | Adaptive dead-time control of a synchronous buck converter |
| CN115912936B (zh) * | 2023-01-03 | 2023-06-06 | 成都智融微电子有限公司 | 反激开关电源电路、反激开关电源控制方法及电源设备 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3840406A1 (de) * | 1987-11-30 | 1989-06-08 | Gold Star Co | Schutzschaltung fuer eine schaltmodus-stromversorgungsschaltung |
| JPH0648906B2 (ja) | 1988-03-28 | 1994-06-22 | 新電元工業株式会社 | 一石式コンバータ |
| US4903182A (en) | 1989-03-20 | 1990-02-20 | American Telephone And Telegraph Company, At&T Bell Laboratories | Self-oscillating converter with light load stabilizer |
| US5835361A (en) * | 1997-04-16 | 1998-11-10 | Thomson Consumer Electronics, Inc. | Switch-mode power supply with over-current protection |
-
2002
- 2002-01-25 JP JP2002017398A patent/JP3707436B2/ja not_active Expired - Fee Related
-
2003
- 2003-01-22 US US10/348,023 patent/US6788556B2/en not_active Expired - Lifetime
- 2003-01-23 KR KR10-2003-0004540A patent/KR100517552B1/ko active IP Right Grant
- 2003-01-24 GB GB0301742A patent/GB2388258B/en not_active Expired - Lifetime
- 2003-01-27 CN CNB031030149A patent/CN1244976C/zh not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10158296B1 (en) | 2018-04-18 | 2018-12-18 | Nxp B.V. | Method and system for saturation control in a flyback switched-mode power supply (SMPS) |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1434562A (zh) | 2003-08-06 |
| US20030142521A1 (en) | 2003-07-31 |
| CN1244976C (zh) | 2006-03-08 |
| GB2388258B (en) | 2004-07-28 |
| KR20030064316A (ko) | 2003-07-31 |
| GB0301742D0 (en) | 2003-02-26 |
| KR100517552B1 (ko) | 2005-09-29 |
| US6788556B2 (en) | 2004-09-07 |
| JP2003224972A (ja) | 2003-08-08 |
| GB2388258A (en) | 2003-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3707436B2 (ja) | スイッチング電源装置 | |
| JP3707409B2 (ja) | スイッチング電源装置 | |
| US4443839A (en) | Single ended, separately driven, resonant DC-DC converter | |
| JP3627708B2 (ja) | スイッチング電源装置 | |
| JP3475925B2 (ja) | スイッチング電源装置 | |
| US6690586B2 (en) | Switching power source device | |
| JP3475892B2 (ja) | スイッチング電源装置 | |
| JP3760379B2 (ja) | スイッチング電源装置 | |
| US8582320B2 (en) | Self-excited switching power supply circuit | |
| JP5408161B2 (ja) | 自励式スイッチング電源回路 | |
| JP3653075B2 (ja) | スイッチング電力電送装置 | |
| US6072702A (en) | Ringing choke converter | |
| JP3691498B2 (ja) | 自励式スイッチング電源回路 | |
| JPH09131058A (ja) | 同調スイッチ・モード電源装置 | |
| JP3613731B2 (ja) | 無負荷時省電力電源装置 | |
| KR20090069322A (ko) | 스위칭 전원 | |
| JP2001292571A (ja) | 同期整流回路 | |
| JP4484006B2 (ja) | スイッチング電源装置 | |
| KR100426605B1 (ko) | 직렬 커패시턴스를 갖는 스위칭 전원 장치 | |
| JP2532203Y2 (ja) | スイッチング電源装置 | |
| JP3026709U (ja) | スイッチング電源 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050330 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050405 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050606 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050712 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050725 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3707436 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080812 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090812 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090812 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100812 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100812 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110812 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120812 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120812 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130812 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |