JP3707409B2 - スイッチング電源装置 - Google Patents
スイッチング電源装置 Download PDFInfo
- Publication number
- JP3707409B2 JP3707409B2 JP2001273915A JP2001273915A JP3707409B2 JP 3707409 B2 JP3707409 B2 JP 3707409B2 JP 2001273915 A JP2001273915 A JP 2001273915A JP 2001273915 A JP2001273915 A JP 2001273915A JP 3707409 B2 JP3707409 B2 JP 3707409B2
- Authority
- JP
- Japan
- Prior art keywords
- switch element
- circuit
- switch
- turned
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004804 winding Methods 0.000 claims description 149
- 239000003990 capacitor Substances 0.000 claims description 89
- 238000001514 detection method Methods 0.000 claims description 14
- 238000009499 grossing Methods 0.000 claims description 12
- 230000003111 delayed effect Effects 0.000 claims description 6
- 230000005669 field effect Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 18
- 230000005284 excitation Effects 0.000 description 16
- 230000007423 decrease Effects 0.000 description 12
- 230000002441 reversible effect Effects 0.000 description 11
- 230000010355 oscillation Effects 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 239000004575 stone Substances 0.000 description 4
- 230000001934 delay Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000011084 recovery Methods 0.000 description 3
- 238000004904 shortening Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000007665 sagging Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
- H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
- H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
- H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
- H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
- H02M3/325—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/338—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in a self-oscillating arrangement
- H02M3/3385—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in a self-oscillating arrangement with automatic control of output voltage or current
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、直流安定化電源を供給するスイッチング電源装置、特に、２つのスイッチ素子を交互にオン／オフ自励発振して電流連続モードで動作するスイッチング電源装置に関する。
【０００２】
【従来の技術】
トランスＴの１次側に、第１のスイッチ素子Ｑ１と第２のスイッチ素子Ｑ２を接続し、これらの第１及び第２のスイッチ素子Ｑ１、Ｑ２が共にオフする期間を挟んで交互にオン／オフするスイッチング制御回路を設け、第１のスイッチ素子Ｑ１のオン期間に１次巻線とインダクタＬにエネルギ−を蓄え、第１のスイッチ素子Ｑ１のオフ期間に２次巻線からエネルギ−を放出し、第１のスイッチ素子Ｑ１と第２のスイッチ素子Ｑ２とを自励発振させるスイッチング電源装置においては、たとえば、特開平１１−１８７６６４号公報に示されている。このような構成のスイッチング電源装置を、スイッチ素子を２個用いたフライバック型の自励発振式スイッチング電源装置という。
【０００３】
また、スイッチ素子を２個用いたフライバック型の他のスイッチング電源装置としては、たとえば、特開平４−８４５６０号公報、実開平６−３６３９２号公報、特表平１０−５００８３号公報に示されている。これらの公報に示されるフライバック型のスイッチング電源装置は、トランスＴの１次側に２個のスイッチ素子を用いる点で、特開平１１−１８７６６４号公報に示されるスイッチング電源装置と同様な構成を備えるが、自励発振を行う構成にはなっていない。また、これらのスイッチング電源装置では、動作特性が電流連続モードとなっている。なお、スイッチング電源装置において、電流連続モードとは、トランスＴの２次側に電流が流れた後、休止期間を置かずに連続して１次側に電流が流れ、主スイッチ素子に流れる電流の電流波形が台形波となる動作モードをいう。また、電流不連続モードとは、上記１次側にも２次側にも電流が流れない休止期間があり、主スイッチ素子に流れる電流の電流波形が三角波となる動作モードをいう。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記の従来のスイッチング電源装置では、次に述べるような欠点があった。
【０００５】
（１）特開平１１−１８７６６４号公報に示されるようなフライバック型の自励発振式スイッチング電源装置の欠点
このスイッチング電源装置では、リンギングチョークコンバータに代表されるように、１次巻線に流れる電流波形が常に三角波となっている。このため、重負荷時に１次側の電流ピーク値が大きくなり、実効電流が増加する。実効電流が増加すると、トランスの銅損、スイッチ素子の導通損失が増加し、効率が低下する。このことは、スイッチング電源装置の小型軽量化の妨げとなる。
【０００６】
また、１次巻線に流れる電流波形が三角波となるために、重負荷時にスイッチ素子のオン時間が長くなる。また、オン時間の延長に伴いオフ時間も長くなる。このため、スイッチング周期が長くなりスイッチング周波数が低周波となることから、大型のトランスや２次側平滑コンデンサ等が必要となり、スイッチング電源装置の小型軽量化の妨げとなる。
【０００７】
（２）特開平４−８４５６０号公報に示されるような、電流連続モードで動作する２石式フライバック型のスイッチング電源装置の欠点
１次巻線に流れる電流波形が台形波となるために、トランスの銅損、スイッチ素子の導通損失が低減できる。しかし、自励発振型ではないために、２石のスイッチ素子を交互にオン／オフさせるための駆動制御回路として、発振回路及び駆動用のトーテムポール回路、グランドレベルの異なるハイサイドのスイッチ素子を駆動するための高耐圧ドライブＩＣ、あるいはパルストランス等が必要となり、結果的に、スイッチング電源装置の小型軽量化、低コスト化を充分に図ることが出来ない。
【０００８】
この発明は、上記フライバック型の自励発振式のスイッチング電源装置と、特開平４−８４５６０号公報に示されるような電流連続モードで動作する２石式フライバック型のスイッチング電源装置の双方の欠点を解消し、スイッチング電源の高効率化と同時に小型軽量化及び低コスト化を図ることのできるスイッチング電源装置を提供することにある。
【０００９】
【課題を解決するための手段】
この発明は、従来技術である、電流連続モードで動作する２石式フライバック型のスイッチング電源装置の動作特性を、自励発振方式で実現させる新しい技術である。この発明は、次のように構成されている。
【００１０】
（１）トランスＴの１次巻線とインダクタＬとの直列回路に、第１のスイッチ回路と入力電源が直列に接続されるとともに第２のスイッチ回路とキャパシタＣの直列回路が前記トランスＴの１次巻線と前記インダクタＬとの直列回路に並列に接続され、前記トランスＴの２次巻線に整流素子Ｄｓを含む整流平滑回路が設けられ、
第１のスイッチ回路を、第１のスイッチ素子Ｑ１、第１のダイオードＤ１、および第１のキャパシタＣ１の並列接続回路で構成し、
第２のスイッチ回路を、第２のスイッチ素子Ｑ２、第２のダイオードＤ２、および第２のキャパシタＣ２の並列接続回路で構成し、
前記トランスＴに設けられた第１の駆動巻線と第１のスイッチ素子Ｑ１の制御端子間、及び前記トランスＴに設けられた第２の駆動巻線と第２のスイッチ素子Ｑ２の制御端子間に接続され、該第１・第２のスイッチ素子Ｑ１、Ｑ２が共にオフする期間を挟んで交互にオン／オフするスイッチング制御回路を設け、第１のスイッチ素子Ｑ１のオン期間に前記１次巻線とインダクタＬにエネルギーを蓄え、第１のスイッチ素子Ｑ１のオフ期間に２次巻線からエネルギーを放出し、第１のスイッチ素子Ｑ１と第２のスイッチ素子Ｑ２とを自励発振させるスイッチング電源装置において、
前記インダクタＬと前記キャパシタＣとは、前記第１のスイッチ素子Ｑ１のオフ期間において共振する共振回路を構成し、
前記スイッチング制御回路は、
前記第１のスイッチ素子Ｑ１がターンオンした後、所定時間経過後に該第１のスイッチ素子Ｑ１をターンオフさせる時定数に設定された第１のオン時間制御回路と、
前記第２のスイッチ素子Ｑ２がターンオンした後、前記２次巻線からのエネルギー放出が終わる前に該第２のスイッチ素子Ｑ２と前記インダクタＬの直列回路に流れる共振電流を遮断するよう該第２のスイッチ素子Ｑ２をターンオフさせる時定数に設定された第２のオン時間制御回路と、を備え、前記共振電流が遮断されることによって前記第１の駆動巻線に発生する電圧によって前記２次巻線からのエネルギー放出の途中で前記第１のスイッチ素子Ｑ１がターンオンして電流連続モードで動作することを特徴とする。
【００１１】
この発明では、スイッチング制御回路を構成する第１のオン時間制御回路と第２のオン時間制御回路とが、それぞれ異なった動作をする。特開平１１−１８７６６４号公報に示されるようなフライバック型の自励発振式スイッチング電源装置では、トランスＴの１次側において、第２のスイッチ素子Ｑ２を制御する第２のオン時間制御回路は、２次巻線からのエネルギー放出が終わった段階で第２のスイッチ素子Ｑ２をターンオフするが、この発明では、第２のオン時間制御回路は、第２のスイッチ素子Ｑ２がターンオンしたのち、２次巻線からのエネルギー放出が終わる前に該第２のスイッチ素子Ｑ２とインダクタＬの直列回路に流れる共振電流を強制的に遮断させる。すなわち、第２のオン時間制御回路は、このような動作を行うよう所定の時定数に設定されている。
【００１２】
このような第２のオン時間制御回路によれば、２次巻線からのエネルギー放出が終わる前に第２のスイッチ素子Ｑ２をターンオフしてインダクタＬに流れる電流を遮断するために、この電流の変化によって１次巻線の電圧が反転し、これにより第１の駆動巻線に電圧が発生して第１のスイッチ素子Ｑ１がターンオンする。これにより、自励発振動作を行うとともに、トランスＴの２次側に電流が流れた後、休止期間を置かずに電流が１次側に連続して流れる連続動作モードとなって、上記１次側の第１のスイッチ素子Ｑ１に流れる電流波形を台形波とすることができる。すなわち、重負荷時に第１のスイッチ素子Ｑ１に流れる電流波形が台形波となる電流連続モードで動作することになるため、トランスＴ及び第１のスイッチ素子Ｑ１に流れる電流ピーク値及び実効電流を低減でき、トランスの銅損、スイッチ素子Ｑ１の導通損失を低減し、スイッチング電源装置の小型軽量化、高効率化を図ることができる。
【００１３】
（２）トランスＴの１次巻線とインダクタＬと第１のスイッチ回路と入力電源とが直列に接続されるとともに第２のスイッチ回路とキャパシタＣの直列回路が第１のスイッチ回路と並列に接続され、前記トランスＴの２次巻線に整流素子Ｄｓを含む整流平滑回路が設けられ、
第１のスイッチ回路を、第１のスイッチ素子Ｑ１、第１のダイオードＤ１、および第１のキャパシタＣ１の並列接続回路で構成し、
第２のスイッチ回路を、第２のスイッチ素子Ｑ２、第２のダイオードＤ２、および第２のキャパシタＣ２の並列接続回路で構成し、
前記トランスＴに設けられた第１の駆動巻線と第１のスイッチ素子Ｑ１の制御端子間、及び前記トランスＴに設けられた第２の駆動巻線と第２のスイッチ素子Ｑ２の制御端子間に接続され、該第１・第２のスイッチ素子Ｑ１、Ｑ２が共にオフする期間を挟んで交互にオン／オフするスイッチング制御回路を設け、第１のスイッチ素子Ｑ１のオン期間に前記１次巻線とインダクタＬにエネルギーを蓄え、第１のスイッチ素子Ｑ１のオフ期間に２次巻線からエネルギーを放出し、第１のスイッチ素子Ｑ１と第２のスイッチ素子Ｑ２とを自励発振させるスイッチング電源装置において、
前記インダクタＬと前記キャパシタＣとは、前記第１のスイッチ素子Ｑ１のオフ期間において共振する共振回路を構成し、
前記スイッチング制御回路は、
前記第１のスイッチ素子Ｑ１がターンオンした後、所定時間経過後に該第１のスイッチ素子Ｑ１をターンオフさせる時定数に設定された第１のオン時間制御回路と、
前記第２のスイッチ素子Ｑ２がターンオンした後、前記２次巻線からのエネルギー放出が終わる前に該第２のスイッチ素子Ｑ２と前記インダクタＬの直列回路に流れる共振電流を遮断するよう該第２のスイッチ素子Ｑ２をターンオフさせる時定数に設定された第２のオン時間制御回路と、を備え、前記共振電流が遮断されることによって前記第１の駆動巻線に発生する電圧によって前記２次巻線からのエネルギー放出の途中で前記第１のスイッチ素子Ｑ１がターンオンして電流連続モードで動作することを特徴とする。
【００１４】
この発明では、上記（１）の構成に対し、キュパシタＣの接続位置が異なっている。この発明においても、上記（１）と同様な動作となり、スイッチング電源装置の小型軽量化、高効率化を図ることができる。さらに、キャパシタＣに印加される電圧は上記（１）の構成に対して大きくなるが、同じ電荷量を蓄積する場合には容量値を小さくすることができるため、この分キャパシタＣの小型化を図ることができる。
【００１５】
（３）トランスＴの１次巻線とインダクタＬとキャパシタＣと第１のスイッチ回路と入力電源とが直列に接続されるとともに第２のスイッチ回路が前記トランスＴの１次巻線とインダクタＬとキャパシタＣとの直列回路に並列に接続され、前記トランスＴの２次巻線に整流素子Ｄｓを含む整流平滑回路が設けられ、
第１のスイッチ回路を、第１のスイッチ素子Ｑ１、第１のダイオードＤ１、および第１のキャパシタＣ１の並列接続回路で構成し、
第２のスイッチ回路を、第２のスイッチ素子Ｑ２、第２のダイオードＤ２、および第２のキャパシタＣ２の並列接続回路で構成し、
前記トランスＴに設けられた第１の駆動巻線と第１のスイッチ素子Ｑ１の制御端子間、及び前記トランスＴに設けられた第２の駆動巻線と第２のスイッチ素子Ｑ２の制御端子間に接続され、該第１・第２のスイッチ素子Ｑ１、Ｑ２が共にオフする期間を挟んで交互にオン／オフするスイッチング制御回路を設け、第１のスイッチ素子Ｑ１のオン期間に前記１次巻線とインダクタＬにエネルギーを蓄え、第１のスイッチ素子Ｑ１のオフ期間に２次巻線からエネルギーを放出し、第１のスイッチ素子Ｑ１と第２のスイッチ素子Ｑ２とを自励発振させるスイッチング電源装置において、
前記インダクタＬと前記キャパシタＣとは、前記第１のスイッチ素子Ｑ１のオフ期間において共振する共振回路を構成し、
前記スイッチング制御回路は、
前記第１のスイッチ素子Ｑ１がターンオンした後、所定時間経過後に該第１のスイッチ素子Ｑ１をターンオフさせる時定数に設定された第１のオン時間制御回路と、
前記第２のスイッチ素子Ｑ２がターンオンした後、前記２次巻線からのエネルギー放出が終わる前に該第２のスイッチ素子Ｑ２と前記インダクタＬの直列回路に流れる共振電流を遮断するよう該第２のスイッチ素子Ｑ２をターンオフさせる時定数に設定された第２のオン時間制御回路と、を備え、前記共振電流が遮断されることによって前記第１の駆動巻線に発生する電圧によって前記２次巻線からのエネルギー放出の途中で前記第１のスイッチ素子Ｑ１がターンオンして電流連続モードで動作することを特徴とする。
【００１６】
この発明は、上記（１）の構成に対し、キャパシタＣの接続位置を変えたものである。この発明においても、上記（１）と同様の動作をするため、スイッチング電源装置の小型軽量化、高効率化を図ることができる。また、この発明ではトランスＴの１次側がいわゆるハーフブリッジ構成となるために、第１のスイッチ素子Ｑ１及び第２のスイッチ素子Ｑ２に印加される電圧が入力電圧と等しくなり、上記（１）の構成に対し同印加電圧が低下する。一般に、耐圧の低いスイッチ素子はオン抵抗が小さいためオン抵抗による導通損失を低減できることになり、高効率化に寄与する。また、トランスＴに印加される電圧も約半分となるために、巻線数を減らしトランスの小型化高効率化に寄与する。
【００１７】
また、第１のスイッチ素子Ｑ１のオン時間にトランスＴに蓄える励磁エネルギーだけではなく、キャパシタＣに蓄えられている静電エネルギーをも第１のスイッチ素子Ｑ１のオフ期間に放出するため、トランスＴやスイッチ素子に流れる電流ピーク値、実効電流を低減して導通損失を低減する。
【００１８】
（４）前記第１のスイッチ素子Ｑ１に直列に接続された電流検出手段を備え、該電流検出手段で検出された前記第１のスイッチ素子に流れる値がしきい値になると該第１のスイッチ素子のオン時間を制限する過電流保護回路を設けたことを特徴とする。
【００１９】
この発明では、第１のスイッチ素子Ｑ１に流れる電流のピーク値を検出して同電流を制限する過電流保護回路を備えているために、過電流時や起動時に、ピーク電流値が増加することによるトランスの飽和、スイッチ素子の破壊を防ぐことができる。
【００２０】
（５）前記過電流保護回路は、前記第１のスイッチ素子をターンオフさせる第３のスイッチ手段を備え、該第３のスイッチ手段を前記第１のスイッチ素子の制御端子に接続し、前記電流検出手段に流れるピーク電流値が前記しきい値になると前記第３のスイッチ手段をオンし、前記第１のスイッチ素子をターンオフさせることを特徴とする。
【００２１】
この発明では、第３のスイッチ手段で第１のスイッチ素子Ｑ１のピーク電流値を制限できるため、過電流保護回路の構成が簡単になる。
【００２２】
（６）前記スイッチング制御回路は、前記第１の駆動巻線と前記第１のスイッチ素子Ｑ１の制御端子間、及び前記第２の駆動巻線と前記第２のスイッチ素子Ｑ２の制御端子間に接続した、抵抗または抵抗とコンデンサの直列回路からなる遅延回路を備え、前記第１の駆動巻線に前記第１のスイッチ素子Ｑ１をオンさせる電圧が発生してから遅延して、または前記第２の駆動巻線に前記第２のスイッチ素子Ｑ２をオンさせる電圧が発生してから遅延して、該第１のスイッチ素子Ｑ１または該第２のスイッチ素子Ｑ２をターンオンさせることを特徴とする。
【００２３】
この発明では、遅延回路を備えることで、スイッチ素子のターンオンのタイミングを遅延させ、該スイッチ素子の印加電圧が零電圧に低下してからターンオンさせることができる。このため、零電圧スイッチング動作が可能となり、スイッチング損失を低減することができる。
【００２４】
また、スイッチ素子Ｑ１に流れる電流波形が三角波となる従来技術では、２次側の整流素子Ｄｓがオフすると、これがトリガとなって、トランスＴの１次巻線及びインダクタＬとキャパシタＣ１及びＣ２が共振し、第１のスイッチ素子Ｑ１がターンオンするのに対し、この発明では、インダクタＬに蓄えられているエネルギーの放出中に第２のスイッチ素子Ｑ２がオフすると、これがトリガとなって、第１の駆動巻線に電圧が発生して第１のスイッチ素子Ｑ１がターンオンする。このような動作のため、電圧反転時の共振周期は従来技術の回路に比較し短くなるため、第１のスイッチ素子Ｑ１のターンオン遅延時間は短くなる。
【００２５】
また、遅延回路を構成する抵抗は、駆動巻線に発生する電圧サージを減衰させるとともに制御電圧の立ち上がり時間を鈍らせてターンオンを遅延する。コンデンサはスイッチ素子の入力容量とで分圧され、制御端子への印加電圧を調整することができる。
【００２６】
（７）前記遅延回路は、前記第１のスイッチ素子Ｑ１または前記第２のスイッチ素子Ｑ２の両端に印加される電圧が零電圧または零電圧付近まで低下してからターンオンするように遅延時間が設定されていることを特徴とする。
【００２７】
この発明では、遅延回路の動作によって第１のスイッチ素子Ｑ１または第２のスイッチ素子Ｑ２が零電圧スイッチングするため、スイッチング損失を低減できる。
【００２８】
（８）前記第１のオン時間制御回路は、前記第１のスイッチ素子Ｑ１をターンオフさせる第１のスイッチ手段を備え、前記第１のオン時間制御回路は、前記第１の駆動巻線に前記第１のスイッチ素子Ｑ１をターンオンさせる電圧が発生してから、所定時間経過後に該第１のスイッチ手段をオンして前記第１のスイッチ素子Ｑ１をターンオフさせることを特徴とする。
【００２９】
この発明では、時定数回路を備えた第１のスイッチ素子Ｑ１の第１のオン時間制御回路によって、出力電圧を安定化することができる。
【００３０】
（９）前記第２のオン時間制御回路は、前記第２のスイッチ素子Ｑ２をターンオフさせる第２のスイッチ手段を備え、前記第２のオン時間制御回路は、前記第２の駆動巻線に前記第２のスイッチ素子Ｑ２をターンオンさせる電圧が発生してから、前記２次巻線からのエネルギー放出が終わる前に該第２のスイッチ手段をオンして前記第２のスイッチ素子Ｑ２をターンオフさせて、該第２のスイッチ素子Ｑ２と前記インダクタＬの直列回路に流れる電流を遮断することを特徴とする。
【００３１】
この発明では、時定数回路を備えた第２のスイッチ素子Ｑ２の第２オン時間制御回路によって、トランスＴの２次巻線からのエネルギー放出が終わる前に第２のスイッチ素子Ｑ２をターンオフするため、これをトリガーとしてトランスＴの発生電圧を反転して第１の駆動巻線に電圧を発生し、この電圧によって第１のスイッチ素子Ｑ１をターンオンして自励発振させることができる。これにより、上述したように第１のスイッチ素子Ｑ１に流れる電流波形を台形波として、動作モードを電流連続モードとすることができる。
【００３２】
（１０）前記インダクタＬ及び前記キャパシタＣの各値は、前記スイッチング制御回路により前記第２のスイッチ素子Ｑ２をターンオフすることにより前記インダクタＬに流れる電流が遮断されたときに、該インダクタＬとキャパシタＣに流れる共振電流がそのピーク電流付近となる値に設定されていることを特徴とする。
【００３３】
この発明では、共振電流のピーク電流付近で第２のスイッチ素子Ｑ２がターンオフすることにより、キャパシタＣの容量値を小さくでき、キャパシタＣの小型軽量化を図ることができる。
【００３４】
また、インダクタＬとキャパシタＣに流れる共振電流により、２次側整流素子Ｄｓの電流波形を正弦波状に上昇する波形とすることができ、ピーク電流を低減して実効電流を低減できる。
【００３５】
また、上記共振電流がピーク電流値に達した後に第２のスイッチ素子Ｑ２をターンオフすることによって、２次側整流素子Ｄｓのターンオフ電流が低減される。これにより、該ダイオードの逆回復損失を低減することができる。
【００３６】
（１１）前記第１のオン時間制御回路は、出力電圧に対応する信号に応じて、前記第１のスイッチ素子Ｑ１をターンオフさせるまでの時間を変化させる回路を備えることを特徴とする。
【００３７】
この発明では、出力電力に対応する信号に応じて、軽負荷時には、第１のスイッチ素子Ｑ１がターンオフするまでの時間を短縮し、重負荷時には第１のスイッチ素子Ｑ１がターンオフするまでの時間を長くすることで、出力電圧を安定化することができる。
【００３８】
（１２）前記過電流保護回路は、前記第３のスイッチ手段をトランジスタで構成し、該トランジスタを第１のスイッチ素子Ｑ１の制御端子に接続し、前記電流検出手段に発生する電圧を抵抗を介して前記トランジスタの制御端子に与え、前記第１のスイッチ素子Ｑ１に流れる電流が所定の値に達すると前記トランジスタの制御端子電圧がしきい値に達して、該トランジスタをオンし、前記第１のスイッチ素子Ｑ１をターンオフさせて該第１のスイッチ素子Ｑ１に流れるピーク電流値を制限することを特徴とする。
【００３９】
この発明では、第３のスイッチ手段をトランジスタで構成することより、電流検出手段に発生する電圧の分圧抵抗とトランジスタのしきい値（ベース−エミッタ間電圧：約０．６Ｖ）を比較することができる。これにより、第１のスイッチ素子Ｑ１のピーク電流値を制限でき、簡単な構成で部品点数を削減し、スイッチング電源装置の低コスト化、小型軽量化に寄与する。
【００４０】
（１３）前記過電流保護回路は、前記第１のスイッチ素子Ｑ１がオンの期間に第１の駆動巻線に発生する電圧を抵抗とダイオードを介して前記トランジスタの制御端子に入力するように構成したことを特徴とする。
【００４１】
入力電圧が変動した場合、ピーク電流値が同じであると、入力電圧が高いほど過電流点は大きくなる。そこで、第１の駆動巻線に発生する、入力電圧に比例した電圧を抵抗とダイオードを介して第３のスイッチ手段の制御端子に入力することにより、入力電圧が高い場合にのみ過電流点を小さくし、入力変動における過電流点の変動を抑制することができる。すなわち、入力電圧が高いときには第３のスイッチ手段はより早くオンするようになる。これにより、スイッチング電源装置の小型軽量化に寄与する。
【００４２】
（１４）前記過電流保護回路は、前記第１のスイッチ素子Ｑ１の最大オン時間を規定する第１のオン時間制限手段と、前記第１のスイッチ素子Ｑ１に流れる電流が所定の値になると前記第１のスイッチ素子Ｑ１をターンオフする第２のオン時間制限手段の２つの独立したオン時間制限手段を備えていることを特徴とする。
【００４３】
過電流時には第２のオン時間制限手段によりピーク電流値を制限し、出力電圧が低下すると第１のオン時間制限手段により第１のスイッチ素子Ｑ１の最大オン時間を短縮していく。これにより、２次側出力電流の増大を抑制出来、または、短絡電流を低減出来る。
【００４４】
（１５）前記第１のスイッチ素子Ｑ１または前記第２のスイッチ素子Ｑ２を電界効果トランジスタで構成したことを特徴とする。
【００４５】
この発明では、電界効果トランジスタの寄生容量をキャパシタＣ１またはキャパシタＣ２として用いることができ、また、電界効果トランジスタの寄生ダイオードをダイオードＤ１またはダイオードＤ２として用いることができる。これにより、部品点数を削減してスイッチング電源装置の低コスト化と小型軽量化を図ることが出来る。
【００４６】
（１６）前記トランスＴの有する漏れインダクタにより前記インダクタＬを構成したことを特徴とする。
【００４７】
この発明では、インダクタＬとしてトランスＴが有する漏れインダクタを用いるため、部品点数を削減し、スイッチング電源装置の低コスト化、小型軽量化を図ることが出来る。
【００４８】
（１７）前記整流素子Ｄｓの両端に容量性インピーダンスを接続したことを特徴とする。
【００４９】
この発明では、２次側整流素子Ｄｓの両端に容量性インピーダンスを接続することにより、該整流素子Ｄｓの逆回復損失を低減し、高効率化と低ＥＭＩノイズ化を図ることができる。
【００５０】
【発明の実施の形態】
図１は、この発明の実施形態であるスイッチング電源装置の回路図である。 トランスＴの１次側では、その１次巻線Ｔ１とインダクタＬとの直列回路に、第１のスイッチ回路Ｓ１と入力電源Ｖｉｎが直列に接続されるとともに、第２のスイッチ回路Ｓ２とキャパシタＣの直列回路は前記１次巻線Ｔ１とインダクタＬとの直列回路に並列に接続されている。また、トランスＴの２次巻線Ｔ２には、整流素子Ｄｓを含む整流平滑回路が接続されている。
【００５１】
第１のスイッチ回路Ｓ１は、第１のスイッチ素子Ｑ１、第１のダイオードＤ１、第１のキャパシタＣ１の並列接続回路で構成されている。第２のスイッチ回路Ｓ２は、第２のスイッチ素子Ｑ２、第２のダイオードＤ２、第２のキャパシタＣ２の並列接続回路で構成されている。
【００５２】
トランスＴには、第１の駆動巻線Ｔ３と第２の駆動巻線Ｔ４とが設けられ、第１の駆動巻線Ｔ３と第１のスイッチ素子Ｑ１の制御端子間には第１のスイッチング制御回路が接続され、第２の駆動巻線Ｔ４と第２のスイッチ素子Ｑ２の制御端子間には第２のスイッチング制御回路が設けられている。この第１及び第２のスイッチング制御回路は、第１・第２のスイッチ素子Ｑ１、Ｑ２が共にオフする期間を挟んで交互にオン／オフする様に該スイッチ素子を制御し、第１のスイッチ素子Ｑ１のオン期間に１次巻線Ｔ１とインダクタＬにエネルギーを蓄え、第１のスイッチ素子Ｑ１のオフ期間に２次巻線Ｔ２からエネルギーを放出し、第１のスイッチ素子Ｑ１と第２のスイッチ素子Ｑ２とを自励発振させる。
【００５３】
前記第１のスイッチング制御回路は、遅延回路１とオン時間制御回路２とで構成される。
【００５４】
遅延回路１は、抵抗Ｒ３とキャパシタＣ３との直列回路からなり、第１の駆動巻線Ｔ３に発生した電圧を遅延して第１のスイッチ素子Ｑ１の制御端子に印加する。この遅延回路１に設定される遅延時間は、第１の駆動巻線Ｔ３に電圧が発生してから、オフ状態にある第１のスイッチ素子Ｑ１の両端に印加されているキャパシタＣ１の充電電荷が零電圧に低下するまでの時間、または零電圧付近に低下するまでの時間に設定される。これにより、第１のスイッチ素子Ｑ１は、その両端に印加される電圧が零電圧または零電圧付近まで低下してからターンオンするようになる。
【００５５】
前記オン時間制御回路２は、第１のスイッチ素子Ｑ１の制御端子と入力電源Ｖｉｎの基準電位（負極）端子間に接続される第１のスイッチ手段であるトランジスタＴｒ１と、このトランジスタＴｒ１の制御端子に接続される、抵抗Ｒ２とコンデンサＣ４とからなる時定数回路と、このトランジスタＴｒ１の制御端子と第１のスイッチ素子Ｑ１の制御端子間に接続され、抵抗Ｒ４とフォトカプラＰＣのフォトトランジスタとの直列回路を備えている。抵抗Ｒ２とコンデンサＣ４の時定数回路は、第１の駆動巻線Ｔ３に接続され、第１の駆動巻線Ｔ３に電圧が発生してから、所定の時間後にトランジスタＴｒ１をオンして、第１のスイッチ素子Ｑ１をターンオフさせる。また、上記フォトトランジスタと抵抗Ｒ４との直列回路は、後述の出力電圧検出回路からの信号に基づいてトランジスタＴｒ１のオン時間を制御し、出力電圧Ｖｏの安定化を図る。
【００５６】
前記第２のスイッチング制御回路は、遅延回路３とオン時間制御回路４とで構成される。
【００５７】
遅延回路３は、第２の駆動巻線Ｔ４に発生した電圧を遅延して第２のスイッチ素子Ｑ２の制御端子に印加する。この遅延回路３の遅延時間は、上記遅延回路１と同様に、第２の駆動巻線Ｔ４に電圧が発生してから、第２のスイッチ素子Ｑ２の両端に印加される電圧が零電圧または零電圧付近に低下するまでの時間に設定される。これによって、第２のスイッチ素子Ｑ２も、零電圧スイッチングを行う。また、オン時間制御回路４は、第２のスイッチ素子Ｑ２の制御端子に接続される第２のスイッチ手段であるトランジスタＴｒ２と、このトランジスタＴｒ２の制御端子に接続され、抵抗Ｒ１２とコンデンサＣ１２とからなる時定数回路とを備えている。抵抗Ｒ１２とコンデンサＣ１２との時定数回路は、第２の駆動巻線Ｔ４の電圧が発生してから、所定の時間後にトランジスタＴｒ２をオンして、第２のスイッチ素子Ｑ２をターンオフする。また、この抵抗Ｒ１２とコンデンサＣ１２の直列回路からなる時定数回路は、既述のように、第２の駆動巻線Ｔ４に電圧が発生して第２のスイッチ素子Ｑ２がターンオンした後、２次巻線Ｔ２からのエネルギー放出が終わる前に該第２のスイッチ素子Ｑ２とインダクタＬの直列回路に流れる電流を強制的に遮断して第２のスイッチ素子Ｑ２をターンオフさせるように時定数が設定されている。
【００５８】
前記第１のスイッチ素子Ｑ１には、該スイッチ素子Ｑ１に流れる電流Ｉｄ１の大きさを検出する抵抗Ｒを含む過電流保護回路５が接続されている。過電流保護回路５は、上記電流Ｉｄ１の大きさを検出する抵抗Ｒと、この抵抗Ｒの両端電圧が、抵抗Ｒ５及び抵抗Ｒ６を介してベース端子に入力されるトランジスタＴｒ３と、トランジスタＴｒ３のコレクタ端子と第１のスイッチ素子Ｑ１の制御端子間に接続されるダイオードＤ３とを備えている。この過電流保護回路５は、抵抗Ｒに流れる電流Ｉｄ１の大きさに対応した電圧を抵抗Ｒ５と抵抗Ｒ６とで分圧してトランジスタＴｒ３のベース−エミッタ間に供給し、この電圧がしきい値Ｖｂｅ（約０．６Ｖ）を超えた時にトランジスタＴｒ３がオンして第１のスイッチ素子Ｑ１をターンオフする。これにより、１次巻線Ｔ１及び第１のスイッチ素子Ｑ１に流れる電流ピーク値Ｉｄｐを所定の値に制限し、過電流によるトランスの飽和を防止することができる。
【００５９】
なお、過電流時には、オン時間制御回路２の抵抗Ｒ２とコンデンサＣ４とからなる時定数回路を含む第２のオン時間制御回路によっても過電流保護を行う。後述のように、出力電圧が安定化されている動作モードから、２次巻線Ｔ２からの出力電流Ｉｏが増大して第１のスイッチ素子Ｑ１に流れる電流Ｉｄ１の電流ピーク値が一定以上に大きくなると、過電流保護回路５が動作して電流ピーク値が制限されるが、さらに出力電流Ｉｏが増加しようとすると、出力電力を一定に保ったまま出力電圧が低下する垂下特性モードとなる。この時、オン時間制御回路２の上記時定数回路は、詳細については後述するように、トランジスタＴｒ１のオンタイミングを早め、これにより、第１のスイッチ素子Ｑ１の最大オン時間を短くなるように制御する。したがって、過電流時においては、第１に、過電流保護回路５によって電流ピーク値が制限され、第２に、オン時間制御回路２によって第１のスイッチ素子Ｑ１の最大オン時間が規定される。これにより、トランスの飽和を防止するとともに、２次側出力電流の増大を抑制でき、または短絡電流を低減できる。 この実施形態では、上記過電流保護回路５がこの発明の第２のオン時間制限手段であり、オン時間制御回路２がこの発明の第１のオン時間制限手段を構成している。
【００６０】
過電流保護回路５には、過電流保護入力補正回路６が接続されている。この発明では、この過電流保護入力補正回路６も過電流保護回路の一部と見なされる。
過電流保護入力補正回路６は、第１の駆動巻線Ｔ３と、過電流保護回路５のトランジスタＴｒ３のベース端子間に接続されたものであって、ダイオードＤ４、ツェナーダイオードＤ５及び抵抗Ｒ７の直列回路で構成される。この回路は、入力電圧が変動した場合に過電流保護回路５の動作する出力電流を補正するためのものである。すなわち、入力電圧が高い時には第１の駆動巻線Ｔ３に発生する電圧も高くなるから、この補正回路６のルートでトランジスタＴｒ３のベース端子に電流を流すことにより、過電流保護回路の動作点を低くする。このようにすることで、入力電圧の変動に対し、過電流保護回路の動作点をほぼ一定にすることが可能である。
【００６１】
トランスＴの２次巻線Ｔ２の出力側には出力電圧Ｖｏを検出する出力電圧検出回路７が設けられている。
【００６２】
この出力電圧検出回路７は、出力電圧Ｖｏを分圧する分圧抵抗Ｒ２０、Ｒ２１と、その抵抗の接続点（基準点）がリファレンス電圧Ｖｒの入力端子に接続されるシャントレギュレータＩＣ１と、このシャントレギュレータＩＣ１に直列に接続されるフォトカプラＰＣのフォトダイオードとを備えている。シャントレギュレータＩＣ１は、リファレンス電圧Ｖｒと分圧抵抗Ｒ２０、Ｒ２１による分圧電圧Ｖａを比較し、その差に応じてカソード−アノード間の電流を制御する。フォトカプラＰＣは、この電流の変化を光の強弱に変換する。すなわち、出力電圧Ｖｏが高くなると、オン時間制御回路２のフォトトランジスタのコレクタ−エミッタ間のインピーダンスが小さくなり、これによって、第１のスイッチ素子Ｑ１のオン期間におけるコンデンサＣ４の充電時間が早まり、トランジスタＴｒ１がより早くオンし、第１のスイッチ素子Ｑ１のターンオフタイミングが早くなってオン時間が短くなる。第１のスイッチ素子Ｑ１のオン時間が短くなると、出力電流が減少し、出力電圧Ｖｏが低下する。出力電圧Ｖｏが所定の電圧（設定電圧）よりも低下すると、上記と逆の動作によって出力電力が増大し出力電圧が上昇する。このようにして、出力電圧の安定化制御が行われる。
【００６３】
次に、上記のスイッチング電源装置の動作を説明する。
【００６４】
図２は、図１に示す回路の波形図である。以下、図１及び図２を参照して同回路の動作を詳細に説明する。
【００６５】
図２において、Ｓ１、Ｓ２は、第１のスイッチ素子Ｑ１、第２のスイッチ素子Ｑ２のオン／オフを表す信号、Ｖｄｓ１、Ｖｄｓ２、Ｖｓは、それぞれ、キャパシタＣ１、Ｃ２、Ｃｓの両端電圧波形、Ｉｄ１、Ｉｄ２、Ｉｓは、それぞれ、スイッチ回路Ｓ１、Ｓ２、整流素子Ｄｓの電流波形である。
【００６６】
本回路の最適な定常状態におけるスイッチング動作は、１スイッチング周期Ｔにおいて、時間ｔ１〜ｔ５の４つの動作状態に分けることができる。以下、各状態における動作について説明する。
【００６７】
（状態１）ｔ１〜ｔ２
第１のスイッチ素子Ｑ１はオンしており、入力電圧がトランスＴの１次巻線Ｔ１に印加されることによって１次巻線電流が直線的に増加する。この時、トランスＴに励磁エネルギーが蓄えられる。また、この時、フォトカプラＰＣを介してコンデンサＣ４が充電され、このコンデンサＣ４の電圧がトランジスタＴｒ１のしきい値電圧（約０．６Ｖ）に達すると該トランジスタＴｒ１がオンして、時間ｔ２で第１のスイッチ素子Ｑ１がターンオフし、状態２に遷移する。
【００６８】
（状態２）ｔ２〜ｔ３
第１のスイッチ素子Ｑ１がターンオフすると、トランスＴの次巻線Ｔ１とインダクタＬは、キャパシタＣ１及びＣ２と共振し、キャパシタＣ１を充電し、キャパシタＣ２を放電する。また、２次側ではトランスＴの２次巻線Ｔ２とキャパシタＣｓとが共振し、キャパシタＣｓを放電する。電圧Ｖｓ１の立ち上がり、及び電圧Ｖｄｓ１の立ち下がり部分の曲線は、１次巻線Ｔ１及びインダクタＬとキャパシタＣ１及びキャパシタＣ２との共振による正弦波の一部である。キャパシタＣ２の両端電圧Ｖｄｓ２が下降し零電圧になると、ダイオードＤ２が導通し、状態３に遷移する。
【００６９】
この時、２次側では、キャパシタＣｓの両端電圧Ｖｓが零電圧まで下降し、整流素子Ｄｓが導通し、零電圧ターンオン動作となる。この両端電圧Ｖｓの立ち下がり部分の曲線は、キャパシタＣｓと２次巻線Ｔ２との共振による正弦波の一部である。
【００７０】
（状態３）ｔ３〜ｔ４
ダイオードＤ２が導通した状態で、コンデンサ１１及び抵抗Ｒ１１で構成される遅延回路３によって、第２の駆動巻線Ｔ４に発生した電圧が遅延して第２のスイッチ素子Ｑ２の制御端子に与えられ、この第２のスイッチ素子Ｑ２がターンオンされる。これにより、第２のスイッチ素子Ｑ２は零電圧スイッチング動作する。状態３では、１次側でダイオードＤ２及び第２のスイッチ素子Ｑ２が導通しており、インダクタＬとキャパシタＣは共振を始め、キャパシタＣが放電される。
この時、２次側では整流素子Ｄｓは導通し、トランスＴに蓄えられた励磁エネルギーを２次巻線Ｔ２から放出し、整流平滑回路を介して出力される。この状態では、整流素子Ｄｓに流れる電流Ｉｓは、１次側のインダクタＬとキャパシタＣによる共振電流Ｉｄ２に対し、直線的に減少する励磁電流Ｉｍを加えた値と相似形となるため、零電流から比較的急峻に立ち上がり、正弦波状の曲線を有する波形となる。
【００７１】
１次側では、第２の駆動巻線Ｔ４に発生した電圧により、抵抗Ｒ１２を介してコンデンサＣ１２が充電され、その充電電圧がトランジスタＴｒ２のしきい値電圧（約０．６Ｖ）に達すると、該トランジスタＴｒ２がオンし、第２のスイッチ素子Ｑ２に流れる共振電流を強制的に遮断する。そして、この時遮断される上記共振電流の大きさは、ピーク値付近であって、そのタイミングは時間ｔ４である。オン時間制御回路４の抵抗Ｒ１２とコンデンサＣ１２からなる時定数回路は、上記時間ｔ４で第２のスイッチ素子Ｑ２をターンオフする時定数に設定されている。
【００７２】
（状態４）ｔ４〜ｔ５
第２のスイッチ素子Ｑ２がターンオフされると、共振電流Ｉｄ２が急激に遮断され、この急激な電流変化によりインダクタＬに電圧が発生し、トランスＴの１次巻線Ｔ１の電圧は反転する。インダクタＬはキャパシタＣ１及びＣ２と共振し、インダクタＬの励磁エネルギーにより、キャパシタＣ１を放電し、キャパシタＣ２を充電する。キャパシタＣ１の両端電圧Ｖｄｓ１が下降し、時間ｔ５で零電圧になると、ダイオードＤ１が導通して状態４が終了する。ダイオードＤ１が導通している状態で、抵抗Ｒ３、コンデンサＣ３からなる遅延回路１によって、第１の駆動巻線Ｔ３に発生した電圧が遅延して第１のスイッチング素子Ｑ１の制御端子に与えられる。これによって、第１のスイッチ素子Ｑ１がターンオンして零電圧スイッチング動作が行われる。
【００７３】
２次側では、スイッチ素子Ｑ２がターンオフされると、整流素子ＤｓがオフしてキャパシタＣｓの両端電圧Ｖｓが零電圧から上昇し、２次巻線電圧と出力電圧との和の電圧にクランプされる。
【００７４】
１スイッチング周期当たり、以上のような動作を行い、以下、この動作を繰り返す。
【００７５】
（従来の回路との比較）
図３は、特開平１１−１８７６６４号公報に示される従来のスイッチング電源装置の動作波形図である。
【００７６】
従来のスイッチング電源装置では、第２のスイッチ素子Ｑ２がターンオフされるタイミングの時間ｔ４は、共振電流Ｉｄ２が零電流付近まで低下したタイミングである。これに対し、本実施形態では、第２のスイッチ素子Ｑ２をターンオフする時間ｔ４は、共振電流Ｉｄ２がピーク電流値付近にあるタイミングである。すなわち、従来のスイッチング電源装置では、第１のスイッチ素子Ｑ１のオン期間に蓄えられた励磁エネルギーが放出し終えてから第２のスイッチ素子Ｑ２がターンオフされ、続いて、整流素子Ｄｓがオフして該ダイオードの両端に逆電圧が発生し、これによりトランスＴの電圧が反転して第１の駆動巻線Ｔ３に正極性の電圧が発生し、これにより第１のスイッチ素子Ｑ１がターンオンする動作を行う。これに対し、本実施形態のスイッチング電源装置では、第１のスイッチ素子Ｑ１のオン期間に蓄えられた励磁エネルギーを２次側に放出し終える前に、第２のスイッチ素子Ｑ２をターンオフし、これにより第１の駆動巻線Ｔ３に発生する電圧によって第１のスイッチ素子Ｑ１をターンオンするよう動作する。そして、第１のスイッチ素子Ｑ１がターンオンすることによって、２次側の整流素子Ｄｓの両端に逆電圧が発生してオフする。
【００７７】
このように、従来のスイッチング電源装置では、励磁エネルギーを放出し終えて２次側の整流素子Ｄｓがオフすることが第１のスイッチ素子Ｑ１をターンオンするトリガとなっているのに対し、本実施形態のスイッチング電源装置では、励磁エネルギーが放出されている最中にオン時間制御回路４によって第２のスイッチ素子Ｑ２をターンオフすることが次に第１のスイッチ素子Ｑ１をターンオンするためのトリガとなっている。そして、この発明の実施形態のスイッチング電源装置では、上記励磁エネルギーが放出されている最中に、第２のスイッチ素子Ｑ２がターンオンするよう、オン時間制御回路４の時定数が設定されている。したがって、従来のスイッチング電源装置と本実施形態のスイッチング電源装置とが基本的に相違する点は、オン時間制御回路４に設定される時定数の大きさである。
【００７８】
図４は、スイッチ素子Ｑ１、Ｑ２、整流素子Ｄｓのオン／オフシーケンスを示し、同図（Ａ）は従来の装置、同図（Ｂ）は本実施形態の装置を示す。
【００７９】
図に示すように、従来の装置では、整流素子Ｄｓに逆電圧が発生してオフすることが、トランス発生電圧が反転して第１のスイッチ素子Ｑ１がターンオンするトリガとなるのに対し、本実施形態の装置では、第２のスイッチ素子Ｑ２をオン時間制御回路４によってターンオフすること自体が、トランス発生電圧が反転して第１のスイッチ素子Ｑ１をターンオンするトリガとなる。図４に示すように、従来の装置と本実施形態の装置とでは、各スイッチ素子Ｑ１、Ｑ２のオン／オフ動作モードが異なることが明らかである。
【００８０】
（出力電圧安定化の動作）
出力電圧Ｖｏの安定化の動作については、従来の装置と同様である。
【００８１】
定常動作において、出力電圧Ｖｏを抵抗Ｒ２０と抵抗Ｒ２１て分圧した電圧ＶａとシャントレギュレータＩＣ１のリファレンス電圧Ｖｒとを比較している。この状態で、出力電圧がＶｏが設定電圧より上昇した場合、分圧電圧Ｖａがリファレンス電圧Ｖｒよりも高くなることによって、シャントレギュレータＩＣ１のカソード電位が低下し、フォトカプラＰＣのフォトダイオードが導通する。これにより、オン時間制御回路２に設けられているフォトトランジスタのコレクタ−エミッタ間のインピーダンスが小さくなる。すると、第１のスイッチ素子Ｑ１のオン期間におけるコンデンサＣ４の充電時間が早まり、トランジスタＴｒ１のオンタイミングが早くなる。したがって、第１のスイッチ素子Ｑ１のターンオフタイミングも早くなる。これによって、第１のスイッチ素子Ｑ１のオン時間が短くなり、出力電力が減少し、出力電圧が低下する。
【００８２】
また、出力電圧Ｖｏが設定電圧より低下した場合は、上記と逆の動作となる。すなわち、フォトトランジスタのコレクタ−エミッタ間のインピーダンスが大きくなり、トランジスタＴｒ１がオンするタイミングが遅くなることで、第１のスイッチ素子Ｑ１のオン時間が長くなり、出力電力が増加し、出力電圧が上昇する。
【００８３】
以上の動作によって、出力電圧Ｖｏは設定電圧で安定化される。この時の出力電圧Ｖｏは、次式で表される。
【００８４】
Ｖｏ＝Ｖｒ×（Ｒ２０＋Ｒ２１）／Ｒ２１
（過電流保護回路の動作）
過電流時及び起動時の過電流保護回路５及び過電流保護入力補正回路６の動作は次の通りである。
【００８５】
出力電力が増加し１次巻線Ｔ１に流れる電流ピーク値が大きくなると、トランスＴの飽和を防止するために過電流保護回路５が働く。図１において、抵抗Ｒに電流が流れると該抵抗Ｒの両端電圧が抵抗Ｒ５と抵抗Ｒ６とで分圧され、トランジスタＴｒ３のベース−エミッタ間に供給される。この時、抵抗Ｒに流れる電流が増加し、該抵抗Ｒの両端電圧が大きくなってトランジスタＴｒ３のベース−エミッタ間電圧がしきい値Ｖｂｅ（約０．６Ｖ）を超えると、トランジスタＴｒ３がオンして第１のスイッチ素子Ｑ１をターンオフする。これによって、１次巻線Ｔ１に流れる電流ピーク値は制限され、トランスＴの飽和を防止する。
【００８６】
電流ピーク値が制限され始めてさらに出力電流が増加すると、出力電圧を低下させて出力電力Ｐｏを最大出力電力に保持する。そして、出力電流が最大出力電流に達すると、今度はオン時間制御回路２がスイッチ素子Ｑ１の最大のオン時間を短くなるように制御する。オン時間制御回路２のコンデンサＣ４は、１次巻線Ｔ１とインダクタＬにエネルギーを蓄積する期間では１次巻線Ｔ１の電圧に比例した電圧を発生する第１の駆動巻線Ｔ３の電圧で充電され、上記エネルギーを２次巻線Ｔ２から放出する期間では、この２次巻線Ｔ２の電圧に比例した逆電圧を発生する第１の駆動巻線Ｔ３の逆電圧によって放電される。コンデンサＣ４の充電電荷は、この充電と放電のサイクルが繰り返されることにより、定常状態では増えていくことはない。しかし、出力電圧Ｖｏが低下していくと、ある時点で、第１の駆動巻線Ｔ３に発生する逆電圧によっては、コンデンサＣ４の充電電荷を完全に放電することができなくなり、コンデンサＣ４の充電電荷が増えていく。それによって、トランジスタＴｒ１のオンタイミングが早くなり、結果として第１のスイッチ素子Ｑ１の最大オン時間が短くなる。この最大のオン時間は、出力電圧Ｖｏが低下すればするほど短くなっていく。この動作により、出力電流は最大出力電流以上に増加することがなくなり、出力電流と出力電圧が共に低下する動作モードとなる。また、この動作モードが更に進むと、今度は、第１の駆動巻線Ｔ３に発生する電圧では第１のスイッチ素子Ｑ１がターンオンできなくなり、オン時間が制限された起動と停止を繰り返す発振モードとなり、出力電力は大幅に低減される。
【００８７】
図５は、上記の過電流時において、オン時間制御回路２が第１のスイッチ素子Ｑ１の最大オン時間を制限するように動作し始めた時の電流Ｉｄ１と、励磁電流Ｉｍの変化を示している。１次巻線Ｔ１に流れる電流ピーク値Ｉｄｐは過電流保護回路５によって制限されるとともに、オン時間制御回路２による制御によって、第１のスイッチ素子Ｑ１のオン時間が徐々に短くされ、最後は起動停止発振モードに至る。
【００８８】
図６は、過電流保護回路５による電流ピーク値制限動作と、オン時間制御回路２による最大オン時間の制限動作による過電流保護回路特性図を示している。図６において、出力電流Ｉｏが過電流保護回路動作開始点Ａに達すると、図５に示すように、過電流保護回路５の動作によって、出力電力Ｐｏを最大出力電力に保ちながら出力電流Ｉｏの増加に従って出力電圧Ｖｏを低下させていく。出力電流Ｉｏが最大出力電流地点Ｂ点に達すると、オン時間制御回路２の動作が支配的となって、図５に示すように、第１のスイッチ素子Ｑ１の最大オン時間（Ｔｏｎ ｍａｘ）を短くしていく。このモードでは、出力電圧Ｖｏとともに出力電流Ｉｏが共に低下していく。Ｘで示す特性は、従来のスイッチング電源装置における過電流保護回路の特性（垂下特性）を示している。本実施形態の過電流保護回路特性では、出力電流Ｉｏが最大出力電流に達すると、それ以降は電流、電圧とも低下するように制御するために、２次側出力電流Ｉｏの増大を抑制でき、あるいは、短絡時の短絡電流を低減することができる。
【００８９】
なお、１次巻線Ｔ１に流れる電流ピーク値ＩｄＰは、以下の式で表すことができる。
【００９０】
Ｉｄｐ＝Ｖｂｅ・（Ｒ５＋Ｒ６）／Ｒ６／Ｒ
過電流保護入力補正回路６は、入力電圧が変動した場合に過電流保護回路５の動作する出力電流を補正する。すなわち、入力電圧が高い時には第１の駆動巻線Ｔ３に発生する電圧も高くなることから、この電圧を、ダイオードＤ４、ツェナーダイオードＤ５、抵抗Ｒ７のルートでトランジスタＴｒ３のベース端子に印加し、トランジスタＴｒ３を早くオンさせる。すなわち、過電流保護回路の動作点を低くする。これによって、入力電圧変動に対し、過電流保護回路の動作点をほぼ一定にすることができる。
【００９１】
図２に示すように、第２のスイッチ素子Ｑ２は、共振電流Ｉｄ２のピーク値付近で、すなわち励磁電流Ｉｍが零付近になる前にターンオフされ、ついで第１のスイッチ素子Ｑ１がターンオンするために、電流Ｉｄ１は、その波形が台形波となる。そして、定常状態では、第２のスイッチ素子Ｑ２のオン時間がほぼ一定に制御されるために、第１のスイッチ素子Ｑ１のオン時間がほぼ一定に制御され、これによりスイッチング周波数もほぼ一定となる。また、電流Ｉｄ１の波形が台形波となることにより、この波形が三角波である従来の装置に対し、同じ出力電力を得るのに電流ピーク値が小さくてよい。このため、トランスＴを小型化でき、装置の小型軽量化及び高効率化を図ることができる。
【００９２】
図７は、負荷変化に対する第１のスイッチ素子Ｑ１の電流Ｉｄ１及び励磁電流Ｉｍの変化を示す図である。
【００９３】
同図（Ａ）は負荷の変化に対しスイッチング周波数が少しだけ変化する動作モードを示している。この動作モードでは、重負荷時において電流Ｉｄ１が台形波となっている。また、軽負荷時においては、インダクタＬと１次巻線Ｔ１に蓄えられていたエネルギーの一部が入力側に回生させる循環電流が発生している。
【００９４】
図７（Ｂ）は、スイッチング周波数を一定とした場合の電流波形を示す。また、図７（Ｃ）は、軽負荷時に循環電流を低減した場合の電流波形を示す。図７（Ａ）、（Ｂ）、（Ｃ）とも、重負荷時には電流Ｉｄ１は台形波形となっている。なお、これらの動作モードの設定は、遅延回路１，３やオン時間制御回路２，４の定数の値を調整することで可能である。
【００９５】
図７（Ｄ）は従来技術における電流Ｉｄ１の波形を示している。従来技術の動作モードでは、重負荷時においても、電流Ｉｄ１の波形は三角波となっている。図８は、上記図７の各モードにおける出力電力とスイッチング周波数の関係を示している。図８（Ａ）〜（Ｄ）は図７（Ａ）〜（Ｄ）にそれぞれ対応している。なお、図８（Ｃ）は、図７（Ｃ）に示すように、出力電流が小さい軽負荷時に、切替点において第２のスイッチ素子Ｑ２のオン時間を短くして、循環電流を低減した例を示している。
【００９６】
図７（Ａ）〜（Ｃ）に示す本実施形態の各動作モードでは、出力電力Ｐｏが中間負荷時及び重負荷時においてスイッチング周波数がほぼ一定である。これに対し、従来のリンギングチョークコンバータや従来の自励２石フライバック式コンバータでは、いずれも、中間負荷時及び重負荷時においてスイッチング周波数が一定ではなく、出力電力Ｐｏが大きくなるほど低下する。図８より、本実施形態では、スイッチング周波数の低下を抑制できることがわかり、その結果、トランスＴや平滑回路を小型化することができ、スイッチング電源装置全体の小型軽量化を図ることができる。
【００９７】
次に、この発明の他の実施形態について説明する。
【００９８】
図９はこの発明の第２の実施形態のスイッチング電源装置の概略構成図を示す。
【００９９】
第２の実施形態では、トランスＴの１次巻線Ｔ１とインダクタＬと第１のスイッチ回路Ｓ１と入力電源Ｖｉｎとが直列に接続され、第２のスイッチ回路Ｓ２とキャパシタＣの直列回路が上記第１のスイッチ回路Ｓ１に並列に接続されている。
【０１００】
この回路構成では、実施形態１の装置に比較し、キャパシタＣに印加される電圧は大きくなるが、同じ電荷量を蓄積する場合に容量値は小さくできるため、キャパシタＣの小型軽量化を図ることができる。
【０１０１】
図１０は、この発明の第２の実施形態のスイッチング電源装置の概略構成図を示す。
【０１０２】
この実施形態では、トランスＴの１次巻線Ｔ１とインダクタＬとキャパシタＣと第１のスイッチ回路Ｓ１と入力電源Ｖｉｎとが直列に接続されている。また、第２のスイッチ回路Ｓ２がトランスＴの１次巻線Ｔ１とインダクタＬとキャパシタＣとの直列回路に並列に接続されている。
【０１０３】
この実施形態のスイッチング制御回路は、１次側がハーフブリッジ構成となっている。このため、第１のスイッチ回路Ｓ１及び第２のスイッチ回路Ｓ２に印加される電圧が入力電圧と等しくなり、実施形態１の装置に比較して低下している。一般に、耐圧の低いスイッチ素子はオン抵抗が小さいために、オン抵抗による導通損失を低減でき高効率化を図ることができる。また、トランスＴに印加される電圧も約半分となるために、巻線数を減らしトランスＴの小型高効率化を図ることができる。また、第１のスイッチ回路Ｓ１のオン時間にトランスＴに蓄える励磁エネルギーだけでなく、キャパシタＣに蓄える静電エネルギーをも、オフ期間に放出するため、トランスＴやスイッチ回路に流れる電流ピーク値、実効電流を低減して導通損失を低減し高効率化に寄与することができる。
【０１０４】
図１１は、この発明の第４の実施形態のスイッチング電源装置の概略構成図を示す。
【０１０５】
この実施形態では、商用交流電圧を整流平滑した電圧を入力電圧としている。また、出力電圧検出回路としてカレントトランスＣＴを用いている。カレントトランスＣＴを用いることによって、出力電圧検出回路での損失を低減できる。
【０１０６】
図１２は、第１のスイッチ素子Ｑ１の駆動制御回路の実施例を示す。
【０１０７】
この実施例は、図１において、トランジスタＴｒ１とトランジスタＴｒ３とを１つのトランジスタＴｒ１で置き換えたものである。
【０１０８】
図１３は、第２のスイッチ素子Ｑ２の駆動制御回路の実施例を示す。この実施例は、出力や信号に応じて第２のスイッチ素子Ｑ２のオン時間を変化させる。フォトカプラＰＣ２のフォトダイオードは、たとえば、図１のフォトカプラＰＣのフォトダイオードに直列に接続し、このフォトカプラＰＣ２のフォトトランジスタを図示のように抵抗Ｒ１４に直列接続してトランジスタＴｒ１２の制御端子に接続する。これにより、軽負荷時において第２のスイッチ素子Ｑ２のオン時間を短縮することができる。軽負荷時において第２のスイッチ素子Ｑ２のオン時間を短縮することにより、循環電流を低減し、効率を改善することができる。
【０１０９】
なお、以上の実施形態において、第１のスイッチ素子Ｑ１及び第２のスイッチ素子Ｑ２を、電界効果トランジスタで構成することができる。電界効果トランジスタとすることにより、その寄生容量をキャパシタＣ１またはキャパシタＣ２として用いることができ、また、寄生ダイオードをダイオードＤ１またはダイオードＤ２として用いることができる。これによって、部品点数を削減し、スイッチング電源装置の低コスト化、小型軽量化を図ることができる。
【０１１０】
また、インダクタＬとしてトランスＴが有する漏れインダクタを用いることができる。これにより、部品点数を削減し、スイッチング電源装置の低コスト化、小型軽量化を図ることができる。
【０１１１】
また、２次側整流素子Ｄｓの両端に容量性インピーダンスＣｓが接続されていることにより、整流素子Ｄｓの逆回復損失を低減し、高効率化を図るとともに低ＥＭＩノイズ化を図ることができる。
【０１１２】
【発明の効果】
この発明によれば、特に重負荷時において、第１のスイッチ素子Ｑ１に流れる電流波形が台形波となる電流連続モードで動作させることにより、トランスＴ及び第１のスイッチ回路に流れる電流ピーク値及び実効電流を低減できる。これにより、トランスの銅損、第１のスイッチ素子Ｑ１の導通損失を低減でき、スイッチング電源装置の小型軽量化、高効率化を図ることかできる。
【０１１３】
また、自励発振方式で回路を構成するために、発振器やトーテムポール回路等の駆動回路が不要となり、部品点数の削減による小型軽量化、低コスト化を図ることができる。
【０１１４】
また、第１のスイッチ素子Ｑ１とグランドレベルの異なるハイサイドの第２のスイッチ素子Ｑ２を第２の駆動巻線を用いて駆動できるため、パルストランスや高耐圧のドライブＩＣ等が不要となり、部品点数を削減し、スイッチング電源装置の高効率化、小型軽量化、低コスト化を図ることができる。
【０１１５】
また、この発明では、第１のスイッチ素子Ｑ１に流れる電流のピーク値を検出してこれを制限する過電流保護回路を備えているために、過電流時や起動時において、ピーク電流値が増加することによるトランスＴの飽和、スイッチ素子の破壊を防止することができる。
【０１１６】
また、第２のオン時間制御回路によって第２のスイッチ素子Ｑ２のオン時間がほぼ一定となり、これにより、第１のスイッチ素子Ｑ１のオン時間もほぼ一定に制御され、スイッチング周波数もほぼ一定となる。これによって、スイッチング周波数の低下を抑制し、トランスや平滑回路を小型化し、スイッチング電源装置の小型軽量化を図ることができる。
【０１１７】
また、この発明では、過電流保護回路として、第１のオン時間制限手段と第２のオン時間制限手段の独立した２つのオン時間制限手段を備えるようにしている。このため、過電流時には第２のオン時間制限手段でピーク電流値を制限し、さらに過電流状態が進むと第１のオン時間制限手段によって第１のスイッチ素子Ｑ１の最大のオン時間を短くなるように制御する。これにより、２次側出力電流の増大を抑制し、短絡電流を低減することができる。
【図面の簡単な説明】
【図１】この発明の第１の実施形態のスイッチング電源装置の回路図
【図２】上記スイッチング電源装置の動作波形図
【図３】従来のスイッチング電源装置の動作波形図
【図４】従来のスイッチング電源装置と上記実施形態のスイッチング電源装置のスイッチ素子のオン／オフシーケンスを示す図
【図５】過電流時における電流Ｉｄ１及び励磁電流Ｉｍの変化を示す図
【図６】過電流保護回路特性を示す図
【図７】電流Ｉｄ１及び励磁電流Ｉｍの負荷変動に対する変化を示す図
【図８】図７の各モードにおける出力電力に対するスイッチング周波数の変化を示す図
【図９】この発明の第２の実施形態のスイッチング電源装置の概略構成図
【図１０】この発明の第３の実施形態のスイッチング電源装置の概略構成図
【図１１】この発明の内容の実施形態のスイッチング電源装置の概略構成図
【図１２】第１のスイッチング素子Ｑ１の駆動制御回路の実施例
【図１３】第２のスイッチング素子Ｑ２の駆動制御回路の実施例
【符号の説明】
１，３−遅延回路
２，４−オン時間制御回路
５−過電流保護回路
６−過電流保護入力構成回路
Ｑ１−第１のスイッチ素子
Ｑ２−第２のスイッチ素子
Ｔ−トランス
Ｌ−インダクタ
【発明の属する技術分野】
この発明は、直流安定化電源を供給するスイッチング電源装置、特に、２つのスイッチ素子を交互にオン／オフ自励発振して電流連続モードで動作するスイッチング電源装置に関する。
【０００２】
【従来の技術】
トランスＴの１次側に、第１のスイッチ素子Ｑ１と第２のスイッチ素子Ｑ２を接続し、これらの第１及び第２のスイッチ素子Ｑ１、Ｑ２が共にオフする期間を挟んで交互にオン／オフするスイッチング制御回路を設け、第１のスイッチ素子Ｑ１のオン期間に１次巻線とインダクタＬにエネルギ−を蓄え、第１のスイッチ素子Ｑ１のオフ期間に２次巻線からエネルギ−を放出し、第１のスイッチ素子Ｑ１と第２のスイッチ素子Ｑ２とを自励発振させるスイッチング電源装置においては、たとえば、特開平１１−１８７６６４号公報に示されている。このような構成のスイッチング電源装置を、スイッチ素子を２個用いたフライバック型の自励発振式スイッチング電源装置という。
【０００３】
また、スイッチ素子を２個用いたフライバック型の他のスイッチング電源装置としては、たとえば、特開平４−８４５６０号公報、実開平６−３６３９２号公報、特表平１０−５００８３号公報に示されている。これらの公報に示されるフライバック型のスイッチング電源装置は、トランスＴの１次側に２個のスイッチ素子を用いる点で、特開平１１−１８７６６４号公報に示されるスイッチング電源装置と同様な構成を備えるが、自励発振を行う構成にはなっていない。また、これらのスイッチング電源装置では、動作特性が電流連続モードとなっている。なお、スイッチング電源装置において、電流連続モードとは、トランスＴの２次側に電流が流れた後、休止期間を置かずに連続して１次側に電流が流れ、主スイッチ素子に流れる電流の電流波形が台形波となる動作モードをいう。また、電流不連続モードとは、上記１次側にも２次側にも電流が流れない休止期間があり、主スイッチ素子に流れる電流の電流波形が三角波となる動作モードをいう。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記の従来のスイッチング電源装置では、次に述べるような欠点があった。
【０００５】
（１）特開平１１−１８７６６４号公報に示されるようなフライバック型の自励発振式スイッチング電源装置の欠点
このスイッチング電源装置では、リンギングチョークコンバータに代表されるように、１次巻線に流れる電流波形が常に三角波となっている。このため、重負荷時に１次側の電流ピーク値が大きくなり、実効電流が増加する。実効電流が増加すると、トランスの銅損、スイッチ素子の導通損失が増加し、効率が低下する。このことは、スイッチング電源装置の小型軽量化の妨げとなる。
【０００６】
また、１次巻線に流れる電流波形が三角波となるために、重負荷時にスイッチ素子のオン時間が長くなる。また、オン時間の延長に伴いオフ時間も長くなる。このため、スイッチング周期が長くなりスイッチング周波数が低周波となることから、大型のトランスや２次側平滑コンデンサ等が必要となり、スイッチング電源装置の小型軽量化の妨げとなる。
【０００７】
（２）特開平４−８４５６０号公報に示されるような、電流連続モードで動作する２石式フライバック型のスイッチング電源装置の欠点
１次巻線に流れる電流波形が台形波となるために、トランスの銅損、スイッチ素子の導通損失が低減できる。しかし、自励発振型ではないために、２石のスイッチ素子を交互にオン／オフさせるための駆動制御回路として、発振回路及び駆動用のトーテムポール回路、グランドレベルの異なるハイサイドのスイッチ素子を駆動するための高耐圧ドライブＩＣ、あるいはパルストランス等が必要となり、結果的に、スイッチング電源装置の小型軽量化、低コスト化を充分に図ることが出来ない。
【０００８】
この発明は、上記フライバック型の自励発振式のスイッチング電源装置と、特開平４−８４５６０号公報に示されるような電流連続モードで動作する２石式フライバック型のスイッチング電源装置の双方の欠点を解消し、スイッチング電源の高効率化と同時に小型軽量化及び低コスト化を図ることのできるスイッチング電源装置を提供することにある。
【０００９】
【課題を解決するための手段】
この発明は、従来技術である、電流連続モードで動作する２石式フライバック型のスイッチング電源装置の動作特性を、自励発振方式で実現させる新しい技術である。この発明は、次のように構成されている。
【００１０】
（１）トランスＴの１次巻線とインダクタＬとの直列回路に、第１のスイッチ回路と入力電源が直列に接続されるとともに第２のスイッチ回路とキャパシタＣの直列回路が前記トランスＴの１次巻線と前記インダクタＬとの直列回路に並列に接続され、前記トランスＴの２次巻線に整流素子Ｄｓを含む整流平滑回路が設けられ、
第１のスイッチ回路を、第１のスイッチ素子Ｑ１、第１のダイオードＤ１、および第１のキャパシタＣ１の並列接続回路で構成し、
第２のスイッチ回路を、第２のスイッチ素子Ｑ２、第２のダイオードＤ２、および第２のキャパシタＣ２の並列接続回路で構成し、
前記トランスＴに設けられた第１の駆動巻線と第１のスイッチ素子Ｑ１の制御端子間、及び前記トランスＴに設けられた第２の駆動巻線と第２のスイッチ素子Ｑ２の制御端子間に接続され、該第１・第２のスイッチ素子Ｑ１、Ｑ２が共にオフする期間を挟んで交互にオン／オフするスイッチング制御回路を設け、第１のスイッチ素子Ｑ１のオン期間に前記１次巻線とインダクタＬにエネルギーを蓄え、第１のスイッチ素子Ｑ１のオフ期間に２次巻線からエネルギーを放出し、第１のスイッチ素子Ｑ１と第２のスイッチ素子Ｑ２とを自励発振させるスイッチング電源装置において、
前記インダクタＬと前記キャパシタＣとは、前記第１のスイッチ素子Ｑ１のオフ期間において共振する共振回路を構成し、
前記スイッチング制御回路は、
前記第１のスイッチ素子Ｑ１がターンオンした後、所定時間経過後に該第１のスイッチ素子Ｑ１をターンオフさせる時定数に設定された第１のオン時間制御回路と、
前記第２のスイッチ素子Ｑ２がターンオンした後、前記２次巻線からのエネルギー放出が終わる前に該第２のスイッチ素子Ｑ２と前記インダクタＬの直列回路に流れる共振電流を遮断するよう該第２のスイッチ素子Ｑ２をターンオフさせる時定数に設定された第２のオン時間制御回路と、を備え、前記共振電流が遮断されることによって前記第１の駆動巻線に発生する電圧によって前記２次巻線からのエネルギー放出の途中で前記第１のスイッチ素子Ｑ１がターンオンして電流連続モードで動作することを特徴とする。
【００１１】
この発明では、スイッチング制御回路を構成する第１のオン時間制御回路と第２のオン時間制御回路とが、それぞれ異なった動作をする。特開平１１−１８７６６４号公報に示されるようなフライバック型の自励発振式スイッチング電源装置では、トランスＴの１次側において、第２のスイッチ素子Ｑ２を制御する第２のオン時間制御回路は、２次巻線からのエネルギー放出が終わった段階で第２のスイッチ素子Ｑ２をターンオフするが、この発明では、第２のオン時間制御回路は、第２のスイッチ素子Ｑ２がターンオンしたのち、２次巻線からのエネルギー放出が終わる前に該第２のスイッチ素子Ｑ２とインダクタＬの直列回路に流れる共振電流を強制的に遮断させる。すなわち、第２のオン時間制御回路は、このような動作を行うよう所定の時定数に設定されている。
【００１２】
このような第２のオン時間制御回路によれば、２次巻線からのエネルギー放出が終わる前に第２のスイッチ素子Ｑ２をターンオフしてインダクタＬに流れる電流を遮断するために、この電流の変化によって１次巻線の電圧が反転し、これにより第１の駆動巻線に電圧が発生して第１のスイッチ素子Ｑ１がターンオンする。これにより、自励発振動作を行うとともに、トランスＴの２次側に電流が流れた後、休止期間を置かずに電流が１次側に連続して流れる連続動作モードとなって、上記１次側の第１のスイッチ素子Ｑ１に流れる電流波形を台形波とすることができる。すなわち、重負荷時に第１のスイッチ素子Ｑ１に流れる電流波形が台形波となる電流連続モードで動作することになるため、トランスＴ及び第１のスイッチ素子Ｑ１に流れる電流ピーク値及び実効電流を低減でき、トランスの銅損、スイッチ素子Ｑ１の導通損失を低減し、スイッチング電源装置の小型軽量化、高効率化を図ることができる。
【００１３】
（２）トランスＴの１次巻線とインダクタＬと第１のスイッチ回路と入力電源とが直列に接続されるとともに第２のスイッチ回路とキャパシタＣの直列回路が第１のスイッチ回路と並列に接続され、前記トランスＴの２次巻線に整流素子Ｄｓを含む整流平滑回路が設けられ、
第１のスイッチ回路を、第１のスイッチ素子Ｑ１、第１のダイオードＤ１、および第１のキャパシタＣ１の並列接続回路で構成し、
第２のスイッチ回路を、第２のスイッチ素子Ｑ２、第２のダイオードＤ２、および第２のキャパシタＣ２の並列接続回路で構成し、
前記トランスＴに設けられた第１の駆動巻線と第１のスイッチ素子Ｑ１の制御端子間、及び前記トランスＴに設けられた第２の駆動巻線と第２のスイッチ素子Ｑ２の制御端子間に接続され、該第１・第２のスイッチ素子Ｑ１、Ｑ２が共にオフする期間を挟んで交互にオン／オフするスイッチング制御回路を設け、第１のスイッチ素子Ｑ１のオン期間に前記１次巻線とインダクタＬにエネルギーを蓄え、第１のスイッチ素子Ｑ１のオフ期間に２次巻線からエネルギーを放出し、第１のスイッチ素子Ｑ１と第２のスイッチ素子Ｑ２とを自励発振させるスイッチング電源装置において、
前記インダクタＬと前記キャパシタＣとは、前記第１のスイッチ素子Ｑ１のオフ期間において共振する共振回路を構成し、
前記スイッチング制御回路は、
前記第１のスイッチ素子Ｑ１がターンオンした後、所定時間経過後に該第１のスイッチ素子Ｑ１をターンオフさせる時定数に設定された第１のオン時間制御回路と、
前記第２のスイッチ素子Ｑ２がターンオンした後、前記２次巻線からのエネルギー放出が終わる前に該第２のスイッチ素子Ｑ２と前記インダクタＬの直列回路に流れる共振電流を遮断するよう該第２のスイッチ素子Ｑ２をターンオフさせる時定数に設定された第２のオン時間制御回路と、を備え、前記共振電流が遮断されることによって前記第１の駆動巻線に発生する電圧によって前記２次巻線からのエネルギー放出の途中で前記第１のスイッチ素子Ｑ１がターンオンして電流連続モードで動作することを特徴とする。
【００１４】
この発明では、上記（１）の構成に対し、キュパシタＣの接続位置が異なっている。この発明においても、上記（１）と同様な動作となり、スイッチング電源装置の小型軽量化、高効率化を図ることができる。さらに、キャパシタＣに印加される電圧は上記（１）の構成に対して大きくなるが、同じ電荷量を蓄積する場合には容量値を小さくすることができるため、この分キャパシタＣの小型化を図ることができる。
【００１５】
（３）トランスＴの１次巻線とインダクタＬとキャパシタＣと第１のスイッチ回路と入力電源とが直列に接続されるとともに第２のスイッチ回路が前記トランスＴの１次巻線とインダクタＬとキャパシタＣとの直列回路に並列に接続され、前記トランスＴの２次巻線に整流素子Ｄｓを含む整流平滑回路が設けられ、
第１のスイッチ回路を、第１のスイッチ素子Ｑ１、第１のダイオードＤ１、および第１のキャパシタＣ１の並列接続回路で構成し、
第２のスイッチ回路を、第２のスイッチ素子Ｑ２、第２のダイオードＤ２、および第２のキャパシタＣ２の並列接続回路で構成し、
前記トランスＴに設けられた第１の駆動巻線と第１のスイッチ素子Ｑ１の制御端子間、及び前記トランスＴに設けられた第２の駆動巻線と第２のスイッチ素子Ｑ２の制御端子間に接続され、該第１・第２のスイッチ素子Ｑ１、Ｑ２が共にオフする期間を挟んで交互にオン／オフするスイッチング制御回路を設け、第１のスイッチ素子Ｑ１のオン期間に前記１次巻線とインダクタＬにエネルギーを蓄え、第１のスイッチ素子Ｑ１のオフ期間に２次巻線からエネルギーを放出し、第１のスイッチ素子Ｑ１と第２のスイッチ素子Ｑ２とを自励発振させるスイッチング電源装置において、
前記インダクタＬと前記キャパシタＣとは、前記第１のスイッチ素子Ｑ１のオフ期間において共振する共振回路を構成し、
前記スイッチング制御回路は、
前記第１のスイッチ素子Ｑ１がターンオンした後、所定時間経過後に該第１のスイッチ素子Ｑ１をターンオフさせる時定数に設定された第１のオン時間制御回路と、
前記第２のスイッチ素子Ｑ２がターンオンした後、前記２次巻線からのエネルギー放出が終わる前に該第２のスイッチ素子Ｑ２と前記インダクタＬの直列回路に流れる共振電流を遮断するよう該第２のスイッチ素子Ｑ２をターンオフさせる時定数に設定された第２のオン時間制御回路と、を備え、前記共振電流が遮断されることによって前記第１の駆動巻線に発生する電圧によって前記２次巻線からのエネルギー放出の途中で前記第１のスイッチ素子Ｑ１がターンオンして電流連続モードで動作することを特徴とする。
【００１６】
この発明は、上記（１）の構成に対し、キャパシタＣの接続位置を変えたものである。この発明においても、上記（１）と同様の動作をするため、スイッチング電源装置の小型軽量化、高効率化を図ることができる。また、この発明ではトランスＴの１次側がいわゆるハーフブリッジ構成となるために、第１のスイッチ素子Ｑ１及び第２のスイッチ素子Ｑ２に印加される電圧が入力電圧と等しくなり、上記（１）の構成に対し同印加電圧が低下する。一般に、耐圧の低いスイッチ素子はオン抵抗が小さいためオン抵抗による導通損失を低減できることになり、高効率化に寄与する。また、トランスＴに印加される電圧も約半分となるために、巻線数を減らしトランスの小型化高効率化に寄与する。
【００１７】
また、第１のスイッチ素子Ｑ１のオン時間にトランスＴに蓄える励磁エネルギーだけではなく、キャパシタＣに蓄えられている静電エネルギーをも第１のスイッチ素子Ｑ１のオフ期間に放出するため、トランスＴやスイッチ素子に流れる電流ピーク値、実効電流を低減して導通損失を低減する。
【００１８】
（４）前記第１のスイッチ素子Ｑ１に直列に接続された電流検出手段を備え、該電流検出手段で検出された前記第１のスイッチ素子に流れる値がしきい値になると該第１のスイッチ素子のオン時間を制限する過電流保護回路を設けたことを特徴とする。
【００１９】
この発明では、第１のスイッチ素子Ｑ１に流れる電流のピーク値を検出して同電流を制限する過電流保護回路を備えているために、過電流時や起動時に、ピーク電流値が増加することによるトランスの飽和、スイッチ素子の破壊を防ぐことができる。
【００２０】
（５）前記過電流保護回路は、前記第１のスイッチ素子をターンオフさせる第３のスイッチ手段を備え、該第３のスイッチ手段を前記第１のスイッチ素子の制御端子に接続し、前記電流検出手段に流れるピーク電流値が前記しきい値になると前記第３のスイッチ手段をオンし、前記第１のスイッチ素子をターンオフさせることを特徴とする。
【００２１】
この発明では、第３のスイッチ手段で第１のスイッチ素子Ｑ１のピーク電流値を制限できるため、過電流保護回路の構成が簡単になる。
【００２２】
（６）前記スイッチング制御回路は、前記第１の駆動巻線と前記第１のスイッチ素子Ｑ１の制御端子間、及び前記第２の駆動巻線と前記第２のスイッチ素子Ｑ２の制御端子間に接続した、抵抗または抵抗とコンデンサの直列回路からなる遅延回路を備え、前記第１の駆動巻線に前記第１のスイッチ素子Ｑ１をオンさせる電圧が発生してから遅延して、または前記第２の駆動巻線に前記第２のスイッチ素子Ｑ２をオンさせる電圧が発生してから遅延して、該第１のスイッチ素子Ｑ１または該第２のスイッチ素子Ｑ２をターンオンさせることを特徴とする。
【００２３】
この発明では、遅延回路を備えることで、スイッチ素子のターンオンのタイミングを遅延させ、該スイッチ素子の印加電圧が零電圧に低下してからターンオンさせることができる。このため、零電圧スイッチング動作が可能となり、スイッチング損失を低減することができる。
【００２４】
また、スイッチ素子Ｑ１に流れる電流波形が三角波となる従来技術では、２次側の整流素子Ｄｓがオフすると、これがトリガとなって、トランスＴの１次巻線及びインダクタＬとキャパシタＣ１及びＣ２が共振し、第１のスイッチ素子Ｑ１がターンオンするのに対し、この発明では、インダクタＬに蓄えられているエネルギーの放出中に第２のスイッチ素子Ｑ２がオフすると、これがトリガとなって、第１の駆動巻線に電圧が発生して第１のスイッチ素子Ｑ１がターンオンする。このような動作のため、電圧反転時の共振周期は従来技術の回路に比較し短くなるため、第１のスイッチ素子Ｑ１のターンオン遅延時間は短くなる。
【００２５】
また、遅延回路を構成する抵抗は、駆動巻線に発生する電圧サージを減衰させるとともに制御電圧の立ち上がり時間を鈍らせてターンオンを遅延する。コンデンサはスイッチ素子の入力容量とで分圧され、制御端子への印加電圧を調整することができる。
【００２６】
（７）前記遅延回路は、前記第１のスイッチ素子Ｑ１または前記第２のスイッチ素子Ｑ２の両端に印加される電圧が零電圧または零電圧付近まで低下してからターンオンするように遅延時間が設定されていることを特徴とする。
【００２７】
この発明では、遅延回路の動作によって第１のスイッチ素子Ｑ１または第２のスイッチ素子Ｑ２が零電圧スイッチングするため、スイッチング損失を低減できる。
【００２８】
（８）前記第１のオン時間制御回路は、前記第１のスイッチ素子Ｑ１をターンオフさせる第１のスイッチ手段を備え、前記第１のオン時間制御回路は、前記第１の駆動巻線に前記第１のスイッチ素子Ｑ１をターンオンさせる電圧が発生してから、所定時間経過後に該第１のスイッチ手段をオンして前記第１のスイッチ素子Ｑ１をターンオフさせることを特徴とする。
【００２９】
この発明では、時定数回路を備えた第１のスイッチ素子Ｑ１の第１のオン時間制御回路によって、出力電圧を安定化することができる。
【００３０】
（９）前記第２のオン時間制御回路は、前記第２のスイッチ素子Ｑ２をターンオフさせる第２のスイッチ手段を備え、前記第２のオン時間制御回路は、前記第２の駆動巻線に前記第２のスイッチ素子Ｑ２をターンオンさせる電圧が発生してから、前記２次巻線からのエネルギー放出が終わる前に該第２のスイッチ手段をオンして前記第２のスイッチ素子Ｑ２をターンオフさせて、該第２のスイッチ素子Ｑ２と前記インダクタＬの直列回路に流れる電流を遮断することを特徴とする。
【００３１】
この発明では、時定数回路を備えた第２のスイッチ素子Ｑ２の第２オン時間制御回路によって、トランスＴの２次巻線からのエネルギー放出が終わる前に第２のスイッチ素子Ｑ２をターンオフするため、これをトリガーとしてトランスＴの発生電圧を反転して第１の駆動巻線に電圧を発生し、この電圧によって第１のスイッチ素子Ｑ１をターンオンして自励発振させることができる。これにより、上述したように第１のスイッチ素子Ｑ１に流れる電流波形を台形波として、動作モードを電流連続モードとすることができる。
【００３２】
（１０）前記インダクタＬ及び前記キャパシタＣの各値は、前記スイッチング制御回路により前記第２のスイッチ素子Ｑ２をターンオフすることにより前記インダクタＬに流れる電流が遮断されたときに、該インダクタＬとキャパシタＣに流れる共振電流がそのピーク電流付近となる値に設定されていることを特徴とする。
【００３３】
この発明では、共振電流のピーク電流付近で第２のスイッチ素子Ｑ２がターンオフすることにより、キャパシタＣの容量値を小さくでき、キャパシタＣの小型軽量化を図ることができる。
【００３４】
また、インダクタＬとキャパシタＣに流れる共振電流により、２次側整流素子Ｄｓの電流波形を正弦波状に上昇する波形とすることができ、ピーク電流を低減して実効電流を低減できる。
【００３５】
また、上記共振電流がピーク電流値に達した後に第２のスイッチ素子Ｑ２をターンオフすることによって、２次側整流素子Ｄｓのターンオフ電流が低減される。これにより、該ダイオードの逆回復損失を低減することができる。
【００３６】
（１１）前記第１のオン時間制御回路は、出力電圧に対応する信号に応じて、前記第１のスイッチ素子Ｑ１をターンオフさせるまでの時間を変化させる回路を備えることを特徴とする。
【００３７】
この発明では、出力電力に対応する信号に応じて、軽負荷時には、第１のスイッチ素子Ｑ１がターンオフするまでの時間を短縮し、重負荷時には第１のスイッチ素子Ｑ１がターンオフするまでの時間を長くすることで、出力電圧を安定化することができる。
【００３８】
（１２）前記過電流保護回路は、前記第３のスイッチ手段をトランジスタで構成し、該トランジスタを第１のスイッチ素子Ｑ１の制御端子に接続し、前記電流検出手段に発生する電圧を抵抗を介して前記トランジスタの制御端子に与え、前記第１のスイッチ素子Ｑ１に流れる電流が所定の値に達すると前記トランジスタの制御端子電圧がしきい値に達して、該トランジスタをオンし、前記第１のスイッチ素子Ｑ１をターンオフさせて該第１のスイッチ素子Ｑ１に流れるピーク電流値を制限することを特徴とする。
【００３９】
この発明では、第３のスイッチ手段をトランジスタで構成することより、電流検出手段に発生する電圧の分圧抵抗とトランジスタのしきい値（ベース−エミッタ間電圧：約０．６Ｖ）を比較することができる。これにより、第１のスイッチ素子Ｑ１のピーク電流値を制限でき、簡単な構成で部品点数を削減し、スイッチング電源装置の低コスト化、小型軽量化に寄与する。
【００４０】
（１３）前記過電流保護回路は、前記第１のスイッチ素子Ｑ１がオンの期間に第１の駆動巻線に発生する電圧を抵抗とダイオードを介して前記トランジスタの制御端子に入力するように構成したことを特徴とする。
【００４１】
入力電圧が変動した場合、ピーク電流値が同じであると、入力電圧が高いほど過電流点は大きくなる。そこで、第１の駆動巻線に発生する、入力電圧に比例した電圧を抵抗とダイオードを介して第３のスイッチ手段の制御端子に入力することにより、入力電圧が高い場合にのみ過電流点を小さくし、入力変動における過電流点の変動を抑制することができる。すなわち、入力電圧が高いときには第３のスイッチ手段はより早くオンするようになる。これにより、スイッチング電源装置の小型軽量化に寄与する。
【００４２】
（１４）前記過電流保護回路は、前記第１のスイッチ素子Ｑ１の最大オン時間を規定する第１のオン時間制限手段と、前記第１のスイッチ素子Ｑ１に流れる電流が所定の値になると前記第１のスイッチ素子Ｑ１をターンオフする第２のオン時間制限手段の２つの独立したオン時間制限手段を備えていることを特徴とする。
【００４３】
過電流時には第２のオン時間制限手段によりピーク電流値を制限し、出力電圧が低下すると第１のオン時間制限手段により第１のスイッチ素子Ｑ１の最大オン時間を短縮していく。これにより、２次側出力電流の増大を抑制出来、または、短絡電流を低減出来る。
【００４４】
（１５）前記第１のスイッチ素子Ｑ１または前記第２のスイッチ素子Ｑ２を電界効果トランジスタで構成したことを特徴とする。
【００４５】
この発明では、電界効果トランジスタの寄生容量をキャパシタＣ１またはキャパシタＣ２として用いることができ、また、電界効果トランジスタの寄生ダイオードをダイオードＤ１またはダイオードＤ２として用いることができる。これにより、部品点数を削減してスイッチング電源装置の低コスト化と小型軽量化を図ることが出来る。
【００４６】
（１６）前記トランスＴの有する漏れインダクタにより前記インダクタＬを構成したことを特徴とする。
【００４７】
この発明では、インダクタＬとしてトランスＴが有する漏れインダクタを用いるため、部品点数を削減し、スイッチング電源装置の低コスト化、小型軽量化を図ることが出来る。
【００４８】
（１７）前記整流素子Ｄｓの両端に容量性インピーダンスを接続したことを特徴とする。
【００４９】
この発明では、２次側整流素子Ｄｓの両端に容量性インピーダンスを接続することにより、該整流素子Ｄｓの逆回復損失を低減し、高効率化と低ＥＭＩノイズ化を図ることができる。
【００５０】
【発明の実施の形態】
図１は、この発明の実施形態であるスイッチング電源装置の回路図である。 トランスＴの１次側では、その１次巻線Ｔ１とインダクタＬとの直列回路に、第１のスイッチ回路Ｓ１と入力電源Ｖｉｎが直列に接続されるとともに、第２のスイッチ回路Ｓ２とキャパシタＣの直列回路は前記１次巻線Ｔ１とインダクタＬとの直列回路に並列に接続されている。また、トランスＴの２次巻線Ｔ２には、整流素子Ｄｓを含む整流平滑回路が接続されている。
【００５１】
第１のスイッチ回路Ｓ１は、第１のスイッチ素子Ｑ１、第１のダイオードＤ１、第１のキャパシタＣ１の並列接続回路で構成されている。第２のスイッチ回路Ｓ２は、第２のスイッチ素子Ｑ２、第２のダイオードＤ２、第２のキャパシタＣ２の並列接続回路で構成されている。
【００５２】
トランスＴには、第１の駆動巻線Ｔ３と第２の駆動巻線Ｔ４とが設けられ、第１の駆動巻線Ｔ３と第１のスイッチ素子Ｑ１の制御端子間には第１のスイッチング制御回路が接続され、第２の駆動巻線Ｔ４と第２のスイッチ素子Ｑ２の制御端子間には第２のスイッチング制御回路が設けられている。この第１及び第２のスイッチング制御回路は、第１・第２のスイッチ素子Ｑ１、Ｑ２が共にオフする期間を挟んで交互にオン／オフする様に該スイッチ素子を制御し、第１のスイッチ素子Ｑ１のオン期間に１次巻線Ｔ１とインダクタＬにエネルギーを蓄え、第１のスイッチ素子Ｑ１のオフ期間に２次巻線Ｔ２からエネルギーを放出し、第１のスイッチ素子Ｑ１と第２のスイッチ素子Ｑ２とを自励発振させる。
【００５３】
前記第１のスイッチング制御回路は、遅延回路１とオン時間制御回路２とで構成される。
【００５４】
遅延回路１は、抵抗Ｒ３とキャパシタＣ３との直列回路からなり、第１の駆動巻線Ｔ３に発生した電圧を遅延して第１のスイッチ素子Ｑ１の制御端子に印加する。この遅延回路１に設定される遅延時間は、第１の駆動巻線Ｔ３に電圧が発生してから、オフ状態にある第１のスイッチ素子Ｑ１の両端に印加されているキャパシタＣ１の充電電荷が零電圧に低下するまでの時間、または零電圧付近に低下するまでの時間に設定される。これにより、第１のスイッチ素子Ｑ１は、その両端に印加される電圧が零電圧または零電圧付近まで低下してからターンオンするようになる。
【００５５】
前記オン時間制御回路２は、第１のスイッチ素子Ｑ１の制御端子と入力電源Ｖｉｎの基準電位（負極）端子間に接続される第１のスイッチ手段であるトランジスタＴｒ１と、このトランジスタＴｒ１の制御端子に接続される、抵抗Ｒ２とコンデンサＣ４とからなる時定数回路と、このトランジスタＴｒ１の制御端子と第１のスイッチ素子Ｑ１の制御端子間に接続され、抵抗Ｒ４とフォトカプラＰＣのフォトトランジスタとの直列回路を備えている。抵抗Ｒ２とコンデンサＣ４の時定数回路は、第１の駆動巻線Ｔ３に接続され、第１の駆動巻線Ｔ３に電圧が発生してから、所定の時間後にトランジスタＴｒ１をオンして、第１のスイッチ素子Ｑ１をターンオフさせる。また、上記フォトトランジスタと抵抗Ｒ４との直列回路は、後述の出力電圧検出回路からの信号に基づいてトランジスタＴｒ１のオン時間を制御し、出力電圧Ｖｏの安定化を図る。
【００５６】
前記第２のスイッチング制御回路は、遅延回路３とオン時間制御回路４とで構成される。
【００５７】
遅延回路３は、第２の駆動巻線Ｔ４に発生した電圧を遅延して第２のスイッチ素子Ｑ２の制御端子に印加する。この遅延回路３の遅延時間は、上記遅延回路１と同様に、第２の駆動巻線Ｔ４に電圧が発生してから、第２のスイッチ素子Ｑ２の両端に印加される電圧が零電圧または零電圧付近に低下するまでの時間に設定される。これによって、第２のスイッチ素子Ｑ２も、零電圧スイッチングを行う。また、オン時間制御回路４は、第２のスイッチ素子Ｑ２の制御端子に接続される第２のスイッチ手段であるトランジスタＴｒ２と、このトランジスタＴｒ２の制御端子に接続され、抵抗Ｒ１２とコンデンサＣ１２とからなる時定数回路とを備えている。抵抗Ｒ１２とコンデンサＣ１２との時定数回路は、第２の駆動巻線Ｔ４の電圧が発生してから、所定の時間後にトランジスタＴｒ２をオンして、第２のスイッチ素子Ｑ２をターンオフする。また、この抵抗Ｒ１２とコンデンサＣ１２の直列回路からなる時定数回路は、既述のように、第２の駆動巻線Ｔ４に電圧が発生して第２のスイッチ素子Ｑ２がターンオンした後、２次巻線Ｔ２からのエネルギー放出が終わる前に該第２のスイッチ素子Ｑ２とインダクタＬの直列回路に流れる電流を強制的に遮断して第２のスイッチ素子Ｑ２をターンオフさせるように時定数が設定されている。
【００５８】
前記第１のスイッチ素子Ｑ１には、該スイッチ素子Ｑ１に流れる電流Ｉｄ１の大きさを検出する抵抗Ｒを含む過電流保護回路５が接続されている。過電流保護回路５は、上記電流Ｉｄ１の大きさを検出する抵抗Ｒと、この抵抗Ｒの両端電圧が、抵抗Ｒ５及び抵抗Ｒ６を介してベース端子に入力されるトランジスタＴｒ３と、トランジスタＴｒ３のコレクタ端子と第１のスイッチ素子Ｑ１の制御端子間に接続されるダイオードＤ３とを備えている。この過電流保護回路５は、抵抗Ｒに流れる電流Ｉｄ１の大きさに対応した電圧を抵抗Ｒ５と抵抗Ｒ６とで分圧してトランジスタＴｒ３のベース−エミッタ間に供給し、この電圧がしきい値Ｖｂｅ（約０．６Ｖ）を超えた時にトランジスタＴｒ３がオンして第１のスイッチ素子Ｑ１をターンオフする。これにより、１次巻線Ｔ１及び第１のスイッチ素子Ｑ１に流れる電流ピーク値Ｉｄｐを所定の値に制限し、過電流によるトランスの飽和を防止することができる。
【００５９】
なお、過電流時には、オン時間制御回路２の抵抗Ｒ２とコンデンサＣ４とからなる時定数回路を含む第２のオン時間制御回路によっても過電流保護を行う。後述のように、出力電圧が安定化されている動作モードから、２次巻線Ｔ２からの出力電流Ｉｏが増大して第１のスイッチ素子Ｑ１に流れる電流Ｉｄ１の電流ピーク値が一定以上に大きくなると、過電流保護回路５が動作して電流ピーク値が制限されるが、さらに出力電流Ｉｏが増加しようとすると、出力電力を一定に保ったまま出力電圧が低下する垂下特性モードとなる。この時、オン時間制御回路２の上記時定数回路は、詳細については後述するように、トランジスタＴｒ１のオンタイミングを早め、これにより、第１のスイッチ素子Ｑ１の最大オン時間を短くなるように制御する。したがって、過電流時においては、第１に、過電流保護回路５によって電流ピーク値が制限され、第２に、オン時間制御回路２によって第１のスイッチ素子Ｑ１の最大オン時間が規定される。これにより、トランスの飽和を防止するとともに、２次側出力電流の増大を抑制でき、または短絡電流を低減できる。 この実施形態では、上記過電流保護回路５がこの発明の第２のオン時間制限手段であり、オン時間制御回路２がこの発明の第１のオン時間制限手段を構成している。
【００６０】
過電流保護回路５には、過電流保護入力補正回路６が接続されている。この発明では、この過電流保護入力補正回路６も過電流保護回路の一部と見なされる。
過電流保護入力補正回路６は、第１の駆動巻線Ｔ３と、過電流保護回路５のトランジスタＴｒ３のベース端子間に接続されたものであって、ダイオードＤ４、ツェナーダイオードＤ５及び抵抗Ｒ７の直列回路で構成される。この回路は、入力電圧が変動した場合に過電流保護回路５の動作する出力電流を補正するためのものである。すなわち、入力電圧が高い時には第１の駆動巻線Ｔ３に発生する電圧も高くなるから、この補正回路６のルートでトランジスタＴｒ３のベース端子に電流を流すことにより、過電流保護回路の動作点を低くする。このようにすることで、入力電圧の変動に対し、過電流保護回路の動作点をほぼ一定にすることが可能である。
【００６１】
トランスＴの２次巻線Ｔ２の出力側には出力電圧Ｖｏを検出する出力電圧検出回路７が設けられている。
【００６２】
この出力電圧検出回路７は、出力電圧Ｖｏを分圧する分圧抵抗Ｒ２０、Ｒ２１と、その抵抗の接続点（基準点）がリファレンス電圧Ｖｒの入力端子に接続されるシャントレギュレータＩＣ１と、このシャントレギュレータＩＣ１に直列に接続されるフォトカプラＰＣのフォトダイオードとを備えている。シャントレギュレータＩＣ１は、リファレンス電圧Ｖｒと分圧抵抗Ｒ２０、Ｒ２１による分圧電圧Ｖａを比較し、その差に応じてカソード−アノード間の電流を制御する。フォトカプラＰＣは、この電流の変化を光の強弱に変換する。すなわち、出力電圧Ｖｏが高くなると、オン時間制御回路２のフォトトランジスタのコレクタ−エミッタ間のインピーダンスが小さくなり、これによって、第１のスイッチ素子Ｑ１のオン期間におけるコンデンサＣ４の充電時間が早まり、トランジスタＴｒ１がより早くオンし、第１のスイッチ素子Ｑ１のターンオフタイミングが早くなってオン時間が短くなる。第１のスイッチ素子Ｑ１のオン時間が短くなると、出力電流が減少し、出力電圧Ｖｏが低下する。出力電圧Ｖｏが所定の電圧（設定電圧）よりも低下すると、上記と逆の動作によって出力電力が増大し出力電圧が上昇する。このようにして、出力電圧の安定化制御が行われる。
【００６３】
次に、上記のスイッチング電源装置の動作を説明する。
【００６４】
図２は、図１に示す回路の波形図である。以下、図１及び図２を参照して同回路の動作を詳細に説明する。
【００６５】
図２において、Ｓ１、Ｓ２は、第１のスイッチ素子Ｑ１、第２のスイッチ素子Ｑ２のオン／オフを表す信号、Ｖｄｓ１、Ｖｄｓ２、Ｖｓは、それぞれ、キャパシタＣ１、Ｃ２、Ｃｓの両端電圧波形、Ｉｄ１、Ｉｄ２、Ｉｓは、それぞれ、スイッチ回路Ｓ１、Ｓ２、整流素子Ｄｓの電流波形である。
【００６６】
本回路の最適な定常状態におけるスイッチング動作は、１スイッチング周期Ｔにおいて、時間ｔ１〜ｔ５の４つの動作状態に分けることができる。以下、各状態における動作について説明する。
【００６７】
（状態１）ｔ１〜ｔ２
第１のスイッチ素子Ｑ１はオンしており、入力電圧がトランスＴの１次巻線Ｔ１に印加されることによって１次巻線電流が直線的に増加する。この時、トランスＴに励磁エネルギーが蓄えられる。また、この時、フォトカプラＰＣを介してコンデンサＣ４が充電され、このコンデンサＣ４の電圧がトランジスタＴｒ１のしきい値電圧（約０．６Ｖ）に達すると該トランジスタＴｒ１がオンして、時間ｔ２で第１のスイッチ素子Ｑ１がターンオフし、状態２に遷移する。
【００６８】
（状態２）ｔ２〜ｔ３
第１のスイッチ素子Ｑ１がターンオフすると、トランスＴの次巻線Ｔ１とインダクタＬは、キャパシタＣ１及びＣ２と共振し、キャパシタＣ１を充電し、キャパシタＣ２を放電する。また、２次側ではトランスＴの２次巻線Ｔ２とキャパシタＣｓとが共振し、キャパシタＣｓを放電する。電圧Ｖｓ１の立ち上がり、及び電圧Ｖｄｓ１の立ち下がり部分の曲線は、１次巻線Ｔ１及びインダクタＬとキャパシタＣ１及びキャパシタＣ２との共振による正弦波の一部である。キャパシタＣ２の両端電圧Ｖｄｓ２が下降し零電圧になると、ダイオードＤ２が導通し、状態３に遷移する。
【００６９】
この時、２次側では、キャパシタＣｓの両端電圧Ｖｓが零電圧まで下降し、整流素子Ｄｓが導通し、零電圧ターンオン動作となる。この両端電圧Ｖｓの立ち下がり部分の曲線は、キャパシタＣｓと２次巻線Ｔ２との共振による正弦波の一部である。
【００７０】
（状態３）ｔ３〜ｔ４
ダイオードＤ２が導通した状態で、コンデンサ１１及び抵抗Ｒ１１で構成される遅延回路３によって、第２の駆動巻線Ｔ４に発生した電圧が遅延して第２のスイッチ素子Ｑ２の制御端子に与えられ、この第２のスイッチ素子Ｑ２がターンオンされる。これにより、第２のスイッチ素子Ｑ２は零電圧スイッチング動作する。状態３では、１次側でダイオードＤ２及び第２のスイッチ素子Ｑ２が導通しており、インダクタＬとキャパシタＣは共振を始め、キャパシタＣが放電される。
この時、２次側では整流素子Ｄｓは導通し、トランスＴに蓄えられた励磁エネルギーを２次巻線Ｔ２から放出し、整流平滑回路を介して出力される。この状態では、整流素子Ｄｓに流れる電流Ｉｓは、１次側のインダクタＬとキャパシタＣによる共振電流Ｉｄ２に対し、直線的に減少する励磁電流Ｉｍを加えた値と相似形となるため、零電流から比較的急峻に立ち上がり、正弦波状の曲線を有する波形となる。
【００７１】
１次側では、第２の駆動巻線Ｔ４に発生した電圧により、抵抗Ｒ１２を介してコンデンサＣ１２が充電され、その充電電圧がトランジスタＴｒ２のしきい値電圧（約０．６Ｖ）に達すると、該トランジスタＴｒ２がオンし、第２のスイッチ素子Ｑ２に流れる共振電流を強制的に遮断する。そして、この時遮断される上記共振電流の大きさは、ピーク値付近であって、そのタイミングは時間ｔ４である。オン時間制御回路４の抵抗Ｒ１２とコンデンサＣ１２からなる時定数回路は、上記時間ｔ４で第２のスイッチ素子Ｑ２をターンオフする時定数に設定されている。
【００７２】
（状態４）ｔ４〜ｔ５
第２のスイッチ素子Ｑ２がターンオフされると、共振電流Ｉｄ２が急激に遮断され、この急激な電流変化によりインダクタＬに電圧が発生し、トランスＴの１次巻線Ｔ１の電圧は反転する。インダクタＬはキャパシタＣ１及びＣ２と共振し、インダクタＬの励磁エネルギーにより、キャパシタＣ１を放電し、キャパシタＣ２を充電する。キャパシタＣ１の両端電圧Ｖｄｓ１が下降し、時間ｔ５で零電圧になると、ダイオードＤ１が導通して状態４が終了する。ダイオードＤ１が導通している状態で、抵抗Ｒ３、コンデンサＣ３からなる遅延回路１によって、第１の駆動巻線Ｔ３に発生した電圧が遅延して第１のスイッチング素子Ｑ１の制御端子に与えられる。これによって、第１のスイッチ素子Ｑ１がターンオンして零電圧スイッチング動作が行われる。
【００７３】
２次側では、スイッチ素子Ｑ２がターンオフされると、整流素子ＤｓがオフしてキャパシタＣｓの両端電圧Ｖｓが零電圧から上昇し、２次巻線電圧と出力電圧との和の電圧にクランプされる。
【００７４】
１スイッチング周期当たり、以上のような動作を行い、以下、この動作を繰り返す。
【００７５】
（従来の回路との比較）
図３は、特開平１１−１８７６６４号公報に示される従来のスイッチング電源装置の動作波形図である。
【００７６】
従来のスイッチング電源装置では、第２のスイッチ素子Ｑ２がターンオフされるタイミングの時間ｔ４は、共振電流Ｉｄ２が零電流付近まで低下したタイミングである。これに対し、本実施形態では、第２のスイッチ素子Ｑ２をターンオフする時間ｔ４は、共振電流Ｉｄ２がピーク電流値付近にあるタイミングである。すなわち、従来のスイッチング電源装置では、第１のスイッチ素子Ｑ１のオン期間に蓄えられた励磁エネルギーが放出し終えてから第２のスイッチ素子Ｑ２がターンオフされ、続いて、整流素子Ｄｓがオフして該ダイオードの両端に逆電圧が発生し、これによりトランスＴの電圧が反転して第１の駆動巻線Ｔ３に正極性の電圧が発生し、これにより第１のスイッチ素子Ｑ１がターンオンする動作を行う。これに対し、本実施形態のスイッチング電源装置では、第１のスイッチ素子Ｑ１のオン期間に蓄えられた励磁エネルギーを２次側に放出し終える前に、第２のスイッチ素子Ｑ２をターンオフし、これにより第１の駆動巻線Ｔ３に発生する電圧によって第１のスイッチ素子Ｑ１をターンオンするよう動作する。そして、第１のスイッチ素子Ｑ１がターンオンすることによって、２次側の整流素子Ｄｓの両端に逆電圧が発生してオフする。
【００７７】
このように、従来のスイッチング電源装置では、励磁エネルギーを放出し終えて２次側の整流素子Ｄｓがオフすることが第１のスイッチ素子Ｑ１をターンオンするトリガとなっているのに対し、本実施形態のスイッチング電源装置では、励磁エネルギーが放出されている最中にオン時間制御回路４によって第２のスイッチ素子Ｑ２をターンオフすることが次に第１のスイッチ素子Ｑ１をターンオンするためのトリガとなっている。そして、この発明の実施形態のスイッチング電源装置では、上記励磁エネルギーが放出されている最中に、第２のスイッチ素子Ｑ２がターンオンするよう、オン時間制御回路４の時定数が設定されている。したがって、従来のスイッチング電源装置と本実施形態のスイッチング電源装置とが基本的に相違する点は、オン時間制御回路４に設定される時定数の大きさである。
【００７８】
図４は、スイッチ素子Ｑ１、Ｑ２、整流素子Ｄｓのオン／オフシーケンスを示し、同図（Ａ）は従来の装置、同図（Ｂ）は本実施形態の装置を示す。
【００７９】
図に示すように、従来の装置では、整流素子Ｄｓに逆電圧が発生してオフすることが、トランス発生電圧が反転して第１のスイッチ素子Ｑ１がターンオンするトリガとなるのに対し、本実施形態の装置では、第２のスイッチ素子Ｑ２をオン時間制御回路４によってターンオフすること自体が、トランス発生電圧が反転して第１のスイッチ素子Ｑ１をターンオンするトリガとなる。図４に示すように、従来の装置と本実施形態の装置とでは、各スイッチ素子Ｑ１、Ｑ２のオン／オフ動作モードが異なることが明らかである。
【００８０】
（出力電圧安定化の動作）
出力電圧Ｖｏの安定化の動作については、従来の装置と同様である。
【００８１】
定常動作において、出力電圧Ｖｏを抵抗Ｒ２０と抵抗Ｒ２１て分圧した電圧ＶａとシャントレギュレータＩＣ１のリファレンス電圧Ｖｒとを比較している。この状態で、出力電圧がＶｏが設定電圧より上昇した場合、分圧電圧Ｖａがリファレンス電圧Ｖｒよりも高くなることによって、シャントレギュレータＩＣ１のカソード電位が低下し、フォトカプラＰＣのフォトダイオードが導通する。これにより、オン時間制御回路２に設けられているフォトトランジスタのコレクタ−エミッタ間のインピーダンスが小さくなる。すると、第１のスイッチ素子Ｑ１のオン期間におけるコンデンサＣ４の充電時間が早まり、トランジスタＴｒ１のオンタイミングが早くなる。したがって、第１のスイッチ素子Ｑ１のターンオフタイミングも早くなる。これによって、第１のスイッチ素子Ｑ１のオン時間が短くなり、出力電力が減少し、出力電圧が低下する。
【００８２】
また、出力電圧Ｖｏが設定電圧より低下した場合は、上記と逆の動作となる。すなわち、フォトトランジスタのコレクタ−エミッタ間のインピーダンスが大きくなり、トランジスタＴｒ１がオンするタイミングが遅くなることで、第１のスイッチ素子Ｑ１のオン時間が長くなり、出力電力が増加し、出力電圧が上昇する。
【００８３】
以上の動作によって、出力電圧Ｖｏは設定電圧で安定化される。この時の出力電圧Ｖｏは、次式で表される。
【００８４】
Ｖｏ＝Ｖｒ×（Ｒ２０＋Ｒ２１）／Ｒ２１
（過電流保護回路の動作）
過電流時及び起動時の過電流保護回路５及び過電流保護入力補正回路６の動作は次の通りである。
【００８５】
出力電力が増加し１次巻線Ｔ１に流れる電流ピーク値が大きくなると、トランスＴの飽和を防止するために過電流保護回路５が働く。図１において、抵抗Ｒに電流が流れると該抵抗Ｒの両端電圧が抵抗Ｒ５と抵抗Ｒ６とで分圧され、トランジスタＴｒ３のベース−エミッタ間に供給される。この時、抵抗Ｒに流れる電流が増加し、該抵抗Ｒの両端電圧が大きくなってトランジスタＴｒ３のベース−エミッタ間電圧がしきい値Ｖｂｅ（約０．６Ｖ）を超えると、トランジスタＴｒ３がオンして第１のスイッチ素子Ｑ１をターンオフする。これによって、１次巻線Ｔ１に流れる電流ピーク値は制限され、トランスＴの飽和を防止する。
【００８６】
電流ピーク値が制限され始めてさらに出力電流が増加すると、出力電圧を低下させて出力電力Ｐｏを最大出力電力に保持する。そして、出力電流が最大出力電流に達すると、今度はオン時間制御回路２がスイッチ素子Ｑ１の最大のオン時間を短くなるように制御する。オン時間制御回路２のコンデンサＣ４は、１次巻線Ｔ１とインダクタＬにエネルギーを蓄積する期間では１次巻線Ｔ１の電圧に比例した電圧を発生する第１の駆動巻線Ｔ３の電圧で充電され、上記エネルギーを２次巻線Ｔ２から放出する期間では、この２次巻線Ｔ２の電圧に比例した逆電圧を発生する第１の駆動巻線Ｔ３の逆電圧によって放電される。コンデンサＣ４の充電電荷は、この充電と放電のサイクルが繰り返されることにより、定常状態では増えていくことはない。しかし、出力電圧Ｖｏが低下していくと、ある時点で、第１の駆動巻線Ｔ３に発生する逆電圧によっては、コンデンサＣ４の充電電荷を完全に放電することができなくなり、コンデンサＣ４の充電電荷が増えていく。それによって、トランジスタＴｒ１のオンタイミングが早くなり、結果として第１のスイッチ素子Ｑ１の最大オン時間が短くなる。この最大のオン時間は、出力電圧Ｖｏが低下すればするほど短くなっていく。この動作により、出力電流は最大出力電流以上に増加することがなくなり、出力電流と出力電圧が共に低下する動作モードとなる。また、この動作モードが更に進むと、今度は、第１の駆動巻線Ｔ３に発生する電圧では第１のスイッチ素子Ｑ１がターンオンできなくなり、オン時間が制限された起動と停止を繰り返す発振モードとなり、出力電力は大幅に低減される。
【００８７】
図５は、上記の過電流時において、オン時間制御回路２が第１のスイッチ素子Ｑ１の最大オン時間を制限するように動作し始めた時の電流Ｉｄ１と、励磁電流Ｉｍの変化を示している。１次巻線Ｔ１に流れる電流ピーク値Ｉｄｐは過電流保護回路５によって制限されるとともに、オン時間制御回路２による制御によって、第１のスイッチ素子Ｑ１のオン時間が徐々に短くされ、最後は起動停止発振モードに至る。
【００８８】
図６は、過電流保護回路５による電流ピーク値制限動作と、オン時間制御回路２による最大オン時間の制限動作による過電流保護回路特性図を示している。図６において、出力電流Ｉｏが過電流保護回路動作開始点Ａに達すると、図５に示すように、過電流保護回路５の動作によって、出力電力Ｐｏを最大出力電力に保ちながら出力電流Ｉｏの増加に従って出力電圧Ｖｏを低下させていく。出力電流Ｉｏが最大出力電流地点Ｂ点に達すると、オン時間制御回路２の動作が支配的となって、図５に示すように、第１のスイッチ素子Ｑ１の最大オン時間（Ｔｏｎ ｍａｘ）を短くしていく。このモードでは、出力電圧Ｖｏとともに出力電流Ｉｏが共に低下していく。Ｘで示す特性は、従来のスイッチング電源装置における過電流保護回路の特性（垂下特性）を示している。本実施形態の過電流保護回路特性では、出力電流Ｉｏが最大出力電流に達すると、それ以降は電流、電圧とも低下するように制御するために、２次側出力電流Ｉｏの増大を抑制でき、あるいは、短絡時の短絡電流を低減することができる。
【００８９】
なお、１次巻線Ｔ１に流れる電流ピーク値ＩｄＰは、以下の式で表すことができる。
【００９０】
Ｉｄｐ＝Ｖｂｅ・（Ｒ５＋Ｒ６）／Ｒ６／Ｒ
過電流保護入力補正回路６は、入力電圧が変動した場合に過電流保護回路５の動作する出力電流を補正する。すなわち、入力電圧が高い時には第１の駆動巻線Ｔ３に発生する電圧も高くなることから、この電圧を、ダイオードＤ４、ツェナーダイオードＤ５、抵抗Ｒ７のルートでトランジスタＴｒ３のベース端子に印加し、トランジスタＴｒ３を早くオンさせる。すなわち、過電流保護回路の動作点を低くする。これによって、入力電圧変動に対し、過電流保護回路の動作点をほぼ一定にすることができる。
【００９１】
図２に示すように、第２のスイッチ素子Ｑ２は、共振電流Ｉｄ２のピーク値付近で、すなわち励磁電流Ｉｍが零付近になる前にターンオフされ、ついで第１のスイッチ素子Ｑ１がターンオンするために、電流Ｉｄ１は、その波形が台形波となる。そして、定常状態では、第２のスイッチ素子Ｑ２のオン時間がほぼ一定に制御されるために、第１のスイッチ素子Ｑ１のオン時間がほぼ一定に制御され、これによりスイッチング周波数もほぼ一定となる。また、電流Ｉｄ１の波形が台形波となることにより、この波形が三角波である従来の装置に対し、同じ出力電力を得るのに電流ピーク値が小さくてよい。このため、トランスＴを小型化でき、装置の小型軽量化及び高効率化を図ることができる。
【００９２】
図７は、負荷変化に対する第１のスイッチ素子Ｑ１の電流Ｉｄ１及び励磁電流Ｉｍの変化を示す図である。
【００９３】
同図（Ａ）は負荷の変化に対しスイッチング周波数が少しだけ変化する動作モードを示している。この動作モードでは、重負荷時において電流Ｉｄ１が台形波となっている。また、軽負荷時においては、インダクタＬと１次巻線Ｔ１に蓄えられていたエネルギーの一部が入力側に回生させる循環電流が発生している。
【００９４】
図７（Ｂ）は、スイッチング周波数を一定とした場合の電流波形を示す。また、図７（Ｃ）は、軽負荷時に循環電流を低減した場合の電流波形を示す。図７（Ａ）、（Ｂ）、（Ｃ）とも、重負荷時には電流Ｉｄ１は台形波形となっている。なお、これらの動作モードの設定は、遅延回路１，３やオン時間制御回路２，４の定数の値を調整することで可能である。
【００９５】
図７（Ｄ）は従来技術における電流Ｉｄ１の波形を示している。従来技術の動作モードでは、重負荷時においても、電流Ｉｄ１の波形は三角波となっている。図８は、上記図７の各モードにおける出力電力とスイッチング周波数の関係を示している。図８（Ａ）〜（Ｄ）は図７（Ａ）〜（Ｄ）にそれぞれ対応している。なお、図８（Ｃ）は、図７（Ｃ）に示すように、出力電流が小さい軽負荷時に、切替点において第２のスイッチ素子Ｑ２のオン時間を短くして、循環電流を低減した例を示している。
【００９６】
図７（Ａ）〜（Ｃ）に示す本実施形態の各動作モードでは、出力電力Ｐｏが中間負荷時及び重負荷時においてスイッチング周波数がほぼ一定である。これに対し、従来のリンギングチョークコンバータや従来の自励２石フライバック式コンバータでは、いずれも、中間負荷時及び重負荷時においてスイッチング周波数が一定ではなく、出力電力Ｐｏが大きくなるほど低下する。図８より、本実施形態では、スイッチング周波数の低下を抑制できることがわかり、その結果、トランスＴや平滑回路を小型化することができ、スイッチング電源装置全体の小型軽量化を図ることができる。
【００９７】
次に、この発明の他の実施形態について説明する。
【００９８】
図９はこの発明の第２の実施形態のスイッチング電源装置の概略構成図を示す。
【００９９】
第２の実施形態では、トランスＴの１次巻線Ｔ１とインダクタＬと第１のスイッチ回路Ｓ１と入力電源Ｖｉｎとが直列に接続され、第２のスイッチ回路Ｓ２とキャパシタＣの直列回路が上記第１のスイッチ回路Ｓ１に並列に接続されている。
【０１００】
この回路構成では、実施形態１の装置に比較し、キャパシタＣに印加される電圧は大きくなるが、同じ電荷量を蓄積する場合に容量値は小さくできるため、キャパシタＣの小型軽量化を図ることができる。
【０１０１】
図１０は、この発明の第２の実施形態のスイッチング電源装置の概略構成図を示す。
【０１０２】
この実施形態では、トランスＴの１次巻線Ｔ１とインダクタＬとキャパシタＣと第１のスイッチ回路Ｓ１と入力電源Ｖｉｎとが直列に接続されている。また、第２のスイッチ回路Ｓ２がトランスＴの１次巻線Ｔ１とインダクタＬとキャパシタＣとの直列回路に並列に接続されている。
【０１０３】
この実施形態のスイッチング制御回路は、１次側がハーフブリッジ構成となっている。このため、第１のスイッチ回路Ｓ１及び第２のスイッチ回路Ｓ２に印加される電圧が入力電圧と等しくなり、実施形態１の装置に比較して低下している。一般に、耐圧の低いスイッチ素子はオン抵抗が小さいために、オン抵抗による導通損失を低減でき高効率化を図ることができる。また、トランスＴに印加される電圧も約半分となるために、巻線数を減らしトランスＴの小型高効率化を図ることができる。また、第１のスイッチ回路Ｓ１のオン時間にトランスＴに蓄える励磁エネルギーだけでなく、キャパシタＣに蓄える静電エネルギーをも、オフ期間に放出するため、トランスＴやスイッチ回路に流れる電流ピーク値、実効電流を低減して導通損失を低減し高効率化に寄与することができる。
【０１０４】
図１１は、この発明の第４の実施形態のスイッチング電源装置の概略構成図を示す。
【０１０５】
この実施形態では、商用交流電圧を整流平滑した電圧を入力電圧としている。また、出力電圧検出回路としてカレントトランスＣＴを用いている。カレントトランスＣＴを用いることによって、出力電圧検出回路での損失を低減できる。
【０１０６】
図１２は、第１のスイッチ素子Ｑ１の駆動制御回路の実施例を示す。
【０１０７】
この実施例は、図１において、トランジスタＴｒ１とトランジスタＴｒ３とを１つのトランジスタＴｒ１で置き換えたものである。
【０１０８】
図１３は、第２のスイッチ素子Ｑ２の駆動制御回路の実施例を示す。この実施例は、出力や信号に応じて第２のスイッチ素子Ｑ２のオン時間を変化させる。フォトカプラＰＣ２のフォトダイオードは、たとえば、図１のフォトカプラＰＣのフォトダイオードに直列に接続し、このフォトカプラＰＣ２のフォトトランジスタを図示のように抵抗Ｒ１４に直列接続してトランジスタＴｒ１２の制御端子に接続する。これにより、軽負荷時において第２のスイッチ素子Ｑ２のオン時間を短縮することができる。軽負荷時において第２のスイッチ素子Ｑ２のオン時間を短縮することにより、循環電流を低減し、効率を改善することができる。
【０１０９】
なお、以上の実施形態において、第１のスイッチ素子Ｑ１及び第２のスイッチ素子Ｑ２を、電界効果トランジスタで構成することができる。電界効果トランジスタとすることにより、その寄生容量をキャパシタＣ１またはキャパシタＣ２として用いることができ、また、寄生ダイオードをダイオードＤ１またはダイオードＤ２として用いることができる。これによって、部品点数を削減し、スイッチング電源装置の低コスト化、小型軽量化を図ることができる。
【０１１０】
また、インダクタＬとしてトランスＴが有する漏れインダクタを用いることができる。これにより、部品点数を削減し、スイッチング電源装置の低コスト化、小型軽量化を図ることができる。
【０１１１】
また、２次側整流素子Ｄｓの両端に容量性インピーダンスＣｓが接続されていることにより、整流素子Ｄｓの逆回復損失を低減し、高効率化を図るとともに低ＥＭＩノイズ化を図ることができる。
【０１１２】
【発明の効果】
この発明によれば、特に重負荷時において、第１のスイッチ素子Ｑ１に流れる電流波形が台形波となる電流連続モードで動作させることにより、トランスＴ及び第１のスイッチ回路に流れる電流ピーク値及び実効電流を低減できる。これにより、トランスの銅損、第１のスイッチ素子Ｑ１の導通損失を低減でき、スイッチング電源装置の小型軽量化、高効率化を図ることかできる。
【０１１３】
また、自励発振方式で回路を構成するために、発振器やトーテムポール回路等の駆動回路が不要となり、部品点数の削減による小型軽量化、低コスト化を図ることができる。
【０１１４】
また、第１のスイッチ素子Ｑ１とグランドレベルの異なるハイサイドの第２のスイッチ素子Ｑ２を第２の駆動巻線を用いて駆動できるため、パルストランスや高耐圧のドライブＩＣ等が不要となり、部品点数を削減し、スイッチング電源装置の高効率化、小型軽量化、低コスト化を図ることができる。
【０１１５】
また、この発明では、第１のスイッチ素子Ｑ１に流れる電流のピーク値を検出してこれを制限する過電流保護回路を備えているために、過電流時や起動時において、ピーク電流値が増加することによるトランスＴの飽和、スイッチ素子の破壊を防止することができる。
【０１１６】
また、第２のオン時間制御回路によって第２のスイッチ素子Ｑ２のオン時間がほぼ一定となり、これにより、第１のスイッチ素子Ｑ１のオン時間もほぼ一定に制御され、スイッチング周波数もほぼ一定となる。これによって、スイッチング周波数の低下を抑制し、トランスや平滑回路を小型化し、スイッチング電源装置の小型軽量化を図ることができる。
【０１１７】
また、この発明では、過電流保護回路として、第１のオン時間制限手段と第２のオン時間制限手段の独立した２つのオン時間制限手段を備えるようにしている。このため、過電流時には第２のオン時間制限手段でピーク電流値を制限し、さらに過電流状態が進むと第１のオン時間制限手段によって第１のスイッチ素子Ｑ１の最大のオン時間を短くなるように制御する。これにより、２次側出力電流の増大を抑制し、短絡電流を低減することができる。
【図面の簡単な説明】
【図１】この発明の第１の実施形態のスイッチング電源装置の回路図
【図２】上記スイッチング電源装置の動作波形図
【図３】従来のスイッチング電源装置の動作波形図
【図４】従来のスイッチング電源装置と上記実施形態のスイッチング電源装置のスイッチ素子のオン／オフシーケンスを示す図
【図５】過電流時における電流Ｉｄ１及び励磁電流Ｉｍの変化を示す図
【図６】過電流保護回路特性を示す図
【図７】電流Ｉｄ１及び励磁電流Ｉｍの負荷変動に対する変化を示す図
【図８】図７の各モードにおける出力電力に対するスイッチング周波数の変化を示す図
【図９】この発明の第２の実施形態のスイッチング電源装置の概略構成図
【図１０】この発明の第３の実施形態のスイッチング電源装置の概略構成図
【図１１】この発明の内容の実施形態のスイッチング電源装置の概略構成図
【図１２】第１のスイッチング素子Ｑ１の駆動制御回路の実施例
【図１３】第２のスイッチング素子Ｑ２の駆動制御回路の実施例
【符号の説明】
１，３−遅延回路
２，４−オン時間制御回路
５−過電流保護回路
６−過電流保護入力構成回路
Ｑ１−第１のスイッチ素子
Ｑ２−第２のスイッチ素子
Ｔ−トランス
Ｌ−インダクタ
Claims (17)
- トランスＴの１次巻線とインダクタＬとの直列回路に、第１のスイッチ回路と入力電源が直列に接続されるとともに第２のスイッチ回路とキャパシタＣの直列回路が前記トランスＴの１次巻線と前記インダクタＬとの直列回路に並列に接続され、前記トランスＴの２次巻線に整流素子Ｄｓを含む整流平滑回路が設けられ、
第１のスイッチ回路を、第１のスイッチ素子Ｑ１、第１のダイオードＤ１、および第１のキャパシタＣ１の並列接続回路で構成し、
第２のスイッチ回路を、第２のスイッチ素子Ｑ２、第２のダイオードＤ２、および第２のキャパシタＣ２の並列接続回路で構成し、
前記トランスＴに設けられた第１の駆動巻線と第１のスイッチ素子Ｑ１の制御端子間、及び前記トランスＴに設けられた第２の駆動巻線と第２のスイッチ素子Ｑ２の制御端子間に接続され、該第１・第２のスイッチ素子Ｑ１、Ｑ２が共にオフする期間を挟んで交互にオン／オフするスイッチング制御回路を設け、第１のスイッチ素子Ｑ１のオン期間に前記１次巻線とインダクタＬにエネルギーを蓄え、第１のスイッチ素子Ｑ１のオフ期間に前記２次巻線からエネルギーを放出し、第１のスイッチ素子Ｑ１と第２のスイッチ素子Ｑ２とを自励発振させるスイッチング電源装置において、
前記インダクタＬと前記キャパシタＣとは、前記第１のスイッチ素子Ｑ１のオフ期間において共振する共振回路を構成し、
前記スイッチング制御回路は、
前記第１のスイッチ素子Ｑ１がターンオンした後、所定時間経過後に該第１のスイッチ素子Ｑ１をターンオフさせる時定数に設定された第１のオン時間制御回路と、
前記第２のスイッチ素子Ｑ２がターンオンした後、前記２次巻線からのエネルギー放出が終わる前に該第２のスイッチ素子Ｑ２と前記インダクタＬの直列回路に流れる共振電流を遮断するよう該第２のスイッチ素子Ｑ２をターンオフさせる時定数に設定された第２のオン時間制御回路と、を備え、前記共振電流が遮断されることによって前記第１の駆動巻線に発生する電圧によって前記２次巻線からのエネルギー放出の途中で前記第１のスイッチ素子Ｑ１がターンオンして電流連続モードで動作することを特徴とする、スイッチング電源装置。 - トランスＴの１次巻線とインダクタＬと第１のスイッチ回路と入力電源とが直列に接続されるとともに第２のスイッチ回路とキャパシタＣの直列回路が第１のスイッチ回路と並列に接続され、前記トランスＴの２次巻線に整流素子Ｄｓを含む整流平滑回路が設けられ、
第１のスイッチ回路を、第１のスイッチ素子Ｑ１、第１のダイオードＤ１、および第１のキャパシタＣ１の並列接続回路で構成し、
第２のスイッチ回路を、第２のスイッチ素子Ｑ２、第２のダイオードＤ２、および第２のキャパシタＣ２の並列接続回路で構成し、
前記トランスＴに設けられた第１の駆動巻線と第１のスイッチ素子Ｑ１の制御端子間、及び前記トランスＴに設けられた第２の駆動巻線と第２のスイッチ素子Ｑ２の制御端子間に接続され、該第１・第２のスイッチ素子Ｑ１、Ｑ２が共にオフする期間を挟んで交互にオン／オフするスイッチング制御回路を設け、第１のスイッチ素子Ｑ１のオン期間に前記１次巻線とインダクタＬにエネルギーを蓄え、第１のスイッチ素子Ｑ１のオフ期間に前記２次巻線からエネルギーを放出し、第１のスイッチ素子Ｑ１と第２のスイッチ素子Ｑ２とを自励発振させるスイッチング電源装置において、
前記インダクタＬと前記キャパシタＣとは、前記第１のスイッチ素子Ｑ１のオフ期間において共振する共振回路を構成し、
前記スイッチング制御回路は、
前記第１のスイッチ素子Ｑ１がターンオンした後、所定時間経過後に該第１のスイッチ素子Ｑ１をターンオフさせる時定数に設定された第１のオン時間制御回路と、
前記第２のスイッチ素子Ｑ２がターンオンした後、前記２次巻線からのエネルギー放出が終わる前に該第２のスイッチ素子Ｑ２と前記インダクタＬの直列回路に流れる共振電流を遮断するよう該第２のスイッチ素子Ｑ２をターンオフさせる時定数に設定された第２のオン時間制御回路と、を備え、前記共振電流が遮断されることによって前記第１の駆動巻線に発生する電圧によって前記２次巻線からのエネルギー放出の途中で前記第１のスイッチ素子Ｑ１がターンオンして電流連続モードで動作することを特徴とする、スイッチング電源装置。 - トランスＴの１次巻線とインダクタＬとキャパシタＣと第１のスイッチ回路と入力電源とが直列に接続されるとともに第２のスイッチ回路が前記トランスＴの１次巻線とインダクタＬとキャパシタＣとの直列回路に並列に接続され、前記トランスＴの２次巻線に整流素子Ｄｓを含む整流平滑回路が設けられ、
第１のスイッチ回路を、第１のスイッチ素子Ｑ１、第１のダイオードＤ１、および第１のキャパシタＣ１の並列接続回路で構成し、
第２のスイッチ回路を、第２のスイッチ素子Ｑ２、第２のダイオードＤ２、および第２のキャパシタＣ２の並列接続回路で構成し、
前記トランスＴに設けられた第１の駆動巻線と第１のスイッチ素子Ｑ１の制御端子間、及び前記トランスＴに設けられた第２の駆動巻線と第２のスイッチ素子Ｑ２の制御端子間に接続され、該第１・第２のスイッチ素子Ｑ１、Ｑ２が共にオフする期間を挟んで交互にオン／オフするスイッチング制御回路を設け、第１のスイッチ素子Ｑ１のオン期間に前記１次巻線とインダクタＬにエネルギーを蓄え、第１のスイッチ素子Ｑ１のオフ期間に前記２次巻線からエネルギーを放出し、第１のスイッチ素子Ｑ１と第２のスイッチ素子Ｑ２とを自励発振させるスイッチング電源装置において、
前記インダクタＬと前記キャパシタＣとは、前記第１のスイッチ素子Ｑ１のオフ期間において共振する共振回路を構成し、
前記スイッチング制御回路は、
前記第１のスイッチ素子Ｑ１がターンオンした後、所定時間経過後に該第１のスイッチ素子Ｑ１をターンオフさせる時定数に設定された第１のオン時間制御回路と、
前記第２のスイッチ素子Ｑ２がターンオンした後、前記２次巻線からのエネルギー放出が終わる前に該第２のスイッチ素子Ｑ２と前記インダクタＬの直列回路に流れる共振電流を遮断するよう該第２のスイッチ素子Ｑ２をターンオフさせる時定数に設定された第２のオン時間制御回路と、を備え、前記共振電流が遮断されることによって前記第１の駆動巻線に発生する電圧によって前記２次巻線からのエネルギー放出の途中で前記第１のスイッチ素子Ｑ１がターンオンして電流連続モードで動作することを特徴とする、スイッチング電源装置。 - 前記第１のスイッチ素子Ｑ１に直列に接続された電流検出手段を備え、該電流検出手段で検出された前記第１のスイッチ素子に流れる値がしきい値になると該第１のスイッチ素子のオン時間を制限する過電流保護回路を設けたことを特徴とする、請求項１〜３のいずれかに記載のスイッチング電源装置。
- 前記過電流保護回路は、前記第１のスイッチ素子をターンオフさせる第３のスイッチ手段を備え、該第３のスイッチ手段を前記第１のスイッチ素子の制御端子に接続し、前記電流検出手段に流れるピーク電流値が前記しきい値になると前記第３のスイッチ手段をオンし、前記第１のスイッチ素子をターンオフさせることを特徴とする請求項４記載のスイッチング電源装置。
- 前記スイッチング制御回路は、前記第１の駆動巻線と前記第１のスイッチ素子Ｑ１の制御端子間、及び前記第２の駆動巻線と前記第２のスイッチ素子Ｑ２の制御端子間に接続した、抵抗または抵抗とコンデンサの直列回路からなる遅延回路を備え、前記第１の駆動巻線に前記第１のスイッチ素子Ｑ１をオンさせる電圧が発生してから遅延して、または前記第２の駆動巻線に前記第２のスイッチ素子Ｑ２をオンさせる電圧が発生してから遅延して、該第１のスイッチ素子Ｑ１または該第２のスイッチ素子Ｑ２をターンオンさせることを特徴とする、請求項１〜５のいずれかに記載のスイッチング電源装置。
- 前記遅延回路は、前記第１のスイッチ素子Ｑ１または前記第２のスイッチ素子Ｑ２の両端に印加される電圧が零電圧または零電圧付近まで低下してからターンオンするように遅延時間が設定されていることを特徴とする、請求項６記載のスイッチング電源装置。
- 前記第１のオン時間制御回路は、前記第１のスイッチ素子Ｑ１をターンオフさせる第１のスイッチ手段を備え、前記第１のオン時間制御回路は、前記第１の駆動巻線に前記第１のスイッチ素子Ｑ１をターンオンさせる電圧が発生してから、所定時間経過後に該第１のスイッチ手段をオンして前記第１のスイッチ素子Ｑ１をターンオフさせることを特徴とする、請求項１〜７のいずれかに記載のスイッチング電源装置。
- 前記第２のオン時間制御回路は、前記第２のスイッチ素子Ｑ２をターンオフさせる第２のスイッチ手段を備え、前記第２のオン時間制御回路は、前記第２の駆動巻線に前記第２のスイッチ素子Ｑ２をターンオンさせる電圧が発生してから、前記２次巻線からのエネルギー放出が終わる前に該第２のスイッチ手段をオンして前記第２のスイッチ素子Ｑ２をターンオフさせて、該第２のスイッチ素子Ｑ２と前記インダクタＬの直列回路に流れる電流を遮断することを特徴とする、請求項１〜８のいずれかに記載のスイッチング電源装置。
- 前記インダクタＬ及び前記キャパシタＣの各値は、前記スイッチング制御回路により前記第２のスイッチ素子Ｑ２をターンオフすることにより前記インダクタＬに流れる電流が遮断されたときに、該インダクタＬとキャパシタＣに流れる共振電流がそのピーク電流付近となる値に設定されていることを特徴とする、請求項１〜９のいずれかに記載のスイッチング電源装置。
- 前記第１のオン時間制御回路は、出力電圧に対応する信号に応じて、前記第１のスイッチ素子Ｑ１をターンオフさせるまでの時間を変化させる回路を備えることを特徴とする、請求項８記載のスイッチング電源装置。
- 前記過電流保護回路は、前記第３のスイッチ手段をトランジスタで構成し、該トランジスタを第１のスイッチ素子Ｑ１の制御端子に接続し、前記電流検出手段に発生する電圧を抵抗を介して前記トランジスタの制御端子に与え、前記第１のスイッチ素子Ｑ１に流れる電流が所定の値に達すると前記トランジスタの制御端子電圧がしきい値に達して、該トランジスタをオンし、前記第１のスイッチ素子Ｑ１をターンオフさせて該第１のスイッチ素子Ｑ１に流れるピーク電流値を制限することを特徴とする、請求項５記載のスイッチング電源装置。
- 前記過電流保護回路は、前記第１のスイッチ素子Ｑ１がオンの期間に第１の駆動巻線に発生する電圧を抵抗とダイオードを介して前記トランジスタの制御端子に入力するように構成したことを特徴とする、請求項１２記載のスイッチング電源装置。
- 前記過電流保護回路は、前記第１のスイッチ素子Ｑ１の最大オン時間を規定する第１のオン時間制限手段と、前記第１のスイッチ素子Ｑ１に流れる電流が所定の値になると前記第１のスイッチ素子Ｑ１をターンオフする第２のオン時間制限手段の２つの独立したオン時間制限手段を備えていることを特徴とする、請求項１２記載のスイッチング電源装置。
- 前記第１のスイッチ素子Ｑ１または前記第２のスイッチ素子Ｑ２を電界効果トランジスタで構成したことを特徴とする、請求項１〜１４のいずれかに記載のスイッチング電源装置。
- 前記トランスＴの有する漏れインダクタにより前記インダクタＬを構成したことを特徴とする、請求項１〜１５のいずれかに記載のスイッチング電源装置。
- 前記整流素子Ｄｓの両端に容量性インピーダンスを接続したことを特徴とする、請求項１〜１６のいずれかに記載のスイッチング電源装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001273915A JP3707409B2 (ja) | 2001-09-10 | 2001-09-10 | スイッチング電源装置 |
| US10/232,901 US6639811B2 (en) | 2001-09-10 | 2002-09-03 | Switching power supply unit |
| GB0220965A GB2383203B (en) | 2001-09-10 | 2002-09-10 | Switching power supply unit |
| KR10-2002-0054521A KR100503770B1 (ko) | 2001-09-10 | 2002-09-10 | 스위칭 전원장치 |
| CNB021416826A CN1241317C (zh) | 2001-09-10 | 2002-09-10 | 开关电源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001273915A JP3707409B2 (ja) | 2001-09-10 | 2001-09-10 | スイッチング電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003088117A JP2003088117A (ja) | 2003-03-20 |
| JP3707409B2 true JP3707409B2 (ja) | 2005-10-19 |
Family
ID=19099056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001273915A Expired - Fee Related JP3707409B2 (ja) | 2001-09-10 | 2001-09-10 | スイッチング電源装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6639811B2 (ja) |
| JP (1) | JP3707409B2 (ja) |
| KR (1) | KR100503770B1 (ja) |
| CN (1) | CN1241317C (ja) |
| GB (1) | GB2383203B (ja) |
Families Citing this family (43)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003309982A (ja) * | 2002-04-16 | 2003-10-31 | Mitsubishi Electric Corp | 電力用半導体装置 |
| CN1742423B (zh) * | 2004-02-03 | 2010-12-01 | 株式会社村田制作所 | 开关电源单元 |
| CN100463348C (zh) * | 2004-02-03 | 2009-02-18 | 株式会社村田制作所 | 开关电源设备 |
| JP2006014559A (ja) | 2004-06-29 | 2006-01-12 | Murata Mfg Co Ltd | Ｄｃ−ｄｃコンバータ |
| KR100586978B1 (ko) * | 2004-08-10 | 2006-06-08 | 삼성전기주식회사 | Ｌｌｃ공진형 직류/직류 컨버터 |
| US7272025B2 (en) * | 2005-01-18 | 2007-09-18 | Power Integrations, Inc. | Method and apparatus to control either a regulated or an unregulated output of a switching power supply |
| JP5042536B2 (ja) * | 2006-06-16 | 2012-10-03 | ローム株式会社 | 電源装置及びこれを備えた電気機器 |
| CN101479920B (zh) * | 2006-06-30 | 2012-01-25 | 松下电工株式会社 | 开关电源 |
| TWI319650B (en) * | 2006-11-17 | 2010-01-11 | Quanta Comp Inc | Power supply system |
| JP4845973B2 (ja) * | 2007-01-19 | 2011-12-28 | 新電元工業株式会社 | スイッチング電源 |
| JP5034568B2 (ja) | 2007-03-09 | 2012-09-26 | 富士電機株式会社 | スイッチング電源装置 |
| US8488348B2 (en) * | 2007-06-20 | 2013-07-16 | Samsung Electronics Co., Ltd. | Switch mode power supply apparatus having active clamping circuit |
| TW200910750A (en) * | 2007-08-17 | 2009-03-01 | Murata Manufacturing Co | Switching power supply device |
| CN101471605B (zh) * | 2007-12-29 | 2011-12-07 | 群康科技(深圳)有限公司 | 电源电路 |
| JP5117980B2 (ja) * | 2008-10-02 | 2013-01-16 | パナソニック株式会社 | エネルギー伝達装置およびエネルギー伝達制御用半導体装置 |
| US8284572B2 (en) * | 2008-11-20 | 2012-10-09 | Leadtrend Technology Corp. | Current control method and apparatus |
| CN101834063B (zh) * | 2009-03-11 | 2012-05-30 | 王京申 | 一种用于自激式开关电源变换器的脉冲驱动变压器组件 |
| JP5430186B2 (ja) * | 2009-03-13 | 2014-02-26 | キヤノン株式会社 | 電源装置及び制御回路 |
| CN101964589A (zh) * | 2009-07-22 | 2011-02-02 | Bcd半导体制造有限公司 | 一种控制变换器输出电流的方法及装置 |
| TW201107952A (en) * | 2009-08-25 | 2011-03-01 | Elitegroup Computer Sys Co Ltd | Power-supply expansion system and its method thereof |
| TWI396375B (zh) * | 2009-09-18 | 2013-05-11 | Leadtrend Tech Corp | 交換式電源供應器及相關控制方法 |
| US8437149B2 (en) * | 2009-12-23 | 2013-05-07 | University Of New Hampshire | Fully resonant power supply |
| WO2011105258A1 (ja) * | 2010-02-23 | 2011-09-01 | 株式会社村田製作所 | スイッチング電源装置 |
| WO2011111483A1 (ja) * | 2010-03-09 | 2011-09-15 | 株式会社村田製作所 | スイッチング電源装置 |
| CN102844974B (zh) * | 2010-04-16 | 2015-09-16 | 株式会社村田制作所 | 开关控制电路以及开关电源装置 |
| JP5660133B2 (ja) * | 2010-06-10 | 2015-01-28 | 株式会社村田製作所 | スイッチング制御回路及びスイッチング電源装置 |
| TWI392204B (zh) * | 2010-07-06 | 2013-04-01 | Power Forest Technology Corp | 電源轉換裝置及其過電流保護方法 |
| JP5549659B2 (ja) * | 2011-10-28 | 2014-07-16 | 株式会社村田製作所 | スイッチング電源装置 |
| DE102011120805A1 (de) | 2011-12-10 | 2013-06-13 | Minebea Co., Ltd. | Abwärtswandler |
| EP2704325A1 (de) * | 2012-08-29 | 2014-03-05 | Siemens Aktiengesellschaft | Ausgabebaugruppe und Verfahren zum Betrieb |
| CN104010406B (zh) * | 2013-02-27 | 2016-12-28 | 台达电子工业股份有限公司 | Led驱动器 |
| US9077254B2 (en) * | 2013-07-12 | 2015-07-07 | Solantro Semiconductor Corp. | Switching mode power supply using pulse mode active clamping |
| US9401706B2 (en) * | 2014-01-27 | 2016-07-26 | Lattice Semiconductor Corporation | Apparatus, system and method for providing switching with a T-coil circuit |
| JP6403042B2 (ja) * | 2014-02-28 | 2018-10-10 | パナソニックＩｐマネジメント株式会社 | 電源装置およびそれを用いた照明器具 |
| JP6238300B2 (ja) * | 2014-09-05 | 2017-11-29 | 新電元工業株式会社 | スイッチング電源の制御方法及び制御装置 |
| JP6372607B2 (ja) * | 2015-02-17 | 2018-08-15 | 株式会社村田製作所 | Ｄｃ−ｄｃコンバータ |
| US9774270B2 (en) | 2015-06-15 | 2017-09-26 | Apple Inc. | Systems and methods of operation for power converters having series-parallel mode active clamps |
| US20180205311A1 (en) | 2017-01-17 | 2018-07-19 | Apple Inc. | Control of Series-Parallel Mode (SPM) Clamped Flyback Converter |
| RU2701553C1 (ru) * | 2016-05-04 | 2019-09-30 | Закрытое Акционерное Общество "Драйв" | Способ получения высоковольтного импульсного напряжения в индуктивной нагрузке |
| JP6684921B1 (ja) * | 2016-05-04 | 2020-04-22 | ザクリータエ・アクツェルナエ・アブツェストバ ・”ドライブ” | 高電圧パルスを生成する装置 |
| JP2019092288A (ja) * | 2017-11-14 | 2019-06-13 | キヤノン株式会社 | 電源装置及び画像形成装置 |
| US10158296B1 (en) | 2018-04-18 | 2018-12-18 | Nxp B.V. | Method and system for saturation control in a flyback switched-mode power supply (SMPS) |
| DE102018116883A1 (de) * | 2018-07-12 | 2020-01-16 | Infineon Technologies Austria Ag | Sperrwandlersteuerung, Sperrwandler und Verfahren zum Betreiben des Sperrwandlers |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59148562A (ja) * | 1983-02-08 | 1984-08-25 | Sanken Electric Co Ltd | 直流−直流変換器 |
| JP2773195B2 (ja) * | 1988-04-05 | 1998-07-09 | 松下電器産業株式会社 | スイッチング電源装置 |
| JPH0681500B2 (ja) * | 1988-12-05 | 1994-10-12 | 富士通電装株式会社 | スイッチング回路 |
| US5055747A (en) * | 1990-07-20 | 1991-10-08 | Intent Patents A.G. | Self-regulating, no load protected electronic ballast system |
| JP2943269B2 (ja) | 1990-07-25 | 1999-08-30 | 松下電器産業株式会社 | スイッチング電源装置 |
| JP3419797B2 (ja) * | 1992-01-10 | 2003-06-23 | 松下電器産業株式会社 | スイッチング電源装置 |
| JPH0636392A (ja) | 1992-07-17 | 1994-02-10 | Matsushita Electric Ind Co Ltd | 磁気記録再生装置 |
| JP2596142Y2 (ja) * | 1992-10-05 | 1999-06-07 | ネミック・ラムダ株式会社 | フライバック型コンバータ |
| JPH06169566A (ja) * | 1992-11-30 | 1994-06-14 | Murata Mfg Co Ltd | スイッチング電源装置 |
| US5570278A (en) | 1994-02-25 | 1996-10-29 | Astec International, Ltd. | Clamped continuous flyback power converter |
| JPH08168249A (ja) * | 1994-10-11 | 1996-06-25 | Sony Corp | 電流共振形スイッチング電源回路 |
| JP3175663B2 (ja) * | 1997-10-17 | 2001-06-11 | 株式会社村田製作所 | 自励発振型スイッチング電源装置 |
| JP3201324B2 (ja) * | 1997-12-22 | 2001-08-20 | 株式会社村田製作所 | スイッチング電源装置 |
| JP3475887B2 (ja) * | 2000-01-11 | 2003-12-10 | 株式会社村田製作所 | スイッチング電源装置 |
| JP3475892B2 (ja) * | 2000-02-25 | 2003-12-10 | 株式会社村田製作所 | スイッチング電源装置 |
| JP3675389B2 (ja) * | 2001-03-26 | 2005-07-27 | 株式会社村田製作所 | スイッチング電源装置およびそれを用いた電子装置 |
-
2001
- 2001-09-10 JP JP2001273915A patent/JP3707409B2/ja not_active Expired - Fee Related
-
2002
- 2002-09-03 US US10/232,901 patent/US6639811B2/en not_active Expired - Lifetime
- 2002-09-10 CN CNB021416826A patent/CN1241317C/zh not_active Expired - Lifetime
- 2002-09-10 KR KR10-2002-0054521A patent/KR100503770B1/ko active IP Right Grant
- 2002-09-10 GB GB0220965A patent/GB2383203B/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030022727A (ko) | 2003-03-17 |
| KR100503770B1 (ko) | 2005-07-26 |
| GB0220965D0 (en) | 2002-10-23 |
| US20030048645A1 (en) | 2003-03-13 |
| US6639811B2 (en) | 2003-10-28 |
| GB2383203A (en) | 2003-06-18 |
| CN1241317C (zh) | 2006-02-08 |
| CN1405959A (zh) | 2003-03-26 |
| GB2383203B (en) | 2004-05-05 |
| JP2003088117A (ja) | 2003-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3707409B2 (ja) | スイッチング電源装置 | |
| JP3707436B2 (ja) | スイッチング電源装置 | |
| JP3475925B2 (ja) | スイッチング電源装置 | |
| JP3475887B2 (ja) | スイッチング電源装置 | |
| US6690586B2 (en) | Switching power source device | |
| JP3627708B2 (ja) | スイッチング電源装置 | |
| KR20010080701A (ko) | 공진 모드 전원 장치 | |
| EP1130753B1 (en) | Switching power supply apparatus | |
| JP3475892B2 (ja) | スイッチング電源装置 | |
| JP3028044B2 (ja) | スイッチング電源装置 | |
| JPH11122926A (ja) | 自励発振型スイッチング電源装置 | |
| JP3653075B2 (ja) | スイッチング電力電送装置 | |
| JP3733440B2 (ja) | スイッチング電源 | |
| EP0767528A2 (en) | Tuned switch-mode power supply with current mode control | |
| JP4730498B2 (ja) | スイッチング電源装置 | |
| JP3613731B2 (ja) | 無負荷時省電力電源装置 | |
| JP3198831B2 (ja) | スイッチング電源装置 | |
| KR100426605B1 (ko) | 직렬 커패시턴스를 갖는 스위칭 전원 장치 | |
| JP3129037B2 (ja) | スイッチング電源装置 | |
| JP4699245B2 (ja) | スイッチング電源装置 | |
| JP3026709U (ja) | スイッチング電源 | |
| JP3433799B2 (ja) | Ｄｃ−ｄｃコンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050328 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050405 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050606 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050712 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050725 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3707409 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080812 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090812 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090812 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100812 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100812 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110812 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120812 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120812 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130812 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |