JP3568644B2 - 液晶表示装置およびその駆動方法 - Google Patents
液晶表示装置およびその駆動方法 Download PDFInfo
- Publication number
- JP3568644B2 JP3568644B2 JP22543395A JP22543395A JP3568644B2 JP 3568644 B2 JP3568644 B2 JP 3568644B2 JP 22543395 A JP22543395 A JP 22543395A JP 22543395 A JP22543395 A JP 22543395A JP 3568644 B2 JP3568644 B2 JP 3568644B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- voltage
- drive circuit
- signal
- data electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 146
- 238000000034 method Methods 0.000 title claims description 36
- 206010047571 Visual impairment Diseases 0.000 claims description 18
- 230000002195 synergetic effect Effects 0.000 claims description 5
- 239000011159 matrix material Substances 0.000 description 16
- 238000010586 diagram Methods 0.000 description 9
- 238000012935 Averaging Methods 0.000 description 8
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000002834 transmittance Methods 0.000 description 4
- 239000007795 chemical reaction product Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/367—Control of matrices with row and column drivers with a nonlinear element in series with the liquid crystal cell, e.g. a diode, or M.I.M. element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/061—Details of flat display driving waveforms for resetting or blanking
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0204—Compensation of DC component across the pixels in flat panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0257—Reduction of after-image effects
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、画素のスイッチング素子として２端子型非線形素子を用いたマトリクス型の表示パネルを備えた液晶表示装置およびその駆動方法に関するものである。
【０００２】
【従来の技術】
近年、液晶表示装置は、ＡＶ（Ａｕｄｉｏ Ｖｉｓｕａｌ）やＯＡ（Ｏｆｆｉｃｅ Ａｕｔｏｍａｔｉｏｎ） を始めとして様々な分野に用いられている。特に、ローエンドの製品には、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ） やＳＴＮ（Ｓｕｐｅｒ Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ） といったパッシブタイプの液晶表示装置が搭載されている。また、ハイエンドの製品には、３端子非線形素子であるＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）をスイッチング素子として用いたアクティブマトリクス駆動方式の液晶表示装置が搭載されている。
【０００３】
このアクティブマトリクス駆動方式の液晶表示装置は、色再現性、薄型化、軽量化および低消費電力の点でＣＲＴ（Ｃａｔｈｏｄｅ Ｒａｙ Ｔｕｂｅ）を凌駕する特徴を有しており、その用途が急速に拡大している。しかし、スイッチング素子としてＴＦＴを用いた場合には、その製造において、６〜８回以上の薄膜形成工程およびフォトリソグラフ工程が必要となり、コスト高になるという問題点がある。これに対して、スイッチング素子として２端子型非線形素子を用いた液晶表示装置では、ＴＦＴを用いた液晶表示装置に比べてコスト面で優れるだけでなく、パッシブタイプの液晶表示装置に対して表示品位面で優れているため、急速に普及している。
【０００４】
また、２端子型非線形素子を用いた液晶表示装置では、パッシブタイプの液晶表示装置に用いられている駆動方法として電圧平均化駆動法をそのまま活用することができる。２端子型非線形素子を用いた液晶表示装置は、図６に示すように、表示パネル６１、データ電極駆動回路６２、走査電極駆動回路６３、制御部６４を有している。
【０００５】
表示パネル６１は、一般的な液晶表示装置と同様に、データ電極線Ｘ１ 〜Ｘｎ と走査電極線Ｙ１ 〜Ｙｍ とがマトリクス状に配されており、各電極線が交差して形成される画素内に、図７に示すように、直列に接続された液晶素子７１および２端子型非線形素子（以降適宜、２端子素子と称する）７２が設けられている。
【０００６】
データ電極駆動回路６２は、表示パネル６１のデータ電極線Ｘ１ 〜Ｘｎ に表示に応じた所定の電圧を印加するようになっており、一般的にはシフトレジスタ、ラッチ回路、アナログスイッチ等（図示せず）から構成されている。
【０００７】
走査電極駆動回路６３は、表示パネル６１の走査電極線Ｙ１ 〜Ｙｍ に線順次で所定の電圧を印加するようになっており、一般的には液晶駆動電源発生回路、シフトレジスタ、アナログスイッチ等（図示せず）から構成されている。
【０００８】
制御部６４は、液晶駆動信号制御部６５と、液晶駆動電圧発生部６６とを備えており、入力信号線６７から入力される表示情報に応じて、入力情報を表示すべく、データ電極駆動回路６２と走査電極駆動回路６３とにそれぞれ制御信号と液晶駆動電圧Ｖ０ 〜Ｖ５ を転送するようになっている。
【０００９】
ここで、上記液晶駆動電圧発生部６６は、図８に示すように、液晶駆動用電源８１の電圧（ＶＥＥ）を、分割抵抗８２およびオペレーションアンプ（以下、オペアンプと称する）８３によって６種類の電位Ｖ０ 〜Ｖ５ を作成し、これらの電位Ｖ０ 〜Ｖ５ をそれぞれ液晶駆動電圧Ｖ０ 〜Ｖ５ として出力するようになっている。
【００１０】
上記の構成において、図９に示すように、走査電極駆動回路６３（図６）、データ電極駆動回路６２（図６）から走査電極線（Ｙ１ 〜Ｙｍ ）、データ電極線（Ｘ１ 〜Ｘｎ ）に、同図（ａ）のラッチパルス（ＬＰ）および同図（ｂ）の交流化信号（Ｍ）に基づいて、それぞれ所定の電圧（６レベルの液晶駆動電圧Ｖ０ 〜Ｖ５ のいずれか）が印加される。例えば、各画素の両端であるＹ１ 、Ｘ１ にそれぞれ同図（ｃ）（ｄ）に示す波形の電圧が印加された場合、Ｙ１ 、Ｘ１ に接続された画素の両端には、同図（ｅ）に示す波形の電圧が印加される。図の実線の電圧を印加すると液晶素子７１は点灯し、破線の電圧を印加すると液晶素子７１は非点灯（消灯）する。
【００１１】
ところで、上記２端子素子７２の特性は、一般に、図１０に示す実線１０１にて示すＩ−Ｖ（電流−電圧）特性により表される。尚、上記２端子素子７２は、正負何れの極性でも動作するが、２端子素子７２の特性が対称であるとすると正負何れの極性も同じ特性を示すので、本説明図では正の極性についてのみ図示している。
【００１２】
この特性は、具体的には、２端子素子７２の印加電圧が低いときに電流が微小であり、かつ等価抵抗が高くなる一方、上記印加電圧が高いときに電流が急増し、かつ等価抵抗が低くなる。したがって、２端子素子７２を用いて表示を行うには、このような特性が利用される。すなわち、表示を行う場合、高い電圧の印加で２端子素子７２を低抵抗（オン）にすることにより、液晶素子７１にオン可能な電圧を与える。また、表示を行なわない場合、低い電圧の印加で２端子素子７２を高抵抗（オフ）にすることにより、液晶素子７１にオフとなる電圧を与える。
【００１３】
また、選択期間で液晶素子７１に印加された電圧は非選択期間で２端子素子７２が高抵抗（オフ）となるため保持されることから、２端子素子７２を用いた表示装置は、パッシブ型のマトリクス表示装置と比較して高デューティの駆動が可能である。
【００１４】
しかも、この液晶表示装置は、パッシブ型のマトリクス型液晶表示装置と同様に、図１１に示す電圧を画素に印加する電圧平均化法で駆動することができる。電圧平均化法では、液晶素子７１を点灯する場合、実線１１１の電圧を印加し、液晶素子７１を非点灯する場合、破線１１２の電圧を印加する。すなわち、選択期間における印加電圧の大小によって液晶素子７１の点灯、非点灯を決定している。
【００１５】
尚、液晶素子７１にＤＣ（直流）成分が蓄積されると、信頼性が低下する。これを回避するため、通常、フレーム毎（または、複数フレーム毎、あるいは、複数ライン毎）に印加電圧の極性を反転させる交流化が行われている。例えば、図１１に示すように、印加電圧は、正極性と負極性とが一定期間で繰り返された状態となっているが、以降、正極性の場合についてのみの説明とする。
【００１６】
このように、上記の２端子素子７２を用いたアクティブマトリクス型液晶表示装置では、電圧平均化法によって、高いコントラストおよび均一な表示を実現できる。
【００１７】
しかしながら、２端子素子７２には、前記の初期特性が印加電圧と時間とによって変化するために、前回の表示状態の影響を受ける残像現象（焼き付き現象ともいわれる）が生じるという問題があった。
【００１８】
この残像現象は、以下のようにして発生する。例えば、点灯部が黒表示を示すノーマリーホワイトモード（液晶素子７１を点灯させると黒を表示するモード）の液晶表示装置において、図１２（ａ）に示すように、中央部Ｐ１が白、周辺部Ｐ２が黒からなるパターンを表示パネル１２１に表示させた状態から、全画面を中間調の灰色である状態に切り換えると、同図（ｂ）に示すように、前に表示していたパターンが残ってしまい、全画面が均一にならない。すなわち、白を表示していた中央部Ｐ１と黒を表示していた周辺部Ｐ２とで表示差が生じる残像が発生する。
【００１９】
この残像は、２端子素子７２のＩ−Ｖ特性における電圧印加の時間依存性に起因している。すなわち、２端子素子７２のＩ−Ｖ特性が、図１０に示すように、電圧印加時間の増加に伴い、実線１０１から破線１０２にシフトする。このため、液晶素子７１のＶ−Ｔ（電圧−透過率）特性も、図１３に示すように、実線１３１から破線１３２状態にシフトする。このとき、例えば、透過率が５０％になる電圧は、Ｖ５０からＶ５０’にシフトする。ただし、そのシフト量は、印加電圧により異なる。
【００２０】
電圧のシフト量ΔＶ（＝Ｖ５０’−Ｖ５０）は、図１４に示すように、電圧印加時間によって変化する。しかも、印加電圧が大きくなると、シフト量ΔＶも大きくなる。図中、曲線１４１は、曲線１４２よりも大きい電圧を印加したときのシフト量ΔＶを示している。
【００２１】
その結果、図１２（ａ）のパターンを表示させた状態では、中央部Ｐ１と比較して高い電圧が印加されている周辺部Ｐ２の方がシフト量ΔＶが大きくなる。この状態から全画面を中間調の灰色である状態に切り換えると、すなわち、中央部Ｐ１にも周辺部Ｐ２にも同一の電圧が印加される状態に切り換えると、中央部Ｐ１と比較して周辺部Ｐ２の透過率が高くなる（図１３）。したがって、図１２（ｂ）のように残像が発生する。
【００２２】
これに対して、上記のような特性のシフトを解消するための２端子素子７２の製造プロセスおよび構造や、特性がシフトしても、それが表示状態に影響を与えない駆動方法が提案されている。
【００２３】
例えば、本願出願人は、先に出願した特願平６−１６３８７２号において、表示状態に関わらず、選択期間中の前段に十分な印加電圧を用いて残像現象を低減する駆動方法を提案している。
【００２４】
【発明が解決しようとする課題】
しかしながら、前記の特願平６−１６３８７２号の駆動方法のように、残像、焼き付きの低減のために、選択期間を複数に分割して駆動する方法では、図１５に示すように、６レベルの液晶駆動電圧Ｖ０ 〜Ｖ５ を交流化信号Ｍに応じて選択することにより、走査電極信号（同図（ｃ））とデータ電極信号（同図（ｄ））とを作成した場合、画素に印加される駆動電圧は、オン電圧（同図（ｅ）の実線１５１）またはオフ電圧（同図（ｅ）の破線１５２）のいずれかになってしまう。
【００２５】
このため、選択期間における駆動電圧の大きさを制御することが困難であるという問題点を有している。したがって、上記の分割駆動方法によれば、残像は軽減するが、この駆動方法は、従来からのパッシブマトリクス型の液晶表示装置であって、電圧平均化法で駆動するデータ電極駆動回路６２および走査電極駆動回路６３を備えた液晶表示装置にて実現することが困難であるという問題点を有している。
【００２６】
また、上記の分割駆動方法を、電圧平均化法にて駆動するパッシブマトリクス型の液晶表示装置にて実現するには、新規の分割駆動用のドライバーを開発する必要があり、このために、ドライバーの開発のための期間を要し、しかも装置のコストアップを招来するという問題を有している。
【００２７】
本発明は、上記の問題点を解決するためになされたもので、その目的は、２端子素子を用いた液晶表示装置において、残像あるいは焼き付き等に対して効果のある複数の分割駆動方法を、従来のパッシブマトリクス用のドライバーで実現し得る液晶表示装置およびその駆動方法を提供することにある。
【００２８】
【課題を解決するための手段】
請求項１の液晶表示装置の駆動方法は、上記の課題を解決するために、走査電極群とデータ電極群の交差する部分の間に直列接続される液晶素子と２端子型非線形素子とを有する表示パネルと、外部から入力される多レベルの電圧に基づいて走査電極に印加する走査電極信号を生成する走査電極駆動回路と、外部から入力される多レベルの電圧に基づいてデータ電極に印加するデータ電極信号を生成するデータ電極駆動回路と、上記走査電極駆動回路と上記データ電極駆動回路とに複数の電圧を供給するための液晶駆動電圧発生部とを備え、上記走査電極信号とデータ電極信号との相乗効果によって生じる差信号を、１水平走査期間に２回以上に分割して表示パネルの液晶素子に印加することにより残像現象を低減した表示を行う液晶表示装置の駆動方法において、上記液晶駆動電圧発生部に備えられ、かつ電位レベルを切り換えて出力するための電圧切換部を、１水平期間内に極性を反転する交流化反転信号で制御し、上記走査電極駆動回路及び、データ電極駆動回路に入力される電圧を１水平走査期間内に異なる電位レベルに切り換えると共に、それぞれの駆動回路から出力される信号の波形も１水平走査期間内に異なる電位レベルに切り換えることにより、液晶素子への印加電圧を制御することを特徴としている。
【００２９】
例えば、各駆動回路から液晶素子への印加電圧を制御するには、請求項２記載のように、走査電極駆動回路に入力される電圧のうち、走査電極駆動回路及び、データ電極駆動回路に共通に入力される電圧を、１水平走査期間内に異なる電位レベルに切り換えると共に、データ電極駆動回路のみに入力される電圧を、１水平走査期間内に異なる電位レベルに切り換えることで、それぞれの駆動回路から液晶素子への印加電圧を制御すれば良い。
【００３０】
したがって、上記請求項１の構成によれば、各駆動回路に入力される電圧を供給するための液晶駆動電源部を少し変更するだけで、１水平走査期間における液晶素子への印加電圧の大きさを制御することができるので、従来から利用されているパッシブマトリクス用の駆動回路によって、２端子型非線形素子を用いた液晶表示装置の残像あるいは焼き付き等に対して効果のある１水平走査期間を複数に分割して駆動する方法を実現することができる。
【００３１】
これにより、新規に分割駆動用のドライバーを開発する必要がなくなるので、装置のコストアップを抑えると共に、新たな液晶表示装置の駆動方法に関する開発期間の短縮も図ることができる。
また、請求項３の液晶表示装置は、走査電極群とデータ電極群の交差する部分の間に直列接続される液晶素子と２端子型非線形素子とを有する表示パネルと、外部から入力される多レベルの電圧に基づいて走査電極に印加する走査電極信号を生成する走査電極駆動回路と、外部から入力される多レベルの電圧に基づいてデータ電極に印加するデータ電極信号を生成するデータ電極駆動回路と、上記走査電極駆動回路と上記データ電極駆動回路とに複数の電圧を供給するための液晶駆動電圧発生部とを備え、上記走査電極信号とデータ電極信号との相乗効果によって生じる差信号を、１水平走査期間に２回以上に分割して表示パネルの液晶素子に印加することにより残像現象を低減した表示を行う液晶表示装置において、１水平期間内で極性が反転する交流化反転信号に基づいて切換制御信号を作成する切換制御信号発生回路を備えると共に、上記液晶駆動電圧発生部が、上記走査電極駆動回路及び、データ電極駆動回路に入力される電圧を、上記切換制御信号に基づき、１水平走査期間内に異なる電位レベルに切り換える電圧切換部を備え、上記液晶駆動電圧発生部から上記の両駆動回路に供給される電圧に基づいて、両駆動回路から出力される信号の波形も１水平走査期間内に異なる電位レベルに切り換えられることにより、液晶素子への印加電圧を制御することを特徴としている。
また、請求項４の液晶表示装置は、上記液晶駆動電圧発生部が、上記走査電極駆動回路に入力する電圧のうち、走査電極駆動回路及びデータ電極駆動回路に共通に入力する電圧を、１水平走査期間内に異なる電位レベルに切り換えると共に、データ電極駆動回路のみに入力する電圧を、１水平走査期間内に異なる電位レベルに切り換えることを特徴としている。
【００３２】
【発明の実施の形態】
本発明の一実施の形態について図１ないし図５および図７に基づいて説明すれば、以下の通りである。尚、本実施の形態では、１水平走査期間を２分割する駆動方法について説明する。
【００３３】
本実施例の液晶表示装置は、図１に示すように、表示パネル１１、走査電極駆動回路１２、データ電極駆動回路１３、制御部１４を有している。
【００３４】
表示パネル１１は、データ電極線Ｘ１ 〜Ｘｎ と走査電極線Ｙ１ 〜Ｙｍ とがマトリクス状に配されており、各電極線が交差して形成される画素内に、従来の技術の図７に示すように、直列に接続された液晶素子７１および２端子型非線形素子（以降適宜、２端子素子と称する）７２が設けられている。
【００３５】
走査電極駆動回路１２は、上記表示パネル１１の走査電極線Ｙ１ 〜Ｙｍ に線順次で所定の電圧を印加するものであり、一般的には、液晶駆動電源発生回路、シフトレジスタ、アナログスイッチ等（図示せず）から構成されている。
【００３６】
データ電極駆動回路１３は、上記表示パネル１１のデータ電極線Ｘ１ 〜Ｘｎ に表示に応じた所定の電圧を印加するものであり、一般的には、シフトレジスタ、ラッチ回路、アナログスイッチ等（図示せず）から構成されている。
【００３７】
制御部１４は、液晶駆動信号制御部１５と、液晶駆動電圧発生部１６とからなり、走査開始信号Ｓ、データラッチ信号ＬＰ、データシフト信号ＣＫ、交流化反転信号Ｍ等の制御信号が入力される。
【００３８】
液晶駆動信号制御部１５は、上記制御部１４に入力される制御信号に基づいて、走査電極線Ｙ１ 〜Ｙｍ の駆動回路である走査電極駆動回路１２とデータ電極線Ｘ１ 〜Ｘｎ の駆動回路であるデータ電極駆動回路１３に制御信号を出力するようになっており、上記制御信号と共に、切換制御信号Ｉ〜ＩＶを液晶駆動電圧発生部１６に出力するようになっている。
【００３９】
液晶駆動電圧発生部１６は、電圧印加ライン〔Ｖ０Ｃ〕、〔Ｖ１ 〕、〔Ｖ４ 〕、〔Ｖ５Ｃ〕を介して走査電極駆動回路１２に液晶駆動電圧Ｖ０Ｃ、Ｖ１ 、Ｖ４ 、Ｖ５Ｃを、また、電圧印加ライン〔Ｖ０Ｓ〕、〔Ｖ２ 〕、〔Ｖ３ 〕、〔Ｖ５Ｓ〕を介してデータ電極駆動回路１３に液晶駆動電圧Ｖ０Ｓ、Ｖ２ 、Ｖ３ 、Ｖ５Ｓを印加するようになっている。
【００４０】
液晶駆動電圧発生部１６は、例えば図２に示すように、液晶駆動電源電圧ＶＥＥを発生する電源２０と、分割抵抗Ｒ１ 〜Ｒ８ と、６つのオペレーションアンプ（以下、単にオペアンプと称する）２１〜２６と、４つの電圧切換部２７〜３０とで構成されており、８つの電位レベルを作成するようになっている。
【００４１】
上記分割抵抗Ｒ１ 〜Ｒ３ は、液晶駆動電源電圧ＶＥＥの高電源電位Ｖ０ と低電源電位Ｖ５ との間に直列に接続されている。また、分割抵抗Ｒ１ と分割抵抗Ｒ２ との間にはオペアンプ２１が、分割抵抗Ｒ２ と分割抵抗Ｒ３ との間にはオペアンプ２６が接続され、液晶駆動電源電圧ＶＥＥをオペアンプ２１・２６を介して、電位ＶＰ ・ＶＮ に分割するようになっている。
【００４２】
一方、分割抵抗Ｒ４ 〜Ｒ８ は、上記分割抵抗Ｒ１ 〜Ｒ３ と同様に液晶駆動電源電圧ＶＥＥの高電源電位Ｖ０ と低電源電位Ｖ５ との間に直列に接続されている。また、分割抵抗Ｒ４ と分割抵抗Ｒ５ との間にはオペアンプ２２が、分割抵抗Ｒ５ と分割抵抗Ｒ６ との間にはオペアンプ２３が、分割抵抗Ｒ６ と分割抵抗抵抗Ｒ７ との間にはオペアンプ２４が、分割抵抗Ｒ７ と分割抵抗Ｒ８ との間にはオペアンプ２５がそれぞれ接続されており、液晶駆動電源電圧ＶＥＥをオペアンプ２２〜２５を介して、電位Ｖ１ 〜Ｖ４ に分割するようになっている。
【００４３】
上記オペアンプ２１・２３・２４・２６のそれぞれの出力側には、電圧切換部２７〜３０が接続されており、この電圧切換部２７〜３０によって液晶駆動電源電圧ＶＥＥの高電源電位Ｖ０ あるいは低電源電位Ｖ５ を、オペアンプ２１・２６から得られた電位ＶＰ ・ＶＮ に切り替えて走査電圧印加ライン〔Ｖ０Ｃ〕・〔Ｖ５Ｃ〕に印加すると共に、オペアンプ２３・２４から得られた電位Ｖ２ ・Ｖ３ に切り替えてデータ電圧印加ライン〔Ｖ２ 〕・〔Ｖ３ 〕に印加するようになっている。尚、上記の各電圧切換部２７〜３０の電圧の切換えは、前記した切換制御信号Ｉ〜ＩＶが入力されることにより行われる。
【００４４】
また、上記分割抵抗Ｒ１ 〜Ｒ３ の抵抗値は、Ｒ１ ＝Ｒ３ ≠Ｒ２ の関係を示し、分割抵抗Ｒ４ 〜Ｒ８ の抵抗値は、Ｒ４ ＝Ｒ５ ＝Ｒ７ ＝Ｒ８ ≠Ｒ６ の関係を示し、また、Ｒ６ はＲ４ の４倍の抵抗値を示すものとする。
【００４５】
ここで、上記液晶駆動信号制御部１５に備えられた切換制御信号発生回路３１について説明する。この切換制御信号発生回路３１は、図３に示すように、カウンタ群３２と、Ｄ型−フリップフロップ群３３とで構成されている。カウンタ群３２には、走査開始信号Ｓ、データラッチ信号ＬＰ、データシフト信号ＣＫ、交流化反転信号Ｍが入力され、これら各信号に基づいた制御信号がＤ型−フリップフロップ群３３に入力され、切換制御信号Ｉ〜ＩＶを出力するようになっている。
【００４６】
上記切換制御信号Ｉ〜ＩＶは、図５（ａ）（ｂ）（ｃ）に示すように、データラッチ信号ＬＰによって規定された１水平走査期間（選択期間あるいは非選択期間）内で極性が反転する交流化反転信号Ｍに基づいて作成されるものである。
【００４７】
切換制御信号Ｉは、１水平走査期間の後半で、交流化信号Ｍの“Ｌ”レベルの期間を検出し、その期間を“Ｌ”レベルとする波形の信号として作成され、同図（ｄ）に示すように、電圧印加ライン〔Ｖ０Ｃ〕に印加する電位をＶ０ からＶＰ に切り換える信号である。
【００４８】
また、切換制御信号ＩＩは、１水平走査期間の前半で、交流化信号Ｍの“Ｈ”レベルの期間を検出し、その期間を“Ｈ”レベルとする波形の信号として作成され、同図（ｅ）に示すように、電圧印加ライン〔Ｖ２ 〕に印加する電圧を切り換えるための信号である。
【００４９】
また、切換制御信号ＩＩＩ は、１水平走査期間の前半で、交流化信号Ｍの“Ｌ”レベルの期間を検出し、その期間を“Ｌ”レベルとする波形の信号として作成され、同図（ｅ）に示すように、電圧印加ライン〔Ｖ３ 〕に印加する電圧を切り換えるための信号である。
【００５０】
さらに、切換制御信号ＩＶは、１水平走査期間の後半で、交流化信号Ｍの“Ｈ”レベルの期間を検出し、その期間を“Ｈ”レベルとする波形の信号として作成され、同図（ｄ）に示すように、電圧印加ライン〔Ｖ５Ｃ〕に印加する電圧を切り換えるための信号である。
【００５１】
即ち、電圧切換部２７は、上記切換制御信号Ｉが入力されることで、液晶駆動電源電圧ＶＥＥの高電源電位Ｖ０ をオペアンプ２１から出力される電位ＶＰ に切換えて、この電位ＶＰ を電圧印加ライン〔Ｖ０Ｃ〕に印加するようになっている。
【００５２】
電圧切換部２８においても同様にして、上記切換制御信号ＩＩが入力されることで、液晶駆動電源電圧ＶＥＥの高電源電位Ｖ０ をオペアンプ２３から出力される電位Ｖ２ に切換えて、この電位Ｖ２ を電圧印加ライン〔Ｖ２ 〕に印加するようになっている。
【００５３】
また、電圧切換部２９は、上記切換制御信号ＩＩＩ が入力されることで、液晶駆動電源電圧ＶＥＥの低電源電位Ｖ５ をオペアンプ２４から出力される電位Ｖ３ に切換えて、この電位Ｖ３ を電圧印加ライン〔Ｖ３ 〕に印加するようになっている。
【００５４】
電圧切換部３０においても同様にして、上記切換制御信号ＩＶが入力されることで、液晶駆動電源電圧ＶＥＥの低電源電位Ｖ５ をオペアンプ２３から出力される電位ＶＮ に切換えて、この電位ＶＮ を電圧印加ライン〔Ｖ５Ｃ〕に印加するようになっている。
【００５５】
尚、液晶駆動電源電圧ＶＥＥの高電源電位Ｖ０ は、そのまま電圧印加ライン〔Ｖ０Ｓ〕に印加されると共に、液晶駆動電源電圧ＶＥＥの低電源電位Ｖ５ は、そのまま電圧印加ライン〔Ｖ５Ｓ〕に印加される。また、上記各電位は、Ｖ０ ＞Ｖ１ ＞Ｖ２ ＞ＶＰ ＞ＶＮ ＞Ｖ３ ＞Ｖ４ ＞Ｖ５ の関係となっている。
【００５６】
ここで、上記各電圧切換部２７〜３０の具体的な構成について、図４を参照しながら以下に説明する。尚、何れの電圧切換部２７〜３０においてもその構成は同じとする。
【００５７】
電圧切換部２７〜３０は、図４に示すように、２つのコンデンサー、２つの抵抗器、２つのダイーオード、Ｐ−ＦＥＴ（Ｐ−チャンネル電界効果トランジスター）、Ｎ−ＦＥＴ（Ｎ−チャンネル電界効果トランジスター）で構成されており、高電位の電圧を印加する高電位側入力ライン４１と、低電位の電圧を印加する低電位側入力ライン４３と、切換制御信号を入力する制御信号入力ライン４２と、高電位の電圧あるいは低電位の電圧の何れか一方を出力する出力ライン４４とを有している。
【００５８】
例えば、電圧切換部２７では、上記出力ライン４４を電圧印加ライン〔Ｖ０Ｃ〕とし、高電位側入力ライン４１に電位Ｖ０ の電圧が、また、低電位側入力ライン４３に電位ＶＰ の電圧が印加されると共に、制御信号入力ライン４２に切換制御信号Ｉが入力される。この時、切換制御信号Ｉが“Ｈ”レベルであれば、電位Ｖ０ の電圧が電圧印加ライン〔Ｖ０Ｃ〕に印加され、“Ｌ”レベルであれば、電位ＶＰ の電圧が電圧印加ライン〔Ｖ０Ｃ〕に印加される。これは、図５（ｄ）に示す通りである。他の電圧切換部２８〜３０においてもその信号のスイッチング機構は、上記構成の電圧切換部２８と同じとする。
【００５９】
上記の構成において、電圧印加ライン〔Ｖ０Ｃ〕、〔Ｖ１ 〕、〔Ｖ４ 〕、〔Ｖ５Ｃ〕に上記した電位をそれぞれ入力したときの走査電極駆動回路１２での出力波形は、図５（ｆ）に示すようになり、また、電圧印加ライン〔Ｖ０Ｓ〕、〔Ｖ２ 〕、〔Ｖ３ 〕、〔Ｖ５Ｓ〕に上記た電位をそれぞれ入力したときのデータ電極駆動回路１３での出力波形は、図５（ｇ）に示すようになる。
【００６０】
ここで、走査電極線Ｙ１ に、走査電極駆動回路１２から図５（ｆ）に示す出力波形の信号が入力され、データ電極線Ｘ１ に、データ電極駆動回路１３から図５（ｇ）に示す出力波形の信号が入力されたときの液晶素子に印加される出力波形は、図５（ｈ）に示すようになる。図５において、実線は点灯状態を示し、破線は非点灯状態を示す。尚、図５（ｈ）において、Ｖａ は、液晶電源電圧ＶＥＥと等しいものとし、Ｖｂ は、各電位の差に等しいものとする。
【００６１】
以上のことから、本発明によれば、各駆動回路１２・１３から出力される信号の波形を調整するには、即ち１水平走査期間における液晶素子７１への印加電圧の大きさを制御するには、図２に示す液晶駆動電圧発生部１６のように、走査電極駆動回路１２に入力される電圧のうち、走査電極駆動回路１２及び、データ電極駆動回路１３に共通に入力される電圧Ｖ０ 、Ｖ５ を、所定のタイミングで異なるレベルの電圧ＶＰ 、ＶＮ に切り換えると共に、データ電極駆動回路１３のみに入力される電圧Ｖ２ 、Ｖ３ を、所定のタイミングで異なるレベルの電圧Ｖ０ 、Ｖ５ に切り換えることで、それぞれの駆動回路１２・１３から出力される信号の波形を調整すれば良い。
【００６２】
したがって、上記構成によれば、各駆動回路１２・１３に入力される電圧を供給するための液晶駆動電圧発生部１６を少し変更するだけで、１水平走査期間における液晶素子７１への印加電圧の大きさを制御することができるので、従来から利用されているパッシブマトリクス用のドライバーを用いて、２端子型非線形素子を用いた液晶表示装置の残像あるいは焼き付き等に対して効果のある１水平走査期間を複数に分割して駆動する方法を実現することができる。
【００６３】
これにより、新規に分割駆動用のドライバーを開発する必要がなくなるので、装置のコストアップを抑えると共に、新たな液晶表示装置の駆動方法に関する開発期間の短縮も図ることができる。
【００６４】
尚、本実施の形態では、１水平走査期間の分割数を２としているが、これに限定するものではなく、分割数を３以上としても良い。この場合には、図２における電圧切換部の数を分割数に応じて増加させることによって対応すれば良い。
【００６５】
【発明の効果】
請求項１の発明の液晶表示装置の駆動方法は、以上のように、走査電極群とデータ電極群の交差する部分の間に直列接続される液晶素子と２端子型非線形素子とを有する表示パネルと、外部から入力される多レベルの電圧に基づいて走査電極に印加する走査電極信号を生成する走査電極駆動回路と、外部から入力される多レベルの電圧に基づいてデータ電極に印加するデータ電極信号を生成するデータ電極駆動回路と、上記走査電極駆動回路と上記データ電極駆動回路とに複数の電圧を供給するための液晶駆動電圧発生部とを備え、上記走査電極信号とデータ電極信号との相乗効果によって生じる差信号を、１水平走査期間に２回以上に分割して表示パネルの液晶素子に印加することにより残像現象を低減した表示を行う液晶表示装置の駆動方法において、上記液晶駆動電圧発生部に備えられ、かつ電位レベルを切り換えて出力するための電圧切換部を、１水平期間内に極性を反転する交流化反転信号で制御し、上記走査電極駆動回路及び、データ電極駆動回路に入力される電圧を１水平走査期間内に異なる電位レベルに切り換えると共に、それぞれの駆動回路から出力される信号の波形も１水平走査期間内に異なる電位レベルに切り換えることにより、液晶素子への印加電圧を制御する構成である。
【００６６】
例えば、各駆動回路から液晶素子への印加電圧を制御するには、請求項２記載のように、走査電極駆動回路に入力される電圧のうち、走査電極駆動回路及び、データ電極駆動回路に共通に入力される電圧を、１水平走査期間内に異なる電位レベルに切り換えると共に、データ電極駆動回路のみに入力される電圧を、１水平走査期間内に異なる電位レベルに切り換えることで、それぞれの駆動回路から液晶素子への印加電圧を制御すれば良い。
【００６７】
したがって、上記請求項１の構成によれば、各駆動回路に入力される電圧を供給するための液晶駆動電源部を少し変更するだけで、１水平走査期間における液晶素子への印加電圧の大きさを制御することができるので、従来から利用されているパッシブマトリクスの用のドライバーを用いて、２端子型非線形素子を用いた液晶表示装置の残像あるいは焼き付き等に対して効果のある１水平走査期間を複数に分割して駆動する方法を実現することができる。
【００６８】
これにより、新規に分割駆動用のドライバーを開発する必要がなくなるので、装置のコストアップを抑えると共に、２端子型非線形素子を用いた液晶表示装置の残像あるいは焼き付き等への対策のための開発期間の短縮も図ることができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の液晶表示装置の駆動方法を適用した液晶表示装置の概略の構成を示すブロック図である。
【図２】図１に示す液晶表示装置の制御回路に備えられた液晶駆動電圧発生部の概略の回路図である。
【図３】図１に示す液晶表示装置の制御回路に備えられた液晶駆動信号制御部に設けられた切換制御信号発生部の概略の回路図である。
【図４】図２に示す液晶駆動電圧発生部に設けられた電圧切換部の概略の回路図である。
【図５】図１に示す液晶表示装置駆動方法を説明するための信号波形を示す波形図である。
【図６】従来の液晶表示装置の駆動方法を適用した液晶表示装置の概略の構成を示すブロック図である。
【図７】図６に示す液晶表示装置における画素の構成を示す回路図である。
【図８】図６に示す液晶表示装置に備えられた液晶駆動電圧発生部の概略の構成を示す回路図である。
【図９】図６に示す液晶表示装置駆動方法を説明するための信号波形を示す波形図である。
【図１０】２端子型非線形素子のＩ−Ｖ特性を示すグラフである。
【図１１】２端子型非線形素子を用いたアクティブマトリクス型液晶表示装置を電圧平均化法で駆動する場合の波形図である。
【図１２】ノーマリーホワイトモードの液晶表示装置における残像現象の説明図であり、（ａ）は元の画像、（ｂ）は残像が発生している画像を示している。
【図１３】液晶素子のＴ−Ｖ（透過率−電圧）特性を示すグラフである。
【図１４】図１３において、透過率が５０％になる電圧のシフト量を電圧印加時間についてプロットしたグラフである。
【図１５】２端子型非線形素子を用いたアクティブマトリクス型液晶表示装置を電圧平均化法で駆動し、かつ、選択期間の前半と後半とで異なる電圧を印加する場合の波形図である。
【符号の説明】
１１ 表示パネル
１２ 走査電極駆動回路
１３ データ電極駆動回路
７１ 液晶素子
７２ ２端子素子（２端子型非線形素子）
Ｘ１ 〜Ｘｎ データ電極線（データ電極線群）
Ｙ１ 〜Ｙｍ 走査電極線（走査電極線群）
【発明の属する技術分野】
本発明は、画素のスイッチング素子として２端子型非線形素子を用いたマトリクス型の表示パネルを備えた液晶表示装置およびその駆動方法に関するものである。
【０００２】
【従来の技術】
近年、液晶表示装置は、ＡＶ（Ａｕｄｉｏ Ｖｉｓｕａｌ）やＯＡ（Ｏｆｆｉｃｅ Ａｕｔｏｍａｔｉｏｎ） を始めとして様々な分野に用いられている。特に、ローエンドの製品には、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ） やＳＴＮ（Ｓｕｐｅｒ Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ） といったパッシブタイプの液晶表示装置が搭載されている。また、ハイエンドの製品には、３端子非線形素子であるＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）をスイッチング素子として用いたアクティブマトリクス駆動方式の液晶表示装置が搭載されている。
【０００３】
このアクティブマトリクス駆動方式の液晶表示装置は、色再現性、薄型化、軽量化および低消費電力の点でＣＲＴ（Ｃａｔｈｏｄｅ Ｒａｙ Ｔｕｂｅ）を凌駕する特徴を有しており、その用途が急速に拡大している。しかし、スイッチング素子としてＴＦＴを用いた場合には、その製造において、６〜８回以上の薄膜形成工程およびフォトリソグラフ工程が必要となり、コスト高になるという問題点がある。これに対して、スイッチング素子として２端子型非線形素子を用いた液晶表示装置では、ＴＦＴを用いた液晶表示装置に比べてコスト面で優れるだけでなく、パッシブタイプの液晶表示装置に対して表示品位面で優れているため、急速に普及している。
【０００４】
また、２端子型非線形素子を用いた液晶表示装置では、パッシブタイプの液晶表示装置に用いられている駆動方法として電圧平均化駆動法をそのまま活用することができる。２端子型非線形素子を用いた液晶表示装置は、図６に示すように、表示パネル６１、データ電極駆動回路６２、走査電極駆動回路６３、制御部６４を有している。
【０００５】
表示パネル６１は、一般的な液晶表示装置と同様に、データ電極線Ｘ１ 〜Ｘｎ と走査電極線Ｙ１ 〜Ｙｍ とがマトリクス状に配されており、各電極線が交差して形成される画素内に、図７に示すように、直列に接続された液晶素子７１および２端子型非線形素子（以降適宜、２端子素子と称する）７２が設けられている。
【０００６】
データ電極駆動回路６２は、表示パネル６１のデータ電極線Ｘ１ 〜Ｘｎ に表示に応じた所定の電圧を印加するようになっており、一般的にはシフトレジスタ、ラッチ回路、アナログスイッチ等（図示せず）から構成されている。
【０００７】
走査電極駆動回路６３は、表示パネル６１の走査電極線Ｙ１ 〜Ｙｍ に線順次で所定の電圧を印加するようになっており、一般的には液晶駆動電源発生回路、シフトレジスタ、アナログスイッチ等（図示せず）から構成されている。
【０００８】
制御部６４は、液晶駆動信号制御部６５と、液晶駆動電圧発生部６６とを備えており、入力信号線６７から入力される表示情報に応じて、入力情報を表示すべく、データ電極駆動回路６２と走査電極駆動回路６３とにそれぞれ制御信号と液晶駆動電圧Ｖ０ 〜Ｖ５ を転送するようになっている。
【０００９】
ここで、上記液晶駆動電圧発生部６６は、図８に示すように、液晶駆動用電源８１の電圧（ＶＥＥ）を、分割抵抗８２およびオペレーションアンプ（以下、オペアンプと称する）８３によって６種類の電位Ｖ０ 〜Ｖ５ を作成し、これらの電位Ｖ０ 〜Ｖ５ をそれぞれ液晶駆動電圧Ｖ０ 〜Ｖ５ として出力するようになっている。
【００１０】
上記の構成において、図９に示すように、走査電極駆動回路６３（図６）、データ電極駆動回路６２（図６）から走査電極線（Ｙ１ 〜Ｙｍ ）、データ電極線（Ｘ１ 〜Ｘｎ ）に、同図（ａ）のラッチパルス（ＬＰ）および同図（ｂ）の交流化信号（Ｍ）に基づいて、それぞれ所定の電圧（６レベルの液晶駆動電圧Ｖ０ 〜Ｖ５ のいずれか）が印加される。例えば、各画素の両端であるＹ１ 、Ｘ１ にそれぞれ同図（ｃ）（ｄ）に示す波形の電圧が印加された場合、Ｙ１ 、Ｘ１ に接続された画素の両端には、同図（ｅ）に示す波形の電圧が印加される。図の実線の電圧を印加すると液晶素子７１は点灯し、破線の電圧を印加すると液晶素子７１は非点灯（消灯）する。
【００１１】
ところで、上記２端子素子７２の特性は、一般に、図１０に示す実線１０１にて示すＩ−Ｖ（電流−電圧）特性により表される。尚、上記２端子素子７２は、正負何れの極性でも動作するが、２端子素子７２の特性が対称であるとすると正負何れの極性も同じ特性を示すので、本説明図では正の極性についてのみ図示している。
【００１２】
この特性は、具体的には、２端子素子７２の印加電圧が低いときに電流が微小であり、かつ等価抵抗が高くなる一方、上記印加電圧が高いときに電流が急増し、かつ等価抵抗が低くなる。したがって、２端子素子７２を用いて表示を行うには、このような特性が利用される。すなわち、表示を行う場合、高い電圧の印加で２端子素子７２を低抵抗（オン）にすることにより、液晶素子７１にオン可能な電圧を与える。また、表示を行なわない場合、低い電圧の印加で２端子素子７２を高抵抗（オフ）にすることにより、液晶素子７１にオフとなる電圧を与える。
【００１３】
また、選択期間で液晶素子７１に印加された電圧は非選択期間で２端子素子７２が高抵抗（オフ）となるため保持されることから、２端子素子７２を用いた表示装置は、パッシブ型のマトリクス表示装置と比較して高デューティの駆動が可能である。
【００１４】
しかも、この液晶表示装置は、パッシブ型のマトリクス型液晶表示装置と同様に、図１１に示す電圧を画素に印加する電圧平均化法で駆動することができる。電圧平均化法では、液晶素子７１を点灯する場合、実線１１１の電圧を印加し、液晶素子７１を非点灯する場合、破線１１２の電圧を印加する。すなわち、選択期間における印加電圧の大小によって液晶素子７１の点灯、非点灯を決定している。
【００１５】
尚、液晶素子７１にＤＣ（直流）成分が蓄積されると、信頼性が低下する。これを回避するため、通常、フレーム毎（または、複数フレーム毎、あるいは、複数ライン毎）に印加電圧の極性を反転させる交流化が行われている。例えば、図１１に示すように、印加電圧は、正極性と負極性とが一定期間で繰り返された状態となっているが、以降、正極性の場合についてのみの説明とする。
【００１６】
このように、上記の２端子素子７２を用いたアクティブマトリクス型液晶表示装置では、電圧平均化法によって、高いコントラストおよび均一な表示を実現できる。
【００１７】
しかしながら、２端子素子７２には、前記の初期特性が印加電圧と時間とによって変化するために、前回の表示状態の影響を受ける残像現象（焼き付き現象ともいわれる）が生じるという問題があった。
【００１８】
この残像現象は、以下のようにして発生する。例えば、点灯部が黒表示を示すノーマリーホワイトモード（液晶素子７１を点灯させると黒を表示するモード）の液晶表示装置において、図１２（ａ）に示すように、中央部Ｐ１が白、周辺部Ｐ２が黒からなるパターンを表示パネル１２１に表示させた状態から、全画面を中間調の灰色である状態に切り換えると、同図（ｂ）に示すように、前に表示していたパターンが残ってしまい、全画面が均一にならない。すなわち、白を表示していた中央部Ｐ１と黒を表示していた周辺部Ｐ２とで表示差が生じる残像が発生する。
【００１９】
この残像は、２端子素子７２のＩ−Ｖ特性における電圧印加の時間依存性に起因している。すなわち、２端子素子７２のＩ−Ｖ特性が、図１０に示すように、電圧印加時間の増加に伴い、実線１０１から破線１０２にシフトする。このため、液晶素子７１のＶ−Ｔ（電圧−透過率）特性も、図１３に示すように、実線１３１から破線１３２状態にシフトする。このとき、例えば、透過率が５０％になる電圧は、Ｖ５０からＶ５０’にシフトする。ただし、そのシフト量は、印加電圧により異なる。
【００２０】
電圧のシフト量ΔＶ（＝Ｖ５０’−Ｖ５０）は、図１４に示すように、電圧印加時間によって変化する。しかも、印加電圧が大きくなると、シフト量ΔＶも大きくなる。図中、曲線１４１は、曲線１４２よりも大きい電圧を印加したときのシフト量ΔＶを示している。
【００２１】
その結果、図１２（ａ）のパターンを表示させた状態では、中央部Ｐ１と比較して高い電圧が印加されている周辺部Ｐ２の方がシフト量ΔＶが大きくなる。この状態から全画面を中間調の灰色である状態に切り換えると、すなわち、中央部Ｐ１にも周辺部Ｐ２にも同一の電圧が印加される状態に切り換えると、中央部Ｐ１と比較して周辺部Ｐ２の透過率が高くなる（図１３）。したがって、図１２（ｂ）のように残像が発生する。
【００２２】
これに対して、上記のような特性のシフトを解消するための２端子素子７２の製造プロセスおよび構造や、特性がシフトしても、それが表示状態に影響を与えない駆動方法が提案されている。
【００２３】
例えば、本願出願人は、先に出願した特願平６−１６３８７２号において、表示状態に関わらず、選択期間中の前段に十分な印加電圧を用いて残像現象を低減する駆動方法を提案している。
【００２４】
【発明が解決しようとする課題】
しかしながら、前記の特願平６−１６３８７２号の駆動方法のように、残像、焼き付きの低減のために、選択期間を複数に分割して駆動する方法では、図１５に示すように、６レベルの液晶駆動電圧Ｖ０ 〜Ｖ５ を交流化信号Ｍに応じて選択することにより、走査電極信号（同図（ｃ））とデータ電極信号（同図（ｄ））とを作成した場合、画素に印加される駆動電圧は、オン電圧（同図（ｅ）の実線１５１）またはオフ電圧（同図（ｅ）の破線１５２）のいずれかになってしまう。
【００２５】
このため、選択期間における駆動電圧の大きさを制御することが困難であるという問題点を有している。したがって、上記の分割駆動方法によれば、残像は軽減するが、この駆動方法は、従来からのパッシブマトリクス型の液晶表示装置であって、電圧平均化法で駆動するデータ電極駆動回路６２および走査電極駆動回路６３を備えた液晶表示装置にて実現することが困難であるという問題点を有している。
【００２６】
また、上記の分割駆動方法を、電圧平均化法にて駆動するパッシブマトリクス型の液晶表示装置にて実現するには、新規の分割駆動用のドライバーを開発する必要があり、このために、ドライバーの開発のための期間を要し、しかも装置のコストアップを招来するという問題を有している。
【００２７】
本発明は、上記の問題点を解決するためになされたもので、その目的は、２端子素子を用いた液晶表示装置において、残像あるいは焼き付き等に対して効果のある複数の分割駆動方法を、従来のパッシブマトリクス用のドライバーで実現し得る液晶表示装置およびその駆動方法を提供することにある。
【００２８】
【課題を解決するための手段】
請求項１の液晶表示装置の駆動方法は、上記の課題を解決するために、走査電極群とデータ電極群の交差する部分の間に直列接続される液晶素子と２端子型非線形素子とを有する表示パネルと、外部から入力される多レベルの電圧に基づいて走査電極に印加する走査電極信号を生成する走査電極駆動回路と、外部から入力される多レベルの電圧に基づいてデータ電極に印加するデータ電極信号を生成するデータ電極駆動回路と、上記走査電極駆動回路と上記データ電極駆動回路とに複数の電圧を供給するための液晶駆動電圧発生部とを備え、上記走査電極信号とデータ電極信号との相乗効果によって生じる差信号を、１水平走査期間に２回以上に分割して表示パネルの液晶素子に印加することにより残像現象を低減した表示を行う液晶表示装置の駆動方法において、上記液晶駆動電圧発生部に備えられ、かつ電位レベルを切り換えて出力するための電圧切換部を、１水平期間内に極性を反転する交流化反転信号で制御し、上記走査電極駆動回路及び、データ電極駆動回路に入力される電圧を１水平走査期間内に異なる電位レベルに切り換えると共に、それぞれの駆動回路から出力される信号の波形も１水平走査期間内に異なる電位レベルに切り換えることにより、液晶素子への印加電圧を制御することを特徴としている。
【００２９】
例えば、各駆動回路から液晶素子への印加電圧を制御するには、請求項２記載のように、走査電極駆動回路に入力される電圧のうち、走査電極駆動回路及び、データ電極駆動回路に共通に入力される電圧を、１水平走査期間内に異なる電位レベルに切り換えると共に、データ電極駆動回路のみに入力される電圧を、１水平走査期間内に異なる電位レベルに切り換えることで、それぞれの駆動回路から液晶素子への印加電圧を制御すれば良い。
【００３０】
したがって、上記請求項１の構成によれば、各駆動回路に入力される電圧を供給するための液晶駆動電源部を少し変更するだけで、１水平走査期間における液晶素子への印加電圧の大きさを制御することができるので、従来から利用されているパッシブマトリクス用の駆動回路によって、２端子型非線形素子を用いた液晶表示装置の残像あるいは焼き付き等に対して効果のある１水平走査期間を複数に分割して駆動する方法を実現することができる。
【００３１】
これにより、新規に分割駆動用のドライバーを開発する必要がなくなるので、装置のコストアップを抑えると共に、新たな液晶表示装置の駆動方法に関する開発期間の短縮も図ることができる。
また、請求項３の液晶表示装置は、走査電極群とデータ電極群の交差する部分の間に直列接続される液晶素子と２端子型非線形素子とを有する表示パネルと、外部から入力される多レベルの電圧に基づいて走査電極に印加する走査電極信号を生成する走査電極駆動回路と、外部から入力される多レベルの電圧に基づいてデータ電極に印加するデータ電極信号を生成するデータ電極駆動回路と、上記走査電極駆動回路と上記データ電極駆動回路とに複数の電圧を供給するための液晶駆動電圧発生部とを備え、上記走査電極信号とデータ電極信号との相乗効果によって生じる差信号を、１水平走査期間に２回以上に分割して表示パネルの液晶素子に印加することにより残像現象を低減した表示を行う液晶表示装置において、１水平期間内で極性が反転する交流化反転信号に基づいて切換制御信号を作成する切換制御信号発生回路を備えると共に、上記液晶駆動電圧発生部が、上記走査電極駆動回路及び、データ電極駆動回路に入力される電圧を、上記切換制御信号に基づき、１水平走査期間内に異なる電位レベルに切り換える電圧切換部を備え、上記液晶駆動電圧発生部から上記の両駆動回路に供給される電圧に基づいて、両駆動回路から出力される信号の波形も１水平走査期間内に異なる電位レベルに切り換えられることにより、液晶素子への印加電圧を制御することを特徴としている。
また、請求項４の液晶表示装置は、上記液晶駆動電圧発生部が、上記走査電極駆動回路に入力する電圧のうち、走査電極駆動回路及びデータ電極駆動回路に共通に入力する電圧を、１水平走査期間内に異なる電位レベルに切り換えると共に、データ電極駆動回路のみに入力する電圧を、１水平走査期間内に異なる電位レベルに切り換えることを特徴としている。
【００３２】
【発明の実施の形態】
本発明の一実施の形態について図１ないし図５および図７に基づいて説明すれば、以下の通りである。尚、本実施の形態では、１水平走査期間を２分割する駆動方法について説明する。
【００３３】
本実施例の液晶表示装置は、図１に示すように、表示パネル１１、走査電極駆動回路１２、データ電極駆動回路１３、制御部１４を有している。
【００３４】
表示パネル１１は、データ電極線Ｘ１ 〜Ｘｎ と走査電極線Ｙ１ 〜Ｙｍ とがマトリクス状に配されており、各電極線が交差して形成される画素内に、従来の技術の図７に示すように、直列に接続された液晶素子７１および２端子型非線形素子（以降適宜、２端子素子と称する）７２が設けられている。
【００３５】
走査電極駆動回路１２は、上記表示パネル１１の走査電極線Ｙ１ 〜Ｙｍ に線順次で所定の電圧を印加するものであり、一般的には、液晶駆動電源発生回路、シフトレジスタ、アナログスイッチ等（図示せず）から構成されている。
【００３６】
データ電極駆動回路１３は、上記表示パネル１１のデータ電極線Ｘ１ 〜Ｘｎ に表示に応じた所定の電圧を印加するものであり、一般的には、シフトレジスタ、ラッチ回路、アナログスイッチ等（図示せず）から構成されている。
【００３７】
制御部１４は、液晶駆動信号制御部１５と、液晶駆動電圧発生部１６とからなり、走査開始信号Ｓ、データラッチ信号ＬＰ、データシフト信号ＣＫ、交流化反転信号Ｍ等の制御信号が入力される。
【００３８】
液晶駆動信号制御部１５は、上記制御部１４に入力される制御信号に基づいて、走査電極線Ｙ１ 〜Ｙｍ の駆動回路である走査電極駆動回路１２とデータ電極線Ｘ１ 〜Ｘｎ の駆動回路であるデータ電極駆動回路１３に制御信号を出力するようになっており、上記制御信号と共に、切換制御信号Ｉ〜ＩＶを液晶駆動電圧発生部１６に出力するようになっている。
【００３９】
液晶駆動電圧発生部１６は、電圧印加ライン〔Ｖ０Ｃ〕、〔Ｖ１ 〕、〔Ｖ４ 〕、〔Ｖ５Ｃ〕を介して走査電極駆動回路１２に液晶駆動電圧Ｖ０Ｃ、Ｖ１ 、Ｖ４ 、Ｖ５Ｃを、また、電圧印加ライン〔Ｖ０Ｓ〕、〔Ｖ２ 〕、〔Ｖ３ 〕、〔Ｖ５Ｓ〕を介してデータ電極駆動回路１３に液晶駆動電圧Ｖ０Ｓ、Ｖ２ 、Ｖ３ 、Ｖ５Ｓを印加するようになっている。
【００４０】
液晶駆動電圧発生部１６は、例えば図２に示すように、液晶駆動電源電圧ＶＥＥを発生する電源２０と、分割抵抗Ｒ１ 〜Ｒ８ と、６つのオペレーションアンプ（以下、単にオペアンプと称する）２１〜２６と、４つの電圧切換部２７〜３０とで構成されており、８つの電位レベルを作成するようになっている。
【００４１】
上記分割抵抗Ｒ１ 〜Ｒ３ は、液晶駆動電源電圧ＶＥＥの高電源電位Ｖ０ と低電源電位Ｖ５ との間に直列に接続されている。また、分割抵抗Ｒ１ と分割抵抗Ｒ２ との間にはオペアンプ２１が、分割抵抗Ｒ２ と分割抵抗Ｒ３ との間にはオペアンプ２６が接続され、液晶駆動電源電圧ＶＥＥをオペアンプ２１・２６を介して、電位ＶＰ ・ＶＮ に分割するようになっている。
【００４２】
一方、分割抵抗Ｒ４ 〜Ｒ８ は、上記分割抵抗Ｒ１ 〜Ｒ３ と同様に液晶駆動電源電圧ＶＥＥの高電源電位Ｖ０ と低電源電位Ｖ５ との間に直列に接続されている。また、分割抵抗Ｒ４ と分割抵抗Ｒ５ との間にはオペアンプ２２が、分割抵抗Ｒ５ と分割抵抗Ｒ６ との間にはオペアンプ２３が、分割抵抗Ｒ６ と分割抵抗抵抗Ｒ７ との間にはオペアンプ２４が、分割抵抗Ｒ７ と分割抵抗Ｒ８ との間にはオペアンプ２５がそれぞれ接続されており、液晶駆動電源電圧ＶＥＥをオペアンプ２２〜２５を介して、電位Ｖ１ 〜Ｖ４ に分割するようになっている。
【００４３】
上記オペアンプ２１・２３・２４・２６のそれぞれの出力側には、電圧切換部２７〜３０が接続されており、この電圧切換部２７〜３０によって液晶駆動電源電圧ＶＥＥの高電源電位Ｖ０ あるいは低電源電位Ｖ５ を、オペアンプ２１・２６から得られた電位ＶＰ ・ＶＮ に切り替えて走査電圧印加ライン〔Ｖ０Ｃ〕・〔Ｖ５Ｃ〕に印加すると共に、オペアンプ２３・２４から得られた電位Ｖ２ ・Ｖ３ に切り替えてデータ電圧印加ライン〔Ｖ２ 〕・〔Ｖ３ 〕に印加するようになっている。尚、上記の各電圧切換部２７〜３０の電圧の切換えは、前記した切換制御信号Ｉ〜ＩＶが入力されることにより行われる。
【００４４】
また、上記分割抵抗Ｒ１ 〜Ｒ３ の抵抗値は、Ｒ１ ＝Ｒ３ ≠Ｒ２ の関係を示し、分割抵抗Ｒ４ 〜Ｒ８ の抵抗値は、Ｒ４ ＝Ｒ５ ＝Ｒ７ ＝Ｒ８ ≠Ｒ６ の関係を示し、また、Ｒ６ はＲ４ の４倍の抵抗値を示すものとする。
【００４５】
ここで、上記液晶駆動信号制御部１５に備えられた切換制御信号発生回路３１について説明する。この切換制御信号発生回路３１は、図３に示すように、カウンタ群３２と、Ｄ型−フリップフロップ群３３とで構成されている。カウンタ群３２には、走査開始信号Ｓ、データラッチ信号ＬＰ、データシフト信号ＣＫ、交流化反転信号Ｍが入力され、これら各信号に基づいた制御信号がＤ型−フリップフロップ群３３に入力され、切換制御信号Ｉ〜ＩＶを出力するようになっている。
【００４６】
上記切換制御信号Ｉ〜ＩＶは、図５（ａ）（ｂ）（ｃ）に示すように、データラッチ信号ＬＰによって規定された１水平走査期間（選択期間あるいは非選択期間）内で極性が反転する交流化反転信号Ｍに基づいて作成されるものである。
【００４７】
切換制御信号Ｉは、１水平走査期間の後半で、交流化信号Ｍの“Ｌ”レベルの期間を検出し、その期間を“Ｌ”レベルとする波形の信号として作成され、同図（ｄ）に示すように、電圧印加ライン〔Ｖ０Ｃ〕に印加する電位をＶ０ からＶＰ に切り換える信号である。
【００４８】
また、切換制御信号ＩＩは、１水平走査期間の前半で、交流化信号Ｍの“Ｈ”レベルの期間を検出し、その期間を“Ｈ”レベルとする波形の信号として作成され、同図（ｅ）に示すように、電圧印加ライン〔Ｖ２ 〕に印加する電圧を切り換えるための信号である。
【００４９】
また、切換制御信号ＩＩＩ は、１水平走査期間の前半で、交流化信号Ｍの“Ｌ”レベルの期間を検出し、その期間を“Ｌ”レベルとする波形の信号として作成され、同図（ｅ）に示すように、電圧印加ライン〔Ｖ３ 〕に印加する電圧を切り換えるための信号である。
【００５０】
さらに、切換制御信号ＩＶは、１水平走査期間の後半で、交流化信号Ｍの“Ｈ”レベルの期間を検出し、その期間を“Ｈ”レベルとする波形の信号として作成され、同図（ｄ）に示すように、電圧印加ライン〔Ｖ５Ｃ〕に印加する電圧を切り換えるための信号である。
【００５１】
即ち、電圧切換部２７は、上記切換制御信号Ｉが入力されることで、液晶駆動電源電圧ＶＥＥの高電源電位Ｖ０ をオペアンプ２１から出力される電位ＶＰ に切換えて、この電位ＶＰ を電圧印加ライン〔Ｖ０Ｃ〕に印加するようになっている。
【００５２】
電圧切換部２８においても同様にして、上記切換制御信号ＩＩが入力されることで、液晶駆動電源電圧ＶＥＥの高電源電位Ｖ０ をオペアンプ２３から出力される電位Ｖ２ に切換えて、この電位Ｖ２ を電圧印加ライン〔Ｖ２ 〕に印加するようになっている。
【００５３】
また、電圧切換部２９は、上記切換制御信号ＩＩＩ が入力されることで、液晶駆動電源電圧ＶＥＥの低電源電位Ｖ５ をオペアンプ２４から出力される電位Ｖ３ に切換えて、この電位Ｖ３ を電圧印加ライン〔Ｖ３ 〕に印加するようになっている。
【００５４】
電圧切換部３０においても同様にして、上記切換制御信号ＩＶが入力されることで、液晶駆動電源電圧ＶＥＥの低電源電位Ｖ５ をオペアンプ２３から出力される電位ＶＮ に切換えて、この電位ＶＮ を電圧印加ライン〔Ｖ５Ｃ〕に印加するようになっている。
【００５５】
尚、液晶駆動電源電圧ＶＥＥの高電源電位Ｖ０ は、そのまま電圧印加ライン〔Ｖ０Ｓ〕に印加されると共に、液晶駆動電源電圧ＶＥＥの低電源電位Ｖ５ は、そのまま電圧印加ライン〔Ｖ５Ｓ〕に印加される。また、上記各電位は、Ｖ０ ＞Ｖ１ ＞Ｖ２ ＞ＶＰ ＞ＶＮ ＞Ｖ３ ＞Ｖ４ ＞Ｖ５ の関係となっている。
【００５６】
ここで、上記各電圧切換部２７〜３０の具体的な構成について、図４を参照しながら以下に説明する。尚、何れの電圧切換部２７〜３０においてもその構成は同じとする。
【００５７】
電圧切換部２７〜３０は、図４に示すように、２つのコンデンサー、２つの抵抗器、２つのダイーオード、Ｐ−ＦＥＴ（Ｐ−チャンネル電界効果トランジスター）、Ｎ−ＦＥＴ（Ｎ−チャンネル電界効果トランジスター）で構成されており、高電位の電圧を印加する高電位側入力ライン４１と、低電位の電圧を印加する低電位側入力ライン４３と、切換制御信号を入力する制御信号入力ライン４２と、高電位の電圧あるいは低電位の電圧の何れか一方を出力する出力ライン４４とを有している。
【００５８】
例えば、電圧切換部２７では、上記出力ライン４４を電圧印加ライン〔Ｖ０Ｃ〕とし、高電位側入力ライン４１に電位Ｖ０ の電圧が、また、低電位側入力ライン４３に電位ＶＰ の電圧が印加されると共に、制御信号入力ライン４２に切換制御信号Ｉが入力される。この時、切換制御信号Ｉが“Ｈ”レベルであれば、電位Ｖ０ の電圧が電圧印加ライン〔Ｖ０Ｃ〕に印加され、“Ｌ”レベルであれば、電位ＶＰ の電圧が電圧印加ライン〔Ｖ０Ｃ〕に印加される。これは、図５（ｄ）に示す通りである。他の電圧切換部２８〜３０においてもその信号のスイッチング機構は、上記構成の電圧切換部２８と同じとする。
【００５９】
上記の構成において、電圧印加ライン〔Ｖ０Ｃ〕、〔Ｖ１ 〕、〔Ｖ４ 〕、〔Ｖ５Ｃ〕に上記した電位をそれぞれ入力したときの走査電極駆動回路１２での出力波形は、図５（ｆ）に示すようになり、また、電圧印加ライン〔Ｖ０Ｓ〕、〔Ｖ２ 〕、〔Ｖ３ 〕、〔Ｖ５Ｓ〕に上記た電位をそれぞれ入力したときのデータ電極駆動回路１３での出力波形は、図５（ｇ）に示すようになる。
【００６０】
ここで、走査電極線Ｙ１ に、走査電極駆動回路１２から図５（ｆ）に示す出力波形の信号が入力され、データ電極線Ｘ１ に、データ電極駆動回路１３から図５（ｇ）に示す出力波形の信号が入力されたときの液晶素子に印加される出力波形は、図５（ｈ）に示すようになる。図５において、実線は点灯状態を示し、破線は非点灯状態を示す。尚、図５（ｈ）において、Ｖａ は、液晶電源電圧ＶＥＥと等しいものとし、Ｖｂ は、各電位の差に等しいものとする。
【００６１】
以上のことから、本発明によれば、各駆動回路１２・１３から出力される信号の波形を調整するには、即ち１水平走査期間における液晶素子７１への印加電圧の大きさを制御するには、図２に示す液晶駆動電圧発生部１６のように、走査電極駆動回路１２に入力される電圧のうち、走査電極駆動回路１２及び、データ電極駆動回路１３に共通に入力される電圧Ｖ０ 、Ｖ５ を、所定のタイミングで異なるレベルの電圧ＶＰ 、ＶＮ に切り換えると共に、データ電極駆動回路１３のみに入力される電圧Ｖ２ 、Ｖ３ を、所定のタイミングで異なるレベルの電圧Ｖ０ 、Ｖ５ に切り換えることで、それぞれの駆動回路１２・１３から出力される信号の波形を調整すれば良い。
【００６２】
したがって、上記構成によれば、各駆動回路１２・１３に入力される電圧を供給するための液晶駆動電圧発生部１６を少し変更するだけで、１水平走査期間における液晶素子７１への印加電圧の大きさを制御することができるので、従来から利用されているパッシブマトリクス用のドライバーを用いて、２端子型非線形素子を用いた液晶表示装置の残像あるいは焼き付き等に対して効果のある１水平走査期間を複数に分割して駆動する方法を実現することができる。
【００６３】
これにより、新規に分割駆動用のドライバーを開発する必要がなくなるので、装置のコストアップを抑えると共に、新たな液晶表示装置の駆動方法に関する開発期間の短縮も図ることができる。
【００６４】
尚、本実施の形態では、１水平走査期間の分割数を２としているが、これに限定するものではなく、分割数を３以上としても良い。この場合には、図２における電圧切換部の数を分割数に応じて増加させることによって対応すれば良い。
【００６５】
【発明の効果】
請求項１の発明の液晶表示装置の駆動方法は、以上のように、走査電極群とデータ電極群の交差する部分の間に直列接続される液晶素子と２端子型非線形素子とを有する表示パネルと、外部から入力される多レベルの電圧に基づいて走査電極に印加する走査電極信号を生成する走査電極駆動回路と、外部から入力される多レベルの電圧に基づいてデータ電極に印加するデータ電極信号を生成するデータ電極駆動回路と、上記走査電極駆動回路と上記データ電極駆動回路とに複数の電圧を供給するための液晶駆動電圧発生部とを備え、上記走査電極信号とデータ電極信号との相乗効果によって生じる差信号を、１水平走査期間に２回以上に分割して表示パネルの液晶素子に印加することにより残像現象を低減した表示を行う液晶表示装置の駆動方法において、上記液晶駆動電圧発生部に備えられ、かつ電位レベルを切り換えて出力するための電圧切換部を、１水平期間内に極性を反転する交流化反転信号で制御し、上記走査電極駆動回路及び、データ電極駆動回路に入力される電圧を１水平走査期間内に異なる電位レベルに切り換えると共に、それぞれの駆動回路から出力される信号の波形も１水平走査期間内に異なる電位レベルに切り換えることにより、液晶素子への印加電圧を制御する構成である。
【００６６】
例えば、各駆動回路から液晶素子への印加電圧を制御するには、請求項２記載のように、走査電極駆動回路に入力される電圧のうち、走査電極駆動回路及び、データ電極駆動回路に共通に入力される電圧を、１水平走査期間内に異なる電位レベルに切り換えると共に、データ電極駆動回路のみに入力される電圧を、１水平走査期間内に異なる電位レベルに切り換えることで、それぞれの駆動回路から液晶素子への印加電圧を制御すれば良い。
【００６７】
したがって、上記請求項１の構成によれば、各駆動回路に入力される電圧を供給するための液晶駆動電源部を少し変更するだけで、１水平走査期間における液晶素子への印加電圧の大きさを制御することができるので、従来から利用されているパッシブマトリクスの用のドライバーを用いて、２端子型非線形素子を用いた液晶表示装置の残像あるいは焼き付き等に対して効果のある１水平走査期間を複数に分割して駆動する方法を実現することができる。
【００６８】
これにより、新規に分割駆動用のドライバーを開発する必要がなくなるので、装置のコストアップを抑えると共に、２端子型非線形素子を用いた液晶表示装置の残像あるいは焼き付き等への対策のための開発期間の短縮も図ることができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の液晶表示装置の駆動方法を適用した液晶表示装置の概略の構成を示すブロック図である。
【図２】図１に示す液晶表示装置の制御回路に備えられた液晶駆動電圧発生部の概略の回路図である。
【図３】図１に示す液晶表示装置の制御回路に備えられた液晶駆動信号制御部に設けられた切換制御信号発生部の概略の回路図である。
【図４】図２に示す液晶駆動電圧発生部に設けられた電圧切換部の概略の回路図である。
【図５】図１に示す液晶表示装置駆動方法を説明するための信号波形を示す波形図である。
【図６】従来の液晶表示装置の駆動方法を適用した液晶表示装置の概略の構成を示すブロック図である。
【図７】図６に示す液晶表示装置における画素の構成を示す回路図である。
【図８】図６に示す液晶表示装置に備えられた液晶駆動電圧発生部の概略の構成を示す回路図である。
【図９】図６に示す液晶表示装置駆動方法を説明するための信号波形を示す波形図である。
【図１０】２端子型非線形素子のＩ−Ｖ特性を示すグラフである。
【図１１】２端子型非線形素子を用いたアクティブマトリクス型液晶表示装置を電圧平均化法で駆動する場合の波形図である。
【図１２】ノーマリーホワイトモードの液晶表示装置における残像現象の説明図であり、（ａ）は元の画像、（ｂ）は残像が発生している画像を示している。
【図１３】液晶素子のＴ−Ｖ（透過率−電圧）特性を示すグラフである。
【図１４】図１３において、透過率が５０％になる電圧のシフト量を電圧印加時間についてプロットしたグラフである。
【図１５】２端子型非線形素子を用いたアクティブマトリクス型液晶表示装置を電圧平均化法で駆動し、かつ、選択期間の前半と後半とで異なる電圧を印加する場合の波形図である。
【符号の説明】
１１ 表示パネル
１２ 走査電極駆動回路
１３ データ電極駆動回路
７１ 液晶素子
７２ ２端子素子（２端子型非線形素子）
Ｘ１ 〜Ｘｎ データ電極線（データ電極線群）
Ｙ１ 〜Ｙｍ 走査電極線（走査電極線群）
Claims (4)
- 走査電極群とデータ電極群の交差する部分の間に直列接続される液晶素子と２端子型非線形素子とを有する表示パネルと、外部から入力される多レベルの電圧に基づいて走査電極に印加する走査電極信号を生成する走査電極駆動回路と、外部から入力される多レベルの電圧に基づいてデータ電極に印加するデータ電極信号を生成するデータ電極駆動回路と、上記走査電極駆動回路と上記データ電極駆動回路とに複数の電圧を供給するための液晶駆動電圧発生部とを備え、上記走査電極信号とデータ電極信号との相乗効果によって生じる差信号を、１水平走査期間に２回以上に分割して表示パネルの液晶素子に印加することにより残像現象を低減した表示を行う液晶表示装置の駆動方法において、
上記液晶駆動電圧発生部に備えられ、かつ電位レベルを切り換えて出力するための電圧切換部を、１水平期間内に極性を反転する交流化反転信号で制御し、上記走査電極駆動回路及び、データ電極駆動回路に入力される電圧を１水平走査期間内に異なる電位レベルに切り換えると共に、それぞれの駆動回路から出力される信号の波形も１水平走査期間内に異なる電位レベルに切り換えることにより、液晶素子への印加電圧を制御することを特徴とする液晶表示装置の駆動方法。 - 上記走査電極駆動回路に入力される電圧のうち、走査電極駆動回路及び、データ電極駆動回路に共通に入力される電圧を、１水平走査期間内に異なる電位レベルに切り換えると共に、データ電極駆動回路のみに入力される電圧を、１水平走査期間内に異なる電位レベルに切り換えることを特徴とする請求項１記載の液晶表示装置の駆動方法。
- 走査電極群とデータ電極群の交差する部分の間に直列接続される液晶素子と２端子型非線形素子とを有する表示パネルと、外部から入力される多レベルの電圧に基づいて走査電極に印加する走査電極信号を生成する走査電極駆動回路と、外部から入力される多レベルの電圧に基づいてデータ電極に印加するデータ電極信号を生成するデータ電極駆動回路と、上記走査電極駆動回路と上記データ電極駆動回路とに複数の電圧を供給するための液晶駆動電圧発生部とを備え、上記走査電極信号とデータ電極信号との相乗効果によって生じる差信号を、１水平走査期間に２回以上に分割して表示パネルの液晶素子に印加することにより残像現象を低減した表示を行う液晶表示装置において、
１水平期間内で極性が反転する交流化反転信号に基づいて切換制御信号を作成する切換制御信号発生回路を備えると共に、
上記液晶駆動電圧発生部が、上記走査電極駆動回路及び、データ電極駆動回路に入力される電圧を、上記切換制御信号に基づき、１水平走査期間内に異なる電位レベルに切り換える電圧切換部を備え、
上記液晶駆動電圧発生部から上記の両駆動回路に供給される電圧に基づいて、両駆動回路から出力される信号の波形も１水平走査期間内に異なる電位レベルに切り換えられることにより、液晶素子への印加電圧を制御することを特徴とする液晶表示装置。 - 上記液晶駆動電圧発生部は、上記走査電極駆動回路に入力する電圧のうち、走査電極駆動回路及びデータ電極駆動回路に共通に入力する電圧を、１水平走査期間内に異なる電位レベルに切り換えると共に、データ電極駆動回路のみに入力する電圧を、１水平走査期間内に異なる電位レベルに切り換えることを特徴とする請求項３記載の液晶表示装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22543395A JP3568644B2 (ja) | 1995-09-01 | 1995-09-01 | 液晶表示装置およびその駆動方法 |
| US08/705,824 US5864328A (en) | 1995-09-01 | 1996-08-30 | Driving method for a liquid crystal display apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22543395A JP3568644B2 (ja) | 1995-09-01 | 1995-09-01 | 液晶表示装置およびその駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0968689A JPH0968689A (ja) | 1997-03-11 |
| JP3568644B2 true JP3568644B2 (ja) | 2004-09-22 |
Family
ID=16829299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22543395A Expired - Fee Related JP3568644B2 (ja) | 1995-09-01 | 1995-09-01 | 液晶表示装置およびその駆動方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5864328A (ja) |
| JP (1) | JP3568644B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108962163A (zh) * | 2018-07-13 | 2018-12-07 | 京东方科技集团股份有限公司 | 显示驱动电路、显示面板及显示装置 |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2745410B1 (fr) * | 1996-02-27 | 1998-06-05 | Thomson Csf | Procede de commande d'un ecran de visualisation d'image affichant des demi-teintes, et dispositif de visualisation mettant en oeuvre le procede |
| US6111555A (en) * | 1998-02-12 | 2000-08-29 | Photonics Systems, Inc. | System and method for driving a flat panel display and associated driver circuit |
| US20040032562A1 (en) * | 2001-05-01 | 2004-02-19 | Three-Five Systems, Inc. | Method and apparatus for adjusting contrast during assembly of liquid crystal displays and similar devices |
| US6804502B2 (en) | 2001-10-10 | 2004-10-12 | Peregrine Semiconductor Corporation | Switch circuit and method of switching radio frequency signals |
| WO2004104979A2 (en) * | 2003-05-16 | 2004-12-02 | Sipix Imaging, Inc. | Improved passive matrix electrophoretic display driving scheme |
| US7719343B2 (en) * | 2003-09-08 | 2010-05-18 | Peregrine Semiconductor Corporation | Low noise charge pump method and apparatus |
| EP3570374B1 (en) | 2004-06-23 | 2022-04-20 | pSemi Corporation | Integrated rf front end |
| US7890891B2 (en) * | 2005-07-11 | 2011-02-15 | Peregrine Semiconductor Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| US8742502B2 (en) | 2005-07-11 | 2014-06-03 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
| US7910993B2 (en) | 2005-07-11 | 2011-03-22 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink |
| USRE48965E1 (en) | 2005-07-11 | 2022-03-08 | Psemi Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| US9653601B2 (en) | 2005-07-11 | 2017-05-16 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
| US20080076371A1 (en) | 2005-07-11 | 2008-03-27 | Alexander Dribinsky | Circuit and method for controlling charge injection in radio frequency switches |
| US7960772B2 (en) * | 2007-04-26 | 2011-06-14 | Peregrine Semiconductor Corporation | Tuning capacitance to enhance FET stack voltage withstand |
| EP3346611B1 (en) * | 2008-02-28 | 2021-09-22 | pSemi Corporation | Method and apparatus for use in digitally tuning a capacitor in an integrated circuit device |
| US9660590B2 (en) | 2008-07-18 | 2017-05-23 | Peregrine Semiconductor Corporation | Low-noise high efficiency bias generation circuits and method |
| US9030248B2 (en) * | 2008-07-18 | 2015-05-12 | Peregrine Semiconductor Corporation | Level shifter with output spike reduction |
| EP2346169A3 (en) | 2008-07-18 | 2013-11-20 | Peregrine Semiconductor Corporation | Low-noise high efficiency bias generation circuits and method |
| US9264053B2 (en) | 2011-01-18 | 2016-02-16 | Peregrine Semiconductor Corporation | Variable frequency charge pump |
| US8686787B2 (en) | 2011-05-11 | 2014-04-01 | Peregrine Semiconductor Corporation | High voltage ring pump with inverter stages and voltage boosting stages |
| CN103839961B (zh) * | 2012-11-23 | 2017-09-01 | 上海天马微电子有限公司 | 像素单元、显示装置以及缺陷修复方法 |
| US9590674B2 (en) | 2012-12-14 | 2017-03-07 | Peregrine Semiconductor Corporation | Semiconductor devices with switchable ground-body connection |
| US20150236748A1 (en) | 2013-03-14 | 2015-08-20 | Peregrine Semiconductor Corporation | Devices and Methods for Duplexer Loss Reduction |
| US9831857B2 (en) | 2015-03-11 | 2017-11-28 | Peregrine Semiconductor Corporation | Power splitter with programmable output phase shift |
| JP6704802B2 (ja) * | 2016-06-10 | 2020-06-03 | 株式会社ジャパンディスプレイ | 入力検出装置および電子装置 |
| US9948281B2 (en) | 2016-09-02 | 2018-04-17 | Peregrine Semiconductor Corporation | Positive logic digitally tunable capacitor |
| US10505530B2 (en) | 2018-03-28 | 2019-12-10 | Psemi Corporation | Positive logic switch with selectable DC blocking circuit |
| US10236872B1 (en) | 2018-03-28 | 2019-03-19 | Psemi Corporation | AC coupling modules for bias ladders |
| US10886911B2 (en) | 2018-03-28 | 2021-01-05 | Psemi Corporation | Stacked FET switch bias ladders |
| US11476849B2 (en) | 2020-01-06 | 2022-10-18 | Psemi Corporation | High power positive logic switch |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0314084B1 (en) * | 1987-10-26 | 1994-12-28 | Canon Kabushiki Kaisha | Driving apparatus |
| US5229761A (en) * | 1989-12-28 | 1993-07-20 | Casio Computer Co., Ltd. | Voltage generating circuit for driving liquid crystal display device |
| JP2695981B2 (ja) * | 1990-10-05 | 1998-01-14 | 株式会社東芝 | 液晶表示器駆動電源回路 |
| JP2688548B2 (ja) * | 1991-09-10 | 1997-12-10 | シャープ株式会社 | 液晶パネル駆動用半導体装置 |
| JPH05323385A (ja) * | 1992-05-25 | 1993-12-07 | Seiko Epson Corp | 駆動波形 |
| KR960016720B1 (ko) * | 1993-12-08 | 1996-12-20 | 한국과학기술연구원 | 상대전위차를 이용한 교류구동형 박막 전계발광소자 구동회로 |
-
1995
- 1995-09-01 JP JP22543395A patent/JP3568644B2/ja not_active Expired - Fee Related
-
1996
- 1996-08-30 US US08/705,824 patent/US5864328A/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108962163A (zh) * | 2018-07-13 | 2018-12-07 | 京东方科技集团股份有限公司 | 显示驱动电路、显示面板及显示装置 |
| US11087706B2 (en) | 2018-07-13 | 2021-08-10 | Hefei Boe Display Technology Co., Ltd. | Display driving circuit having source auxiliary circuit and gate auxiliary circuit and driving method thereof, display panel and display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0968689A (ja) | 1997-03-11 |
| US5864328A (en) | 1999-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3568644B2 (ja) | 液晶表示装置およびその駆動方法 | |
| KR920009028B1 (ko) | 액정 표시 장치 | |
| KR100511809B1 (ko) | 액정표시장치 및 그 구동방법 | |
| US7532189B2 (en) | Liquid crystal display capable of making flicker difficult to be observed and reducing power consumption | |
| JPH0546125A (ja) | 液晶表示装置 | |
| EP0767449A2 (en) | Method and circuit for driving active matrix liquid crystal panel with control of the average driving voltage | |
| JPH0534653B2 (ja) | ||
| KR100366933B1 (ko) | 액정표시장치 및 그의 구동 방법 | |
| JPH0894997A (ja) | 液晶表示装置 | |
| US20050264508A1 (en) | Liquid crystal display device and driving method thereof | |
| JPH0540451A (ja) | 液晶駆動電圧発生回路 | |
| US6121945A (en) | Liquid crystal display device | |
| US5663744A (en) | Driving method for a liquid crystal display | |
| JP3426723B2 (ja) | 液晶表示装置及びその駆動方式 | |
| KR0150372B1 (ko) | 표시장치의 구동방법 | |
| JP3482667B2 (ja) | 液晶表示装置の駆動方法及び液晶表示装置 | |
| JP3135819B2 (ja) | 液晶表示装置の駆動方法 | |
| KR19990023413A (ko) | 단순 매트릭스 액정 구동 방법 | |
| JP2009216813A (ja) | 表示装置 | |
| JP2002149119A (ja) | 液晶表示装置の駆動方法および駆動回路 | |
| JP3020228B2 (ja) | 液晶表示装置 | |
| JP3328944B2 (ja) | 液晶表示装置の駆動方法 | |
| US20060044248A1 (en) | Display panel driving circuit | |
| KR100228228B1 (ko) | 표시장치의 구동방법 및 구동회로 | |
| JP3632694B2 (ja) | 表示装置の駆動方法、駆動回路及び表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040616 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090625 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100625 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100625 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110625 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120625 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120625 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |