JP3335895B2 - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP3335895B2 JP3335895B2 JP36124597A JP36124597A JP3335895B2 JP 3335895 B2 JP3335895 B2 JP 3335895B2 JP 36124597 A JP36124597 A JP 36124597A JP 36124597 A JP36124597 A JP 36124597A JP 3335895 B2 JP3335895 B2 JP 3335895B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- liquid crystal
- parasitic capacitance
- crystal display
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1365—Active matrix addressed cells in which the switching element is a two-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Infusion, Injection, And Reservoir Apparatuses (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置に関
するもので、特にマトリクス駆動方式により表示を行う
液晶表示装置に関するものである。
するもので、特にマトリクス駆動方式により表示を行う
液晶表示装置に関するものである。
【０００２】
【従来の技術】近年、液晶表示装置は、低消費電力、薄
型、および軽量等の特徴から、パーソナルコンピュー
タ、ワードプロセッサ、オフィスオートメーション用の
端末表示装置、テレビジョン等の表示用途に使用されて
きており、より大容量表示、高画質が求められている。
型、および軽量等の特徴から、パーソナルコンピュー
タ、ワードプロセッサ、オフィスオートメーション用の
端末表示装置、テレビジョン等の表示用途に使用されて
きており、より大容量表示、高画質が求められている。
【０００３】従来の液晶表示装置は、ＳＴＮ（Super Tw
isted Nematic)方式の電圧平均化法による単純マトリク
ス駆動を行っていたが、この方式では走査線の増加によ
ってコントラスト比が十分に得られなくなるため、大容
量表示に適さない。そこで、表示画面を構成している個
々の画素にスイッチング素子を設けたアクティブマトリ
クス駆動が開発されている。
isted Nematic)方式の電圧平均化法による単純マトリク
ス駆動を行っていたが、この方式では走査線の増加によ
ってコントラスト比が十分に得られなくなるため、大容
量表示に適さない。そこで、表示画面を構成している個
々の画素にスイッチング素子を設けたアクティブマトリ
クス駆動が開発されている。
【０００４】上記スイッチング素子としては、薄膜トラ
ンジスタや２端子非線形素子が用いられているが、構造
が簡単で、製造コストの面で有利な２端子非線形素子を
用いた液晶表示装置が有望視されており、金属−絶縁体
−金属（Metal-Insulator-Metal:以下、ＭＩＭと称す
る）構造を有するものは実用化がなされている。従来の
ＭＩＭ素子は、例えば、以下のようにして製造すること
ができる。
ンジスタや２端子非線形素子が用いられているが、構造
が簡単で、製造コストの面で有利な２端子非線形素子を
用いた液晶表示装置が有望視されており、金属−絶縁体
−金属（Metal-Insulator-Metal:以下、ＭＩＭと称す
る）構造を有するものは実用化がなされている。従来の
ＭＩＭ素子は、例えば、以下のようにして製造すること
ができる。
【０００５】まず、図１９および図２０に示すように、
ガラス基板５１上に、スパッタリング法等により信号配
線５２および下部電極５３となるタンタル薄膜を３００
０Åの厚みに積層し、フォトリソグラフィー法により、
所定の形状にパターニングして信号配線５２および下部
電極５３を得る。その後、陽極酸化法により、下部電極
５３の表面を陽極酸化して厚み６００Åの絶縁膜５４を
形成する。
ガラス基板５１上に、スパッタリング法等により信号配
線５２および下部電極５３となるタンタル薄膜を３００
０Åの厚みに積層し、フォトリソグラフィー法により、
所定の形状にパターニングして信号配線５２および下部
電極５３を得る。その後、陽極酸化法により、下部電極
５３の表面を陽極酸化して厚み６００Åの絶縁膜５４を
形成する。
【０００６】次に、この状態の基板全面に、スパッタリ
ング法等により上部電極５５となるチタンを厚み４００
０Åに積層し、フォトリソグラフィー法により所定の形
状にパターニングして上部電極５５とする。
ング法等により上部電極５５となるチタンを厚み４００
０Åに積層し、フォトリソグラフィー法により所定の形
状にパターニングして上部電極５５とする。
【０００７】さらに、ＩＴＯ等からなる透明電極膜を積
層し、これをパターニングして画素電極５６を形成す
る。以上のプロセスで形成されたＭＩＭ素子および画素
電極５６からなる画素の配列パターンを図２１に示す。
層し、これをパターニングして画素電極５６を形成す
る。以上のプロセスで形成されたＭＩＭ素子および画素
電極５６からなる画素の配列パターンを図２１に示す。
【０００８】このように、上記図２１に示したようなマ
トリクス駆動方式の液晶表示装置では、各画素におい
て、隣接する画素や配線の影響によって寄生容量が発生
する。尚、上記寄生容量は、上述のようなＭＩＭ素子等
の２端子素子を用いた液晶表示装置以外に、他のアクテ
ィブ素子を用いた液晶表示装置、または単純マトリクス
駆動方式の液晶表示装置においても大なり小なり発生す
るが、特に２端子素子を用いた液晶表示装置の駆動時に
おいて、上記寄生容量の影響が最も顕著で大きいものと
なる。
トリクス駆動方式の液晶表示装置では、各画素におい
て、隣接する画素や配線の影響によって寄生容量が発生
する。尚、上記寄生容量は、上述のようなＭＩＭ素子等
の２端子素子を用いた液晶表示装置以外に、他のアクテ
ィブ素子を用いた液晶表示装置、または単純マトリクス
駆動方式の液晶表示装置においても大なり小なり発生す
るが、特に２端子素子を用いた液晶表示装置の駆動時に
おいて、上記寄生容量の影響が最も顕著で大きいものと
なる。
【０００９】すなわち、スイッチング素子として２端子
素子を使用する液晶表示装置では、上記２端子素子の素
子寸法等が変わることによって素子容量が変化すれば、
これに伴ってしきい値電圧Ｖthが変化し、各画素におけ
る点灯条件が異なる。このため、全ての画素において画
素電極５６の容量である画素容量と、ＭＩＭ素子の容量
である素子容量との容量比を均一化することが重要とな
るが、上記寄生容量は、この容量比に対して大きな影響
を与える。
素子を使用する液晶表示装置では、上記２端子素子の素
子寸法等が変わることによって素子容量が変化すれば、
これに伴ってしきい値電圧Ｖthが変化し、各画素におけ
る点灯条件が異なる。このため、全ての画素において画
素電極５６の容量である画素容量と、ＭＩＭ素子の容量
である素子容量との容量比を均一化することが重要とな
るが、上記寄生容量は、この容量比に対して大きな影響
を与える。
【００１０】これを、図２１を用いて具体的に説明す
る。マトリクス状に配列された複数の画素のうちのある
画素に注目すると、該注目画素の画素電極５６ａには、
その左または右に存在する信号配線５２ａ・５２ｂより
寄生容量Ｃ１またはＣ２がそれぞれ付加される。また、
上方に存在する画素の画素電極５６ｂからは、寄生容量
Ｃ３が付加され、下方に存在する画素の画素電極５６ｃ
からは、寄生容量Ｃ４が付加される。
る。マトリクス状に配列された複数の画素のうちのある
画素に注目すると、該注目画素の画素電極５６ａには、
その左または右に存在する信号配線５２ａ・５２ｂより
寄生容量Ｃ１またはＣ２がそれぞれ付加される。また、
上方に存在する画素の画素電極５６ｂからは、寄生容量
Ｃ３が付加され、下方に存在する画素の画素電極５６ｃ
からは、寄生容量Ｃ４が付加される。
【００１１】上記寄生容量Ｃ１ないしＣ４は、画素電極
５６ａの画素容量に付加されるため、結果として、画素
容量と素子容量の容量比に対し、影響を与えることにな
る。すなわち、上記液晶表示装置の各画素において、２
端子素子の素子寸法を揃えて素子容量を一定にしても、
上記寄生容量が変化すれば、画素容量と素子容量の容量
比も変化することになる。
５６ａの画素容量に付加されるため、結果として、画素
容量と素子容量の容量比に対し、影響を与えることにな
る。すなわち、上記液晶表示装置の各画素において、２
端子素子の素子寸法を揃えて素子容量を一定にしても、
上記寄生容量が変化すれば、画素容量と素子容量の容量
比も変化することになる。
【００１２】
【発明が解決しようとする課題】ところが、上記従来の
構成では、図２２に示すように、最右端の画素電極５６
ｄには、その右方に信号配線５２が存在しないため、上
記寄生容量Ｃ２が付加されない。また、最上端または最
下端の画素電極５６ｅには、その上方または下方に画素
電極５６が存在しないため、上記寄生容量Ｃ３またはＣ
４が付加されない。また、右上隅または右下隅の画素電
極５６ｆには、寄生容量Ｃ２およびＣ３の両方、もしく
は、寄生容量Ｃ２およびＣ４の両方が付加されない。
構成では、図２２に示すように、最右端の画素電極５６
ｄには、その右方に信号配線５２が存在しないため、上
記寄生容量Ｃ２が付加されない。また、最上端または最
下端の画素電極５６ｅには、その上方または下方に画素
電極５６が存在しないため、上記寄生容量Ｃ３またはＣ
４が付加されない。また、右上隅または右下隅の画素電
極５６ｆには、寄生容量Ｃ２およびＣ３の両方、もしく
は、寄生容量Ｃ２およびＣ４の両方が付加されない。
【００１３】このため、上述のようなＭＩＭ素子を用い
た液晶表示装置では、上記画素電極５６ｄないし５６ｆ
に付加される寄生容量は、図２１で示した画素電極５６
ａに付加される寄生容量よりも小さくなる。このため、
それぞれの画素における点灯条件が一定でなくなり、均
一に点灯表示が行えなくなる。
た液晶表示装置では、上記画素電極５６ｄないし５６ｆ
に付加される寄生容量は、図２１で示した画素電極５６
ａに付加される寄生容量よりも小さくなる。このため、
それぞれの画素における点灯条件が一定でなくなり、均
一に点灯表示が行えなくなる。
【００１４】すなわち、図２２に示すように、最上端、
最下端、および最右端の画素（図２２中、斜線で示され
る画素）においては、しきい値電圧Ｖthが低くなり、不
均一な表示となる。これにより、例えば、階調表示等を
行う場合等に、悪影響を及ぼす。
最下端、および最右端の画素（図２２中、斜線で示され
る画素）においては、しきい値電圧Ｖthが低くなり、不
均一な表示となる。これにより、例えば、階調表示等を
行う場合等に、悪影響を及ぼす。
【００１５】本発明は、上記の問題点を解決するために
なされたもので、その目的は、マトリクス駆動方式の液
晶表示装置において、寄生容量の違いによる影響を低減
し、均一な表示を行うことができる液晶表示装置を提供
することにある。
なされたもので、その目的は、マトリクス駆動方式の液
晶表示装置において、寄生容量の違いによる影響を低減
し、均一な表示を行うことができる液晶表示装置を提供
することにある。
【００１６】
【課題を解決するための手段】請求項１の液晶表示装置
は、上記の課題を解決するために、表示画面を形成する
複数の画素がマトリクス状に配列され、各画素列毎に該
画素列を形成する全ての画素が信号配線に接続される液
晶表示装置において、それ自身が接続される信号配線以
外に、隣接する信号配線が存在しない最終画素列のさら
に外側に形成され、上記最終画素列の画素電極に、隣接
する信号配線から付加される線間寄生容量と同一量の寄
生容量を付加する第１のダミー配線を備え、上記第１の
ダミー配線は、隣接する信号配線と電気的に接続されて
いることを特徴としている。
は、上記の課題を解決するために、表示画面を形成する
複数の画素がマトリクス状に配列され、各画素列毎に該
画素列を形成する全ての画素が信号配線に接続される液
晶表示装置において、それ自身が接続される信号配線以
外に、隣接する信号配線が存在しない最終画素列のさら
に外側に形成され、上記最終画素列の画素電極に、隣接
する信号配線から付加される線間寄生容量と同一量の寄
生容量を付加する第１のダミー配線を備え、上記第１の
ダミー配線は、隣接する信号配線と電気的に接続されて
いることを特徴としている。
【００１７】上記の構成によれば、上記第１のダミー配
線により、最終画素列の画素電極に、隣接する信号配線
から付加される線間寄生容量と同一量の寄生容量が付加
される。したがって、最終画素列における画素電極に対
しても、他の画素電極と同一量の寄生容量が与えられ
る。
線により、最終画素列の画素電極に、隣接する信号配線
から付加される線間寄生容量と同一量の寄生容量が付加
される。したがって、最終画素列における画素電極に対
しても、他の画素電極と同一量の寄生容量が与えられ
る。
【００１８】これにより、従来、各画素電極に付加され
る寄生容量が異なるために生じていた画面表示の不均一
性を解消でき、均一な点灯表示を得ることができる。ま
た、上記第１のダミー配線は、隣接する信号配線と電気
的に接続されているため、配線が簡単であり、例えば、
中央分割構造の液晶表示装置に適用しても、中央分割部
分でのドットピッチの拡大や、歩留りの低下などのデメ
リットが発生しない。
る寄生容量が異なるために生じていた画面表示の不均一
性を解消でき、均一な点灯表示を得ることができる。ま
た、上記第１のダミー配線は、隣接する信号配線と電気
的に接続されているため、配線が簡単であり、例えば、
中央分割構造の液晶表示装置に適用しても、中央分割部
分でのドットピッチの拡大や、歩留りの低下などのデメ
リットが発生しない。
【００１９】請求項２の液晶表示装置は、請求項１の構
成に加えて、さらに、上記信号配線に接続される画素列
のうち、両端に存在する端部画素のさらに外側に形成さ
れ、上記端部画素の画素電極に、隣接する画素電極から
付加される画素間寄生容量と同一量の寄生容量を付加す
る第２のダミー配線とを備えていることを特徴としてい
る。
成に加えて、さらに、上記信号配線に接続される画素列
のうち、両端に存在する端部画素のさらに外側に形成さ
れ、上記端部画素の画素電極に、隣接する画素電極から
付加される画素間寄生容量と同一量の寄生容量を付加す
る第２のダミー配線とを備えていることを特徴としてい
る。
【００２０】上記の構成によれば、上記第２のダミー配
線により、上記端部画素の画素電極に、隣接する画素電
極から付加される画素間寄生容量と同一量の寄生容量が
付加される。したがって、各画素列の端部画素における
画素電極に対しても、他の画素電極と同一量の寄生容量
が与えられる。
線により、上記端部画素の画素電極に、隣接する画素電
極から付加される画素間寄生容量と同一量の寄生容量が
付加される。したがって、各画素列の端部画素における
画素電極に対しても、他の画素電極と同一量の寄生容量
が与えられる。
【００２１】これにより、従来、各画素電極に付加され
る寄生容量が異なるために生じていた画面表示の不均一
性を解消でき、均一な点灯表示を得ることができる。
る寄生容量が異なるために生じていた画面表示の不均一
性を解消でき、均一な点灯表示を得ることができる。
【００２２】請求項３の液晶表示装置は、請求項１また
は２の構成に加えて、上記各信号配線が中央で分割され
ると共に、各信号配線のそれぞれに上下２方向から信号
が入力されることを特徴としている。
は２の構成に加えて、上記各信号配線が中央で分割され
ると共に、各信号配線のそれぞれに上下２方向から信号
が入力されることを特徴としている。
【００２３】上記の構成によれば、上記各信号配線が中
央で分割される共に、各信号配線のそれぞれに上下２方
向から信号が入力される中央分割構造の液晶表示装置の
おいても、中央分割部分のドットピッチが大きくなるな
どの不都合を招くことなく、従来、各画素電極に付加さ
れる寄生容量が異なるために生じていた画面表示の不均
一性を解消でき、均一な点灯表示を得ることができる。
央で分割される共に、各信号配線のそれぞれに上下２方
向から信号が入力される中央分割構造の液晶表示装置の
おいても、中央分割部分のドットピッチが大きくなるな
どの不都合を招くことなく、従来、各画素電極に付加さ
れる寄生容量が異なるために生じていた画面表示の不均
一性を解消でき、均一な点灯表示を得ることができる。
【００２４】請求項４の液晶表示装置は、上記の課題を
解決するために、表示画面を形成する複数の画素がマト
リクス状に配列され、各画素列毎に該画素列を形成する
全ての画素が信号配線に接続される液晶表示装置におい
て、上記表示画面を構成する全ての画素電極の周囲が、
同形状のダミー配線によって囲まれており、配線が二重
化されていることを特徴としている。
解決するために、表示画面を形成する複数の画素がマト
リクス状に配列され、各画素列毎に該画素列を形成する
全ての画素が信号配線に接続される液晶表示装置におい
て、上記表示画面を構成する全ての画素電極の周囲が、
同形状のダミー配線によって囲まれており、配線が二重
化されていることを特徴としている。
【００２５】上記の構成により、全ての画素電極の周囲
が、同形状のダミー配線によって囲まれるため、全ての
画素における画素電極に対して、同一量の寄生容量が与
えられる。
が、同形状のダミー配線によって囲まれるため、全ての
画素における画素電極に対して、同一量の寄生容量が与
えられる。
【００２６】これにより、従来、各画素電極に付加され
る寄生容量が異なるために生じていた画面表示の不均一
性を解消でき、均一な点灯表示を得ることができる。ま
た、上記ダミー配線により信号配線が二重化されるた
め、該ダミー配線に冗長機能を持たすことができると共
に、該信号配線の抵抗を下げることができ、液晶表示装
置の消費電力を軽減させることができる。
る寄生容量が異なるために生じていた画面表示の不均一
性を解消でき、均一な点灯表示を得ることができる。ま
た、上記ダミー配線により信号配線が二重化されるた
め、該ダミー配線に冗長機能を持たすことができると共
に、該信号配線の抵抗を下げることができ、液晶表示装
置の消費電力を軽減させることができる。
【００２７】請求項５の液晶表示装置は、請求項１ない
し４の何れかの構成に加えて、上記画素は、画素電極と
直列に接続されるＭＩＭ素子をスイッチング素子として
使用していることを特徴としている。
し４の何れかの構成に加えて、上記画素は、画素電極と
直列に接続されるＭＩＭ素子をスイッチング素子として
使用していることを特徴としている。
【００２８】上記の構成により、各画素電極に付加され
る寄生容量が不均一となる場合に、最も顕著な表示欠陥
を引き起こす、ＭＩＭ素子をスイッチング素子として使
用した液晶表示装置において、画面表示の不均一性を解
消でき、均一な点灯表示を得ることができる。
る寄生容量が不均一となる場合に、最も顕著な表示欠陥
を引き起こす、ＭＩＭ素子をスイッチング素子として使
用した液晶表示装置において、画面表示の不均一性を解
消でき、均一な点灯表示を得ることができる。
【００２９】
【発明の実施の形態】〔実施の形態１〕 本発明の実施の一形態について図１ないし図９に基づい
て説明すれば、以下の通りである。
て説明すれば、以下の通りである。
【００３０】本実施の形態に係る液晶表示装置は、画素
がマトリクス状に配列されてなる液晶パネルを有してい
る。該液晶パネルにおける各画素は、スイッチング素子
として、図２および図３に示すようなＭＩＭ素子からな
る２端子素子が使用されている場合を例示する。
がマトリクス状に配列されてなる液晶パネルを有してい
る。該液晶パネルにおける各画素は、スイッチング素子
として、図２および図３に示すようなＭＩＭ素子からな
る２端子素子が使用されている場合を例示する。
【００３１】上記画素は、図２および図３に示すよう
に、ガラス基板１上に、タンタル薄膜を所定の形状にパ
ターニングして得られる信号配線２および下部電極３が
形成されている。また、上記下部電極３の表面には、陽
極酸化法により絶縁膜４が形成されている。
に、ガラス基板１上に、タンタル薄膜を所定の形状にパ
ターニングして得られる信号配線２および下部電極３が
形成されている。また、上記下部電極３の表面には、陽
極酸化法により絶縁膜４が形成されている。
【００３２】上記下部電極３の上には、チタン薄膜を所
定の形状にパターニングして得られる上部電極５が形成
され、該上部電極５の上には、ＩＴＯ等からなる透明電
極摸をパターニングして得られる画素電極６が形成され
ている。
定の形状にパターニングして得られる上部電極５が形成
され、該上部電極５の上には、ＩＴＯ等からなる透明電
極摸をパターニングして得られる画素電極６が形成され
ている。
【００３３】このように、各画素がマトリクス状に配列
された液晶パネルを有する液晶表示装置では、各画素に
おいて、隣接する画素や配線の影響によって寄生容量が
発生し、上記各画素における寄生容量が異なれば、均一
な画像表示が行えなくなることは、従来の技術で記載し
た通りである。
された液晶パネルを有する液晶表示装置では、各画素に
おいて、隣接する画素や配線の影響によって寄生容量が
発生し、上記各画素における寄生容量が異なれば、均一
な画像表示が行えなくなることは、従来の技術で記載し
た通りである。
【００３４】尚、本実施の形態では、上記液晶パネル内
のある画素（注目画素）を基準とした場合、回りの画素
および信号配線を以下のように定義する。但し、上記注
目画素は、液晶パネルの最上端、最下端、および最右端
の何れの列にも属さないものとする。
のある画素（注目画素）を基準とした場合、回りの画素
および信号配線を以下のように定義する。但し、上記注
目画素は、液晶パネルの最上端、最下端、および最右端
の何れの列にも属さないものとする。
【００３５】図４に示すように、上記注目画素の画素電
極を６ａとし、該注目画素の上方に位置する画素の画素
電極を６ｂ、上方に位置する画素の画素電極を６ｃとす
る。また、上記注目画素に隣接する２本の信号配線のう
ち、該注目画素が接続される側の信号配線を２ａとし、
接続されない側の信号配線を２ｂとする。
極を６ａとし、該注目画素の上方に位置する画素の画素
電極を６ｂ、上方に位置する画素の画素電極を６ｃとす
る。また、上記注目画素に隣接する２本の信号配線のう
ち、該注目画素が接続される側の信号配線を２ａとし、
接続されない側の信号配線を２ｂとする。
【００３６】このように、その上下左右の全ての方向を
他の画素および信号配線で囲まれる画素の画素電極６ａ
については、信号配線２ａおよび２ｂより線間寄生容量
としての寄生容量Ｃ１およびＣ２が付加され、画素電極
６ｂおよび６ｃより画素間寄生容量としての寄生容量Ｃ
３およびＣ４が付加される。すなわち、上記画素電極６
ａに対しては、上記寄生容量Ｃ１ないしＣ４の４種類の
寄生容量が生じる。
他の画素および信号配線で囲まれる画素の画素電極６ａ
については、信号配線２ａおよび２ｂより線間寄生容量
としての寄生容量Ｃ１およびＣ２が付加され、画素電極
６ｂおよび６ｃより画素間寄生容量としての寄生容量Ｃ
３およびＣ４が付加される。すなわち、上記画素電極６
ａに対しては、上記寄生容量Ｃ１ないしＣ４の４種類の
寄生容量が生じる。
【００３７】これに対し、最上端、最下端、または最右
端の画素に関しては、従来の技術で説明したように、上
記４種類の寄生容量のうち、３種類または２種類しか生
じず、図２２に示したような不均一な点灯表示が生じ
る。
端の画素に関しては、従来の技術で説明したように、上
記４種類の寄生容量のうち、３種類または２種類しか生
じず、図２２に示したような不均一な点灯表示が生じ
る。
【００３８】このような不均一な点灯表示状態を改善す
べく、本実施の形態に係る液晶表示装置では、図１に示
すように、全ての画素に付加される寄生容量を同一にす
るためのダミー配線７ａ・７ｂが設けられている。
べく、本実施の形態に係る液晶表示装置では、図１に示
すように、全ての画素に付加される寄生容量を同一にす
るためのダミー配線７ａ・７ｂが設けられている。
【００３９】上記ダミー配線７ａは、最右端に位置する
画素に対して、上記寄生容量Ｃ２に相当する寄生容量を
与えるために設けられるものであり、上記最右端画素の
さらに右側に、信号配線２と平行になるように形成され
ている。また、上記ダミー配線７ｂは、最上端または最
下端に位置する画素に対して、上記寄生容量Ｃ３または
Ｃ４に相当する寄生容量を与えるために設けられるもの
であり、上記最上端または最下端画素のさらに上または
下側に、該画素の接続されている信号配線２に直交し、
かつ該信号配線２より突出して形成されている。上記ダ
ミー配線７ａ・７ｂには、信号配線２と同じ大きさの電
圧が印加される。
画素に対して、上記寄生容量Ｃ２に相当する寄生容量を
与えるために設けられるものであり、上記最右端画素の
さらに右側に、信号配線２と平行になるように形成され
ている。また、上記ダミー配線７ｂは、最上端または最
下端に位置する画素に対して、上記寄生容量Ｃ３または
Ｃ４に相当する寄生容量を与えるために設けられるもの
であり、上記最上端または最下端画素のさらに上または
下側に、該画素の接続されている信号配線２に直交し、
かつ該信号配線２より突出して形成されている。上記ダ
ミー配線７ａ・７ｂには、信号配線２と同じ大きさの電
圧が印加される。
【００４０】尚、上記ダミー配線７ａには、上記電圧印
加の為に最右端の信号配線２と電気的に接続されている
が、このため、右上隅に位置する画素に対しては、ダミ
ー配線７ｂの代わりに、上記ダミー配線７ａを最右端の
信号配線２に接続している接続部分の配線によって、寄
生容量Ｃ３が付加される。
加の為に最右端の信号配線２と電気的に接続されている
が、このため、右上隅に位置する画素に対しては、ダミ
ー配線７ｂの代わりに、上記ダミー配線７ａを最右端の
信号配線２に接続している接続部分の配線によって、寄
生容量Ｃ３が付加される。
【００４１】上記構成により、最右端に位置する画素
（但し、右上隅および右下隅の画素を除く）の画素電極
６ｄに対しては、ダミー配線７ａにより寄生容量Ｃ２が
付加され、最上端または最下端に位置する画素（但し、
右上隅および右下隅の画素を除く）の画素電極６ｅに対
しては、ダミー配線７ｂにより寄生容量Ｃ３またはＣ４
が付加される。また、右上隅または右下隅の画素電極６
ｆに対しては、ダミー配線７ａ・７ｂにより寄生容量Ｃ
２と、寄生容量Ｃ３またはＣ４とが付加される。
（但し、右上隅および右下隅の画素を除く）の画素電極
６ｄに対しては、ダミー配線７ａにより寄生容量Ｃ２が
付加され、最上端または最下端に位置する画素（但し、
右上隅および右下隅の画素を除く）の画素電極６ｅに対
しては、ダミー配線７ｂにより寄生容量Ｃ３またはＣ４
が付加される。また、右上隅または右下隅の画素電極６
ｆに対しては、ダミー配線７ａ・７ｂにより寄生容量Ｃ
２と、寄生容量Ｃ３またはＣ４とが付加される。
【００４２】尚、本実施の形態では、特許請求の範囲に
記載の最終画素列の画素電極としては、上記画素電極６
ｄおよび６ｆが相当し、端部画素の画素電極としては、
上記画素電極６ｅおよび６ｆが相当する。また、特許請
求の範囲に記載の第１のダミー配線はダミー配線７ａで
あり、第２のダミー配線はダミー配線７ｂである。
記載の最終画素列の画素電極としては、上記画素電極６
ｄおよび６ｆが相当し、端部画素の画素電極としては、
上記画素電極６ｅおよび６ｆが相当する。また、特許請
求の範囲に記載の第１のダミー配線はダミー配線７ａで
あり、第２のダミー配線はダミー配線７ｂである。
【００４３】ここで、画素電極６にかかる各寄生容量Ｃ
１ないしＣ４、および各画素電極に発生する寄生容量の
合計の算出方法例を以下に示す。尚、以下の算出法で
は、ドットピッチ：０．２４ｍｍ、画素構成：４８０×
３２０ドット、パネルサイズ約５インチとする。 ＜寄生容量Ｃ１ないしＣ４の容量算出例＞ 上記寄生容量Ｃ１ないしＣ４は、上述したように、隣接
する画素もしくは信号配線との間に発生するものであ
り、対向面の面積は２４０μｍ×１μｍ（膜厚）とし、
該対向面の間隙（図４中の矢印で示される幅）は６μｍ
とする。液晶比誘電率εの一般的な値は８〜１２であ
り、ここでは、代表的にε＝１０とする。また、真空誘
電率ε0は、８．８６×１０-12Ｆｍ-1を用いる。
１ないしＣ４、および各画素電極に発生する寄生容量の
合計の算出方法例を以下に示す。尚、以下の算出法で
は、ドットピッチ：０．２４ｍｍ、画素構成：４８０×
３２０ドット、パネルサイズ約５インチとする。 ＜寄生容量Ｃ１ないしＣ４の容量算出例＞ 上記寄生容量Ｃ１ないしＣ４は、上述したように、隣接
する画素もしくは信号配線との間に発生するものであ
り、対向面の面積は２４０μｍ×１μｍ（膜厚）とし、
該対向面の間隙（図４中の矢印で示される幅）は６μｍ
とする。液晶比誘電率εの一般的な値は８〜１２であ
り、ここでは、代表的にε＝１０とする。また、真空誘
電率ε0は、８．８６×１０-12Ｆｍ-1を用いる。
【００４４】 寄生容量Ｃ１（≒Ｃ２≒Ｃ３≒Ｃ４） ≒８．８６×１０-12×（２４０×１０-6×１×１０-6）×１０ ÷（６×１０-6） ≒３．５４×１０-15Ｆ ＜寄生容量の合計＞ （ダミー配線無しの場合） 画素電極６ａの寄生容量合計（Ｃ１＋Ｃ２＋Ｃ３＋Ｃ４） ≒１４．１６×１０-15Ｆ ＞画素電極６ｄの寄生容量合計（Ｃ１＋Ｃ３＋Ｃ４） ≒画素電極６ｅの寄生容量合計（Ｃ１＋Ｃ２＋Ｃ４） ≒１０．６２×１０-15Ｆ ＞画素電極６ｆの寄生容量合計（Ｃ１＋Ｃ４） ≒７．０８×１０-15Ｆ ＜ダミー配線有りの場合＞ 画素電極６ａの寄生容量合計（Ｃ１＋Ｃ２＋Ｃ３＋Ｃ４） ≒画素電極６ｄの寄生容量合計（Ｃ１＋Ｃ２＋Ｃ３＋Ｃ４） ≒画素電極６ｅの寄生容量合計（Ｃ１＋Ｃ２＋Ｃ３＋Ｃ４） ≒画素電極６ｆの寄生容量合計（Ｃ１＋Ｃ２＋Ｃ３＋Ｃ４） ≒１４．１６×１０-15Ｆ（Ｃ１＋Ｃ２＋Ｃ３＋Ｃ４） 上述の計算結果からも判るように、ダミー配線７ａ・７
ｂにより、画素電極６ｄないし６ｆのそれぞれの寄生容
量と、画素電極６ａの寄生容量とが同一になり、それぞ
れの画素電極の均一な点灯表示が可能となる。
ｂにより、画素電極６ｄないし６ｆのそれぞれの寄生容
量と、画素電極６ａの寄生容量とが同一になり、それぞ
れの画素電極の均一な点灯表示が可能となる。
【００４５】また、上記ダミー配線７ａおよび７ｂの接
続方法に関しては、図１に示したような構成に限定され
るものではなく、例えば、図５に示すように、ダミー配
線７ｂが、図４に示す信号配線２ａでなく、信号配線２
ｂから突出される構成としてもよい。
続方法に関しては、図１に示したような構成に限定され
るものではなく、例えば、図５に示すように、ダミー配
線７ｂが、図４に示す信号配線２ａでなく、信号配線２
ｂから突出される構成としてもよい。
【００４６】また、図１および図５に示した構成では、
最上端、最下端、および最右端の画素電極６ｄないし６
ｆに対してのみ、ダミー配線７ａおよび７ｂが設けられ
ているが、図６および図７に示すように、さらに、上下
に並ぶ各画素電極間の全てにおいても、ダミー配線７ｃ
を形成する構成としてもよい。
最上端、最下端、および最右端の画素電極６ｄないし６
ｆに対してのみ、ダミー配線７ａおよび７ｂが設けられ
ているが、図６および図７に示すように、さらに、上下
に並ぶ各画素電極間の全てにおいても、ダミー配線７ｃ
を形成する構成としてもよい。
【００４７】以上のように、ダミー配線を設けることに
よって、液晶パネル内の全ての画素に対して、各画素の
画素電極に付加される寄生容量を同一量とすることがで
きる。これにより、それぞれ画素電極の均一な点灯表示
が可能となり、表示品位を向上させることができる。
よって、液晶パネル内の全ての画素に対して、各画素の
画素電極に付加される寄生容量を同一量とすることがで
きる。これにより、それぞれ画素電極の均一な点灯表示
が可能となり、表示品位を向上させることができる。
【００４８】また、上述のように、２端子素子を用いた
液晶パネルにおいて、画素が接続される信号配線をデー
タ配線とした場合、画素が形成される基板に対向する他
方の透明基板上に配列される透明電極が透明走査電極と
なる。この場合、図８に示すように、ダミー配線７ａに
は、透明走査電極８から電気的効果により電荷が発生さ
せられるため、該ダミー配線７ａは、信号配線２に電気
的に接続されなくてもよい。
液晶パネルにおいて、画素が接続される信号配線をデー
タ配線とした場合、画素が形成される基板に対向する他
方の透明基板上に配列される透明電極が透明走査電極と
なる。この場合、図８に示すように、ダミー配線７ａに
は、透明走査電極８から電気的効果により電荷が発生さ
せられるため、該ダミー配線７ａは、信号配線２に電気
的に接続されなくてもよい。
【００４９】また、本実施の形態に係る液晶表示装置で
は、ダミー配線７ａは、隣接する信号配線２に電気的に
接続されている。そのため、例えば、図９に示すよう
に、各信号配線２が中央で分割される中央分割構造の液
晶パネルにおいて、分割ラインの両側で並ぶ画素の間隔
が広くなることがなくデメリットが生じない。
は、ダミー配線７ａは、隣接する信号配線２に電気的に
接続されている。そのため、例えば、図９に示すよう
に、各信号配線２が中央で分割される中央分割構造の液
晶パネルにおいて、分割ラインの両側で並ぶ画素の間隔
が広くなることがなくデメリットが生じない。
【００５０】すなわち、図１０に示すように、ダミー配
線７ａが、隣接する信号配線２のさらに手前の信号配線
２に接続される場合（例えば、ライン反転駆動の場合で
は、このような接続も考えられる）には、中央分割部分
におけるドットピッチが大きくなり、また、形状的にも
困難になるため、リーク等によって歩留りが低下してコ
ストアップに繋がるなどの問題が生じるが、図９の構成
では、このような問題は生じない。
線７ａが、隣接する信号配線２のさらに手前の信号配線
２に接続される場合（例えば、ライン反転駆動の場合で
は、このような接続も考えられる）には、中央分割部分
におけるドットピッチが大きくなり、また、形状的にも
困難になるため、リーク等によって歩留りが低下してコ
ストアップに繋がるなどの問題が生じるが、図９の構成
では、このような問題は生じない。
【００５１】〔実施の形態２〕 本発明の他の実施の一形態について図１１に基づいて説
明すれば、以下の通りである。尚、本実施の形態に係る
液晶表示装置においては、液晶パネル内の各画素の構成
は、上記実施の形態１と同じとし、その説明は省略す
る。
明すれば、以下の通りである。尚、本実施の形態に係る
液晶表示装置においては、液晶パネル内の各画素の構成
は、上記実施の形態１と同じとし、その説明は省略す
る。
【００５２】上記液晶パネルでは、各画素の画素電極６
に同一量の寄生容量を付加するためのダミー配線７ｄが
形成されている。上記ダミー配線７ｄは、図１１に示す
ように、液晶パネル内の各画素に対し、信号配線２と共
にこれを取り囲むように形成されている。
に同一量の寄生容量を付加するためのダミー配線７ｄが
形成されている。上記ダミー配線７ｄは、図１１に示す
ように、液晶パネル内の各画素に対し、信号配線２と共
にこれを取り囲むように形成されている。
【００５３】上記図１１の構成では、各画素電極６に
は、該画素電極６の接続される信号配線２（より詳細に
は、図４上での２ａ）と、上記ダミー配線７ｄにより、
同一量の寄生容量が付加される。これにより、それぞれ
画素電極の均一な点灯表示が可能となり、表示品位を向
上させることができる。
は、該画素電極６の接続される信号配線２（より詳細に
は、図４上での２ａ）と、上記ダミー配線７ｄにより、
同一量の寄生容量が付加される。これにより、それぞれ
画素電極の均一な点灯表示が可能となり、表示品位を向
上させることができる。
【００５４】また、上記ダミー配線７ｄと信号配線２と
によって、配線が二重化されているため、冗長機能を持
たすことができると共に、配線抵抗を下げることがで
き、液晶パネルの消費電力を少なくすることができる。
によって、配線が二重化されているため、冗長機能を持
たすことができると共に、配線抵抗を下げることがで
き、液晶パネルの消費電力を少なくすることができる。
【００５５】〔実施の形態３〕 本発明のさらに他の実施の一形態について図１２ないし
図１５に基づいて説明すれば、以下の通りである。尚、
本実施の形態に係る液晶表示装置においては、液晶パネ
ル内の各画素の構成は、上記実施の形態１と同じとし、
その説明は省略する。
図１５に基づいて説明すれば、以下の通りである。尚、
本実施の形態に係る液晶表示装置においては、液晶パネ
ル内の各画素の構成は、上記実施の形態１と同じとし、
その説明は省略する。
【００５６】上記液晶パネルでは、上記実施の形態１お
よび２とは異なり、図１２に示すように、各画素の画素
電極６に同一量の寄生容量を付加するためのダミー配線
が存在しない。
よび２とは異なり、図１２に示すように、各画素の画素
電極６に同一量の寄生容量を付加するためのダミー配線
が存在しない。
【００５７】上記図１２の構成においては、寄生容量Ｃ
１およびＣ２については、各画素の画素電極６と該画素
電極６に隣接する信号配線２・２との間隔（以下、線間
隔とする：図１２において矢印Ａで示される）を充分に
広く取ることにより、該寄生容量Ｃ１およびＣ２が、画
像表示に影響を及ぼさない程度にまで低減される。ま
た、寄生容量Ｃ３およびＣ４については、上下に並ぶ２
つの画素の間で画素電極６・６の間隔（以下、画素間隔
とする：図１２において矢印Ｂで示される）を充分に広
く取ることにより、該寄生容量Ｃ３およびＣ４が、画像
表示に影響を及ぼさない程度にまで低減される。
１およびＣ２については、各画素の画素電極６と該画素
電極６に隣接する信号配線２・２との間隔（以下、線間
隔とする：図１２において矢印Ａで示される）を充分に
広く取ることにより、該寄生容量Ｃ１およびＣ２が、画
像表示に影響を及ぼさない程度にまで低減される。ま
た、寄生容量Ｃ３およびＣ４については、上下に並ぶ２
つの画素の間で画素電極６・６の間隔（以下、画素間隔
とする：図１２において矢印Ｂで示される）を充分に広
く取ることにより、該寄生容量Ｃ３およびＣ４が、画像
表示に影響を及ぼさない程度にまで低減される。
【００５８】ここで、上記線間隔および画素間隔を適切
に設定するための数値限定について説明する。
に設定するための数値限定について説明する。
【００５９】上記液晶パネルにおける画像表示は、画素
間のコントラスト差が約３％を超えると、目視によって
該コントラスト差が認識されるようになる。したがっ
て、以下の説明では、上記コントラスト差が３％未満の
場合、液晶パネルにおいて均一な点灯表示が行われてい
る目安とし、コントラスト差を３％以内とすることを目
標とする。
間のコントラスト差が約３％を超えると、目視によって
該コントラスト差が認識されるようになる。したがっ
て、以下の説明では、上記コントラスト差が３％未満の
場合、液晶パネルにおいて均一な点灯表示が行われてい
る目安とし、コントラスト差を３％以内とすることを目
標とする。
【００６０】図１３に、寄生容量比（各寄生容量の素子
容量に対する割合）とコントラスト差との関係を示す。
上記図１３より、コントラスト差が３％となる場合の寄
生容量比は５．１３％であり、これより、寄生容量比を
５％以下にすれば、それぞれの画素の点灯表示が均一と
なることを確認した。
容量に対する割合）とコントラスト差との関係を示す。
上記図１３より、コントラスト差が３％となる場合の寄
生容量比は５．１３％であり、これより、寄生容量比を
５％以下にすれば、それぞれの画素の点灯表示が均一と
なることを確認した。
【００６１】ここで、上記寄生容量比の数値限定の条件
を満たすための画素電極６と信号配線２・２との間隔、
および画素電極６・６の間隔を求める方法について説明
する。先ず、上記素子容量の算出方法の実例を以下に示
す。尚、以下の算出法では、ドットピッチ：０．２４ｍ
ｍ、画素構成：４８０×３２０ドット、パネルサイズ約
５インチとする。 ＜素子容量算出例＞ 素子面積は、ステッパーの精度と容量比を考慮すると、
一般的な数値としては、３μｍ×３μｍ〜６μｍ×６μ
ｍであり、ここでは代表的に４μｍ×５μｍを用いる。
下部電極３のＴａの陽極酸化膜４の比誘電率は、一般的
な値としては１８〜２４であり、ここでは代表的に２０
を用いる。また、真空誘電率ε0は８．８６×１０-12Ｆ
ｍ-1とする。また、Ｔａの陽極酸化膜４の膜厚は、一般
的な値としては３００〜１０００Åであり、ここでは代
表的に６００Åを用いる。
を満たすための画素電極６と信号配線２・２との間隔、
および画素電極６・６の間隔を求める方法について説明
する。先ず、上記素子容量の算出方法の実例を以下に示
す。尚、以下の算出法では、ドットピッチ：０．２４ｍ
ｍ、画素構成：４８０×３２０ドット、パネルサイズ約
５インチとする。 ＜素子容量算出例＞ 素子面積は、ステッパーの精度と容量比を考慮すると、
一般的な数値としては、３μｍ×３μｍ〜６μｍ×６μ
ｍであり、ここでは代表的に４μｍ×５μｍを用いる。
下部電極３のＴａの陽極酸化膜４の比誘電率は、一般的
な値としては１８〜２４であり、ここでは代表的に２０
を用いる。また、真空誘電率ε0は８．８６×１０-12Ｆ
ｍ-1とする。また、Ｔａの陽極酸化膜４の膜厚は、一般
的な値としては３００〜１０００Åであり、ここでは代
表的に６００Åを用いる。
【００６２】 素子容量 ≒８．８６×１０-12×（４×１０-6×５×１０-6）×２０ ÷（６００×１０-10） ≒５．９１×１０-14Ｆ こうして、求められた素子容量に対して、線間隔および
画素間隔を変化させた液晶パネルについて、該素子容量
に対しての寄生容量率を実施の形態１の方法で算出され
た寄生容量に基づいて算出し、上記図１３のグラフ化を
行い、数値限定を行った。尚、上記図１３では、寄生容
量比１１．９８％のプロットが線間隔および画素間隔が
３μｍの場合に相当し、寄生容量比３．５９％のプロッ
トが線間隔および画素間隔が１０μｍの場合に相当す
る。また、これらの間のプロットは、線間隔および画素
間隔が１μｍ刻みで設定されている。すなわち、上記図
１３より、本実施の形態における条件下では、線間隔お
よび画素間隔が７μｍ以上の場合、コントラスト差を、
３％以下とすることができる。
画素間隔を変化させた液晶パネルについて、該素子容量
に対しての寄生容量率を実施の形態１の方法で算出され
た寄生容量に基づいて算出し、上記図１３のグラフ化を
行い、数値限定を行った。尚、上記図１３では、寄生容
量比１１．９８％のプロットが線間隔および画素間隔が
３μｍの場合に相当し、寄生容量比３．５９％のプロッ
トが線間隔および画素間隔が１０μｍの場合に相当す
る。また、これらの間のプロットは、線間隔および画素
間隔が１μｍ刻みで設定されている。すなわち、上記図
１３より、本実施の形態における条件下では、線間隔お
よび画素間隔が７μｍ以上の場合、コントラスト差を、
３％以下とすることができる。
【００６３】以上のように、線間隔および画素間隔を充
分にとる（寄生容量を小さくする）ことにより、寄生容
量のばらつきに起因する不均一な点灯表示を解消するこ
とができる。また、この時、点灯駆動電圧を小さくし、
低消費電力化が可能となる。
分にとる（寄生容量を小さくする）ことにより、寄生容
量のばらつきに起因する不均一な点灯表示を解消するこ
とができる。また、この時、点灯駆動電圧を小さくし、
低消費電力化が可能となる。
【００６４】尚、上記図１２の構成では、線間隔および
画素間隔を充分広くとることにより、寄生容量Ｃ１ない
しＣ４の影響を軽減させ、ダミー配線を無くす構成とし
ているが、図１４および図１５に示すように、ダミー配
線７ａを形成することで、寄生容量Ｃ１およびＣ２につ
いてはその付加量を全画素について同一とし、寄生容量
Ｃ３およびＣ４に関しては、画素間隔（図１４および図
１５において矢印Ｂで示される）を広くすることでその
影響を軽減させる構成としてもよい。もちろん、これと
は逆に、寄生容量Ｃ３およびＣ４に関しては、ダミー配
線７ｂを形成することでその付加量を全画素について同
一とし、寄生容量Ｃ１およびＣ２に関しては、線間隔を
広くすることでその影響を軽減させる構成とすることも
可能である。
画素間隔を充分広くとることにより、寄生容量Ｃ１ない
しＣ４の影響を軽減させ、ダミー配線を無くす構成とし
ているが、図１４および図１５に示すように、ダミー配
線７ａを形成することで、寄生容量Ｃ１およびＣ２につ
いてはその付加量を全画素について同一とし、寄生容量
Ｃ３およびＣ４に関しては、画素間隔（図１４および図
１５において矢印Ｂで示される）を広くすることでその
影響を軽減させる構成としてもよい。もちろん、これと
は逆に、寄生容量Ｃ３およびＣ４に関しては、ダミー配
線７ｂを形成することでその付加量を全画素について同
一とし、寄生容量Ｃ１およびＣ２に関しては、線間隔を
広くすることでその影響を軽減させる構成とすることも
可能である。
【００６５】〔実施の形態４〕 上記の実施の形態１ないし３では、寄生容量の影響が特
に大きなものとなる２端子素子を用いた液晶表示装置に
ついて説明したが、本実施の形態では、単純マトリクス
駆動方式の液晶表示装置について説明する。
に大きなものとなる２端子素子を用いた液晶表示装置に
ついて説明したが、本実施の形態では、単純マトリクス
駆動方式の液晶表示装置について説明する。
【００６６】先ず、従来の単純マトリクス方式の液晶表
示装置を図１６に示す。図１６に示すように、単純マト
リクス方式の液晶表示装置では、対向する２枚の透明基
板（図示せず）のそれぞれに、セグメント電極９…およ
びコモン電極１０…が形成され、該セグメント電極９…
およびコモン電極１０…は互いに交差するように配列さ
れる。
示装置を図１６に示す。図１６に示すように、単純マト
リクス方式の液晶表示装置では、対向する２枚の透明基
板（図示せず）のそれぞれに、セグメント電極９…およ
びコモン電極１０…が形成され、該セグメント電極９…
およびコモン電極１０…は互いに交差するように配列さ
れる。
【００６７】上記構成では、上記セグメント電極９…お
よびコモン電極１０…の何れにおいても、隣接する電極
の影響により寄生容量が発生する。このとき、両端に存
在する電極以外の電極については、その両側の電極のそ
れぞれから寄生容量が付加される。しかしながら、両端
に存在する電極については、隣接する電極が片側にしか
存在しないため、両端に存在する電極に付加される寄生
容量が、それ以外の電極に付加される寄生容量よりも小
さくなり、不均一な点灯表示状態が引き起こされる。
よびコモン電極１０…の何れにおいても、隣接する電極
の影響により寄生容量が発生する。このとき、両端に存
在する電極以外の電極については、その両側の電極のそ
れぞれから寄生容量が付加される。しかしながら、両端
に存在する電極については、隣接する電極が片側にしか
存在しないため、両端に存在する電極に付加される寄生
容量が、それ以外の電極に付加される寄生容量よりも小
さくなり、不均一な点灯表示状態が引き起こされる。
【００６８】そこで、本実施の形態に係る液晶表示装置
では、上記の不均一な点灯表示状態を解消するために、
図１７に示すように、上記セグメント電極９…およびコ
モン電極１０…の両方において、両端の電極のさらに外
側にダミー配線１１・１２（図１７において、斜線で示
される電極）を設けている。
では、上記の不均一な点灯表示状態を解消するために、
図１７に示すように、上記セグメント電極９…およびコ
モン電極１０…の両方において、両端の電極のさらに外
側にダミー配線１１・１２（図１７において、斜線で示
される電極）を設けている。
【００６９】これにより、上記セグメント電極９…およ
びコモン電極１０…の何れにおいても、両端に存在する
電極に付加される寄生容量と、それ以外の電極に付加さ
れる寄生容量とを同一量とすることができ、均一な点灯
表示を実現することができる。
びコモン電極１０…の何れにおいても、両端に存在する
電極に付加される寄生容量と、それ以外の電極に付加さ
れる寄生容量とを同一量とすることができ、均一な点灯
表示を実現することができる。
【００７０】また、上記図１７の構成以外に、図１８に
示すように、上記セグメント電極９…およびコモン電極
１０…において、隣接する電極間の距離（図１７におい
て、矢印で示される）を充分広くとることにより、電極
間の寄生容量を表示状態に影響を及ぼさない程度に小さ
くし、均一な点灯表示を実現することも可能である。
示すように、上記セグメント電極９…およびコモン電極
１０…において、隣接する電極間の距離（図１７におい
て、矢印で示される）を充分広くとることにより、電極
間の寄生容量を表示状態に影響を及ぼさない程度に小さ
くし、均一な点灯表示を実現することも可能である。
【００７１】以上のように、上記各実施の形態において
は、ダミー配線を設けることにより、各画素電極に付加
される寄生容量を同一量とするか、あるいは、隣接する
画素と信号配線との間隔または隣接する画素同士の間隔
を広げることにより、各画素電極に付加される寄生容量
の影響を軽減することにより、液晶表示装置における均
一な点灯表示を実現している。
は、ダミー配線を設けることにより、各画素電極に付加
される寄生容量を同一量とするか、あるいは、隣接する
画素と信号配線との間隔または隣接する画素同士の間隔
を広げることにより、各画素電極に付加される寄生容量
の影響を軽減することにより、液晶表示装置における均
一な点灯表示を実現している。
【００７２】このような、上記各実施の形態において
は、マスクパターンの変更のみで、新たな工程の増加
や、コストアップを招くことなく、不均一な点灯表示を
解消することができる。
は、マスクパターンの変更のみで、新たな工程の増加
や、コストアップを招くことなく、不均一な点灯表示を
解消することができる。
【００７３】
【発明の効果】請求項１の発明の液晶表示装置は、以上
のように、それ自身が接続される信号配線以外に、隣接
する信号配線が存在しない最終画素列のさらに外側に形
成され、上記最終画素列の画素電極に、隣接する信号配
線から付加される線間寄生容量と同一量の寄生容量を付
加する第１のダミー配線を備え、上記第１のダミー配線
は、隣接する信号配線と電気的に接続されている構成で
ある。
のように、それ自身が接続される信号配線以外に、隣接
する信号配線が存在しない最終画素列のさらに外側に形
成され、上記最終画素列の画素電極に、隣接する信号配
線から付加される線間寄生容量と同一量の寄生容量を付
加する第１のダミー配線を備え、上記第１のダミー配線
は、隣接する信号配線と電気的に接続されている構成で
ある。
【００７４】それゆえ、上記第１のダミー配線により、
最終画素列の画素電極に、隣接する信号配線から付加さ
れる線間寄生容量と同一量の寄生容量が付加される。し
たがって、最終画素列における画素電極に対しても、他
の画素電極と同一量の寄生容量が与えられる。これによ
り、従来、各画素電極に付加される寄生容量が異なるた
めに生じていた画面表示の不均一性を解消でき、均一な
点灯表示を得ることができるという効果を奏する。
最終画素列の画素電極に、隣接する信号配線から付加さ
れる線間寄生容量と同一量の寄生容量が付加される。し
たがって、最終画素列における画素電極に対しても、他
の画素電極と同一量の寄生容量が与えられる。これによ
り、従来、各画素電極に付加される寄生容量が異なるた
めに生じていた画面表示の不均一性を解消でき、均一な
点灯表示を得ることができるという効果を奏する。
【００７５】また、このとき、上記第１のダミー配線
は、隣接する信号配線と電気的に接続されているため、
配線が簡単であり、例えば、中央分割構造の液晶表示装
置に適用しても、中央分割部分でのドットピッチの拡大
や、歩留りの低下などのデメリットが発生しない。
は、隣接する信号配線と電気的に接続されているため、
配線が簡単であり、例えば、中央分割構造の液晶表示装
置に適用しても、中央分割部分でのドットピッチの拡大
や、歩留りの低下などのデメリットが発生しない。
【００７６】請求項２の発明の液晶表示装置は、以上の
ように、請求項１の構成に加えて、さらに、上記信号配
線に接続される画素列のうち、両端に存在する端部画素
のさらに外側に形成され、上記端部画素の画素電極に、
隣接する画素電極から付加される画素間寄生容量と同一
量の寄生容量を付加する第２のダミー配線とを備えてい
る構成である。
ように、請求項１の構成に加えて、さらに、上記信号配
線に接続される画素列のうち、両端に存在する端部画素
のさらに外側に形成され、上記端部画素の画素電極に、
隣接する画素電極から付加される画素間寄生容量と同一
量の寄生容量を付加する第２のダミー配線とを備えてい
る構成である。
【００７７】それゆえ、請求項１の構成による効果に加
えて、各画素列の端部画素における画素電極に対して
も、他の画素電極と同一量の寄生容量が与えられること
により、従来、各画素電極に付加される寄生容量が異な
るために生じていた画面表示の不均一性を解消でき、新
たな工程の追加やコストアップを招くことなく、均一な
点灯表示を得ることができるという効果を奏する。
えて、各画素列の端部画素における画素電極に対して
も、他の画素電極と同一量の寄生容量が与えられること
により、従来、各画素電極に付加される寄生容量が異な
るために生じていた画面表示の不均一性を解消でき、新
たな工程の追加やコストアップを招くことなく、均一な
点灯表示を得ることができるという効果を奏する。
【００７８】請求項３の液晶表示装置は、以上のよう
に、請求項１または２の構成に加えて、上記各信号配線
が中央で分割されると共に、各信号配線のそれぞれに上
下２方向から信号が入力される構成である。
に、請求項１または２の構成に加えて、上記各信号配線
が中央で分割されると共に、各信号配線のそれぞれに上
下２方向から信号が入力される構成である。
【００７９】それゆえ、請求項１または２の構成による
効果に加えて、上記各信号配線が中央で分割される共
に、各信号配線のそれぞれに上下２方向から信号が入力
される中央分割構造の液晶表示装置のおいても、中央分
割部分のドットピッチが大きくなるなどの不都合を招く
ことなく、従来、各画素電極に付加される寄生容量が異
なるために生じていた画面表示の不均一性を解消でき、
均一な点灯表示を得ることができるという効果を奏す
る。
効果に加えて、上記各信号配線が中央で分割される共
に、各信号配線のそれぞれに上下２方向から信号が入力
される中央分割構造の液晶表示装置のおいても、中央分
割部分のドットピッチが大きくなるなどの不都合を招く
ことなく、従来、各画素電極に付加される寄生容量が異
なるために生じていた画面表示の不均一性を解消でき、
均一な点灯表示を得ることができるという効果を奏す
る。
【００８０】請求項４の発明の液晶表示装置は、以上の
ように、上記表示画面を構成する全ての画素電極の周囲
が、同形状のダミー配線によって囲まれており、配線が
二重化されている構成である。
ように、上記表示画面を構成する全ての画素電極の周囲
が、同形状のダミー配線によって囲まれており、配線が
二重化されている構成である。
【００８１】それゆえ、全ての画素電極の周囲が、同形
状のダミー配線によって囲まれるため、全ての画素にお
ける画素電極に対して、同一量の寄生容量が与えられる
ことにより、従来、各画素電極に付加される寄生容量が
異なるために生じていた画面表示の不均一性を解消で
き、新たな工程の追加やコストアップを招くことなく、
均一な点灯表示を得ることができるという効果を奏す
る。
状のダミー配線によって囲まれるため、全ての画素にお
ける画素電極に対して、同一量の寄生容量が与えられる
ことにより、従来、各画素電極に付加される寄生容量が
異なるために生じていた画面表示の不均一性を解消で
き、新たな工程の追加やコストアップを招くことなく、
均一な点灯表示を得ることができるという効果を奏す
る。
【００８２】また、上記ダミー配線により信号配線が二
重化されるため、該ダミー配線に冗長機能を持たすこと
ができるとという効果と、該信号配線の抵抗を下げるこ
とができ、液晶表示装置の消費電力を軽減させることが
できるという効果とを併せて奏する。
重化されるため、該ダミー配線に冗長機能を持たすこと
ができるとという効果と、該信号配線の抵抗を下げるこ
とができ、液晶表示装置の消費電力を軽減させることが
できるという効果とを併せて奏する。
【００８３】請求項５の発明の液晶表示装置は、以上の
ように、請求項１ないし４の何れかの構成に加えて、上
記画素は、画素電極と直列に接続されるＭＩＭ素子をス
イッチング素子として使用している構成である。
ように、請求項１ないし４の何れかの構成に加えて、上
記画素は、画素電極と直列に接続されるＭＩＭ素子をス
イッチング素子として使用している構成である。
【００８４】それゆえ、請求項１ないし４の何れかの構
成による効果に加えて、各画素電極に付加される寄生容
量が不均一となる場合に、最も顕著な表示欠陥を引き起
こす、ＭＩＭ素子をスイッチング素子として使用した液
晶表示装置において、画面表示の不均一性を解消でき、
均一な点灯表示を得ることができるという効果を奏す
る。
成による効果に加えて、各画素電極に付加される寄生容
量が不均一となる場合に、最も顕著な表示欠陥を引き起
こす、ＭＩＭ素子をスイッチング素子として使用した液
晶表示装置において、画面表示の不均一性を解消でき、
均一な点灯表示を得ることができるという効果を奏す
る。
【図１】本発明の一実施形態を示すものであり、液晶表
示装置における画素と配線との形成パターンを示す説明
図である。
示装置における画素と配線との形成パターンを示す説明
図である。
【図２】上記液晶表示装置で用いられる、２端子素子を
スイッチング素子として用いた画素の構成を示す平面図
である。
スイッチング素子として用いた画素の構成を示す平面図
である。
【図３】上記画素のＡ−Ａ断面図である。
【図４】注目画素に付加される寄生容量を示す説明図で
ある。
ある。
【図５】本発明の他の実施形態を示すものであり、液晶
表示装置における画素と配線との形成パターンを示す説
明図である。
表示装置における画素と配線との形成パターンを示す説
明図である。
【図６】本発明のさらに他の実施形態を示すものであ
り、液晶表示装置における画素と配線との形成パターン
を示す説明図である。
り、液晶表示装置における画素と配線との形成パターン
を示す説明図である。
【図７】本発明のさらに他の実施形態を示すものであ
り、液晶表示装置における画素と配線との形成パターン
を示す説明図である。
り、液晶表示装置における画素と配線との形成パターン
を示す説明図である。
【図８】本発明のさらに他の実施形態を示すものであ
り、液晶表示装置における画素と配線との形成パターン
を示す説明図である。
り、液晶表示装置における画素と配線との形成パターン
を示す説明図である。
【図９】本発明のさらに他の実施形態を示すものであ
り、液晶表示装置における画素と配線との形成パターン
を示す説明図である。
り、液晶表示装置における画素と配線との形成パターン
を示す説明図である。
【図１０】図９の構成の比較例を示すものであり、液晶
表示装置における画素と配線との形成パターンを示す説
明図である。
表示装置における画素と配線との形成パターンを示す説
明図である。
【図１１】本発明のさらに他の実施形態を示すものであ
り、液晶表示装置における画素と配線との形成パターン
を示す説明図である。
り、液晶表示装置における画素と配線との形成パターン
を示す説明図である。
【図１２】本発明のさらに他の実施形態を示すものであ
り、液晶表示装置における画素と配線との形成パターン
を示す説明図である。
り、液晶表示装置における画素と配線との形成パターン
を示す説明図である。
【図１３】寄生容量比とコントラスト差との関係を示す
グラフである。
グラフである。
【図１４】本発明のさらに他の実施形態を示すものであ
り、液晶表示装置における画素と配線との形成パターン
を示す説明図である。
り、液晶表示装置における画素と配線との形成パターン
を示す説明図である。
【図１５】本発明のさらに他の実施形態を示すものであ
り、液晶表示装置における画素と配線との形成パターン
を示す説明図である。
り、液晶表示装置における画素と配線との形成パターン
を示す説明図である。
【図１６】従来の単純マトリクス方式の液晶表示装置に
おける電極の形成パターンを示す説明図である。
おける電極の形成パターンを示す説明図である。
【図１７】本発明のさらに他の実施形態を示すものであ
り、単純マトリクス方式の液晶表示装置における電極の
形成パターンを示す説明図である。
り、単純マトリクス方式の液晶表示装置における電極の
形成パターンを示す説明図である。
【図１８】本発明のさらに他の実施形態を示すものであ
り、単純マトリクス方式の液晶表示装置における電極の
形成パターンを示す説明図である。
り、単純マトリクス方式の液晶表示装置における電極の
形成パターンを示す説明図である。
【図１９】２端子素子をスイッチング素子として用いた
画素の構成を示す平面図である。
画素の構成を示す平面図である。
【図２０】上記画素のＡ−Ａ断面図である。
【図２１】注目画素に付加される寄生容量を示す説明図
である。
である。
【図２２】従来の液晶表示装置における電極の形成パタ
ーンを示す説明図である。
ーンを示す説明図である。
２ 信号配線 ６ｄ 画素電極（最終画素列の画素電極） ６ｅ 画素電極（端部画素の画素電極） ６ｆ 画素電極（最終画素列の画素電極、端部画素
の画素電極） ７ａ ダミー配線（第１のダミー配線） ７ｂ ダミー配線（第２のダミー配線） ９ セグメント電極 １０ コモン電極 １１・１２ ダミー配線 Ｃ１・Ｃ２ 寄生容量（線間寄生容量） Ｃ３・Ｃ４ 寄生容量（画素間寄生容量）
の画素電極） ７ａ ダミー配線（第１のダミー配線） ７ｂ ダミー配線（第２のダミー配線） ９ セグメント電極 １０ コモン電極 １１・１２ ダミー配線 Ｃ１・Ｃ２ 寄生容量（線間寄生容量） Ｃ３・Ｃ４ 寄生容量（画素間寄生容量）
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/1365
Claims (5)
- 【請求項１】表示画面を形成する複数の画素がマトリク
ス状に配列され、各画素列毎に該画素列を形成する全て
の画素が信号配線に接続される液晶表示装置において、 それ自身が接続される信号配線以外に、隣接する信号配
線が存在しない最終画素列のさらに外側に形成され、上
記最終画素列の画素電極に、隣接する信号配線から付加
される線間寄生容量と同一量の寄生容量を付加する第１
のダミー配線を備え、 上記第１のダミー配線は、隣接する信号配線と電気的に
接続されていることを特徴とする液晶表示装置。 - 【請求項２】さらに、上記信号配線に接続される画素列
のうち、両端に存在する端部画素のさらに外側に形成さ
れ、上記端部画素の画素電極に、隣接する画素電極から
付加される画素間寄生容量と同一量の寄生容量を付加す
る第２のダミー配線とを備えていることを特徴とする請
求項１に記載の液晶表示装置。 - 【請求項３】上記各信号配線が中央で分割されると共
に、各信号配線のそれぞれに上下２方向から信号が入力
されることを特徴とする請求項１または２に記載の液晶
表示装置。 - 【請求項４】表示画面を形成する複数の画素がマトリク
ス状に配列され、各画素列毎に該画素列を形成する全て
の画素が信号配線に接続される液晶表示装置において、 上記表示画面を構成する全ての画素電極の周囲が、同形
状のダミー配線によって囲まれており、配線が二重化さ
れていることを特徴とする液晶表示装置。 - 【請求項５】上記画素は、画素電極と直列に接続される
ＭＩＭ素子をスイッチング素子として使用していること
を特徴とする請求項１ないし４の何れかに記載の液晶表
示装 置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36124597A JP3335895B2 (ja) | 1997-12-26 | 1997-12-26 | 液晶表示装置 |
| US09/207,403 US6333771B1 (en) | 1997-12-26 | 1998-12-08 | Liquid crystal display device capable of reducing the influence of parasitic capacities |
| EP98123364A EP0926537B1 (en) | 1997-12-26 | 1998-12-08 | Liquid crystal display device |
| US09/996,936 US6608655B2 (en) | 1997-12-26 | 2001-11-30 | Liquid crystal display device including identical shape dummy wire surrounding each pixel and capable of reducing the influence of parasitic capacities |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36124597A JP3335895B2 (ja) | 1997-12-26 | 1997-12-26 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11194370A JPH11194370A (ja) | 1999-07-21 |
| JP3335895B2 true JP3335895B2 (ja) | 2002-10-21 |
Family
ID=18472793
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36124597A Expired - Fee Related JP3335895B2 (ja) | 1997-12-26 | 1997-12-26 | 液晶表示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6333771B1 (ja) |
| EP (1) | EP0926537B1 (ja) |
| JP (1) | JP3335895B2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020052137A (ko) * | 2000-12-23 | 2002-07-02 | 구본준, 론 위라하디락사 | 액정표시장치 |
| KR100394026B1 (ko) * | 2000-12-27 | 2003-08-06 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 구동방법 |
| JP2002244585A (ja) * | 2001-02-02 | 2002-08-30 | Koninkl Philips Electronics Nv | 画像表示装置 |
| US20030016318A1 (en) * | 2001-07-23 | 2003-01-23 | Wei-Chen Liang | Color display |
| JP3730161B2 (ja) | 2001-11-28 | 2005-12-21 | シャープ株式会社 | 液晶表示装置 |
| JP3666662B2 (ja) * | 2002-12-13 | 2005-06-29 | シャープ株式会社 | 表示装置 |
| CN1300753C (zh) * | 2003-02-10 | 2007-02-14 | 三洋电机株式会社 | 动态矩阵型显示装置 |
| TWI274316B (en) * | 2003-12-15 | 2007-02-21 | Tpo Displays Corp | Display circuitry of display panel |
| JP4184334B2 (ja) * | 2003-12-17 | 2008-11-19 | シャープ株式会社 | 表示装置の駆動方法、表示装置、およびプログラム |
| KR100635061B1 (ko) * | 2004-03-09 | 2006-10-17 | 삼성에스디아이 주식회사 | 평판 표시 장치 및 그의 제조 방법 |
| JP2005257929A (ja) * | 2004-03-10 | 2005-09-22 | Sanyo Electric Co Ltd | アクティブマトリクス型表示装置 |
| JP2007184125A (ja) * | 2006-01-05 | 2007-07-19 | Seiko Epson Corp | 発光装置および画像印刷装置 |
| US9285909B2 (en) | 2010-04-09 | 2016-03-15 | Apple Inc. | Equalizing parasitic capacitance effects in touch screens |
| JP5639819B2 (ja) * | 2010-08-30 | 2014-12-10 | 株式会社ジャパンディスプレイ | 表示装置 |
| US9329738B2 (en) * | 2012-09-10 | 2016-05-03 | Apple Inc. | Determination and reduction of parasitic capacitance variation due to display noise |
| KR102058855B1 (ko) * | 2013-12-31 | 2019-12-26 | 엘지디스플레이 주식회사 | 표시장치 |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5177743A (en) | 1982-02-15 | 1993-01-05 | Hitachi, Ltd. | Semiconductor memory |
| JPS61140982A (ja) | 1984-12-12 | 1986-06-28 | シャープ株式会社 | 液晶表示装置 |
| JPS624724U (ja) | 1985-06-03 | 1987-01-12 | ||
| DE3523206A1 (de) | 1985-06-28 | 1987-01-02 | Bayer Ag | Verfahren zur herstellung von poly(diorganosiloxanen) mit alkoxyendgruppen |
| JPS6258226A (ja) | 1985-09-09 | 1987-03-13 | Seiko Epson Corp | 液晶表示体 |
| JPS643630A (en) | 1987-06-26 | 1989-01-09 | Seiko Instr & Electronics | Electro-optic device |
| JP2590992B2 (ja) | 1987-07-02 | 1997-03-19 | セイコーエプソン株式会社 | 液晶装置及びその駆動方法 |
| JPH01133032A (ja) | 1987-11-18 | 1989-05-25 | Seiko Instr & Electron Ltd | 電気光学装置 |
| JPH027024A (ja) | 1988-06-27 | 1990-01-11 | Fujitsu Ltd | 薄膜トランジスタマトリクス |
| JP2508301B2 (ja) * | 1989-10-23 | 1996-06-19 | 日本電気株式会社 | 半導体集積回路 |
| JPH0473951A (ja) * | 1990-07-16 | 1992-03-09 | Nec Ic Microcomput Syst Ltd | 半導体装置 |
| KR960014823B1 (ko) * | 1991-03-15 | 1996-10-21 | 가부시기가이샤 히다찌세이사구쇼 | 액정표시장치 |
| JPH0527268A (ja) | 1991-07-23 | 1993-02-05 | Toshiba Corp | 液晶表示装置 |
| JP3206666B2 (ja) * | 1991-09-17 | 2001-09-10 | 株式会社日立製作所 | 液晶マトリクス表示装置 |
| JPH05249478A (ja) * | 1991-12-25 | 1993-09-28 | Toshiba Corp | 液晶表示装置 |
| JPH0713177A (ja) * | 1993-06-28 | 1995-01-17 | Toshiba Corp | 液晶表示装置 |
| JPH0728096A (ja) | 1993-07-14 | 1995-01-31 | Toshiba Corp | 液晶表示装置及びその製造方法 |
| JP3322948B2 (ja) * | 1993-09-17 | 2002-09-09 | 株式会社東芝 | 表示装置用アレイ基板及び液晶表示装置 |
| TW373094B (en) * | 1994-11-14 | 1999-11-01 | Hitachi Device Engineering Corp | Liquid crystal display device having a uniform liquid crystal layer thickness |
| US6169530B1 (en) * | 1995-04-20 | 2001-01-02 | Canon Kabushiki Kaisha | Display apparatus and assembly of its driving circuit |
| US5767929A (en) * | 1995-09-21 | 1998-06-16 | Advanced Display Inc. | Liquid crystal display apparatus with shorting ring |
| JP3412390B2 (ja) * | 1996-03-18 | 2003-06-03 | 株式会社ニコン | 光電変換装置 |
| JP3256730B2 (ja) * | 1996-04-22 | 2002-02-12 | シャープ株式会社 | 液晶表示装置、およびその駆動方法 |
| US6014191A (en) * | 1996-07-16 | 2000-01-11 | Samsung Electronics Co., Ltd. | Liquid crystal display having repair lines that cross data lines twice and cross gate lines in the active area and related repairing methods |
| US5982470A (en) * | 1996-08-29 | 1999-11-09 | Sharp Kabushiki Kaisha | Liquid crystal display device having dummy electrodes with interleave ratio same on all sides |
| KR100228282B1 (ko) * | 1996-09-17 | 1999-11-01 | 윤종용 | 액정 표시 장치 |
| KR100260611B1 (ko) * | 1997-04-03 | 2000-07-01 | 윤종용 | 배선을 수리하기 위한 평판 표시 장치용 기판 |
-
1997
- 1997-12-26 JP JP36124597A patent/JP3335895B2/ja not_active Expired - Fee Related
-
1998
- 1998-12-08 EP EP98123364A patent/EP0926537B1/en not_active Expired - Lifetime
- 1998-12-08 US US09/207,403 patent/US6333771B1/en not_active Expired - Lifetime
-
2001
- 2001-11-30 US US09/996,936 patent/US6608655B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11194370A (ja) | 1999-07-21 |
| EP0926537A2 (en) | 1999-06-30 |
| US6608655B2 (en) | 2003-08-19 |
| EP0926537B1 (en) | 2012-05-09 |
| EP0926537A3 (en) | 1999-07-14 |
| US6333771B1 (en) | 2001-12-25 |
| US20020033924A1 (en) | 2002-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10217434B2 (en) | Display device and driving method thereof | |
| JP3335895B2 (ja) | 液晶表示装置 | |
| KR100361626B1 (ko) | 액티브 매트릭스형 액정표시장치 | |
| JP5351498B2 (ja) | 液晶表示装置、及びその駆動方法 | |
| US6226057B1 (en) | Liquid crystal display having overlapped pixel electrodes and method for fabricating the same | |
| JPH0456828A (ja) | 薄膜電界効果型トランジスタ素子アレイ | |
| US20060208981A1 (en) | Liquid crystal display and driving method thereof | |
| JPH05203997A (ja) | 液晶表示装置 | |
| JP3658260B2 (ja) | 液晶表示装置 | |
| WO2005040904A1 (en) | Liquid crystal display of using dual select diode | |
| JPH05142578A (ja) | 液晶表示装置 | |
| JPH01270027A (ja) | 液晶表示装置 | |
| JP2006276583A (ja) | 液晶表示装置 | |
| JP2775892B2 (ja) | ２端子素子型液晶表示装置 | |
| JPH04116628A (ja) | 電気光学装置 | |
| WO2024174173A9 (zh) | 阵列基板、显示面板和阵列基板的制作方法 | |
| JPH0527268A (ja) | 液晶表示装置 | |
| JPH05273594A (ja) | 液晶表示装置 | |
| JPH06281962A (ja) | 液晶表示装置およびその製造方法 | |
| JP2001318392A (ja) | 液晶表示装置 | |
| JPH0618938A (ja) | 液晶表示装置 | |
| JPH06308538A (ja) | 液晶表示装置の製造方法 | |
| JPH08211409A (ja) | 液晶表示装置 | |
| JPH07244299A (ja) | 液晶表示装置及びその製造方法 | |
| JPH08262496A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070802 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080802 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080802 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090802 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090802 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100802 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110802 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110802 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120802 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120802 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130802 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |