KR960014823B1

KR960014823B1 - 액정표시장치

Info

Publication number: KR960014823B1
Application number: KR1019920004218A
Authority: KR
Inventors: 가즈오 시라하시; 유까 마쯔카와; 아끼라 사사노; 히데아끼 타니구찌; 히데아끼 야마모토; 하루오 마쯔마루
Original assignee: 가부시기가이샤 히다찌세이사구쇼; 카나이 쯔또무
Priority date: 1991-03-15
Filing date: 1992-03-14
Publication date: 1996-10-21
Anticipated expiration: 2012-03-14
Also published as: US5285301A; KR920018512A

Abstract

내용없음.

Description

액정표시장치

제1도는 제2도에 표시한 액정표시장치의 일부를 개략적으로 도시한 단면도.

제2도는 본 발명의 적용되는 액티브 매트릭스 방식의 컬러액정표시장치의 액정표시부의 1화소를 도시한 주요부의 평면도.

제3도는 제2도의 선(3-3)을 따라서 취한 부분과 시일부의 주변부를 도시한 단면도.

제4도는 제2도의 선(4-4)을 따라서 취한 단면도.

제5도는 제2도의 액정표시장치의 게이트단자부를 도시한 단면도.

제6도는 제2도의 액정표시장치의 드레인단자부를 도시한 단면도.

제7도는 제2도의 복수의 화소를 배치한 액정표시부의 주요부의 평면도.

제8도는 제2도의 화소의 충만을 도시한 평면도.

제9도는 제2도의 화소의 소정의 충만을 도시한 평면도.

제10도는 제2도의 화소의 소정의 층만을 도시한 평면도.

제11도는 제7도의 화소전극층, 차광막 컬러 필터층만을 도시한 주요부의 평면도.

제12도는 액티브 매트릭스 방식의 컬러액정표시장치의 액정표시부를 도시한 등가회로도.

제13도는 제2도의 화소의 등가회로도.

제14도는 제2도의 액정표시장치의 제조방법을 설명하기 위한 도면.

제15도는 본 발명에 의한 다른 액티브 매트릭스 방식의 컬러 액정표시장치의 화소부의 4개의 모서리를 도시한 개략도.

* 도면의 주요부분에 대한 부호의 설명

SUS : 투명유리기판 GL : 주사신호선

DL : 영상신호선 GI : 절연막

GT : 게이트전극 AS : i형 반도체층

SD : 소스전극 또는 드레인전극 PSV : 보호막

BM : 차광막 LC : 액정

TFT : 박막트랜지스터 ITO : 투명화소전극

g, d : 도전막 Cadd : 유지용량소자

CgS : 기생용량 Cpix : 액정용량

AOF : 양극산화막 DGL, DDL : 더미선

본 발명은 액정표시장치에 관한 것으로서, 특히 박막트랜지스터등을 사용한 액티브 매트릭스 방식의 액정 표시장치에 관한 것이다.

액티브 매트릭스 방식의 액정표시장치에서는, 매트릭스형상으로 배열된 복수의 화소전극의 각각에 대응하는 방식으로 비선형소자(스위칭소자)가 배치된다. 각 화소에 있어서이 액정은 이론적으로는 1.0의 듀티비로 항상 구동되므로, 시분할 구동방식을 채용하고 있다. 시분할 구동방식을 채용한 소위 "단순 매트릭스 방식"과 비교해서, 액티브 매트릭스 방식은 콘트라스트가 양호하고, 특히 컬러액정표시장치에서는 필수적인 기술로 되고 있다. 스위칭소자의 대표적인 예로서 박막트랜지스터(TFT)가 있다.

종래의 액티브 매트릭스 방식의 액정표시장치에 있어서는, 최외주의 주사신호선과 최외주의 영상신호선에 신호를 인가한다.

또한 박막트랜지스터를 사용한 액티브 매트릭스 방식의 액정표시장치는, 예를들면, 닛케이 맥그로힐사에서 1986년 12월 15일에 발생한 일본국 닛케리 일렉트로닉스의 페이지 193~210에 기재된「중복구성을 채용힌 12.5형 액티브 매트릭스 방식의 컬러액정디스플레이」에 의해 알려져 있다.

그러나, 이와같은 액정표시장치에 있어서는, 최외주의 주사신호선과 최외주의 영상신호선을 제외한 각각의 주사신호선과 각각의 영상신호선에 모두 조사신호선과 영상신호선이 존재하는 반면에, 최외주의 주사신호선과 최외주의 영상신호선중에서 한쪽에만 주사신호선과 영상신호선이 각각 존재한다. 따라서, 주사신호선, 영상신호선을 형성할 때에, 최외주의 주사신호선과 최외주의 영상신호선에 대한 포토레지스터의 형성조건과 에칭조건이, 다른 주사신호선과 영상신호선에 대한 포토레지스터의 형성조건과 에칭조건과 상위하므로, 최외주의 주사신호선과 최외주의 영상신호선이 한층더 단선되기 쉽다. 또한, 일본국 특개소 58-14706호 공보, 동 특개소 63-164호 공보에 개시된 바와 같이, 알루미늄 또는 알루미늄을 주성분으로 한 재료로 이루어진 주사신호선상에 알루미늄의 양극산화막을 형성한 때에는, 양극산화사에 최외주의 주사신호선부에서 전계가 불균일하게 된다. 또한 최외주의 주사신호선은 양극산화의 마스킹에 사용하는 포토레지스터의 단부에 근접하고 있으므로, 포토레지스터가 형성될 때에 최외주의 주사선에 오물이 부착되기 쉽다. 따라서, 주사신호선상에 양극산화막을 형성할 때에, 최외주의 주사신호선이 단선되는 일이 있다.

본 발명은 상기의 과제를 해결하기 위해서 이루어진 것이며, 최외주의 신호선을 단선하는 일이 없은 액정표시장치를 제공하는 것을 목적으로 한다.

상기 목적을 달성하기 위하여, 본 발명은, 박막트랜지스터와 화소전극을 화소의 일구성요소로 한 액티브 매트릭스 방식의 액정표시장치있어서, 가장 바깥쪽의 신호선의 바깥쪽에 더미선을 형성한 것을 특징으로 하는 액정표시장치를 제공한다.

이 경우에, 상기 신호선을 주사신호선으로 하고, 상기 주사신호선사에 양극산화막을 형성하여도 된다.

또한 상기 신호선을 영상신호선으로 하여도 된다.

또한, 최외중 화소의 바깥쪽 더미화소를 형성하고, 상기 더미화소를 차광막으로 마스크하여도 된다.

이 액정표시장치에서는, 최외주의 신호선의 양쪽에도 다른 신호선과 마찬가지 방식으로 선이 존재하므로, 신호선을 형성할 때에, 최외주의 신호선과 다른 신호선에 대해서 포토레지스터의 형성조건과 에칭조건등이 동일하다.

또한, 신호선이 주사신호선이고 또한 주사신호선상에 양극산화막이 형성된 때에는, 양극산화시에 최외주의 주사신호선부에서 전계가 불균일하게 되는 일이 없고, 또한 포토레지스터의 형성시에 최외주의 신호선에 오물이 용이하게 부착되지 않는다.

이하, 본 발명을 적용한 액티브 매트릭스 방식의 컬러액정표시장치에 대하여 설명한다.

또한, 액정표시회로를 설명하기 위한 전체도면에 대해서 동일한 기능을 가진 것은 동일부호를 부여하고 이들에 대해 반복되는 설명은 생략한다.

제2도는 본 발명이 적용되는 액티브 매트릭스 방식의 컬러액정표시장치의 1화소와 그 주변부분을 도시한 평면도이고, 제3도는 제2도의 선(3-3)을 따라서 취한 단면과 표시패널의 시일부 부근의 단면을 도시한 도면이고, 제4도는 제2도의 선(3-3)을 따라서 취한 단면도이다. 한편, 제7도(주요부의 평면도)에는 제2도의 복수의 화소를 배치한 경우의 일실시예를 도시한 평면도이다.

[화소배치]

제2도에 도시한 바와같이, 인접하는 2개의 주사신호선(게이트신호선 또는 수평신호선)(GL)과 인접하는 2개의 영상신호선(드레인신호선 또는 수직신호선)(DL)사이의 교차영역(4개의 신호선으로 둘러싸인 영역)내에 각각의 화소가 배치되어 있다. 각각의 화소는, 박막트랜지스터(TFT), 투명화소전극(ITO) 및 유지용량 소자(Cadd)를 포함한다. 주사신호선(GL)은 열방향으로 연장되어 있고, 행방향으로 복수의 주사신호선(GL)이 배치되어 있다. 영상신호선(DL)은 행방향으로 연장되어 있고, 열방향으로 복수의 영상신호선(DL)이 배치되어 있다.

[표시부의 단면 전체구조]

제3도에 도시한 바와같이, 액정(LC)을 기준으로 하부투명유리기판(SUBI)쪽에 는 박막트랜지스트(TFT) 및 투명화소전극(ITOI)이 형성되어, 상부투명유리기판(SUB2)쪽에는 컬러필터(FIL)와 차광용 블랙 매트릭스 패턴을 형성하는 차광막(BM)이 형성되어 있다. 하부투명유리기판(SUB1)은 예를 들면, 1.1MM 정도의 두께를 가지도록 구성되어 있다. 또, 투명유리기판(SUB1)(SUB2)의 양면에는 담금질 처리등에 의해서 형성된 산화실리콘막(SIO)이 형성되어 있다. 이 때문에, 투명유리기판(SUB1)(SUB2)의 표면에 예리한 홈이 존재하는 경우에도, 상기 홈을 산화실리콘막(SIO)에 의해서 커버할 수 있으므로, 주사신호선(GL)과 컬러필터(FIL)가 손상되는 것을 유효하게 방지할 수 있다.

제3도의 중앙부는 1화소부분의 단면을 도시하고 있고, 좌측은 투명유리기판(SUB1)(SUB2)의 좌측 가장자리부분에서 외부인출 배선이 존재하는 부분의 단면을 도시하고 있으며, 우측은 투명유리기판(SUB1)(SUB2)의 우측 가장자리부분에서 외부인출배선이 존재하지 않는 부분의 단면을 도시하고 있다.

제3도의 좌측과 우측의 각각에 도시한 시일재(SL)는 액정(LC)을 밀봉하도록 구성되어 있으며, 액정밀봉입구(도시되지 않음)를 제외하는 투명유리기판(SUB1)(SUB2)의 가장자리 전체를 따라서 형성되어 있다. 시일재(SL)는 예를들면 에폭시수지로 형성되어 있다.

상부 투명유리기판(SUB2)쪽의 공통투명화소전극(ITO2)은, 은페이스트재(SIL)에 의해서 하부투명유리기판(SUB1)쪽에 형성된 외부인출배선에 접속된 적어도 1개소를 가지고 있다. 이 외부인출배선은 게이트전극(GT), 소스전극(SD1) 드레인전극(SD2)과 함께 동일의 제조공정에서 형성된다.

배향막(ORI1),(ORI2), 투명화소전극(ITO1), 공통투명화소전극(ITO2), 보호막(PSV1),(PSV2), 절연막(G1)의 각각의 층은, 시일재(SL)의 안쪽에 형성된다. 편광판(OPL1),(OPL2)은 각각 하부투명유리기판(SUB1)과 상부투명유리기판(SUB2)의 바깥쪽의 표면에 형성되어 있다.

액정(LC)은 액정분자의 방향을 설정하는 하부 배향막(ORI1)과 상부 배향막(ORI2) 사이에 봉입되어, 시일부(SL)에 의해서 밀봉되어 있다.

하부배향막(ORI1)은 하부투명유리기판(SUS1)쪽의 보호막(PSV1)의 상부에 형성된다.

상부투명유리기판(SUS2)의 안쪽(액정(LC)쪽)의 표면에는, 차광막(BM), 컬러필터(FIL), 보호막(PSV2), 공통투명화소전극(ITO2)(COM) 및 상부 배향막(ORI2)가 순차적으로 적층되어 있다.

이 액정표시장치는, 하부투명글래스기판(SUS1)쪽과 상부투명유리기판(SUS2)쪽의 각각의 층을 개별적으로 형성한 다음에, 상하투명유리기판(SUS1),(SUS2)을 중첩하여, 양자간에 액정(LC)를 밀봉함으로 조립된다.

[박막트랜지스터(TFT)]

박막트랜지스터(TFT)는, 게이트전극(GT)에 정의 바이어스를 인가하면, 소스와 드레인사이의 채널저항이 작아지고, 바이어스를 0으로 감소하면, 채널저항이 증가하도록 동작한다.

각 화소의 박막트랜지스터(TFT)는 화소내에서 2개(복수)로 분할되어, 박막트랜지스터(분할박막트랜지스터)(TFT1),(TFT2)로 구성된다.

박막트랜지스터(TFT1),(TFT2)의 각각은 실질적으로 동일 사이즈(채널길이와 폭이 같음)를 가지도록 구성되어 있다. 상기 분할된 박막트랜지스터(TFT1),(TFT12)의 각각은, 게이트전극(GT), 게이트절연막(GI), i형(도전형결정불순물이 도핑되지 않은 진성형)비정질실리콘으로 이루어진 i형 반도체층(AS), 한쌍의 소스전극(SD1), 한쌍의 드레인전극(SD2)으로 주로 구성되어 있다. 또한, 소스와 드레인은 본래 그 사이의 바이어스 극성에 의해서 결정되고, 이 액정표시장치의 회로에서는 그 극성은 동작중에 반전하므로, 소스와 드레인은 동작에 교체되는 것으로 이해되어야 한다. 그러나, 이하의 설명에서는, 편의상 한쪽을 소스로 정하고, 다른쪽을 드레인으로 정하여 표현한다.

[게이트전극(GT)]

게이트전극(GT)은, 제8도(제2도의 제2도전막(g2) 및 i형 반도체층(AS)만을 도시하는 평면도)에 상세히 도시한 바와같이, 주사신호선(GL)으로부터 수직방향(제2도 및 제8도에서 위쪽방향)으로 돌출하도록 형성되어 있다("T자 형상"으로 분기되어 있다. 게이트전극(GT)은 박막트렌지스터(TFT1),(TFT2)로 형성될 영역까지 연장되어 있다. 박막트렌지스터(TFT1),(TFT2)의 각각의 게이트전극(GT)은, 일체적으로(공통게이트전극으로)구성되어 있으며, 주사신호선(GL)에 연속해서 형성되어 있다. 게이트 전극(GT)은, 단층의 제2도전막(g2)으로 구성한다. 제2도전막(g2)은 예를들면, 알루미늄을 스퍼터링하여, 1000~5500Å 정도의 막두께로 형성된다. 또한, 게이트전극(GT)위에는 알루미늄의 양극 산화막(AOF)이 형성되어 있다.

이 게이트전극(GT)은, 제2도, 제3도 및 제8도에 도시된 바와같이, 아래쪽에서 볼때 i형 반도체층(AS)을 완전히 덮도록 i형 반도체층보다 약간 크게 형성된다. 따라서, 하부투명유리기판(SUS1)의 아래쪽에 형광등의 백라이트(BL)를 장착한 경우, 이 불투명한 알루미늄으로 이루어진 게이트전극(GT)이 그림자로 되어, i형 반도체층(AS)에 백라이트광이 차단되므로, 광조사에 기인한 도전형상 즉, 박막트랜지스터(TFT)의 오프특성의 열하가 일어나기 어렵게 된다. 또한, 게이트전극(GT)의 본래의 크기는 소스전극(SD1)과 드레인전극(SD2) 사이를 연장하기 위해 최저로 필요한 폭(소스전극(SD1)과 드레인전극(SD2)에 대한 게이트전극(GT)의 위치맞춤여분을 포함한 폭)을 가진다. 채널폭(W)를 결정하는 깊이는 소스전극(SD1)과 드레인전극(SD2) 사이의 거리(채널길이)(L)에 대한 비율 즉, 상호콘덕턴스(gm)를 결정하는 요소(W/L)에 의존하여 결정된다.

이 액정표시장치에서 게이트전극(GT)의 크기는 상기한 본래의 크기보다 크게함은 물론이다.

[주사신호선 GL]

조사신호선(GL)은 제2도전막(g2)으로 구성되어 있다. 이 주사신호선(GL)의 제2도전막(g2)은 게이트전극(GT)의 제2도전막(g2)과 동일제조공정에서 형성되고 또한 일체적으로 구성되어 있다. 또한, 주사신호선(GL)위에는 알루미늄의 양극산화막(AOF)이 형성되어 있다.

[더미선(DGL),(DOL)]

제1도에 도시한 바와같이, 최외주의 주사신호선(GL)의 바깥쪽에 더미선(DGL)이 형성되어 있고, 또한 최외주의 영상신호선(DL)의 바깥쪽에 드레인(DDL)이 형성되어 있다.

상기한 바와같이, 최외주의 주사신호선(GL)과 영상신호선(DL)의 바깥쪽에 더미선(DGL),(DDL)이 각각 형성되어 있으므로, 최외주의 주사신호선(GL)과 영상신호선(DL)의 양쪽에 다른 주사신호선(GL)과 영상신호선(DL)과 마찬가지 방식으로 선(GL),(DGL)과 선(DL),(DDL)이 존재한다. 이 때문에, 주사신호선(GL)과 영상신호선(DL)을 형성할 때에, 최외주의 주사신호선(GL)과 영상신호선(DL) 및 다른 주사신호선(GL)과 영상신호선(DL)에 대해 포토레지스터의 형성조건과 에칭조건이 동일하게 되므로, 최외주의 주사신호선(GL)과 영상신호선(DL)이 단선되는 일이 없다. 또한, 주사신호선(GL)위에 양극 산화막(AOF)을 형성하는 양극산화시에, 최외주의 주사신호선(GL)부분에서 전계가 불균일하게 되는 일이 없고, 또 양극 산화를 마스킹하기 위해 사용되는 포토레지스터를 형성할 때에, 최외주의 주사신호선(GL)에 오물이 부착하기 어렵다. 따라서, 주사신호선(GL)위에 양극산화막(AOF)을 형성할 때에, 최외주의 주사신호선(GL)이 단선되는 일이 없다.

또한, 주사신호선(GL)과 영상신호선(DL)을 형성하기 위해, 주사신호선(GL)위에 양극 산화막(AOF)을 형성할 때에, 더미선(DGL),(DDL)이 단선되는 일은 있으나, 더미선(DGL),(DDL)이 단선되어도, 액정표시장치의 표시품질에 영향을 주지 않는다. 또한, 더미선(DGL),(DDL)은 패널프레임이나 차광막(BM)에 의해서 마스킹되어 있다.

[잘연막 (GI)]

절연막(GI)은 박막트랜지스터(TFT1),(TFT2)의 각각의 게이트절연막으로 사용된다. 절연막(G1)은 게이트전극(GT)과 주사신호선(GL)의 상부에 형성되어 있다. 절연막(G1)은 예를들면 플라즈마(CVD)로 형성된 질화실리콘막을 사용하여, 3000Å정도의 막두께로 형성한다.

[i형 반도체(AS)]

i형 반도체층(AS)은, 제8도에 도시한 바와같이, 복수의 부분으로 분할된 박막트랜지스터(TFT1),(TFT2)의 각각의 채널형성영역으로 사용된다. i형 반도체층(AS)은 약 1800Å 정도의 막두께를 가지는 비정질실리콘막이나 다결정실리콘막으로 형성된다.

이 i형 반도체층(AS)은, 공급가스의 성분을 바꾸어서 Si₃N₅로 이루어진 게이트 절연막으로서 사용되는 절연막(G1)을 형성한 후에, 공통의 플라즈마 CVD장치를 사용하여 플라즈마 CVD장치로부터 외부에 노출되는 일없이 형성된다. 한편, 저항 콘택트용으로 P를 도핑한 N⁺형 반도체층(d0)(제3도)도 마찬가지로 연속해서 약 400Å의 두께로 형성된다. 다음에, 하부투명유리기판(SUS1)은 CVD장치로부터 밖으로 인출되어, 사진처리기술에 의해 N⁺형 반도체층(d0) 및 i형 반도체층(AS)이 제2도, 제3도 및 제8도에 도시한 바와같이 독립한 아일랜드 형상으로 패터닝된다.

i형 반도체층(AS)은, 제2도와 제8도에 상세히 도시한 바와같이, 주사신호선(GL)과 영상신호선(DL)의 교차부(크로스오버부)사이에도 형성되어 있다. 이 교차부희 i형 반도체층(AS)은 교차부에서 주사신호선(GL)과 영상신호선(DL) 사이의 단락을 저감하도록 구성되어 있다.

[소스전극(SD1), 드레인전극(SD2)]

복수개로 분할된 박막트랜지스터(TFT1),(TFT2)의 각각의 소스전극(SD1)과 드레인전극(SD2)은 제2도, 제3도 및 제9도(제2도의 제1 내지 제3도전막(d1)(d3)만을 도시한 평면도)에 상세히 도시한 바와같이, i형 반도체층(AS)위에 서로 분리되어 형성되어 있다.

소스전극(SD1)과 드레인전극(SD2)의 각각은, N+형 반도체층(d0)과 접속하는 하부층 쪽으로부터, 제1도전막(d1), 제2도전막(d2), 제3도전막(d3)을 순차적으로 중첩하여 구성하고 있다. 소스전극(SD1)의 제1도전막(d1), (제2도전막(d2) 및 제3도전막(d3)은, 드레인전극(SD2)의 제1도전막(d1) 제2도전막(d2) 및 제3도전막(d3)과 동일한 제조공정에서 형성된다.

제1도전막(d1)은 크롬을 스퍼터링하여, 500~1000Å의 막두께(이 액정표시장치에서는, 600Å 정도의 막두께)로 형성한다. 크롬막은, 막두께를 두껍게 형성하면 노은 스트레스가 확립되므로, 2000Å 정도의 막두께를 초과하지 않은 범위에서 형성한다. 크롬막은 N⁺형 반도체층(d0)과의 접촉성이 양호하다. 크롬막은 후술하는 제2도전막(d2)으로부터 알루미늄이 N⁺형 반도체층(d0)에 확산하는 것을 방지하는 이른바 장벽층을 형성한다. 제1도전막(d1)으로서는, 상기한 크롬막 뿐만 아니라 고융점금속(Mo, Ti, Ta 또는 W)막, 고융점금속실리사이드(MoSi₂, TiSi₂, TaSi₂또는 WSi₂)막으로 형성해도 된다.

제1도전막(d1)을 사진처리에 의해 패터닝한후, 동일한 사진처리용 마스크를 사용하거나 제1도전막(d1)을 마스크로 사용하여, N⁽⁺⁾형 반도체층(d0)을 제거한다. 특히, i형 반도체(AS)위에 잔류한 N⁽⁺⁾형 반도체층(d0)은 제1도전막(d1)이외의 부분이 자체중심 맞춤에 의해서 제거된다. 이때에, N⁽⁺⁾형 반도체층(d0)은 두께 전체를 제거하도록 에칭되므로, i형 반도체층(AS)도 그 표면부분에서 다소 에칭되지만, 그 정도는 에칭시간에 의해 제어하면 된다.

다음에, 제2도전막(d2)은 스퍼터링에 의해 알루미늄을 3000~5500Å의 막두께(본 실시예에서는 3500Å 정도의 막두께)로 형성된다. 알루미늄은 크롬막에 비해서 스트레스가 작으므로, 두꺼운 막두께로 형성하는 것이 가능하고, 이에 의해 소스전극(SD1), 드레인전극(SD2) 및 영상신호선(DL)의 저항치를 저감할 수 있다. 제2도전막(d2)으로서는 알루미늄막 뿐만 아니라 실리콘(Si)이나 구리(Cu)를 첨가물로서 함유시킨 알루미늄막으로 형성하여도 된다.

제2도전막(d2)을 사진처리기술에 의해 피터닝한 후에, 제3도전막(d3)이 형성된다. 이 제3도전막(d3)은 투명도전막(Indium-Tin-Oxide ITO : NESA FILM)을 스퍼터링에 의해 1000~2000Å의 막두께(본 실시예에서는 1200Å 정도의 막두께)로 형성된다. 이 제3도전막(D3)은 소스전극(SD1), 드레인전극(SD2) 및 영상신호선(DL)을 구성하는 동시에, 투명화소전극(ITO1)을 구성하도록 되어 있다.

소스전극(SD1)의 제1도전막(d1), 드레인전극(SD2)의 제1도전막(d1)의 각각은, 상층의 제2도전막(d2)과 제3도전막(d3)보다 항층 더 깊게 내부로(채널영역으로)형성되어 있다. 즉, 이들부분중에서 제1도전막(d1)은 제2도전막(d2)과 제3도전막(d3)에 관계없이 박막트랜지스터(TFT)의 채널길이(L)를 규정할 수 있도록 구성되어 있다.

소스전극(SD1)은 투명화소전극(ITO1)에 접속되어 있다. 소스전극(SD1)은, i형 반도체층(AS)의 단차형상(제1도전막(g1)의 막두께, N⁺형 반도체층(d0)의 막두께 및 i형 반도체층(AS)의 막두께를 가산한 막두께에 상당하는 단차)을 따라서 형성되어 있다. 구체적으로는, 소스전극(SD1)은, i형 반도체층(AS)의 단자형상을 따라서 형성된 제1도전막(d1)과, 투명화소전극(ITO1)과 접속되는 쪽을 제1도전막(d1)보다 작은 사이즈로 제1도전막(d1)의 상부에 형성한 제2도전막(d2)과, 이 제2도전막(d2)으로부터 바깥쪽으로 노출된 제1도전막(d1)에 접속된 제3도전막(d3)으로 구성되어 있다.

소스전극(SD1)의 제2도전막(d2)은, i형 반도체층(AS)의 단차형상을 타고넘도록 제1도전막(d1)의 크롬막이 스트레스의 증대에 기인하여 두껍게 형성할 수 될 수 없으므로, i형 반도체층(AS)를 타고넘기 위하여 구성되어 있다. 즉, 제2도전막(d2)을 두껍게 형성함으로써 스텔커버리지를 향상시키고 있다. 제2도전막(dD)이 두껍게 형성될 수 있으므로, 소스전극(SD1)의 저항치의 저감에 크게 기여하고 있다(드레인전극(SD2)나 영상신호선(DL)에 대해서도 마찬가지임).

제2도전막(d2)의 i형 반도체층(AS)에 기인하는 단차형상을 타고넘을 수 없으므로, 제2도전막(d2)의 사이즈를 작게하여 외부에 노출된 제1도전막(d1)에 제3도전막(d3)이 접속된다. 제1도전막(d1)과 제3도전막(d3)은 접착성이 양호할 뿐만 아니라, 양자간의 접속부의 단차형상이 작기 때문에, 소스전극(SD1)과 투명화소전극(ITO1)을 확실히 접속할 수 있다.

[투명화소전극(ITO1)]

투명화소전극(ITO1)은 액정표시부의 화소전극의 한쪽을 구성한다. 투명화소전극(ITO1)은 박막트랜지스터(TFT1)의 소스전극(SD1) 및 박막트랜지스터(TFT1)의 소스전극(SD1)에 접속되어 있다. 이때문에, 박막트랜지스터(TFT1),(TFT2)중의 1개 예를들면, 박막트랜지스터(TFT1)에 결함이 발생한 경우에는 제조 공정시 레이저광에 의해서 박막트랜지스터(TFT1)와 영상신호선(DL)이 분리된다. 따라서, 점결함, 선결함이 발생하지 않고, 또한 2개의 박막트랜지스터(TFT1),(TFT2)에 동시에 결합이 발생하는 일의 거의 없으므로, 점결함이 발생하는 확율을 매우 작게할 수 있다.

[보호막(PSV1)]

박막트랜지스터(TFT) 및 투명화소전극(ITO1)위에는 보호막(PSV1)이 형성되어 있다. 보호막(PSV1)은 주로 박막트랜지스터(TFT)를 습기등으로부터 보호하기 위하여 형성되어 있다. 따라서, 투명성이 높고 또한 내습성이 양호한 것을 사용한다. 보호막(PSV1)은 예를들면 플라즈마 CVD장치에 의해서 형성한 산화실리콘막이나 질화실리콘막을, 8000Å 정도의 막두께로 형성한다.

(게이트단자(GTM), 드레인단자(DTM))

제5도에 도시한 바와같이, 게이트단자(GTM)는 제1도전막(g1)과 제3도전막(d3)으로 구성되어 있다.

또, 제6도에 도시한 바와같이, 드레인단자(DTM)는 제1도전막(g1)과 제3도전막(d3)으로 구성되어 있다.

제1도전막(g1)은 예를들면 크롬(Cr)을 스퍼터링에 의해, 1000Å 정도의 막두께로 형성한다.

[차광막 BM]

외부광(제3도의 위쪽으로부터 들어오는 광)이 채널형성영역으로 사용되는 i형 반도체층(AS)에 입사되지 않도록, 상부투명유리기판(SUS2)쪽에 차광막(BM)이 형성되고, 차광막(BM)은 제10도에서 빗금으로 표시된 패턴이다. 또한, 제10도는 제2도의 (ITO)막, 제3도전막(d3), 컬럼필터(FIL) 및 차광막(BM)만을 도시한 평면도이다. 차광막(BM)은 광에 대한 차폐성이 높은 막 예를들면, 알루미늄막이나 크롬막등으로 형성되어 있다. 본 실시예에서는 크로막이 스퍼터링에 의해 1300Å 정도의 막두께로 형성된다.

따라서, 박막트랜지스터(TFT1),(TFT2)에 의해 공유하는 공통의 i형 반도체층(AS)은 상부의 차광막(BM)과 다소 큰 하부의 게이트전극(GT) 사이에 샌드위치되어, 그 부분은 외부의 자연광이나 백라이트광으로부터 차단된다. 차광막(BM)은, 제10도에서 빗금으로 표시한 바와같이, 화소의 주위에 형성된다. 특히, 차광막(BM)은 격자형상(블랙매트릭스 형상)으로 형성되어, 1화소의 유효표시영역이 형성된다. 따라서, 각 화소의 윤곽이 차광막(BM)에 의해서 분명하게 되어, 차광막(BM)에 의해 콘트라스트가 향상한다. 즉, 차광막(BM)은 i형반도체(AS)에 대한 차광기능과 블랙매트릭스 기능등의 2개의 기능을 가진다.

또한, 러빙방향의 에지부에 대향하는 투명화소전극(ITO1)의 부분(제2도의 우측 하부의 부분)이 차광막(BM)에 의해서 차광되기 때문에, 상기 부분에 영역이 발생되어, 영역이 보이지 않으므로, 표시특성이 열화되는 일은 없다.

또한, 백트라이트를 상부투명유리기판(SUS2)쪽에 장착하고, 하부투명 유리기판(SUS1)을 관찰쪽(외부노출족)에 배치하여도 된다.

[공퉁투명화소전극(ITO2)]

공통투명화소전극(ITO2)는, 하부투명유리기판(SUS1)쪽에 화소마다 형성된 투명화소전극(ITO1)에 대향하므로, 액정(LC)의 광학적인 상태는 각 화소전극(ITO1)과 공통투명화소전극(ITO2) 사이의 전위치(전계)에 응답해서 변화한다. 이 공통투명화소전극(ITO2)은 공통전압(Vcom)이 인가되도록 구성되어 있다. 공통전압(Vcom)은 영상신호선(DL)에 인가되는 저레벨의 구동전압(Vdmin)과 고레벨의 구동전압(Vdmax)사이의 중간전위이다.

[컬러필터 FIL]

컬러필터(FIL)는 아크릴수지등의 수지재료에 의해서 형성되는 염색베이스재에 염료를 착색하여 제조된다. 컬러필터(FIL)은, 제1도에 도시한 바와같이, 화소에 대향하는 위치에 스트라이프형상으로 형성된다(제11도는 제7도의 제3도전막층(d3), 차광막(BM) 및 컬러필터(FIL)만을 도시하고 있고, B, R, G의 각 컬러필터(FIL)는 각각, 45°와 135°로 빗금칠 부분에 해당한다).

컬러필터(FIL)는 제10도에 도시한 바와같이 투명화소전극(ITO1)의 전부를 커버할 정도로 다소 크게 형성되고, 차광막(BM)은 컬러필터(FIL) 및 투명화소전극(ITO1)을 중첩하도록 투명화소전극(ITO1)을 둘레가장자리부분으로부터 안쪽에 형성되어 있다.

컬러필터(FIL)는 다음과 같은 방식으로 형성될 수 있다. 우선, 상부투명유리기판(SUS2)의 표면에 염색베이스재를 형성하고, 사진기술에 의해서 적색필터의 형성영역이외의 염색베이스재를 제거한다. 다음에, 염색베이스재를 적색염료로 염색하고, 고착처리를 행하여, 적색필터(R)를 형성한다. 다음에, 마찬가지의 공정을 행함으로서, 녹색필터(G)와 청색필터(B)를 순차적으로 형성한다.

[보호막(PSV2))]

컬러필터(FIL)를 다른색으로 나누어 염색한 염료가 액정(LC)으로 누설되는 것을 방지하기 위해 보호막(PSV2)이 형성되어 있다. 보호막(PSV2)은 아크릴수지나 에폭시수지등의 투명수지재료로 형성되어 있다.

[표시장치 전체의 등가회로]

제12도는 표시 매트릭스부의 등가회로와 그 주변회로의 결선도를 도시한다. 동도면은 회로도이지만, 실제의 기하학적배치에 대응하는 방식으로 도시되어 있다. "AR"은 복수의 화소를 2차원 형상으로 배열한 매트릭스 배열을 나타낸다.

도면중, "X"는 영상신호선(DL)을 나타내고, 첨자 "G", "B", "R"은 각각 녹색화소, 청색화소, 적색화소에 대응한다. "Y"는 주사신호선(GL)을 나타내고, 첨자 "1", "2", "3"···"end"는 주사타이밍의 순서에 따라서 부가되어 있다.

영상신호선 X(첨자생략)는 위쪽(또는 홀수)영상신호구동회로(He), 아래쪽(또는 짝수)영상신호구동회로(Ho)에 교호적으로 접속되어 있다.

"SUS"는 1개의 전압전원으로부터 복수로 분압하여 안정된 전압전원을 얻기 위한 전원회로와 호스트(상위연산처리장치)로부터 CRT(음극선관)용 정보를 TFT 액정표시장치용 정보로 변환하는 회로를 포함한 회로이다.

[유지용량소자(Cadd)의 구조]

투명화소전극(ITO1)은 박막트랜지스터(TFT)와 접속되는 단부와 반대쪽의 단부에 인접한 주사신호선(GL)과 중첩되도록 형성되어 있다. 이 중첩은 제4도로부터, 명백한 바와같이, 투명화소전극(ITO1)을 한쪽의 전극(PL2)으로 사용하고, 인접한 주사신호선(GL)을 다른쪽의 전극(PL1)으로 사용한 유지용량소자(정전용량소자)(Cadd)를 구성한다. 이 유지용량소자(Cadd)의 유전체막은, 박막트랜지스터(TFT)의 게이트절연막으로 사용되는 절연막(G1) 및 양극산화막(AOF)으로 구성되어 있다.

유지용량소자(Cadd)는, 제8도로부터 명백한 바와같이, 주사신호선(GL)의 제2도전막(g2)의 폭이 확장된 부분에 형성되어 있다. 또한, 영상신호선(DL)과 교차하는 부분의 제2도전막(g2)은 영상신호선(DL)과의 단락의 확률을 낮게하기 위하여 미세하게 되어 있다.

유지용량소자(Cadd)를 구성하기 위하여 중첩되는 투명화소전극(ITO1)과 전극(PL1)사이의 일부는, 소스전극(SD1)과 마찬가지로, 제1도전막(d1)과 제2도전막(d1)으로 이루어진 아일랜드 영역으로 형성되어 있으므로, 단차형상을 타고넘을 때에 투명화소전극(ITO1)이 단선되지 않는다. 이 아일랜드영역은, 투명화소전극(ITO1)의 면적(개구율)이 저하되지 않도록, 가능한 한 작게 구성한다.

(유지용량소자(Cadd)의 등가회로와 그 동작).

제2도에 도시된 화소의 등가회로를 제13도에 도시한다. 제13도에서, "Cgs"는 박막트랜지스터(TFT)의 게이트전극(GT)과 소스전극(SD1)사이에 형성되는 기생용량이다. 기생용량(Cgs)의 유전체막을 절연막(G1)이다.

"Cpix"는 투명화소전극(ITO1)(PIX)과 공통투명화소전극(ITO2)(COM) 사이에 형성되는 액정용량이다. 액정용량(Cpix)의 유전체막은 액정(LC), 보호막(PSV1) 및 배향막(ORI1),(ORI2)이다. "V1c"는 중간점전위이다.

유지용량소자(Cadd)는, 박막트랜지스터(TFT)가 스위칭할 때, 중간점전위(화소전극전위)(VIC)에 대한 게이트 전위변화 "△Vg"의 영향을 저감하도록 작용한다. 이것을 식으로 표시하면, 다음과 같다.

△Vlc = [Cgs/(Cgs+Cadd)]×△Vg

여기서, "△Vlc"는 "△Vg"에 의한 중간점전위의 변화분을 나타낸다. 이 변화분 "△Vlc"는 액정(LC)에 인가되는 직류성분의 원인이 되나, 유지용량(Cadd)을 크게 하면 할 수록, 그 값을 작게할 수 있다. 또한, 유지용량소자(Cadd)는 방전시간을 연장하도록 작용하고, 박막트랜지스터(TFT)가 오프된 후의 영상정보를 긴시간 동안 축적한다. 액정(LC)에 인가되는 직류성분이 저감에 의해 액정(LC)의 수명을 개선하여 액정표시 프레임의 절환시에 화상이 잔류하는 이른바 "프린팅"을 저감할 수 있다.

상기한 바와같이, 게이트전극(GT), i형반도체층(AS)을 완전히 커버할 정도로 확대되어 있으므로, 소스전극(SD1), 드레인전극(SD2)과의 중첩면적이 증가되고, 기생용량(Cgs)이 증가되어, 중간점전위(Vlc)가 게이트(주사)신호(Vg)의 영향을 쉽게 받는다고 하는 역효과가 발생한다. 그러나, 유지용량소자(Cadd)를 형성함으로써 이 결점도 해소할 수 있다.

유지용량소자(Cadd)의 유지용량은 화소의 기록특성으로부터, 액정용량(Cpix)에 대해서 4~8배(4Cpix<Cadd<8Cpix), 기생용량(Cgs)에 대해서 8~32배(8Cgs<Cadd<32Cgs) 정도의 값으로 설정된다.

[유지용량소자(Cadd)의 전극선의 결선방법]

유지용량전극선으로만 사용되는 처음단계의 주사신호선(GL)(Y₀)은, 제12도에 도시한 바와같이, 공통투명화소전극(ITO1)(Vcom)에 접속된다. 공통투명화소전극(ITO2)은, 제3도에 도시한 바와같이, 액정표시장치의 주변가장자리부분에서 은페이스트재(SL)에 의해 외부인출배선에 접속되어 있다. 또한, 이 외부인출배선의 일부의 도전막(g1 또는 g2)은 주사신호선(GL)과 동일한 제조공정으로 구성되어 있다. 이 결과, 최종단계의 유지용량전극선(GL)은 공통투명화소전극(ITO2)에 간단히 접속할 수 있다.

처음단계의 유지용량전극선(Y₀)을, 최종단계의 주사신호선(Yend)에 접속하거나 또는 Vcom 이외의 직류전위점(교류점자점)에 접속하거나 또는 부가적인 주사펄스(Y₀)를 받도록 수직신호선(V)에 접속하여도 된다.

다음에, 이 발명에 의한 액정표시장치의 제조방법에 대해서 설명한다. 먼저, 7059글래스(상품명)로 이루어진 하부투명유리기판(SUB1)의 양면에 산화실리콘막(SiO2)을 담금질처리에 의해 형성한후에, 500℃에서 60분동안 베이킹을 행한다. 다음에,하부투명유리기판(SUB1)위에 막두께가 1100Å의 크롬으로 이루어진 제1도전막(g1)을 스퍼터링에 의해 형성한다. 다음에, 에칭액으로 질산 제2세륨암모늄 용액을 사용한 사진식각기술에 의해 제1도전막(g1)을 선택적으로 에칭함으로써, 게이트단자(GTM) 및 드레인단자(DTM)을 형성하는 동시에, 제14도에 표시한 바와같이 게이트단자(GTM)를 접속하는 양극산화버스라인(AOB)과 이 양극산화버스라인(AOB)에 접속된 양극산화패드(AOP)를 형성한다. 다음에, 레지스터를 박리액 S502(상품명)에 의해서 제거한 후에, O₂애셔(O₂asher)를 1분간 행한다. 다음에, 막두께가 알루미늄-팔라듐, 알루미늄-실리콘, 알루미늄-실리콘-티탄, 알루미늄-실리콘-구리 등으로 이루어진 2600Å의 제2도전막(g2)을 스퍼터링에 의해 형성한다. 다음에, 에칭액으로서 인산과 질산 및 초산의 혼합산을 사용한 사진식각기술에 의해서 제2도전막(g2)을 선택적으로 에칭함으로써, 주사신호선(GL), 더미선(DGL), 게이트전극(GT) 및 유지용량소자(Cadd)의 전극(PL1)을 형성한다. 다음에, 드라이에칭장치에 SF₆가스를 도입해서, 실리콘등의 잔류물을 제거한 후에, 레지스터를 제거한다.

다음에, 양극산화용 포토레지스터(RST)를 형성한다. 다음에, 3% 주석산을 암모니아에 의해 PH7.0±0.5로 조정한 용액을 에틸렌글리콜용액에 의해 1 : 9로 희석한 용액으로 이루어진 양극산화액속에 하부투명유리기판(SUB1)중 양극산화하여야 할 부분을 침지하고, 양극산화패드(AOP)에 양극산화전압을 인가함으로써, 제2도전막(2)을 양극산화해서, 주사신호선(GL), 더미선(DGL) 및 게이트전극(GT)위에 양극산화막(AOF)을 형성한다.

다음에, 플라즈마 CVD장치에 암모니아가스, 실린가스, 질소가를 도입해서, 막두께가 3500Å의 질화실리콘막을 퇴적하고, 플라즈마 CVD 장치에 실린가스, 수소가를 도입해서, 막두께가 2100Å의 i형 비정질실리콘막을 퇴적한 후, 프라즈마 CVD 장치에 소소가스, 포스핀가스를 도입해서, 막두께가 300Å의 N⁺형 비정질실리콘막을 형성한다.

다음에, 드라이에칭가스로서 SF₆, CC1₄를 사용한 사진식각기술에 의해 N⁺형 비정질실리콘막, i형 비정질실리콘막을 선택적으로 에칭함으로써, i형 반도체층(AS)를 형성한다.

다음에, 레지스터를 제거한 후, 드라이에칭 가스로서 SF₆를 사용한 사진식각기술에 의해 질화실리콘막을 선택적으로 에칭함으로써, 절연막(G1)을 형성한다. 다음에, 레지스터를 제거한후에, 막두께가 600Å의 크롬으로 이루어진 제1도전막(d1)을 스퍼터링에 의해 형성한다. 다음에, 사진식각기술로 제1도전막(d1)을 선택적으로 에칭함으로써, 영상신호선(DL), 더미선(DDL), 소스전극(SD1), 드레인전극(SD2)의 제1층을 형성한다. 다음에, 레지스터를 제거하기전에, 드라이에칭장치에 CCl₄, SF₆를 도입해서 N+형 비정질실리콘막을 선택적으로 에칭함으로써, N⁺형 반도체층(d0)을 형성한다.

다음에, 레지스터를 제거한 후에, O₂애셔를 1분간 행한다. 다음에, 막두께가 알루미늄-팔라듐, 알루미늄-실리콘, 알루미늄-실리콘-티탄, 알루미늄-실리콘-구리등으로 이루어진 3500Å의 제2도전막(d2)을 스퍼터링에 의해 형성한다. 다음에, 사진식각기술에 의해서 제2도전막(d2)를 선택적으로 에칭함으로써, 영상신호선(DL), 더미선(DDL), 소스전극(SD1), 드레인전극(SD2)의 제2층을 형성한다. 다음에, 레지스터를 제거한후에, O₂애셔를 1분간 행한다. 다음에, 막두께가 1200Å의 "ITO1"으로 이루어진 제3도전막(d3)을 스퍼터링에 의해 형성된다. 다음에 애칭액으로서 염산과 질산의 혼합산을 사용한 사진식각기술에 의해 제3도전막(d3)을 선택적으로 에칭함으로써, 영상신호선(DL), 더미선(DDL), 소스전극(SD1), 드레인전극(SD2)의 제3층, 게이트단자(GTM), 드레인단자(DTM)의 최상층 및 투명화소전극(TFT1)을 형성한다. 다음에, 레지스터를 제거한후에, 플라즈마 CVD장치에 암모니아가스, 실린가스, 질소가를 도입해서, 막두께가 1㎛의 질화실리콘막을 형성한다. 다음에, 드라이에칭가스로서 SF₆을 사용한 사진식각기술에 의해서 질화실리콘막을 선택적으로 에칭함으로써, 보호막(PSV1)을 형성한다.

제15도는 본 발명에 의한 다음 액티브 매트릭스 방식의 컬러액정표시장치의 화소부의 모서리를 표시한 개략도이다. 이 액정표시장치에서는, 최외주의 주사신호선(GL)의 바깥쪽에 형성된 더미선(DGL)의 더미단자(DGTM)의 전위는 접지전위이고, 최외주의 영상신호선(DL)의 바깥쪽에 형성된 더미선(DDL)의 더미단자(DDTM)는 공통전압(Vcom)에 접속되어 있다. 또한, 화소의 바깥쪽에는 더미투명화소전극(DITO1), 더미박막트랜지스터(DTFT)등을 가진 더미화소가 형성되어 있고, 더미화소의 더미박막트랜지스터(DTFT)의 게이트전극과 드레인전극은 주사신호선(GL), 영상신호선(DL), 더미선(DGL),(DDL)에 접속되어 있다. 또, 차광막(BM)(제15도의 빗금친 부분)에 의해서 더미화소를 마스킹한다.

이와같이, 더미선(DGL)의 전위가 접지전위이므로, 더미박막트랜지스터(DTFT)가 ON으로 되지 않는다. 따라서, 영상신호선(DL)에 영상신호가 인가되어도, 더미투명화소전극(DITO)의 액정(LC)에 전압이 인가되지 않는다. 또한, 더미선(DDL)이 공통전압(Vcom)에 접속되어 있으므로, 주사신호선(GL)에 주사신호의 인가되어 더미박막트랜지스터(DTFT)가 ON으로 되어도, 더미투명화소전극(DITO1) 액정(LC)에 전압이 인가되지 않는다. 또한, 차광막(BM)에 의해서 더미화소가 마스킹되어 있으므로, 더미투명화소전극(DITO1)에 영상신호가 인가되어 더미화소가 접등하여도, 그 광은 차광막(BM)에 의해서 차광된다.

이상, 본 발명자에 의해서 이루어진 발명을 상기 실시예에 의거하여 구체적으로 설명하였으나, 본 발명은 상기 실시에에 한정되는 것은 아니고, 기술적범위을 일탈하지 않는 범위내에서 여러가지방식으로 변경하거나 수정할 수 있음은 물론이다.

예를들면, 상기 실시예에서는, 게이트전극형성→게이트절연막형성→반도체형성소스, 드레인전극형성의 역스태거구조(reverse stagger structure)를 설명하였으나, 상하관계나 형성순서가 반대인 스태거구조이어도 본 발명은 유효하다. 또한, 상기 실시예에서는, 1개의 더미선(DGL), (DDL)을 형성하였으나, 2개 이상의 더미선(DGL), (DDL)을 형성하여도 된다. 또한 상기 실시예에서는 주사신호선(GL)위에 알루미늄의 양극산화막(AOF)을 형성한 경우에 대해서 설명하였으나, 주사신호선위에 탄탈, 티탄등의 양극산화막을 형성한 경우에도 본 발명을 적용할 수 있다.

이상 설명한 바와같이, 본 발명에 의한 액정표시장치에서는, 신호선을 형성할 때에, 최외주의 신호선과 다른 신호선의 포토레지스터의 형성조건과 에칭조건등이 동일하게 되므로, 최외주의 신호선이 단선되지 않는다.

또한, 신호선이 주사신호선이고 또한 주사신호선상에 양극산화막이 형성되는 때에는, 양극산화시에 최외주의 주사신호선에서 전계가 불균일하게 되지 않는다. 또한, 포토레지스터형성시에 최외주의 주사신호선에 오물이 쉽게 부착될 수 없으므로, 최외주의 주사신호선이 단선되지 않는다.

Claims

제1기판(SUS1)과 제2기판(SUS2)으로 구성된 기판과, 상기 제1, 제2기판사이에 형성된 액정층(LC)과, 게이트전극(GT), 반도체막(AS), 상기 반도체막과 상기 게이트전극사이에 형성된 게이트절연막(G1,AOF) 및 서로 떨어져서 형성된 한쌍의 소스/드레인 전극(SD1,SD2)을 각각 포함하고, 또한 상기 제1기판과 약정층사이에 형성된 복수의 박막트랜지스터(TFT)와, 상기 트랜지스터중에서 한개의 트랜지스터의 한쌍의 소스/드레인전극(SD1,SD2)중에서 한쪽의 전극과 전기적으로 각각 접속된 복수의 화소전극(ITOL)과, 상기 관련된 트랜지스터의 게이트전극과 전기적으로 각각 접속된 복수의 행의 도선(GL)과, 상기 관련된 트랜지스터의 한쌍의 소스/드레인전극(SD1,SD2)중에서 다른쪽의 전극과 전기적으로 각각 접속되는 복수의 열의 도선(DL)과, 최외주의 화소의 바깥쪽에 배치되고 차광막으로 마스킹된 복수의 더미화를 포함한 것을 특징으로 하는 액정표시장치.
제1항에 있어서, 상기 행의 도선은 양극산화막으로 덮혀진 것을 특징으로 하는 액정표시장치.
제1항에 있어서, 상기 반도체막은 비정질실리콘인 것을 특징으로 하는 액정표시장치.
제1항에 있어서, 상기 게이트전극은 알루미늄을 함유하고 있는 것을 특징으로 하는 액정표시장치.
제1항에 있어서, 상기 더미화소는 최외주의 행의 도선(GL)의 바깥쪽에 각각 배치된 행의 더미도선을 포함한 것을 특징으로 하는 액정표시장치.
제1항에 있어서, 상기 더미회소는 최외주의 열의 도선(DL)의 바깥쪽에 각각 배치된 열의 더미도선을 구비하고 있는 것을 특징으로 하는 액정표시장치.
제6항에 있어서, 상기 열의 더미도선(DGL)은 공통전압(Vcom)에 전기적으로 결합되어 있는 것을 특징으로 하는 액정표시장치.
제5항에 있어서, 상기 행의 더미도선(DDL)은 접지전위(GND)에 전기적으로 결합되어 있는 것을 특징으로 하는 액정표시장치.