JP3225514B2 - 演算増幅器用出力段 - Google Patents
演算増幅器用出力段Info
- Publication number
- JP3225514B2 JP3225514B2 JP08930190A JP8930190A JP3225514B2 JP 3225514 B2 JP3225514 B2 JP 3225514B2 JP 08930190 A JP08930190 A JP 08930190A JP 8930190 A JP8930190 A JP 8930190A JP 3225514 B2 JP3225514 B2 JP 3225514B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- coupled
- collector
- npn transistor
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3083—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type
- H03F3/3086—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type two power transistors being controlled by the input signal
- H03F3/3096—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type two power transistors being controlled by the input signal using a single transistor with output on emitter and collector as phase splitter
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、演算増幅器に関するものであり、更に詳細
には、増幅器の出力に供給される電流の大きさを増大さ
せる回路を含む全NPN出力段を備える集積演算増幅器に
関する。
には、増幅器の出力に供給される電流の大きさを増大さ
せる回路を含む全NPN出力段を備える集積演算増幅器に
関する。
（従来の技術） 演算増幅器（オペアンプ）用の全NPN出力段は当業者
には周知である。現時点の市場では、たとえば、電池で
動作するシステムに利用するため消費電力の少いこのよ
うなオペアンプの用途は多数存在する。
には周知である。現時点の市場では、たとえば、電池で
動作するシステムに利用するため消費電力の少いこのよ
うなオペアンプの用途は多数存在する。
（発明が解決しようとする課題） 全部ではないがほとんどの従来の低電力オペアンプに
伴う問題は、休止動作モードでドレイン電流を電力小さ
く保ちながら充分な負荷電流を供給する能力が限られて
いるため、小さな低抵抗負荷、すなわち、600オーム以
下の負荷を駆動することができないということである。
伴う問題は、休止動作モードでドレイン電流を電力小さ
く保ちながら充分な負荷電流を供給する能力が限られて
いるため、小さな低抵抗負荷、すなわち、600オーム以
下の負荷を駆動することができないということである。
したがって、電力ドレインを低く保ちながら出力供給
電流を負荷の関数として増大させる手段を有する低電力
演算増幅器の必要性が存在する。
電流を負荷の関数として増大させる手段を有する低電力
演算増幅器の必要性が存在する。
本発明の目的は、出力に結合されている負荷の関数と
して出力電流を増大させるのに適した回路を提供するこ
とである。
して出力電流を増大させるのに適した回路を提供するこ
とである。
本発明の他の目的は、改良された演算増幅器を提供す
ることである。
ることである。
本発明の更に他の目的は、電流増大出力段を有する演
算増幅器を提供することである。
算増幅器を提供することである。
本発明の更に他の目的は、出力段への駆動電流を負荷
電流の関数として増大する電流増大回路により駆動され
る負荷電流を供給する出力段を有する改良された演算増
幅器を提供することである。
電流の関数として増大する電流増大回路により駆動され
る負荷電流を供給する出力段を有する改良された演算増
幅器を提供することである。
（課題を解決するための手段） 上述および他の目的に従って、第１および第２のNPN
出力トランジスタからなる出力段であって、正の電源導
体と第１のNPNトランジスタのコレクタとの間に結合さ
れてこれに、第１のトランジスタのエミッタから演算増
幅器の出力に供給される負荷電流の関数として増大され
たベース電流のドライバを供給する回路を備え、この回
路は第１のトランジスタを流れるコレクタ電流を検知し
てそのコレクタ電流が増大するにつれてベース電流のド
ライブを増大させる、演算増幅器の出力段が提供され
る。
出力トランジスタからなる出力段であって、正の電源導
体と第１のNPNトランジスタのコレクタとの間に結合さ
れてこれに、第１のトランジスタのエミッタから演算増
幅器の出力に供給される負荷電流の関数として増大され
たベース電流のドライバを供給する回路を備え、この回
路は第１のトランジスタを流れるコレクタ電流を検知し
てそのコレクタ電流が増大するにつれてベース電流のド
ライブを増大させる、演算増幅器の出力段が提供され
る。
（実施例） 図面を参照して、ここには差動入力信号を受ける典型
的な入力段12を備えるオペアンプ10が示されている。入
力段12は、VccおよびVeeがそれぞれ印加される電源導体
14,16との間に結合され、図示のとおり、PNPトランジス
タ18,20から成る差動増幅器を備えており、これらのト
ランジスタのエミッタが電流源22に差動適に結合され、
電流源の他方は電源導体14に結合される。入力24,26、
すなわちそれぞれトランジスタ18,20のベースに与えら
れる差動入力信号に応じて、差動的に関連する電流が、
単一終端変換器回路（single ended converter circui
t）差動的に結合されるレクタ中を流れ、ノード32に単
一の出力信号を導出する。差動・単一終端変換器回路
は、ダイオード28および出力ノード32と電源導体16との
間に従来どおりの方法で結合されるトランジスタ30から
構成される。入力24に印加される差動入力電圧が入力26
に印加される電圧より低い場合、出力ノード32への電流
ドライブはトランジスタ30を通して分流されるが、入力
状態が逆になれば、ベース電流ドライブが出力ノードに
供給される、と言えば充分である。
的な入力段12を備えるオペアンプ10が示されている。入
力段12は、VccおよびVeeがそれぞれ印加される電源導体
14,16との間に結合され、図示のとおり、PNPトランジス
タ18,20から成る差動増幅器を備えており、これらのト
ランジスタのエミッタが電流源22に差動適に結合され、
電流源の他方は電源導体14に結合される。入力24,26、
すなわちそれぞれトランジスタ18,20のベースに与えら
れる差動入力信号に応じて、差動的に関連する電流が、
単一終端変換器回路（single ended converter circui
t）差動的に結合されるレクタ中を流れ、ノード32に単
一の出力信号を導出する。差動・単一終端変換器回路
は、ダイオード28および出力ノード32と電源導体16との
間に従来どおりの方法で結合されるトランジスタ30から
構成される。入力24に印加される差動入力電圧が入力26
に印加される電圧より低い場合、出力ノード32への電流
ドライブはトランジスタ30を通して分流されるが、入力
状態が逆になれば、ベース電流ドライブが出力ノードに
供給される、と言えば充分である。
説明のために、ノード32で得られる入力段12の出力は
トランジスタ36のベースで出力段34の入力として結合さ
れると考えられる。トランジスタ36は、そのエミッタが
抵抗器38を経て電源導体16およびNPN出力トランジスタ4
0のベースに結合されるエミッタ・フォロワとして構成
される。トランジスタ36のコレクタは上方のNPN出力ト
ランジスタ42のベースに結合される。後に参照されるよ
うに、トランジスタ40,42はオペアンプ10の周知のNPN出
力駆動段を構成する。好適な実施例における電流増大回
路44は、電源導体14とトランジスタ42のコレクタとの間
に結合され、トランジスタ42のベースに増大したベース
電流のドライブを供給する出力を備える。本発明の電流
増大回路44は、トランジスタ46を備え、そのエミッタ・
コレクタ間の導電径路がノード52とトランジスタ36のコ
レクタおよびトランジスタ42のベース両方との間に結合
され、そのベースはダイオード48のカソードに結合され
アノードはノード54に結合される。ノード52は電源導体
52に結合され、抵抗器50を介して、ノード54でトランジ
スタ42のコレクタに結合される。電流源56はトランジス
タ46のベースと電源導体16との間に結合されて基準電流
Irefを吸込む。既知のとおり、ダイオード48は、エミッ
タがノード54に結合され、ベース・コレクタ電極がトラ
ンジスタ46のベースに結合されるトランジスタを利用し
て実現することができる。
トランジスタ36のベースで出力段34の入力として結合さ
れると考えられる。トランジスタ36は、そのエミッタが
抵抗器38を経て電源導体16およびNPN出力トランジスタ4
0のベースに結合されるエミッタ・フォロワとして構成
される。トランジスタ36のコレクタは上方のNPN出力ト
ランジスタ42のベースに結合される。後に参照されるよ
うに、トランジスタ40,42はオペアンプ10の周知のNPN出
力駆動段を構成する。好適な実施例における電流増大回
路44は、電源導体14とトランジスタ42のコレクタとの間
に結合され、トランジスタ42のベースに増大したベース
電流のドライブを供給する出力を備える。本発明の電流
増大回路44は、トランジスタ46を備え、そのエミッタ・
コレクタ間の導電径路がノード52とトランジスタ36のコ
レクタおよびトランジスタ42のベース両方との間に結合
され、そのベースはダイオード48のカソードに結合され
アノードはノード54に結合される。ノード52は電源導体
52に結合され、抵抗器50を介して、ノード54でトランジ
スタ42のコレクタに結合される。電流源56はトランジス
タ46のベースと電源導体16との間に結合されて基準電流
Irefを吸込む。既知のとおり、ダイオード48は、エミッ
タがノード54に結合され、ベース・コレクタ電極がトラ
ンジスタ46のベースに結合されるトランジスタを利用し
て実現することができる。
出力トランジスタ40のコレクタは、ダイオード58を介
して出力トランジスタ42のエミッタに、抵抗器62を介し
てオペアンプ10の出力端子60に結合される。１対のダイ
オード64,66がトランジスタ42のベースとトランジスタ4
0のコレクタとの間に結合され、トランジスタ40のコレ
クタはミラー・ループ補償コンデンサ68を介してそのベ
ースに結合される。伝統的なミラー・フィードバック・
ループはコンデンサ70から構成されるように示されてい
る。保護トランジスタ72が利用されるが、そのコレクタ
・エミッタ間の導電径路はトランジスタ42のベースと出
力60との間に結合され、そのベースはトランジスタ42の
エミッタに結合される。
して出力トランジスタ42のエミッタに、抵抗器62を介し
てオペアンプ10の出力端子60に結合される。１対のダイ
オード64,66がトランジスタ42のベースとトランジスタ4
0のコレクタとの間に結合され、トランジスタ40のコレ
クタはミラー・ループ補償コンデンサ68を介してそのベ
ースに結合される。伝統的なミラー・フィードバック・
ループはコンデンサ70から構成されるように示されてい
る。保護トランジスタ72が利用されるが、そのコレクタ
・エミッタ間の導電径路はトランジスタ42のベースと出
力60との間に結合され、そのベースはトランジスタ42の
エミッタに結合される。
休止動作状態においては、抵抗器50の値が小さい、す
なわち、約４オームであると仮定すれば、電源増大回路
44は実質上電流ミラーとして働き、トランジスタ46のコ
レクタに休止バイアス電流を供給する。トランジスタ42
のベース・エミッタおよびダイオード58と並列にダイオ
ード64,66を接続すると共通の電流ミラーとして働き、
これによりトランジスタ46のコレクタから供給される電
流がトランジスタ42のコレクタ・エミッタ間の導電径路
を通してミラーされる。この待徴電流または休止電流は
非常に小さくすることができ、Irefの値に近づく。
なわち、約４オームであると仮定すれば、電源増大回路
44は実質上電流ミラーとして働き、トランジスタ46のコ
レクタに休止バイアス電流を供給する。トランジスタ42
のベース・エミッタおよびダイオード58と並列にダイオ
ード64,66を接続すると共通の電流ミラーとして働き、
これによりトランジスタ46のコレクタから供給される電
流がトランジスタ42のコレクタ・エミッタ間の導電径路
を通してミラーされる。この待徴電流または休止電流は
非常に小さくすることができ、Irefの値に近づく。
トランジスタ36が遮断されかつNPNトランジスタ42が
導通する傾向にある供給動作モードでは、電流増大回路
44は負荷電流、すなわちトランジスタ42のコレクタ・エ
ミッタ電流を効果的に検出して、負荷電流要求が増大す
るにつれてその大きさが増大する電流をトランジスタ42
のベースに供給する。したがって、負荷電流が増大する
につれて、トランジスタ42を通して流れるコレクタ電流
が増大し、これにより抵抗器50の両端間の電圧降下が増
大する。トランジスタ46はしたがって抵抗器50の両端間
の電圧降下が増大するにつれて一層導電性となり、出力
駆動トランジスタ42に供給されるベース電流のドライブ
が益々増大し、トランジスタ42が更に導電性となり、小
さな負荷、たとえば、600オーム以下、を駆動するため
の充分なより一層大きな負荷電流を供給することができ
る。したがって、電流増大回路44、およびNPNトランジ
スタ42,40の他にダイオード58,64,66から構成される電
流効率の良い出力段の組合せは、休止電力の消耗を小さ
く保ちながら、小さな負荷を駆動することができる。ミ
ラー補償コンデンサ68はコンデンサ70を備えたミラー・
フィードバック・ループを補償し、周知のように、不必
要な高周波のピーキングを軽減する。トランジスタ72
は、伝統的な電流制限用として、また出力電圧が低に引
下げられたとき、オペアンプ10の吸込み動作モードでト
ランジスタ42のベース・エミッタ接合がツェナー降伏を
起さないようにするのに使用される。
導通する傾向にある供給動作モードでは、電流増大回路
44は負荷電流、すなわちトランジスタ42のコレクタ・エ
ミッタ電流を効果的に検出して、負荷電流要求が増大す
るにつれてその大きさが増大する電流をトランジスタ42
のベースに供給する。したがって、負荷電流が増大する
につれて、トランジスタ42を通して流れるコレクタ電流
が増大し、これにより抵抗器50の両端間の電圧降下が増
大する。トランジスタ46はしたがって抵抗器50の両端間
の電圧降下が増大するにつれて一層導電性となり、出力
駆動トランジスタ42に供給されるベース電流のドライブ
が益々増大し、トランジスタ42が更に導電性となり、小
さな負荷、たとえば、600オーム以下、を駆動するため
の充分なより一層大きな負荷電流を供給することができ
る。したがって、電流増大回路44、およびNPNトランジ
スタ42,40の他にダイオード58,64,66から構成される電
流効率の良い出力段の組合せは、休止電力の消耗を小さ
く保ちながら、小さな負荷を駆動することができる。ミ
ラー補償コンデンサ68はコンデンサ70を備えたミラー・
フィードバック・ループを補償し、周知のように、不必
要な高周波のピーキングを軽減する。トランジスタ72
は、伝統的な電流制限用として、また出力電圧が低に引
下げられたとき、オペアンプ10の吸込み動作モードでト
ランジスタ42のベース・エミッタ接合がツェナー降伏を
起さないようにするのに使用される。
負荷電流吸込みモードではトランジスタ72の作用によ
りトランジスタ40が導通するので、電流増大は不要であ
ることに注意する。トランジスタ40のベース電流がトラ
ンジスタ46のコレクタから供給され得る電流より大きく
なると、追加のベース電流が、この状態で順方向にバイ
アスされることになるトランジスタ72のコレクタ・ベー
ス接合を通して抵抗器62を経て出力から供給されること
ができる。
りトランジスタ40が導通するので、電流増大は不要であ
ることに注意する。トランジスタ40のベース電流がトラ
ンジスタ46のコレクタから供給され得る電流より大きく
なると、追加のベース電流が、この状態で順方向にバイ
アスされることになるトランジスタ72のコレクタ・ベー
ス接合を通して抵抗器62を経て出力から供給されること
ができる。
理解されるとおり、上述の電流増大回路44は、当業者
には良く利されるようにダイオード28とトランジスタ30
との接続と同じ方法で電流ミラーを形成している。それ
自体、抵抗器をトランジスタ46のエミッタおよびダイオ
ード手段48の電流径路に付加して電流配給およびトラン
ジスタ46から供給されるコレクタ電流の調節を行うこと
ができるということは当業者によく知られていることで
ある。その他に、抵抗器をトランジスタ46のベースとダ
イオード48の陰極との間に結合してトランジスタ46のコ
レクタ電流をIrefに関して調節することができる。
には良く利されるようにダイオード28とトランジスタ30
との接続と同じ方法で電流ミラーを形成している。それ
自体、抵抗器をトランジスタ46のエミッタおよびダイオ
ード手段48の電流径路に付加して電流配給およびトラン
ジスタ46から供給されるコレクタ電流の調節を行うこと
ができるということは当業者によく知られていることで
ある。その他に、抵抗器をトランジスタ46のベースとダ
イオード48の陰極との間に結合してトランジスタ46のコ
レクタ電流をIrefに関して調節することができる。
（発明の効果） これまで述べてきたものは、オペアンプの電力消費を
軽減しながら、同様のオペアンプ出力段より小さい負荷
を駆動することができ、電流増大回路および全NPNトラ
ンジスタ駆動出力段の組合せから成る新規な出力段であ
る。新規な増大電流源は、電流供給動作モード中トラン
ジスタ・ドライバを通して流れる負荷電流を検出して、
トランジスタ・ドライバに増大する負荷電流の関数とし
てベース電流を駆動し供給する。
軽減しながら、同様のオペアンプ出力段より小さい負荷
を駆動することができ、電流増大回路および全NPNトラ
ンジスタ駆動出力段の組合せから成る新規な出力段であ
る。新規な増大電流源は、電流供給動作モード中トラン
ジスタ・ドライバを通して流れる負荷電流を検出して、
トランジスタ・ドライバに増大する負荷電流の関数とし
てベース電流を駆動し供給する。
図面は本発明の概要図である。 10……オペアンプ、12……入力段、14,16……電源導
体、 22,56……電流源、34……出力段、44……電流増大回
路、 68……ミラー・ループ補償コンデンサ、 70……ミラー・フィードバック・コンデンサ。
体、 22,56……電流源、34……出力段、44……電流増大回
路、 68……ミラー・ループ補償コンデンサ、 70……ミラー・フィードバック・コンデンサ。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭51−25953（ＪＰ，Ａ) 実開 昭58−147316（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03F 3/45
Claims (3)
- 【請求項１】演算増幅器の入力に印加される駆動信号に
応答して出力端子に負荷電流を供給する演算増幅器用出
力段であって： 各々がベース、コレクタ、およびエミッタを有する第１
（42）および第２（40）NPNトランジスタを備え、前記1
NPNトランジスタのエミッタは出力端子に結合されてこ
れに電流を供給し、前記第2NPNトランジスタのコレクタ
は出力端子に結合されてそれから電流を吸い込み、前記
第2NPNトランジスタのエミッタは第１電源導体に結合さ
れる出力ドライバ段； 前記出力段の入力と前記第１および第2NPNトランジスタ
の前記ベースとの間に結合されたエミッタ・フォロワ構
成のトランジスタ（36）； 前記第1NPNトランジスタのエミッタと前記第2NPNトラン
ジスタのコレクタとの間に結合される第１ダイオード手
段（58）； 前記第1NPNトランジスタのベースと前記第2NPNトランジ
スタのコレクタとの間に結合される別のダイオード手段
（64,66）； 第２電源導体と前記第1NPNトランジスタのコレクタとの
間に結合され、これにその大きさが前記第１トランジス
タを通して流れるコレクタ電流の関数であると共に前記
第１トランジスタにより前記出力端子に供給される負荷
電流が増大するにつれて増大するベース電流を供給する
回路手段（44）；および 前記1NPNトランジスタの前記エミッタに結合されたベー
ス端子、前記第1NPNトランジスタの前記ベースに結合さ
れたコレクタ端子および前記出力端子に接続されるエミ
ッタ端子を有する第３のNPNトランジスタ（72）； から成ることを特徴とする出力段。 - 【請求項２】前記回路手段は： 前記第２電源導体と前記第1NPNトランジスタのコレクタ
との間に結合された第１抵抗手段； ベースおよび前記第２電源導体と前記第1NPNトランジス
タのベースとの間に結合されたエミッタ−コレクタ間の
導電経路を有する別のトランジスタ； 前記第1NPNトランジスタのコレクタと前記別のトランジ
スタのベースとの間に結合された第１ダイオード；およ
び 前記別のトランジスタのベースと前記第１電源導体との
間に結合されて基準電流を供給する電流源 から成ることを特徴とする請求項１記載の出力段。 - 【請求項３】前記別のダイオード手段は、前記第1NPNト
ランジスタのベースおよび第2NPNトランジスタのコレク
タとの間に直列に結合された少なくとも１対のダイオー
ドから成ることを特徴とする請求項２記載の出力段。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US334.430 | 1989-04-07 | ||
| US07/334,430 US4922208A (en) | 1989-04-07 | 1989-04-07 | Output stage for an operational amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02288607A JPH02288607A (ja) | 1990-11-28 |
| JP3225514B2 true JP3225514B2 (ja) | 2001-11-05 |
Family
ID=23307187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08930190A Expired - Lifetime JP3225514B2 (ja) | 1989-04-07 | 1990-04-05 | 演算増幅器用出力段 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4922208A (ja) |
| EP (1) | EP0391055B1 (ja) |
| JP (1) | JP3225514B2 (ja) |
| KR (1) | KR0136088B1 (ja) |
| DE (1) | DE69011919T2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5019789A (en) * | 1990-06-26 | 1991-05-28 | Burr-Brown Corporation | Adaptive bias circuit for preventing turnoff in a push-pull stage |
| JPH0821819B2 (ja) * | 1990-08-30 | 1996-03-04 | 三洋電機株式会社 | 増幅回路 |
| JPH04218884A (ja) * | 1990-12-19 | 1992-08-10 | Toyota Autom Loom Works Ltd | 演算増幅回路 |
| US5229721A (en) * | 1992-04-06 | 1993-07-20 | Plantronics, Inc. | Micropower amplifier/transducer driver with signal expansion |
| JP3321897B2 (ja) * | 1992-05-29 | 2002-09-09 | ヤマハ株式会社 | 増幅回路 |
| US5327100A (en) * | 1993-03-01 | 1994-07-05 | Motorola, Inc. | Negative slew rate enhancement circuit for an operational amplifier |
| JP2976770B2 (ja) * | 1993-09-01 | 1999-11-10 | ヤマハ株式会社 | 増幅回路 |
| US5684432A (en) * | 1995-12-26 | 1997-11-04 | Lucent Technologies Inc. | Amplifier output stage having enhanced drive capability |
| US5689211A (en) * | 1996-02-14 | 1997-11-18 | Lucent Technologies Inc. | Quiescent current control for the output stage of an amplifier |
| US5764105A (en) * | 1996-11-22 | 1998-06-09 | Burr-Brown Corporation | Push-pull output circuit method |
| WO2020191606A1 (zh) * | 2019-03-26 | 2020-10-01 | 华为技术有限公司 | 一种推挽型驱动电路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3436667A (en) * | 1964-12-08 | 1969-04-01 | Electric Associates Inc | Protection circuit for an amplifier system |
| DE1537648A1 (de) * | 1966-11-25 | 1970-01-22 | Plessey Uk Ltd | Transistorschaltung |
| JPS5753110A (en) * | 1980-09-16 | 1982-03-30 | Toshiba Corp | Power amplifier |
| JPS589407A (ja) * | 1981-07-08 | 1983-01-19 | Shinshirasuna Denki Kk | 電力増幅回路の特性を改善するための装置 |
| US4791325A (en) * | 1987-12-21 | 1988-12-13 | Motorola, Inc. | Class B clamp circuit |
-
1989
- 1989-04-07 US US07/334,430 patent/US4922208A/en not_active Expired - Lifetime
-
1990
- 1990-02-22 DE DE69011919T patent/DE69011919T2/de not_active Expired - Fee Related
- 1990-02-22 EP EP90103422A patent/EP0391055B1/en not_active Expired - Lifetime
- 1990-04-03 KR KR1019900004543A patent/KR0136088B1/ko not_active IP Right Cessation
- 1990-04-05 JP JP08930190A patent/JP3225514B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4922208A (en) | 1990-05-01 |
| DE69011919D1 (de) | 1994-10-06 |
| DE69011919T2 (de) | 1995-03-30 |
| EP0391055A2 (en) | 1990-10-10 |
| KR900017274A (ko) | 1990-11-15 |
| JPH02288607A (ja) | 1990-11-28 |
| KR0136088B1 (ko) | 1998-06-01 |
| EP0391055B1 (en) | 1994-08-31 |
| EP0391055A3 (en) | 1991-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20040066234A1 (en) | Capacitor coupled dynamic bias boosting circuit for a power amplifier | |
| US4077013A (en) | Audio power amplifier with automatic bias control | |
| JP3225514B2 (ja) | 演算増幅器用出力段 | |
| US6486739B1 (en) | Amplifier with self-bias boosting using an enhanced wilson current mirror biasing scheme | |
| GB2217134A (en) | Amplifier circuit | |
| JPH021401B2 (ja) | ||
| US5710522A (en) | Amplifier having an active current source | |
| GB2047032A (en) | Power-amplifying circuits | |
| JP2877315B2 (ja) | 低周波増幅器のための集積可能なａｂ級出力段 | |
| US5659266A (en) | Low volatage output stage with improved output drive | |
| JP2933633B2 (ja) | バッファ増幅器 | |
| JPH05206751A (ja) | クラスａ増幅器用動的バイアス | |
| US6292057B1 (en) | Output stage of an operational amplifier and method having a latchup-free sourcing current booster for driving low impedance loads | |
| US5500625A (en) | Controlled current output stage amplifier circuit and method | |
| CA2371066A1 (en) | Overvoltage protection | |
| JP3263410B2 (ja) | トランジスタの制御電流補償用回路装置 | |
| JPH0216810A (ja) | トランジスタ回路 | |
| Tanaka | New biasing circuit for class B operation | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP2834929B2 (ja) | 増幅回路 | |
| JP3338334B2 (ja) | 増幅回路 | |
| JPH06334451A (ja) | 電流ブースト回路 | |
| JP3243947B2 (ja) | 演算増幅器 | |
| JPH0731616Y2 (ja) | 高出力トランジスタ増幅器用バイアス電源回路 | |
| JPH024503Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070831 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080831 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090831 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090831 Year of fee payment: 8 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090831 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 9 |