KR0136088B1 - 연산 증폭기용 출력단 - Google Patents

Abstract

내용 없음

Description

연산 증폭기용 출력단

제 1 도는 본 발명의 구성도

*도면의 주요부분에 대한 부호의 설명*

10 : 연산 증폭기12 : 입력단

22 : 전류원34 : 출력단

44 : 전류 부스트 회로62 : 저항

68 : 캐패시터

발명의 분야

본 발명은 연산 증폭기에 관한 것으로, 특히 NPN 출력단을 가진 집적된 연산 증폭기에 관한 것이며, 상기 출력단이 증폭기의 출력에 제공된 (sourced) 전류의 세기를 증가시키기 위한 회로를 포함하고 있다.

연산 증폭기 (op-amps)의 모든 NPN 출력단은 본 기술 분야에서 널리 공지되어 있다. 오늘날의 시장에 있어서는 바테리로 동작되는 시스템에 이용되도록 저 전력 소비를 하는 연산 증폭기의 응용예가 많이 있다. 종래의 저 전력 연산 증폭기에는 정지 동작 모드(quiescent operating mode)에서 최소 드레인 전류를 유지할 때 충분한 전류를 제공하는데 제한된 특성이 존재하기 때문에 600 오옴 또는 그 이하의 부하인 적은 저항성 부하를 구동할 수가 없는 문제점이 있었다.

따라서, 저 전원 드레인을 유지할 때 부하의 함수로서 출력 소스 전류를 부스팅 하기 위한 수단을 가진 저 전력 연산 증폭기가 존재할 필요성이 있다.

발명의 개요

본 발명의 목적은 회로에 결합되어 부하의 함수인 부스탄틴 출력 전류를 제공하기 위한 적당한 회로를 제공하는데 있다.

본 발명의 다른 목적은 개선된 연산 증폭기를 제공하는데 있다.

본 발명의 또 다른 목적은 전류 부스틴된 출력단을 가진 연산 증폭기를 제공하는 데 있다.

본 발명의 또다른 목적은 전류 부스트 회로에 의해 구동되는 부하 전류를 제공 (sourcing)하기 위한 출력단을 가진 개선된 부하 전류의 함수로서 출력단에 대한 구동 전류를 증가시킨다.

상기 목적 및 다른 목적에 따라, 제 1 및 제 2 NPN 출력 트랜지스터와, 제 1 NPN 트랜지스터의 콜렉터와 양의 공급 도체 사이에 결합되어, 제 1 트랜지스터의 에미터에서 연산 증폭기의 출력으로 제공되는 부하 전류의 함수로서 부스트된 베이스 구동 전류를 제공하기 위한 회로를 구비한 연산 증폭기의 출력단이 제공되며, 상기 회로는 콜렉터 전류가 증가함에 따라 베이스 구동 전류를 증가시키기 위해 제 1 트랜지스터를 통하여 흐르는 콜렉터 전류를 감지한다.

양호한 실시예의 상술

제 1 도는 차동 입력 신호를 수신하기 위한 전형적인 입력단(12)을 포함한 연산 증폭기(10)를 도시하고 있다.

입력단(12)은 Vcc 및 Vee가 각각 인가된 전원 공급 도체(14, 16)사이에 결합되며, 도시된 바와같이 PNP 트랜지스터(18, 20)로 구성된 차동 증폭기를 포함한다. 상기 트랜지스터의 에미터는 전류원(22)에 결합되며, 전류원의 다른 단자는 전원 공급 도체(14)에 결합된다. 트랜지스터(18, 20)의 베이스인 입력(24, 26)에 인가된 차동 입력 신호에 응답하여, 관련된 전류가 트랜지스터의 콜렉터에 차동적으로 흐르며, 이 콜렉터는 노드(32)에서 단일 출력 신호를 제공하기 위해 단일 종단의 차동 변환 회로에 결합된다. 상기 단일 종단의 차동 변환 회로는 종래 방식으로 다이오드(28)와, 출력 노드(32)와 전원 공급 도체(16)사이에 결합된 트랜지스트(30)를 구비하여 이루어져 있다. 만약 입력(24)에 인가된 차동 입력 전압이 입력(26)에 인가된 전압보다 적다면, 출력 노드(32)에 대한 구동 전류는 트랜지스터(30)를 통하여 다른 곳으로 전환되며, 반면 반전 입력 조건이 발생한다면, 베이스 구동 전류는 출력 노드에 제공된다.

논의상, 노드(32)에 취해진 입력단(12)의 출력이 트랜지스터(36)의 베이스, 즉 출력단(34)의 입력에 결합된다.

트랜지스터(36)는 저항(28)을 통하여 전원 공급 도체(16)와 출력 NPN 트랜지스터(40)의 베이스에 결합되는 트랜지스터의 에미터를 가진 에미터 팔로워(emitter follower)로서 구성된다.

트랜지스터(36)의 콜렉터는 상부 출력 NPN 트랜지스터(42)의 베이스에 결합된다. 후술될 바와같이, 트랜지스터(42)는 널리 공지된 연산 증폭기(10)의 NPN 출력 구동단을 구비한다. 양호한 실시예의 전류 부스트 회로(44)는 전원 공급 도체(14)와 트랜지스터(42)의 콜렉터 사이에 결합되어 있으며, 부스트된 베이스 구동 전류를 후속 트랜지스터의 베이스에 공급하기 위한 출력을 가진다. 본 발명의 전류 부스트 회로(44)는 트랜지스터(36)의 콜렉터 및 트랜지스터(42)의 베이스와 노드(52)사이에 결합된 상기 트랜지스터의 에미터-콜렉터 전도 경로를 가진 트랜지스터(46)를 포함하며,

트랜지스터(46)의 베이스는 다이오드(48)의 캐소드에 결합되며, 상기 다이오드의 애노드는 노드(54)에 리턴된다. 노드(52)는 전원 공급 도체(52)에 결합되며, 저항(50)을 통하여 트랜지스터(42)의 콜렉터인 노드(54)에 결합된다. 전류원(56)은 기준 전류(Iref)를 강하하기 위해 전원 공급 도체(16)와 트랜지스터(46)의 베이스 사이에 결합된다. 공지된 바와 같이, 다이오드(48)는 트랜지스터(46)의 베이스에 결합된 베이스-콜렉터 전극과 노드(54)에 결합된 트랜지스터의 에미터를 가진 트랜지스터를 이용하여 실현될 것이다.

출력 트랜지스터(40)의 콜렉터는 다이오드(48)를 통하여 출력 트랜지스터(42)의 에미터에 결합되며, 저항(62)을 통하여 연산 증폭기(10)의 출력 단자(60)에 결합된다. 한쌍의 다이오드(64, 66)는 트랜지스터(42)의 베이스와 트랜지스터(40)의 콜렉터 사이에 결합되며, 트랜지스터(40)의 콜렉터는 밀러 루프 보상 캐패시터(68)를 통하여 트랜지스터(40)의 베이스에 결합된다. 종랙의 밀러 피드백 루프는 캐패시터(70)를 구비하여 도시된다. 트랜지스터(42)의 베이스와 출력(60)사이에 결합된 콜렉터-에미터 전도 경로와, 트랜지스터(42)의 에미터에 결합된 베이스를 가진 보호 트랜지스터(72)가 사용된다.

정지 동작 상태(quiescent operating state)에 있어서, 저항(50)의 값이 적으면, 즉 4 오옴 정도로 하면, 전류 부스트 회로(44)는 트랜지스터(46)의 콜렉터에서 정지 바이어스 전류(quiescent bias curent)를 제공하도록 전류 미로로서 주기능을 한다. 다이오드(64, 64)는 트랜지스터(42)의 베이스-에미터에 병렬로 접속되며, 다이오드(58)는 공통 전류 미러로서 기능하며, 이것에 의해 트랜지스터(46)의 콜렉터로부터 제공된 전류는 트랜지스터(42)의 콜렉터-에미터 전도 경로를 통하여 미러된다. 이 대기 또는 정지 전류는 매우 적을 것이며 Iref 값과 근사적이다.

트랜지스터(36)가 턴 오프되며 NPN 트랜지스터(42)가 턴온되는 공급 동작 모드에 있어서, 전류 부스트 회로(44)는 전류를 트랜지스터(42)의 베이스에 공급하기 위해서 부하 전류, 트랜지스터(42)의 콜렉터-에미터 전류를 효과적으로 감지하며, 전류의 세기는 부하 전류가 증가함에 따라 증가한다. 그래서, 부하 전류가 증가함에 따라 트랜지스터(42)를 통하는 콜렉터 전류가 증가하고, 이에 따라 저항(50) 양단의 전압 강하가 증가한다. 트랜지스터(46)는 저항(50) 양단 전압 강하가 출력 구동 트랜지스터(42)에 증가되는 베이스 구동 전류를 제공하도록 증가하는 것에 의해 더 전도될 것이며, 600 오옴 또는 그 이하의 적은 부하를 구동하기에 충분한 보다 큰 부하 전류를 공급하기 위해 더 전도된다. 따라서, NPN 트랜지스터(40, 42)뿐만 아니라 다이오드(58, 66, 68)를 구비한 효율적인 전류 출력단과 전류 부스트 회로(44)의 조합체는 적은 정지 전원 드레인을 가지는 한편 적은 부하를 구동할 수 있다. 밀러 보상 캐패시터(68)는 바람직하지 않는 고주파수 첨두치를 감소하기 위해 공지된 바와같이 캐패시터(70)를 포함하는 밀러 피드백 루프를 보상한다. 트랜지스터(72)는 종래의 전류 리미팅(limiting)에 이용되며, 출력 전압이 낮을 때 트랜지스터(42)의 베이스-에미터 접합이 연산 증폭기(10)의 싱크(sink) 동작 모드로 항복하는 것을 방해한다.

트랜지스터(40)가 트랜지스터(72)의 동작에 의해 턴온되므로 부하 전류 싱크 모드에서 전류 부스팅이 필요하지는 않다. 트랜지스터(40)의 베이스 전류가 트랜지스터(46)의 콜렉터로부터 공급될 수 있는 전류보다 더 클때, 부가적인 전류가 이 조건에서 순방향 바이어스 되는 트랜지스터의 콜렉터-베이스 접합에 의하여 저항(62)을 통하여 출력으로부터 공급될 것이다.

상술된 전류 부스트 회로(44)는 본 기술분야의 숙련가에 의해 이해될 수 있는 바와 같이 다이오드(28)와 트랜지스터(30)의 접속과 동일 방법으로 전류 미러를 형성한다. 이와같이, 저항이, 트랜지스터(40)로부터 제공된 콜렉터 전류의 조정 및 전류 비율을 제공하도록 트랜지스터(46)의 에미터와 다이오드(48)의 전류 경로에서 부가될 수 있다는 것은 본 기술분야의 숙련가에게 널리 공지된 것이다. 게다가, 저항은 Iref에 대한 저항(46)의 콜렉터 전류 비율로 트랜지스터(46)의 베이스와 다이오드(48)의 캐소드 사이에 결합될 것이다.

따라서, 전류 부스트 회로와 모든 NPN 트랜지스터 구동기 출력단을 결합하여 구비한 새로운 출력단이 연산 증폭기의 드레인 전력을 감소시키는 한편 유사한 연산 증폭기 출력단 보다 더 적은 부하를 구동할 수 있다. 또한, 새로운 부스트된 전류원은 증가된 부하 전류의 함수인 트랜지스터 구동기에 증가된 베이스 구동 전류를 제공하도록 전류 공급 동작 모드 동안 트랜지스터 구동기를 통하여 흐르는 부하 전류를 감지한다.

Claims (3)

1. 연산 증폭기의 입력에 공급된 구동 신호에 응답하여 부하 전류를 출력 단자에 제공하기 위한 연산 증폭기용 출력단으로서,

   베이스, 콜렉터 및 에미터를 각각 가진 제 1 및 제 2 NPN 트랜지스터를 포함하는 출력 구동기단으로, 상기 제 1 NPN 트랜지스터의 에미터가 출력 단자에 전류를 제공하기 위해 상기 출력 단자에 결합되며, 상기 제 2 NPN 트랜지스터의 콜렉터가 출력 단자로부터 전류를 싱킹(sinking)하기 위해 상기 출력 단자에 결합되며, 상기 제 2 NPN 트랜지스터의 에미터가 제 1 전원 공급 도체에 결합되는 출력 구동기단과;

   상기 출력단의 입력과 상기 제 1 및 제 2 NPN 트랜지스터의 베이스 사이에 결합된 트랜지스터로 구성된 에미터 팔로워와;

   상기 제 1 NPN 트랜지스트의 콜렉터와 제 2 전원 공급 도체 사이에 결합되어 베이스 구동 전류를 제공하는 회로 수단으로, 상기 베이스 구동 전류의 세기는 상기 제 1 트랜지스터를 통하여 흐르는 콜렉터 전류의 함수이며, 상기 제 1 트랜지스터에 의해 출력단에 공급되는 부하 전류가 증가함에 따라 증가하는 회로 수단을 포함하는 것을 특징으로 하는 연산 증폭기용 출력단.
2. 제 1 항에 있어서,

   상기 출력단이;

   상기 제 1 및 제 2 NPN 트랜지스터의 에미터와 콜렉터 사이에 각각 결합된 제 1 다이오드와;

   상기 제 1 NPN 트랜지스터의 에미터를 출력 단자에 결합하기 위한 수단과;

   상기 제 1 및 제 2 NPN 트랜지스터의 베이스와 콜렉터 사이에 각각 결합된 부가 다이오드를 포함하는 것을 특징으로 하는 연산 증폭기용 출력단.
3. 제 1 항에 있어서,

   상기 회로 수단이;

   상기 제 2 전원 공급 도체와 상기 제 1 NPN 트랜지스터의 콜렉터 사이에 결합된 제 1 저항 수단과,

   상기 제 2 전원 공급 도체와 상기 제 1 NPN 트랜지스터의 베이스 사이에 결합된 베이스 및 에미터-콜렉터 전도 경로를 가진 부가 트랜지스터와,

   상기 제 1 NPN 트랜지스터의 콜렉터와 상기 부가 트랜지스터의 베이스 사이에 결합된 제 1 다이오드와,

   상기 부가 트랜지스터의 베이스와 상기 제 1 전원 공급 도체 사이에 결합되어 기준 전류를 제공하는 전류 공급 수단을 포함하는 것을 특징으로 하는 연산 증폭기용 출력단.

Images