JP3127948B2 - 半導体パッケージ及びその実装方法 - Google Patents
半導体パッケージ及びその実装方法Info
- Publication number
- JP3127948B2 JP3127948B2 JP30557394A JP30557394A JP3127948B2 JP 3127948 B2 JP3127948 B2 JP 3127948B2 JP 30557394 A JP30557394 A JP 30557394A JP 30557394 A JP30557394 A JP 30557394A JP 3127948 B2 JP3127948 B2 JP 3127948B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- electrode
- package
- package substrate
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体チップを含めて
構成される半導体パッケージ、及びこの半導体パッケー
ジを回路基板に実装する方法に関する。
構成される半導体パッケージ、及びこの半導体パッケー
ジを回路基板に実装する方法に関する。
【０００２】
【従来の技術】周知のように、半導体パッケージは、半
導体チップを機械的に補強すると共に湿気等の外的環境
から保護し、さらに回路基板等への実装を容易にするた
め、半導体チップの電極と外部リードとを電気的に接続
した後、通常は全体的に樹脂封止したものである。この
ような半導体パッケージにおいては、小型化の模索が急
速に進んでいる。
導体チップを機械的に補強すると共に湿気等の外的環境
から保護し、さらに回路基板等への実装を容易にするた
め、半導体チップの電極と外部リードとを電気的に接続
した後、通常は全体的に樹脂封止したものである。この
ような半導体パッケージにおいては、小型化の模索が急
速に進んでいる。
【０００３】例えば、パッケージ形状としては、薄型Ｓ
ＯＰ（Small Outline Package ）や薄型ＱＦＰ（Quad F
lat Package ）等がある。また、パッケージング構造と
しては、半導体チップ上にリードの先端を固着し、その
チップ上で電極とリード部分とをボンディングワイヤに
よって接続する、いわゆるＬＯＣ（Lead On Chip）等が
ある。これらによって、モールドパッケージでの小型化
は限界が近いと考えられる。しかしながら、ＬＯＣ構造
の薄型ＳＯＰでも、モールド部に占める半導体チップの
体積は、最大でも２４％程度（面積占有率８０％、厚み
占有率３０％）にしかすぎない。
ＯＰ（Small Outline Package ）や薄型ＱＦＰ（Quad F
lat Package ）等がある。また、パッケージング構造と
しては、半導体チップ上にリードの先端を固着し、その
チップ上で電極とリード部分とをボンディングワイヤに
よって接続する、いわゆるＬＯＣ（Lead On Chip）等が
ある。これらによって、モールドパッケージでの小型化
は限界が近いと考えられる。しかしながら、ＬＯＣ構造
の薄型ＳＯＰでも、モールド部に占める半導体チップの
体積は、最大でも２４％程度（面積占有率８０％、厚み
占有率３０％）にしかすぎない。
【０００４】また、従来のモールドパッケージでは、半
導体チップからの放熱性も悪く、例えば、放熱性が比較
的に良いとされるＱＦＰ（４２アロイ材リード、１００
ピン、一般モールド構造、基板実装時、無風状態）で
も、熱抵抗θja＝９０℃／Ｗもある。このため、リード
の材質や封止用樹脂の材質、放熱板を設ける構造等、数
多くの検討がなされているのが現状である。
導体チップからの放熱性も悪く、例えば、放熱性が比較
的に良いとされるＱＦＰ（４２アロイ材リード、１００
ピン、一般モールド構造、基板実装時、無風状態）で
も、熱抵抗θja＝９０℃／Ｗもある。このため、リード
の材質や封止用樹脂の材質、放熱板を設ける構造等、数
多くの検討がなされているのが現状である。
【０００５】
【発明が解決しようとする課題】ところで最近、高速動
作性や小型化等の利点を有する実装技術として、高密度
配線基板に複数のベアチップを搭載するＭＣＭ（Multic
hip Module）が注目されている。このＭＣＭにおいて
は、ベアチップを用いることによって、前述のモールド
パッケージと比較して小型化及び放熱性の点では有利と
なる。
作性や小型化等の利点を有する実装技術として、高密度
配線基板に複数のベアチップを搭載するＭＣＭ（Multic
hip Module）が注目されている。このＭＣＭにおいて
は、ベアチップを用いることによって、前述のモールド
パッケージと比較して小型化及び放熱性の点では有利と
なる。
【０００６】ところが、このＭＣＭでは、搭載されるベ
アチップの全てが信頼性を含め良品（いわゆるKnown Go
od Die）であることが必須事項である。しかしながら、
ベアチップでの特性評価や信頼性評価は、半導体チップ
自体のハンドリングとなるので、ハンドリング中におけ
る半導体チップの破損や表面回路の破壊等、困難な点が
多いという問題がある。
アチップの全てが信頼性を含め良品（いわゆるKnown Go
od Die）であることが必須事項である。しかしながら、
ベアチップでの特性評価や信頼性評価は、半導体チップ
自体のハンドリングとなるので、ハンドリング中におけ
る半導体チップの破損や表面回路の破壊等、困難な点が
多いという問題がある。
【０００７】以上に述べたように、従来の半導体パッケ
ージは、小型化の限界が近く、また熱抵抗の大きさにも
課題が残っており、さらに、これらの点で比較的有利な
ベアチップを使用する例えばＭＣＭ等の場合は、ノウン
・グッド・ダイの技術開発が求められている。
ージは、小型化の限界が近く、また熱抵抗の大きさにも
課題が残っており、さらに、これらの点で比較的有利な
ベアチップを使用する例えばＭＣＭ等の場合は、ノウン
・グッド・ダイの技術開発が求められている。
【０００８】そこで本発明は、半導体チップとほぼ同等
の大きさの小型化が可能で、しかも放熱性がよく、さら
にハンドリング性にも優れた半導体パッケージ及びその
実装方法を提供することを目的とする。
の大きさの小型化が可能で、しかも放熱性がよく、さら
にハンドリング性にも優れた半導体パッケージ及びその
実装方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、本発明による半導体パッケージは、表面に電極を有
する半導体チップと、該半導体チップの電極と対応する
第１の電極部を裏面に有し且つ該第１の電極部と導通す
る第２の電極部を表面に有するパッケージ基板と、前記
半導体チップの電極と前記パッケージ基板の第１の電極
部とを接合するバンプとを備え、前記パッケージ基板の
外周部を前記半導体チップの側面よりも外方へ突出さ
せ、その外周部の裏面側を前記半導体チップに対向する
部分よりも厚く形成したものである。
に、本発明による半導体パッケージは、表面に電極を有
する半導体チップと、該半導体チップの電極と対応する
第１の電極部を裏面に有し且つ該第１の電極部と導通す
る第２の電極部を表面に有するパッケージ基板と、前記
半導体チップの電極と前記パッケージ基板の第１の電極
部とを接合するバンプとを備え、前記パッケージ基板の
外周部を前記半導体チップの側面よりも外方へ突出さ
せ、その外周部の裏面側を前記半導体チップに対向する
部分よりも厚く形成したものである。
【００１０】また、本発明による半導体パッケージは、
表面に電極を有する半導体チップと、該半導体チップの
電極と対応する第１の電極部を裏面に有し且つ該第１の
電極部と導通する第２の電極部を表面に有するパッケー
ジ基板と、前記半導体チップの電極と前記パッケージ基
板の第１の電極部とを接合するバンプと、少なくとも前
記半導体チップと前記パッケージ基板との間の外周囲を
封止する樹脂とからなる半導体パッケージであって、前
記パッケージ基板の外周部を前記半導体チップの側面よ
りも外方へ突出させ、その外周部の裏面側を前記半導体
チップに対向する部分よりも厚く形成したものである。
表面に電極を有する半導体チップと、該半導体チップの
電極と対応する第１の電極部を裏面に有し且つ該第１の
電極部と導通する第２の電極部を表面に有するパッケー
ジ基板と、前記半導体チップの電極と前記パッケージ基
板の第１の電極部とを接合するバンプと、少なくとも前
記半導体チップと前記パッケージ基板との間の外周囲を
封止する樹脂とからなる半導体パッケージであって、前
記パッケージ基板の外周部を前記半導体チップの側面よ
りも外方へ突出させ、その外周部の裏面側を前記半導体
チップに対向する部分よりも厚く形成したものである。
【００１１】
【００１２】
【００１３】また、本発明による半導体パッケージの実
装方法は、表面に電極を有する半導体チップと、該半導
体チップの電極と対応する第１の電極部を裏面に有し且
つ該第１の電極部と導通する第２の電極部を表面に有す
るパッケージ基板と、前記半導体チップの電極と前記パ
ッケージ基板の第１の電極部とを接合するバンプとから
なる半導体パッケージを回路基板に実装する方法であっ
て、前記半導体チップの裏面を回路基板に固着し、前記
パッケージ基板の表面の第２の電極部と前記回路基板の
所定箇所との間をボンディングワイヤによって結線する
ものである。
装方法は、表面に電極を有する半導体チップと、該半導
体チップの電極と対応する第１の電極部を裏面に有し且
つ該第１の電極部と導通する第２の電極部を表面に有す
るパッケージ基板と、前記半導体チップの電極と前記パ
ッケージ基板の第１の電極部とを接合するバンプとから
なる半導体パッケージを回路基板に実装する方法であっ
て、前記半導体チップの裏面を回路基板に固着し、前記
パッケージ基板の表面の第２の電極部と前記回路基板の
所定箇所との間をボンディングワイヤによって結線する
ものである。
【００１４】また、本発明による半導体パッケージの実
装方法は、表面に電極を有する半導体チップと、該半導
体チップの電極と対応する第１の電極部を裏面に有し且
つ該第１の電極部と導通する第２の電極部を表面に有す
るパッケージ基板と、前記半導体チップの電極と前記パ
ッケージ基板の第１の電極部とを接合するバンプと、少
なくとも前記半導体チップと前記パッケージ基板との間
の外周囲を封止する樹脂とからなる半導体パッケージを
回路基板に実装する方法であって、前記半導体チップの
裏面を回路基板に固着し、前記パッケージ基板の表面の
第２の電極部と前記回路基板の所定箇所との間をボンデ
ィングワイヤによって結線するものである。
装方法は、表面に電極を有する半導体チップと、該半導
体チップの電極と対応する第１の電極部を裏面に有し且
つ該第１の電極部と導通する第２の電極部を表面に有す
るパッケージ基板と、前記半導体チップの電極と前記パ
ッケージ基板の第１の電極部とを接合するバンプと、少
なくとも前記半導体チップと前記パッケージ基板との間
の外周囲を封止する樹脂とからなる半導体パッケージを
回路基板に実装する方法であって、前記半導体チップの
裏面を回路基板に固着し、前記パッケージ基板の表面の
第２の電極部と前記回路基板の所定箇所との間をボンデ
ィングワイヤによって結線するものである。
【００１５】
【作用】上記の構成によれば、半導体チップの電極にバ
ンプを介してパッケージ基板の第１の電極部が接合され
ることにより、半導体チップ上にパッケージ基板が固定
され、このパッケージ基板の第１の電極部と導通される
第２の電極部が、回路基板へのワイヤボンディングやバ
ンプ接合等の際の外部接続部となる。そして、半導体チ
ップ上のパッケージ基板によって、半導体チップが機械
的に補強されると共にチップ表面が保護される。これに
よって、投影面積上は半導体チップとほぼ同程度の大き
さのパッケージングが可能となる。
ンプを介してパッケージ基板の第１の電極部が接合され
ることにより、半導体チップ上にパッケージ基板が固定
され、このパッケージ基板の第１の電極部と導通される
第２の電極部が、回路基板へのワイヤボンディングやバ
ンプ接合等の際の外部接続部となる。そして、半導体チ
ップ上のパッケージ基板によって、半導体チップが機械
的に補強されると共にチップ表面が保護される。これに
よって、投影面積上は半導体チップとほぼ同程度の大き
さのパッケージングが可能となる。
【００１６】また、モールドパッケージによる実装で
は、回路基板とチップのパッケージ底部とが浮いている
ので、チップからの熱はパッケージのリードを介して回
路基板に放熱されることになるが、本発明では、チップ
の一方の面が全面で回路基板に接するので、放熱性を大
幅に改善することができる。なお、少なくとも半導体チ
ップとパッケージ基板との間の外周囲を樹脂により封止
すると、パッケージ全体の強度がより高まると共に、湿
気等の外的環境からの保護も効果的となる。
は、回路基板とチップのパッケージ底部とが浮いている
ので、チップからの熱はパッケージのリードを介して回
路基板に放熱されることになるが、本発明では、チップ
の一方の面が全面で回路基板に接するので、放熱性を大
幅に改善することができる。なお、少なくとも半導体チ
ップとパッケージ基板との間の外周囲を樹脂により封止
すると、パッケージ全体の強度がより高まると共に、湿
気等の外的環境からの保護も効果的となる。
【００１７】しかも、パッケージ基板を例えば吸着保持
することによって、半導体チップ自体に触れることな
く、半導体パッケージを容易にハンドリングすることが
可能となる。これにより、半導体チップの破損や表面回
路の破壊等を起こすことなく、特性評価や信頼性評価が
可能となるので、例えばＭＣＭ等のためのベアチップ選
別も容易となる。
することによって、半導体チップ自体に触れることな
く、半導体パッケージを容易にハンドリングすることが
可能となる。これにより、半導体チップの破損や表面回
路の破壊等を起こすことなく、特性評価や信頼性評価が
可能となるので、例えばＭＣＭ等のためのベアチップ選
別も容易となる。
【００１８】
【実施例】以下、本発明による半導体パッケージ及びそ
の実装方法の実施例について図面を参照して説明する。
の実装方法の実施例について図面を参照して説明する。
【００１９】まず、図１に第１実施例を示す。１は半導
体チップ、２はバンプ、３Ａはパッケージ基板、４はボ
ンディングワイヤ、５はダイボンド材、６は回路基板で
ある。この半導体パッケージは半導体チップ１上にパッ
ケージ基板３Ａを有するのが特徴であり、以下、このパ
ッケージをＣＣＰ（Caped Chip Package）と称すること
にする。
体チップ、２はバンプ、３Ａはパッケージ基板、４はボ
ンディングワイヤ、５はダイボンド材、６は回路基板で
ある。この半導体パッケージは半導体チップ１上にパッ
ケージ基板３Ａを有するのが特徴であり、以下、このパ
ッケージをＣＣＰ（Caped Chip Package）と称すること
にする。
【００２０】半導体チップ１には、その表面の外周近傍
に沿って複数の電極（図示せず）が配列されている。な
お、電極が表面の内周域にあってもよい。
に沿って複数の電極（図示せず）が配列されている。な
お、電極が表面の内周域にあってもよい。
【００２１】パッケージ基板３Ａは、例えばエポキシ樹
脂等の絶縁物により平板状に形成されており、その平面
形状は半導体チップ１とほぼ同一の大きさの矩形状とな
っている。パッケージ基板３Ａの裏面には半導体チップ
１の電極と対応するように第１の電極部３１が設けら
れ、表面には第２の電極部３２が設けられている。第１
の電極部３１と第２の電極部３２とは、パッケージ基板
３Ａの表裏から外周縁に廻設された接続部３３を介して
導通されている。これら電極部３１及び３２と接続部３
３とは、例えばエッチングやメッキ等による導電パター
ンとして一体的に形成することができ、特にメッキの場
合はパッケージ基板３Ａとしてメッキ可能なプラスチッ
ク材を用いるとよい。
脂等の絶縁物により平板状に形成されており、その平面
形状は半導体チップ１とほぼ同一の大きさの矩形状とな
っている。パッケージ基板３Ａの裏面には半導体チップ
１の電極と対応するように第１の電極部３１が設けら
れ、表面には第２の電極部３２が設けられている。第１
の電極部３１と第２の電極部３２とは、パッケージ基板
３Ａの表裏から外周縁に廻設された接続部３３を介して
導通されている。これら電極部３１及び３２と接続部３
３とは、例えばエッチングやメッキ等による導電パター
ンとして一体的に形成することができ、特にメッキの場
合はパッケージ基板３Ａとしてメッキ可能なプラスチッ
ク材を用いるとよい。
【００２２】このＣＣＰを組み立てるには、まず、半導
体チップ１の電極にバンプ２を接合し、次に、そのバン
プ２を介して半導体チップ１の電極とパッケージ基板３
Ａの第１の電極部３１とを接合する。これにより、半導
体チップ１とパッケージ基板３Ａとが機械的に固定さ
れ、かつ各々の電極と第１の電極部３１とが電気的に接
続される。また、バンプ２を先にパッケージ基板３Ａの
第１の電極部３１に接合してもよい。なお、バンプ２
は、ウエハ段階で半導体チップ１の電極上に形成するウ
エハバンプ、或いは後付け接合のボールバンプ等を用い
ることができ、その材料としては例えばＡｕ、Ｃｕ、Ｐ
ｂ−Ｓｎ等が用いられる。
体チップ１の電極にバンプ２を接合し、次に、そのバン
プ２を介して半導体チップ１の電極とパッケージ基板３
Ａの第１の電極部３１とを接合する。これにより、半導
体チップ１とパッケージ基板３Ａとが機械的に固定さ
れ、かつ各々の電極と第１の電極部３１とが電気的に接
続される。また、バンプ２を先にパッケージ基板３Ａの
第１の電極部３１に接合してもよい。なお、バンプ２
は、ウエハ段階で半導体チップ１の電極上に形成するウ
エハバンプ、或いは後付け接合のボールバンプ等を用い
ることができ、その材料としては例えばＡｕ、Ｃｕ、Ｐ
ｂ−Ｓｎ等が用いられる。
【００２３】そして、このＣＣＰを回路基板６に実装す
るには、まず、半導体チップ１の裏面を、例えばＡｇペ
ースト等のダイボンド材５或いは共晶接合によって、回
路基板６にダイボンディングする。次に、パッケージ基
板３Ａの表面の第２の電極部３２と回路基板６上の所定
接続箇所とを、例えばＡｕやＡｌ等のボンディングワイ
ヤ４によりワイヤリングする。
るには、まず、半導体チップ１の裏面を、例えばＡｇペ
ースト等のダイボンド材５或いは共晶接合によって、回
路基板６にダイボンディングする。次に、パッケージ基
板３Ａの表面の第２の電極部３２と回路基板６上の所定
接続箇所とを、例えばＡｕやＡｌ等のボンディングワイ
ヤ４によりワイヤリングする。
【００２４】このＣＣＰによれば、半導体チップ１上に
固定されたパッケージ基板３Ａの第２の電極部３２が、
回路基板６へのワイヤボンディングの際の外部接続部と
なり、また、半導体チップ１上のパッケージ基板３Ａに
よって、半導体チップ１が機械的に補強されると共にチ
ップ表面が保護される。これによって、投影面積上は半
導体チップ１とほぼ同等の大きさの超小型のパッケージ
ングが可能となる。なお、パッケージ基板３Ａの厚さ
は、半導体チップ１の厚さ（一般的に０．４ｍｍ）とほ
ぼ等しいか厚くてもその２倍程度であり、またバンプ２
の高さは数十μｍなので、ＣＣＰ全体の厚さに関して
も、従来のモールドパッケージとほぼ同様かそれ以下に
収めることができる。
固定されたパッケージ基板３Ａの第２の電極部３２が、
回路基板６へのワイヤボンディングの際の外部接続部と
なり、また、半導体チップ１上のパッケージ基板３Ａに
よって、半導体チップ１が機械的に補強されると共にチ
ップ表面が保護される。これによって、投影面積上は半
導体チップ１とほぼ同等の大きさの超小型のパッケージ
ングが可能となる。なお、パッケージ基板３Ａの厚さ
は、半導体チップ１の厚さ（一般的に０．４ｍｍ）とほ
ぼ等しいか厚くてもその２倍程度であり、またバンプ２
の高さは数十μｍなので、ＣＣＰ全体の厚さに関して
も、従来のモールドパッケージとほぼ同様かそれ以下に
収めることができる。
【００２５】また、本実施例では、半導体チップ１の裏
面がダイボンド材５を介して全面で回路基板６に接する
ことにより、半導体チップ１で発生した熱はダイボンド
材５を介して直接回路基板６に放熱されるので、放熱性
を大幅に改善することができる。特に、本実施例のよう
なダイボンディングとワイヤリングとによる実装では、
ベアチップとほぼ同等な極めて優れた放熱性（例えば熱
抵抗θja＝１０℃／Ｗ）も期待できる。このように半導
体チップ１を回路基板６に実装した後は、ボンディング
ワイヤ４を機械的に保護するために、全体を例えばポッ
ティング樹脂９により封止するのが好ましい。
面がダイボンド材５を介して全面で回路基板６に接する
ことにより、半導体チップ１で発生した熱はダイボンド
材５を介して直接回路基板６に放熱されるので、放熱性
を大幅に改善することができる。特に、本実施例のよう
なダイボンディングとワイヤリングとによる実装では、
ベアチップとほぼ同等な極めて優れた放熱性（例えば熱
抵抗θja＝１０℃／Ｗ）も期待できる。このように半導
体チップ１を回路基板６に実装した後は、ボンディング
ワイヤ４を機械的に保護するために、全体を例えばポッ
ティング樹脂９により封止するのが好ましい。
【００２６】しかも、このＣＣＰによれば、図１に仮想
線で示すように、パッケージ基板３Ａを例えばコレット
１０により吸着保持することによって、半導体チップ１
自体に触れることなく、ＣＣＰを一般的なモールドパッ
ケージと同様に容易にハンドリングすることができる。
これにより、半導体チップ１の破損や表面回路の傷付け
等を起こすことなく、特性評価や信頼性評価が可能とな
るので、高速動作性や小型化等のメリットを有する例え
ばＭＣＭ等のためのベアチップ選別が容易となる。
線で示すように、パッケージ基板３Ａを例えばコレット
１０により吸着保持することによって、半導体チップ１
自体に触れることなく、ＣＣＰを一般的なモールドパッ
ケージと同様に容易にハンドリングすることができる。
これにより、半導体チップ１の破損や表面回路の傷付け
等を起こすことなく、特性評価や信頼性評価が可能とな
るので、高速動作性や小型化等のメリットを有する例え
ばＭＣＭ等のためのベアチップ選別が容易となる。
【００２７】次に、図２に第２実施例を示す。ＣＣＰの
組立方法は上述の第１実施例と同様であるが、半導体チ
ップ１とパッケージ基板３Ｂとの隙間、及びその外周囲
を含めて半導体チップ１の側面が、樹脂７により封止さ
れている。また、このパッケージ基板３Ｂは、その外周
部３４が半導体チップ１の側面よりも外方へ突出するよ
うに幾分（例えば１〜２ｍｍ）大きく形成されている。
組立方法は上述の第１実施例と同様であるが、半導体チ
ップ１とパッケージ基板３Ｂとの隙間、及びその外周囲
を含めて半導体チップ１の側面が、樹脂７により封止さ
れている。また、このパッケージ基板３Ｂは、その外周
部３４が半導体チップ１の側面よりも外方へ突出するよ
うに幾分（例えば１〜２ｍｍ）大きく形成されている。
【００２８】ここでは、ポッティング樹脂７による封止
を示すが、放熱性を高めるため、半導体チップ１の裏面
まで樹脂７が回らないように、パッケージ基板３Ｂの表
面を下方へ向けて樹脂７のキュアを行う。このとき、パ
ッケージ基板３Ｂの外周部３４によって、樹脂７の流れ
落ちを防止することができる。
を示すが、放熱性を高めるため、半導体チップ１の裏面
まで樹脂７が回らないように、パッケージ基板３Ｂの表
面を下方へ向けて樹脂７のキュアを行う。このとき、パ
ッケージ基板３Ｂの外周部３４によって、樹脂７の流れ
落ちを防止することができる。
【００２９】このように、少なくとも半導体チップ１と
パッケージ基板３Ｂとの間の外周囲、好ましくは半導体
チップ１とパッケージ基板３Ｂとの隙間も樹脂封止する
ことによって、さらにＣＣＰ全体としての機械的な強度
を向上させることができると共に、半導体チップ１の表
面回路及び接合部を湿気等の外的環境から効果的に保護
することができる。なお、本例のようにパッケージ基板
３Ｂの外周部３４を半導体チップ１よりも大きくする
と、ＣＣＰのハンドリングの際には、パッケージ基板３
Ｂの外周縁を把持することもできる。
パッケージ基板３Ｂとの間の外周囲、好ましくは半導体
チップ１とパッケージ基板３Ｂとの隙間も樹脂封止する
ことによって、さらにＣＣＰ全体としての機械的な強度
を向上させることができると共に、半導体チップ１の表
面回路及び接合部を湿気等の外的環境から効果的に保護
することができる。なお、本例のようにパッケージ基板
３Ｂの外周部３４を半導体チップ１よりも大きくする
と、ＣＣＰのハンドリングの際には、パッケージ基板３
Ｂの外周縁を把持することもできる。
【００３０】次に、図３に第３実施例を示す。ＣＣＰの
組立方法は上述の第１実施例と同様であるが、このパッ
ケージ基板３Ｃでは、その裏面が凹状に形成されてい
る。即ち、半導体チップ１の側面よりも外方へ突出する
外周部３４の肉厚（ｈ1 ）が、半導体チップ１との対向
部３５の肉厚（ｈ2 ）よりも裏面側へ厚く形成されてい
る。
組立方法は上述の第１実施例と同様であるが、このパッ
ケージ基板３Ｃでは、その裏面が凹状に形成されてい
る。即ち、半導体チップ１の側面よりも外方へ突出する
外周部３４の肉厚（ｈ1 ）が、半導体チップ１との対向
部３５の肉厚（ｈ2 ）よりも裏面側へ厚く形成されてい
る。
【００３１】これにより、図１に示した平板状のパッケ
ージ基板３Ａと比較して、対向部３５の厚みｈ2 をパッ
ケージ基板３Ａよりも薄くした場合には、強度を損なう
ことなくＣＣＰの全高ｈ3 を低くすることができる。ま
た、対向部３５の厚みｈ2 をパッケージ基板３Ａと同等
にした場合には、同一高さのＣＣＰでより高い強度を得
ることができる。
ージ基板３Ａと比較して、対向部３５の厚みｈ2 をパッ
ケージ基板３Ａよりも薄くした場合には、強度を損なう
ことなくＣＣＰの全高ｈ3 を低くすることができる。ま
た、対向部３５の厚みｈ2 をパッケージ基板３Ａと同等
にした場合には、同一高さのＣＣＰでより高い強度を得
ることができる。
【００３２】次に、図４に第４実施例を示す。ＣＣＰの
組立方法は上述の第１実施例と同様であるが、このパッ
ケージ基板３Ｄには、半導体チップ１の電極と対応する
位置にスルーホール３６が形成されている。この例で
は、第１の電極部３１及び第２の電極部３２がスルーホ
ール３６の下端及び上端によって構成されており、その
スルーホール３６の上下端にそれぞれ直接的にボンディ
ングワイヤ４及びバンプ２が接合されている。
組立方法は上述の第１実施例と同様であるが、このパッ
ケージ基板３Ｄには、半導体チップ１の電極と対応する
位置にスルーホール３６が形成されている。この例で
は、第１の電極部３１及び第２の電極部３２がスルーホ
ール３６の下端及び上端によって構成されており、その
スルーホール３６の上下端にそれぞれ直接的にボンディ
ングワイヤ４及びバンプ２が接合されている。
【００３３】このように、第１の電極部３１と第２の電
極部３２との導通をスルーホール３６によって行うと、
これら電極部３１及び３２間の導通を外周縁の接続部３
３によって行うパッケージ基板３Ａよりも、パッケージ
基板３Ｄの作製が容易になる。
極部３２との導通をスルーホール３６によって行うと、
これら電極部３１及び３２間の導通を外周縁の接続部３
３によって行うパッケージ基板３Ａよりも、パッケージ
基板３Ｄの作製が容易になる。
【００３４】図５はスルーホールを有するパッケージ基
板の変形例である。このパッケージ基板３Ｅでは、同図
（ｂ）に示すように、スルーホール３６の下端及び上端
から例えばメッキ等の導電パターンによって第１及び第
２の電極部３１及び３２が形成されている。このように
すると、同図（ａ）に示すように、隣接するスルーホー
ル３６の位置を互いに偏倚させることによって、裏面の
第１の電極部３１が狭ピッチでも表面の第２の電極部３
２への導通が容易に可能となるので、多数の電極が狭ピ
ッチ化された半導体チップ１に対してパッケージ基板３
Ｅを有効に設けることができる。
板の変形例である。このパッケージ基板３Ｅでは、同図
（ｂ）に示すように、スルーホール３６の下端及び上端
から例えばメッキ等の導電パターンによって第１及び第
２の電極部３１及び３２が形成されている。このように
すると、同図（ａ）に示すように、隣接するスルーホー
ル３６の位置を互いに偏倚させることによって、裏面の
第１の電極部３１が狭ピッチでも表面の第２の電極部３
２への導通が容易に可能となるので、多数の電極が狭ピ
ッチ化された半導体チップ１に対してパッケージ基板３
Ｅを有効に設けることができる。
【００３５】なお、図２及び図３に示したように外周部
３４が大きく或いは厚いパッケージ基板３Ｂ及び３Ｃの
場合には、図４或いは図５に示したようなスルーホール
３６を用いる方が、外周縁の接続部３３が不要となるの
で好ましい。また、外周縁に接続部３３がないパッケー
ジ基板３Ｄ及び３Ｅは、その外周縁を把持する場合にも
好ましい。
３４が大きく或いは厚いパッケージ基板３Ｂ及び３Ｃの
場合には、図４或いは図５に示したようなスルーホール
３６を用いる方が、外周縁の接続部３３が不要となるの
で好ましい。また、外周縁に接続部３３がないパッケー
ジ基板３Ｄ及び３Ｅは、その外周縁を把持する場合にも
好ましい。
【００３６】図６はさらに別の変形例である。このパッ
ケージ基板３Ｆにおいては、その外周縁にスルーホール
３７が形成されている。即ち、同図（ａ）に示すよう
に、大型の板状部材から複数のパッケージ基板３Ｆを得
るようにし、各々のパッケージ基板３Ｆの切断線に沿っ
て予めスルーホール３７が設けられている。従って、各
パッケージ基板３Ｆを分割することによって、同図
（ｂ）に示すように、各パッケージ基板３Ｆの外周縁に
凹溝状のスルーホール３７が形成されることになり、第
１の電極部３１と第２の電極部３２とが接続される。
ケージ基板３Ｆにおいては、その外周縁にスルーホール
３７が形成されている。即ち、同図（ａ）に示すよう
に、大型の板状部材から複数のパッケージ基板３Ｆを得
るようにし、各々のパッケージ基板３Ｆの切断線に沿っ
て予めスルーホール３７が設けられている。従って、各
パッケージ基板３Ｆを分割することによって、同図
（ｂ）に示すように、各パッケージ基板３Ｆの外周縁に
凹溝状のスルーホール３７が形成されることになり、第
１の電極部３１と第２の電極部３２とが接続される。
【００３７】次に、図７はＣＣＰの別の実装方法を示す
第５実施例である。ＣＣＰの組立方法は上述の第１実施
例と同様であるが、回路基板６への実装方法がボンディ
ングワイヤ４を用いずにバンプ８によっていることが特
徴である。即ち、パッケージ基板３Ａの表面の第２の電
極部３２にバンプ８を接合し、パッケージ基板３Ａの表
面を回路基板６に対向させ、第２の電極部３２をバンプ
８を介して回路基板６の所定接続箇所に接合する。
第５実施例である。ＣＣＰの組立方法は上述の第１実施
例と同様であるが、回路基板６への実装方法がボンディ
ングワイヤ４を用いずにバンプ８によっていることが特
徴である。即ち、パッケージ基板３Ａの表面の第２の電
極部３２にバンプ８を接合し、パッケージ基板３Ａの表
面を回路基板６に対向させ、第２の電極部３２をバンプ
８を介して回路基板６の所定接続箇所に接合する。
【００３８】この実装方法によれば、実装終了後のＣＣ
Ｐの占有面積が半導体チップ１とほぼ同一の面積で収ま
るメリットがあり、特にＭＣＭ等においては、ＣＣＰの
高密度実装によって全体のより小型化を図ることができ
る。
Ｐの占有面積が半導体チップ１とほぼ同一の面積で収ま
るメリットがあり、特にＭＣＭ等においては、ＣＣＰの
高密度実装によって全体のより小型化を図ることができ
る。
【００３９】以上、本発明の実施例について説明した
が、本発明は上記実施例に限定されることなく、本発明
の技術的思想に基づいて各種の有効な変更並びに応用が
可能である。例えば、パッケージ基板の形状、パッケー
ジ基板における第１及び第２の電極部間の導通構造、樹
脂による封止部位、半導体パッケージの実装方法等は、
各実施例の構成または他の有効な構成の間で様々な組合
せが可能である。
が、本発明は上記実施例に限定されることなく、本発明
の技術的思想に基づいて各種の有効な変更並びに応用が
可能である。例えば、パッケージ基板の形状、パッケー
ジ基板における第１及び第２の電極部間の導通構造、樹
脂による封止部位、半導体パッケージの実装方法等は、
各実施例の構成または他の有効な構成の間で様々な組合
せが可能である。
【００４０】
【発明の効果】以上説明したように、本発明によれば、
半導体チップ上にパッケージ基板を固定することにより
半導体パッケージを構成し、実装の際にはパッケージ基
板の第２の電極部をボンディングワイヤ或いはバンプを
介して回路基板に接続することによって、半導体チップ
とほぼ同程度の大きさの非常に小型で、しかも放熱性の
極めて優れた半導体パッケージを得ることができると共
に、ベアチップ選別のためのハンドリングが格段に容易
となるので、例えばＭＣＭ等への効果的な応用が可能に
なる。さらに、半導体チップの電極とパッケージ基板の
第１の電極部とをバンプ接合しているので、半導体チッ
プとパッケージ基板との機械的な固定及び電気的な接続
を、１回の組立工程で極めて簡単かつ確実に行うことが
できる。
半導体チップ上にパッケージ基板を固定することにより
半導体パッケージを構成し、実装の際にはパッケージ基
板の第２の電極部をボンディングワイヤ或いはバンプを
介して回路基板に接続することによって、半導体チップ
とほぼ同程度の大きさの非常に小型で、しかも放熱性の
極めて優れた半導体パッケージを得ることができると共
に、ベアチップ選別のためのハンドリングが格段に容易
となるので、例えばＭＣＭ等への効果的な応用が可能に
なる。さらに、半導体チップの電極とパッケージ基板の
第１の電極部とをバンプ接合しているので、半導体チッ
プとパッケージ基板との機械的な固定及び電気的な接続
を、１回の組立工程で極めて簡単かつ確実に行うことが
できる。
【図１】本発明の第１実施例における半導体パッケージ
の実装状態の断面図である。
の実装状態の断面図である。
【図２】本発明の第２実施例における半導体パッケージ
の断面図である。
の断面図である。
【図３】本発明の第３実施例における半導体パッケージ
の断面図である。
の断面図である。
【図４】本発明の第４実施例における半導体パッケージ
の実装状態の断面図である。
の実装状態の断面図である。
【図５】上記第４実施例の変形例における半導体パッケ
ージを示し、（ａ）は平面図、（ｂ）は断面図である。
ージを示し、（ａ）は平面図、（ｂ）は断面図である。
【図６】上記第４実施例のさらに別の変形例における半
導体パッケージを示し、（ａ）は平面図、（ｂ）は断面
図である。
導体パッケージを示し、（ａ）は平面図、（ｂ）は断面
図である。
【図７】本発明の第５実施例における半導体パッケージ
の実装状態の断面図である。
の実装状態の断面図である。
１ 半導体チップ ２ バンプ ３Ａ〜３Ｆ パッケージ基板 ３１ 第１の電極部 ３２ 第２の電極部 ３３ 接続部 ３４ 外周部 ３５ 対向部 ３６、３７ スルーホール ４ ボンディングワイヤ ５ ダイボンド材 ６ 回路基板 ７ 封止樹脂 ８ バンプ ９ 封止樹脂
Claims (4)
- 【請求項１】 表面に電極を有する半導体チップと、該
半導体チップの電極と対応する第１の電極部を裏面に有
し且つ該第１の電極部と導通する第２の電極部を表面に
有するパッケージ基板と、前記半導体チップの電極と前
記パッケージ基板の第１の電極部とを接合するバンプと
からなる半導体パッケージであって、 前記パッケージ基板の外周部を前記半導体チップの側面
よりも外方へ突出させ、その外周部の裏面側を前記半導
体チップに対向する部分よりも厚く形成したことを特徴
とする半導体パッケージ。 - 【請求項２】 表面に電極を有する半導体チップと、該
半導体チップの電極と対応する第１の電極部を裏面に有
し且つ該第１の電極部と導通する第２の電極部を表面に
有するパッケージ基板と、前記半導体チップの電極と前
記パッケージ基板の第１の電極部とを接合するバンプ
と、少なくとも前記半導体チップと前記パッケージ基板
との間の外周囲を封止する樹脂とからなる半導体パッケ
ージであって、 前記パッケージ基板の外周部を前記半導体チップの側面
よりも外方へ突出させ、その外周部の裏面側を前記半導
体チップに対向する部分よりも厚く形成したことを特徴
とする半導体パッケージ。 - 【請求項３】 表面に電極を有する半導体チップと、該
半導体チップの電極と対応する第１の電極部を裏面に有
し且つ該第１の電極部と導通する第２の電極部を表面に
有するパッケージ基板と、前記半導体チップの電極と前
記パッケージ基板の第１の電極部とを接合するバンプと
からなる半導体パッケージを回路基板に実装する方法で
あって、 前記半導体チップの裏面を回路基板に固着し、前記パッ
ケージ基板の表面の第２の電極部と前記回路基板の所定
箇所との間をボンディングワイヤによって結線すること
を特徴とする半導体パッケージの実装方法。 - 【請求項４】 表面に電極を有する半導体チップと、該
半導体チップの電極と対応する第１の電極部を裏面に有
し且つ該第１の電極部と導通する第２の電極部を表面に
有するパッケージ基板と、前記半導体チップの電極と前
記パッケージ基板の第１の電極部とを接合するバンプ
と、少なくとも前記半導体チップと前記パッケージ基板
との間の外周囲を封止する樹脂とからなる半導体パッケ
ージを回路基板に実装する方法であって、 前記半導体チップの裏面を回路基板に固着し、前記パッ
ケージ基板の表面の第２の電極部と前記回路基板の所定
箇所との間をボンディングワイヤによって結線すること
を特徴とする半導体パッケージの実装方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30557394A JP3127948B2 (ja) | 1994-11-15 | 1994-11-15 | 半導体パッケージ及びその実装方法 |
| US08/558,082 US5808872A (en) | 1994-11-15 | 1995-11-13 | Semiconductor package and method of mounting the same on circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30557394A JP3127948B2 (ja) | 1994-11-15 | 1994-11-15 | 半導体パッケージ及びその実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08148521A JPH08148521A (ja) | 1996-06-07 |
| JP3127948B2 true JP3127948B2 (ja) | 2001-01-29 |
Family
ID=17946775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30557394A Expired - Fee Related JP3127948B2 (ja) | 1994-11-15 | 1994-11-15 | 半導体パッケージ及びその実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3127948B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2004102653A1 (ja) * | 2003-05-15 | 2006-07-13 | 新光電気工業株式会社 | 半導体装置およびインターポーザー |
-
1994
- 1994-11-15 JP JP30557394A patent/JP3127948B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08148521A (ja) | 1996-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3526788B2 (ja) | 半導体装置の製造方法 | |
| US20020030289A1 (en) | Wire arrayed chip size package and fabrication method thereof | |
| JPH06244231A (ja) | 気密半導体デバイスおよびその製造方法 | |
| JPH10200012A (ja) | ボールグリッドアレイ半導体のパッケージ及び製造方法 | |
| CN102341899A (zh) | 具有多种ic封装构造的无引线阵列塑料封装 | |
| KR100265566B1 (ko) | 칩 스택 패키지 | |
| US7002251B2 (en) | Semiconductor device | |
| US5808872A (en) | Semiconductor package and method of mounting the same on circuit board | |
| US8030766B2 (en) | Semiconductor device | |
| US6849952B2 (en) | Semiconductor device and its manufacturing method | |
| JP3127948B2 (ja) | 半導体パッケージ及びその実装方法 | |
| JP2803656B2 (ja) | 半導体装置 | |
| JP3356566B2 (ja) | 半導体パッケージ及びその実装方法 | |
| JP3454192B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| KR100260996B1 (ko) | 리드프레임을 이용한 어레이형 반도체패키지 및 그 제조 방법 | |
| KR100437821B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| JPH08255868A (ja) | 半導体装置およびその製造方法 | |
| KR100226106B1 (ko) | 리드프레임을 이용한 볼그리드어레이반도체패키지 및 그 제조방법 | |
| KR100379092B1 (ko) | 반도체패키지 및 그 제조 방법 | |
| KR100419950B1 (ko) | 가용성회로기판을이용한볼그리드어레이반도체패키지의제조방법 | |
| KR100444175B1 (ko) | 볼그리드 어레이 적층칩 패키지 | |
| JP3061728B2 (ja) | 半導体パッケージ | |
| JPH08181168A (ja) | 半導体装置 | |
| JP2989504B2 (ja) | 半導体パッケージにおける半導体チップの評価方法 | |
| JPH0969588A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000328 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000926 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071110 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081110 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091110 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091110 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101110 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111110 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121110 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121110 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131110 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |