[go: up one dir, main page]

JP2972096B2 - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JP2972096B2
JP2972096B2 JP6290259A JP29025994A JP2972096B2 JP 2972096 B2 JP2972096 B2 JP 2972096B2 JP 6290259 A JP6290259 A JP 6290259A JP 29025994 A JP29025994 A JP 29025994A JP 2972096 B2 JP2972096 B2 JP 2972096B2
Authority
JP
Japan
Prior art keywords
resin
semiconductor device
die pad
semiconductor chip
wire bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP6290259A
Other languages
English (en)
Other versions
JPH08148644A (ja
Inventor
義樹 曽田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Consejo Superior de Investigaciones Cientificas CSIC
Original Assignee
Consejo Superior de Investigaciones Cientificas CSIC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Consejo Superior de Investigaciones Cientificas CSIC filed Critical Consejo Superior de Investigaciones Cientificas CSIC
Priority to JP6290259A priority Critical patent/JP2972096B2/ja
Priority to US08/455,626 priority patent/US5646829A/en
Publication of JPH08148644A publication Critical patent/JPH08148644A/ja
Application granted granted Critical
Publication of JP2972096B2 publication Critical patent/JP2972096B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、リードフレームの両面
に半導体チップを搭載した面実装型の樹脂封止型半導体
装置に関するものである。
【０００２】
【従来技術】現在、一般的に利用されている樹脂封止型
半導体装置は図６に示すように、半導体チップ１、ダイ
パッド２、インナーリード３、金ワイヤー５、封止樹脂
７より構成されている。また、リードフレームはダウン
セットと呼ばれるダイパッド２を一段押し下げた構造を
もち、このリードフレームのダイパッド２の片面に１つ
の半導体チップ１をダイボンドする。更に、このダイボ
ンドしたリードフレームにワイヤーボンド技術で半導体
チップ１とインナーリード３とを金ワイヤー５で電気的
に接続し、封止樹脂７により半導体チップ１、ダイパッ
ド２、インナーリード３等を包含した構造をとってい
る。
【０００３】近年、電子機器は高機能化・小型化・軽量
化が進行しており、１つの基板上に多くの部品を搭載し
たり、又は小型の基板に元の基板と同数若しくはそれ以
上の部品を搭載しようとする傾向にある。よって、ＬＳ
Ｉの実装密度を効率良く上げる必要があり、１つの樹脂
封止体内部に複数の半導体チップを封入する技術が開発
されている。
【０００４】例えば、１つのパッケージに複数の半導体
チップを封入する技術としては、図７に示すようにリー
ドフレーム上の片面側に複数の半導体チップ１を搭載す
る技術がある。この技術では、半導体チップ１とインナ
ーリード３との間及び半導体チップ１と半導体チップ１
との間を金ワイヤー５を介して電気的に接続する場合に
ワイヤーボンド技術等を用いて接続する。しかし、この
従来技術では、半導体チップ１を平面的に並べるため、
パッケージ本体が大型化し、実装密度向上の面で問題が
あった。
【０００５】そこで、上記問題を解決する技術として
は、例えば、図８に示す、実開昭６２−１４７３６０号
公報に記載の、半導体チップ１の裏面を接着面としてダ
ウンセットしていないダイパッド２の両面に半導体チッ
プ１をダイボンドし、更に、このダイボンドした半導体
チップ１とインナーリード３とはワイヤーボンド技術で
接合し、それを封止樹脂７にて包含した構造とする技術
がある。
【０００６】更に、図９に示す、特開平２−１０５４５
０号公報に記載の、ダウンセットしていないリードフレ
ームに半導体チップ１をダイボンドし、ワイヤーボンド
工程まで実施したものを半導体チップ１のダイボンドさ
れていない面同士を合わせて樹脂封止した構造とする技
術もある。
【０００７】
【発明が解決しようとする課題】しかし、上述のリード
フレームの両面に半導体チップを搭載する半導体パッケ
ージの薄型化を図る場合、例えば、１ｍｍ厚の半導体パ
ッケージの場合、リードフレームの厚さを０．１ｍｍ、
半導体チップの厚さを０．２ｍｍ、金ワイヤーの高さを
０．１５ｍｍとすると、片側の金ワイヤー上の樹脂の厚
さは、０．１ｍｍとなり、非常に薄くなる。
【０００８】従来の半導体パッケージでは、ダイパッド
部分はサポートバーのみで支持しており、樹脂成形時に
半導体チップに圧力が加わるとダイバッドを支えるサポ
ートバーに変形が発生し易く、ダイバッドが傾いて成型
される場合がある。これまでと同等のダイバッドの傾き
でも、封止樹脂の厚さを薄くするため、金ワイヤーや半
導体チップがパッケージ表面に露出する外観不良の原因
となる。
【０００９】また、リードフレームの両面に半導体チッ
プを搭載するパッケージ構造ではダイパッドにダウンセ
ットを施していないため、ダイパッドが変形し易くなっ
ている。
【００１０】一方、インナーリード先端部は１本づつ切
り離された状態で存在するため、上述したように、リー
ドフレームの厚さが薄くなると樹脂成型時に樹脂の圧力
の影響で変形し、金ワイヤーが押し上げられパッケージ
表面に露出したり、途中で破断したり、若しくは隣接す
るインナーリードと接触するという問題点がある。
【００１１】また、大型の半導体チップを封止しようと
した場合、従来のパッケージでは、ダイパッド部とイン
ナーリード先端部分が離れているため、半導体チップ端
からパッケージ樹脂部外側までの距離が一定以上必要と
なり、また、通常インナーリード先端部のみに半導体チ
ップとの電気的接続のための銀メッキが施されており、
小型の半導体チップと同一のパッケージサイズで封止す
ることができなかった。つまり、半導体チップからイン
ナーリードのボンディング位置までの距離をダイパッド
とインナーリード先端との距離以上とる必要があったた
め、大型の半導体チップを樹脂封止するとパッケージサ
イズを大きくしなければならなかった。
【００１２】また、半導体チップをリードフレーム両面
にダイボンドするため、ワイヤーボンドのときインナー
リード側のボンディング位置をずらさなければならず、
大型の半導体チップを封止する妨げになっていた。
【００１３】以上のように、１つの半導体パッケージ内
に２つの半導体チップを搭載する場合、半導体チップを
ダイボンドしたダイパッドが成型時の樹脂圧力により傾
くことを極力防止する必要があり、また、大型の半導体
チップを封止しようとする場合、パッケージサイズを大
型化しないようにするため、チップからワイヤーボンド
位置までを近づける必要がある。
【００１４】本発明は、樹脂成型時の圧力によるダイパ
ッド変形を防止し、また、大型の半導体チップをパッケ
ージサイズを大きくすることなく樹脂封止することがで
きる手段を提供することを目的とする。
【００１５】
【課題を解決するための手段】請求項１に記載の本発明
の樹脂封止型半導体装置は、ダイパッドの両面に搭載さ
れた複数の半導体チップがワイヤーボンディングにより
インナーリードと電気的に接続されている樹脂封止型半
導体装置において、上記ダイパッド、該ダイパッド近傍
のサポートバー及び上記インナーリード先端部のそれぞ
れの両面に、上記半導体チップの回路形成面と反対の面
が、ワイヤーボンディング工程時の加熱温度より融点の
高い絶縁性樹脂を介して固定されていることを特徴とす
るものである。
【００１６】また、請求項２に記載の本発明の樹脂封止
型半導体装置は、複数の半導体チップがワイヤーボンデ
ィングによりインナーリードと電気的に接続されている
樹脂封止型半導体装置において、上記インナーリード先
端部の両面に、上記半導体チップの回路形成面と反対の
面が、ワイヤーボンディング工程時の加熱温度より融点
の高い絶縁性樹脂を介して固定されていることを特徴と
するものである。
【００１７】更に、請求項３に記載の本発明の樹脂封止
型半導体装置は、上記インナーリード全体に銀メッキが
施されていることを特徴とする、請求項１又は請求項２
記載の樹脂封止型半導体装置である。
【００１８】
【作用】請求項１及び請求項２に記載の構成にすること
によって、樹脂成型時に半導体チップが受ける圧力でダ
イパッドのサポートバーが変形することを抑え、金ワイ
ヤーや半導体チップ表面の露出等の外観不良を防止す
る。
【００１９】また、請求項３に記載の構成にすることに
よって、半導体チップとインナーリード側のワイヤーボ
ンディング位置との距離を短くでき、更に、リードフレ
ームサイズの変更なしに、各種半導体チップサイズに対
応できる。
【００２０】
【実施例】以下、実施例に基づいて本発明について詳細
に説明する。
【００２１】図１（ａ）は本発明の第１の実施例の樹脂
封止型半導体装置の平面図であり、同（ｂ）は同樹脂封
止型半導体装置の断面図であり、図２（ａ）は本発明の
第２の実施例の樹脂封止型半導体装置の平面図であり、
同（ｂ）は同樹脂封止型半導体装置の断面図であり、図
３は第１の実施例の樹脂封止型半導体装置の製造工程図
であり、図４は本発明の第３の実施例の樹脂封止型半導
体装置の断面図であり、図５は本発明の第４の実施例の
樹脂封止型半導体装置の断面図である。
【００２２】図１乃至図５において、１は半導体チッ
プ、２はダイパッド、３はインナーリード、４はサポー
トバー、５は金ワイヤー、６は絶縁性樹脂、７は封止樹
脂を示す。
【００２３】請求項１に記載の本発明は、従来ダイパッ
ド２をサポートバー４のみで支えていたのを、インナー
リード３の先端部とダイバッド２とサポートバー４とを
絶縁性樹脂６で固定し、インナーリード３とサポートバ
ー４とでダイパッド２を支える構成にしたことに特徴が
ある。また、請求項２に記載の本発明は、ダイパッド２
を用いず、インナーリード３の先端部を固定した絶縁性
樹脂６に半導体チップ１を搭載する構成とすることを特
徴とする。
【００２４】以下、図３を用いて本発明の一実施例の樹
脂封止型半導体装置の製造工程を説明する。
【００２５】まず、ダウンセットを行っていないフラッ
トなリードフレームのダイパッド２、ダイパッド近傍の
サポードバー４及びインナーリード３先端部に絶縁性樹
脂６を塗布する。この絶縁性樹脂としては、ポリイミド
等のワイヤーボンディング時の加熱温度より融点の高い
絶縁性樹脂を用いる。以下、ポリイミド樹脂を用いた場
合について説明する。例えば、ポリイミド樹脂には、熱
硬化性樹脂と熱可塑性樹脂との２種類があり、熱硬化性
ポリイミド樹脂を用いる場合は、溶剤に溶かし粘度のあ
る状態で樹脂をポッティングによりダイパッド２、ダイ
パッド２近傍のサポートバー４及びインナーリード３先
端部の両面に、滴下及び塗布する。そして、塗布後、低
温、例えば１００℃程度で１時間の１次乾燥を行い、そ
の後、表面にテフロン加工した金型によりリードフレー
ム両面よりプレスし、インナーリード３上の樹脂厚を一
定にする。更に、高温、例えば２６０℃程度で１時間の
２次乾燥を行い、溶剤を除去し、絶縁性樹脂６を硬化さ
せる（図３（ａ））。
【００２６】その後ダイボンド剤を用いて半導体チップ
１を両面にダイボンドする（図３（ｂ））。
【００２７】一方、熱可塑性のポリイミド樹脂を用いる
場合は、熱硬化性樹脂と同様に、ワニス状に溶かし、こ
れをダイパッド２、ダイパッド２近傍のサポートバー４
及びインナーリード３先端部に塗布し、その後熱を加え
ながら１次乾燥を行い、その後高温の金型によるプレス
を行いながら溶剤を除去する。このとき、金型でインナ
ーリード３上の樹脂厚を一定にする。このように、塗布
した熱可塑性のポリイミド樹脂は、熱を加えることによ
り粘度が下がるので、ダイボンド時は熱を加えることに
よるダイボンド剤として、このポリイミド樹脂を用いる
ことが可能となる。このとき、インナーリード３と半導
体チップ１との間の樹脂厚は、電気的絶縁性を確保する
ため、２０〜３０μｍ程度となるように制御する。
【００２８】上記絶縁性樹脂６を用いて、ダイパッド
２、ダイパッド近傍のサポートバー４及びインナーリー
ド３先端部を固定し、半導体チップ１とダイパッド２と
のダイボンド実施後にワイヤーボンド技術で半導体チッ
プ１とインナーリード３とを金ワイヤー５を介して接合
を行う（図３（ｃ））。このとき、ワイヤーボンドは、
まず、片側の半導体チップ１に通常の手順でワイヤーボ
ンドを実施した後、半導体チップ１を実装した面を下側
にし、半導体チップ１表面又はダイパッド２端部を支え
ることでワイヤーボンドを実施する。このとき、ワイヤ
ーボンドするインナーリード３は裏面にワイヤーボンド
してある位置より外側で支えるため、ワイヤーボンドす
る位置は上下両面で異なる。また、半導体チップ１との
電気的接続をとるための銀メッキエリアをインナーリー
ド３全体とすることで、チップサイズに応じて、リード
フレームの形状を変更する必要はなく、同一のリードフ
レームで対応することができる。尚、絶縁性樹脂６は、
上記ワイヤーボンディング工程時の加熱温度（２５０℃
程度）より融点の高い樹脂を選ぶことが望ましい。
【００２９】更に、このポリイミド樹脂をポッティング
以外に、基材両面にポリイミド樹脂接着剤を塗布したテ
ープ、片面にポリイミド樹脂接着剤を塗布したテープ及
び基材なしでポリイミド樹脂接着剤のみのテープとして
貼り付けることも可能である。熱硬化性接着剤を用いた
場合、テープの片面に接着剤を塗布しておき、接着剤を
塗布した面をリードフレームに貼り付ける。このテープ
をリードフレームの両面に貼り付け、半導体チップ１を
ペーストを用いてダイボンドする。
【００３０】一方、熱可塑性接着剤を用いた場合、この
接着剤をテープの両面に塗布したものをリードフレーム
の両面から接着する。その後、半導体チップ１を熱可塑
性接着剤を用いてダイボンドする。このとき、熱可塑性
のポリイミド樹脂がダイボンド剤の役割も兼ねるので、
ペーストは必要としないが、接着剤を基材の片面にのみ
塗布し、ダイボンドはペーストを用いて行うことも可能
である。また、基材を用いないテープを使用した場合で
も、基材有りの場合と同様熱硬化性樹脂及び熱可塑性樹
脂を使用することが可能である。これらのテープは、２
５０℃〜３００℃でツールで押し付けることにより貼り
付ける。また、テープを使用した場合、テープ貼り付け
時にリードフレーム両面から表面にテフロン加工を施し
た金型でプレスすることによりインナーリード３間の隙
間を絶縁性樹脂６で埋める。
【００３１】その後、封止樹脂７でモールドし（図３
（ｄ））、アウターリードの成形等行い樹脂封止型半導
体装置を完成する（図３（ｅ））。
【００３２】図２に示す本発明の第２の実施例のよう
に、ダイパッドを持たずインナーリード３のみのフラッ
トなリードフレームを用い、パッケージの中央部に上述
の絶縁性樹脂６を塗布する又は、テープとして貼り付け
インナーリード３先端部を固定する。そして、この絶縁
性樹脂６を介してリードフレームの両面に半導体チップ
１を搭載する構成としても、上記第１の実施例と同様の
効果を奏する。
【００３３】また、図４に示すように、リードフレーム
の両面に各々複数の半導体チップ１を搭載することも可
能であり、また、図５に示すようにリードフレームの両
面で、半導体チップ１の搭載状態が非対称である場合、
絶縁性樹脂６の塗布領域をリードフレームの各面で変更
する必要がある。
【００３４】
【発明の効果】以上、詳細に説明したように請求項１及
び請求項２に記載の本発明を用いることにより、樹脂に
よる封止時のダイパッド及びインナーリード変形を防止
し、金ワイヤーや半導体チップの露出による歩留りの低
下を抑制することができるという効果を奏する。
【００３５】また、請求項３に記載の本発明を用いるこ
とにより、上記効果の他に同一パッケージサイズで大型
のチップサイズの半導体チップを搭載することが可能に
なり、従来より、大容量化・低価格化が図れる、更に、
リードフレームがチップサイズによって変える必要がな
いため、多種類のチップサイズのものに同一のリードフ
レームで対応でき、チップサイズの違いによる新規リー
ドフレームの作成費用の低減が図れるという効果を奏す
る。
【図面の簡単な説明】
【図１】（ａ）は本発明の第１の実施例の樹脂封止型半
導体装置の平面図であり、（ｂ）は本発明の第１の実施
例の樹脂封止型半導体装置の断面図である。
【図２】（ａ）は本発明の第２の実施例の樹脂封止型半
導体装置の平面図であり、（ｂ）は本発明の第２の実施
例の樹脂封止型半導体装置の断面図である。
【図３】本発明の第１の実施例の樹脂封止型半導体装置
の製造工程図である。
【図４】本発明の第３の実施例の樹脂封止型半導体装置
の断面図である。
【図５】本発明の第４の実施例の樹脂封止型半導体装置
の断面図である。
【図６】第１の従来の樹脂封止型半導体装置の断面図で
ある。
【図７】第２の従来の樹脂封止型半導体装置の断面図で
ある。
【図８】第３の従来の樹脂封止型半導体装置の断面図で
ある。
【図９】第４の従来の樹脂封止型半導体装置の断面図で
ある。
【符号の説明】
１ 半導体チップ ２ ダイパッド ３ インナーリード ４ サポートバー ５ 金ワイヤー ６ 絶縁性樹脂 ７ 封止樹脂

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 ダイパッドの両面に搭載された複数の半
    導体チップがワイヤーボンディングによりインナーリー
    ドと電気的に接続されている樹脂封止型半導体装置にお
    いて、 上記ダイパッド、該ダイパッド近傍のサポートバー及び
    上記インナーリード先端部のそれぞれの両面に、上記半
    導体チップの回路形成面と反対の面が、ワイヤーボンデ
    ィング工程時の加熱温度より融点の高い絶縁性樹脂を介
    して固定されていることを特徴とする樹脂封止型半導体
    装置。
  2. 【請求項２】 複数の半導体チップがワイヤーボンディ
    ングによりインナーリードと電気的に接続されている樹
    脂封止型半導体装置において、 上記インナーリード先端部の両面に、上記半導体チップ
    の回路形成面と反対の面が、ワイヤーボンディング工程
    時の加熱温度より融点の高い絶縁性樹脂を介して固定さ
    れていることを特徴とする樹脂封止型半導体装置。
  3. 【請求項３】 上記インナーリード全体に銀メッキが施
    されていることを特徴とする、請求項１又は請求項２記
    載の樹脂封止型半導体装置。
JP6290259A 1994-11-25 1994-11-25 樹脂封止型半導体装置 Expired - Fee Related JP2972096B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP6290259A JP2972096B2 (ja) 1994-11-25 1994-11-25 樹脂封止型半導体装置
US08/455,626 US5646829A (en) 1994-11-25 1995-05-31 Resin sealing type semiconductor device having fixed inner leads

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6290259A JP2972096B2 (ja) 1994-11-25 1994-11-25 樹脂封止型半導体装置

Publications (2)

Publication Number Publication Date
JPH08148644A JPH08148644A (ja) 1996-06-07
JP2972096B2 true JP2972096B2 (ja) 1999-11-08

Family

ID=17753826

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6290259A Expired - Fee Related JP2972096B2 (ja) 1994-11-25 1994-11-25 樹脂封止型半導体装置

Country Status (2)

Country Link
US (1) US5646829A (ja)
JP (1) JP2972096B2 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3535328B2 (ja) * 1996-11-13 2004-06-07 株式会社ルネサステクノロジ リードフレームとこれを用いた半導体装置
JP3545200B2 (ja) * 1997-04-17 2004-07-21 シャープ株式会社 半導体装置
US6157074A (en) * 1997-07-16 2000-12-05 Hyundai Electronics Industries Co., Ltd. Lead frame adapted for variable sized devices, semiconductor package with such lead frame and method for using same
JP3359846B2 (ja) * 1997-07-18 2002-12-24 シャープ株式会社 半導体装置
US6133067A (en) * 1997-12-06 2000-10-17 Amic Technology Inc. Architecture for dual-chip integrated circuit package and method of manufacturing the same
US6117382A (en) * 1998-02-05 2000-09-12 Micron Technology, Inc. Method for encasing array packages
US6175149B1 (en) * 1998-02-13 2001-01-16 Micron Technology, Inc. Mounting multiple semiconductor dies in a package
US5929520A (en) * 1998-03-10 1999-07-27 General Electric Company Circuit with small package for mosfets
JP3077668B2 (ja) * 1998-05-01 2000-08-14 日本電気株式会社 半導体装置、半導体装置用リードフレームおよびその製造方法
TW434756B (en) 1998-06-01 2001-05-16 Hitachi Ltd Semiconductor device and its manufacturing method
SG88741A1 (en) * 1998-09-16 2002-05-21 Texas Instr Singapore Pte Ltd Multichip assembly semiconductor
US6118176A (en) * 1999-04-26 2000-09-12 Advanced Semiconductor Engineering, Inc. Stacked chip assembly utilizing a lead frame
US6429534B1 (en) * 2000-01-06 2002-08-06 Lsi Logic Corporation Interposer tape for semiconductor package
JP3522177B2 (ja) * 2000-02-21 2004-04-26 株式会社三井ハイテック 半導体装置の製造方法
US6265763B1 (en) * 2000-03-14 2001-07-24 Siliconware Precision Industries Co., Ltd. Multi-chip integrated circuit package structure for central pad chip
JP3565334B2 (ja) * 2001-01-25 2004-09-15 シャープ株式会社 半導体装置およびそれを用いる液晶モジュール、並びに半導体装置の製造方法
US6657298B1 (en) * 2001-07-18 2003-12-02 Amkor Technology, Inc. Integrated circuit chip package having an internal lead
US6879028B2 (en) * 2003-02-21 2005-04-12 Freescale Semiconductor, Inc. Multi-die semiconductor package
US20070052079A1 (en) * 2005-09-07 2007-03-08 Macronix International Co., Ltd. Multi-chip stacking package structure
US8252615B2 (en) 2006-12-22 2012-08-28 Stats Chippac Ltd. Integrated circuit package system employing mold flash prevention technology
US8852986B2 (en) * 2007-05-16 2014-10-07 Stats Chippac Ltd. Integrated circuit package system employing resilient member mold system technology
US8203214B2 (en) * 2007-06-27 2012-06-19 Stats Chippac Ltd. Integrated circuit package in package system with adhesiveless package attach
US7919848B2 (en) * 2007-08-03 2011-04-05 Stats Chippac Ltd. Integrated circuit package system with multiple devices
US20090096073A1 (en) 2007-10-16 2009-04-16 Kabushiki Kaisha Toshiba Semiconductor device and lead frame used for the same
US8064224B2 (en) 2008-03-31 2011-11-22 Intel Corporation Microelectronic package containing silicon patches for high density interconnects, and method of manufacturing same
US8648458B2 (en) * 2009-12-18 2014-02-11 Nxp B.V. Leadframe circuit and method therefor

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0619353B2 (ja) * 1985-12-20 1994-03-16 和光純薬工業株式会社 亜硝酸塩測定用試薬組成物
JP2603102B2 (ja) * 1988-05-12 1997-04-23 イビデン株式会社 電子部品搭載用基板の製造方法
JP2691352B2 (ja) * 1988-08-24 1997-12-17 イビデン株式会社 電子部品塔載装置
JPH02105450A (ja) * 1988-10-13 1990-04-18 Nec Corp 半導体装置
JPH02302069A (ja) * 1989-05-16 1990-12-14 Nec Corp 混成集積回路装置
JPH02304961A (ja) * 1989-05-19 1990-12-18 Matsushita Electric Ind Co Ltd 半導体装置
JP2740969B2 (ja) * 1989-10-04 1998-04-15 イビデン株式会社 半導体搭載用基板

Also Published As

Publication number Publication date
US5646829A (en) 1997-07-08
JPH08148644A (ja) 1996-06-07

Similar Documents

Publication Publication Date Title
JP2972096B2 (ja) 樹脂封止型半導体装置
JP4917112B2 (ja) 半導体装置
JP3461720B2 (ja) 樹脂封止型半導体装置
JPH11260856A (ja) 半導体装置及びその製造方法並びに半導体装置の実装構造
KR20030007040A (ko) 반도체 장치 및 그 제조 방법
KR19990005508A (ko) 2중 굴곡된 타이바와 소형 다이패드를 갖는 반도체 칩 패키지
JPH08255862A (ja) リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型
KR20030085993A (ko) 센터 패드 칩 적층 볼 그리드 어레이 패키지 및 그 제조방법
US5929513A (en) Semiconductor device and heat sink used therein
US20020182773A1 (en) Method for bonding inner leads of leadframe to substrate
JP2000124240A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP4764608B2 (ja) 半導体装置
JPH0525236Y2 (ja)
JP2001077275A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2002164496A (ja) 半導体装置およびその製造方法
JPH08162596A (ja) リードフレーム及び半導体装置
JP2570123B2 (ja) 半導体装置及びその製造方法
JP2005303169A (ja) 半導体装置およびその製造方法
JP2001077136A (ja) 樹脂封止型半導体装置の製造方法
JPH1126643A (ja) 半導体装置
JPH08181270A (ja) 樹脂封止型半導体装置用リードフレームとそれを用いた半導体装置およびその製造方法
JPH0738045A (ja) 半導体集積回路装置
JP2003007953A (ja) 樹脂封止型半導体装置およびその製造方法
JPH1168015A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JPH05335365A (ja) 半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070827

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080827

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080827

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090827

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees