JP2742725B2

JP2742725B2 - 表示装置

Info

Publication number: JP2742725B2
Application number: JP32369590A
Authority: JP
Inventors: 舜平山崎; 正明廣木
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1990-11-26
Filing date: 1990-11-26
Publication date: 1998-04-22
Anticipated expiration: 2013-04-22
Also published as: JPH04190330A

Description

【発明の詳細な説明】「発明の利用分野」本発明は、アクティブ型表示装置、特にアクティブ型
液晶表示装置に関するもので、それぞれの画素に相補型
にＰチャネル型およびＮチャネル型の２つの薄膜型絶縁
ゲイト電界効果トランジスタ（以下TFTという）を設け
てピクセルを構成せしめ、そのゲイト電圧と同相の出力
電圧を画素に供給せしめたものである。また、それを補
償するため、画素または／および相補型の薄膜トランジ
スタ（以下C/TFTという）を２つまたはそれ以上とした
ものである。

「従来の技術」従来、TFTを用いたアクティブ型の液晶表示装置が知
られている。この場合、TFTにはアモルファスまたは多
結晶構造の半導体を用い、１つの画素にＰまたはＮ型の
いずれか一方の導電型のみのTFTを用いたものである。
即ち、一般にはＮチャネル型TFT（NTFTという）を画素
に直列に連結している。その代表例を第１図に示す。

第１図において、液晶（12）を有し、それに直列に連
結してNTFT（11）を設け、これをマトリクス配列せしめ
た。一般には640×480または1260×960と多くするが、
この図面ではそれと同意味で単純に２×２のマトリクス
配列をさせた。このそれぞれの画素に対し周辺回路（1
6），（17）より電圧を加え、所定の画素を選択的にオ
ンとし、他の画素をオフとした。するとこのTFT（11）
のオン、オフ特性が一般に良好な場合、コントラストの
大きい液晶表示装置を作ることができる。しかし、実際
にかかる液晶表示装置を製造してみると、TFTの出力即
ち液晶にとっての入力（液晶電位という）の電圧V_LC（1
0）は、しばしば“1"（High）となるべき時に“1"（Hig
h）にならず、また、逆に“0"（Low）となるべき時に
“0"（Low）にならない。液晶（12）はその動作におい
て本来絶縁性であり、また、TFTがオフの時に液晶電位
（V_LC）は浮いた状態になる。この液晶（12）は等価的
にキャパシタであるため、そこに蓄積された電荷により
V_LCが決められる。この電荷は液晶がR_LCで比較的小さい
抵抗となったり、ゴミ、イオン性不純物の存在によりリ
ークしたり、またTFTのゲイト絶縁膜のピンホールによ
りR_GS（15）が生じた場合にはそこから電荷がもれ、V_LC
は中途半端な状態になってしまう。このため１つのパネ
ル中に20万〜500万個の画素を有する液晶表示装置にお
いては、高い歩留まりを成就することができない。特に
液晶（12）は一般にはTN（ツインテッドネマティック）
液晶が用いられる。その液晶の配向のためにそれぞれの
電極上にラビングした配向膜を設ける。このラビング工
程のため発生する静電気により弱い絶縁破壊が起こり、
隣の画素との間または隣の導線との間でリークしたり、
またゲイト絶縁膜が弱く、リークをしたりしてしまう。

アクティブ型の液晶表示装置においては、液晶電位を
１フレームの間はたえず初期値と同じ値として所定のレ
ベルを保つことがきわめて重要である。しかし実際は不
良が多く、必ずしも成就しないのが実情である。

「発明の目的」本発明はこのような問題を解決し、より電流マージン
を大とする、即ち応答速度を大とする。また各ピクセル
における画素の電位、即ち液晶電位V_LCが“1",“0"に充
分安定して固定され、１フレーム中にそのレベルがドリ
フトしないようにしたものである。

さらに各画素に加えられる電圧を“1",“0"の中間の
値とすることにより、中間調（グレースケール）を表示
せしめんとしたものである。

「発明の構成」本発明は、アクティブ型表示装置、特にアクティブ型
液晶表示装置におけるそれぞれのピクセルの一方の画素
を構成する電極、例えば透明導電膜の電極に相補型のTF
Tの出力端を連結せしめたものである。そしてその入力
電圧と同相の出力電圧を画素に供給せしめた駆動方法に
関するものである。即ちＰチャネル型のTFT（以下PTFT
という）とNTFTとを相補型（以下C/TFTという）の出力
を画素に連結し、それぞれのピクセルの１つを構成せし
めたものである。

１つの画素に２つまたはそれ以上のC/TFTを連結して
１つのピクセルを構成せしめてもよい。さらに１つのピ
クセルを２つまたはそれ以上に分割し、それぞれにC/TF
Tを１つまたは複数個連結してもよい。

本発明の代表例を第２図、第３図、第４図に回路図と
して示す。実際のパターンレイアウト（配置図）の例を
それぞれに対応して第６図、第７図、第８図に示す。

第２図の２×２のマトリクスの例においてNTFTとPTFT
とのゲインを互いに連結し、さらにＹ軸方向の線Ｙ線と
いう）V_GG（22）、またはV_GG′（22′）に連結した。ま
たC/TFTの共通出力端を液晶（12）に連結している。NTF
Tの入力端（V_DD側）をＸ軸方向向の線Ｘ線という）V_DD
（18），V_DD′（18′）に連結し、PTFTの入力端（V
_SS側）をVss（19）,Vss′（19′）に連結させている。
するとV_DD（18），V_GG（22）が“1"の時液晶電位
（V_LC）（10）は“1"となり、またV_DD（18）が“1"、V
_GG（22）が“0"の時、液晶電位（10）が“0"となる。そ
して液晶（12）の画素（12）は反対の電極（23）（一般
には接地電位（13））に対して“1"となるとき、オンと
なる。逆に液晶電位（10）が“0"のとき液晶はオフとな
る。

かくの如く液晶電位（V_LC）（10）はV_DD（18）、また
はV_SS（19）のいずれかに固定させ得るため、フローテ
ィングとなることがない。

第３図の例において、Ｘ線V_DD（18）,Vss（19），
V_DD′（18′）,Vss′（19′）に対し、Ｙ線はV_GG（2
2），V_GG′（22′）を第１のC/TFTを構成するNTFT（1
1）,PTFT（21），第２のC/TFTを構成するNTFT（11′）,
PTFT（21′）を共通してV_GG（22）に連結せしめた。ま
たその２つのC/TFTの出力を共通にして１つの液晶（1
2）の一方の電極である画素（33）に連結させている。
かくすると、２つのNTFTまたは２つのPTFTのいずれか一
方が多少リークしても同相であるためその画素を駆動さ
せることができる。

第４図は１つのピクセル（34）において、２つの画素
（33），（33′）とそのそれぞれに対応してC/TFTを２
つ設けたものである。２つのC/TFTのゲイト電極を共通
とせしめ、第１の入力を行う。またそれぞれのC/TFTの
それぞれのNTFTおよびそれぞれのPTFTの入力をV_DD（1
8）,Vss（19）に連結したものである。かくすることに
より、１つのピクセルの２つの画素のうち一方がTFTの
リーク等の不良により同相であるため非動作とならず、
遅れた動作となっても、他方が正常動作するため、マト
リクス構成動作において不良が目立ちにくいという特長
を有する。

以下に実施例に基づき、本発明を示す。

「実施例１」この実施例は実施例２、３、および４を構成せしめる
ためのもので第９図を用いて示す。

ガラス基板にC/TFTを作らんとした時の製造工程を第
９図（Ａ）〜（Ｆ）に基づき示す。

第９図（Ａ）において、NOガラス（日本電気硝子
製）、LE-30（HOYA製）、バイコール7913（コーニング
製）等の700℃以下、例えば約600℃の熱処理に耐え得る
石英ガラス等の高価でないガラス上にマグネトロンRF
（高周波）スパッタ法を用いてブロッキング層（36）と
しての酸化珪素膜を1000〜3000Åの厚さに作製した。

プロセス条件は酸素100％雰囲気、成膜温度150℃、出
力400〜800W、圧力0.5Paとした。ターゲットに石英また
は単結晶シリコンを用いた成膜速度は30〜100Å／分で
あった。

この上にシリコン膜をLPCVD（減圧気相）法、スパッ
タ法またはプラズマCVD法により形成した。

減圧気相法で形成する場合、結晶化温度よりも100〜2
00℃低い450〜550℃、例えば530℃でジシラン（Si₂H₆）
またはトリシラン（Si₃H₈）をCVD装置に供給して成膜し
た。反応炉内圧力は30〜300Paとした。成膜速度は50〜2
50Å／分であった。NTETとPTFTとのスレッシュホールド
電圧（Vth）を概略同一に制御するため、ホウ素をジボ
ランを用いて１×10¹⁵〜１×10¹⁸cm^-3の濃度として成膜
中に添加してもよい。

スパッタ法で行う場合、スパッタ前の背圧を１×10^-5
Pa以下とし、単結晶シリコンをターゲットとして、アル
ゴンに水素を20〜80％混入した雰囲気で行った。例えば
アルゴン20％、水素80％とした。成膜温度は150℃、周
波数は13.56MHz、スパッタ出力は400〜800Wとした。圧
力は0.5Paであった。

プラズマCVD法により珪素膜を作製する場合、温度は
例えば300℃とし、モノシラン（SiH₄）またはジシラン
（Si₂H₆）を用いた。これらをPCVD装置内に導入し、13.
56MHzの高周波電力を加えて成膜した。

これらの方法によって形成された被膜は、酸素が５×
10²¹cm^-3以下であることが好ましい。この酸素濃度が高
いと、結晶化させにくく、熱アニール温度を高くまたは
熱アニール時間を長くしなければならない。また少なす
ぎると、バックライトによりオフ状態のリーク電流が増
加してしまう。そのため４×10¹⁹〜４×10²¹cm^-3の範囲
とした。水素は４×10²⁰cm^-3であり、珪素４×10²²cm^-3
として比較すると１原子％であった。

本発明において、ソース、ドレインに対してより結晶
化を助長させるため、酸素濃度を７×10¹⁹cm^-3以下、好
ましくは１×10¹⁹cm^-3以下とし、ピクセル構成するTFT
のチャネル形成領域のみに酸素をイオン注入法により５
×10²⁰〜５×10²¹cm^-3となるように添加してもよい。

その時周辺回路を構成するTFTには光照射がなされな
いため、この酸素の混入をより少なくし、より大きいキ
ャリア移動度を有せしめることは、高周波動作をさせる
ためる有効である。

かくして、アモルファス状態の珪素膜を500〜5000
Å、例えば1500Åの厚さに作製の後、450〜700℃の温度
にて12〜70時間非酸化物雰囲気にて中温の加熱処理し
た。例えば窒素または水素雰囲気にて600℃の温度で保
持した。

珪素膜の下の基板表面にアモルファス構造の酸化珪素
膜が形成されているため、この熱処理で特定の核が存在
せず、全体が均一に加熱アニールされる。即ち、成膜時
はアモルファス構造を有し、また水素は単に混入してい
るのみである。

アニールにより、珪素膜はアモルファス構造から秩序
性の高い状態に移り、一部は結晶状態を呈する。特にシ
リコンの成膜時に比較的秩序性の高い領域は特に結晶化
をして結晶状態となろうとする。しかしこれらの領域間
に存在する珪素により互いの結合がなされるため、珪素
同志は互いにひっぱりあう。レーザラマン分光により測
定すると単結晶の珪素のピーク522cm^-1より低周波側に
シフトしたピークが観察される。それの見掛け上の粒径
は半値巾から計算すると、50〜500Åとマイクロクリス
タルのようになっているが、実際はこの結晶性の高い領
域は多数あってクラスタ構造を有し、各クラスタ間は互
いに珪素同志で結合（アンカリング）がされたセミアモ
ルファス構造の被膜を形成させることができた。

結果として、被膜は実質的にグレインバウンダリ（GB
という）がないといってもよい状態を呈する。キャリア
は各クラスタ間をアンカリングされた個所を通じ互いに
容易に移動し得るため、いわゆるGBの明確に存在する多
結晶珪素よりも高いキャリア移動度となる。即ちホール
移動度（μｈ）＝10〜200cm²/Vsec、電子移動度（μ
ｅ）＝15〜300cm²/Vsecが得られる。

他方、上記の如き中温でのアニールではなく、900〜1
200℃の高温アニールにより被膜を多結晶化すると、核
からの固相成長により被膜中の不純物の偏析がおきて、
GBには酸素、炭素、窒素等の不純物が多くなり、結晶中
の移動度は大きいが、GBでのバリア（障壁）を作ってそ
こでのキャリアの移動を阻害してしまう。結果として10
cm²/Vsec以上の移動度がなかなか得られないのが実情で
ある。

即ち、本発明の実施例ではかくの如き理由により、セ
ミアモルファスまたはセミクリスタル構造を有するシリ
コン半導体を用いている。

第９図（Ａ）において、珪素膜を第１のフォトマスク
にてフォトエッチングを施し、PTFT用の領域(21)（チ
ャネル巾20μｍ）を図面の右側に、NTFT用の領域(11)を
左側に作製した。

この上に酸化珪素膜をゲイト絶縁膜として500〜2000
Å例えば1000Åの厚さに形成した。これはブロッキング
層としての酸化珪素膜の作製と同一条件とした。この成
膜中に弗素を少量添加し、ナトリウムイオンの固定化を
させてもよい。

この後、この上側にリンが１〜５×10²¹cm^-3の濃度に
入ったシリコン膜またはこのシリコン膜とその上にモリ
ブデン（Mo）、タングステン（Ｗ），MoSi₂またはWSi₂
との多層膜を形成した。これを第２のフォトマスクに
てパターニングして第９図（Ｂ）を得た。PTFT用のゲイ
ト電極（４）,NTFT用のゲイト電極（４′）を形成し
た。例えばチャネル長10μｍ、ゲイト電極としてリンド
ープ珪素を0.2μｍ、その上にモリブデンを0.3μｍの厚
さに形成した。

第９図（Ｃ）において、フォトレジスト（31′）をフ
ォトマスクを用いて形成し、PTFT用のソース（５），
ドレイン（６）に対し、ホウ素を１〜５×10¹⁵cm^-2のド
ース量をイオン注入法により添加した。

次に第９図（Ｄ）の如く、フォトレジスト（31）をフ
ォトマスクを用いて形成した。NTFT用のソース
（５′）、ドレイン（６′）としてリンを１〜５×10¹⁵
cm^-2の量、イオン注入法により添加した。

これらはゲイト絶縁膜（３）を通じて行った。しかし
第６図（Ｂ）において、ゲイト電極（４），（４′）を
マスクとしてシリコン膜上の酸化珪素を除去し、その
後、ホウ素、リンを直接珪素膜中にイオン注入してもよ
い。

次に、600℃にて10〜50時間再び加熱アニールを行っ
た。PTFTのソース（５），ドレイン（６）,NTFTのソー
ス（５′），ドレイン（６′）を不純物を活性化して
P⁺、N⁺として作製した。

またゲイト電極（４），（４′）下にはチャネル形成
領域（７），（７′）がセミアモルファス半導体として
形成されている。

かくすると、セルフアライン方式でありながらも、70
0℃以上にすべての工程で温度を加えることがなくC/TFT
を作ることができる。そのため、基板材料として、石英
等の高価な基板を用いなくてもよく、本発明の大画素の
液晶表示装置にきわめて適したプロセスである。

熱アニールは第９図（Ａ），（Ｄ）で２回行った。し
かし第９図（Ａ）のアニールは求める特性により省略
し、双方を第９図（Ｄ）のアニールにより兼ね製造時間
の短縮を図ってもよい。第９図（Ｅ）において、層間絶
縁物（８）を前記したスパッタ法により酸化珪素膜の形
成として行った。この酸化珪素膜の形成はLPCVD法、光C
VD法、常圧CVD（TEOS−オゾン）法を用いてもよい。例
えば0.2〜0.6μｍの厚さに形成し、その後、フォトマス
クを用いて電極用の窓（32）を形成した。

さらにこれら全体にアルミニウムをスパッタ法により
形成し、リード（９），（９′）およびコンタクト（2
9），（29′）をフォトマスクを用いて作製した。

表面を平坦化用有機樹脂（39）例えば透光性ポリイミ
ド樹脂を塗布形成し、再度の電極穴あけをフォトマスク
にて行った。

第９図（Ｆ）に示す如く２つのTFTを相補とし、かつ
その出力端を液晶装置の一方の画素の電極を透明電極と
してそれに連結するため、スパッタ法によりITO（イン
ジューム・スズ酸化膜）を形成した。それをフォトマス
クによりエッチングし、電極（33）を構成させた。こ
のITOは室温〜150℃で成膜し、200〜400℃の酸素または
大気中のアニールにより成就した。

かくの如くにしてPTFT（21）とNTFT（11）と透明導電
膜の電極（33）とを同一ガラス基板（１）上に作製し
た。

かかるTFTの特性を略記する。

移動度（μcm²/Vs） Vth（Ｖ） PTFT 20 −5.9 NTFT 40 ＋5.0 かかる半導体を用いることにより、一般に不可能とさ
れていたTFTでも大きな移動度を作ることができた。そ
のため、初めて第２図、第３図、第４図に示した液晶表
示装置用の各ピクセルに相補型TFTを構成させるアクテ
ィブ型液晶表示装置を作ることができた。また周辺回路
もオンガラス化（同一基板上に同様のTFTの製造プロセ
スで形成する方法）が可能となった。

「実施例２」第６図（Ａ）に第２図に対応した実施例を示す。Ｘ線
としてV_DD（18）、V_SS（19）、V_DD′（18′）、V_SS′
（19′）を形成した。なおＹ線としてV_GG（22）、V_GG′
（22）を形成した。

図面（Ａ）は平面図であるが、そのＡ−Ａ′の縦断面
図を第６図（Ｂ）に示す。またＢ−Ｂ′の縦断面図を第
６図（Ｃ）に示す。

NTFT（11）をＸ線V_DD（18）とＹ線V_GG（22）との交差
部に設け、V_DD（18）とV_GG′（22′）との交差部にも他
の画素用のNTFT（11′）が同様に設けられている。PTFT
（21）はV_SS（19）とV_GG（22）との交差部に設けられて
いる。V_DD′（18′）とV_GG（22）との交差部の下側に
は、他の画素用のNTFTが設けられている。C/TFTを用い
たマトリクス構成を有せしめた。

NTFT（11）は、ドレイン（６′）の入力端のコンタク
ト（32）を介しＸ線V_DD（18）に連結され、ゲイト
（４）は多層形成がなされたＹ線V_GG（22）に連結され
ている。ソース（５′）の出力端はコンタクト（29）を
介して画素の電極（33）に連結している。

他方、PTFT（21）はドレイン（６）の入力端がコンタ
クト（32′）を介してＸ線V_SS（19）に連結され、ゲイ
ト（４）はＹ線V_GG（22）に、ソース（５）の出力端は
コンタクト（29′）を介して画素（33）に連結してい
る。かくして２本のＸ線（18），（19）に挟まれた間
（内側）に、透明導電膜よりなる画素（33）とC/TFTと
により１つのピクセルを構成せしめた。

かかる構造を左右、上下に繰り返すことにより、２×
２のマトリクスの１つの例またはそれを拡大した640×4
80、1280×960といった大画素の液晶表示装置を作るこ
とが可能となった。

第６図（Ｂ），（Ｃ）は第９図（Ｆ）に番号が対応し
ている。

ここでの特長は、１つの画素に２つのTFTが相補構成
をして設けられていること、画素（33）は液晶電位V_LC
を有するが、ゲイト電圧がドレイン電圧より大である条
件において、ゲイト電圧−Vthの値に固定されることで
ある。

その動作を第５図を用いて略記する。

液晶（12）を挟む一対の電極（33），（23）におい
て、他方の電極（23）を接地電位（13）とし、それに対
してNTFT（11）の入力端が連結したV_DD（19）を例えば
＋10V、PTFT（21）の入力端が連結したVss（18）を例え
ば−10Vとすると、V_1C（10）はV_GG‐Vthの電圧で固定と
なる。さらにV_GGを20〜10Vと可変し、Vthが5.0Vの時、
出力は同じ極性を有し、かつ15〜5Vに可変する。第１図
に示された従来公知のNTFTのみを用いた液晶装置に比
べ、V_GGの値を各ピクセルの駆動の程度に従って変化さ
せることにより、“0",“1"のみでなく、その中間の値
即ちグレースケールが可能であることがわかった。即ち
V_DD（18）、Vss（19）、接地（13）と３種類の電位を設
定することができ、制御要素が１つ増えたことがわか
る。

また、第６図で明らかな如く、制御要素のVss（19）
が新たに増えても、Vssの配線がＸ線として１本増える
のみであり、液晶装置における開口率（全面積（34）に
対する実際に表示する液晶の面積（33）の割合）に関し
ては、従来の第１図の１つのみの導電型をもつTFTを各
画素に連結した場合に比べて大きくは減少せず、それほ
ど不利にはならない。

第６図において、V_GG（22）の配線を考えてみると、
オーバーライン配線（上側配線）としてのアルミニウム
配線（41）、ゲイト電極と同じ材料によるアンダーライ
ン配線（43）（下側配線）およびそれらのコンタクト
（42）を用いることにより、Ｘ線、Ｙ線の交差部での多
層配線のために新たなフォトマスク数を増やす必要がな
くなっている。

第６図において、それら透明導電膜上に配向膜、配向
処理を施し、さらにこの基板と他方の液晶の電極（第５
図（23））を有する基板との間に一定の間隔をあけて公
知の方法により互いに配設をした。そしてその間に液晶
を注入または配線て完成させた。

液晶材料にTN液晶を用いるならば、その間隔を約10μ
ｍ程度とし、透明導電膜双方に配向膜をラビング処理し
て形成させる必要がある。

また液晶材料にFLC（強誘電性）液晶を用いる場合
は、動作電圧を±20Vとし、セルの間隔を1.5〜3.5μｍ
例えば2.3μｍとし、反対電極（第４図）（34）上にの
み配向膜を設けラビング処理を施せばよい。

分散型液晶またはポリマー液晶を用いる場合には、配
向膜は不用であり、スイッチング速度を大とするため、
動作電圧は±10〜±15Vとし、セル間隔は１〜10μｍと
薄くした。

特に分散型液晶を用いる場合には、偏光板も不用のた
め、反射型としても、また透過型としても光量を大きく
することができる。そしてその液晶はスレッシュホール
ドがないため、本発明のC/TFTに示す如く、明確なスレ
ッシュホールド電圧が規定されるC/TFT型とすることに
より、大きなコントラストとクロストーク（隣の画素と
の悪干渉）を除くことができた。

「実施例３」この実施例は第３図および第７図に対応したものであ
る。

この図面より明らかな如く、Ｙ線のV_GG（22）を中央
に配設し、Ｘ線のV_DD（18）、Vss（19）に挟まれた部分
を１つのピクセル（34）としている。１つのピクセルは
１つの透明導電膜の画素（33）および２つのNTFT（1
1），（11′）、２つのPTFT（21），（21′）よりなる
２つのC/TFTに連結させている。ゲイト電極はすべてV_GG
（22）に連結され、２つのNTFT（11），（11′）はV_DD
（18）に、また２つのPTFTの（21），（21′）はVss（1
9）に連結されている。これら２つのNTFTの一方またはP
TFTの一方が、ゲイト電極とチャネル形成領域との間に
リークがあり不良であった場合でも、同相であるためピ
クセルとしての動作をさせることができる。

その他は実施例２と同じであり、このC/TFTは実施例
１を用いた。

「実施例４」この実施例は第４図および第８図に対応するものであ
る。１つのピクセルが２つのC/TFTと２つの画素よりな
っている。即ちNTFT（11）、PTFT（21）よりなるC/TFT
の出力と連結した液晶12の画素（33）と、他のNTFT（1
1′）とPTFT（21′）よりなるC/TFTの出力に連結した液
晶（12′）の画素（33′）とが１つのピクセル（34）を
構成している。画素（33）と（33′）とが１つのピクセ
ルを構成する合わせた画素(33)に対応する。

かくすると、たとえ一方の画素が中途半端にしか動作
しなくなっても、他方の画素が正常動作をし、カラー化
をした時、グレースケールの劣化の程度を下げることが
できた。

その他、ここに記載されていないことは実施例１、２
に記されたことと同様である。

「発明の効果」本発明は相補型のTFTをマトリクス化された各画素に
連結することにより、１）グレースケール（中間調）の成就２）C/TFTの出力であり画素の電圧例えば液晶電位をフ
ローティングとしない３）動作マージンの拡大４）不良TFTが一部にあっても同相出力であるためその
補償をある程度行うことができる５）作製に必要なフォトマスク数はNTFTのみの従来例に
比べて第９図（Ｃ）および（Ｄ）のフォトマスク、
と２回多くなるのみである６）キャリアの移動度がアモルファス珪素を用いた場合
に比べ10倍以上も大きいため、TFTの大きさを小さくで
き、１つのピクセル内に２つのTFTをつけても開口率の
減少をほとんど伴わないという多くの特長を有する。

そのため、これまでのNTFTのみを用いるアクティブTF
T液晶装置に比べて、数段の製造歩留まりと画面の鮮や
かさを成就できるようになった。

本発明においてかかるC/TFTに対し、半導体としてセ
ミアモルファスまたはセミクリスタルを用いた。しかし
同じ目的のために可能であるならば他の結晶構造の半導
体を用いてもよい。またセルフアライン型のC/TFTによ
り高速処理を行った。しかしイオン注入法を用いずに非
セルフアライン方式によりTFTを作ってもよい。またス
タが一型でなく逆スタが一型のTFTであってもよいこと
はいうまでもない。

本発明における表示媒体としては、透過型の液晶表示
装置または反射型の液晶表示装置として用い得る。また
液晶材料としては前記したTN液晶、FLC液晶、分散型液
晶、ポリマ型液晶を用い得る。

またゲストホスト型、誘電異方性型のネマチック液晶
にイオン性ドーパントを添加して電界を印加することに
よってネマチック液晶としコレステリック液晶との混合
体に電界を印加して、ネマチック相とコレステリック相
との間で相変化を生じさせ、透明ないし白濁の表示を実
現する相転移液晶を用いることもできる。また液晶以外
では、例えば染料で着色した有機溶媒中にこれと色の異
なる顔料粒子を分散させたいわゆる電気泳動表示用分散
系を用いることもできることを付記する。

本発明において、表示媒体として液晶を用いた時、C/
TFTの出力は液晶電位となる。また液晶以外の媒体を用
いることもあるため、一般にC/TFTの出力の電圧と記し
た。

【図面の簡単な説明】

第１図は従来のアクティブ型TFT（薄膜型トランジス
タ）を用いた液晶装置を示す。第２図、第３図および第４図は本発明の相補型TFTを用
いたアクティブ型液晶装置の回路図を示す。第５図は相補型TFTの動作を示す図面である。第６図は第２図に対応した液晶表示装置の一方の基板の
平面図（Ａ）、縦断面図（Ｂ），（Ｃ）を示す。第７図は第３図に対応した液晶表示装置の一方の基板の
図面である。第８図は第４図に対応した液晶表示装置の一方の基板の
図面である。第９図は本発明の液晶装置に用いた相補型TFTの作製方
法を示す。（１）……ガラス基板（２），（２′）……シリコン半導体（３）……ゲイト絶縁膜（４），（４′）……ゲイト電極（５），（５′）……ソース（６），（６′）……ドレイン（７），（７′）……チャネル形成領域（10）……液晶電位（V_LC）（11），（11′），（11A），（11A′），（11B），（1
1B′）……Ｎチャネル型薄膜トランジスタ（NTFT）（12），（12′），（12A），（12A′），（12B），（1
2B′）……液晶（14），（15）……リークをさせる抵抗（16），（17）……周辺回路（18），（18′）……V_DD（Ｘ線の１つ）（19），（19′）……Vss（Ｘ線の１つ）（21），（21′），（21A），（21A′），（21B），（2
1B′）……Ｐチャネル型薄膜トランジスタ（PTFT）（22），（22′）……V_GG、V_GG′（Ｙ線）（23），（33），（33′），（33A），（33A′），（33
B），（33B′）……透明電極で作られた画素（34）……ピクセル（36）……ブロッキング層〜……フォトマスクを用いたプロセス

Claims

(57)【特許請求の範囲】

【請求項１】絶縁表面を有する基板と、前記絶縁表面上に形成された少なくともＰチャネル型の
第１の薄膜トランジスタと、Ｎチャネル型の第２の薄膜
トランジスタとを含む複数の薄膜トランジスタとを有
し、前記第１および第２の薄膜トランジスタのゲイト電極は
燐ドープ珪素とその上に積層された金属または金属珪化
物からなることを特徴とする表示装置。
【請求項２】ゲイト電極を構成する燐ドープ珪素には１
×10²¹〜５×10²¹cm^-3の燐がドープされている特許請求
の範囲第１項記載の表示装置。
【請求項３】ゲイト電極を構成する金属がモリブテンま
たはタングステンを有することを特徴とする特許請求の
範囲第１項記載の表示装置。
【請求項４】ゲイト電極を構成する金属珪化物が珪化モ
リブテンまたは珪化タングステンを有することを特徴と
する特許請求の範囲第１項記載の表示装置。
【請求項５】第１および第２の薄膜トランジスタが相補
トランジスタ対を構成することを特徴とする特許請求の
範囲第１項記載の表示装置。
【請求項６】表示媒体と該表示媒体の一面に設けられた１つもしくは複数の画素
電極と、第１、第２、第３の制御線と、前記第１乃至第３の制御線に制御信号を供給する制御回
路と、を有し、第２の薄膜トランジスタのソースが前記画素電極のうち
の第１の画素電極に接続され、第１の薄膜トランジスタのソースが前記第１の画素電極
もしくは他の画素電極に接続され、前記第２の薄膜トランジスタのドレインが前記第１の制
御線に接続され、前記第１の薄膜トランジスタのドレインに前記第２の制
御線に接続され、前記第１および第２の薄膜トランジスタのゲイトがとも
に第３の制御線に接続されたことを特徴とする特許請求
の範囲第１項記載の表示装置。
【請求項７】表示媒体が液晶であることを特徴とする特
許請求の範囲第６項記載の表示装置。
【請求項８】複数の画素電極がマトリクス状に配置さ
れ、１つの画素電極により１つのピクセルが構成されて
いることを特徴とする特許請求の範囲第６項記載の表示
装置。
【請求項９】表示媒体の他面に該表示媒体に密着した裏
面電極を有し、該裏面電極と画素電極の間で電圧を印加
できる構成を有する特許請求の範囲第６項記載の表示装
置。
【請求項１０】基板上に表示媒体と前記表示媒体に密着して形成された画素電極と、走査信号が供給される第１および第２の制御線と、データ信号が供給される第３の制御線と、を有し、第１および第２の薄膜トランジスタによって構成された
相補トランジスタ対をスイッチング素子とし、前記第１および第２の薄膜トランジスタの全てのゲイト
が前記第３の制御線に接続され、前記第１および第２の
薄膜トランジスタの全ての出力端子が前記画素電極に接
続され、前記第２の薄膜トランジスタのソースもしくは
ドレインのうち、出力端子に接続されていない方が前記
第１の制御線に接続され、前記第１の薄膜トランジスタのソースもしくはドレイン
のうち、出力端子に接続されていない方が前記第２の制
御線に接続されていることを特徴とする特許請求の範囲
第１項記載の表示装置。
【請求項１１】基板上に表示媒体と前記表示媒体の一面に密着して形成された２つの画素電
極よりなる画素電極対と、走査信号が供給される１行につき２本のＸ線と、データ信号が供給されるＹ線と、を有し、第１および第２の薄膜トランジスタは相補トランジスタ
対を構成し、各画素電極は前記相補トランジスタ対の出力端子に接続
され、前記Ｘ線は、いずれも前記相補トランジスタ対を構成す
る薄膜トランジスタの出力端子以外のソースもしくはド
レインに接続され、前記相補トランジスタ対のゲイトは
前記Ｙ線に接続されていることを特徴とする特許請求の
範囲第１項記載の表示装置。