JP2852919B2

JP2852919B2 - 液晶表示装置

Info

Publication number: JP2852919B2
Application number: JP9215997A
Authority: JP
Inventors: 舜平山崎
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1997-07-25
Filing date: 1997-07-25
Publication date: 1999-02-03
Anticipated expiration: 2017-07-25
Also published as: JPH1084117A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、アクティブ型液晶
表示装置またはイメ−ジセンサに用いる薄膜構造を有す
る絶縁ゲイト型電界効果トランジスタ（以下TFT とい
う) およびその作製方法に関するものである。

【０００２】

【従来の技術】従来、TFT を用いたアクティブ型の液晶
表示装置が知られている。この表示装置は表示部と周辺
回路部とを有するが、周辺回路部は単結晶の集積回路を
タブボンドまたはCOG(チップオンガラス) ボンドをして
設け、さらに表示部において各ピクセル内にTFT を有せ
しめたものである。TFT にはアモルファスまたは結晶粒
界を有する多結晶型の半導体を用い、１つの画素にＰま
たはＮ型のいずれか一方の導電型のみのTFT を用いる。
即ち、一般にはＮチャネル型TFT(NTFTという) を画素に
直列に連結している。

【０００３】しかしアモルファス構造の半導体は、キャ
リア移動度が小さく、特にホ−ルのキャリア移動度が0.
1cm²/Vsec 以下と小さい。また多結晶構造の半導体は、
結晶粒界に偏析した酸素等の不純物および不対結合手に
よりドレイン耐圧を充分大きくとれない、Ｐチャネル型
のTFT ができにくい等の欠点があった。さらにこれらTF
T は光感度（フォトセンシティビティ PSという) を有
し、光照射によりVg−I_D( ゲイト電圧−ドレイン電流）
特性等が大きく変化してしまう欠点を有している。

【０００４】そのため、液晶表示装置のバックライト、
例えば2000cd( カンデラ) がTFT のチャネル形成領域に
光照射が行われないように遮光層を作ることが重要な工
程であった。

【０００５】液晶表示装置とは、例えば図３において、
液晶(12)と、それに直列に連結してNTFT(11)を設け、こ
れをマトリックス配列せしめたものである。一般に640
×480 または1260×960 と多くするが、この図面ではそ
れと同意味で単純に２×２のマトリックス配列をさせ
た。このそれぞれの画素に対し、周辺回路部(16), (17)
より電圧を加え、所定のピクセルを選択的にオンとし、
他の画素をオフとした。するとこのTFT のオン、オフ特
性が一般には良好な場合、コントラストの大きい液晶表
示装置を作ることができる。しかし、実際にかかる液晶
表示装置を製造してみると、TFT の出力、即ち液晶にと
っての入力( 液晶電位という) の電圧Ｖ_LC(10)は、しば
しば"1"(High) とするべき時に"1"(High) にならず、ま
た逆に"0"(Low)となるべき時に"0"(Low)にならない場合
がある。液晶(12)はその動作において本来絶縁性であ
り、またTFT がオフの時に液晶電位(V_LC) は浮いた状態
になる。そしてこの液晶(12)は等価的にキャパシタであ
るため、そこに蓄積された電荷によりＶ_LCが決められ
る。この電荷は従来のTFT は光感光性であるため、遮光
が充分でない時、TFT のチャネルのＲ_SDを通じてリ−ク
(15)してしまい、結果としてＶ_LCのレベルが変動してし
まう。さらに液晶がＲ_LCで比較的小さい抵抗となりリ−
ク(14)が生じた場合には、Ｖ_LCは中途半端な状態になっ
てしまう。このため１つのパネル中に20万〜500 万個の
画素を有する液晶表示装置においては、高い歩留まりを
成就することができない。

【０００６】

【発明が解決しようとする課題】本発明は、表示装置の
表示部におけるTFT を非感光性とせしめ、非表示部であ
る周辺回路部では高速動作をさせる相補構成としたもの
である。また、複数のTFT のうち選択的に指定されたTF
T のみに対し非感光性を有せしめ、その応用としてのア
クティブ型の液晶表示装置において、液晶電位を１フレ
−ムの間はたえず初期値と同じ値として所定のレベルを
保ち、そのレベルがドリフトしないようにTFT を改良し
たものである。

【０００７】

【課題を解決するための手段】本発明は、表示装置にお
ける光照射がなされる表示部に設けられたTFT のチャネ
ル形成領域の半導体材料を光に対し非感光性の材料と
し、特にそのためTFT のチャネル形成領域に選択的に酸
素、炭素または窒素の不純物を添加したシリコンを用
い、その領域を結晶性を有しながらも光感光性をなくし
たものである。そして光照射がなされない同一基板上の
周辺回路部に対しては、高速スピ−ド動作をさせ、相補
型とし、さらに不純物の添加をしない、またはより少な
くすることにより、より結晶化を助長させたものであ
る。

【０００８】また感光性のないTFT のチャネル形成領域
に、イオン注入法等により選択的にO,C,N の不純物の総
量を１×10²⁰cm^-3〜20原子％（８×10²¹cm^-3）、好まし
くは２×10²⁰cm^-3〜２原子％（５×10²⁰cm^-3）とした。
しかしながら、かつ500 〜750 ℃の熱処理により結晶化
せしめ、キャリア移動度として５cm²/Vsec以上とするた
め結晶粒界を実質的になくし、かつ結晶性を有する半導
体材料としたものである。

【０００９】かくしてこのTFT は非感光性、即ちオン状
態での電流変化を10％以下とし、かつオフ状態（サブス
レッシュホ−ルド状態) で暗電流が10^-9Ａのオ−ダのも
のが10^-7Ａのオ−ダ以下の増加、即ち２桁以下の変化を
2000カンデラの可視光照射で成就させたものである。

【００１０】

【発明の実施の形態】本発明を表示装置、特に液晶表示
装置に用いる場合、マトリックス構成したそれぞれのピ
クセル（透明導電膜とTFT との総合したもの) の一方の
透明導電膜(画素) の電極に相補型のTFT の出力端子を
連結せしめた。即ちマトリックス配列したすべての画素
にＰチャネル型のTFT ( 以下PTFTという) とNTFTとを相
補型 (以下C/TFT という) として連結してピセルとした
ものである。

【００１１】その代表例を図４、図５および図６に回路
として示す。また、実際のパタ−ンレイアウト（配置
図）の例を図８、図９および図１０に示す。即ち図４に
おいて、表示部は２×２のマトリックスを有し、周辺回
路部は(16),(17) で示している。この表示部の１つのピ
クセル(34)はPTFTとNTFTとのゲイトを互いに連結し、さ
らにＹ軸方向の線Ｖ_GG(22)、またはＶ_GG'(23)に連結し
た。またC/TFT の共通出力を液晶(12)に連結している。
PTFTの入力(Vss側) をＸ軸方向の線Ｖ_DD(18),Ｖ_DD' (1
8')に連結し、NTFTの入力(V_SS側)をＶss(19)に連結させ
ている。

【００１２】するとＶ_DD(18),Ｖ_GG(22)が"1"の時、液晶
電位(10)は"0" となり、またＶ_DD(18)が"1" 、Ｖ_GG(22)
が"0" の時液晶電位(10)は"1" となる。即ち、Ｖ_GGとＶ
_LCとは「逆相」となる。図４において、NTFTとPTFTとを
逆に配設すると、Ｖ_GGとＶ_LCとは「同相」とすることが
できる。

【００１３】また周辺回路はかくの如き酸素等の不純物
が添加されていない、また充分に少ないTFT 、特にC/TF
T で作られ、それぞれのTFT の移動度40〜200 cm/Vsec
として高速動作をなさしめた。

【００１４】

【実施例】

「実施例１」この実施例では図１および図２を用いて本
発明を示す。

【００１５】同一ガラス基板に２種類のC/TFT を作らん
とした時の製造工程を図１、図２に基づき示す。またそ
れぞれの図面における(A) 〜(F) は他の図面における
(A) 〜(F) に対応している。

【００１６】図１は非感光性TFT をC/TFT として作る例
である。図２は同一基板上に高い移動度のTFT 特にC/TF
T を作る例である。

【００１７】図１、図２において、NOガラス( 日本電気
硝子製) 、LE-30(HOYA製) 、バイコ−ル7913( コ−ニン
グ製）等の700 ℃以下、特に約600 ℃の熱処理に耐え得
るガラス(1) 上に、マグネトロンRF( 高周波) スパッタ
法を用いブロッキング層(38)としての酸化珪素膜を1000
〜3000Åの厚さに作製した。

【００１８】プロセス条件は酸素100%雰囲気、成膜温度
150 ℃、出力400 〜800W、圧力0.5Pa とした。タ−ゲッ
トに石英または単結晶シリコンを用いた成膜速度は30Å
／分であった。

【００１９】この上に、酸素、炭素または窒素の総量が
７×10¹⁹cm^-3好ましくは１×10¹⁹cm^-3以下しか添加させ
ていないシリコン膜をLPCVD(減圧気相) 法、スパッタ法
またはプラズマCVD 法により形成した。減圧気相法で形
成する場合、結晶化温度よりも100 〜200 ℃低い450 〜
550 ℃、例えば530 ℃でジシラン(Si₂H₆) またはトリシ
ラン(Si₃H₈) をCVD 装置に供給して成膜した。反応炉内
圧力は30〜300 Paとした。成膜速度は30〜100 Å/ 分で
あった。NTETとPTFTとのスレッシュホ−ルド電圧(Vth)
を概略同一に制御するため、ホウ素をジボランを用いて
１×10¹⁵〜５×10¹⁷cm^-3の濃度として成膜中に添加して
もよい。

【００２０】スパッタ法で行う場合、スパッタ前の背圧
を１×10^-5Pa以下とし、単結晶シリコンをタ−ゲットと
し、アルゴンに水素を50〜80体積％に混入した雰囲気で
行った。例えばアルゴン20体積％、水素約80体積％とし
た。成膜温度は150 ℃、周波数は13.56MHz、スパッタ出
力400 〜800Wとした。圧力は0.5Pa であった。

【００２１】プラズマCVD 法により珪素膜を作製する場
合、温度は例えば300 ℃とし、モノシラン(SiH₄)または
ジシラン(Si₂H₆) を反応性気体として用いた。これらを
PCVD装置内に導入し、13.56MHzの高周波電力を加えて成
膜した。

【００２２】これらの方法によって形成された被膜は、
酸素が７×10²⁰cm^-3好ましくは１×10¹⁹cm^-3またはそれ
以下しか含有しないようにした。するとこの被膜は感光
性を有するが、酸化等が添加されている場合よりもより
結晶化をしやすいという特長を有する。

【００２３】この実施例では図１、２(A) に示す如く、
第１のフォトマスクで所定の領域のみ、半導体膜(2),
(2'),(42),(42') を残し他部を除去した。さらに図１で
は第２のフォトマスクを用い、フォトレジスト(35)を
選択的に除去した。この除去された図１の領域(36),(3
6')は、それぞれPTFT、NTFTのチャネル形成領域を構成
する。この開孔に対し、C,N またはＯ、例えばＯを２×
10¹⁴〜１×10¹⁶cm^-2のド−ズ量不純物をイオン注入法に
より添加した( 斜線領域) 。加えた電圧は30〜50KeV 例
えば35KeV とした。

【００２４】その結果、図１(A) においては、まったく
不純物は添加せず、さらに一対の不純物領域であるソ−
スまたはドレインとなる領域は、酸素等の不純物がきわ
めて少なく、結晶化はより強く進ませ得る。またその一
部は後工程においてソ−ス、ドレインとなる領域におい
て０〜５μｍの横方向の深さにまでわたって（図１(C)
における(61), (62)の関係) 設けられている。

【００２５】即ち非感光性とせしめるにはC,O,N を添加
すればよいが、多すぎるとその後の熱処理でも結晶化し
にくくなり、ひいてはキャリア移動度が5cm² /Vsec以
上、好ましくは10〜100cm²/Vsec を得ることができない
からである。

【００２６】かくして、アモルファス状態の珪素膜を50
0 〜10000 Å(1μm)、例えば2000Åの厚さに作製の後、
500 〜750 ℃の結晶成長を起こさない程度の中温の温度
にて12〜70時間非酸化物雰囲気にて加熱処理した。例え
ば窒素または水素雰囲気にて600 ℃の温度で保持した。

【００２７】この半導体膜の下側の基板表面は、アモル
ファス構造の酸化珪素膜が形成されているため、この熱
処理で特定の核が存在せず、全体が均一に加熱アニ−ル
される。即ち、成膜時はアモルファス構造を有し、また
水素は単に混入しているのみである。

【００２８】このアニ−ルにより、チャネル形成領域の
半導体膜はアモルファス構造から秩序性の高い状態に移
り、その一部は結晶状態を呈する。特にシリコンの成膜
時に比較的秩序性の高い領域は特に結晶化をして結晶状
態となろうとする。しかし、これらの領域間に存在する
珪素により互いの結合がなされるため、珪素同志は互い
にひっぱりあう。結晶としてもレ−ザラマン分光により
測定すると、単結晶の珪素(111) 結晶方位のピ−ク522
cm^-1より低周波側にシフトした格子歪を有した(111) 結
晶ピ−クが観察される。その見掛け上の粒径は、半値巾
から計算すると、50〜500 Åとマイクロクリスタルのよ
うになっているが、実際はこの結晶性の高い領域は多数
あってクラスタ構造を有し、その各クラスタ間は互いに
珪素同志で結合( アンカリング) がされたセミアモルフ
ァス構造の被膜を形成させることができた。

【００２９】例えばSIMS( 二次イオン質量分析) 法によ
り深さ方向の分布測定を行った時、添加物（不純物）と
して最低領域( 表面または表面より離れた位置( 内部))
において酸素が２×10²¹cm^-3(５原子％)、窒素４×10¹⁷
cm^-3を得た。また、水素は４×10²⁰cm^-3であり、珪素４
×10²²cm^-3と比較すると１原子％であった。

【００３０】この結晶化は酸素濃度が例えば1.5 ×10²¹
cm^-3においては1000Åの膜厚で600℃(48 時間) の熱処
理で可能である。これを５×10²¹cm^-3にすると膜厚を0.
3 〜0.5 μｍと厚くすれば600 ℃でのアニ−ルによる結
晶化が可能であったが、0.1μｍの厚さでは650 ℃での
熱処理が結晶化のために必要であった。即ちより膜厚を
厚くする、より酸素等の不純物濃度を減少させるほど、
結晶化がしやすかった。また非感光性はより酸素を薄く
すると光照射量が少なくなった。

【００３１】結果として、この被膜は実質的にグレイン
バウンダリ(GB という) がないといってもよい状態を呈
する。キャリアは各クラスタ間をアンカリングされた個
所を通じ互いに容易に移動し得るため、13わゆるGBの明
確に存在する多結晶珪素よりも高いキャリア移動度とな
る。即ちホ−ル移動度（μｈ）＝10〜50cm²/Vsec、電子
移動度（μe ）＝15〜100cm²/Vsec が得られる。

【００３２】またPSは、図７(A),(B) に示されている
が、TFT としてのVg( ゲイト電圧) −Ｉ_D( ドレイン電
流) 特性を得ながらガラス側より2000カンデラの光を照
射してＩ_Dがオン状態の領域で10％以下しか動か( ドリ
フト）ない条件またはサブスレッシュホ−ルド電圧の領
域にてＩ_Dが２桁以下の増加（ドリフト）しかない条件
（オフ電流が充分小さい条件）として測定した。する
と、チャネル形成領域での酸素濃度が８×10¹⁹cm^-3等の
少ない濃度であるとドリフトがあるが、１×10²¹cm ^-3以
上好ましくは３×10²¹cm^-3以上とすると、ほとんどドリ
フトがPTFTでもNTFTでもみられなかった。

【００３３】他方、上記の如く中温でのアニ−ルではな
く、900 〜1200℃の高温アニ−ルにより被膜を多結晶化
すると、核からの固相成長により被膜中の酸素等の不純
物の偏析がおきて、GBには酸素、炭素、窒素等の不純物
が多くなり、結晶中の移動度は大きいが、GBでのバリア
（障壁）を作ってそこでのキャリアの移動を阻害してし
まう。そして結果としては５cm²/Vsec以下の移動度しか
得られず、結晶粒界でのドレイン接合でのリ−ク等によ
る耐圧の低下がおきてしまうのが実情であった。

【００３４】即ち、本発明の実施例ではかくの如く、図
１では感光性がなくかつ結晶性を有するセミアモルファ
スまたはセミクリスタル構造を有するシリコン半導体を
用いている。また図２では感光性を有しても、図１より
２〜４倍も大きい移動度を有するシリコン半導体を用い
ている。

【００３５】図１、２(B) において、この上に酸化珪素
膜をゲイト絶縁膜として厚さは500〜2000Å例えば1000
Åに形成した。これはブロッキング層としての酸化珪素
膜の作製と同一条件とした。この成膜中に弗素を少量添
加してもよい。

【００３６】この酸化珪素と下地の半導体膜との界面特
性を向上し、界面凖位を除くため、紫外光を同時に加
え、オゾン酸化を行うとよかった。即ち、ブロッキング
層(38)を形成したと同じ条件のスパッタ法と光CVD 法と
の併用方法とすると、界面凖位を減少させることができ
た。

【００３７】さらにこの後、この上側にリンが１〜５×
10²⁰cm^-3の濃度に入ったシリコン膜またはこのシリコン
膜とその上にモリブデン(Mo)、タングステン(W),MoSi₂
またはWSi₂との多層膜を形成した。これを第３のフォト
マスクにてパタ−ニングした。そしてPTFT用のゲイト
電極(4),NTFT用のゲイト電極(4')を形成した。例えばチ
ャネル長10μｍ、ゲイト電極としてリンド−プ珪素を0.
2 μｍ、その上にモリブデンを0.3 μｍの厚さに形成し
た。

【００３８】図１、２(C) において、フォトレジスト(3
1'）をフォトマスクを用いて形成し、PTFT用のソ−ス
(5),ドレイン(6) となる領域でありかつ酸素濃度の少な
い領域に対し、ホウ素を１〜２×10¹⁵cm^-2のド−ズ量を
イオン注入法により添加した。

【００３９】次に図１、２(D) の如くフォトレジスト(3
1)をフォトマスクを用いて形成した。そしてNTFT用の
ソ−ス(5')、ドレイン(6')となる領域に対しリンを１×
10¹⁵cm^-2の量、イオン注入法により添加した。

【００４０】これらはゲイト絶縁膜(3) を通じて行っ
た。しかし、図１、２(B) において、ゲイト電極(4),
(4')をマスクとしてシリコン膜上の酸化珪素を除去し、
その後、ホウ素、リンを直接珪素膜中にイオン注入して
もよい。

【００４１】次に、これらフォトレジスト(31)を除去し
た後、630 ℃にて10〜50時間再び加熱アニ−ルを行っ
た。そしてPTFTのソ−ス(5),ドレイン(6),NTFTのソ−ス
(5'),ドレイン(6')を不純物を活性化してP⁺、N⁺の領域
として作製した。

【００４２】この領域は酸素等が少ないため、同じ温度
でもより結晶化度が進む。結果としてホウ素、リン等の
導電型を与える不純物のイオン化率( アクセプタまたは
ドナ−の数／注入した不純物の量）が50〜90％にまで可
変することができた。

【００４３】またゲイト電極(4),(4'),(44),(44') 下に
はチャネル形成領域(7),(7')(47),(47')がセミアモルフ
ァス半導体として形成されている。

【００４４】図１(C) においては、酸素等の不純物の添
加された領域の端部(62)を不純物領域の端部(61)より不
純物領域にわたらせることにより、ここでのホウ素また
はリンのイオン化率は減少するが、同時にN⁺-I、P⁺-Iの
存在する面に結晶粒界が存在しにくく、結果としてドレ
イン耐圧を高くすることができる。

【００４５】かくすると、セルフアライン方式でありな
がらも、すべての工程において700℃以上に温度を加え
ることがなく２種類のC/TFT を図１、図２の如くにして
作ることができる。そのため、基板材料として、石英等
の高価な基板を用いなくてもよく、本発明の大画素の液
晶表示装置にきわめて適しているプロセスである。

【００４６】熱アニ−ルは図１、２(A),(D) で２回行っ
た。しかし図１、２(A) のアニ−ルは求める特性により
省略し、双方を図１(D) の熱アニ−ルにより兼ねさせて
製造時間の短縮を図ってもよい。図１、２(E) におい
て、層間絶縁物(8) を前記したスパッタ法により酸化珪
素膜の形成として行った。この酸化珪素膜の形成はLPCV
D 法、光CVD 法を用いてもよい。例えば0.2 〜2.0 μｍ
の厚さに形成した。その後、図１、２(E) に示す如く、
フォトマスクを用いて電極用の窓(32)を形成した。

【００４７】さらにこれら全体はアルミニウムを0.5 〜
１μｍの厚さにスパッタ法により形成し、リ−ド(9),
(9')およびコンタクト(29),(29')をフォトマスクを用
いて図１(F) の如く作製した。

【００４８】また図２(F) ではリ−ド(49),(49'), 出力
端子(39)をアルミニウムで形成して、これをもとに図３
〜図６の周辺回路部での論理回路を形成させた。

【００４９】図７(A),(B) はPTFT,NTFT の特性を示す。
図７(A) において曲線(72)は図１のPTFT(21)の特性であ
り、それに2000cdの光を照射すると、サブスレッシュホ
−ルド領域での電流が約１桁同化して曲線(72') を得
た。曲線(73)は図２のPTFT(51)の特性を示す。

【００５０】図７(B) において、曲線(71)は図１NTFT(1
1)の特性例である。それに2000cdの光を照射すると、曲
線(71') と約１桁電流がオフ領域で増加した。曲線(72)
は図２のNTFTの特性を示す。

【００５１】かかるTFT の特性を略記する。移動度(
μ) 、スレッシュホ−ルド電圧(I_D＝0.1 μＡの時のゲ
イト電圧）、ドレイン耐圧(Ｖ_BDV) 、フォトセンシティ
ビティ(PS)は以下の通りであった。上記はチャネル長５μｍ、チャネル巾15μｍの場合を示
す。

【００５２】この実施例は液晶表示装置例であり、また
このC/TFT の出力を画素に連結させるためさらに図１
(F) において、ポリイミド等の有機樹脂(34)を形成し
た。そしてフォトマスクにより再度の窓あけを行っ
た。２つのTFT の出力端を液晶装置の一方の透明電極に
連結するため、スパッタ法によりITO(インジュ−ム・ス
ズ酸化膜）を形成した。それをフォトマスクによりエ
ッチングして、透明電極(33)を構成させた。このITO は
室温〜150 ℃で成膜し、それを200 〜300 ℃の酸素また
は大気中のアニ−ルにより成就した。

【００５３】かくの如くにして、PSを有さないPTFT(21)
とNTFT(11)と透明導電膜の電極(33)とを同一ガラス基板
(1) 上に作製した。かつPSを有するPTFT(41)、NTFT(51)
を同一ガラス基板上に図２に示した如くにして作製し
た。

【００５４】「実施例２」図８(A) に図３に対応した実
施例を示す。Ｘ線としてＶ_DD(18)、Ｖ_SS(19)、Ｖ_DD'(1
8')、Ｖ_SS'(19')を形成した。なおＹ線としてＶ_GG(2
2)、Ｖ_GG'(22')を形成した。

【００５５】図面(A) は平面図であるが、そのA-A`の縦
断面図を図８(B) に示す。またB-B'の縦断面図を図８
(C) に示す。

【００５６】PTFT(21)をＸ線Ｖ_DD(18)とＹ線Ｖ_GG(22)と
の交差部に設け、Ｖ_DD(18)とＶ_GG'(22')との交差部にも
他の画素用のPTFT(21A) が同様に設けられている。NTFT
(11)はＶ_SS(19)とＶ_GG(22)との交差部に設けられてい
る。Ｖ_DD(18') とＶ_GG(22)との交差部の下側には、他の
画素用のPTFTが設けられている。C/TFT を用いたマトリ
クス構成を有せしめた。 PTFT(21)は、ソ−ス(5) の入
力端のコンタクト(32)を介しＸ線Ｖ_DD(18)に連結され、
ゲイト(4) は多層形成がなされたＹ線Ｖ_GG(22)に連結さ
れている。ドレイン(6) の出力端はコンタクト(29)を介
して画素の電極(33)に連結している。

【００５７】他方、NTFT(11)はソ−ス(5')の入力端がコ
ンタクト(32') を介してＸ線Ｖ_SS(19)に連結され、ゲイ
ト(4')はＹ線Ｖ_GG(22)に、ドレイン(6')の出力端はコン
タクト(29') を介して画素(33)に連結している。かくし
て２本のＸ線(18),(19) に挟まれた間( 内側) に、透明
導電膜よりなる画素(33)とC/TFT とにより１つのピクセ
ルを構成せしめた。かかる構造を左右、上下に繰り返す
ことにより、２×２のマトリクスの１つの例またはそれ
を拡大した640 ×480 、1280×960 といった大画素の液
晶表示装置を作ることが可能となった。図８(B),(C) は
図１(F) に番号が対応している。

【００５８】ここでの特長は、１つの画素に２つのTFT
が相補構成をして設けられていること、画素(33)は液晶
電位Ｖ_LCを有するが、それは、PTFTがオンでありNTFTが
オフか、またはPTFTがオフでありNTFTがオンか、のいず
れのレベルに固定されることである。

【００５９】図８において、それら透明導電膜上に配向
膜、配向処理を施し、さらにこの基板と他方の液晶の電
極（図４(23)) を有する基板との間に一定の間隔をあけ
て公知の方法により互いに配設をした。そしてその間に
液晶を注入または配線して完成させた。

【００６０】液晶材料にTN液晶を用いるならば、その間
隔を約10μｍ程度とし、透明導電膜双方に配向膜をラビ
ング処理して形成させる必要がある。

【００６１】また液晶材料にFLC(強誘電性) 液晶を用い
る場合は、動作電圧を±20Ｖとし、セルの間隔を1.5 〜
3.5 μｍ例えば2.3 μｍとし、反対電極（図４)(23)上
にのみ配向膜を設けラビング処理を施せばよい。

【００６２】分散型液晶またはポリマ−液晶を用いる場
合には、配向膜は不用であり、スイッチング速度を大と
するため、動作電圧は±10〜±15Ｖとし、セル間隔は１
〜10μｍと薄くした。

【００６３】特に分散型液晶を用いる場合には、偏光板
も不用のため、反射型としても、また透過型としても光
量を大きくすることができる。そしてその液晶はスレッ
シュホ−ルドがないため、本発明のC/TFT に示す如く、
明確なスレッシュホ−ルド電圧が規定されるC/TFT 型と
することにより、大きなコントラストとクロスト−ク
（隣の画素との悪干渉）を除くことができた。

【００６４】「実施例３」この実施例は図５および図９
に対応したものである。この図面より明らかな如く、表
示部においてはＹ線のＶ_GG(22)を中央に配設し、Ｘ線の
Ｖ_DD(18)、Ｖss(19)に挟まれた部分を１つのピクセル(3
4)としている。１つのピクセルは、１つの透明導電膜の
画素(33)および２つのPTFT(21),(21')、２つのNTFT(1
1),(11')よりなる２つのC/TFT に連結させている。ゲイ
ト電極はすべてＶ_GG(22)に連結され、２つのPTFT(21),
(21') はＶ_DD(18)に、また２つのNTFTの(11),(11')はＶ
ss(19)に連結されている。これら２つのPTFTの一方また
はNTFTの一方が不良であった場合、その不良のTFT をレ
−ザ光照射で破壊させることにより、冗長性をもたせ
た。このため画素を構成する透明導電膜(33)は４つのTF
T のソ−ス、ドレインを覆うことのないように設けた。

【００６５】また周辺回路部(16),(17) に対しては、図
２に示したTFT 特にC/TFT を用いて高速動作をなさしめ
た。

【００６６】その他は実施例２と同じであり、この２種
類のC/TFT は実施例１の図１、２を用いた。

【００６７】「実施例４」この実施例は図４および図１
０に対応するものである。表示部における１つのピクセ
ルが２つのC/TFT と２つの画素よりなっている。即ちPT
FT(21)、NTFT(11)よりなるC/TFT の出力と連結した液晶
(12)の画素(33)と他のPTFT(21') とNTFT(11') よりなる
C/TFT の出力に連結した液晶(12') の画素(33') とが、
１つのピクセル(34)を構成している。画素(33)と(33')
とが１つのピクセルを構成する合わせた画素(33)に対応
する。

【００６８】かくすると、たとえ一方の画素が動作しな
くなっても、他方の画素が動作をし、カラ−化をした
時、非動作のピクセルが発生する確率を下げることがで
きた。

【００６９】また周辺回路部は図４に示す(16),(17) に
示されている。ここには実施例１の図２のTFT 特にC/TF
T を用いた。

【００７０】その他、ここに記載されていないことは実
施例１、２に記されたことと同様である。

【００７１】「実施例５」実施例２、３および４におい
ては、Ｖ_DDにPTFTの入力端を、またＶssにNTFTの入力端
を連結した。この実施例においては、逆に、Ｖ_DD側にNT
FTの入力端を、Ｖss側にPTFTの入力端を連結した。する
とその出力であるＶ_LCはＶ_GGと同相( Ｖ_GGが"1" の時Ｖ
_LCは"1" となり、Ｖ_GGが"0" の時Ｖ_LCは"0" となる) と
することができる。出力電位はＶ_GG−Ｖthで与えられ
る。かくするとＶ_GGをＶ_DDより大にしなければならない
欠点はあるが、ゲイト電極とＶ_LCとの間で多少のリ−ク
をあってもあまり気にしなくてもよいという特長を有す
る。

【００７２】かかる場合、図４、図５および図６におい
て、PTFT(21)とNTFT(11)とは互いに逆に設ければよい。
また周辺回路は図２に示したTFT 特にC/TFT を用いて高
速演算処理を行わしめた。そのため、実施例２、３、４
における製造工程とまったく同じくして作ることができ
る。

【００７３】「実施例６」この実施例は、図３に示した
各ピクセルに、NTFTのみを各画素等に連結して設けた1T
r/cell方式のものである。するとＶ_LCのレベルは、フロ
−ティングとなりバラツキがあるが、本発明に示すTFT
が非感光性であるため、実使用の際のTFTに光が照射さ
れることを防ぐ遮光手段を設ける必要がなく、従来より
簡単にアクティブ型液晶表示装置を作ることができた。
その他は実施例１，３と同様である。

【００７４】

【発明の効果】本発明は同一基板上に高速演算を行い得
るTFT 特にC/TFT を作り、同時に光照射がなされる照射
部にはNTFT、PTFTに対し非感光性とすることにより、特
にチャネル形成領域に酸素等の不純物を添加して、非感
光性のセミアモルファス半導体とした。かくすることに
より、周辺回路は光照射を行わないため、感光性を有し
てしても、高い移動度を有せしめたTFT により高速演算
処理するものとし、他方表示部は光照射が行われるが、
遮光手段が非感光性TFT を用いて不用となった。

【００７５】1)遮蔽手段が不要となった液晶表示装置を
作ることができる 2)周辺回路と表示部とを同一基板上に形成することが可
能となった 3)キャリアの移動度がアモルファス珪素を用いた場合に
比べ10倍以上も大きいセミアモルファス半導体を用いた
ため、TFT の大きさを小さくでき、１つのピクセル内に
２つのTFT をつけても開口率の減少をほとんど伴わない
という多くの特長を有する。

【００７６】本発明は高速動作のTFT および非感光性の
TFT を作り、その応用として液晶表示装置に用いた例を
示した。しかしその他の半導体装置、例えばイメ−ジセ
ンサ、モノリシック型集積回路における負荷または三次
元素子として用いることも可能である。

【００７７】本発明においてかかるC/TFT に対し、半導
体としてセミアモルファスまたはセミクリスタルを用い
た。しかし同じ目的のために可能であるならば他の結晶
構造の半導体を用いてもよい。またセルフアライン型の
C/TFT により高速処理を行った。しかしイオン注入法を
用いずに非セルフアライン方式によりTFT を作ってもよ
い。またスタガー型でなく逆スタガー型のTFT であって
もよいことはいうまでもない。

【００７８】本発明における表示媒体としては、透過型
の液晶表示装置または反射型の液晶表示装置として用い
得る。また液晶材料としては前記したTN液晶、FLC 液
晶、分散型液晶、ポリマ型液晶を用い得る。またゲス
トホスト型、誘電異方性型のネマチック液晶にイオン性
ド−パントを添加して電界を印加することによってネマ
チック液晶としコレステリック液晶との混合体に電界を
印加して、ネマチック相とコレステリック相との間で相
変化を生じさせ、透明ないし白濁の表示を実現する相転
移液晶を用いることもできる。また液晶以外では、例え
ば染料で着色した有機溶媒中にこれと色の異なる顔料粒
子を分散させた、いわゆる電気泳動表示用分散系を用い
ることもできることを付記する。

【図面の簡単な説明】

【図１】非感光性の薄膜型トランジスタ(TFT) を相
補構成で形成した作製方法を示す。

【図２】高速動作を行い得るTFT を相補構成で作製
する作製方法を示す。

【図３】１つのTFT のみを用いたアクティブ型液晶
装置の回路図を示す。

【図４】本発明の相補型TFT を用いたアクティブ型
液晶装置の回路図を示す。

【図５】本発明の相補型TFT を用いたアクティブ型
液晶装置の回路図を示す。

【図６】本発明の相補型TFT を用いたアクティブ型
液晶装置の回路図を示す。

【図７】図１、図２の作製方法で作られたTFT の特
性(Vg −I_D) 曲線を示すを示す。

【図８】図４に対応した液晶表示装置の一方の基板
の平面図(A) 、縦断面図(B),(C) を示す。

【図９】図５に対応した液晶表示装置の一方の基板
の図面である。

【図１０】図６に対応した液晶表示装置の一方の基板
の図面である。

【符号の説明】

(1) ・・・・ガラス基板 (2),(2')・・シリコン半導体 (3) ・・・・ゲイト絶縁膜 (4),(4'),(44),(44') ・・・ゲイト電極 (5),(5'),(45),(45') ・・・ソ−ス (6),(6'),(46),(46') ・・・ドレイン (7),(7'),(47),(47') ・・・チャネル形成領域 (9),(9'),(39),(49),(49')・・・・アルミニウム配線 (10)・・・・液晶電位(V_LC) (11),(11'),(11A),(11'A),(11B),(11'B),(50) ・・Ｎチ
ャネル型薄膜トランジスタ(NTFT) (12),(12'),(12A),(12'A),(12B),(12'B)・・・・液晶 (14),(15) ・リ−クをさせる抵抗 (16),(17) ・周辺回路 (18),(18')・Ｖ_DD（Ｘ線の１つ） (19),(19')・Ｖss（Ｘ線の１つ） (21),(21'),(21A),(21'A),(21B),(21'B),(51) ・・・・
Ｐチャネル型薄膜トランジスタ(PTFT) (22),(22')・Ｖ_GG、Ｖ_GG'(Ｙ線） (23),(33),(33'),(33A),(33'A),(33B),(33'B) ・・・・
透明電極で作られた画素 (34)・・・・ピクセル (36)・・・・酸素をイオン注入した領域 (38)・・・・ブロッキング層〜・・・フォトマスクを用いたプロセス

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) H01L 29/786 G02F 1/133 550 G02F 1/136 500

Claims

(57)【特許請求の範囲】

【請求項１】基板上に形成され、チャネル形成領域、ソース領域およびドレイン領域を有
するシリコン薄膜半導体と、前記チャネル形成領域の近隣にゲイト絶縁膜を介して設
けられたゲイト電極とを有し、前記チャネル形成領域における酸素、窒素または炭素の
濃度は１×１０²⁰〜８×１０²¹ｃｍ^-3であり、かつ、前記ソースおよびドレインにおける酸素、窒素または炭
素の濃度は７×１０¹⁹ｃｍ^-3以下である絶縁ゲイト型電
界効果トランジスタと、前記絶縁ゲイト型電界効果トランジスタ上に形成された
層間絶縁膜と、前記層間絶縁膜上に形成され、前記ソース領域または前
記ドレイン領域に電気的に接続されたリードと、前記層間絶縁膜及び前記リード上に形成された有機樹脂
膜と、前記有機樹脂膜上に形成され、前記ドレイン領域または
前記ソース領域に電気的に接続された画素電極と、を有
することを特徴とする液晶表示装置。
【請求項２】前記基板がガラス基板である請求項１記
載の液晶表示装置。
【請求項３】前記絶縁ゲイト型電界効果トランジスタ
がスタガー型であることを特徴とする請求項１記載の液
晶表示装置。
【請求項４】前記絶縁ゲイト型電界効果トランジスタ
が逆スタガー型であることを特徴とする請求項１記載の
液晶表示装置。