JP2707157B2

JP2707157B2 - 表示装置

Info

Publication number: JP2707157B2
Application number: JP41866490A
Authority: JP
Inventors: 舜平山崎
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1990-12-29
Filing date: 1990-12-29
Publication date: 1998-01-28
Anticipated expiration: 2013-01-28
Also published as: JPH0688970A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、アクティブ型表示装
置、特にアクティブ型液晶表示装置に関するもので、そ
れぞれの画素に相補型にＰチャネル型およびＮチャネル
型の２つの薄膜型絶縁ゲイト電界効果トランジスタ（以
下ＴＦＴという）を設けてピクセルを構成した表示装置
に関するものである。

【０００２】

【従来の技術】従来、表示装置として有効なものに、Ｔ
ＦＴを用いたアクティブ型の液晶表示装置が知られてい
る。この場合、ＴＦＴにはアモルファスまたは多結晶構
造の半導体を用い、１つの画素にＰまたはＮ型のいずれ
か一方の導電型のみのＴＦＴを用いたものである。即
ち、一般にはＮチャネル型ＴＦＴ（ＮＴＦＴという）を
画素に直列に連結している。その代表例を図６に示す。

【０００３】一般にアクティブマトリクス型の液晶表示
装置は４８０×６４０、または１２６０×９６０と非常
に多くの画素を有している。図６ではこれらと同じ意味
を示すもので、説明を簡単にするために２×２のマトリ
クス配列で示している。複数のゲイト線Ｇ_１，Ｇ_２と複
数の信号線Ｄ_１，Ｄ_２とを直交して配置し、そのマトリ
クス状の交差部に画素表示素子を設けている。この画素
表示素子は液晶部１０２とＴＦＴ部１０１で構成されて
いる。それぞれの画素に対して周辺回路１０６、１０７
から信号を加えて所定の画素を選択的にオンまたはオフ
して表示をおこなう。

【０００４】しかし、実際にこれらの液晶表示装置を作
製して表示をさせた場合、ＴＦＴの出力、即ち液晶にと
っての入力（液晶電位という）の電圧Ｖ_ＬＣ１００は、
しばしば“１”（Ｈｉｇｈ）となるべき時に“１”（Ｈ
ｉｇｈ）にならず、また、逆に“０”（Ｌｏｗ）となる
べき時に“０”（Ｌｏｗ）にならない。これは、画素に
信号を加えるスイッチング素子、つまりＴＦＴの特性に
対称性がないために発生する。すなわち、画素電極への
充電の様子と放電の様子に電気特性上のかたよりがある
ためである。そして、液晶１０２はその動作において本
来絶縁性であり、また、ＴＦＴがオフの時に液晶電位
（Ｖ_ＬＣ）は浮いた状態になる。この液晶１０２は等価
的にキャパシタであるため、そこに蓄積された電荷によ
りＶ_ＬＣが決められる。この電荷は液晶がＲ_ＬＣで比較
的小さい抵抗となったり、ゴミやイオン性不純物の存在
によりリークしたり、またＴＦＴのゲイト絶縁膜のピン
ホールによりＲ_ＧＳ１０５が生じた場合にはそこから電
荷がもれ、Ｖ_ＬＣは中途半端な状態になってしまう。こ
のため１つのパネル中に２０万〜５００万個の画素を有
する液晶表示装置においては、高い歩留まりを成就する
ことができないという問題があった。

【０００５】液晶１０２は一般にはＴＮ（ツイステッド
ネマティック）液晶が用いられる。その液晶の配向のた
めにそれぞれの電極上にラビングした配向膜を設ける。
このラビング工程のため発生する静電気により弱い絶縁
破壊が起こり、隣の画素との間または隣の導線との間で
リークしたり、またゲイト絶縁膜が弱く、リークをした
りしてしまう。

【０００６】

【発明が解決しようとする課題】アクテイブ型の液晶表
示装置においては、液晶電位を１フレームの間はたえず
初期値と同じ値として所定のレベルを保つことがきわめ
て重要である。しかし実際はアクティブ素子の動作不良
が多く、必ずしも液晶電位を１フレームの間はたえず初
期値と同じ値として所定のレベルを保てないのが実情で
ある。

【０００７】本発明は上述のような問題を解決し、より
電流マージンを大とする、即ち応答速度を大とする。ま
た各ピクセルにおける画素の電位、即ち液晶電位Ｖ_ＬＣ
が“１”，“０”に充分安定して固定され、１フレーム
中にそのレベルがドリフトしないようにしたものであ
る。

【０００８】

【課題を解決するための手段】本発明は、Ｘ方向に一対
の第１及び第２の信号線が、Ｙ方向に第３の信号線がマ
トリクス配線されており、前記信号線の交差部分に相補
型構成の薄膜トランジスタと画素電極が設けられた表示
装置であって、第１の画素に接続されたＮチャネル薄膜
トランジスタのソース（ドレイン）部をＸ方向の一対の
信号線のうちの第１の信号線に接続し、第１の画素に接
続されたＰチャネル薄膜トランジスタのソース（ドレイ
ン）部をＸ方向の一対の信号線のうちの第２の信号線に
接続し、前記第１の画素と隣合いかつ同じ第３の信号線
に接続された第２の画素に接続されたＰチャネル薄膜ト
ランジスタのソース（ドレイン）部は他のＸ方向の一対
の信号線のうちの第２の信号線に接続されており、前記
第１の画素のＰチャネル薄膜トランジスタが接続された
第２の信号線と前記第２の画素のＰチャネル薄膜トラン
ジスタが接続された第２の信号線とは隣合って設けられ
ていることを特徴とする表示装置。

【０００９】すなわち、相補型構成として、画素に接続
された薄膜トランジスタへの信号線が隣合った画素間で
同じ機能を持つもの同士がその近傍に設けられているこ
とを特徴とするものであります。つまり、となりあった
画素間では例えばＮＴＦＴの信号線かＰＴＦＴの信号線
がとなりあって設けられていることを特徴とするもので
あります。

【００１０】本発明を適用可能な表示装置の構成として
は、１つの画素に２つまたはそれ以上のＣ／ＴＦＴを連
結して１つのピクセルを構成せしめてもよい。さらに１
つのピクセルを２つまたはそれ以上に分割し、それぞれ
にＣ／ＴＦＴを１つまたは複数個連結してもよい。

【００１１】このような構成により、画素に接続された
Ｃ／ＴＦＴを実際に駆動する際にＰＴＦＴとＮＴＦＴが
となりあっており、かつその入力の信号が印加された場
合、最大２倍のＶ_ＤＤ（Ｖ_ＳＳ）の電圧が信号線間に加
わることになり、この信号線間でリークが発生すること
がなく、となりあった信号線は同じ機能（ＮＴＦＴへの
信号線同士あるいはＰＴＦＴへの信号線同士）を持つた
め最大Ｖ_ＤＤ（Ｖ_ＳＳ）程度の電圧しか信号線間に加わ
らない、従ってこの部分でのリークが少ないという特徴
を持つものであります。

【００１２】本発明を適用可能な表示装置の構成の代表
例を図１、図３、図５に回路図として示す。また、実際
のパターンレイアウト（配置図）の例をそれぞれに対応
して図７、図８、図９に示す。説明を簡単にするため、
ここでは２×２のマトリクス構成を例として説明をおこ
なう。図１の２×２のマトリクスの例においてＮＴＦＴ
とＰＴＦＴとのゲイトを互いに連結し、さらにＹ軸方向
の第３の信号線３または４に連結し、またＣ／ＴＦＴの
共通出力端を液晶１５に連結している。ＮＴＦＴの入力
端（１０側）をＸ軸方向の一対の信号線のうちの第１の
信号線５または７に連結し、ＰＴＦＴの入力端（２０
側）をＸ軸方向の一対の信号線のうちの第２の信号線８
または６に連結させている。

【００１３】この様な構成において、図２に示されてい
るように一対の第１の信号線５と第２の信号線８間にオ
ンの信号波形が印加されている期間に第３の信号線３に
対しオンの信号波形を印加した時、液晶電位（Ｖ_ＬＣ）
１４は第１の信号線に印加された電圧Ｖ_ＧＧ−Ｖｔｈと
なる。また一対の第１の信号線５と第２の信号線８間に
オフの信号波形が印加されている期間に第３の信号線３
もオフの信号波形が印加された時、液晶電位（Ｖ_ＬＣ）
１４は電位を持たない。さらにまた、一対の第１の信号
線５と第２の信号線８間にオンの信号波形が印加されて
いる期間に第３の信号線３に対しオンの信号波形を印加
しない時、液晶電位（Ｖ_ＬＣ）１４は同様に電位を持た
ない。かくの如く液晶電位（Ｖ_ＬＣ）１４は第３の信号
線に印加する電圧に従って与えられるものであり、この
信号線に加える信号の電圧を可変することにより液晶に
加える電位差を任意に可変することができる。

【００１４】また、対抗電極１６はオフセット電圧Ｖ
_{ＯＦＦＳＥＴ}が印加されており、実際に液晶１５に加わ
る電圧はＶ_ＧＧ＋Ｖ_{ＯＦＦＳＥＴ}−Ｖｔｈ、あるいはＶ
_{ＯＦＦＳＥＴ}の２値となる。本発明の駆動方法では対抗
電極に加えるオフセット電圧Ｖ_{ＯＦＦＳＥＴ}を可変し
て、液晶駆動のオンとオフを任意に変更することができ
る。また、液晶を実際に駆動する際のしきい値が液晶材
料よって異なっているため、その液晶の持つ値に合わせ
為にこのオフセット電圧Ｖ_{ＯＦＦＳＥＴ}を可変するだけ
で、任意のしきい値合わせることができる。

【００１５】また、一対の第１の信号線５と第２の信号
線８間にオンの信号波形が印加されている期間に共通の
第３の信号線につながれた隣の画素のＣ／ＴＦＴにも同
様に一対の第１及び第２の信号線にオフ信号が印加され
た場合、信号線８と信号線６の間はＶ_ＳＳの電位差しか
印加されず、通常の場合の半分の電位差となる。よっ
て、この信号線間でのリークが減り、同じリークの程度
まで許容できるのなら、信号線間の間隔を丁度半分とす
ることができる。

【００１６】図３の例において、第１のＣ／ＴＦＴを構
成するＮＴＦＴ１３ＰＴＦＴ２２と第２のＣ／ＴＦＴを
構成するＮＴＦＴ２４、ＰＴＦＴ２５の４つのゲイト電
極を共通してＹ方向の第３の信号線３に連結せしめ、Ｎ
ＴＦＴ１３とＮＴＦＴ２４入力端を共通化してＸ方向の
第２の信号線８にＰＴＦＴ２２とＰＴＦＴ２５入力端を
共通化してＸ方向の第１の信号線５に接続させた。また
その２つのＣ／ＴＦＴの出力を共通にして１つの液晶１
５の一方の電極である画素電極１７に連結させている。
かくすると、２つのＮＴＦＴまたは２つのＰＴＦＴのい
ずれか一方が多少リークしても同相であるためその画素
を駆動させることができる。

【００１７】図５は１つのピクセル２３において、２つ
の画素電極１７、２６とそのそれぞれに対応してＣ／Ｔ
ＦＴを２つ設けたものである。２つのＣ／ＴＦＴのゲイ
ト電極を共通とせしめ、第１の入力をおこなう。またそ
れぞれのＣ／ＴＦＴのそれぞれのＮＴＦＴおよびそれぞ
れのＰＴＦＴの入力を第１の信号線５および第２の信号
線８に連結したものである。かくすることにより、１つ
のピクセルの２つの画素のうち一方がＴＦＴのリーク等
の不良により非動作とならない。また、遅れた動作とな
っても、他方が正常動作するため、マトリクス構成動作
において不良が目立ちにくいという特長を有する。

【００１８】

【実施例１】本実施例では図１に示すような回路構成の
液晶表示装置を用いて説明をおこなう。この回路構成に
対応する実際の電極等の配置構成を図７に示している。
これらは説明を簡単にする為２×２に相当する部分のみ
記載されている。

【００１９】まず、本実施例で使用する液晶表示装置の
作製方法を図１０を使用して説明する。図１０（Ａ）に
おいて、石英ガラス等の高価でない７００℃以下、例え
ば約６００℃の熱処理に耐え得るガラス５０上にマグネ
トロンＲＦ（高周波）スパッタ法を用いてブロッキング
層５１としての酸化珪素膜を１０００〜３０００Åの厚
さに作製する。プロセス条件は酸素１００％雰囲気、成
膜温度１５℃、出力４００〜８００Ｗ、圧力０．５Ｐａ
とした。ターゲットに石英または単結晶シリコンを用い
た成膜速度は３０〜１００Å／分であった。

【００２０】この上にシリコン膜をＬＰＣＶＤ（減圧気
相）法、スパッタ法またはプラズマＣＶＤ法により形成
した。減圧気相法で形成する場合、結晶化温度よりも１
００〜２００℃低い４５０〜５５０℃、例えば５３０℃
でジシラン（Ｓｉ_２Ｈ_６）またはトリシラン（Ｓｉ_３Ｈ
_８）をＣＶＤ装置に供給して成膜した。反応炉内圧力は
３０〜３００Ｐａとした。成膜速度は５０〜２５０Å／
分であった。ＮＴＦＴとＰＴＦＴとのスレッシュホール
ド電圧（Ｖｔｈ）に概略同一に制御するため、ホウ素を
ジボランを用いて１×１０^１５〜１×１０^１８ｃｍ^−３
の濃度として成膜中に添加してもよい。

【００２１】スパッタ法でおこなう場合、スパッタ前の
背圧を１×１０^−５Ｐａ以下とし、単結晶シリコンをタ
ーゲットとして、アルゴンに水素を２０〜８０％混入し
た雰囲気でおこなった。例えばアルゴン２０％、水素８
０％とした。成膜温度は１５０℃、周波数は１３．５６
ＭＨｚ、スパッタ出力は４００〜８００Ｗ、圧力は０．
５Ｐａであった。

【００２２】プラズマＣＶＤ法によりシリコン膜を作製
する場合、温度は例えば３００℃とし、モノシラン（Ｓ
ｉＨ_４）またはジシラン（Ｓｉ_２Ｈ_６）を用いた。これ
らをＰＣＶＤ装置内に導入し、１３．５６ＭＨｚの高周
波電力を加えて成膜した。

【００２３】これらの方法によって形成された被膜は、
酸素が５×１０^２１ｃｍ^−３以下であることが好まし
い。この酸素濃度が高いと、結晶化させにくく、熱アニ
ール温度を高くまたは熱アニール時間を長くしなければ
ならない。また少なすぎると、バックライトによりオフ
状態のリーク電流が増加してしまう。そのため４×１０
^１９〜４×１０^２１ｃｍ^−３の範囲とした。水素は４×
１０^２０ｃｍ^−３であり、シリコン４×１０^２２ｃｍ
^−３として比較すると１原子％であった。また、ソー
ス、ドレインに対してより結晶化を助長させるため、酸
素濃度を７×１０^１９ｃｍ^−３以下、好ましくは１×１
０^１９ｃｍ^−３以下とし、ピクセル構成するＴＦＴのチ
ャネル形成領域のみに酸素をイオン注入法により５×１
０^２０〜５×１０^２１ｃｍ^−３となるように添加しても
よい。その時周辺回路を構成するＴＦＴには光照射がな
されないため、この酸素の混入をより少なくし、より大
きいキャリア移動度を有せしめることは、高周波動作を
させるためる有効である。

【００２４】次に、アモルファス状態のシリコン膜を５
００〜５０００Å、例えば１５００Åの厚さに作製の
後、４５０〜７００℃の温度にて１２〜７０時間非酸化
物雰囲気にて中温の加熱処理、例えば水素雰囲気下にて
６００℃の温度で保持した。シリコン膜の下の基板表面
にアモルファス構造の酸化珪素膜が形成されているた
め、この熱処理で特定の核が存在せず、全体が均一に加
熱アニールされる。即ち、成膜時はアモルファス構造を
有し、また水素は単に混入しているのみである。

【００２５】アニールにより、シリコン膜はアモルファ
ス構造から秩序性の高い状態に移り、一部は結晶状態を
呈する。特にシリコンの成膜後の状態で比較的秩序性の
高い領域は特に結晶化をして結晶状態となろうとする。
しかしこれらの領域間に存在するシリコンにより互いの
結合がなされるため、シリコン同志は互いにひっぱりあ
う。レーザラマン分光により測定すると単結晶のシリコ
ンのピーク５２２ｃｍ^−１より低周波側にシフトしたピ
ークが観察される。それの見掛け上の粒径は半値巾から
計算すると、５０〜５００Åとマイクロクリスタルのよ
うになっているが、実際はこの結晶性の高い領域は多数
あってクラスタ構造を有し、各クラスタ間は互いにシリ
コン同志で結合（アンカリング）がされたセミアモルフ
ァス構造の被膜を形成させることができた。

【００２６】結果として、被膜は実質的にグレインバウ
ンダリ（以下ＧＢという）がないといってもよい状態を
呈する。キャリアは各クラスタ間をアンカリングされた
個所を通じ互いに容易に移動し得るため、いわゆるＧＢ
の明確に存在する多結晶シリコンよりも高いキャリア移
動度となる。即ちホール移動度（μｈ）＝１０〜２００
ｃｍ^２／ＶＳｅｃ、電子移動度（μｅ）＝１５〜３００
ｃｍ^２／ＶＳｅｃが得られる。

【００２７】他方、上記の如き中温でのアニールではな
く、９００〜１２００℃の高温アニールにより被膜を多
結晶化すると、核からの固相成長により被膜中の不純物
の偏析がおきて、ＧＢには酸素、炭素、窒素等の不純物
が多くなり、結晶中の移動度は大きいが、ＧＢでのバリ
ア（障壁）を作ってそこでのキャリアの移動を阻害して
しまう。結果として１０ｃｍ^２／Ｖｓｅｃ以上の移動度
がなかなか得られないのが実情である。即ち、本実施例
ではかくの如き理由により、セミアモルファスまたはセ
ミクリスタル構造を有するシリコン半導体を用いてい
る。

【００２８】図１０（Ａ）において、シリコン膜を第１
のフォトマスクにてフォトエッチングを施し、ＰＴＦ
Ｔ用の領域２２（チャネル巾２０μｍ）を図面の右側
に、ＮＴＦＴ用の領域１３を左側に作製した。

【００２９】この上に酸化珪素膜をゲイト絶縁膜として
５００〜２０００Å例えば１０００Åの厚さに形成し
た。これはブロッキング層としての酸化珪素膜の作製と
同一条件とした。この成膜中に弗素を少量添加し、ナト
リウムイオンの固定化をさせてもよい。

【００３０】この後、この上側にリンが１〜５×１０
^２１ｃｍ^−３の濃度に入ったシリコン膜またはこのシリ
コン膜とその上にモリブデン（Ｍｏ）、タングステン
（Ｗ），ＭｏＳｉ_２またはＷＳｉ_２との多層膜を形成し
た。これを第２のフオトマスクにてパターニングして
図１３（Ｂ）を得た。ＰＴＦＴ用のゲイト電極２１、Ｎ
ＴＦＴ用のゲイト電極９を形成した。例えばチャネル長
１０μｍ、ゲイト電極としてリンドープシリコンを０．
２μｍ、その上にモリブデンを０．３μｍの厚さに形成
した。図１０（Ｃ）において、フォトレジスト５７をフ
ォトマスクを用いて形成し、ＰＴＦＴ用のソース１８
ドレイン２０に対し、ホウ素を１〜５×１０^１５ｃｍ
^−２のドーズ量でイオン注入法により添加した。次に
図１０（Ｄ）の如く、フォトレジスト６１をフォトマス
クを用いて形成した。ＮＴＦＴ用のソース１０、ドレ
イン１２としてリンを１〜５×１０^１５ｃｍ^−２のドー
ズ量でイオン注入法により添加した。

【００３１】これらはゲイト絶縁膜５４を通じておこな
った。しかし図１０（Ｂ）において、ゲイト電極２１、
９をマスクとしてシリコン膜上の酸化珪素を除去し、そ
の後、ホウ素、リンを直接シリコン膜中にイオン注入し
てもよい。

【００３２】次に、６００℃にて１０〜５０時間再び加
熱アニールをおこなった。ＰＴＦＴのソース１８、ドレ
イン２０、ＮＴＦＴのソース１０、ドレイン１２を不純
物を活性化してＰ^＋、Ｎ^＋として作製した。またゲイト
電極２１、９下にはチャネル形成領域１９、１１がセミ
アモルファス半導体として形成されている。

【００３３】かくすると、セルフアライン方式でありな
がらも、７００℃以上にすべての工程で温度を加えるこ
とがなくＣ／ＴＦＴを作ることができる。そのため、基
板材料として、石英等の高価な基板を用いなくてもよ
く、本発明の大画素の液晶表示装置にきわめて適したプ
ロセスである。

【００３４】本実施例では熱アニールは図１０（Ａ）、
（Ｄ）で２回おこなった。しかし図１０（Ａ）のアニー
ルは求める特性により省略し、双方を図１０（Ｄ）のア
ニールにより兼ね製造時間の短縮を図ってもよい。図１
１（Ａ）において、層間絶縁物６５を前記したスパッタ
法により酸化珪素膜の形成としておこなった。この酸化
珪素膜の形成はＬＰＣＶＤ法、光ＣＶＤ法、常圧ＣＶＤ
法を用いてもよい。例えば０．２〜０．６μｍの厚さに
形成し、その後、フォトマスクを用いて電極用の窓６
６を形成した。さらに、これら全体にアルミニウムをス
パッタ法により形成し、リード７１、７２およびコンタ
クト６７、６８をフォトマスクを用いて作製した後、
表面を平坦化用有機樹脂６９例えば透光性ポリイミド樹
脂を塗布形成し、再度の電極穴あけをフォトマスクに
ておこなった。

【００３５】図１１（Ｂ）に示す如く２つのＴＦＴを相
補型構成とし、かつその出力端を液晶装置の一方の画素
の電極を透明電極としてそれに連結するため、スパッタ
法によりＩＴＯ（インジューム・スズ酸化膜）を形成し
た。それをフォトマスクによりエッチングし、電極１
７を構成させた。このＩＴＯは室温〜１５０℃で成膜
し、２００〜４００℃の酸素または大気中のアニールに
より成就した。かくの如くにしてＰＴＦＴ２２とＮＴＦ
Ｔ１３と透明導電膜の電極１７とを同一ガラス基板５０
上に作製した。得られたＴＦＴの電気的な特性はＰＴＦ
Ｔで移動度は２０（ｃｍ^２／Ｖｓ）、Ｖｔｈは−５．９
（Ｖ）で、ＮＴＦＴで移動度は４０（ｃｍ^２／Ｖｓ）、
Ｖｔｈは５．０（Ｖ）であった。

【００３６】上記の様な方法に従って作製された液晶装
置用の一方の基板と他方ガラス基板上に全面に透明電極
を設け、これら基板を張り合わせて液晶セルを形成し、
この中にＴＮの液晶材料を注入した。この液晶表示装置
の電極等の配置の様子を図７に示している。ＮＴＦＴ１
３を第１の信号線５と第３の信号線３との交差部に設
け、第１の信号線５と第３の信号線４との交差部にも他
の画素用のＮＴＦＴが同様に設けられている。一方ＰＴ
ＦＴは第２の信号線８と第３の信号線３との交差部に設
けられている。また、隣接した他の第１の信号線６と第
３の信号線３との交差部には、他の画素用のＰＴＦＴが
設けられており、同様に第１の信号線６と第３の信号線
４との交差部にはＰＴＦＴがもうけられている。このよ
うなＣ／ＴＦＴを用いたマトリクス構成を有せしめた。
ＮＴＦＴ１３は、ドレイン１０の入力端のコンタクトを
介し第１の信号線５に連結され、ゲイト９は多層配線形
成がなされた信号線３に連結されている。ソース１２の
出力端はコンタクトを介して画素の電極１７に連結して
いる。

【００３７】他方、ＰＴＦＴ２２はドレイン２０の入力
端がコンタクトを介して第２の信号線８に連結され、ゲ
イト２１は信号線３に、ソース１８の出力端はコンタク
トを介してＮＴＦＴと同様に画素電極１７に連結してい
る。また、同じ第３の信号線に接続され、かつとなりに
設けられた我のＣ／ＴＦＴはＰＴＦＴ２２が第２の信号
線６にＮＴＦＴ１３が第１の信号線７に接続されており
ＰＴＦＴ接続された第２の信号線同士がとなりあってい
る。かくして一対の信号線５、８に挟まれた間（内側）
に、透明導電膜よりなる画素２３とＣ／ＴＦＴとにより
１つのピクセルを構成せしめた。かかる構造を左右、上
下に繰り返すことにより、２×２のマトリクスをそれを
拡大した６４０×４８０、１２８０×９６０といった大
画素の液晶表示装置とすることができる。

【００３８】ここでの特長は、１つの画素に２つのＴＦ
Ｔが相補構成をして設けられていることにより、画素電
極１７は３つの値の液晶電位Ｖ_ＬＣに固定されることで
ある。

【００３９】また、ＰＴＦＴがとなりあい、それに接続
される信号線間に加わる電位差は最大Ｖ_ＳＳでありリー
クが少ない。

【００４０】上述のように、液晶に実際に加わる電位差
は、第３の信号線の信号の電圧、本実施例では信号線の
パルス電圧と対抗電極のオフセット電圧よりＴＦＴのＶ
ｔｈ分を差し引いた分の電位である。すなわち、信号線
のパルス電圧を任意に可変するとそれに従って液晶に実
際に加わる電位差を可変することができる。これにより
階調表示をおこなうことができる。特に液晶駆動のしき
い値が明確でないもの、すなわちスレッショルドがなだ
らかな分散型液晶等には特によく適した駆動法で十分な
階調表示をおこなうことができる。

【００４１】また、その他の階調法として、１つの表示
画面に対して、複数フレームの駆動信号を液晶に印加す
ることにより１画面を表示する場合は特定の画素に加え
る選択信号を全フレーム数より減らすことにより、容易
に階調表示をおこなうことができる。

【００４２】本実施例において液晶材料にＴＮ液晶を用
いるならば、液晶容器の基板間隔を約１０μｍ程度と
し、透明導電膜双方に配向膜を設け、それをラビング処
理して形成させる必要がある。

【００４３】また液晶材料にＦＬＣ（強誘電性）液晶を
用いる場合は、動作電圧を±２０Ｖとし、セルの間隔を
１．５〜３．５μｍ例えば２．３μｍとし、対抗電極１
６上にのみ配向膜を設けラピング処理を施せばよい。

【００４４】分散型液晶またはポリマー液晶を用いる場
合には、配向膜は不用であり、スイッチング速度を大と
するため、動作電圧は±１０〜±１５Ｖとし、セル間隔
は１〜１０μｍと薄くした。

【００４５】特に分散型液晶を用いる場合には、偏光板
も不用のため、反射型としても、また透過型としても光
量を大きくすることができる。そしてその液晶はスレッ
シュホールドがないため、本発明のように、明確なスレ
ッシュホールド電圧が規定されるＣ／ＴＦＴ型とするこ
とにより、大きなコントラストとクロストーク（隣の画
素との悪干渉）を除くことができた。

【００４６】また、本実施例で使用したＴＦＴの半導体
は本実施例で使用した材料以外をも使用できる。

【００４７】

【実施例２】この実施例は図３および図８に対応した液
晶表示装置の構成を有するものを使用して、本実施例を
おこなった。この図面より明らかな如く、Ｙ線の信号線
３を中央に配設し、一対の信号線の第１の信号線５と第
２の信号線８に挟まれた部分を１つのピクセル２３とし
ている。１つのピクセルは１つの透明導電膜の画素１７
およひ２つのＮＴＦＴ１３、２４と、２つのＰＴＦＴ２
２、２５よりなる２つのＣ／ＴＦＴに連結させている。
ゲイト電極はすべて第３の信号線３に連結され、２つの
ＮＴＦＴは第２の信号線８に、また２つのＰＴＦＴは第
１の信号線５に連結されている。また、となりの画素に
設けられたＣ／ＴＦＴのＮＴＦＴは第２の信号線６にＰ
ＴＦＴは第１の信号線７に接続されている。さらにこれ
ら２つのＣ／ＴＦＴの一方が、ゲイト電極とチャネル形
成領域との間にリークがあり不良であった場合でも、ピ
クセルとしての動作をさせることができる。

【００４８】ここでの特長は１つの画素に２つのＣ／Ｔ
ＦＴが設けられていることにより、画素電極１７は３つ
の値の液晶電位Ｖ_ＬＣに固定されることである。ま
た、ＮＴＦＴがとなりあい、それに接続される信号線間
に加わる電位差は最大Ｖ_ＳＳでありリークが少ない。

【００４９】その駆動方法を図４を用いて説明する。図
４に示されているように一対の第１の信号線５と第２の
信号線８間にオンの信号波形が印加されている期間に第
３の信号線３に対しオンの信号波形を印加した時、液晶
電位（Ｖ_ＬＣ）１４は第１の信号線に印加された電圧Ｖ
_ＤＤとなる。また一対の第１の信号線５と第２の信号線
８間にオフの信号波形が印加されている期間に第３の信
号線３もオフの信号波形が印加された時、液晶電位（Ｖ
_ＬＣ）１４は電位を持たない。さらにまた、一対の第１
の信号線５と第２の信号線８間にオフの信号波形が印加
されている期間に第３の信号線３に対しオンの信号波形
を印加しない時、液晶電位（Ｖ_ＬＣ）１４は第２の信号
線に印加された電圧Ｖ_ＳＳとなる。かくの如く液晶電位
（Ｖ_ＬＣ）１４はＶ_ＤＤまたはＶ_ＳＳに固定させ得るた
め、フローティングとなることがない。

【００５０】

【実施例３】この実施例は図５および図９に対応した液
晶表示装置の構成を有するものを使用して、本実施例を
おこなった。この図面より明らかな如く、Ｙ線の信号線
３を中央に配設し、一対の信号線の第１の信号線５と第
２の信号線８に挟まれた部分を１つのピクセル２３とし
ている。１つのピクセルは２つの透明導電膜の画素電極
１７、２６から構成され、画素１７はＮＴＦＴ１３とＰ
ＴＦＴ２２が接続され、画素２６にはＮＴＦＴ２４と、
ＰＴＦＴ２５がおのおのＣ／ＴＦＴ構成として連結させ
ている。ゲイト電極はすべて信号線３に連結され、２つ
のＮＴＦＴは第１の信号線５に、また２つのＰＴＦＴは
第２の信号線８に連結されている。また、となりの画素
に設けられたＣ／ＴＦＴのＰＴＦＴは第２の信号線６に
ＮＴＦＴは第１の信号線７に接続されている。これら２
つのＣ／ＴＦＴの一方が、ゲイト電極とチャネル形成領
域との間にリークがあり不良であった場合でも、ピクセ
ルとしての動作をさせることができる。かくすると、
たとえ一方の画素が中途半端にしか動作しなくなって
も、他方の画素が正常動作をし、カラー化をした時、グ
レースケールの劣化の程度を下げることができた。

【００５１】本実施例にいては、となりあった画素間に
設けられた２本の第２の信号線８、６とを同一の材料
で、先ず一本の配線として基板上にパターニング形成す
る。そしてその後の工程において、この配線をエキシマ
レーザパターンで２本に分割した。この場合、この２本
の信号線間の間隔を狭くでき、表示装置の開口率を向上
させることができた。また製造工程上で使用するマスク
の要求精度が低くなり、製造歩留りの向上と、マスク費
用を安くすることが可能となった。

【００５２】

【発明の効果】以上説明したように本発明の駆動法によ
り、液晶電位をフローティングとしないため、安定した
表示をおこなうことができる。また、アクティブ素子と
してのＣ／ＴＦＴの駆動能力が高いため、動作マージン
を拡大でき、さらに周辺の駆動回路をより簡単にするこ
とが可能で表示装置の小型化、製造コストの低減に効果
がある。また、３本の信号線と対抗電極に非常に単純な
信号で高い駆動能力を発揮することができる。

【００５３】不良ＴＦＴが一部にあっても同相出力であ
るためその補償をある程度おこなうことができる。

【００５４】さらに、となりあった画素に接続されてい
る信号線間に高い電位差が印加されない為、リークしな
い。また、となりあった信号線間の間隔を狭くすること
ができ、表示装置の開口率を向上させることができた。

【００５５】本発明における表示媒体としては、透過型
の液晶表示装置または反射型の液晶表示装置として用い
得る。また使用可能な液晶材料としては前術のＴＮ液
晶、ＦＬＣ液晶、分散型液晶、ポリマ型液晶を用い得
る。またゲストホスト型、誘電異方性型のネマチック
液晶にイオン性ドーパントを添加して電界を印加するこ
とによってネマチック液晶としコレステリック液晶との
混合体に電界を印加して、ネマチック相とコレステリッ
ク相との間で相変化を生じさせ、透明ないし白濁の表示
を実現する相転移液晶を用いることもできる。また液晶
以外では、例えば染料で着色した有機溶媒中にこれと色
の異なる顔料粒子を分散させたいわゆる電気泳動表示用
分散系を用いることもできることを付記する。

【図面の簡単な説明】

【図１】相補型ＴＦＴを用いたアクティブ型表示装置の
回路図を示す。

【図２】本発明の駆動波形を示す。

【図３】相補型ＴＦＴを用いたアクティブ型表示装置の
回路図を示す。

【図４】本発明の駆動波形を示す。

【図５】相補型ＴＦＴを用いたアクティブ型表示装置の
回路図を示す。

【図６】従来のアクティブ型液晶装置の回路図を示す。

【図７】図１に対応した液晶表示装置の一方の基板の平
面図を示す。

【図８】図３に対応した液晶表示装置の一方の基板の平
面図を示す。

【図９】図５に対応した液晶表示装置の一方の基板の平
面図を示す。

【図１０】本発明で使用したＣ／ＴＦＴの作製工程図を
示す。

【図１１】本発明で使用したＣ／ＴＦＴの作製工程図を
示す。

【符号の説明】〜・・・フォトマスクを用いたプロセス１、２・・・周辺回路３、４・・・第３の信号線５、６・・・第１の信号線７、８・・・第２の信号線１３・・・・ＮＴＦＴ１６・・・・対抗電極１７・・・・画素電極２２・・・・ＰＴＦＴ２３・・・・画素

Claims

(57)【特許請求の範囲】

【請求項１】対向して設けられた第１および第２の基
板と、該基板間に挿入された表示媒体の層と、前記第１の基板上に設けられた第１のＮチャネル型薄膜
トランジスタと第１のＰチャネル型薄膜トランジスタよ
りなる相補トランジスタと第１の画素電極を有する第１
のピクセルと、前記第１の基板上に設けられた第２のＮチャネル型薄膜
トランジスタと第２のＰチャネル型薄膜トランジスタよ
りなる相補トランジスタと第２の画素電極を有する第２
のピクセルと、前記第１の基板上に設けられたＸ方向に平行な第１、第
２、第４および第５の信号線と、前記第１の基板上に設けられたＹ方向に平行な第３の信
号線と、を有し、前記第１のＮチャネル型薄膜トランジスタのソースもし
くはドレインの一方は第１の画素電極に、他方は第１の
信号線に、それぞれ接続され、前記第１のＰチャネル型薄膜トランジスタのソースもし
くはドレインの一方は第１の画素電極に、他方は第２の
信号線に、それぞれ接続され、前記第１のＮチャネル型薄膜トランジスタおよび第１の
Ｐチャネル型薄膜トランジスタのゲイト電極は第３の信
号線に接続され、前記第２のＮチャネル型薄膜トランジスタのソースもし
くはドレインの一方は第２の画素電極に、他方は第４の
信号線に、それぞれ接続され、前記第２のＰチャネル型薄膜トランジスタのソースもし
くはドレインの一方は第２の画素電極に、他方は第５の
信号線に、それぞれ接続され、前記第２のＮチャネル型薄膜トランジスタおよび第２の
Ｐチャネル型薄膜トランジスタのゲイト電極は第３の信
号線に接続され、前記第１の信号線は前記第４の信号線の隣にあることを
特徴とする表示装置。
【請求項２】対向して設けられた第１および第２の基
板と、該基板間に挿入された表示媒体の層と、前記第１の基板上に設けられた第１のＮチャネル型薄膜
トランジスタと第１のＰチャネル型薄膜トランジスタよ
りなる相補トランジスタと第１の画素電極を有する第１
のピクセルと、前記第１の基板上に設けられた第２のＮチャネル型薄膜
トランジスタと第２のＰチャネル型薄膜トランジスタよ
りなる相補トランジスタと第２の画素電極を有する第２
のピクセルと、前記第１の基板上に設けられたＸ方向に平行な第１、第
２、第４および第５の信号線と、前記第１の基板上に設けられたＹ方向に平行な第３の信
号線と、を有し、前記第１のＮチャネル型薄膜トランジスタのソースもし
くはドレインの一方は第１の画素電極に、他方は第１の
信号線に、それぞれ接続され、前記第１のＰチャネル型薄膜トランジスタのソースもし
くはドレインの一方は第１の画素電極に、他方は第２の
信号線に、それぞれ接続され、前記第１のＮチャネル型薄膜トランジスタおよび第１の
Ｐチャネル型薄膜トランジスタのゲイト電極は第３の信
号線に接続され、前記第２のＮチャネル型薄膜トランジスタのソースもし
くはドレインの一方は第２の画素電極に、他方は第４の
信号線に、それぞれ接続され、前記第２のＰチャネル型薄膜トランジスタのソースもし
くはドレインの一方は第２の画素電極に、他方は第５の
信号線に、それぞれ接続され、前記第２のＮチャネル型薄膜トランジスタおよび第２の
Ｐチャネル型薄膜トランジスタのゲイト電極は第３の信
号線に接続され、前記第２の信号線は、前記第５の信号線の隣にあること
を特徴とする表示装置。
【請求項３】前記表示媒体の層が、ＦＬＣ液晶、ポリ
マ型液晶、ＴＮ液晶、分散型液晶、ゲストホスト型液
晶、相転移液晶のいずれかであることを特徴とする請求
項１もしくは請求項２記載の表示装置。
【請求項４】前記第１および第２のピクセルは互いに
隣あっていることを特徴とする請求項１もしくは請求項
２記載の表示装置。