JP3668416B2

JP3668416B2 - 電気光学装置

Info

Publication number: JP3668416B2
Application number: JP2000183974A
Authority: JP
Inventors: 正明 ▲ひろ▼木; 晃間瀬; 舜平山崎
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2000-06-20
Filing date: 2000-06-20
Publication date: 2005-07-06
Anticipated expiration: 2020-07-06
Also published as: JP2001100252A

Description

【０００１】
【産業上の利用分野】
本発明は、アクティブ型表示装置、特に、アクティブ型液晶表示装置に関するもので、それぞれの画素に相補型にＰチャネル型およびＮチャネル型の２つの薄膜型絶縁ゲイト電界効果トランジスタ（以下ＴＦＴという) を設けてピクセルを構成した電気光学装置に関するものである。
【０００２】
【従来の技術】
従来、表示装置として有効なものに、ＴＦＴを用いたアクティブ型の液晶表示装置が知られている。この場合、ＴＦＴには、アモルファスまたは多結晶構造の半導体を用い、１つの画素にＰまたはＮ型のいずれか一方の導電型のみのＴＦＴを用いたものである。即ち、一般にはＮチャネル型ＴＦＴ（ＮＴＦＴという) を画素に直列に連結している。その代表例を図８に示す。
【０００３】
一般に、アクティブマトリクス型の液晶表示装置は４８０×６４０、または１２６０×９６０と非常に多くの画素を有している。図８ではこれらと同じ意味を示すもので、説明を簡単にするために２×２のマトリクス配列で示している。複数のゲイト線Ｇ_1,Ｇ₂と複数のデータ線Ｄ_1,Ｄ₂とを直交して配置し、そのマトリクス状の交差部に画素表示素子を設けている。この画素表示素子は、液晶部１０２とＴＦＴ部１０１で構成されている。それぞれの画素に対して周辺回路１０６、１０７から信号を加えて所定の画素を選択的にオンまたはオフして表示を行う。
【０００４】
しかし、実際にこれらの液晶表示装置を作製して表示をさせた場合、ＴＦＴの出力、即ち、液晶にとっての入力（液晶電位という) の電圧Ｖ_LC１００は、しばしば"1"(High) となるべき時に"1"(High) にならず、また、逆に"0"(Low)となるべき時に"0"(Low)にならない。これは、画素に信号を加えるスィッチング素子、つまり、ＴＦＴの特性に対称性がないために発生する。すなわち、画素電極への充電の様子と放電の様子に電気特性上のかたよりがあるためである。そして、液晶１０２は、その動作において本来絶縁性であり、また、ＴＦＴがオフの時に液晶電位(V_LC) は浮いた状態になる。この液晶１０２は、等価的にキャパシタであるため、そこに蓄積された電荷によりＶ_LCが決められる。この電荷は、液晶がＲ_LCで比較的小さい抵抗となったり、ゴミやイオン性不純物の存在によりリ−クしたり、またＴＦＴのゲイト絶縁膜のピンホ−ルによりＲ_GS１０５が生じた場合にはそこから電荷がもれ、Ｖ_LCは中途半端な状態になってしまう。このため、１つのパネル中に20万〜500 万個の画素を有する液晶表示装置においては、高い歩留まりを成就することができないという問題があった。
【０００５】
液晶１０２は、一般には、ＴＮ（ツイステッドネマティック) 液晶が用いられる。その液晶の配向のためにそれぞれの電極上にラビングした配向膜を設ける。このラビング工程のため発生する静電気により弱い絶縁破壊が起こり、隣の画素との間または隣の導線との間でリ−クしたり、またゲイト絶縁膜が弱く、リ−クをしたりしてしまう。
【０００６】
【発明が解決しようとする課題】
アクティブ型の液晶表示装置においては、液晶電位を１フレ−ムの間はたえず初期値と同じ値として所定のレベルを保つことがきわめて重要である。しかし、実際はアクティブ素子の動作不良が多く、必ずしも液晶電位を１フレ−ムの間は、たえず初期値と同じ値として所定のレベルを保てないのが実情である。また、液晶等の駆動において、印加する信号により、液晶に加わる電圧が＋または−の何れかに偏った場合、電気分解等が発生して、液晶材料を分解、変性して表示が十分に行えないことが発生する。この場合、印加する信号を交流化して液晶材料に加わる電圧に偏りが発生しないようにするが、この交流化信号が非常に複雑であった。
【０００７】
本発明は、上述のような問題を解決し、より電流マ−ジンを大とする、即ち、応答速度を大とする。また、各ピクセルにおける画素の電位、即ち、液晶電位Ｖ_LCが"1","0" に充分安定して固定され、１フレ−ム中にそのレベルがドリフトしないようにしたものである。
【０００８】
また、表示装置のカラー化、高品質化等の要求のため、階調表示がつようく求められているが階調表示の駆動方法は非常に複雑であった。
【０００９】
【課題を解決するための手段】
本発明は、画素に対してＮＴＦＴとＰＴＦＴとを相補構成として有し、前記ＮＴＦＴのソース（ドレイン）部を一対の信号線のうちの第１の信号線に接続し、前記ＰＴＦＴのソース（ドレイン）部を一対の信号線のうちの第２の信号線に接続し、前記ＮＴＦＴとＰＴＦＴのゲイト電極を共通に第３の信号線に接続し、前記ＮＴＦＴおよびＰＴＦＴのドレイン（ソース）部を画素電極と接続して設けられている表示装置の駆動方法であって、前記一対の第１および第２の信号線に対して、信号波形が印加されている期間に前記第３の信号線に対して、信号波形を印加することにより前記相補構成の薄膜トランジスタ（以下Ｃ／ＴＦＴという）を駆動し、画素の表示をオンまたはオフする表示装置の駆動方法である。加えて、第３の信号線に印加する信号の電圧の高低に対応して液晶に加える電位差を変化させて、階調表示を可能とするものである。
【００１０】
本発明の駆動方法を適用可能な表示装置の構成としては、１つの画素に２つまたはそれ以上のＣ／ＴＦＴを連結して１つのピクセルを構成せしめてもよい。さらに、１つのピクセルを２つまたはそれ以上に分割し、それぞれにＣ／ＴＦＴを１つまたは複数個連結してもよい。
【００１１】
本発明の駆動方法を適用可能な表示装置の構成の代表例を図２、図３、図４に回路図として示す。また、実際のパタ−ンレイアウト（配置図）の例をそれぞれに対応して図５、図６、図７に示す。説明を簡単にするため、ここでは２×２のマトリクス構成を例として説明を行う。図２の２×２のマトリクスの例において、ＮＴＦＴとＰＴＦＴとのゲイトを互いに連結し、さらに、Ｙ軸方向の第３の信号線３または４に連結し、また、Ｃ／ＴＦＴの共通出力端を液晶１５に連結している。ＮＴＦＴの入力端（１０側) をＸ軸方向の一対の信号線のうちの第１の信号線５または６に連結し、ＰＴＦＴの入力端（２０側）をＸ軸方向の一対の信号線のうちの第２の信号線８または７に連結させている。
【００１２】
この様な構成において、図１に示されているように一対の第１の信号線５と第２の信号線８間にオンの信号波形が印加されている期間に第３の信号線３に対しオンの信号波形を印加した時、液晶電位（Ｖ_LC）１４は、第１の信号線に印加された電圧Ｖ_GG−Ｖthとなる。また、一対の第１の信号線５と第２の信号線８間にオフの信号波形が印加されている期間に第３の信号線３もオフの信号波形が印加された時、液晶電位（Ｖ_LC）１４は電位を持たない。さらにまた、一対の第１の信号線５と第２の信号線８間にオンの信号波形が印加されている期間に第３の信号線３に対しオンの信号波形を印加しない時、液晶電位（Ｖ_LC）１４は、同様に電位を持たない。かくの如く、液晶電位（Ｖ_LC）１４は、第３の信号線に印加する電圧に従って与えられるものであり、この信号線に加える信号の電圧を可変することにより液晶に加える電位差を任意に可変することができる。
【００１３】
また、対抗電極１６は、オフセット電圧Ｖ_OFFSETが印加されており、実際に液晶１５に加わる電圧はＶ_GG＋Ｖ_OFFSET−Ｖth、あるいはＶ_OFFSETの２値となる。本発明の駆動方法では、対抗電極に加えるオフセット電圧Ｖ_OFFSETを可変して、液晶駆動のオンとオフを任意に変更することができる。また、液晶を実際に駆動する際のしきい値が液晶材料よって異なっているため、その液晶の持つ値に合わせ為にこのオフセット電圧Ｖ_OFFSETを可変するだけで、任意のしきい値合わせることができる。
【００１４】
また、液晶等の駆動において、印加する信号により、液晶に加わる電圧が＋、または−の何れかに偏った場合、電気分解等が発生して、液晶材料を分解、変性して表示が十分に行えないことが発生するこの場合、印加する信号を交流化して液晶材料に加わる電圧に偏りが発生しないようにするが、本発明の駆動方法によると対抗電極に印加するオフセット電圧Ｖ_OFFSETの極性とデータ信号線に加える選択信号の論理を反転するのみで、非常に容易に交流化信号を発生させることができる特徴をもつ。
【００１５】
図３の例において、第１のＣ／ＴＦＴを構成するＮＴＦＴ１３ＰＴＦＴ２２と第２のＣ／ＴＦＴを構成するＮＴＦＴ２４、ＰＴＦＴ２５の４つのゲイト電極を共通してＹ方向の第３の信号線３に連結せしめ、ＮＴＦＴ１３とＮＴＦＴ２４入力端を共通化してＸ方向の第１の信号線５にＰＴＦＴ２２とＰＴＦＴ２５入力端を共通化してＸ方向の第２の信号線８に接続させた。また、その２つのＣ／ＴＦＴの出力を共通にして１つの液晶１５の一方の電極である画素電極１７に連結させている。かくすると、２つのＮＴＦＴまたは２つのＰＴＦＴのいずれか一方が多少リ−クしても同相であるためその画素を駆動させることができる。
【００１６】
図４は１つのピクセル２３において、２つの画素電極１７、２６とそのそれぞれに対応してＣ／ＴＦＴを２つ設けたものである。２つのＣ／ＴＦＴのゲイト電極を共通とせしめ、第１の入力を行う。また、それぞれのＣ／ＴＦＴのそれぞれのＮＴＦＴおよびそれぞれのＰＴＦＴの入力を第１の信号線５および第２の信号線８に連結したものである。かくすることにより、１つのピクセルの２つの画素のうち一方がＴＦＴのリ−ク等の不良により非動作とならない。また、遅れた動作となっても、他方が正常動作するため、マトリクス構成動作において不良が目立ちにくいという特長を有する。
【００１７】
【実施例１】
本実施例では、図２に示すような回路構成の液晶表示装置を用いて説明を行う。この回路構成に対応する実際の電極等の配置構成を図５に示している。これらは説明を簡単にする為２×２に相当する部分のみ記載されている。また、実際の駆動信号波形を図９に示す。これも説明を簡単にする為に４×４のマトリクス構成とした場合の信号波形で説明を行う。
【００１８】
まず、本実施例で使用する液晶表示装置の作製方法を図１３を使用して説明する。図１３（Ａ）において、石英ガラス等の高価でない７００℃以下、例えば約６００℃の熱処理に耐え得るガラス５０上にマグネトロンＲＦ（高周波) スパッタ法を用いてブロッキング層５１としての酸化珪素膜を１０００〜３０００Åの厚さに作製する。プロセス条件は、酸素１００％雰囲気、成膜温度１５℃、出力４００〜８００Ｗ、圧力０．５Ｐａとした。タ−ゲットに石英または単結晶シリコンを用いた成膜速度は３０〜１００Å／分であった。
【００１９】
この上にシリコン膜をＬＰＣＶＤ（減圧気相）法、スパッタ法またはプラズマＣＶＤ法により形成した。減圧気相法で形成する場合、結晶化温度よりも１００〜２００℃低い４５０〜５５０℃、例えば５３０℃でジシラン(Si₂H₆) またはトリシラン(Si₃H₈) をＣＶＤ装置に供給して成膜した。反応炉内圧力は、３０〜３００Ｐａとした。成膜速度は、５０〜２５０Å/ 分であった。ＮＴＦＴとＰＴＦＴとのスレッシュホ−ルド電圧（Ｖth）に概略同一に制御するため、ホウ素をジボランを用いて１×10¹⁵〜１×10¹⁸cm^-3の濃度として成膜中に添加してもよい。
【００２０】
スパッタ法で行う場合、スパッタ前の背圧を１×10^-5Ｐａ以下とし、単結晶シリコンをタ−ゲットとして、アルゴンに水素を２０〜８０％混入した雰囲気で行った。例えば、アルゴン２０％、水素８０％とした。成膜温度は１５０℃、周波数は１３．５６ＭＨｚ、スパッタ出力は４００〜８００Ｗ、圧力は０．５Ｐａであった。
【００２１】
プラズマＣＶＤ法により珪素膜を作製する場合、温度は例えば３００℃とし、モノシラン(SiH₄)またはジシラン(Si₂H₆) を用いた。これらをＰＣＶＤ装置内に導入し、１３．５６ＭＨｚの高周波電力を加えて成膜した。
【００２２】
これらの方法によって形成された被膜は、酸素が５×10²¹cm^-3以下であることが好ましい。この酸素濃度が高いと、結晶化させにくく、熱アニ−ル温度を高く、または熱アニ−ル時間を長くしなければならない。また、少なすぎると、バックライトによりオフ状態のリ−ク電流が増加してしまう。そのため、４×10¹⁹〜４×10²¹cm^-3の範囲とした。水素は、４×10²⁰cm^-3であり、珪素４×10²²cm^-3として比較すると１原子％であった。また、ソ−ス、ドレインに対してより結晶化を助長させるため、酸素濃度を７×10¹⁹cm^-3以下、好ましくは１×10¹⁹cm^-3以下とし、ピクセル構成するＴＦＴのチャネル形成領域のみに酸素をイオン注入法により５×10²⁰〜５×10²¹cm^-3となるように添加してもよい。その時、周辺回路を構成するＴＦＴには、光照射がなされないため、この酸素の混入をより少なくし、より大きいキャリア移動度を有せしめることは、高周波動作をさせるためる有効である。
【００２３】
次に、アモルファス状態の珪素膜を５００〜５０００Å、例えば１５００Åの厚さに作製の後、４５０〜７００℃の温度にて、１２〜７０時間非酸化物雰囲気にて中温の加熱処理、例えば水素雰囲気下にて６００℃の温度で保持した。珪素膜の下の基板表面にアモルファス構造の酸化珪素膜が形成されているため、この熱処理で特定の核が存在せず、全体が均一に加熱アニ−ルされる。即ち、成膜時はアモルファス構造を有し、また水素は単に混入しているのみである。
【００２４】
アニ−ルにより、珪素膜は、アモルファス構造から秩序性の高い状態に移り、一部は結晶状態を呈する。特に、シリコンの成膜後の状態で比較的秩序性の高い領域は、特に、結晶化をして結晶状態となろうとする。しかし、これらの領域間に存在する珪素により互いの結合がなされるため、珪素同志は、互いにひっぱりあう。レ−ザラマン分光により測定すると単結晶の珪素のピ−ク５２２cm^-1より低周波側にシフトしたピ−クが観察される。それの見掛け上の粒径は、半値巾から計算すると、５０〜５００Åとマイクロクリスタルのようになっているが、実際は、この結晶性の高い領域は多数あってクラスタ構造を有し、各クラスタ間は、互いに珪素同志で結合（アンカリング) がされたセミアモルファス構造の被膜を形成させることができた。
【００２５】
結果として、被膜は、実質的にグレインバウンダリ（以下ＧＢという）がないといってもよい状態を呈する。キャリアは、各クラスタ間をアンカリングされた個所を通じ互いに容易に移動し得るため、いわゆるGBの明確に存在する多結晶珪素よりも高いキャリア移動度となる。即ち、ホ−ル移動度（μｈ）＝１０〜２００ｃｍ²／ＶＳｅｃ、電子移動度（μe ）＝１５〜３００ｃｍ²／ＶＳｅｃが得られる。
【００２６】
他方、上記の如き中温でのアニ−ルではなく、９００〜１２００℃の高温アニ−ルにより被膜を多結晶化すると、核からの固相成長により被膜中の不純物の偏析がおきて、ＧＢには酸素、炭素、窒素等の不純物が多くなり、結晶中の移動度は大きいが、ＧＢでのバリア（障壁）を作って、そこでのキャリアの移動を阻害してしまう。結果として、１０cm²/Vsec以上の移動度がなかなか得られないのが実情である。即ち、本実施例では、かくの如き理由により、セミアモルファスまたはセミクリスタル構造を有するシリコン半導体を用いている。
【００２７】
図１３(A) において、珪素膜を第１のフォトマスク▲１▼にて、フォトエッチングを施し、ＰＴＦＴ用の領域２２（チャネル巾２０μm)を図面の右側に、ＮＴＦＴ用の領域１３を左側に作製した。
【００２８】
この上に、酸化珪素膜をゲイト絶縁膜として５００〜２０００Å、例えば１０００Åの厚さに形成した。これはブロッキング層としての酸化珪素膜の作製と同一条件とした。この成膜中に弗素を少量添加し、ナトリウムイオンの固定化をさせてもよい。
【００２９】
この後、この上側にリンが１〜５×10²¹cm^-3の濃度に入ったシリコン膜、またはこのシリコン膜とその上にモリブデン(Mo)、タングステン(W),MoSi₂またはWSi₂との多層膜を形成した。これを第２のフォトマスク▲２▼にてパタ−ニングして図１３(B) を得た。ＰＴＦＴ用のゲイト電極５５、ＮＴＦＴ用のゲイト電極５６を形成した。例えば、チャネル長１０μｍ、ゲイト電極としてリンド−プ珪素を０．２μｍ、その上にモリブデンを０．３μｍの厚さに形成した。図１３（Ｃ）において、フォトレジスト５７をフォトマスク▲３▼を用いて形成し、ＰＴＦＴ用のソ−ス５９ドレイン５８に対し、ホウ素を１〜５×１０¹⁵cm^-2のド−ズ量でイオン注入法により添加した。次に、図１３（Ｄ）の如く、フォトレジスト６１をフォトマスク▲４▼を用いて形成した。ＮＴＦＴ用のソ−ス６４、ドレイン６２としてリンを１〜５×１０¹⁵cm^-2のドーズ量でイオン注入法により添加した。
【００３０】
これらは、ゲイト絶縁膜５４を通じて行った。しかし、図１３（Ｂ）において、ゲイト電極５５、５６をマスクとしてシリコン膜上の酸化珪素を除去し、その後、ホウ素、リンを直接珪素膜中にイオン注入してもよい。
【００３１】
次に、６００℃にて、１０〜５０時間再び加熱アニ−ルを行った。ＰＴＦＴのソ−ス５９、ドレイン５８ＮＴＦＴのソ−ス６４、ドレイン６２を不純物を活性化してＰ⁺、Ｎ⁺として作製した。また、ゲイト電極５５、５６下には、チャネル形成領域６０、６３がセミアモルファス半導体として形成されている。
【００３２】
かくすると、セルフアライン方式でありながらも、７００℃以上にすべての工程で温度を加えることがなく、Ｃ／ＴＦＴを作ることができる。そのため、基板材料として、石英等の高価な基板を用いなくてもよく、本発明の大画素の液晶表示装置にきわめて適したプロセスである。
【００３３】
本実施例では、熱アニ−ルは図１３（Ａ）、（Ｄ）で２回行った。しかし、図１３（Ａ）のアニ−ルは求める特性により省略し、双方を図１３（Ｄ）のアニ−ルにより兼ね製造時間の短縮を図ってもよい。図１３（Ｅ）において、層間絶縁物６５を前記したスパッタ法により酸化珪素膜の形成として行った。この酸化珪素膜の形成は、ＬＰＣＶＤ法、光ＣＶＤ法、常圧ＣＶＤ法を用いてもよい。例えば、０．２〜０．６μｍの厚さに形成し、その後、フォトマスク▲５▼を用いて電極用の窓６６を形成した。さらに、これら全体にアルミニウムをスパッタ法により形成し、リ−ド７１、７２およびコンタクト６７、６８をフォトマスク▲６▼を用いて作製した後、表面を平坦化用有機樹脂６９例えば透光性ポリイミド樹脂を塗布形成し、再度の電極穴あけをフォトマスク▲７▼にて行った。
【００３４】
図１３（Ｆ）に示す如く２つのＴＦＴを相補型構成とし、かつその出力端を液晶装置の一方の画素の電極を透明電極としてそれに連結するため、スパッタ法によりＩＴＯ（インジュ−ム・スズ酸化膜）を形成した。それをフォトマスク▲８▼によりエッチングし、電極７０を構成させた。このＩＴＯは、室温〜１５０℃で成膜し、２００〜４００℃の酸素または大気中のアニ−ルにより成就した。かくの如くにして、ＰＴＦＴ２２とＮＴＦＴ１３と透明導電膜の電極７０とを同一ガラス基板５０上に作製した。得られたＴＦＴの電気的な特性はＰＴＦＴで、移動度は２０（cm²/Vs）、Ｖthは−５．９（Ｖ）で、ＮＴＦＴで移動度は４０（cm²/Vs）、Ｖthは５．０（Ｖ）であった。
【００３５】
上記の様な方法に従って作製された液晶装置用の一方の基板と他方ガラス基板上に全面に透明電極を設け、これら基板を張り合わせて液晶セルを形成し、この中にＴＮの液晶材料を注入した。この液晶表示装置の電極等の配置の様子を図６に示している。ＮＴＦＴ１３を第１の走査線５とデータ線３との交差部に設け、第１の走査線５とデータ線４との交差部にも他の画素用のＮＴＦＴが同様に設けられている。一方、ＰＴＦＴは第２の走査線８とデータ線３との交差部に設けられている。また、隣接した他の第１の走査線６とデータ線３との交差部には、他の画素用のＮＴＦＴが設けられている。このようなＣ／ＴＦＴを用いたマトリクス構成を有せしめた。ＮＴＦＴ１３は、ドレイン１０の入力端のコンタクトを介し第１の走査線５に連結され、ゲイト９は多層配線形成がなされたデータ線３に連結されている。ソ−ス１２の出力端は、コンタクトを介して画素の電極１７に連結している。
【００３６】
他方、ＰＴＦＴ２２は、ドレイン２０の入力端がコンタクトを介して第２の走査線８に連結され、ゲイト２１はデータ線３に、ソ−ス１８の出力端はコンタクトを介してＮＴＦＴと同様に画素電極１７に連結している。かくして、一対の走査線５、８に挟まれた間（内側) に、透明導電膜よりなる画素２３とＣ／ＴＦＴとにより１つのピクセルを構成せしめた。かかる構造を左右、上下に繰り返すことにより、２×２のマトリクスをそれを拡大した６４０×４８０、１２８０×９６０といった大画素の液晶表示装置とすることができる。
【００３７】
ここでの特長は、１つの画素に２つのＴＦＴが相補構成をして設けられていることにより、画素電極１７は３つの値の液晶電位Ｖ_LCに固定されることである。その動作を図９および図１０を用いて説明する。図９においては、４×４マトリクス構成の液晶表示を行う際の本発明の回路図を示し、図１０は駆動信号波形のタイミングチャートを示している。
【００３８】
本実施例の場合、Ｘ_1aＸ_1b、Ｘ_2aＸ_2b、Ｘ_3aＸ_3b、Ｘ_4aＸ_4bは各々一対の走査信号線として機能する。また、Ｙ₁、Ｙ₂、Ｙ₃、Ｙ₄はデータ線として機能している。また、図９中のＡＡ、ＡＢ・・・ＤＤは対応する位置の画素のアドレスを意味している。
【００３９】
この様な４×４構成の表示において、今アドレスＡＡ、ＡＢ、ＢＡ、ＢＢの４つの画素に対応する、信号波形と液晶電位と実際に液晶に印加される電位差のタイミングチャートを図１０に示す。図１０において、横軸は時間を示している。１フレームを時間Ｔ１からＴ２の間としてこの間を４つに分割して、一対の走査線４対を順次走査して走査信号を印加している。図ではＸ_1a、Ｘ_2a、Ｘ_3a、Ｘ_4aのみを記載しているが、実際にはＸ_1b、Ｘ_2b、Ｘ_3b、Ｘ_4bにはＸ_1a、Ｘ_2a、Ｘ_3a、Ｘ_4aと極性の異なる同じ波形が印加されている。また、Ｙ₁、Ｙ₂、Ｙ₃、Ｙ₄線には図１０のようなデータ信号が印加されており、時間Ｔ１からＴ２の間は、ＡＡの画素のみ選択されてオンまたはオフされる。即ち、Ｔ₁からｔ₁の間にデータ線Ｙ₁に対してデータ信号を印加して、この時間内にＡＡの画素の液晶にはしきい値をこえる電圧が印加され液晶が駆動される。この時、液晶表示装置の対抗電極にオフセット電圧が印加されている。図１０では、次の時間Ｔ２からＴ３にも全く同じ信号波形を印加し、ＡＡの表示を行っている。
【００４０】
次に、時間Ｔ３からＴ４及びＴ４からＴ５では４つの画素を全く選択しない信号が印加されている。さらに、時間Ｔ５からＴ６では再びＡＡの画素を選択している信号が印加されている。
【００４１】
次に、時間Ｔ６からＴ８はデータ線に印加する信号の論理を反転させた信号が印加され、また、対抗電極には時間Ｔ１からＴ６の間に印加されていた信号とは極性の異なるオフセット電圧が印加されて、交流化信号が液晶に加えられている。この交流化信号により、時間Ｔ１からＴ６の間に正に偏っていた電荷をキャンセルすることができる。すなわち、時間Ｔ２からＴ４に加えられていた信号のうち、Ｙ₁、Ｙ₂、Ｙ₃、Ｙ₄線の論理を反転し、すなわち、選択信号と非選択信号を入れ換え、対抗電極のオフセット電圧の正負を入れ換えることにより、時間Ｔ２からＴ４の前半の１フレームではＡＡの画素を選択し、後半の１フレームでは４つの画素を選択しない交流化信号を印加でき液晶を駆動することが可能となった。これにより容易に画素に残っている電荷をキャンセルすることができる。
【００４２】
上述のように、液晶に実際に加わる電位差は、第３の信号線の信号の電圧、本実施例ではデータ線のパルス電圧と対抗電極のフセット電圧よりＴＦＴのＶth分を差し引いた分の電位である。すなわち、データ線のパルス電圧を任意に可変するとそれに従って液晶に実際に加わる電位差を可変することができる。これにより階調表示を行うことができる。特に、液晶駆動のしきい値が明確でないもの、すなわちスレッショルドがなだらかな分散型液晶等には特によく適した駆動法で十分な階調表示を行うことができる。
【００４３】
このように、本発明の駆動によると非常に簡単な、パルス信号をデータ線および一対の走査線に加えるだけで、液晶表示を行える。
【００４４】
また、その他の階調法として、１つの表示画面に対して、複数フレームの駆動信号を液晶に印加することにより１画面を表示する場合は特定の画素に加える選択信号を全フレーム数より減らすことにより、容易に階調表示を行うことができる。
【００４５】
本実施例において、液晶材料にＴＮ液晶を用いるならば、液晶容器の基板間隔を約10μｍ程度とし、透明導電膜双方に配向膜を設け、それをラビング処理して形成させる必要がある。
【００４６】
また、液晶材料にＦＬＣ（強誘電性) 液晶を用いる場合は、動作電圧を±20Ｖとし、セルの間隔を1.5 〜3.5 μｍ例えば2.3 μｍとし、対抗電極１６上にのみ配向膜を設けラビング処理を施せばよい。
【００４７】
分散型液晶またはポリマ−液晶を用いる場合には、配向膜は不用であり、スイッチング速度を大とするため、動作電圧は±10〜±15Ｖとし、セル間隔は１〜10μｍと薄くした。
【００４８】
特に、分散型液晶を用いる場合には、偏光板も不用のため、反射型としても、また透過型としても光量を大きくすることができる。そして、その液晶はスレッシュホ−ルドがないため、本発明のように、明確なスレッシュホ−ルド電圧が規定されるＣ／ＴＦＴ型とすることにより、大きなコントラストとクロスト−ク（隣の画素との悪干渉）を除くことができた。
【００４９】
また、本実施例で使用したＴＦＴの半導体は本実施例で使用した材料以外をも使用できる。
【００５０】
【実施例２】
この実施例は図３および図７に対応した液晶表示装置の構成を有するものを使用して、本実施例を行った。この図面より明らかな如く、Ｙ線の走査線３を中央に配設し、一対のデータ線の第１のデータ線５と第２のデータ線８に挟まれた部分を１つのピクセル２３としている。１つのピクセルは１つの透明導電膜の画素１７および２つのＮＴＦＴ１３、２４と、２つのＰＴＦＴ２２、２５よりなる２つのＣ／ＴＦＴに連結させている。ゲイト電極はすべて走査線３に連結され、２つのＮＴＦＴは第１のデータ線３に、また２つのＰＴＦＴは第２のデータ線８に連結されている。これら２つのＣ／ＴＦＴの一方が、ゲイト電極とチャネル形成領域との間にリ−クがあり不良であった場合でも、ピクセルとしての動作をさせることができる。
【００５１】
ここでの特長は、１つの画素に２つのＣ／ＴＦＴが設けられていることにより、画素電極１７は３つの値の液晶電位Ｖ_LCに固定されることである。その動作を図９および図１１を用いて説明する。図９においては、４×４マトリクス構成の液晶表示を行う際の本発明の回路図を示し、図１１は駆動信号波形のタイミングチャートを示している。
【００５２】
本実施例の場合、Ｘ_1aＸ_1b、Ｘ_2aＸ_2b、Ｘ_3aＸ_3b、Ｘ_4aＸ_4bは、各々一対のデータ線として機能する。また、Ｙ₁、Ｙ₂、Ｙ₃、Ｙ₄は、走査線として機能している。また、図９中のＡＡ、ＡＢ・・・ＤＤは対応する位置の画素のアドレスを意味している。
【００５３】
この様な４×４構成の表示において、今アドレスＡＡ、ＡＢ、ＢＡ、ＢＢの４つの画素に対応する、信号波形と液晶電位と実際に液晶に印加される電位差のタイミングチャートを図１１に示す。図１１において、横軸は時間を示している。１フレームを時間Ｔ１からＴ２の間としてこの間を４つに分割して、走査線Ｙ₁、Ｙ₂、Ｙ₃、Ｙ₄線には、順次走査して走査信号を印加している。また、Ｘ₁、Ｘ₂、Ｘ₃、Ｘ₄線には、図１１のようなデータ信号が印加されている。図ではＸ_1a、Ｘ_2a、Ｘ_3a、Ｘ_4aのみを記載しているが実際にはＸ_1b、Ｘ_2b、Ｘ_3b、Ｘ_4bにはＸ_1a、Ｘ_2a、Ｘ_3a、Ｘ_4aと極性の異なる同じ波形が印加されており、時間Ｔ１からＴ２の間はＡＡの画素のみ選択されてオンまたはオフされる。すなわち、Ｔ₁からｔ₁の間に一対のデータ線Ｘ₁に対してデータ信号を印加して、この時間内にＡＡの画素の液晶にはしきい値をこえる電圧が印加されることになり液晶が駆動される。この時、液晶表示装置の対抗電極にオフセット電圧が印加されている。図１１では次の時間Ｔ２からＴ３にも全く同じ信号波形を印加し、ＡＡの表示を行っている。
【００５４】
次に、時間Ｔ３からＴ４及びＴ４からＴ５では４つの画素を全く選択しない信号が印加されている。さらに、時間Ｔ５からＴ６では再びＡＡの画素を選択している信号が印加されている。
【００５５】
次、に時間Ｔ６からＴ８は一対のデータ線に印加する信号の論理を反転させた信号が印加され、また、対抗電極には時間Ｔ１からＴ６の間に印加されていた信号とは極性の異なるオフセット電圧が印加されて、交流化信号が液晶に加えられている。この交流化信号により、時間Ｔ１からＴ６の間に正に偏っていた電荷をキャンセルすることができる。実際には、時間Ｔ２からＴ４に加えられていた信号のうち、一対のＸ₁、Ｘ₂、Ｘ₃、Ｘ₄線の論理を反転し、つまり選択信号と非選択信号を入れ換え、対抗電極のオフセット電圧の正負を入れ換えることにより、前半のフレームではＡＡの画素を選択し、後半のフレームでは４つの画素を選択しない交流化信号を印加でき液晶を駆動することが可能となった。
【００５６】
このように、本発明の駆動によると非常に簡単な、パルス信号をデータ線および一対の走査線に加えるだけで、液晶表示を行える。また、実施例１と同様に走査線側の信号電圧を変化させて階調表示を行うことができる。
【００５７】
【実施例３】
この実施例は図４および図８に対応した液晶表示装置の構成を有するものを使用して、本実施例を行った。この図面より明らかな如く、Ｙ線のデータ線３を中央に配設し、一対の走査線の第１の走査線５と第２の走査線８に挟まれた部分を１つのピクセル２３としている。１つのピクセルは、２つの透明導電膜の画素電極１７、２６から構成され、画素１７はＮＴＦＴ１３とＰＴＦＴ２２が接続され、画素２６にはＮＴＦＴ２４と、ＰＴＦＴ２５がおのおのＣ／ＴＦＴ構成として連結させている。ゲイト電極はすべてデータ線３に連結され、２つのＮＴＦＴのソースまたはドレインは第１の走査線５に、また２つのＰＴＦＴのソースまたはドレインは第２の走査線８に連結されている。これら２つのＣ／ＴＦＴの一方が、ゲイト電極とチャネル形成領域との間にリ−クがあり不良であった場合でも、ピクセルとしての動作をさせることができる。かくすると、たとえ一方の画素が中途半端にしか動作しなくなっても、他方の画素が正常動作をし、カラ−化をした時、グレ−スケ−ルの劣化の程度を下げることができた。
【００５８】
その動作を図９および図１２を用いて説明する。図９においては、４×４マトリクス構成の液晶表示を行う際の本発明の回路図を示し、図１２は駆動信号波形のタイミングチャートを示している。
【００５９】
本実施例の場合、Ｘ_1aＸ_1b、Ｘ_2aＸ_2b、Ｘ_3aＸ_3b、Ｘ_4aＸ_4bは各々一対の走査信号線として機能する。また、Ｙ₁、Ｙ₂、Ｙ₃、Ｙ₄はデータ線として機能している。また、図９中のＡＡ、ＡＢ・・・ＤＤは対応する位置の画素のアドレスを意味している。
【００６０】
この様な４×４構成の表示において、今アドレスＡＡ、ＡＢ、ＢＡ、ＢＢの４つの画素に対応する、信号波形と液晶電位と実際に液晶に印加される電位差のタイミングチャートを図１２に示します。図１２において、横軸は時間を示している。１フレームを時間Ｔ１からＴ２の間としてこの間を１６に分割して、一対の走査線４対を順次走査して走査信号を印加している。図ではＸ_1a、Ｘ_2a、Ｘ_3a、Ｘ_4aのみを記載しているが実際にはＸ_1b、Ｘ_2b、Ｘ_3b、Ｘ_4bにはＸ_1a、Ｘ_2a、Ｘ_3a、Ｘ_4aと極性の異なる同じ波形が印加されている。また、Ｙ₁、Ｙ₂、Ｙ₃、Ｙ₄線には図１２のようなデータ信号が印加されておりそのタイミングは選択する画素のアドレスにより、１フレーム中の１６分割された特定の時間にデータ線にデータ信号が印加される、時間Ｔ１からＴ２の間はＡＡの画素のみ選択されてオンまたはオフされている。即ち、Ｔ₁からｔ₁の間にデータ線Ｙ₁に対してデータ信号を印加して、この時間内にＡＡの画素の液晶にはしきい値をこえる電圧が印加され液晶が駆動される。この時、液晶表示装置の対抗電極にオフセット電圧が印加されている。次に、時間Ｔ２からＴ３では４つの画素を全く選択しない信号が印加されている。
【００６１】
次に、時間Ｔ３からＴ４は、データ線に印加する信号の論理を反転させた信号が印加され、また、対抗電極には時間Ｔ１からＴ３の間に印加されていた信号とは極性の異なるオフセット電圧が印加されて、交流化信号が液晶に加えられている。この交流化信号により、時間Ｔ１からＴ３の間に正に偏っていた電荷をキャンセルすることができる。すなわち、時間Ｔ１からＴ２に加えられていた信号のうち、Ｙ₁、Ｙ₂、Ｙ₃、Ｙ₄線の論理を反転し、すなわち、選択信号と非選択信号を入れ換え、対抗電極のオフセット電圧の正負を入れ換えることにより、前半のフレームでは、ＡＡの画素を選択し、後半のフレームでは、４つの画素を選択しない交流化信号を印加でき液晶を駆動することが可能となった。
【００６２】
このように、本発明の駆動によると非常に簡単な、パルス信号をデータ線および一対の走査線に加えるだけで、液晶表示を行える。本実施例においては、走査する側をＹ線として、走査を行ったが、特に、この構成に限定されることはなく、Ｘ線側を走査する側とすることも可能である。また、データ信号をランダムに各データ線に印加して、画素をランダムに選択してゆくことも可能である。その他、ここに記載されていないことは実施例１、２に記されたことと同様である。
【００６３】
【発明の効果】
以上説明したように本発明の駆動法により、液晶電位をフロ−ティングとしないため、安定した表示を行うことができる。また、アクティブ素子としてのＣ／ＴＦＴの駆動能力が高いため、動作マ−ジンを拡大でき、さらに、周辺の駆動回路をより簡単にすることが可能で表示装置の小型化、製造コストの低減に効果がある。また、３本の信号線と対抗電極に非常に単純な信号で高い駆動能力を発揮することができる。
【００６４】
不良ＴＦＴが一部にあっても同相出力であるためその補償をある程度行うことができる。
【００６５】
さらに、液晶材料を電気分解させないために液晶の駆動としては、必須の交流化信号駆動をＣ／ＴＦＴのゲイト信号線に加える信号の論理を反転させ、対抗電極に印加するオフセット電圧の極性を反転するという簡単なことで達成できた。
【００６６】
また、第３の信号線の信号の電圧を任意に可変するとそれに従って液晶に実際に加わる電位差を可変することができる。これにより階調表示を行うことができる。特に、液晶駆動のしきい値が明確でないもの、すなわち、スレッショルドがなだらかな分散型液晶等には、特によく適した駆動法で十分な階調表示を行うことができる。また、その他の階調方法として、１つの表示画面に対して、複数フレームの駆動信号を液晶に印加することにより１画面を表示する場合は、特定の画素に加える選択信号を全フレーム数より減らすことにより、容易に階調表示を行うことができる。
【００６７】
本発明における表示媒体としては、透過型の液晶表示装置または反射型の液晶表示装置として用い得る。また、使用可能な液晶材料としては、前術のＴＮ液晶、ＦＬＣ液晶、分散型液晶、ポリマ型液晶を用い得る。また、ゲストホスト型、誘電異方性型のネマチック液晶にイオン性ド−パントを添加して電界を印加することによってネマチック液晶としコレステリック液晶との混合体に電界を印加して、ネマチック相とコレステリック相との間で相変化を生じさせ、透明ないし白濁の表示を実現する相転移液晶を用いることもできる。また、液晶以外では、例えば染料で着色した有機溶媒中にこれと色の異なる顔料粒子を分散させたいわゆる電気泳動表示用分散系を用いることもできることを付記する。
【００６８】
本発明において、表示媒体として液晶を用いた時、Ｃ／ＴＦＴの出力は液晶電位となる。また、液晶以外の媒体を用いることもあるため、その場合には、Ｃ／ＴＦＴの出力電圧と置き換えればよい。
【図面の簡単な説明】
【図１】本発明の駆動波形を示す。
【図２】相補型ＴＦＴを用いたアクティブ型表示装置の回路図を示す。
【図３】相補型ＴＦＴを用いたアクティブ型表示装置の回路図を示す。
【図４】相補型ＴＦＴを用いたアクティブ型表示装置の回路図を示す。
【図５】従来のアクティブ型液晶装置の回路図を示す。
【図６】図２に対応した液晶表示装置の一方の基板の平面図を示す。
【図７】図３に対応した液晶表示装置の一方の基板の平面図を示す。
【図８】図４に対応した液晶表示装置の一方の基板の平面図を示す。
【図９】相補型ＴＦＴを用いた４×４アクティブ型液晶装置の回路図を示す。
【図１０】本発明の駆動信号波形とそのタイミングチャートの一例を示す。
【図１１】本発明の駆動信号波形とそのタイミングチャートの一例を示す。
【図１２】本発明の駆動信号波形とそのタイミングチャートの一例を示す。
【図１３】本発明で使用したＣ／ＴＦＴの作製工程図を示す。
【符号の説明】
▲１▼〜▲８▼・・・フォトマスクを用いたプロセス
１、２・・・周辺回路
３、４・・・第３の信号線
５、６・・・第１の信号線
７、８・・・第２の信号線
１３・・・・ＮＴＦＴ
１６・・・・対抗電極
１７・・・・画素電極
２２・・・・ＰＴＦＴ
２３・・・・画素

Claims

絶縁表面を有する基板と、
前記絶縁表面上に形成され、かつソース領域、ドレイン領域およびチャネル形成領域、ゲート絶縁膜、ならびにゲート電極を有するＮチャネル型薄膜トランジスタおよびＰチャネル型薄膜トランジスタと、
前記Ｎチャネル型薄膜トランジスタおよび前記Ｐチャネル型薄膜トランジスタに電気的に接続された透明導電膜と、
を有する電気光学装置であって、
前記電気光学装置の１つのピクセルには、前記透明導電膜が２つ設けられ、さらに、前記Ｎチャネル型薄膜トランジスタおよび前記Ｐチャネル型薄膜トランジスタがそれぞれ２つずつ設けられており、
２つの前記Ｎチャネル型薄膜トランジスタのソース領域またはドレイン領域は共通の第１の信号線に接続され、２つの前記Ｐチャネル型薄膜トランジスタのソース領域またはドレイン領域は共通の第２の信号線に接続され、２つの前記Ｎチャネル型薄膜トランジスタおよび２つの前記Ｐチャネル型薄膜トランジスタのゲート電極は共通の第３の信号線に接続されていることを特徴とする電気光学装置。
絶縁表面を有する基板と、
前記絶縁表面上に形成され、かつソース領域、ドレイン領域およびチャネル形成領域、ゲート絶縁膜、ならびにゲート電極を有するＮチャネル型薄膜トランジスタおよびＰチャネル型薄膜トランジスタと、
前記Ｎチャネル型薄膜トランジスタおよび前記Ｐチャネル型薄膜トランジスタ上に形成された有機樹脂膜と、
前記有機樹脂膜上に形成され、かつ前記Ｎチャネル型薄膜トランジスタおよび前記Ｐチャネル型薄膜トランジスタに電気的に接続された透明導電膜と、
を有する電気光学装置であって、
無機物を含む層間絶縁膜が前記有機樹脂膜と前記Ｎチャネル型薄膜トランジスタおよび前記Ｐチャネル型薄膜トランジスタとの間に形成され、
前記電気光学装置の１つのピクセルには、前記透明導電膜が２つ設けられ、さらに、前記Ｎチャネル型薄膜トランジスタおよび前記Ｐチャネル型薄膜トランジスタがそれぞれ２つずつ設けられており、
２つの前記Ｎチャネル型薄膜トランジスタのソース領域またはドレイン領域は共通の第１の信号線に接続され、２つの前記Ｐチャネル型薄膜トランジスタのソース領域またはドレイン領域は共通の第２の信号線に接続され、２つの前記Ｎチャネル型薄膜トランジスタおよび２つの前記Ｐチャネル型薄膜トランジスタのゲート電極は共通の第３の信号線に接続されていることを特徴とする電気光学装置。
前記無機物は、酸化珪素であることを特徴とする請求項２に記載の電気光学装置。
前記透明導電膜は、ＩＴＯを含むことを特徴とする請求項１ないし請求項３のいずれか１項に記載された電気光学装置。
前記透明導電膜は、導電膜を通して前記Ｎチャネル型薄膜トランジスタおよびＰチャネル型薄膜トランジスタに接続されていることを特徴とする請求項１ないし請求項４のいずれか１項に記載された電気光学装置。
前記電気光学装置は、アクティブ型表示装置であることを特徴とする請求項１ないし請求項５のいずれか１項に記載された電気光学装置。
前記アクティブ型表示装置は、アクティブ型液晶表示装置であることを特徴とする請求項６に記載された電気光学装置。