JP2678062B2 - 光電変換装置 - Google Patents
光電変換装置Info
- Publication number
- JP2678062B2 JP2678062B2 JP1149723A JP14972389A JP2678062B2 JP 2678062 B2 JP2678062 B2 JP 2678062B2 JP 1149723 A JP1149723 A JP 1149723A JP 14972389 A JP14972389 A JP 14972389A JP 2678062 B2 JP2678062 B2 JP 2678062B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- photoelectric conversion
- signal
- conversion unit
- analog memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 50
- 239000004065 semiconductor Substances 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 12
- 238000003860 storage Methods 0.000 description 11
- 239000003990 capacitor Substances 0.000 description 10
- 238000003384 imaging method Methods 0.000 description 6
- 230000002950 deficient Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000007306 functionalization reaction Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
- H04N3/15—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation
- H04N3/1506—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation with addressing of the image-sensor elements
- H04N3/1512—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation with addressing of the image-sensor elements for MOS image-sensors, e.g. MOS-CCD
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/779—Circuitry for scanning or addressing the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/7795—Circuitry for generating timing or clock signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] 本発明は光電変換装置に係り、特に光電変換部から出
力された第1の信号を記憶し、光電変換部から出力され
る第2の信号に対応して、第1の信号を出力する光電変
換装置に関する。
力された第1の信号を記憶し、光電変換部から出力され
る第2の信号に対応して、第1の信号を出力する光電変
換装置に関する。
[従来の技術] 近年、固体撮像素子を画像入力デバイスとして用いた
ビデオカメラが広く使われるようになってきた。これ
は、固体撮像素子がビデオカメラの小型・軽量化、低価
格化へ大きく寄与してきたためと考えることができる。
民生用ビデオカメラとしては、大部分はカラー画像を必
要とするが、小型・軽量化、低価格化の観点から単板の
固体撮像素子が主流である。単板式固体撮像素子を用い
てカラー画像を得る場合、固体撮像素子にモザイクのカ
ラーフィルターを貼って色信号を得る場合が多い。この
ようなカラーフィルターを用いて画像信号を得ようとす
る場合、一水平ラインの信号だけをみると、全ての色信
号があるわけではないので、その水平ライン上にない色
情報を一ライン前の水平ラインから得ていた。
ビデオカメラが広く使われるようになってきた。これ
は、固体撮像素子がビデオカメラの小型・軽量化、低価
格化へ大きく寄与してきたためと考えることができる。
民生用ビデオカメラとしては、大部分はカラー画像を必
要とするが、小型・軽量化、低価格化の観点から単板の
固体撮像素子が主流である。単板式固体撮像素子を用い
てカラー画像を得る場合、固体撮像素子にモザイクのカ
ラーフィルターを貼って色信号を得る場合が多い。この
ようなカラーフィルターを用いて画像信号を得ようとす
る場合、一水平ラインの信号だけをみると、全ての色信
号があるわけではないので、その水平ライン上にない色
情報を一ライン前の水平ラインから得ていた。
第8図は、従来の固体撮像装置の構成例を示す概略的
構成図である。
構成図である。
同図に示すように、固体撮像素子7のR/B出力OR/OBを
遅延素子8に入力することによって遅延素子8の出力側
の分岐点bには常に入力側の分岐点aより一水平期間前
の信号が出力されているので、スイッチ手段10,11を切
り替えることにより、常にR,G,Bの信号が得られる。
遅延素子8に入力することによって遅延素子8の出力側
の分岐点bには常に入力側の分岐点aより一水平期間前
の信号が出力されているので、スイッチ手段10,11を切
り替えることにより、常にR,G,Bの信号が得られる。
そして、遅延素子8は、主にCCD型が用いられ、固体
撮像素子7と同一チップ上に形成されることもあった。
撮像素子7と同一チップ上に形成されることもあった。
[発明が解決しようとする課題] しかしながら、上記従来の固体撮像装置では、遅延素
子として、CCD型遅延素子を用いると、センサー部がCCD
型以外の場合、製造が複雑になってしまい、コストの増
大につながる。また、CCD型では、ランダムアクセスで
きないため、遅延素子の出力もシリアルに入力した順に
取り出すことしかできないという課題があった。
子として、CCD型遅延素子を用いると、センサー部がCCD
型以外の場合、製造が複雑になってしまい、コストの増
大につながる。また、CCD型では、ランダムアクセスで
きないため、遅延素子の出力もシリアルに入力した順に
取り出すことしかできないという課題があった。
[課題を解決するための手段] 本発明は上記固体撮像装置に好適に用いられる光電変
換装置を提供しようとするものであり、光電変換部と、
スイッチ手段および容量手段を有する、前記光電変換部
からの第1の信号を記憶するランダムアクセス可能なア
ナログメモリと、を備え、 前記光電変換部と前記アナログメモリとを同一半導体
基体上に形成してなり、 前記光電変換部から出力される第2の信号に対応し
て、前記アナログメモリから前記第1の信号を出力する
ことを特徴とする。
換装置を提供しようとするものであり、光電変換部と、
スイッチ手段および容量手段を有する、前記光電変換部
からの第1の信号を記憶するランダムアクセス可能なア
ナログメモリと、を備え、 前記光電変換部と前記アナログメモリとを同一半導体
基体上に形成してなり、 前記光電変換部から出力される第2の信号に対応し
て、前記アナログメモリから前記第1の信号を出力する
ことを特徴とする。
[作用] 本発明は、光電変換部の出力側に、スイッチ手段及び
容量手段を有し、ランダムアクセス可能なアナログメモ
リを接続し、光電変換部から出力される第1の信号を前
記アナログメモリに記憶し、前記光電変換部から出力さ
れる第2の信号に対応し所望のタイミング(例えば同時
に)で、前記アナログメモリから記憶した第1の信号を
出力するものである。
容量手段を有し、ランダムアクセス可能なアナログメモ
リを接続し、光電変換部から出力される第1の信号を前
記アナログメモリに記憶し、前記光電変換部から出力さ
れる第2の信号に対応し所望のタイミング(例えば同時
に)で、前記アナログメモリから記憶した第1の信号を
出力するものである。
また、上記アナログメモリを用いて、光電変換部とア
ナログメモリとを同一半導体基体上に形成することで、
例えば光電変換部とアナログメモリとをMOS型トランジ
スタ等で構成することで、同一プロセスで形成できるの
で、製造が容易で光電変換部とアナログメモリとが同一
特性のものを得ることができる。
ナログメモリとを同一半導体基体上に形成することで、
例えば光電変換部とアナログメモリとをMOS型トランジ
スタ等で構成することで、同一プロセスで形成できるの
で、製造が容易で光電変換部とアナログメモリとが同一
特性のものを得ることができる。
[実施例] 以下、本発明の実施例について図面を用いて詳細に説
明する。
明する。
第1図は、本発明の光電変換装置の第1実施例の概略
的回路構成図である。
的回路構成図である。
同図において、1は入射光に対応した電気信号を出力
する光電変換部、2は光電変換部1及びアナログメモリ
3を駆動するシフトレジスタ、H0〜HNはシフトレジスタ
の出力線、3はスイッチと容量とからなるアナログメモ
リ、L1は、光電変換部1の信号出力線、L2はアナログメ
モリ3のメモリ出力線を示す。
する光電変換部、2は光電変換部1及びアナログメモリ
3を駆動するシフトレジスタ、H0〜HNはシフトレジスタ
の出力線、3はスイッチと容量とからなるアナログメモ
リ、L1は、光電変換部1の信号出力線、L2はアナログメ
モリ3のメモリ出力線を示す。
アナログメモリ3内において、C1〜CNは、信号出力線
L1に出力される信号を一時、保持記憶させておくための
蓄積容量、T11〜T1Nは信号出力線L1と蓄積容量C1〜CNと
をシフトレジスタ2の出力線H1〜HNに出力される出力パ
ルスO1〜ONによって断続するMOSトランジスタ等のスイ
ッチ、L3,L4はメモリ出力を出力するメモリ出力線、T21
〜T2Nは蓄積容量C1〜CNとメモリ出力線L3,L4とをシフト
レジスタ2の出力線H0〜HN-1に出力される出力パルスO0
〜ON-1によって断続する、MOSトランジスタ等のスイッ
チ、T3,T4はメモリ出力線L3,L4の、信号をサンプル・ホ
ールドするためのサンプル・ホールドMOSトランジス
タ、φ3,φ4はサンプル・ホールドMOSトランジスタT3,
T4のON,OFFを制御するゲートパルス、T1,T2はメモリ出
力線L3,L4をリセットするためリセットMOSトランジス
タ、φ1,φ2はリセットMOSトランジスタT1,T2のON,OFF
を制御するゲートパルスである。
L1に出力される信号を一時、保持記憶させておくための
蓄積容量、T11〜T1Nは信号出力線L1と蓄積容量C1〜CNと
をシフトレジスタ2の出力線H1〜HNに出力される出力パ
ルスO1〜ONによって断続するMOSトランジスタ等のスイ
ッチ、L3,L4はメモリ出力を出力するメモリ出力線、T21
〜T2Nは蓄積容量C1〜CNとメモリ出力線L3,L4とをシフト
レジスタ2の出力線H0〜HN-1に出力される出力パルスO0
〜ON-1によって断続する、MOSトランジスタ等のスイッ
チ、T3,T4はメモリ出力線L3,L4の、信号をサンプル・ホ
ールドするためのサンプル・ホールドMOSトランジス
タ、φ3,φ4はサンプル・ホールドMOSトランジスタT3,
T4のON,OFFを制御するゲートパルス、T1,T2はメモリ出
力線L3,L4をリセットするためリセットMOSトランジス
タ、φ1,φ2はリセットMOSトランジスタT1,T2のON,OFF
を制御するゲートパルスである。
以下上記光電変換装置の動作を第2図、第3図に基づ
いて説明する。
いて説明する。
第2図は光電変換装置の動作を説明するためのタイミ
ングチャートである。
ングチャートである。
第3図は光電変換部の画素構成を示す説明図である。
第3図において、41〜45および51〜55はそれぞれ一水
平期間の画素を示す。
平期間の画素を示す。
いま、光電変換部1の画素41〜4Nから入射光に対応し
た出力信号が出力線L1に出力され、アナログメモリ3内
の蓄積容量C1〜CNにも保持記憶されているとする。
た出力信号が出力線L1に出力され、アナログメモリ3内
の蓄積容量C1〜CNにも保持記憶されているとする。
シフトレジスタ2が動作し始め、出力線H0にパルスO0
が供給されると、スイッチT21がON状態となり、蓄積容
量C1に蓄えられていた画素41に対応する信号OL3が出力
線L3に出力される。次に出力線H1にパルスO1が供給さ
れ、サンプル・ホールドMOSトランジスタT3にパルスφ
3が供給されると、光電変換部1から画素51の信号OL1
が出力線L1に出力され、スイッチT11がON状態となり、
蓄積容量C1に画素51に対応する信号が蓄えられる。ま
た、スイッチT22もON状態となるので、蓄積容量C2に蓄
えられていた画素42に対応する信号OL4が出力線L4に出
力される。出力線L3に出力されていた画素41に対応する
信号OL3は、サンプル・ホールドMOSトランジスタT3がON
状態になっているので、出力線L2から出力信号OL2とし
て出力される。
が供給されると、スイッチT21がON状態となり、蓄積容
量C1に蓄えられていた画素41に対応する信号OL3が出力
線L3に出力される。次に出力線H1にパルスO1が供給さ
れ、サンプル・ホールドMOSトランジスタT3にパルスφ
3が供給されると、光電変換部1から画素51の信号OL1
が出力線L1に出力され、スイッチT11がON状態となり、
蓄積容量C1に画素51に対応する信号が蓄えられる。ま
た、スイッチT22もON状態となるので、蓄積容量C2に蓄
えられていた画素42に対応する信号OL4が出力線L4に出
力される。出力線L3に出力されていた画素41に対応する
信号OL3は、サンプル・ホールドMOSトランジスタT3がON
状態になっているので、出力線L2から出力信号OL2とし
て出力される。
次にリセットパルスφ1が加わると出力線L3はリセッ
トされる。そして、その後シフトレシズタ2から出力線
H2にパルスO2が供給され、サンプル・ホールドパルスφ
4が加わると、出力信号線L1からは画素52に対応する信
号OL1が出力され、またスイッチT12を通して蓄積容量C2
に画素52に対応する信号が蓄えられる。蓄積容量C3に蓄
えられていた画素43に対応する信号OL3は出力線L3に出
力され、出力線L4に出力されていた画素42に対応する信
号OL4は、サンプル・ホールドMOSトランジスタT4を通し
て、出力線L2に出力信号OL2として出力される。次にリ
セットパルスφ2が加わり、出力線L4はリセットされ
る。
トされる。そして、その後シフトレシズタ2から出力線
H2にパルスO2が供給され、サンプル・ホールドパルスφ
4が加わると、出力信号線L1からは画素52に対応する信
号OL1が出力され、またスイッチT12を通して蓄積容量C2
に画素52に対応する信号が蓄えられる。蓄積容量C3に蓄
えられていた画素43に対応する信号OL3は出力線L3に出
力され、出力線L4に出力されていた画素42に対応する信
号OL4は、サンプル・ホールドMOSトランジスタT4を通し
て、出力線L2に出力信号OL2として出力される。次にリ
セットパルスφ2が加わり、出力線L4はリセットされ
る。
以下、同様の動作を繰り返すことによって出力線L1と
出力線L2とから、常に一水平期間ずれた信号が同時出力
され続ける。
出力線L2とから、常に一水平期間ずれた信号が同時出力
され続ける。
第4図は、本発明の光電変換装置の第2実施例の概略
的構成図である。
的構成図である。
なお、第1図に示した構成部材と同一構成部材につい
ては同一符号を付する。
ては同一符号を付する。
4は、入力画像に対応する信号を出すと同時に入射光
の当っていない状態の出力信号も出力する光電変換部、
L5は暗出力を出力する出力線である。ここで光電変換部
4は、像情報に対応する出力(ノイズ信号を含む)N+
Sを出力線L1に出力した後、その一水平期間の画素をリ
セットし、暗出力Nを出力するため、暗出力(ノイズ出
力)Nが像出力(信号+ノイズ出力)N+Sに対して一
水平期間遅れるとする。
の当っていない状態の出力信号も出力する光電変換部、
L5は暗出力を出力する出力線である。ここで光電変換部
4は、像情報に対応する出力(ノイズ信号を含む)N+
Sを出力線L1に出力した後、その一水平期間の画素をリ
セットし、暗出力Nを出力するため、暗出力(ノイズ出
力)Nが像出力(信号+ノイズ出力)N+Sに対して一
水平期間遅れるとする。
このとき、第1実施例と同様にアナログメモリ3を駆
動していけば、メモリ出力線L2から一水平間遅延された
像出力(信号+ノイズ出力)S+Nが出力される。よっ
て像出力S+N出力から出力される暗出力Nを引く演算
処理を行うことにより、光電変換部4の固定パターンノ
イズが除去できる。
動していけば、メモリ出力線L2から一水平間遅延された
像出力(信号+ノイズ出力)S+Nが出力される。よっ
て像出力S+N出力から出力される暗出力Nを引く演算
処理を行うことにより、光電変換部4の固定パターンノ
イズが除去できる。
第5図は、本発明の光電変換装置の第3実施例の概略
的回路構成図である。
的回路構成図である。
なお、第1図に示した構成部材と同一構成部材につい
ては同一符号を付する。
ては同一符号を付する。
同図において5はアナログメモリ、6はメモリ制御パ
ルス発生回路、M1〜MNはメモリ制御パルスである。
ルス発生回路、M1〜MNはメモリ制御パルスである。
第6図は上記光電変換装置の動作を説明するためのタ
イミングチャートである。
イミングチャートである。
いま、光電変換部1が一水平期間の画素41〜4Nから入
射光に対応した出力信号を出力線L1に出力し、その後欠
陥画素51,52を含む画素51〜5Nから入射光に対応した出
力信号を出力しようとしているとする。
射光に対応した出力信号を出力線L1に出力し、その後欠
陥画素51,52を含む画素51〜5Nから入射光に対応した出
力信号を出力しようとしているとする。
第6図に示すように、欠陥画素51,52を光電変換部1
が、出力線L1に出力する前にメモリ制御パルス発生回路
6の出力線M1,M2からの出力パルスOM1,OM2によって画素
41,42の信号を蓄積容量C1,C2から出力線L3,L4に読み出
しておき、画素51を出力線L1に出力するとき、サンプル
・ホールドMOSトランジスタT3をON状態にすることによ
り、画素41の信号OL3を出力信号OL2として出力線L2に出
力する。同様にして画素42の信号OL4も画素52が出力さ
れるとき、出力信号OL2として出力線L2に出力する。こ
のようにして、欠陥画素の補正が、自由なタイミングで
行なうことができる。
が、出力線L1に出力する前にメモリ制御パルス発生回路
6の出力線M1,M2からの出力パルスOM1,OM2によって画素
41,42の信号を蓄積容量C1,C2から出力線L3,L4に読み出
しておき、画素51を出力線L1に出力するとき、サンプル
・ホールドMOSトランジスタT3をON状態にすることによ
り、画素41の信号OL3を出力信号OL2として出力線L2に出
力する。同様にして画素42の信号OL4も画素52が出力さ
れるとき、出力信号OL2として出力線L2に出力する。こ
のようにして、欠陥画素の補正が、自由なタイミングで
行なうことができる。
第7図は、本発明を適用した固定撮像装置の概略的構
成図ある。
成図ある。
同図において、光センサがエリア状に配列された撮像
素子201は、垂直走査部202及び水平走査部203によって
テレビジョン走査が行なわれる。
素子201は、垂直走査部202及び水平走査部203によって
テレビジョン走査が行なわれる。
水平走査部203から出力された信号は、処理回路204を
通して標準テレビジョン信号として出力される。
通して標準テレビジョン信号として出力される。
垂直および水平走査部202及び203の駆動パルスφHS,
φH1,φH2,φVS,φV1,φV2等はドライバ205によって供
給される。またドライバ205はコントローラ206によって
制限される。
φH1,φH2,φVS,φV1,φV2等はドライバ205によって供
給される。またドライバ205はコントローラ206によって
制限される。
[発明の効果] 以上詳細に説明したように、本発明の光電変換装置に
よれば、光電変換部から出力される第1の信号をアナロ
グメモリに記憶し、光電変換部から出力される第2の信
号に対応し所望のタイミングで、前記アナログメモリか
ら記憶した第1の信号を出力することが可能となる。
よれば、光電変換部から出力される第1の信号をアナロ
グメモリに記憶し、光電変換部から出力される第2の信
号に対応し所望のタイミングで、前記アナログメモリか
ら記憶した第1の信号を出力することが可能となる。
また、上記アナログメモリを用いて、光電変換部とア
ナログメモリとを同一半導体基体上に形成することで、
例えば光電変換部とアナログメモリとをMOS型トランジ
スタ等で構成することで、同一プロセスで形成できるの
で、製造が容易でセンサ部とメモリ部が同一特性のもの
を得ることができ、システムの小型化、低価格化、多機
能化に大きな効果がある。
ナログメモリとを同一半導体基体上に形成することで、
例えば光電変換部とアナログメモリとをMOS型トランジ
スタ等で構成することで、同一プロセスで形成できるの
で、製造が容易でセンサ部とメモリ部が同一特性のもの
を得ることができ、システムの小型化、低価格化、多機
能化に大きな効果がある。
第1図は、本発明の光電変換装置の第1実施例の概略的
回路構成図である。 第2図は光電変換装置の動作を説明するためのタイミン
グチャートである。 第3図は光電変換部の画素構成を示す説明図である。 第4図は、本発明の光電変換装置の第2実施例の概略的
構成図である。 第5図は、本発明の光電変換装置の第3実施例の概略的
回路構成図である。 第6図は、上記第三実施例の光電変換装置の動作を説明
するためのタイミングチャートである。 第7図は、本発明を適用した固体撮像装置の概略的構成
図である。 第8図は、従来の固体撮像装置の構成例を示す概略的構
成図である。 1:光電変換部、2:シフトレジスタ、3:アナログメモリ、
L1:信号出力線、L2,L3,L4:メモリ出力線、C1〜CN:蓄積
容量、T21〜T2N,T11〜T1N:スイッチ、T1,T2:リセットMO
Sトランジスタ、T3,T4:サンプル・ホールドMOSトランジ
スタ、H0〜HN:出力線。
回路構成図である。 第2図は光電変換装置の動作を説明するためのタイミン
グチャートである。 第3図は光電変換部の画素構成を示す説明図である。 第4図は、本発明の光電変換装置の第2実施例の概略的
構成図である。 第5図は、本発明の光電変換装置の第3実施例の概略的
回路構成図である。 第6図は、上記第三実施例の光電変換装置の動作を説明
するためのタイミングチャートである。 第7図は、本発明を適用した固体撮像装置の概略的構成
図である。 第8図は、従来の固体撮像装置の構成例を示す概略的構
成図である。 1:光電変換部、2:シフトレジスタ、3:アナログメモリ、
L1:信号出力線、L2,L3,L4:メモリ出力線、C1〜CN:蓄積
容量、T21〜T2N,T11〜T1N:スイッチ、T1,T2:リセットMO
Sトランジスタ、T3,T4:サンプル・ホールドMOSトランジ
スタ、H0〜HN:出力線。
Claims (1)
- 【請求項1】光電変換部と、スイッチ手段および容量手
段を有する、前記光電変換部からの第1の信号を記憶す
るランダムアクセス可能なアナログメモリと、を備え、 前記光電変換部と前記アナログメモリとを同一半導体基
体上に形成してなり、 前記光電変換部から出力される第2の信号に対応して、
前記アナログメモリから前記第1の信号を出力する光電
変換装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1149723A JP2678062B2 (ja) | 1989-06-14 | 1989-06-14 | 光電変換装置 |
EP90306436A EP0403248B1 (en) | 1989-06-14 | 1990-06-13 | Photoelectric converting apparatus |
US07/538,015 US5280358A (en) | 1989-06-14 | 1990-06-13 | Photoelectric converting apparatus having an analog memory |
DE69028156T DE69028156T2 (de) | 1989-06-14 | 1990-06-13 | Photoelektrisches Umwandlungsgerät |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1149723A JP2678062B2 (ja) | 1989-06-14 | 1989-06-14 | 光電変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0316475A JPH0316475A (ja) | 1991-01-24 |
JP2678062B2 true JP2678062B2 (ja) | 1997-11-17 |
Family
ID=15481410
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1149723A Expired - Fee Related JP2678062B2 (ja) | 1989-06-14 | 1989-06-14 | 光電変換装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5280358A (ja) |
EP (1) | EP0403248B1 (ja) |
JP (1) | JP2678062B2 (ja) |
DE (1) | DE69028156T2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011097647A (ja) * | 2011-01-31 | 2011-05-12 | Canon Inc | 固体撮像装置、カメラ及び情報処理装置 |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2936742B2 (ja) * | 1991-02-12 | 1999-08-23 | 三菱電機株式会社 | 固体撮像素子及びその駆動方法 |
US5808676A (en) * | 1995-01-03 | 1998-09-15 | Xerox Corporation | Pixel cells having integrated analog memories and arrays thereof |
DE69830914T2 (de) * | 1997-09-29 | 2006-03-30 | Matsushita Electric Industrial Co., Ltd., Kadoma | Analoger speicher und bildverarbeitungssystem |
DE19819542C2 (de) * | 1998-04-30 | 2002-10-24 | Infineon Technologies Ag | Schaltungsanordnung mit einem Sensorelement und einem nichtflüchtigen Speichermittel |
US6594036B1 (en) * | 1998-05-28 | 2003-07-15 | Sandisk Corporation | Analog/multi-level memory for digital imaging |
US7268809B2 (en) * | 1998-09-23 | 2007-09-11 | San Disk Corporation | Analog buffer memory for high-speed digital image capture |
JP2000132987A (ja) | 1998-10-28 | 2000-05-12 | Neucore Technol Inc | 不揮発性半導体メモリ装置 |
US6760068B2 (en) | 1998-12-31 | 2004-07-06 | Sandisk Corporation | Correction of corrupted elements in sensors using analog/multi-level non-volatile memory |
US6707496B1 (en) * | 1999-09-15 | 2004-03-16 | Omnivision Technologies, Inc. | CMOS sensor having analog delay line for image processing |
JP3647390B2 (ja) | 2000-06-08 | 2005-05-11 | キヤノン株式会社 | 電荷転送装置、固体撮像装置及び撮像システム |
CN1225897C (zh) * | 2002-08-21 | 2005-11-02 | 佳能株式会社 | 摄像装置 |
JP2005328275A (ja) * | 2004-05-13 | 2005-11-24 | Canon Inc | 固体撮像装置および撮像システム |
JP5074808B2 (ja) * | 2007-04-11 | 2012-11-14 | キヤノン株式会社 | 光電変換装置及び撮像システム |
JP5188221B2 (ja) | 2008-03-14 | 2013-04-24 | キヤノン株式会社 | 固体撮像装置 |
JP2010016056A (ja) | 2008-07-01 | 2010-01-21 | Canon Inc | 光電変換装置 |
JP5661260B2 (ja) * | 2009-07-16 | 2015-01-28 | キヤノン株式会社 | 固体撮像装置及びその駆動方法 |
JP5489570B2 (ja) * | 2009-07-27 | 2014-05-14 | キヤノン株式会社 | 光電変換装置及び撮像システム |
JP6349775B2 (ja) * | 2014-02-24 | 2018-07-04 | 株式会社リコー | 撮像素子、画像読取装置及び画像形成装置 |
JP2015177034A (ja) | 2014-03-14 | 2015-10-05 | キヤノン株式会社 | 固体撮像装置、その製造方法、及びカメラ |
KR102733348B1 (ko) | 2015-06-12 | 2024-11-25 | 코베스트로 도이칠란트 아게 | 디이소시아네이트의 기체 상 제조 방법 |
JP6552479B2 (ja) | 2016-12-28 | 2019-07-31 | キヤノン株式会社 | 固体撮像装置及び撮像システム |
JP6953263B2 (ja) | 2017-10-05 | 2021-10-27 | キヤノン株式会社 | 固体撮像装置および撮像システム |
JP7108421B2 (ja) | 2018-02-15 | 2022-07-28 | キヤノン株式会社 | 撮像装置及び撮像システム |
JP7134781B2 (ja) | 2018-08-17 | 2022-09-12 | キヤノン株式会社 | 光電変換装置及び撮像システム |
US11503234B2 (en) | 2019-02-27 | 2022-11-15 | Canon Kabushiki Kaisha | Photoelectric conversion device, imaging system, radioactive ray imaging system, and movable object |
JP2023023218A (ja) | 2021-08-04 | 2023-02-16 | キヤノン株式会社 | 光電変換装置 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5819188B2 (ja) * | 1978-04-07 | 1983-04-16 | 富士通株式会社 | イメ−ジセンサ |
JPS5765074A (en) * | 1980-10-08 | 1982-04-20 | Shoichi Tanaka | Solid-state image sensor |
JPS57102281U (ja) * | 1980-12-16 | 1982-06-23 | ||
US4985758A (en) * | 1982-12-07 | 1991-01-15 | Canon Kabushiki Kaisha | Signal processing system having selected output from plural readout devices |
US4523231A (en) * | 1983-01-26 | 1985-06-11 | Ncr Canada Ltd - Ncr Canada Ltee | Method and system for automatically detecting camera picture element failure |
US4524390A (en) * | 1983-03-07 | 1985-06-18 | Eastman Kodak Company | Imaging apparatus |
JPS6013398A (ja) * | 1983-07-04 | 1985-01-23 | Hitachi Ltd | 半導体多値記憶装置 |
JPS6139673A (ja) * | 1984-07-31 | 1986-02-25 | Canon Inc | マトリクス回路 |
JPS6181087A (ja) * | 1984-09-28 | 1986-04-24 | Olympus Optical Co Ltd | 固体撮像装置 |
JPS61117966A (ja) * | 1984-11-13 | 1986-06-05 | Ricoh Co Ltd | 画像読取装置 |
JPS61120570A (ja) * | 1984-11-16 | 1986-06-07 | Ricoh Co Ltd | 画像読取装置 |
EP0187047B1 (en) * | 1984-12-26 | 1992-03-04 | Canon Kabushiki Kaisha | Image sensor device |
US4734589A (en) * | 1986-12-11 | 1988-03-29 | Honeywell Inc. | A/D photodiode signal conversion apparatus |
US4831451A (en) * | 1987-04-02 | 1989-05-16 | Texas Instruments Incorporated | Horizontal scanner for image sensor arrays |
DE3851675D1 (de) * | 1987-08-21 | 1994-11-03 | Heimann Optoelectronics Gmbh | Integrierte Schaltung zum Auslesen eines optoelektronischen Bildsensors. |
US4896207A (en) * | 1988-06-17 | 1990-01-23 | Eastman Kodak Company | Color imaging apparatus employing a horizontal stripe color filter to reduce rise-time artifacts |
US5023443A (en) * | 1989-01-18 | 1991-06-11 | Konica Corporation | Image sensor and its driving method |
US4902886A (en) * | 1989-01-23 | 1990-02-20 | Hewlett-Packard Company | Noise reduction for photodiode arrays |
-
1989
- 1989-06-14 JP JP1149723A patent/JP2678062B2/ja not_active Expired - Fee Related
-
1990
- 1990-06-13 DE DE69028156T patent/DE69028156T2/de not_active Expired - Fee Related
- 1990-06-13 EP EP90306436A patent/EP0403248B1/en not_active Expired - Lifetime
- 1990-06-13 US US07/538,015 patent/US5280358A/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011097647A (ja) * | 2011-01-31 | 2011-05-12 | Canon Inc | 固体撮像装置、カメラ及び情報処理装置 |
Also Published As
Publication number | Publication date |
---|---|
EP0403248A3 (en) | 1991-10-02 |
DE69028156D1 (de) | 1996-09-26 |
JPH0316475A (ja) | 1991-01-24 |
DE69028156T2 (de) | 1997-01-16 |
EP0403248A2 (en) | 1990-12-19 |
EP0403248B1 (en) | 1996-08-21 |
US5280358A (en) | 1994-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2678062B2 (ja) | 光電変換装置 | |
US5631704A (en) | Active pixel sensor and imaging system having differential mode | |
US7619674B2 (en) | CMOS image sensor with wide dynamic range | |
JPH08336076A (ja) | 固体撮像装置及びこれを用いたビデオカメラ | |
US5134488A (en) | X-Y addressable imager with variable integration | |
US6118481A (en) | Solid state image pick-up device and image pick-up apparatus | |
JP2001008109A (ja) | 固体撮像素子およびその駆動方法並びにカメラシステム | |
JP3680366B2 (ja) | 撮像装置 | |
JP2888719B2 (ja) | 固体撮像装置の駆動方法 | |
JPH0265380A (ja) | 撮像装置 | |
JPH11239299A (ja) | 固体撮像装置及びその駆動方法、並びにカメラ | |
JPH05122574A (ja) | 画像取込装置 | |
JP4551588B2 (ja) | 撮像装置および撮像システム | |
JP2984437B2 (ja) | 撮像装置 | |
JP2915483B2 (ja) | 光電変換装置 | |
JP3251072B2 (ja) | 固体撮像装置 | |
JPH06217205A (ja) | 固体撮像素子 | |
JPH01164179A (ja) | 固体撮像装置 | |
JPS63318875A (ja) | 固体撮像装置 | |
JP2977056B2 (ja) | 固体撮像素子 | |
WO2023002643A1 (ja) | 撮像素子及び撮像装置 | |
JPH04170176A (ja) | 固体撮像装置 | |
JP2000253314A (ja) | 固体撮像装置の駆動方法 | |
JP3483899B2 (ja) | 電子的撮像装置 | |
JPH04281682A (ja) | X‐yアドレス型固体撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |