JP5489570B2 - 光電変換装置及び撮像システム - Google Patents

Description

本発明は、光電変換装置及び撮像システムに関する。

近年、ＭＯＳ型の光電変換装置は、低消費電力、高速出力の利点を持つため急速にその需要が高まっている。光電変換装置では、フォトダイオード（ＰＤ）に蓄積された電荷（信号）をフローティングディフュージョン（ＦＤ）へ転送する際における転送効率を向上したいという要求がある。それに対して、特許文献１には、固体撮像素子の撮像画素において、ＰＤ１１０からＦＤ１２０へ電荷を転送するための転送ゲート１３０の下にＰＤ１１０の電荷蓄積層１１２と同層の転送容易化領域１４０を設けることが記載されている（特許文献１の図１参照）。転送容易化領域１４０を形成する方法は、特許文献１の図４（Ａ）〜（Ｃ）に示されている。特許文献１の図４（Ａ）に示す工程では、ＬＯＣＯＳ層２１０をマスクとして画素領域全体にｎ型のイオン及びｐ型のイオンを順次に注入する。これにより、画素領域全体に、転送容易化領域１４０とその上の暗電流抑制層１７０とを順次に形成する。特許文献１の図４（Ｂ）に示す工程では、ゲート電極膜１３１を形成した後、ゲート電極膜１３１とレジスト膜２３０とをマスクとしてｎ型のイオン及びｐ型のイオンを順次に注入する。これにより、ＰＤ１１０の電荷蓄積領域１１２及び光電変換領域１１１を順次に形成するとともに、暗電流抑制層１７０及び転送容易化領域１４０のそれぞれのＰＤ１１０側の境界が自己整合的に形成される。特許文献１の図４（Ｃ）に示す工程では、ゲート電極膜１３１とレジスト膜２４０とをマスクとしてｎ型のイオンを注入する。これにより、ＦＤ１２０を形成するとともに、暗電流抑制層１７０及び転送容易化領域１４０のそれぞれのＦＤ１２０側の境界が自己整合的に形成される。すなわち、転送ゲートの下層領域に信号電荷の転送容易化領域が自己整合的に形成されている。これにより、特許文献１によれば、転送容易化領域と転送ゲートとのオーバーラップを十分にとることができるので、転送ゲート部における転送特性を有効に向上できるとされている。一方、光電変換装置では、暗電流によるノイズを低減したいという要求がある。それに対して、特許文献２には、Ｐ型の不純物を含む暗電流低減領域７０１，７０２を素子分離絶縁膜１０４とフォトダイオード２０１（ｎ型半導体領域１０３、ｐ＋層８０１）との間に設けることが記載されている（特許文献２の図７及び図８参照）。これにより、特許文献２によれば、配線層１０５の直下に発生した少数キャリア（電子）がフォトダイオード２０１へ拡散してくる量を減らすことができるので、フォトダイオード２０１の暗電流を低減できるとされている。また、特許文献３には、固体撮像素子において、転送スイッチＭ１のゲート電極層８ａの下の半導体基板２にてｐ＋不純物領域１ａが素子分離絶縁層３の端部Ｅから転送スイッチＭ１の形成領域側へ延びた構造が記載されている（特許文献３の図１参照）。ｐ＋不純物領域１ａを形成する方法は、特許文献３の図７〜図９に示されている。特許文献３の図７に示す工程では、レジストパターン１３をマスクとしてシリコン窒化膜１２をパターニングする。特許文献３の図８に示す工程では、レジストパターン１３を残した状態で、ボロン（Ｂ）が斜めイオン注入される。これにより、パターニングされたシリコン窒化膜１２の下側領域までボロンが注入される。特許文献３の図９に示す工程では、レジストパターン１３が除去されて、熱酸化処理が施される。これにより、素子分離絶縁層３とｐ＋不純物領域１ａとが形成される。これにより、特許文献３によれば、ｐｎ接合部から延びる空乏層５０がｐ＋不純物領域１ａにより素子分離絶縁層３の端部Ｅに達することが抑制される（特許文献３の図１０参照）ので、転送トランジスタ部における暗電流の発生を抑制できるとされている。

特開２００３−１１５５８０号公報 特開２００３−２５８２２９号公報 特開２０００−３５３８０１号公報

特許文献１に記載された技術では、転送容易化領域１４０がＬＯＣＯＳ層２１０をマスクとして形成されているので、転送ゲート１３０のチャネル幅方向において転送容易化領域１４０がＬＯＣＯＳ層２１０に接していると考えられる。転送容易化領域１４０がＬＯＣＯＳ層２１０に接していると、ＰＤ１１０の電荷蓄積層１１２からＦＤ１２０へ電荷を転送する際に、空乏層端が転送容易化領域１４０とＬＯＣＯＳ層２１０との界面に達する。空乏層端がＬＯＣＯＳ層２１０の界面に達すると、この界面における界面準位に起因した大きな暗電流が発生する。これにより、ＰＤ（光電変換部）１１０からＦＤ部（電荷電圧変換部）１２０へ転送される電荷に応じた信号には、ＬＯＣＯＳ層（素子分離部）２１０の界面における界面準位に起因した暗電流によるノイズが混入する。一方、特許文献２には、転送ＭＯＳトランジスタのゲートの下にどのような半導体領域を設けるのかについて記載がない。特許文献３には、ＰＤ領域からＦＤ領域への電荷の転送効率をどのように向上するのかに関して記載がない。本発明の目的は、光電変換装置において、光電変換部から電荷電圧変換部への電荷の転送効率を向上するとともに、転送電極の下における素子分離部の界面における界面準位に起因した暗電流によるノイズを低減することにある。

本発明の１つの側面に係る光電変換装置は、半導体基板におけるアクティブ領域を規定する素子分離部と、前記アクティブ領域に配され、信号電荷を蓄積可能な第１導電型の電荷蓄積領域を有した光電変換部と、前記アクティブ領域に配された電荷電圧変換部と、前記アクティブ領域における前記光電変換部と前記電荷電圧変換部との間に配され、前記第１導電型の不純物を前記電荷蓄積領域より低い濃度で含む第１の半導体領域と、前記第１の半導体領域の上に配され、前記光電変換部で発生した電荷を前記電荷電圧変換部へ転送するためのチャネルを形成する転送電極と、前記アクティブ領域に配された、前記第１導電型と反対導電型である第２導電型の第２の半導体領域と、を備え、前記第１の半導体領域は、第１の部分と、前記第１の部分よりも前記光電変換部の側に位置し、前記チャネルのチャネル幅方向における幅が前記第１の部分より広い第２の部分と、を含み、前記第２の半導体領域は、前記第１の部分と前記素子分離部との間に、前記第１の部分に隣り合って配され、前記素子分離部の第１の方向に沿った界面に沿って延びた第３の部分と、前記第２の部分と前記素子分離部との間に、前記第２の部分に隣り合って配され、前記素子分離部の前記第１の方向と交差する第２の方向に沿った界面に沿って延びた第４の部分とを含み、前記第４の部分の幅が前記第３の部分の幅よりも広いことを特徴とする。

本発明によれば、光電変換装置において、光電変換部から電荷電圧変換部への電荷の転送効率を向上できるとともに、転送電極の下における素子分離部の界面における界面準位に起因した暗電流によるノイズを低減できる。

実施形態に係る光電変換装置の構成を示す図。 実施形態における画素の回路構成を示す図。 実施形態における画素のレイアウト構成を示す図。 実施形態における画素のレイアウト構成を示す図。 実施形態における画素の断面構成と不純物プロファイルとを示す図。 実施形態に係る光電変換装置の製造方法を示す図。 全領域注入パターンを示す図。 実施形態の変形例における画素のレイアウト構成を示す図。 比較例における画素のレイアウト構成を示す図。 比較例における画素の不純物プロファイルを示す図。 実施形態に係る光電変換装置を適用した撮像システムの構成図。

本明細書において、第１の領域の「上に」第２の領域を配するとは、第１の領域のすぐ上に第２の領域が配される場合のほか、第１の領域の上に他の領域を介して第２の領域が配される場合も含むものとする。同様に、第１の領域の「下に」第２の領域を配するとは、第１の領域のすぐ下に第２の領域が配される場合のほか、第１の領域の下に他の領域を介して第２の領域が配される場合も含むものとする。

本発明の実施形態に係る光電変換装置１００の概略構成を、図１を用いて説明する。光電変換装置１００は、画素配列ＰＡ、垂直走査回路１０、保持回路２０、水平走査回路３０、及び出力アンプ４０を備える。画素配列ＰＡでは、複数の画素Ｐ（図２参照）が１次元状又は２次元状に配列されている。各画素Ｐは、図２に示すように、光電変換部５１、転送部５２、電荷電圧変換部５３、リセット部５４、及び出力部５５を含む。光電変換部５１は、光に応じた電荷を発生させる。光電変換部５１は、例えば、フォトダイオードである。転送部５２は、光電変換部５１で発生した電荷を電荷電圧変換部５３へ転送する。転送部５２は、例えば、転送トランジスタであり、垂直走査回路１０からアクティブレベルの転送制御信号がゲート（後述の転送電極２）に供給された際にオンすることにより、光電変換部５１で発生した電荷を電荷電圧変換部５３へ転送する。電荷電圧変換部５３は、転送された電荷を電圧に変換する。電荷電圧変換部５３は、例えば、Ｎ型のフローティングディフュージョンである。リセット部５４は、電荷電圧変換部５３をリセットするとともに、供給されたリセット電位に応じて画素Ｐを選択状態／非選択状態にする。リセット部５４は、例えば、リセットトランジスタであり、垂直走査回路１０からアクティブレベルのリセット制御信号がゲートに供給された際にオンすることにより、電荷電圧変換部５３をリセットする。リセット部５４は、供給された第１のリセット電位（例えば、Ｈレベル）に応じて電荷電圧変換部５３の電位を第１の電位にリセットすることにより、画素を選択状態にする。リセット部５４は、供給された第２のリセット電位（例えば、Ｈレベル）に応じて電荷電圧変換部５３の電位を第２のリセット電位にリセットすることにより、画素を非選択状態にする。出力部５５は、電荷電圧変換部５３の電圧に応じた信号を信号線ＳＬへ出力する。出力部５５は、例えば、増幅トランジスタであり、信号線ＳＬに接続された定電流源ＣＳとともにソースフォロワ動作を行うことにより、電荷電圧変換部５３の電圧に応じた信号を信号線ＳＬへ出力する。すなわち、出力部５５は、リセット部５４により電荷電圧変換部５３がリセットされた状態で電荷電圧変換部５３の電圧に応じたノイズ信号を信号線ＳＬへ出力する。出力部５５は、転送部５２により光電変換部５１の電荷が電荷電圧変換部５３へ転送された状態で電荷電圧変換部５３の電圧に応じた光信号を信号線ＳＬへ出力する。なお、各画素Ｐは、選択部（図示せず）を含む構成でもよい。この場合、選択部は、画素Ｐを選択状態／非選択状態にする。選択部は、例えば、ＮＭＯＳ型の選択トランジスタであり、垂直走査回路１０からアクティブレベルの選択制御信号がゲートに供給された際にオンすることにより、画素Ｐを選択状態にする。選択部は、垂直走査回路１０からノンアクティブレベルの選択制御信号がゲートに供給された際にオフすることにより、画素Ｐを非選択状態にする。垂直走査回路１０は、画素配列ＰＡを垂直方向に走査することにより、画素配列ＰＡにおける信号を読み出すべき読み出し行を選択し、読み出し行から複数の信号線ＳＬへ信号が出力されるようにする。保持回路２０は、複数の信号線ＳＬを介して読み出し行から出力された複数列の信号（ノイズ信号、光信号）を一時的に保持する。水平走査回路３０は、保持回路２０を水平方向に走査することにより、保持回路２０に保持された複数列の信号（ノイズ信号、光信号）が順次に出力アンプ４０へ転送されるようにする。出力アンプ４０は、転送された信号（ノイズ信号、光信号）に応じて画像信号を生成する。例えば、出力アンプは、ノイズ信号と光信号との差分をとることにより画像信号を生成する。出力アンプ４０は、生成した画像信号を後段（後述の撮像信号処理回路９５）へ出力する。ここで、画素配列ＰＡにおける各画素の間で暗電流によるノイズのレベルを均一に抑えることができれば、ノイズ信号のレベルも各画素の間で均一に抑えることができる。この場合、出力アンプ４０により生成された画像信号におけるＳ／Ｎ比を各画素の間で均一に揃えることが容易になるので、画像信号により得られる画像の画質を向上することができる。

次に、本発明の実施形態に係る光電変換装置１００のレイアウト構成を、図３及び図４を用いて説明する。素子分離部ＥＩは、半導体基板ＳＢ内に配され、半導体基板ＳＢにおけるアクティブ領域ＡＲを規定する。半導体基板ＳＢは、第１導電型（例えば、ｎ型）の不純物を低濃度で含む半導体領域１を含む（図５（ａ）及び図５（ｂ）参照）。この半導体領域としては基板そのものやウエル領域、エピ成長させた領域を用いることができる。以下ウエルとして説明を行なう。素子分離部ＥＩで囲まれたウエル領域１内のアクティブ領域ＡＲは、受光領域３、転送領域５、及び読み出し領域４を含む。受光領域３は、入射した光を受ける領域であり、例えば略四角形の形状をしている。光電変換部５１（図２参照）は、受光領域３に配され、受けた光に応じた電荷を発生させる。光電変換部５１は、信号電荷を蓄積可能な領域（電荷蓄積領域）１４及び表面領域１３を含む（図５（ａ）参照）。電荷蓄積領域１４は、光電変換部５１で発生した電荷を蓄積するための領域であり、第１導電型の不純物をウエル領域１より高い濃度で含む。表面領域１３は、電荷蓄積領域１４の上に配されており、電荷蓄積領域１４の暗電流を抑制するための領域である。表面領域１３は、第１導電型と反対導電型である第２導電型（例えば、ｐ型）の不純物をウエル領域１における第１導電型の不純物の濃度より高い濃度で含む。転送領域５は、受光領域３と読み出し領域４とを繋ぐ領域であって、光電変換部５１で発生した電荷を電荷電圧変換部５３へ転送するための領域である。第１の半導体領域１２は、少なくとも、受光領域３の一部と転送領域５とに配されている。第１の半導体領域１２は、転送電極２に覆われた光電変換部５１と電荷電圧変換部５３との間のアクティブ領域ＡＲに配されており、第１導電型（例えば、ｎ型）の不純物をウエル領域１より高くかつ電荷蓄積領域１４より低い濃度で含む。すなわち、第１の半導体領域１２における第１導電型の不純物濃度は、電荷蓄積領域１４における第１導電型の不純物濃度より低い。これにより、光電変換部５１で発生した電荷のうち第１の半導体領域１２へ漏れ出した電荷を電荷蓄積領域１４へ導くことができる。これにより、転送電極２に電圧が供給されていない（転送トランジスタがオフしている）状態で第１の半導体領域１２から電荷電圧変換部１５へ電荷が漏れ出すことを低減できる。また、第１の半導体領域１２は、アクティブレベルの転送制御信号が転送電極２に供給された際における光電変換部５１で発生した電荷を電荷電圧変換部５３へ転送するためのチャネル（転送路）が形成されるべき領域である。ここで、第１の半導体領域１２は、第１の部分１２ｂと第２の部分１２ａとを含む。第１の部分１２ｂは、転送電極２のチャネル幅方向における幅Ｗ１２ｂを有する。第２の部分１２ａは、第１の部分１２ｂに対して光電変換部５１（１３，１４）の側に隣接している。第２の部分１２ａは、転送電極のチャネル幅方向における幅Ｗ１２ａが第１の部分１２ｂより広い（Ｗ１２ａ＞Ｗ１２ｂ）。すなわち、第１の半導体領域１２は、半導体基板ＳＢの表面ＳＢａに垂直な方向から透視した場合、例えば、略横Ｔ字型の形状をしている。これにより、第１の半導体領域１２は、第２の部分１２ａがない場合に比べて、電荷蓄積領域１４との接触面積が大きくなっている。この結果、アクティブレベルの転送制御信号が転送電極２に供給された際に、電荷蓄積領域のより多くの領域を空乏化することができる。光電変換部における電荷蓄積領域を完全に空乏化することが容易になり、電荷蓄積領域からの電荷の引き抜きを助ける効果が得られ、良好な信号電荷の読出しが可能になる。すなわち、第１の部分１２ｂだけでなく第２の部分１２ａが転送電極下に存在するため、転送電極にオン電圧が印加されることにより、転送電極下のポテンシャルだけではなく、第２の部分１２ａの電荷に対するポテンシャル障壁も低くすることができる。これらにより、光電変換部から電荷電圧変換部への電荷の転送特性を向上できる。一方、転送電極２は、受光領域３の一部と転送領域５とを覆うように半導体基板ＳＢの上に配されている。転送電極２は、転送部（転送トランジスタ）５２のゲートとして機能する。すなわち、転送電極２は、アクティブレベルの転送制御信号が供給された際にその下（すなわち第１の半導体領域１２）にチャネルを形成する。第２の半導体領域１１は、アクティブ領域ＡＲ内（アクティブ領域内）を素子分離部ＥＩの少なくとも第１の半導体領域に対向する界面（転送領域面ＥＩ２及び受光領域面ＥＩ１）に沿って延びた部分である。さらに、第２の半導体領域１１は、アクティブ領域ＡＲ内を素子分離部ＥＩの光電変換部５１（１３，１４）に対向する界面（第２の受光領域面ＥＩ３）に沿って延びている。第２の半導体領域１１は、第２導電型（例えば、ｐ型）の不純物をウエル領域１における第１導電型の不純物の濃度より高い濃度で含む。第２の半導体領域１１は、第３の部分１１ｄ、第４の部分１１ｃ、及び第５の部分１１ｅを含む。第３の部分１１ｄは、転送電極２の下における第１の部分１２ｂと素子分離部ＥＩとの間を転送電極２のチャネル長方向に延びた部分であり、転送電極２のチャネル幅方向における幅ＤＷを有する。第４の部分１１ｃは、転送電極２の下における第２の部分１２ａと素子分離部ＥＩとの間を転送電極２のチャネル幅方向に延びた部分であり、チャネル長方向における幅ＤＬ１を有する。第５の部分１１ｅは、アクティブ領域ＡＲ内を素子分離部ＥＩの光電変換部５１に対向する界面（第２の受光領域面ＥＩ３）に沿って延びている部分であり、光電変換部５１の中心ＣＰから遠ざかる方向の幅ＤＬ２を有する。読み出し領域４は、アクティブ領域ＡＲにおける受光領域３と転送領域５とを除く領域に配された、光電変換部５１から電荷電圧変換部５３へ転送された電荷に応じた信号を出力部５５（図２参照）が読み出すための領域である。電荷電圧変換部５３は、読み出し領域４に配され、転送された電荷に応じた電圧を発生させる。電荷電圧変換部５３は、半導体領域１５を含む。半導体領域１５は、第１導電型の不純物をウエル領域１より高い濃度で含む。第３の半導体領域１６は、転送領域５と読み出し領域４との境界近傍に配されている。第３の半導体領域１６は、第１の半導体領域１２から半導体領域１５への電荷のパンチスルーを防止するパンチスルーストップ領域であり、第２導電型の不純物をウエル領域１における第１導電型の不純物の濃度より高い濃度で含む。第３の半導体領域１６は、後述のように、転送電極２をマスクとして第２導電型の不純物が半導体基板ＳＢに注入されることにより形成された半導体領域である。

次に、本発明の実施形態に係る光電変換装置１００の断面構成を、図５を用いて説明する。図５（ａ）は、図４のＡ’−Ａ線に沿った断面の構成を示し、図５（ｂ）は、図４のＢ’−Ｂ線に沿った断面の構成を示す。また、図５（ｃ）は、図５（ａ）のｘＡ線に沿った不純物プロファイルを示し、図５（ｄ）は、図５（ｂ）のｘＢ線に沿った不純物プロファイルを示す。素子分離部ＥＩは、図４及び図５（ａ）に示すように、転送電極２の下における第４の部分１１ｃに対向するようにチャネル幅方向に沿って延びた受光領域面ＥＩ１を有する。第４の部分１１ｃは、図４及び図５（ａ）に示すように、転送電極２の下における第１の半導体領域１２と対向するようにチャネル幅方向に沿って延びた第２の側面１１ａを有している。この第２の側面１１ａは、後述のように、レジストパターンをマスクとして第２導電型の不純物が半導体基板ＳＢに注入されることにより規定された面である。受光領域面ＥＩ１と第２の側面１１ａとの距離は、第４の部分１１ｃ（図４参照）の幅ＤＬ１と略等しい。また、素子分離部ＥＩは、図４及び図５（ｂ）に示すように、転送電極２の下における第３の部分１１ｄに対向するようにチャネル長方向に沿って延びた転送領域面ＥＩ２を有する。第３の部分１１ｄは、図４及び図５（ｂ）に示すように、転送電極２の下における第１の部分１２ｂと対向するようにチャネル長方向に沿って延びた第１の側面１１ｂを有している。この第１の側面１１ｂは、後述のように、素子分離部ＥＩをマスクとして第２導電型の不純物が半導体基板ＳＢに注入されることにより自己整合的に規定された面である。転送領域面ＥＩ２と第１の側面１１ｂとの距離は、第３の部分１１ｄ（図４参照）の幅ＤＷと略等しい。

ここで、仮に、図９に示すように、第４の部分１１１ｃにおけるチャネル長方向の幅と第５の部分１１１ｅにおける光電変換部１５１の中心ＣＰ１００から遠ざかる方向の幅とが、いずれも第３の部分１１１ｄの幅ＤＷに略等しい場合を考える。このように、受光領域３及び転送領域５の全領域に渡って均一な幅ＤＷで第２の半導体領域１１１を形成した場合、転送電極２に電界を印加した際における空乏層の状態が、Ｅ’−Ｅ断面とＦ’−Ｆ断面とで異なる。ここで、転送電極２に印加されるべき電界は、上記のアクティブレベルの転送制御信号に対応している。具体的には、主として転送領域に配された第１の半導体領域における第１導電型（例えば、Ｎ型）の不純物のピーク濃度は、受光領域に配された電荷蓄積領域における第１導電型の不純物のピーク濃度より高くなっている。これにより、転送電極５に電界が印加された際における第１の半導体領域１１２と第２の半導体領域１１１との界面（ＰＮ接合界面）から広がった空乏層の端部が素子分離部の界面に達しやすい。空乏層の端部（空乏層端）が素子分離部の界面に達すると、その界面における界面準位により大きな暗電流が発生する。すなわち、暗電流発生の主要因である素子分離部の界面近傍における空乏化は、転送領域よりも受光領域の方で起こり易い。この様子を図１０を用いて説明する。図１０（ａ）は、受光領域面ＥＩ１１に対して垂直に切断したＥ’−Ｅ断面での濃度分布図である。図１０（ａ）には、第２の半導体領域１１１における第２導電型（例えば、ｐ型）の不純物プロファイルＰＦ１１１ａと、第１の半導体領域１１２における第１導電型（例えば、ｎ型）の不純物プロファイルＰＦ１１２ａとが示されている。図１０（ｂ）は、転送電極面ＥＩ２に対して垂直に切断したＦ’−Ｆ断面での濃度分布図である。図１０（ｂ）には、第２の半導体領域１１１における第２導電型（例えば、ｐ型）の不純物プロファイルＰＦ１１１ｂと、第１の半導体領域１１２における第１導電型（例えば、ｎ型）の不純物プロファイルＰＦ１１２ｂとが示されている。図１０（ａ）及び図１０（ｂ）には、転送電極５に電界が印加されることによりＰＮ接合に逆バイアスが印加された際における第１の半導体領域１１２と第２の半導体領域１１１との界面（ＰＮ接合界面）から広がった空乏層領域ＤＲ１も示されている。空乏層領域ＤＲ１の端部（空乏層端）の位置は、図１０（ａ）においてＧで示され、図１０（ｂ）においてＧ’で示されている。図１０（ａ）における第１導電型の不純物プロファイルＰＦ１１２ａにおけるピーク濃度は、破線で示すように、図１０（ｂ）における第１導電型の不純物プロファイルＰＦ１１２ｂにおけるピーク濃度に比べて大きい。これにより、図１０（ａ）及び図１０（ｂ）に一点鎖線で示すように、空乏層端は図１０（ｂ）よりも図１０（ａ）の方が素子分離部の界面（ＥＩ１１、ＥＩ２）にまで達しやすい。つまりＧ＜Ｇ’の関係が成り立っている。さらに、第１導電型の第１の半導体領域１１２と第２導電型の第２の半導体領域１１１との接合位置は、図１０（ａ）においてＨで示され、図１０（ｂ）においてＨ’で示されている。Ｈ≒Ｈ’の関係がなりたっている。このとき、第２の半導体領域１１１における第４の部分１１１ｃの幅と第５の部分１１１ｅの幅とが、いずれも第３の部分１１１ｄの幅ＤＷに略等しい。これにより、光電変換部５１から電荷電圧変換部５３への転送電極２による電荷の転送効率を向上するように第２の半導体領域１１１の幅ＤＷを決めると、受光領域面ＥＩ１１では、空乏層端が達して暗電流が発生する可能性がある。またその逆に、受光領域面ＥＩ１１における暗電流を十分抑制できるように第２の半導体領域１１１の幅ＤＷを決めると、転送領域における電荷のチャネル（転送路）の幅が狭められて転送電極２による電荷の転送効率が悪化する。転送領域において完全転送可能な最適濃度分布条件でチャネル（転送路）を形成した上で、受光領域及び転送領域で発生する暗電流を均一に抑えるには、受光領域面と転送領域面との空乏化状態（空乏層端の位置）を均等にする必要がある。例えば、シリコン／シリコン酸化膜界面での電子の捕獲再結合中心を介して発生する暗電流量は、界面近傍に伸びる空乏層端の位置に依存する。界面が空乏化していると大きな暗電流を発生する。界面が空乏化していなくとも、空乏層端が界面近傍すなわち界面から閾値距離ＴＨ未満離れて位置していると、電子の捕獲再結合中心から放出された電子が空乏層に達し、暗電流となる。従って、光電変換装置の暗電流量を抑制するために、ＰＮ接合間に形成される空乏層端の位置を制御することが必要となる。このように、光電変換部から電荷電圧変換部への電荷の転送効率を向上することと、転送電極の下における素子分離部の界面における界面準位に起因した暗電流によるノイズを低減することとは、両立が困難な課題である。

それに対して、本実施形態では、第４の部分１１ｃにおけるチャネル長方向の幅ＤＬ１と第５の部分１１ｅにおける光電変換部５１の中心ＣＰから遠ざかる方向の幅ＤＬ２とが、いずれも第３の部分１１ｄの幅ＤＷより広い。あるいは、本実施形態では、第４の部分１１ｃにおけるチャネル長方向の幅ＤＬ１と第５の部分１１ｅにおける光電変換部５１の中心ＣＰから遠ざかる方向の幅ＤＬ２とが、いずれも第３の部分１１ｄの幅ＤＷよりＣ_１／Ｃ_２倍以上広い。Ｃ_１は、電荷蓄積領域１４における第１導電型（例えば、ｎ型）の不純物のピーク濃度である。Ｃ_２は、第１の半導体領域１１における第１導電型の不純物のピーク濃度である。これにより、転送電極２に電界を印加した際における空乏層の状態が、Ａ’−Ａ断面とＢ’−Ｂ断面とで均等になる。具体的には、転送領域と受光領域との両方において、転送電極５に電界が印加された際における第１の半導体領域１２と第２の半導体領域１１との界面から広がった空乏層端が素子分離部の界面から閾値距離ＴＨ以上離れて位置している。空乏層端が素子分離部の界面から閾値距離ＴＨ以上離れていると、その界面における界面準位による暗電流を抑制できる。すなわち、暗電流発生の主要因である素子分離界面の空乏化は、転送領域と受光領域との両方で起こりにくい。この様子を図５（ｃ）及び図５（ｄ）を用いて説明する。図５（ｃ）は、受光領域面ＥＩ１に対して垂直に切断したＡ’−Ａ断面での濃度分布図である。図５（ｃ）には、第２の半導体領域１１における第２導電型（例えば、ｐ型）の不純物プロファイルＰＦ１１ａと、第１の半導体領域１２における第１導電型（例えば、ｎ型）の不純物プロファイルＰＦ１２ａとが示されている。図５（ｄ）は、転送電極面ＥＩ２に対して垂直に切断したＢ’−Ｂ断面での濃度分布図である。図５（ｄ）には、第２の半導体領域１１における第２導電型（例えば、ｐ型）の不純物プロファイルＰＦ１１ｂと、第１の半導体領域１２における第１導電型（例えば、ｎ型）の不純物プロファイルＰＦ１２ｂとが示されている。図５（ｃ）及び図５（ｄ）には、転送電極５に電界が印加され第１の半導体領域１２と第２の半導体領域１１との接合界面に逆バイアスが印加された際にその接合Ｎ界面から広がった空乏層領域ＤＲも示されている。空乏層領域ＤＲの端部（空乏層端）の位置は、図５（ｃ）においてＣで示され、図５（ｄ）においてＣ’で示されている。図５（ｃ）における第１導電型の不純物プロファイルＰＦ１２ａにおけるピーク濃度Ｃ_１は、破線で示すように、図５（ｄ）における第１導電型の不純物プロファイルＰＦ１２ｂにおけるピーク濃度Ｃ_２に比べて大きい。この場合でも、
ＤＬ１＝Ｃ_１／Ｃ_２×ＤＷ・・・数式３
ＤＬ２＝Ｃ_１／Ｃ_２×ＤＷ・・・数式４
の関係が成り立っている。これに応じて、第１導電型の第１の半導体領域１１２と第２導電型の第２の半導体領域１１１との接合位置は、図５（ｃ）においてＤで示され、図５（ｄ）においてＤ’で示されたとき、
Ｄ≒Ｃ_１／Ｃ_２×Ｄ’・・・数式６
の関係がなりたっている。これにより、図５（ｃ）及び図５（ｄ）に一点鎖線で示すように、空乏層端は図５（ｄ）と図５（ｃ）との方が素子分離界面（ＥＩ１、ＥＩ２）から閾値距離ＴＨ以上離れている。つまり
Ｃ＝Ｃ’＞ＴＨ・・・数式７
の関係が成り立っている。これにより、光電変換部５１から電荷電圧変換部５３への転送電極２による電荷の転送効率を向上するように幅ＤＷを決めることができるとともに、受光領域面ＥＩ１１における暗電流を十分抑制できるように幅ＤＬ１、ＤＬ２を決めることができる。このように、本実施形態によれば、光電変換部から電荷電圧変換部への電荷の転送効率を向上できるとともに、転送電極の下における素子分離部の界面における界面準位に起因した暗電流によるノイズを低減できる。これにより、電子の捕獲再結合中心から放出された電子が空乏層に達し、暗電流となる。あるいは、幅ＤＬ１と幅ＤＬ２とがいずれも幅ＤＷに比べてＣ_１／Ｃ_２倍未満になると、転送電極２に電界を印加した際における空乏層端が素子分離部の界面から閾値距離ＴＨ未満離れて位置することになる。これにより、電子の捕獲再結合中心から放出された電子が空乏層に達し、暗電流となる。

次に、本発明の実施形態に係る光電変換装置１００の製造方法を、図６を用いて説明する。図６は、光電変換装置１００の製造方法を示す、図４のＩ−Ｉ’断面に対応した工程断面図である。図６（ａ）に示す工程では、レジストパターンＲＰ１をマスクとして、半導体基板ＳＢ中にアクティブ領域ＡＲ（図３参照）を規定する素子分離部９を形成する（第１の工程）。アクティブ領域ＡＲは、第１の領域ＡＲ１と第２の領域ＡＲ２とを含む。第２の領域ＡＲ２は、第１の領域ＡＲ１に第１の方向（転送電極２のチャネル長方向となるべき方向）で隣接し第１の領域ＡＲ１より第２の方向（転送電極２のチャネル幅方向となるべき方向）の幅が広い（Ｗ３＞Ｗ５，Ｗ３＞Ｗ４）。第１の領域ＡＲ１は、転送領域５及び読み出し領域４を含む。第２の領域ＡＲ２は、受光領域３を含む。その後、アクティブ領域ＡＲを覆い素子分離部ＥＩを露出する第１のレジストパターンＲＰ１をマスクとして、第２導電型（例えば、ｐ型）の不純物を半導体基板ＳＢに高濃度で注入する（第２の工程）。このときの注入角度θは、半導体基板ＳＢの表面ＳＢａに垂直な方向から傾斜したものとする。第２導電型（例えば、ｐ型）の不純物濃度は、例えば、１×１０^１５〜１×１０^１８［／ｃｍ^３］である。これにより、素子分離部９の付近に配されるべき暗電流抑制のための第２の半導体領域１１を形成する。次に、図６（ｂ）に示す工程では、全領域注入パターン１０（図７参照）を有するレチクルを用いて、開口ＲＰ２ａを有した第２のレジストパターンＲＰ２が形成される（第３の工程）。第２のレジストパターンＲＰ２は、第１の領域ＡＲ１の全面を露出するとともに、第２の領域ＡＲ２における第１の領域ＡＲ１より第２の方向の幅が広い内側の部分ＡＲ２１を露出し第２の領域ＡＲ２における外側の部分ＡＲ２２を覆っている（図７参照）。そして、その第２のレジストパターンＲＰ２をマスクとして第１導電型（例えば、ｎ型）の不純物を半導体基板ＳＢに低濃度で注入する。第１導電型（例えば、ｎ型）の不純物濃度は、図６（ａ）に示す工程における第２導電型の不純物濃度より低い濃度である。第１導電型の不純物濃度は、例えば、１×１０^１５〜１×１０^１７［／ｃｍ^３］である。これにより、第１の半導体領域１２となるべき半導体層１２ｐが形成される。半導体層１２ｐは、第１の領域ＡＲ１内（第１の領域内）に配された第３の領域１２ｐ３と第２の領域ＡＲ２内（第２の領域内）に配された第４の領域１２ｐ４とを含む（図７参照）。第４の領域１２ｐ４は、第３の領域１２ｐ３より第２の方向（転送電極２のチャネル幅方向となるべき方向）の幅が広い。その後、第３の領域１２ｐ３と第４の領域１２ｐ４との境界１２ｐ３４を覆うように半導体層１２ｐの上に転送電極２を形成する（第４の工程）。図７には、第１導電型（例えば、ｎ型）の不純物の注入範囲を決定するレチクル上の全領域注入パターン１０を、第１の領域ＡＲ１及び第２の領域ＡＲ２に対応させて示している。実際には、レチクル上における全領域注入パターン１０の寸法が縮小投影露光の倍率に応じて大きくなっている。全領域と表現しているのは、第１の領域ＡＲ１の全面に注入していることを意味している。転送領域５には、素子分離部ＥＩの転送領域面ＥＩ２に対して自己整合的に第１導電型（例えば、ｎ型）の不純物が注入されるが、受光領域３には、レジストパターンＲＰ２によるマスクで規定された領域に第１導電型の不純物が注入されることとなる。そのため、転送電極２下ではマスク規定で決定される領域と、素子分離部ＥＩの転送領域面ＥＩ２の形状で決定される領域とが存在する。レジストパターンＲＰ２の端部位置は読み出領域４を完全に覆っているが、これに限るものではない。主な目的が転送領域５に均一に第１導電型の不純物をイオン注入することにあるので、転送電極２に覆われる領域以外の領域への適用範囲は適宜決定される。次に、図６（ｃ）に示す工程では、第１の領域ＡＲ１を覆い第２の領域ＡＲ２を露出するレジストパターンＲＰ３と転送電極２とをマスクとして、第２導電型（例えば、ｐ型）の不純物を半導体基板ＳＢに高濃度で注入する。レジストパターンＲＰ３は、受光領域３に開口ＲＰ３ａを有する。第２導電型（例えば、ｐ型）の不純物濃度は、例えば、１×１０^１５〜１×１０^１８［／ｃｍ^３］である。これにより、半導体基板の表面のダングリングボンドに起因した暗電流を抑制するための表面領域１３が形成される。次に、図６（ｄ）に示す工程では、第１の領域ＡＲ１を覆い第２の領域ＡＲ２を露出する第３のレジストパターンＲＰ４と転送電極２とをマスクとして、第１導電型（例えば、ｎ型）の不純物を半導体基板ＳＢに高濃度で注入する（第５の工程）。第３のレジストパターンＲＰ４は、受光領域３に開口ＲＰ４ａを有する。第１導電型（例えば、ｎ型）の不純物濃度は、図６（ｂ）に示す工程における第１導電型の不純物濃度より高い濃度である。第１導電型（例えば、ｎ型）の不純物濃度は、例えば、１×１０^１５〜１×１０^１８［／ｃｍ^３］である。これにより、信号電荷を蓄積するための電荷蓄積領域１４が形成される。次に、図６（ｅ）に示す工程では、第１の領域ＡＲ１を露出し第２の領域Ａｒ２を覆う第４のレジストパターンＲＰ５と転送電極２とをマスクとして、第１導電型（例えば、ｎ型）の不純物を半導体基板ＳＢに高濃度で注入する（第６の工程）。第４のレジストパターンＲＰ５は、読み出し領域４に開口ＲＰ５ａを有する。第１導電型（例えば、ｎ型）の不純物濃度は、図６（ｂ）に示す工程における第１導電型の不純物濃度より高い濃度である。第１導電型（例えば、ｎ型）の不純物濃度は、例えば、１×１０^１５〜１×１０^１８［／ｃｍ^３］である。これにより、電荷電圧変換部１５が形成される。次に、図６（ｆ）に示す工程では、読み出し領域４に開口ＲＰ６ａを有するレジストパターンＲＰ６と転送電極２とをマスクとして、第２導電型（例えば、ｐ型）の不純物を半導体基板ＳＢに高濃度で注入する。第２導電型（例えば、ｐ型）の不純物濃度は、図６（ｂ）に示す工程における第１導電型の不純物濃度より高い濃度である。第２導電型（例えば、ｐ型）の不純物濃度は、例えば、１×１０^１５〜１×１０^１８［／ｃｍ^３］である。これにより、受光領域３から読み出し領域４への電荷のパンチスルーを防止するための第３の半導体領域１６が転送電極２に対して自己整合的で形成される。また、半導体層１２ｐにおける図６（ｃ）〜（ｆ）の工程で不純物が注入されなかった領域は、第１の半導体領域１２になる。なお、図６に示す製造方法は、一例であり、これに限るものではなく、画素分離ポテンシャル障壁を作るための不純物等、要求される構造に対して適宜工程が追加されるものとする。

なお、図５（ｃ）において、理想的な第２導電型（例えば、ｐ型）の不純物は１×１０^１５〜１×１０^１８［／ｃｍ^３］程度のピーク値になる。理想的な第１導電型（例えば、ｎ型）の不純物は１×１０^１５〜１×１０^１７［／ｃｍ^３］程度のピーク値になる。しかし、全領域注入パターン１０により形成される第２のレジストパターンＲＰ２の開口ＲＰ２ａの端部は、素子分離部ＥＩの受光領域面ＥＩ１からオフセットをもっている（図５〜図７参照）。これにより、ＰＮ接合の位置が図５（ｃ）で位置Ｄ、図５（ｄ）で位置Ｄ’としたとき、上記の数式５又は数式６の関係が成り立っている。ＰＮ接合の位置は、図５（ｄ）より図５（ｃ）の方において素子分離部の界面から遠い位置に存在する。またこのとき、第１導電型（例えばｎ型）の第１の半導体領域１２の全体に空乏層が広がるような逆バイアスがＰＮ接合に印加されており、矢印で示される範囲がそれぞれ空乏層領域ＤＲを示している。図中には第２導電型（例えばｐ型）の第２の半導体領域１１側に伸びた空乏層端の位置を図５（ｃ）でＣ、図５（ｄ）でＣ’としている。このように、受光領域面ＥＩ１で形成される空乏層端部の位置と転送領域面ＥＩ２で形成される空乏層端部の位置とを均等にさせている。つまりＣ＝Ｃ’が成り立っている。これにより、転送効率の向上と暗電流及び白キズの抑制とが同時に可能となる。

以上のように、本実施形態によれば、受光領域と転送領域との両方において、素子分離部（シリコン酸化膜）の界面が空乏化を生じにくい構造を得ることができる。従って、特に微細な画素寸法の光電変換装置において、電荷転送効率の向上と暗電流及び白キズの抑制とが同時に可能となる。

なお、受光領域と転送領域とのそれぞれにおける不純物濃度や全領域注入パターン１０に応じたレジストパターンの開口端部の位置は、光電変換装置の受光領域形状や要求される飽和電荷量に応じて適宜決定される。例えば、全領域注入パターン１０に応じた第２のレジストパターンは転送領域の別の形態に応じて例えば図８（ａ）のように形成される。図８（ａ）には、転送領域が台形形状を成している場合が示されている。全領域注入パターンに応じたレジストパターンＲＰ２ｉの開口ＰＲ２ａｉの形状は、これに合わせ、図８（ａ）に示されるように形成する。このとき、転送電極２の下における第１の半導体領域１２ｉと第２の半導体領域１１ｉとの接合位置から素子分離部の界面までの距離が、電荷転送方向に対して水平方向の断面と垂直方向の断面とで異なるように形成されている。すなわち、第２の半導体領域１１における第４の部分１１ｃｉの幅ＤＬ１ｉと第５の部分１１ｅｉの幅ＤＬ２ｉとが、いずれも第３の部分１１ｄｉの幅ＤＷｉより広い。ここで、第４の部分１１ｃｉは、第２の部分１２ａｉと素子分離部ＥＩとの間を転送電極２のチャネル幅方向に沿って延びた部分である。幅ＤＬ１ｉは、第４の部分１１ｃｉにおけるチャネル長方向の幅である。第３の部分１１ｄｉは、第１の部分１２ｂｉと素子分離部ＥＩとの間を転送電極２のチャネル長方向に沿って延びた部分である。幅ＤＷｉは、第３の部分１１ｄｉにおけるチャネル幅方向の幅である。幅ＤＬ２ｉは、第５の部分１１ｅｉにおける光電変換部５１ｉの中心ＣＰｉから遠ざかる方向の幅である。このように、素子分離部ＥＩｉにおける受光領域面ＥＩ１ｉと転送領域面ＥＩ２ｉとで、転送電極２に電界が印加された際における空乏層端の位置を均等にさせることができる。あるいは、例えば、全領域注入パターン１０に応じた第２のレジストパターンは転送領域の別の形態に応じて例えば図８（ｂ）のように形成される。図８（ｂ）には、転送領域が受光領域の角近傍に位置している場合が示されている。全領域注入パターン１０に応じた第２のレジストパターンＲＰ２ｊの開口ＰＲ２ａｊの形状は、これに合わせ、図８（ｂ）に示されるように形成する。このとき、転送電極２の下における第１の半導体領域１２ｊと第２の半導体領域１１ｊとの接合位置から素子分離部の界面までの距離が、電荷転送方向に対して水平方向の断面と垂直方向の断面とで異なるように形成されている。すなわち、第２の半導体領域１１ｊにおける第４の部分１１ｃｊの幅ＤＬ１ｊと第５の部分１１ｅｊの幅ＤＬ２ｊとが、いずれも第３の部分１１ｄｊの幅ＤＷｊより広い。ここで、第４の部分１１ｃｊは、第２の部分１２ａｊと素子分離部ＥＩとの間を転送電極２のチャネル幅方向に沿って延びた部分である。幅ＤＬ１ｊは、第４の部分１１ｃｊにおけるチャネル長方向の幅である。第３の部分１１ｄｉは、第１の部分１２ｂｊと素子分離部ＥＩとの間を転送電極２のチャネル長方向に沿って延びた部分である。幅ＤＷｊは、第３の部分１１ｄｊにおけるチャネル幅方向の幅である。幅ＤＬ２ｊは、第５の部分１１ｅｊにおける光電変換部５１ｊの中心ＣＰｊから遠ざかる方向の幅である。このように、素子分離部ＥＩｊにおける受光領域面ＥＩ１ｊと転送領域面ＥＩ２ｊとで、転送電極２に電界が印加された際における空乏層端の位置を均等にさせることができる。これらの変形例では、例えば、ＰＮ接合（第１の半導体領域１２ｉと第２の半導体領域１１ｉとの接合）界面に３.３Ｖの逆バイアスを印加している。受光領域３が完全に空乏化される電圧は２.６Ｖ程度である。これらの変形例により、空乏層端は素子分離部におけるいずれの方向の素子分離部の界面近傍においても均等な位置にすることが容易である。これにより、受光領域３に流入する電子数を抑制するように制御できる。空乏層端が界面に近づくにつれ、暗電流は増大する。暗電流の抑制すべき閾値に応じて、空乏層端の位置を設計することができる。

次に、本発明の光電変換装置を適用した撮像システムの一例を図１１に示す。撮像システム９０は、図１１に示すように、主として、光学系、撮像装置８６及び信号処理部を備える。光学系は、主として、シャッター９１、レンズ９２及び絞り９３を備える。撮像装置８６は、光電変換装置１００を含む。信号処理部は、主として、撮像信号処理回路９５、Ａ／Ｄ変換器９６、画像信号処理部９７、メモリ部８７、外部Ｉ／Ｆ部８９、タイミング発生部９８、全体制御・演算部９９、記録媒体８８及び記録媒体制御Ｉ／Ｆ部９４を備える。なお、信号処理部は、記録媒体８８を備えなくても良い。シャッター９１は、光路上においてレンズ９２の手前に設けられ、露出を制御する。レンズ９２は、入射した光を屈折させて、撮像装置８６の光電変換装置１００の撮像面に被写体の像を形成する。絞り９３は、光路上においてレンズ９２と光電変換装置１００との間に設けられ、レンズ９２を通過後に光電変換装置１００へ導かれる光の量を調節する。撮像装置８６の光電変換装置１００は、光電変換装置１００の撮像面に形成された被写体の像を画像信号に変換する。撮像装置８６は、その画像信号を光電変換装置１００から読み出して出力する。撮像信号処理回路９５は、撮像装置８６に接続されており、撮像装置８６から出力された画像信号を処理する。Ａ／Ｄ変換器９６は、撮像信号処理回路９５に接続されており、撮像信号処理回路９５から出力された処理後の画像信号（アナログ信号）を画像信号（デジタル信号）へ変換する。画像信号処理部９７は、Ａ／Ｄ変換器９６に接続されており、Ａ／Ｄ変換器９６から出力された画像信号（デジタル信号）に各種の補正等の演算処理を行い、画像データを生成する。この画像データは、メモリ部８７、外部Ｉ／Ｆ部８９、全体制御・演算部９９及び記録媒体制御Ｉ／Ｆ部９４などへ供給される。メモリ部８７は、画像信号処理部９７に接続されており、画像信号処理部９７から出力された画像データを記憶する。外部Ｉ／Ｆ部８９は、画像信号処理部９７に接続されている。これにより、画像信号処理部９７から出力された画像データを、外部Ｉ／Ｆ部８９を介して外部の機器（パソコン等）へ転送する。タイミング発生部９８は、撮像装置８６、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７に接続されている。これにより、撮像装置８６、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７へタイミング信号を供給する。そして、撮像装置８６、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７がタイミング信号に同期して動作する。全体制御・演算部９９は、タイミング発生部９８、画像信号処理部９７及び記録媒体制御Ｉ／Ｆ部９４に接続されており、タイミング発生部９８、画像信号処理部９７及び記録媒体制御Ｉ／Ｆ部９４を全体的に制御する。記録媒体８８は、記録媒体制御Ｉ／Ｆ部９４に取り外し可能に接続されている。これにより、画像信号処理部９７から出力された画像データを、記録媒体制御Ｉ／Ｆ部９４を介して記録媒体８８へ記録する。以上の構成により、光電変換装置１００において良好な画像信号が得られれば、良好な画像（画像データ）を得ることができる。

Claims (13)

1. 半導体基板におけるアクティブ領域を規定する素子分離部と、
   前記アクティブ領域に配され、信号電荷を蓄積可能な第１導電型の電荷蓄積領域を有した光電変換部と、
   前記アクティブ領域に配された電荷電圧変換部と、
   前記アクティブ領域における前記光電変換部と前記電荷電圧変換部との間に配され、前記第１導電型の不純物を前記電荷蓄積領域より低い濃度で含む第１の半導体領域と、
   前記第１の半導体領域の上に配され、前記光電変換部で発生した電荷を前記電荷電圧変換部へ転送するためのチャネルを形成する転送電極と、
   前記アクティブ領域に配された、前記第１導電型と反対導電型である第２導電型の第２の半導体領域と、を備え、
   前記第１の半導体領域は、
   第１の部分と、
   前記第１の部分よりも前記光電変換部の側に位置し、前記チャネルのチャネル幅方向における幅が前記第１の部分より広い第２の部分と、を含み、
   前記第２の半導体領域は、
   前記第１の部分と前記素子分離部との間に、前記第１の部分に隣り合って配され、前記素子分離部の第１の方向に沿った界面に沿って延びた第３の部分と、
   前記第２の部分と前記素子分離部との間に、前記第２の部分に隣り合って配され、前記素子分離部の前記第１の方向と交差する第２の方向に沿った界面に沿って延びた第４の部分と、を含み、
   前記第４の部分の幅が前記第３の部分の幅よりも広いことを特徴とする光電変換装置。
2. 前記第２の部分の不純物濃度のピーク濃度がＣ１であり、
   前記第１の部分の不純物濃度のピーク濃度がＣ２であり、
   前記第４の部分の幅が、前記第３の部分の幅のＣ１／Ｃ２倍以上であることを特徴とする請求項１に記載の光電変換装置。
3. 前記素子分離部の界面から前記第４の部分と前記第２の部分との間のＰＮ接合面までの距離が、前記素子分離部の界面から前記第３の部分と前記第１の部分との間のＰＮ接合面までの距離よりも長いことを特徴とする請求項１又は２に記載の光電変換装置。
4. 前記第１の方向が前記チャネルのチャネル長方向であり、前記第２の方向が前記チャネル幅方向であることを特徴とする請求項１から３のいずれか１項に記載の光電変換装置。
5. 前記第３の部分は、前記素子分離部をマスクとして前記第２導電型の不純物が注入されることにより規定された、前記第１の部分と対向するようにチャネル長方向に延びた第１の側面を有し、
   前記第４の部分は、レジストパターンをマスクとして前記第２導電型の不純物が注入されることにより規定された、前記第２の部分と対向するようにチャネル幅方向に延びた第２の側面を有する
   ことを特徴とする請求項１から４のいずれか１項に記載の光電変換装置。
6. 前記第３の部分および前記第４の部分は、前記半導体基板の表面に垂直な方向から傾斜した角度の不純物注入により形成されたことを特徴とする請求項１から５のいずれか１項に記載の光電変換装置。
7. 前記半導体基板が、エピ成長によって形成された前記第１導電型の領域を含み、
   前記電荷蓄積領域の不純物濃度は、前記エピ成長によって形成された第１導電型の領域の不純物濃度よりも高いことを特徴とする請求項１から６のいずれか１項に記載の光電変換装置。
8. 前記アクティブ領域における前記第１の半導体領域と前記電荷電圧変換部との間に配され、前記第１の半導体領域から前記電荷電圧変換部への電荷のパンチスルーを防止する前記第２導電型の第３の半導体領域をさらに備えた
   ことを特徴とする請求項１から７のいずれか１項に記載の光電変換装置。
9. 前記第３の半導体領域は、前記転送電極をマスクとして前記第２導電型の不純物が注入されることにより形成された
   ことを特徴とする請求項８に記載の光電変換装置。
10. 前記第２の半導体領域は、
    前記アクティブ領域内を前記素子分離部の前記光電変換部に対向する界面に沿って延びた第５の部分をさらに含み、
    前記第５の部分における前記光電変換部の中心から遠ざかる方向の幅は、前記第３の部分におけるチャネル幅方向の幅より広い
    ことを特徴とする請求項１から９のいずれか１項に記載の光電変換装置。
11. 請求項１から１０のいずれか１項に記載の光電変換装置と、
    前記光電変換装置の撮像面へ像を形成する光学系と、
    前記光電変換装置から出力された信号を処理して画像データを生成する信号処理部と、を備えたことを特徴とする撮像システム。
12. 半導体基板を有する光電変換装置の製造方法であって、
    第１の領域と、前記第１の領域に第１の方向で隣接し前記第１の方向と交差する第２の方向の幅が前記第１の領域よりも広い第２の領域とを含むアクティブ領域を規定する素子分離部を前記半導体基板に形成する第１の工程と、
    前記アクティブ領域を覆い前記素子分離部を露出する第１のレジストパターンをマスクとして第２導電型の不純物を前記半導体基板に注入することにより、第２の半導体領域を形成する第２の工程と、
    前記第１の領域を露出するとともに前記第２の領域における前記第１の領域より前記第２の方向の幅が広い内側の部分を露出し前記第２の領域における外側の部分を覆う第２のレジストパターンをマスクとして前記第２導電型と反対導電型である第１導電型の不純物を注入することにより、前記第１の領域内に配された第３の領域と前記第２の領域内に配された前記第３の領域より前記第２の方向の幅が広い第４の領域とを含む半導体層を形成する第３の工程と、
    前記第３の領域と前記第４の領域との境界を覆うように前記半導体層の上に転送電極を形成する第４の工程と、
    前記第１の領域を覆い前記第２の領域を露出する第３のレジストパターンと前記転送電極とをマスクとして前記第１導電型の不純物を前記半導体基板へ注入することにより、前記第２の領域に光電変換部における電荷蓄積領域を形成する第５の工程と、
    前記第１の領域を露出し前記第２の領域を覆う第４のレジストパターンと前記転送電極とをマスクとして前記第１導電型の不純物を前記半導体基板へ注入することにより、前記第１の領域に電荷電圧変換部を形成する第６の工程と、
    を備え、
    前記半導体層における前記第５の工程及び前記第６の工程で不純物が注入されなかった領域は、第１の半導体領域になり、
    前記第１の半導体領域は、
    第１の部分と、
    前記第１の部分に対して前記光電変換部の側に隣接し、前記光電変換部で発生した電荷を前記電荷電圧変換部へ転送するために前記転送電極によって形成されるチャネルのチャネル幅方向における幅が前記第１の部分より広い第２の部分と、を含み、
    前記第２の半導体領域は、
    前記第１の部分と前記素子分離部との間を第１の方向に延びた第３の部分と、
    前記第２の部分と前記素子分離部との間を前記第２の方向に延びた第４の部分と、を含み、前記第４の部分の幅が前記第３の部分の幅よりも広い
    ことを特徴とする光電変換装置の製造方法。
13. 前記転送電極をマスクとして前記第２導電型の不純物を前記半導体基板へ注入することにより、前記電荷蓄積領域の表面側に第２導電型の表面領域を形成する工程を含み、
    前記電荷蓄積領域を形成する第５の工程においては、前記マスクが前記素子分離部の上から前記第２の領域の一部の上にまで延在し、
    前記表面領域を形成する工程における不純物の注入では、前記素子分離部の少なくとも一部が露出していることを特徴とする請求項１２に記載の光電変換装置の製造方法。

Images