JP2620650B2 - 混成集積回路装置 - Google Patents
混成集積回路装置Info
- Publication number
- JP2620650B2 JP2620650B2 JP2201220A JP20122090A JP2620650B2 JP 2620650 B2 JP2620650 B2 JP 2620650B2 JP 2201220 A JP2201220 A JP 2201220A JP 20122090 A JP20122090 A JP 20122090A JP 2620650 B2 JP2620650 B2 JP 2620650B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- substrate
- conductive path
- microcomputer
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 claims description 64
- 229910052751 metal Inorganic materials 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 22
- 230000002093 peripheral effect Effects 0.000 claims description 16
- 229920005989 resin Polymers 0.000 claims description 11
- 239000011347 resin Substances 0.000 claims description 11
- 239000004840 adhesive resin Substances 0.000 claims description 9
- 229920006223 adhesive resin Polymers 0.000 claims description 9
- 230000001070 adhesive effect Effects 0.000 claims description 8
- 239000000853 adhesive Substances 0.000 claims description 7
- 238000003491 array Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 230000009191 jumping Effects 0.000 description 5
- 239000004593 Epoxy Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/225—Correcting or repairing of printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
Landscapes
- Combinations Of Printed Boards (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【発明の詳細な説明】 （イ）産業上の利用分野 本発明は混成集積回路装置に関し、特にメモリおよび
マイクロコンピュータを搭載した混成集積回路装置の配
線接続構造に関する。
マイクロコンピュータを搭載した混成集積回路装置の配
線接続構造に関する。
（ロ）従来の技術 第４図を参照して従来の混成集積回路装置を説明す
る。
る。
第４図は混成集積回路装置の平面図を示し、混成集積
回路装置は絶縁金属基板（70）と、導電路（72）と、中
継パッド（74）と、外部リード用パッド（76）と、ボン
ディングワイア（78）と、第１のゲートアレイ（80）、
マイクロコンピュータ（82）、メモリ（84）、第２のゲ
ートアレイ（86）、その他の周辺集積回路（88）等の複
数の集積回路素子と、チップ抵抗（90）等で構成されて
いる。
回路装置は絶縁金属基板（70）と、導電路（72）と、中
継パッド（74）と、外部リード用パッド（76）と、ボン
ディングワイア（78）と、第１のゲートアレイ（80）、
マイクロコンピュータ（82）、メモリ（84）、第２のゲ
ートアレイ（86）、その他の周辺集積回路（88）等の複
数の集積回路素子と、チップ抵抗（90）等で構成されて
いる。
絶縁金属基板（70）は絶縁処理されたアルミニウム基
板が主として用いられ、この絶縁金属基板（70）に貼着
した銅箔をホトエッチングする等して所定形状に配線パ
ターンが形成され、後述する集積回路素子を固着するた
めのパッド、その電極を接続するためのパッド、中継パ
ッド（74）等の導電路（72）および外部リード用パッド
（76）等が形成されている。
板が主として用いられ、この絶縁金属基板（70）に貼着
した銅箔をホトエッチングする等して所定形状に配線パ
ターンが形成され、後述する集積回路素子を固着するた
めのパッド、その電極を接続するためのパッド、中継パ
ッド（74）等の導電路（72）および外部リード用パッド
（76）等が形成されている。
上記した導電路（72）の所定位置には、第１および第
２のゲートアレイ（80）（86）、マイクロコンピュータ
（82）、メモリ（84）および周辺集積回路（88）を形成
するチップ状の素子がAgペーストにより固着され、チッ
プコンデンサ、チップ抵抗素子等の電子部品が接続強
度、コンタクト抵抗を考慮して半田固着されている。
２のゲートアレイ（80）（86）、マイクロコンピュータ
（82）、メモリ（84）および周辺集積回路（88）を形成
するチップ状の素子がAgペーストにより固着され、チッ
プコンデンサ、チップ抵抗素子等の電子部品が接続強
度、コンタクト抵抗を考慮して半田固着されている。
斯る大規模な混成集積回路装置は多種の電気機器に使
用され、近年ではプリンタコントローラとしても使用さ
れる。
用され、近年ではプリンタコントローラとしても使用さ
れる。
一般的なプリンタコントローラを混成集積回路装置と
して実現する場合につき簡単に説明すると、例えば第１
のゲートアレイ（80）はセントロニクス仕様のパラレル
・データ、センサ入力およびプリンタのフロントパネル
・スイッチ信号等を入力してマイクロコンピュータ（8
2）に入力する入力インターフェースとして機能し、第
２のゲートアレイ（86）はマイクロコンピュータ（82）
の命令に基づいて文字フォントを印字ヘッドに出力し、
またキャリッジリターンあるいはフィードフォワード信
号等の制御信号等を出力する出力インターフェースとし
て機能する。また、マイクロコンピュータ（82）には例
えば16ビットの入出力ポートと20ビットのアドレス空間
を有する80ピンのマイクロコンピュータが使用され、メ
モリ（84）には例えば256Kビット、28ピンのメモリが使
用される。
して実現する場合につき簡単に説明すると、例えば第１
のゲートアレイ（80）はセントロニクス仕様のパラレル
・データ、センサ入力およびプリンタのフロントパネル
・スイッチ信号等を入力してマイクロコンピュータ（8
2）に入力する入力インターフェースとして機能し、第
２のゲートアレイ（86）はマイクロコンピュータ（82）
の命令に基づいて文字フォントを印字ヘッドに出力し、
またキャリッジリターンあるいはフィードフォワード信
号等の制御信号等を出力する出力インターフェースとし
て機能する。また、マイクロコンピュータ（82）には例
えば16ビットの入出力ポートと20ビットのアドレス空間
を有する80ピンのマイクロコンピュータが使用され、メ
モリ（84）には例えば256Kビット、28ピンのメモリが使
用される。
上記構造の混成集積回路装置はプリンタコントローラ
に要求される小型化の要求に一応、応えることができ、
また絶縁金属基板を使用するため機器の放熱の問題も解
決されている。
に要求される小型化の要求に一応、応えることができ、
また絶縁金属基板を使用するため機器の放熱の問題も解
決されている。
（ハ）発明が解決しようとする課題 しかしながら、16ビットのデータバスと20ビットもの
アドレス空間を有し、しかも大規模構成されるディジタ
ル回路の配線パターンは極めて複雑なものとなり、デー
タバス、アドレスバス等の導電路は基板上の処所で、ジ
ャンピングワイア接続と称される技術を用いて相互に接
続しなければならなかった。
アドレス空間を有し、しかも大規模構成されるディジタ
ル回路の配線パターンは極めて複雑なものとなり、デー
タバス、アドレスバス等の導電路は基板上の処所で、ジ
ャンピングワイア接続と称される技術を用いて相互に接
続しなければならなかった。
斯るジャンピングワイア接続技術を用いることによ
り、比較的離間する導電路間の接続が行えるものの、極
めて多数のデータバス、アドレスバスを必要とするマイ
クロコンピュータ、メモリ等を搭載する混成集積回路装
置においては、第４図に示す如く、極めて多数のジャン
ピングワイアを必要としていた。
り、比較的離間する導電路間の接続が行えるものの、極
めて多数のデータバス、アドレスバスを必要とするマイ
クロコンピュータ、メモリ等を搭載する混成集積回路装
置においては、第４図に示す如く、極めて多数のジャン
ピングワイアを必要としていた。
その結果、ジャンピングワイアを固着するためのパッ
ド数の増加による基板実装有効面積の低下および装置の
小型化の点で限界があり、大容量かつ超小型の混成集積
回路装置の実現が困難であった。
ド数の増加による基板実装有効面積の低下および装置の
小型化の点で限界があり、大容量かつ超小型の混成集積
回路装置の実現が困難であった。
（ニ）課題を解決するための手段 本発明は上記課題に鑑みてなされたものであって、メ
モリおよびマイクロコンピュータ等の素子の周辺にアド
レスバス、データバス等の配線パターンを形成した多層
基板を接着樹脂含浸シートを介して絶縁配置し、この多
層基板を介してマイクロコンピュータとその周辺回路素
子間のアドレスバス、データバス等の接続、並びにマイ
クロコンピュータおよびその周辺回路素子と所定の導電
路との接続を行うことによって、ワイヤボンディングの
数を著しく削減し高信頼並びに高密度かつ小型の混成集
積回路装置を提供するものである。
モリおよびマイクロコンピュータ等の素子の周辺にアド
レスバス、データバス等の配線パターンを形成した多層
基板を接着樹脂含浸シートを介して絶縁配置し、この多
層基板を介してマイクロコンピュータとその周辺回路素
子間のアドレスバス、データバス等の接続、並びにマイ
クロコンピュータおよびその周辺回路素子と所定の導電
路との接続を行うことによって、ワイヤボンディングの
数を著しく削減し高信頼並びに高密度かつ小型の混成集
積回路装置を提供するものである。
（ホ）作 用 多層基板に形成された導電路を介してアドレスバス、
データバス等の接続が行われるため長スパンの接続が可
能になり、マイクロコンピュータとその周辺回路素子間
の接続、並びにマイクロコンピュータおよびその周辺回
路素子と所定の導電路との接続において、従来の如き、
ジャンピングワイア接続を不要とすることができる。
データバス等の接続が行われるため長スパンの接続が可
能になり、マイクロコンピュータとその周辺回路素子間
の接続、並びにマイクロコンピュータおよびその周辺回
路素子と所定の導電路との接続において、従来の如き、
ジャンピングワイア接続を不要とすることができる。
また、接着樹脂含浸シートを用いて多層基板を絶縁固
着するため多層基板の接着工程が簡素化されると共に絶
縁金属基板と多層基板間の絶縁性能が向上する。
着するため多層基板の接着工程が簡素化されると共に絶
縁金属基板と多層基板間の絶縁性能が向上する。
（ヘ）実 施 例 以下、本発明をプリンタコントローラ用の混成集積回
路装置に適用した実施例を第１図乃至第３図を参照して
説明する。
路装置に適用した実施例を第１図乃至第３図を参照して
説明する。
第１図は実施例の平面図であり、混成集積回路装置は
絶縁金属基板（12）（但し、同平面図には当該金属基板
上に形成された絶縁樹脂層が現れているにすぎないの
で、後述の断面構造の説明に際しては絶縁金属基板（1
2）に使用する参照番号を絶縁樹脂層にも使用する）、
この絶縁金属基板（12）上に所定のパターンに形成され
た導電路（14）、外部リード用パッド（18）、第１のゲ
ートアレイ（24）、マイクロコンピュータ（26）、メモ
リ（28）、第２のゲートアレイ（30）、その他の周辺集
積回路（32）、チップ抵抗（34）および本発明に特徴的
な多層基板（40）等で示されている。なお、多層基板
（40）下の絶縁金属基板（12）上にも導電路（14）が形
成されている。
絶縁金属基板（12）（但し、同平面図には当該金属基板
上に形成された絶縁樹脂層が現れているにすぎないの
で、後述の断面構造の説明に際しては絶縁金属基板（1
2）に使用する参照番号を絶縁樹脂層にも使用する）、
この絶縁金属基板（12）上に所定のパターンに形成され
た導電路（14）、外部リード用パッド（18）、第１のゲ
ートアレイ（24）、マイクロコンピュータ（26）、メモ
リ（28）、第２のゲートアレイ（30）、その他の周辺集
積回路（32）、チップ抵抗（34）および本発明に特徴的
な多層基板（40）等で示されている。なお、多層基板
（40）下の絶縁金属基板（12）上にも導電路（14）が形
成されている。
絶縁金属基板（12）にはアルミニウムが使用され、陽
極酸化により表面がアルマイト処理され、その一主面に
エポキシ樹脂あるいはポリイミド樹脂等の接着性を有す
る絶縁樹脂が被覆される。
極酸化により表面がアルマイト処理され、その一主面に
エポキシ樹脂あるいはポリイミド樹脂等の接着性を有す
る絶縁樹脂が被覆される。
導電路（14）、外部リード用パッド（18）は前記絶縁
金属基板（12）に予め貼着した銅箔をホトエッチングす
る等して所定のパターンに形成され、特にバス（16）と
して示す導電路（14）により分断される一部の導電路
（14）はアルミワイア（22）によりジャンピング接続さ
れる。また、接地電位の導電路（14）は基板金属（20）
に接続される。
金属基板（12）に予め貼着した銅箔をホトエッチングす
る等して所定のパターンに形成され、特にバス（16）と
して示す導電路（14）により分断される一部の導電路
（14）はアルミワイア（22）によりジャンピング接続さ
れる。また、接地電位の導電路（14）は基板金属（20）
に接続される。
第１および第２のゲートアレイ（24）（30）、マイク
ロコンピュータ（26）、メモリ（28）、その他の周辺集
積回路（32）にはチップ素子が使用され、それらは所定
の導電路（14）上にAgペーストにより固着される。ま
た、チップ抵抗（34）およびチップコンデンサは所定の
導電路（14）に半田固着される。なお、集積回路素子の
機能は従来例の項で説明したので省略する。
ロコンピュータ（26）、メモリ（28）、その他の周辺集
積回路（32）にはチップ素子が使用され、それらは所定
の導電路（14）上にAgペーストにより固着される。ま
た、チップ抵抗（34）およびチップコンデンサは所定の
導電路（14）に半田固着される。なお、集積回路素子の
機能は従来例の項で説明したので省略する。
次に、第２図を参照して本発明に特徴的な多層基板
（40）を説明する。
（40）を説明する。
多層基板（40）は厚さ0.6mm〜1.0mmのガラスエポキ
シ、紙エポキシ、紙フェノール、ポリイミド等の樹脂に
より形成され、図示するように、第１および第２のゲー
トアレイ（24）（30）、マイクロコンピュータ（26）お
よびメモリ（28）のチップを露出させる孔（42）および
切り欠き（42）が形成されている。なお、以下の説明に
より明かとなるが、この孔（42）はマイクロコンピュー
タ（26）等の集積回路素子の周辺にボンディングパッド
を多層に配列するために形成されるものであって、実質
的にその目的が達成される形状であれば孔に限定される
ものではない。
シ、紙エポキシ、紙フェノール、ポリイミド等の樹脂に
より形成され、図示するように、第１および第２のゲー
トアレイ（24）（30）、マイクロコンピュータ（26）お
よびメモリ（28）のチップを露出させる孔（42）および
切り欠き（42）が形成されている。なお、以下の説明に
より明かとなるが、この孔（42）はマイクロコンピュー
タ（26）等の集積回路素子の周辺にボンディングパッド
を多層に配列するために形成されるものであって、実質
的にその目的が達成される形状であれば孔に限定される
ものではない。
また、この多層基板（40）の両面には周知の方法によ
り、その一部を図示するように、アドレスバス、データ
バス等の導電路（44）が形成され、適宜の位置でスルー
ホール（46）により接続されている。
り、その一部を図示するように、アドレスバス、データ
バス等の導電路（44）が形成され、適宜の位置でスルー
ホール（46）により接続されている。
所定の導電路（44）の一部は多層基板（40）の周端部
に延在形成されて、絶縁金属基板（12）上に形成された
パッドとボンディング接続されるパッド（48）が形成さ
れ、他の所定の導電路（44）の一部は孔（42）の周囲に
延在形成されて、第１および第２のゲートアレイ（24）
（30）、マイクロコンピュータ（26）およびメモリ（2
8）の電極とボンディング接続されるパッド（50）が形
成されている。前記パッド（48）およびそのワイヤボン
ディング工程は、多層基板（40）の裏面の所定位置に半
田バンプを形成し、絶縁金属基板（12）上に形成された
対応するパッドとバンプ接続を行うようにすることによ
り省略することができる。
に延在形成されて、絶縁金属基板（12）上に形成された
パッドとボンディング接続されるパッド（48）が形成さ
れ、他の所定の導電路（44）の一部は孔（42）の周囲に
延在形成されて、第１および第２のゲートアレイ（24）
（30）、マイクロコンピュータ（26）およびメモリ（2
8）の電極とボンディング接続されるパッド（50）が形
成されている。前記パッド（48）およびそのワイヤボン
ディング工程は、多層基板（40）の裏面の所定位置に半
田バンプを形成し、絶縁金属基板（12）上に形成された
対応するパッドとバンプ接続を行うようにすることによ
り省略することができる。
第３図を参照して本発明をさらに詳細に説明する。
同図は理解を容易にするため一部側面図で示した第１
図のＩ−Ｉ線断面図であり、本発明の混成集積回路装置
は金属基板（10）、絶縁樹脂層（12）、この絶縁樹脂層
（12）上に形成した導電路（14）および外部リード用パ
ッド（18）、Agペースト層（15）を介して導電路（14）
上に固着した第１および第２のゲートアレイ（24）（3
0）、マイクロコンピュータ（26）、メモリ（28）から
なる主基板と、前記集積回路チップのための孔（42）
（側面図で示されている）を形成した多層基板（40）
と、この多層基板（40）を主基板に絶縁接着する接着樹
脂含浸シート（60）で示されている。
図のＩ−Ｉ線断面図であり、本発明の混成集積回路装置
は金属基板（10）、絶縁樹脂層（12）、この絶縁樹脂層
（12）上に形成した導電路（14）および外部リード用パ
ッド（18）、Agペースト層（15）を介して導電路（14）
上に固着した第１および第２のゲートアレイ（24）（3
0）、マイクロコンピュータ（26）、メモリ（28）から
なる主基板と、前記集積回路チップのための孔（42）
（側面図で示されている）を形成した多層基板（40）
と、この多層基板（40）を主基板に絶縁接着する接着樹
脂含浸シート（60）で示されている。
接着樹脂含浸シート（60）は厚さ0.5mm程度の和紙に
接着性を有する例えばエポキシ系の樹脂を含浸させ、多
層基板（40）と略同形に形成したものである。この接着
樹脂含浸シート（60）は常温では接着性がなく、押圧下
で125℃程度に加熱することによりその含浸樹脂が溶融
し、さらに熱硬化して多層基板（40）と主基板とを接着
する。従って、通常の接着剤を使用する場合に比較し
て、良好な絶縁が得られるばかりか接着剤の調整、塗布
の工程を省くことができ、多層基板（40）接着工程が簡
素化される。また、この接着樹脂含浸シート（60）の厚
さは多層基板（40）の上面の高さが前記集積回路素子の
上面の高さと略等しくなるように設計され、ワイヤボン
ディングを容易にするよう配慮される。
接着性を有する例えばエポキシ系の樹脂を含浸させ、多
層基板（40）と略同形に形成したものである。この接着
樹脂含浸シート（60）は常温では接着性がなく、押圧下
で125℃程度に加熱することによりその含浸樹脂が溶融
し、さらに熱硬化して多層基板（40）と主基板とを接着
する。従って、通常の接着剤を使用する場合に比較し
て、良好な絶縁が得られるばかりか接着剤の調整、塗布
の工程を省くことができ、多層基板（40）接着工程が簡
素化される。また、この接着樹脂含浸シート（60）の厚
さは多層基板（40）の上面の高さが前記集積回路素子の
上面の高さと略等しくなるように設計され、ワイヤボン
ディングを容易にするよう配慮される。
この接着樹脂含浸シート（60）および前記多層基板
（40）は主基板に形成したガイドポスト（図示しない）
に係合させる等して主基板上に積層配置された後、押圧
下で所定の温度条件が付与されて、接着樹脂含浸シート
（60）の含浸樹脂が溶融され、さらに熱硬化される。そ
して、多層基板（40）の孔（42）により露出される領域
にスタンプ法によりAgペースト層（15）が形成され、そ
のAgペースト層（15）の上に第１および第２のゲートア
レイ（24）（30）、マイクロコンピュータ（26）、メモ
リ（28）等の集積回路素子が配置される。
（40）は主基板に形成したガイドポスト（図示しない）
に係合させる等して主基板上に積層配置された後、押圧
下で所定の温度条件が付与されて、接着樹脂含浸シート
（60）の含浸樹脂が溶融され、さらに熱硬化される。そ
して、多層基板（40）の孔（42）により露出される領域
にスタンプ法によりAgペースト層（15）が形成され、そ
のAgペースト層（15）の上に第１および第２のゲートア
レイ（24）（30）、マイクロコンピュータ（26）、メモ
リ（28）等の集積回路素子が配置される。
そこで、主基板を加熱してAgペースト層（15）を溶融
させ、前記集積回路素子を導電路（14）上に固着する
と、第１図に図示するように、第１および第２のゲート
アレイ（24）（30）、マイクロコンピュータ（26）、メ
モリ（28）の周辺にはそれら集積回路素子の電極と接続
すべきパッドが２層に配列され、最短距離で絶縁金属基
板（12）上の導電路（14）あるいは多層基板（40）上の
導電路（44）の何れかにワイヤボンディングすることが
可能になる。それら集積回路素子の電極と導電路（14）
を接続するボンディングワイヤを参照番号（36）、集積
回路素子の電極と多層基板（40）のパッド（50）を接続
するボンディングワイヤを参照番号（52）、さらに多層
基板（40）のパッド（48）と導電路（14）を接続するボ
ンディングワイヤを参照番号（54）で示す。
させ、前記集積回路素子を導電路（14）上に固着する
と、第１図に図示するように、第１および第２のゲート
アレイ（24）（30）、マイクロコンピュータ（26）、メ
モリ（28）の周辺にはそれら集積回路素子の電極と接続
すべきパッドが２層に配列され、最短距離で絶縁金属基
板（12）上の導電路（14）あるいは多層基板（40）上の
導電路（44）の何れかにワイヤボンディングすることが
可能になる。それら集積回路素子の電極と導電路（14）
を接続するボンディングワイヤを参照番号（36）、集積
回路素子の電極と多層基板（40）のパッド（50）を接続
するボンディングワイヤを参照番号（52）、さらに多層
基板（40）のパッド（48）と導電路（14）を接続するボ
ンディングワイヤを参照番号（54）で示す。
上記のように、多層基板に形成された導電路を介して
アドレスバス、データバス等の接続が行われる本発明で
は、長スパンの接続が可能になり、マイクロコンピュー
タとその周辺回路素子間の接続、並びにマイクロコンピ
ュータおよびその周辺回路素子と所定の導電路との接続
において、中継パッドを不要とすることができると共
に、多層基板（40）の接着後に集積回路素子を固着する
ため集積回路素子の表面を破損するおそれがない。ま
た、マイクロコンピュータおよびその周辺回路素子のレ
イアウトを規格化し、図示するようにシンプルにするこ
とができる。
アドレスバス、データバス等の接続が行われる本発明で
は、長スパンの接続が可能になり、マイクロコンピュー
タとその周辺回路素子間の接続、並びにマイクロコンピ
ュータおよびその周辺回路素子と所定の導電路との接続
において、中継パッドを不要とすることができると共
に、多層基板（40）の接着後に集積回路素子を固着する
ため集積回路素子の表面を破損するおそれがない。ま
た、マイクロコンピュータおよびその周辺回路素子のレ
イアウトを規格化し、図示するようにシンプルにするこ
とができる。
ここで、本発明の混成集積回路装置を実現する工程例
を以下に簡単に示す。
を以下に簡単に示す。
半田印刷チップ付（チップ抵抗）半田溶融（210
℃）洗浄接着樹脂含浸シートおよび多層基板配置
多層基板接着（125℃）Agペースト塗布ダイボンデ
ィング（集積回路チップ）Agキュア（155℃）ワイ
ヤボンディング樹脂コート（125℃）外部リード付
ケーシング 以上、本発明を一実施例に基づいて説明したが、本発
明の、例えば接着樹脂含浸シートの素材、レイアウトを
規格化すべきマイクロコンピュータおよびその周辺回路
素子の範囲、種類等は種々の変更が可能であって本発明
が実施例に限定されるものでないことは当業者に明らか
である。
℃）洗浄接着樹脂含浸シートおよび多層基板配置
多層基板接着（125℃）Agペースト塗布ダイボンデ
ィング（集積回路チップ）Agキュア（155℃）ワイ
ヤボンディング樹脂コート（125℃）外部リード付
ケーシング 以上、本発明を一実施例に基づいて説明したが、本発
明の、例えば接着樹脂含浸シートの素材、レイアウトを
規格化すべきマイクロコンピュータおよびその周辺回路
素子の範囲、種類等は種々の変更が可能であって本発明
が実施例に限定されるものでないことは当業者に明らか
である。
（ト）発明の効果 以上述べたように本発明によれば、 （１）ワイヤボンディング数が削減されるため工程が簡
素化される。また、これにより混成集積回路装置の信頼
性が向上する。
素化される。また、これにより混成集積回路装置の信頼
性が向上する。
（２）中継パッドが削減されるため実装密度が向上す
る。
る。
（３）マイクロコンピュータおよびその周辺回路素子の
所定の電極が最短距離で接続されるため、配線容量に起
因する障害がない。
所定の電極が最短距離で接続されるため、配線容量に起
因する障害がない。
（４）マイクロコンピュータおよびその周辺回路素子の
レイアウトを小型かつ規格化することができるため、混
成集積回路装置のパターン設計が容易になる。
レイアウトを小型かつ規格化することができるため、混
成集積回路装置のパターン設計が容易になる。
（５）常温での取扱が容易であって、熱硬化する接着樹
脂含浸シートを使用するため多層基板の接着工程が簡素
化されると共に基板間の絶縁が良好になる。
脂含浸シートを使用するため多層基板の接着工程が簡素
化されると共に基板間の絶縁が良好になる。
（６）多層基板の接着後に集積回路素子の固着が行われ
るため集積回路素子が破損するおそれがない。
るため集積回路素子が破損するおそれがない。
第１図は本発明の一実施例の平面図、第２図は本発明に
特徴的な多層基板の平面図、第３図は第１図のＩ−Ｉ線
断面図、第４図は従来例の平面図。 （12）……絶縁金属基板、（14）（44）……導電路、
（18）……外部リード用パッド、（22）（36）（52）
（54）……ボンディングワイア、（24）〜（32）……集
積回路素子、（34）……チップ抵抗、（40）……多層基
板、（42）……孔。
特徴的な多層基板の平面図、第３図は第１図のＩ−Ｉ線
断面図、第４図は従来例の平面図。 （12）……絶縁金属基板、（14）（44）……導電路、
（18）……外部リード用パッド、（22）（36）（52）
（54）……ボンディングワイア、（24）〜（32）……集
積回路素子、（34）……チップ抵抗、（40）……多層基
板、（42）……孔。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 金子 正雄 大阪府守口市京阪本通２丁目18番地 三 洋電機株式会社内 (72)発明者 樫村 和之 群馬県山田郡大間々町大間々414―１ 東京アイシー株式会社内 (72)発明者 比賀 利明 群馬県山田郡大間々町大間々414―１ 東京アイシー株式会社内 (56)参考文献 特開 昭57−17157（ＪＰ，Ａ) 実開 昭62−92653（ＪＰ，Ｕ)
Claims (1)
- 【請求項１】少なくともパターン化された配線、複数の
集積回路素子を固着するための導電パッド等の導電路が
絶縁樹脂層を介して設けられた金属基板、この金属基板
の少なくとも一周端辺領域に所定の実装領域を残して、
その上に積層される所望形状の導電路が設けられた絶縁
基板、前記絶縁基板は、前記金属基板を露出するための
孔または切り欠きを有し、前記露出領域に所定の前記集
積回路素子が実装され、少なくとも前記所定の集積回路
素子は前記絶縁基板上に形成された導電路と電気的に接
続され、 他の複数の前記集積回路素子は、積層された前記絶縁基
板の外周に設けられた前記実装領域に実装され、 前記所定の集積回路素子は、積層された前記絶縁基板を
介して前記他の複数の集積回路素子と電気的に接続され
た多層構造の混成集積回路装置において、 前記絶縁基板は接着剤が含浸された接着樹脂含浸シート
を介して前記金属基板上に選択的に積層されたことを特
徴とする混成集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2201220A JP2620650B2 (ja) | 1990-07-31 | 1990-07-31 | 混成集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2201220A JP2620650B2 (ja) | 1990-07-31 | 1990-07-31 | 混成集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0487359A JPH0487359A (ja) | 1992-03-19 |
| JP2620650B2 true JP2620650B2 (ja) | 1997-06-18 |
Family
ID=16437334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2201220A Expired - Fee Related JP2620650B2 (ja) | 1990-07-31 | 1990-07-31 | 混成集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2620650B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2801810B2 (ja) * | 1992-04-14 | 1998-09-21 | 株式会社東芝 | 樹脂封止型半導体装置 |
| JP3543676B2 (ja) * | 1999-06-02 | 2004-07-14 | セイコーエプソン株式会社 | マルチチップの実装構造及びその実装構造の製造方法、ならびに電気光学装置及び電子機器 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09145845A (ja) * | 1995-11-22 | 1997-06-06 | Canon Inc | 放射線検出器及び放射線検出装置 |
| JP4097455B2 (ja) * | 2001-06-25 | 2008-06-11 | 化成オプトニクス株式会社 | デジタルラジオグラフィー用酸硫化ガドリニウム蛍光体、放射線像変換スクリーン及び放射線像撮像装置 |
| JP2003262672A (ja) * | 2002-03-11 | 2003-09-19 | Canon Inc | 放射線検出装置及びその製造方法 |
| JPWO2003083513A1 (ja) * | 2002-03-28 | 2005-08-04 | 株式会社東芝 | Ｘ線検出器 |
| JP2004239722A (ja) * | 2003-02-05 | 2004-08-26 | Toshiba Corp | 放射線検出器 |
| JP4307127B2 (ja) * | 2003-04-02 | 2009-08-05 | キヤノン株式会社 | 放射線撮影装置 |
| JP2004317300A (ja) * | 2003-04-16 | 2004-11-11 | Toshiba Corp | 放射線平面検出器及びその製造方法 |
| JP2004340737A (ja) * | 2003-05-15 | 2004-12-02 | Toshiba Corp | 放射線検出器及びその製造方法 |
| DE102004056999A1 (de) * | 2004-11-25 | 2006-06-01 | Siemens Ag | Verfahren zur Herstellung einer Szintillatorschicht für einen Röntgendetektor und Szintillatorschicht |
| JP5313632B2 (ja) * | 2008-11-04 | 2013-10-09 | 富士フイルム株式会社 | 放射線画像検出器 |
| JP2011007552A (ja) * | 2009-06-24 | 2011-01-13 | Konica Minolta Medical & Graphic Inc | シンチレータパネル、放射線検出装置、及びシンチレータパネルの製造方法 |
| JP5369979B2 (ja) * | 2009-08-05 | 2013-12-18 | コニカミノルタ株式会社 | 放射線画像検出装置 |
| JP2011257339A (ja) * | 2010-06-11 | 2011-12-22 | Konica Minolta Medical & Graphic Inc | 放射線画像検出装置 |
| JP5110230B1 (ja) * | 2011-05-26 | 2012-12-26 | 東レ株式会社 | シンチレータパネルおよびシンチレータパネルの製造方法 |
-
1990
- 1990-07-31 JP JP2201220A patent/JP2620650B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0487359A (ja) | 1992-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2001026155A1 (fr) | Dispositif a semi-conducteur, procede et dispositif permettant d'obtenir ce dernier, carte de circuit imprime et equipement electronique | |
| CN103579128A (zh) | 芯片封装基板、芯片封装结构及其制作方法 | |
| KR20060082810A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP3951409B2 (ja) | Ｉｃカードとその製造法 | |
| JP4285339B2 (ja) | 回路モジュールおよび回路モジュールの製造方法 | |
| JP3930222B2 (ja) | 半導体装置の製造方法 | |
| JP2620650B2 (ja) | 混成集積回路装置 | |
| US6101098A (en) | Structure and method for mounting an electric part | |
| JP2620649B2 (ja) | 混成集積回路装置 | |
| JP2931477B2 (ja) | 薄膜磁気ヘッド構造体およびその製造方法 | |
| JP2636602B2 (ja) | 半導体装置 | |
| JPH0487361A (ja) | 混成集積回路装置 | |
| JP3951462B2 (ja) | 電子部品実装体及びその製造方法 | |
| JP3627949B2 (ja) | 半導体装置およびその製造方法 | |
| JPH079966B2 (ja) | 混成集積回路の製造方法 | |
| JPH0487360A (ja) | 混成集積回路装置 | |
| JPH0735389Y2 (ja) | 半導体装置 | |
| JPH0537119A (ja) | 混成集積回路装置 | |
| JPH0487357A (ja) | 混成集積回路の製造方法 | |
| JP4598573B2 (ja) | 受動部品内蔵モジュールの製造方法 | |
| CN112566390B (zh) | 多层柔性线路板及其制备方法 | |
| JP3147189B2 (ja) | リードフレームおよびその製造方法 | |
| JP2000294675A (ja) | チップキャリア及び半導体装置並びにチップキャリアの製造方法 | |
| JP2951021B2 (ja) | 混成集積回路 | |
| JP4514459B2 (ja) | 配線基板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |