[go: up one dir, main page]

JP2000294675A - チップキャリア及び半導体装置並びにチップキャリアの製造方法 - Google Patents

チップキャリア及び半導体装置並びにチップキャリアの製造方法

Info

Publication number
JP2000294675A
JP2000294675A JP11096063A JP9606399A JP2000294675A JP 2000294675 A JP2000294675 A JP 2000294675A JP 11096063 A JP11096063 A JP 11096063A JP 9606399 A JP9606399 A JP 9606399A JP 2000294675 A JP2000294675 A JP 2000294675A
Authority
JP
Japan
Prior art keywords
chip
chip carrier
solder
forming
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11096063A
Other languages
English (en)
Other versions
JP4161463B2 (ja
Inventor
Kiyotomo Nakamura
清智 中村
Hidekatsu Sekine
秀克 関根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP09606399A priority Critical patent/JP4161463B2/ja
Publication of JP2000294675A publication Critical patent/JP2000294675A/ja
Application granted granted Critical
Publication of JP4161463B2 publication Critical patent/JP4161463B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】チップキャリアの配線層とバンプ形成面を分離
することによりICチップ実装後の高い接合信頼性が得
られるチップキャリア及び半導体装置を提供することを
目的とする。 【解決手段】絶縁基板13の片面に電極パッド16と接
合ろう15からなるバンプ21が、もう一方の面に配線
層17及び配線層19からなる多層配線を形成してチッ
プキャリア10を得る。さらに、ICチップのパッドと
チップキャリア基板のバンプ21とを接合し半田フリッ
プチップ実装して半導体装置を得る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半田を用いてフリ
ップチップ実装する際に使用されるチップキャリア及び
半導体装置の構造に関する。
【0002】
【従来の技術】従来の半田フリップチップ実装タイプの
半導体装置では、ICチップの実装時に半田が配線基板
の配線層をつたって濡れ広がったり、余剰な半田があふ
れて隣接のICチップパッドとショートするのを防ぐた
めに、ソルダーレジストと呼ばれる絶縁樹脂層を最外層
に設けている。このソルダーレジストにて配線層の大部
分が覆われ、実装に必要なパッドだけが外部に露出する
構造になっている。このためパッドはソルダーレジスト
よりも内側で、ソルダーレジスト面よりも低い位置に位
置することになり、ICチップのパッドからは離れてく
る。
【0003】そのためソルダーレジストに囲まれたチッ
プキャリアのパッドに半田バンプを形成してICチップ
のパッドと接合しやすくする。この半田バンプはソルダ
ーレジストのパッド部の開口半径及びレジスト厚が一定
で、且つ半田供給量が一定であれば、半田バンプの高さ
を制御でき、高い接合信頼性を保持することができる。
【0004】しかし、実際は工程バラツキがあるため、
チップキャリアの半田バンプの高さはバラツイてくる。
その結果ICチップのパッドとチップキャリアの半田バ
ンプの間で接合しない箇所が生じる。ソルダーレジスト
がチップキャリアの配線層とICチップパッドとの間に
介在することにより、チップキャリアの半田バンプとI
Cチップパッドとの間にあるギャップができることにな
り、距離が離れてしまうためにICチップ側のパッド
に、金や半田などを使ってバンプを形成してやる必要が
ある。
【0005】ICチップに形成されるバンプにはある程
度の高さ精度が要求され、現在多く用いられている湿式
のメッキ法ではバンプ形成の工程が追加されることによ
ってICチップの歩留まりが著しく低下するという問題
がある。
【0006】また、ICチップはプリント基板やチップ
キャリア等と比較して高価な設備を駆使して製造されて
いるため、設備の稼働率がICチップの製造コストに大
きく影響してくる。そのためICチップにバンプを形成
することはICチップの歩留まりを低下させることにな
り、半導体メーカにとっては非常に大きな負担となる。
このことからICチップのバンプ形成の工程はできるこ
となら省略して出荷したい。
【0007】よって、バンプはICチップ側に形成する
よりも、チップキャリアに形成した方が、より高付加価
値部品であるICチップの歩留まり向上に寄与し、工程
短縮による製造リスクの低減等のメリットが期待でき
る。
【0008】しかし、現状のチップキャリアの製造工法
では、内層から外層にむかって層状に積み上げていく
か、もしくはプレス積層して最後にソルダーレジストを
形成するような工法をとっているため、ソルダーレジス
トからパッドが突出した構成にすることは困難であっ
た。
【0009】
【発明が解決しようとする課題】本発明は上記問題点に
鑑みなされたものであり、チップキャリアの配線層とバ
ンプ形成面を分離することによりICチップ実装後の高
い接合信頼性が得られるチップキャリア及び半導体装置
を提供することを目的とする。
【0010】
【課題を解決するための手段】本発明において上記問題
を解決するために、請求項1においては、絶縁基板に配
線層及びバンプが形成されたチップキャリアにおいて、
前記絶縁基板の片面に前記配線層が、もう一方の面に前
記バンプが形成されていることを特徴とするチップキャ
リアとしたものである。
【0011】また、請求項2においては、前記バンプは
電極パッドと接合ろうとからなることを特徴とする請求
項1に記載のチップキャリアとしたものである。
【0012】また、請求項3においては、請求項1又は
2に記載のチップキャリアを用いてICチップを半田フ
リップチップ実装したことを特徴とする半導体装置とし
たものである。
【0013】さらにまた、請求項4においては、以下の
工程を有することを特徴とする請求項1又は2に記載の
チップキャリアの製造方法としたものである。 (a)金属板11上にスペーサー層12及び絶縁基板1
3を形成する工程。 (b)スペーサー層12及び絶縁基板13の所定位置に
開口部14を形成する工程。 (c)開口部14に電解めっきにより所定厚の接合ろう
15を形成する工程。 (d)接合ろう15が形成された開口部14の残部に電
解めっきにより電極パッド16を形成する工程。 (e)電極パッド16及び絶縁基板13上に配線層17
及び19からなる多層配線を形成する工程。 (f)金属板11及びスペーサー層12を剥離・除去し
てチップキャリア10を形成する工程。
【0014】
【発明の実施の形態】以下本発明の実施の形態につき説
明する。図1(a)に本発明のチップキャリアの一実施
例を示す模式斜視図を、図1(b)に図1(a)の本発
明のチップキャリアの一実施例を示す斜視図をA−A線
で切断した構成断面図を、図2(a)〜(f)に本発明
のチップキャリアの一実施例を工程順に示す構成断面図
を、図3(a)に本発明のチップキャリアを用いてIC
チップを半田フリップチップ実装した本発明の半導体装
置の一実施例を示す模式斜視図を、図3(b)に本発明
の半導体装置の一実施例を示す模式斜視図をB−B線で
切断した模式構成断面図を、それぞれ示す。
【0015】本発明のチップキャリア10は図1(a)
及び(b)に示すように絶縁基板13の片面に電極パッ
ド16と接合ろう15からなるバンプ21が、もう一方
の面に配線層17及び配線層19からなる多層配線を形
成したものである。さらに、チップキャリア10上にI
Cチップ31を半田フリップチップ実装して本発明の半
導体装置30を得る。バンプ21は電極パッド16の一
部が絶縁基板13に埋め込まれた形で形成されており、
この絶縁基板13がソルダーレジストを兼ねているた
め、従来のチップキャリアのようにバンプの周辺にソル
ダーレジストを形成する必要がなく、バンプ21の絶縁
基板13の表面からの高さは後の製造工程で述べるスペ
ーサー層の厚み及び接合ろう16の高さで決まり、両者
を精度良く形成してやれば、バンプ21の高さは精度良
く形成できるので、ICチップ31を半田フリップチッ
プ実装する際にもICチップ31のパッド32とチップ
キャリア10のバンプ21との高い接合信頼性を実現す
ることができる。
【0016】以下本発明のチップキャリア10の形成法
について述べる。まず、金属基板11上にスペーサ層1
2及び絶縁基板13を形成する(図2(a)参照)。こ
こで、金属基板11は導電性を有する金属であれば使用
可能であるが、ここでは製造プロセス上ステンレス板が
好ましい。スペーサ層12は接合ろう15及び電極パッ
ド16を電解めっきで形成するために使用されるもの
で、絶縁性を有する樹脂であれば使用可能であるが、後
工程で最終的に剥離・除去されるため、電解めっきプロ
セスには充分な耐性を有し、且つ剥離処理が容易な液状
の感光性レジスト又はドライフィルムレジストが好適で
ある。また、スペーサ層12の厚みは絶縁基板13の面
からのバンプ21の高さを決めることになるので均一な
厚みバラツキのない層を形成してやる必要がある。さら
に、絶縁基板13の面からのバンプ21の高さは5〜2
00μmがで、好ましくは40〜100μmである。
【0017】絶縁基板13はチップキャリア10の絶縁
基板になるもので、絶縁性、耐熱性及び機械的強度が求
められ、ポリイミドフィルムが好適である。また絶縁基
板13はフィルムのほかに液状樹脂を硬化させて使用し
てもよい。この場合ポリエステル、エポキシ、アクリル
及びポリイミド樹脂等が使用可能であるが、やはりポリ
イミド樹脂が好適である。
【0018】次に、スペーサ層12及び絶縁基板13に
電極パッド16及び接合ろう15からなるバンプ21を
形成するための開口部14をエキシマレーザ加工にて形
成する(図2(b)参照)。開口部14の形状は円柱も
しくは円錐台形状が一般的である。
【0019】次に、金属基板11をめっき電極にして電
解めっきにて開口部14に接合ろう15を形成する(図
2(c)参照)。接合ろう15の金属材料としては、湿
式メッキ法にて形成可能で、且つ実装時の加熱温度で溶
融してICチップのパッドとの接合が完了する金属が望
ましい。ここでは鉛−錫半田が好適である。
【0020】次に、金属基板11をめっき電極にして電
解めっきにて開口部14の接合ろう15上に電極パッド
16を形成する(図2(d)参照)。電極パッド16の
金属材料としては電気抵抗が低い銅及び銅合金がもっと
も適している。さらに、配線層が銅金属で形成されるた
め配線層との接続信頼性の点からも好都合である。ま
た、電極パッド16は電解めっき法の他にスクリーン印
刷による金属ペースト充填法や高速無電解めっき法でも
形成可能である。
【0021】次に、電極パッド16にアディティブ法若
しくはセミアディティブ法にて配線層17を形成する。
さらに、絶縁層18を形成して、絶縁層18上にアディ
ティブ法若しくはセミアディティブ法にて配線層17と
ビア接続された配線層19を形成し、2層の多層配線を
形成する(図2(e)参照)。ここでは、2層の多層配
線について記述したが特に限定されるものではなく、単
層若しくは2層以上の多層配線を必要に応じて適宜設定
できる。
【0022】次に、接合ろう15、電極パッド16、配
線層17及び配線層19が形成された上記基板を専用の
剥離液に浸漬し、金属基板11及びスペーサ層12を剥
離・除去して、絶縁基板13の片面に接合ろう15及び
電極パッド16からなるバンプ21が、もう一方の面に
配線層17及び配線層19からなる多層配線が形成され
た本発明のチップキャリア10を作製することができる
(図2(f)参照)。
【0023】さらに、ICチップ31のパッド32とチ
ップキャリア10のバンプ31を接合して半田フリップ
チップ実装することにより半導体装置30を得ることが
できる(図3(a)、(b)参照)。
【0024】
【実施例】以下実施例により本発明を詳細に説明する。
まず、0.3mm厚のステンレス板からなる金属基板1
1上に25μm厚のドライフィルムレジスト(H−K8
25:日立化成工業(株)製)をラミネートしてスペー
サ層12を形成し、このスペーサ層12を接着層とし
て、90μm厚のポリイミドフィルム(カプトン:デュ
ポン(株)製)をラミネートして絶縁基板13を形成し
た。
【0025】次に、金属基板11上のスペーサ層12及
び絶縁基板13の所定位置にエキシマレーザ加工機を用
いて40μmφの円錐台状の開口部14を形成した。
【0026】次に、金属基板11をめっき電極にして、
電解はんだめっきを行い開口部14に15μm厚の鉛−
錫はんだからなる接合ろう15を形成した。
【0027】次に、金属基板11をめっき電極にして、
硫酸銅浴からなる電解銅めっきにて開口部14の接合ろ
う15上に銅金属からなる100μm厚の電極パッド1
6を形成した。
【0028】次に、絶縁基板13及び電極パッド16上
に銅をスパッタリングして約3000Å厚の薄膜導体層
を形成した。さらに、電解銅めっきにて薄膜導体層上に
15μm厚の銅の導体層を形成し、フォトリソグラフィ
ープロセスならびにエッチング工程を用いて導体層をパ
ターニング処理して電極パッド16と電気的に接続され
た配線層17を形成した。
【0029】次に、絶縁基板13及び配線層17上にエ
ポキシ系の樹脂溶液をスクリーン印刷にて塗布、乾燥、
硬化して絶縁層18を形成した。さらに、絶縁層18の
所定位置にレーザ加工にてビアホールを形成し、ビアホ
ール及び絶縁層18上に銅の導体層を形成し、フォトリ
ソグラフィープロセスならびにエッチング工程を用いて
パターニング処理して配線層17とビア接続された配線
層19を形成した。
【0030】次に、接合ろう15、電極パッド16、配
線層17及び配線層19が形成された基板を10%の苛
性ソーダ溶液に浸せきし、金属基板11及びスペーサ層
12を剥離・除去して、絶縁基板13の片面に接合ろう
15及び電極パッド16からなるバンプ21と、もう一
方の面に配線層17及び配線層19からなる多層配線を
有するチップキャリア10を作製することができた。
【0031】上記チップキャリア10はポリイミドの絶
縁基板13をチップ実装のソルダーレジストとして利用
できるため、ソルダーレジストの形成工程を省略でき
る。
【0032】さらに、ICチップ31のパッド32とチ
ップキャリア10のバンプ31を接合して半田フリップ
チップ実装して半導体装置30を作製した。本発明のチ
ップキャリア10を用いてICチップをフリップチップ
実装した結果ICチップ31のパッド32側に適正な量
の半田が供給されて、高い接合信頼性を有する本発明の
半導体装置30が得られた。
【0033】
【発明の効果】本発明のチップキャリアは絶縁基板の片
面に接合ろう及び電極パッドからなるバンプを、もう一
方の面に配線層を形成しているため、ソルダーレジスト
の役目を絶縁基板に持たせることができ、ソルダーレジ
ストの形成工程を省略できる。さらに、本発明の製造方
法でバンプを形成すると、接合ろうの厚みを精度良く形
成できるとともに、実装条件にあった接合ろう(材料配
合及び厚み)を設定でき、且つ絶縁基板上に均一な高さ
のバンプを形成できる。さらに、本発明のチップキャリ
アを用いて半田フリップチップ実装した場合高い接合信
頼性を有する半導体装置を実現することができる。これ
により、実装信頼性の高い半導体装置を提供でき、半導
体パッケージ分野において優れた実用上の効果を発揮で
きる。
【図面の簡単な説明】
【図1】(a)は、本発明の半導体装置基板の一実施例
を示す模式斜視図である。(b)は、本発明の半導体装
置基板の一実施例の模式斜視図をA−A線で切断した模
式構成断面図を示す。
【図2】(a)〜(f)は、本発明の半導体装置基板の
一実施例の製造工程を工程順に示す模式構成断面図であ
る。
【図3】(a)は、本発明の半導体装置基板を用いてI
Cチップを半田フリップチップ実装した本発明の半導体
装置の一実施例を示す模式斜視図である。(b)は、本
発明の半導体装置の一実施例の模式斜視図をB−B線で
切断した模式構成断面図を示す。
【符号の説明】
10……チップキャリア 11……金属基板 12……スペーサ層 13……絶縁基板 14……開口部 15……接合ろう 16……電極パッド 17……配線層 18……絶縁層 19……配線層 21……バンプ 30……半導体装置 31……ICチップ 32……パッド

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】絶縁基板に配線層及びバンプが形成された
    チップキャリアにおいて、前記絶縁基板の片面に前記配
    線層が、もう一方の面に前記バンプが形成されているこ
    とを特徴とするチップキャリア。
  2. 【請求項2】前記バンプは電極パッドと接合ろうとから
    なることを特徴とする請求項1に記載のチップキャリ
    ア。
  3. 【請求項3】請求項1又は2に記載のチップキャリアを
    用いてICチップを半田フリップチップ実装したことを
    特徴とする半導体装置。
  4. 【請求項4】以下の工程を有することを特徴とする請求
    項1又は2に記載のチップキャリアの製造方法。 (a)金属板(11)上にスペーサー層(12)及び絶
    縁基板(13)を形成する工程。 (b)スペーサー層(12)及び絶縁基板(13)の所
    定位置に開口部(14)を形成する工程。 (c)開口部(14)に電解めっきにより所定厚の接合
    ろう(15)を形成する工程。 (d)接合ろう(15)が形成された開口部(14)の
    残部に電解めっきにより電極パッド(16)を形成する
    工程。 (e)電極パッド(16)及び絶縁基板(13)上に配
    線層(17)及び(19)からなる多層配線を形成する
    工程。 (f)金属板(11)及びスペーサー層(12)を剥離
    除去してチップキャリア(10)を形成する工程。
JP09606399A 1999-04-02 1999-04-02 チップキャリアの製造方法 Expired - Fee Related JP4161463B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP09606399A JP4161463B2 (ja) 1999-04-02 1999-04-02 チップキャリアの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09606399A JP4161463B2 (ja) 1999-04-02 1999-04-02 チップキャリアの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008103567A Division JP4835629B2 (ja) 2008-04-11 2008-04-11 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2000294675A true JP2000294675A (ja) 2000-10-20
JP4161463B2 JP4161463B2 (ja) 2008-10-08

Family

ID=14154983

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09606399A Expired - Fee Related JP4161463B2 (ja) 1999-04-02 1999-04-02 チップキャリアの製造方法

Country Status (1)

Country Link
JP (1) JP4161463B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006119495A (ja) * 2004-10-25 2006-05-11 Toppan Printing Co Ltd 電子ディスプレイ
JP2008283226A (ja) * 2000-10-18 2008-11-20 Nec Corp 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ
JP2009158912A (ja) * 2007-12-26 2009-07-16 Samsung Electro-Mechanics Co Ltd パッケージ用基板及びその製造方法
JP2012186270A (ja) * 2011-03-04 2012-09-27 Toppan Printing Co Ltd 半導体パッケージの製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008283226A (ja) * 2000-10-18 2008-11-20 Nec Corp 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ
JP2006119495A (ja) * 2004-10-25 2006-05-11 Toppan Printing Co Ltd 電子ディスプレイ
JP2009158912A (ja) * 2007-12-26 2009-07-16 Samsung Electro-Mechanics Co Ltd パッケージ用基板及びその製造方法
JP2012186270A (ja) * 2011-03-04 2012-09-27 Toppan Printing Co Ltd 半導体パッケージの製造方法

Also Published As

Publication number Publication date
JP4161463B2 (ja) 2008-10-08

Similar Documents

Publication Publication Date Title
JP3262497B2 (ja) チップ実装回路カード構造
JP3320979B2 (ja) デバイスをデバイス・キャリヤ上に直接実装する方法
JP4204989B2 (ja) 半導体装置及びその製造方法
US6828669B2 (en) Interconnection substrate having metal columns covered by a resin film, and manufacturing method thereof
KR100466680B1 (ko) 덴드라이트 상호접속을 이용하여 박판에 대한 박막의 부착
KR20080035974A (ko) 전자 부품이 탑재된 다층 배선 기판 및 그 제조 방법
JPH1174651A (ja) プリント配線板及びその製造方法
US6100112A (en) Method of manufacturing a tape carrier with bump
JP4835629B2 (ja) 半導体装置の製造方法
JP2009016377A (ja) 多層配線板及び多層配線板製造方法
JP5157455B2 (ja) 半導体装置
JP2833642B2 (ja) 多層配線基板及びその製造方法
JP4429435B2 (ja) バンプ付き二層回路テープキャリアおよびその製造方法
JP2000294675A (ja) チップキャリア及び半導体装置並びにチップキャリアの製造方法
JP2003229513A (ja) 素子内蔵基板および素子内蔵基板の製造方法
JPH10321750A (ja) 半導体装置および半導体チップを搭載する配線基板の製造方法
JP2004200608A (ja) プリント配線基板およびその製造方法
JP2001168224A (ja) 半導体装置、電子回路装置および製造方法
JPH06291246A (ja) マルチチップ半導体装置
JP5482170B2 (ja) 半導体装置、半導体装置の製造方法、回路基板及び回路基板の製造方法
JP2000340594A (ja) 転写バンプシートとその製造方法
JP2007027255A (ja) 半導体実装基板及びその製造方法
JP3233294B2 (ja) プリント配線板及びその製造方法
JP2000058705A (ja) 半導体装置およびその製造方法
KR100584971B1 (ko) 플립칩 패키지 기판의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060320

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070828

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071023

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080212

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080313

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080701

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080714

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110801

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110801

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120801

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120801

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130801

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees