JP2541472B2 - 微小電圧変化検出回路 - Google Patents
微小電圧変化検出回路Info
- Publication number
- JP2541472B2 JP2541472B2 JP5248928A JP24892893A JP2541472B2 JP 2541472 B2 JP2541472 B2 JP 2541472B2 JP 5248928 A JP5248928 A JP 5248928A JP 24892893 A JP24892893 A JP 24892893A JP 2541472 B2 JP2541472 B2 JP 2541472B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- differential amplifier
- voltage change
- change detection
- hold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【産業上の利用分野】本発明は微小電圧変化検出回路に
関し、特にＤ／Ａコンバータの単調性試験等を行う微小
電圧変化検出回路に関する。
関し、特にＤ／Ａコンバータの単調性試験等を行う微小
電圧変化検出回路に関する。
【０００２】
【従来の技術】従来、かかるＤ／Ａコンバータの単調性
試験回路としては、微分利得測定回路がある。この測定
回路はＤ／Ａコンバータを１ステップずつ変化させ、出
力電圧の変化量を測定するものであるが、一般的にはサ
ンプル＆ホールド回路と差動増幅回路とにより電圧の変
化量のみを取り出し、それを判定することで行われてい
る。
試験回路としては、微分利得測定回路がある。この測定
回路はＤ／Ａコンバータを１ステップずつ変化させ、出
力電圧の変化量を測定するものであるが、一般的にはサ
ンプル＆ホールド回路と差動増幅回路とにより電圧の変
化量のみを取り出し、それを判定することで行われてい
る。
【０００３】図２は従来の一例を示す微小電圧変化検出
回路のブロック図である。図２に示すように、この検出
回路６ａは被測定デバイスであるＤ／Ａコンバータ１へ
入力端子ＩＮからディジタル信号を入力し、そのアナロ
グ出力をサンプル＆ホールド（以下、Ｓ／Ｈと称す）す
るＳ／Ｈ回路２と、Ｄ／Ａコンバータ１のアナログ出力
電圧およびＳ／Ｈ回路２の出力電圧の差を増幅し、その
増幅信号を出力端子ＯＵＴに出力する差動増幅回路３と
を備えている。実際の測定にあたっては、Ｄ／Ａコンバ
ータ１の出力を初期値Ｖ０に設定してからＳ／Ｈ回路２
をサンプリング状態にし、しかる後出力が安定した時点
でホールド状態に戻す。この状態で、Ｄ／Ａコンバータ
１を１ステップ分ΔＶ変化させると、差動増幅回路３の
入力の一方にはＶ０＋ΔＶが入力されるが、もう一方の
入力はＳ／Ｈ回路２により保持されるので、初期値Ｖ０
に固定されている。このため、差動増幅回路３の出力Ｏ
ＵＴは（Ｖ０＋ΔＶ）−Ｖ０、すなわちΔＶのみを増幅
した値が得られる。
回路のブロック図である。図２に示すように、この検出
回路６ａは被測定デバイスであるＤ／Ａコンバータ１へ
入力端子ＩＮからディジタル信号を入力し、そのアナロ
グ出力をサンプル＆ホールド（以下、Ｓ／Ｈと称す）す
るＳ／Ｈ回路２と、Ｄ／Ａコンバータ１のアナログ出力
電圧およびＳ／Ｈ回路２の出力電圧の差を増幅し、その
増幅信号を出力端子ＯＵＴに出力する差動増幅回路３と
を備えている。実際の測定にあたっては、Ｄ／Ａコンバ
ータ１の出力を初期値Ｖ０に設定してからＳ／Ｈ回路２
をサンプリング状態にし、しかる後出力が安定した時点
でホールド状態に戻す。この状態で、Ｄ／Ａコンバータ
１を１ステップ分ΔＶ変化させると、差動増幅回路３の
入力の一方にはＶ０＋ΔＶが入力されるが、もう一方の
入力はＳ／Ｈ回路２により保持されるので、初期値Ｖ０
に固定されている。このため、差動増幅回路３の出力Ｏ
ＵＴは（Ｖ０＋ΔＶ）−Ｖ０、すなわちΔＶのみを増幅
した値が得られる。
【０００４】
【発明が解決しようとする課題】上述した従来の微小電
圧変化検出回路は、１つのＳ／Ｈ回路を用いるため、全
体の誤差がこのＳ／Ｈ回路によって左右される。このＳ
／Ｈ回路の誤差としては、サンプリング状態からホール
ド状態に変化する時、制御信号の迴り込み等によって生
じる誤差がある。通常、この誤差はステップホールド誤
差と呼ばれている。
圧変化検出回路は、１つのＳ／Ｈ回路を用いるため、全
体の誤差がこのＳ／Ｈ回路によって左右される。このＳ
／Ｈ回路の誤差としては、サンプリング状態からホール
ド状態に変化する時、制御信号の迴り込み等によって生
じる誤差がある。通常、この誤差はステップホールド誤
差と呼ばれている。
【０００５】しかも、一般に安価なモノリシック集積回
路を使用する場合のステップホールド誤差とオフセット
電圧は、数百μＶ〜１ｍＶ程度になる。このため、従来
の試験回路としての微小電圧変化検出回路は、１ステッ
プ当りの変化量が前述したステップホールド誤差よりも
充分に大きい場合にしか使用できないという欠点があ
る。
路を使用する場合のステップホールド誤差とオフセット
電圧は、数百μＶ〜１ｍＶ程度になる。このため、従来
の試験回路としての微小電圧変化検出回路は、１ステッ
プ当りの変化量が前述したステップホールド誤差よりも
充分に大きい場合にしか使用できないという欠点があ
る。
【０００６】本発明の目的は、かかるステップホールド
誤差の影響が小さく、高精度の試験を可能にする微小電
圧変化検出回路を提供することにある。
誤差の影響が小さく、高精度の試験を可能にする微小電
圧変化検出回路を提供することにある。
【０００７】
【課題を解決するための手段】本発明の微小電圧変化検
出回路は、入力信号をサンプル＆ホールドするサンプル
＆ホールド回路およびその入出力間の差電圧を増幅する
差動増幅回路を複数組直列接続し、最終段の差動増幅回
路の増幅率を前段の差動増幅回路の増幅率よりも小さく
するとともに、前段のサンプル＆ホールド回路から順に
ホールド状態にするように構成される。
出回路は、入力信号をサンプル＆ホールドするサンプル
＆ホールド回路およびその入出力間の差電圧を増幅する
差動増幅回路を複数組直列接続し、最終段の差動増幅回
路の増幅率を前段の差動増幅回路の増幅率よりも小さく
するとともに、前段のサンプル＆ホールド回路から順に
ホールド状態にするように構成される。
【０００８】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１は、本発明の一実施例を示す微小電圧
変化検出回路のブロック図である。図１に示すように、
本実施例の検出回路６は被測定デバイスとしてのＤ／Ａ
コンバータ１の出力を２組の直列接続した電圧変化検出
部により検出する例である。すなわち、第１の電圧変化
検出部は、Ｄ／Ａコンバータ１の出力電圧をサンプル＆
ホールドする第１のＳ／Ｈ回路２およびその入力間の差
電圧を増幅するための増幅率の高い第１の差動増幅回路
３で構成される。また、この第１の電圧変化検出部に直
列に接続される第２の電圧変化検出部は第１の差動増幅
回路３の出力をサンプル＆ホールドする第２のＳ／Ｈ回
路４およびその入出力間の差電圧を増幅するための増幅
率の低い第２の差動増幅回路５で構成される。しかも、
これら第１，第２のＳ／Ｈ回路２，４はＤ／Ａコンバー
タ１に近い方より順次ホールド状態にする。尚、ここで
は、仮に第１の差動増幅回路３の増幅率を１０００倍と
し、第２の差動増幅回路５の増幅率を１倍として説明す
る。
て説明する。図１は、本発明の一実施例を示す微小電圧
変化検出回路のブロック図である。図１に示すように、
本実施例の検出回路６は被測定デバイスとしてのＤ／Ａ
コンバータ１の出力を２組の直列接続した電圧変化検出
部により検出する例である。すなわち、第１の電圧変化
検出部は、Ｄ／Ａコンバータ１の出力電圧をサンプル＆
ホールドする第１のＳ／Ｈ回路２およびその入力間の差
電圧を増幅するための増幅率の高い第１の差動増幅回路
３で構成される。また、この第１の電圧変化検出部に直
列に接続される第２の電圧変化検出部は第１の差動増幅
回路３の出力をサンプル＆ホールドする第２のＳ／Ｈ回
路４およびその入出力間の差電圧を増幅するための増幅
率の低い第２の差動増幅回路５で構成される。しかも、
これら第１，第２のＳ／Ｈ回路２，４はＤ／Ａコンバー
タ１に近い方より順次ホールド状態にする。尚、ここで
は、仮に第１の差動増幅回路３の増幅率を１０００倍と
し、第２の差動増幅回路５の増幅率を１倍として説明す
る。
【０００９】まず、Ｄ／Ａコバータ１の出力を初期値Ｖ
０に設定し、第１のＳ／Ｈ回路２および第２のＳ／Ｈ回
路を一定時間サンプリング状態にする。しかる後、第１
のＳ／Ｈ回路２を先にホールド状態に戻し、一定時間経
過してから第２のＳ／Ｈ回路４をホールド状態に戻す。
この時、第１のＳ／Ｈ回路２のステップホールド誤差
は、第１の差動増幅回路３により増幅されるが、第２の
Ｓ／Ｈ回路４はこの誤差を含んだ値を保持するため、第
２の差動増幅回路５の出力には第２のＳ／Ｈ回路４のス
テップホールド誤差しか現われない。
０に設定し、第１のＳ／Ｈ回路２および第２のＳ／Ｈ回
路を一定時間サンプリング状態にする。しかる後、第１
のＳ／Ｈ回路２を先にホールド状態に戻し、一定時間経
過してから第２のＳ／Ｈ回路４をホールド状態に戻す。
この時、第１のＳ／Ｈ回路２のステップホールド誤差
は、第１の差動増幅回路３により増幅されるが、第２の
Ｓ／Ｈ回路４はこの誤差を含んだ値を保持するため、第
２の差動増幅回路５の出力には第２のＳ／Ｈ回路４のス
テップホールド誤差しか現われない。
【００１０】次に、Ｄ／Ａコンバータ１の出力を１ステ
ップ分ΔＶだけ変化させる。この時、第１の差動増幅回
路３の出力はΔＶ×１０００倍だけ変化し、第２の差動
増幅回路５の入力に供給される。このため、第２の差動
増幅回路５の出力はΔＶ×１０００＋第２のＳ／Ｈ回路
４のステップホールド電圧になる。すなわち、従来の検
出回路に比べ、ステップホールド誤差が１／１０００に
なっており、１６ｂｉｔクラスのオーディオＤ／Ａコン
バータに対しても使用可能になる。
ップ分ΔＶだけ変化させる。この時、第１の差動増幅回
路３の出力はΔＶ×１０００倍だけ変化し、第２の差動
増幅回路５の入力に供給される。このため、第２の差動
増幅回路５の出力はΔＶ×１０００＋第２のＳ／Ｈ回路
４のステップホールド電圧になる。すなわち、従来の検
出回路に比べ、ステップホールド誤差が１／１０００に
なっており、１６ｂｉｔクラスのオーディオＤ／Ａコン
バータに対しても使用可能になる。
【００１１】
【発明の効果】以上説明したように、本発明は第１のＳ
／Ｈ回路と増幅率の大きい第１の差動増幅回路の後に、
第２のＳ／Ｈ回路と増幅率が低い第２の差動増幅回路を
直列接続し、各Ｓ／Ｈ回路を前段より順次Ｓ／Ｈするこ
とにより、最終段以外のＳ／Ｈ回路のステップホールド
誤差の影響を排除できるので、ステップホールド誤差の
影響の小さい微小電圧変化の検出を可能にするととも
に、高精度試験を実現することができるという効果があ
る。
／Ｈ回路と増幅率の大きい第１の差動増幅回路の後に、
第２のＳ／Ｈ回路と増幅率が低い第２の差動増幅回路を
直列接続し、各Ｓ／Ｈ回路を前段より順次Ｓ／Ｈするこ
とにより、最終段以外のＳ／Ｈ回路のステップホールド
誤差の影響を排除できるので、ステップホールド誤差の
影響の小さい微小電圧変化の検出を可能にするととも
に、高精度試験を実現することができるという効果があ
る。
【図１】本発明の一実施例を示す微小電圧変化検出回路
のブロック図である。
のブロック図である。
【図２】従来の一例を示す微小電圧変化検出回路のブロ
ック図である。
ック図である。
１ Ｄ／Ａコンバータ ２，４ Ｓ／Ｈ回路 ３ 第１の差動増幅回路 ５ 第２の差動増幅回路 ６ 微小電圧変化検出回路
Claims (1)
- 【請求項１】 入力信号をサンプル＆ホールドするサン
プル＆ホールド回路およびその入出力間の差電圧を増幅
する差動増幅回路を複数組直列接続し、最終段の差動増
幅回路の増幅率を前段の差動増幅回路の増幅率よりも小
さくするとともに、前段のサンプル＆ホールド回路から
順にホールド状態にすることを特徴とする微小電圧変化
検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5248928A JP2541472B2 (ja) | 1993-10-05 | 1993-10-05 | 微小電圧変化検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5248928A JP2541472B2 (ja) | 1993-10-05 | 1993-10-05 | 微小電圧変化検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07106966A JPH07106966A (ja) | 1995-04-21 |
| JP2541472B2 true JP2541472B2 (ja) | 1996-10-09 |
Family
ID=17185506
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5248928A Expired - Lifetime JP2541472B2 (ja) | 1993-10-05 | 1993-10-05 | 微小電圧変化検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2541472B2 (ja) |
-
1993
- 1993-10-05 JP JP5248928A patent/JP2541472B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07106966A (ja) | 1995-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6255839B1 (en) | Voltage applied type current measuring circuit in an IC testing apparatus | |
| JP2008145269A (ja) | センサ装置 | |
| US5532582A (en) | Analog input apparatus | |
| JP4330791B2 (ja) | 半導体集積回路装置および半導体集積回路装置の制御方法 | |
| JP2541472B2 (ja) | 微小電圧変化検出回路 | |
| JPS58219465A (ja) | Ｄ／ａコンバ−タ用試験装置 | |
| CN205509991U (zh) | 放大电路及传感信号处理装置 | |
| JPH07273650A (ja) | 非線形信号用のａ／ｄ変換回路 | |
| JP2743852B2 (ja) | 積分型信号検出回路 | |
| JPH09312569A (ja) | Ｄａコンバータ試験装置及びこの装置を用いた半導体試験装置 | |
| JPWO2006019007A1 (ja) | 差動コンパレータ回路、テストヘッド、及び試験装置 | |
| JPH0812114B2 (ja) | デジタル温度検出装置 | |
| KR19980082915A (ko) | 오프셋 평가 회로 및 그의 방법 | |
| JPH05288567A (ja) | アナログ入力装置 | |
| Maidon et al. | Using IDD to analyze analog faults and development of a sensor | |
| JPS63100382A (ja) | 断線検出方法 | |
| JP2968380B2 (ja) | 入力測定装置 | |
| US6693570B2 (en) | Digital-to-analog conversion circuitry incorporating a simplified testing circuit | |
| JP3305194B2 (ja) | 固体撮像装置の試験装置 | |
| JP2827233B2 (ja) | 半導体試験装置 | |
| JP2000227448A (ja) | Ｄｃ測定装置 | |
| JPH0454461Y2 (ja) | ||
| CN105680810A (zh) | 放大电路、信号放大方法及传感信号处理装置 | |
| JPH0526965Y2 (ja) | ||
| JP2002098738A (ja) | Ｉｃテスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960604 |