JPH0454461Y2 - - Google Patents
Info
- Publication number
- JPH0454461Y2 JPH0454461Y2 JP4514183U JP4514183U JPH0454461Y2 JP H0454461 Y2 JPH0454461 Y2 JP H0454461Y2 JP 4514183 U JP4514183 U JP 4514183U JP 4514183 U JP4514183 U JP 4514183U JP H0454461 Y2 JPH0454461 Y2 JP H0454461Y2
- Authority
- JP
- Japan
- Prior art keywords
- pass filter
- low
- zero
- analog
- auto
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Description
【考案の詳細な説明】
本考案は、オートゼロ手段を有する電圧測定装
置に関するものである。
置に関するものである。
従来公知のオートゼロ手段を有する電圧測定装
置の一例を第１図に示す。第１図において、Vin
は被測定入力、PAはプリアンプ、LPはローパス
フイルター、SWはオートゼロ用の切換スイツ
チ、Ａ／Ｄはアナログ・デイジタル変換器（以
下、単にＡ／Ｄ変換器という）、OPは記憶機能を
有する演算回路、DIは表示回路である。被測定
の入力VinはプリアンプＡ、ローパスフイルター
LP及び切換スイツチSWの端子ａを介してＡ／Ｄ
変換器に加えられ、Ａ／Ｄ変換器の出力は演算回
路OPを介して表示又は記録回路DIで測定され
る。切換スイツチSWの端子ｂはコモンに接続さ
れている。
置の一例を第１図に示す。第１図において、Vin
は被測定入力、PAはプリアンプ、LPはローパス
フイルター、SWはオートゼロ用の切換スイツ
チ、Ａ／Ｄはアナログ・デイジタル変換器（以
下、単にＡ／Ｄ変換器という）、OPは記憶機能を
有する演算回路、DIは表示回路である。被測定
の入力VinはプリアンプＡ、ローパスフイルター
LP及び切換スイツチSWの端子ａを介してＡ／Ｄ
変換器に加えられ、Ａ／Ｄ変換器の出力は演算回
路OPを介して表示又は記録回路DIで測定され
る。切換スイツチSWの端子ｂはコモンに接続さ
れている。
この装置において回路のオフセツトを自動的に
キヤンセルするには、既に公知であるように測定
に先立つて、切換スイツチSWの端子ｂをコモン
COMに接続することにより行なわれる。しかし、
この方法では後段のＡ／Ｄ変換器のオフセツトを
キヤンセルするには有効であるが、前段のプリア
ンプPA及びローパスフイルターLPのオフセツト
はキヤンセルできない。これを解決するために、
第２図に示すように切換スイツチSWをプリアン
プPAの前に置く構成も考えられるが、この場合
ローパスフイルターLPの応答によつて系のスピ
ードが決まるので、高速動作ができない欠点があ
る。本考案はこれらの問題点を解決したもので、
その実施例を第３図に示す。
キヤンセルするには、既に公知であるように測定
に先立つて、切換スイツチSWの端子ｂをコモン
COMに接続することにより行なわれる。しかし、
この方法では後段のＡ／Ｄ変換器のオフセツトを
キヤンセルするには有効であるが、前段のプリア
ンプPA及びローパスフイルターLPのオフセツト
はキヤンセルできない。これを解決するために、
第２図に示すように切換スイツチSWをプリアン
プPAの前に置く構成も考えられるが、この場合
ローパスフイルターLPの応答によつて系のスピ
ードが決まるので、高速動作ができない欠点があ
る。本考案はこれらの問題点を解決したもので、
その実施例を第３図に示す。
第３図において、SWは端子ａ，ｂを有する切
換スイツチ、PAはプリアンプ、LPはローパスフ
イルター、Ａ／ＤはＡ／Ｄ変換器、OPは記憶機
能をする演算回路、DIは表示又は記録回路であ
る。被測定入力源Vinは切換スイツチSWの端子
ａとプリアンプPAを介してローパスフイルター
LPに接続され、ローパスフイルターLPの出力端
子はＡ／Ｄ変換器と演算回路OPを介して表示回
路DI接続されている。
換スイツチ、PAはプリアンプ、LPはローパスフ
イルター、Ａ／ＤはＡ／Ｄ変換器、OPは記憶機
能をする演算回路、DIは表示又は記録回路であ
る。被測定入力源Vinは切換スイツチSWの端子
ａとプリアンプPAを介してローパスフイルター
LPに接続され、ローパスフイルターLPの出力端
子はＡ／Ｄ変換器と演算回路OPを介して表示回
路DI接続されている。
ローパスフイルターLPにおいて、Ｒ１，Ｒ２
は抵抗素子、Ｓ１，Ｓ２はスイツチ、Ａは演算増
幅器、Ｃ１，Ｃ２はキヤパシタである。演算増幅
Ａの（＋）入力端子は抵抗素子Ｒ２，Ｒ１を介し
てプリアンプPAの出力端子に接続されると共に、
スイツチＳ１とキヤパシタＣ１の直列回路を介し
てコモンCOMに接続されている。演算増幅器Ａ
の出力端子はこの増幅器の（−）入力端子に接続
されると共にスイツチＳ２とキヤパシタＣ２の直
列回路を介して抵抗素子Ｒ１とＲ２の接続点に接
続され、かつＡ／Ｄ変換器の入力端子に接続され
ている。
は抵抗素子、Ｓ１，Ｓ２はスイツチ、Ａは演算増
幅器、Ｃ１，Ｃ２はキヤパシタである。演算増幅
Ａの（＋）入力端子は抵抗素子Ｒ２，Ｒ１を介し
てプリアンプPAの出力端子に接続されると共に、
スイツチＳ１とキヤパシタＣ１の直列回路を介し
てコモンCOMに接続されている。演算増幅器Ａ
の出力端子はこの増幅器の（−）入力端子に接続
されると共にスイツチＳ２とキヤパシタＣ２の直
列回路を介して抵抗素子Ｒ１とＲ２の接続点に接
続され、かつＡ／Ｄ変換器の入力端子に接続され
ている。
第４図イは第３図装置のオートゼロ時の、又第
４図ロはＡ／Ｄ変換器の変換器動作時のタイミン
グを示す図で、ＴはＡ／Ｄ変換器の１変換動作サ
イクルを示すものである。即ち、第３図の装置は
Ａ／Ｄ変換器の１変換動作サイクル中にオートゼ
ロが行なわれるようになつている。このような構
成の第３図装置の動作を説明すると次の如くな
る。
４図ロはＡ／Ｄ変換器の変換器動作時のタイミン
グを示す図で、ＴはＡ／Ｄ変換器の１変換動作サ
イクルを示すものである。即ち、第３図の装置は
Ａ／Ｄ変換器の１変換動作サイクル中にオートゼ
ロが行なわれるようになつている。このような構
成の第３図装置の動作を説明すると次の如くな
る。
測定動作に先立つて第４図イに示す如く１変換
動作サイクル中でオートゼロを行なうが、その場
合切換スイツチSWの端子ａをOff、端子ｂをOn
にし、そしてスイツチＳ１とＳ２を共にOffにす
る。そうすると、ローパスフイルターLPにおけ
る演算増幅器Ａはボルテージフオロワとして動作
し、プリアンプPAと演算増幅器Ａのオフセツト
電圧の和がＡ／Ｄ変換器に加えられてデイジタル
変換され、その変換信号は演算回路OPに加えら
れてその記憶機能によりホールドされる。このオ
トゼロ実行中にはキヤパシタＣ１，Ｃ２はオート
ゼロ直前の電圧値を保持している。
動作サイクル中でオートゼロを行なうが、その場
合切換スイツチSWの端子ａをOff、端子ｂをOn
にし、そしてスイツチＳ１とＳ２を共にOffにす
る。そうすると、ローパスフイルターLPにおけ
る演算増幅器Ａはボルテージフオロワとして動作
し、プリアンプPAと演算増幅器Ａのオフセツト
電圧の和がＡ／Ｄ変換器に加えられてデイジタル
変換され、その変換信号は演算回路OPに加えら
れてその記憶機能によりホールドされる。このオ
トゼロ実行中にはキヤパシタＣ１，Ｃ２はオート
ゼロ直前の電圧値を保持している。
一方、第４図ロに示す測定動作が行なわれる場
合には、切換スイツチSWの端子ａをOn、端子ｂ
をOffにし、そしてスイツチＳ１，Ｓ２を共にOn
にする。そうすると、被測定入力Vinはプリアン
プPAを介してローパスフイルターLPに加えられ
る。この場合、スイツチＳ１とＳ２がOnにされ
ることによりローパスフイルターLPは公知の如
く、２次のローパスフイルターとして動作する。
このようなローパスフイルターLPを通つた被測
定入力VinはＡ／Ｄ変換器に加えられ、その変換
信号は演算回路OPに加えられてその記憶機能に
よりホールドされる。演算回路OPは、先にホー
ルドしたオートゼロ時におけるプリアンプPAと
演算増幅器OPのオフセツト電圧の和を、被測定
入力VinのＡ／Ｄ変換値から差し引く演算を行な
う。その結果演算回路OPが出力するデイジタル
信号はプリアンプPAと演算増幅器OP及びＡ／Ｄ
変換器のオフセツト電圧が自動的にキヤンセルさ
れたものとなり、被測定入力Vinに正確に対応し
たデイジタル信号が表示又は記録回路DIに加え
られてその値が示されるものとなる。
合には、切換スイツチSWの端子ａをOn、端子ｂ
をOffにし、そしてスイツチＳ１，Ｓ２を共にOn
にする。そうすると、被測定入力Vinはプリアン
プPAを介してローパスフイルターLPに加えられ
る。この場合、スイツチＳ１とＳ２がOnにされ
ることによりローパスフイルターLPは公知の如
く、２次のローパスフイルターとして動作する。
このようなローパスフイルターLPを通つた被測
定入力VinはＡ／Ｄ変換器に加えられ、その変換
信号は演算回路OPに加えられてその記憶機能に
よりホールドされる。演算回路OPは、先にホー
ルドしたオートゼロ時におけるプリアンプPAと
演算増幅器OPのオフセツト電圧の和を、被測定
入力VinのＡ／Ｄ変換値から差し引く演算を行な
う。その結果演算回路OPが出力するデイジタル
信号はプリアンプPAと演算増幅器OP及びＡ／Ｄ
変換器のオフセツト電圧が自動的にキヤンセルさ
れたものとなり、被測定入力Vinに正確に対応し
たデイジタル信号が表示又は記録回路DIに加え
られてその値が示されるものとなる。
このような構成の本考案の装置においては、
(1) オートゼロを初段で行なうようにしたので、
プリアンプPAと演算増幅器OPに高性能のアン
プを必要としない。
プリアンプPAと演算増幅器OPに高性能のアン
プを必要としない。
(2) オートゼロ時にはフイルターLPはボルテー
ジフオロワとして動作するようになつているの
で、ローパスフイルターLPの応答時間には無
関係に高速でオートゼロを行なうことができ
る。
ジフオロワとして動作するようになつているの
で、ローパスフイルターLPの応答時間には無
関係に高速でオートゼロを行なうことができ
る。
等の特徴がある。
第１図及び第２図は夫々電圧測定装置の従来例
を示す図、第３図は本考案に係る電圧測定装置の
一実施例を示す図、第４図は第３図装置の動作を
説明するためのタイミングチヤートである。 Vin……被測定入力、PA……プリアンプ、LP
……ローパスフイルター、Ａ／Ｄ……アナログ・
デイジタル変換器、OP……演算回路、DI……表
示又は記録回路。
を示す図、第３図は本考案に係る電圧測定装置の
一実施例を示す図、第４図は第３図装置の動作を
説明するためのタイミングチヤートである。 Vin……被測定入力、PA……プリアンプ、LP
……ローパスフイルター、Ａ／Ｄ……アナログ・
デイジタル変換器、OP……演算回路、DI……表
示又は記録回路。
Claims (1)
- 【実用新案登録請求の範囲】 一対の端子を有し一方の端子が被測定入力源に
接続され他方の端子がコモンに接続されたオート
ゼロ用の切換スイツチ、この切換スイツチにプリ
アンプを介して接続されたローパスフイルター、
このローパスフイルターの出力をデイジタル信号
に変換するアナログ・デイジタル変換器、記憶機
能を有し前記アナログ・デイジタル変換器の出力
が与えられる演算回路、及びこの演算回路の出力
を表示又は記録する表示又は記録回路からなり、 前記ローパスフイルターはオートゼロ時にボル
テージフオロワーとして動作し、アナログ・デイ
ジタル変換器が被測定入力をデイジタル信号に変
換するとき２次のローパスフイルターとして動作
するように構成され、 前記演算回路はアナログ・デイジタル変換器が
出力するオートゼロ時に得たオフセツト電圧を被
測定入力の値より差し引く演算を行なうように構
成したことを特徴とする電圧測定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4514183U JPS59151165U (ja) | 1983-03-29 | 1983-03-29 | 電圧測定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4514183U JPS59151165U (ja) | 1983-03-29 | 1983-03-29 | 電圧測定装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59151165U JPS59151165U (ja) | 1984-10-09 |
| JPH0454461Y2 true JPH0454461Y2 (ja) | 1992-12-21 |
Family
ID=30175657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4514183U Granted JPS59151165U (ja) | 1983-03-29 | 1983-03-29 | 電圧測定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59151165U (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4624326B2 (ja) * | 2006-08-30 | 2011-02-02 | 三洋電機株式会社 | 車両の充放電電流の検出方法 |
-
1983
- 1983-03-29 JP JP4514183U patent/JPS59151165U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59151165U (ja) | 1984-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0454461Y2 (ja) | ||
| EP0680151A1 (en) | Analog-to-digital conversion device for low frequency low amplitude differential signals | |
| JPH0698201A (ja) | 輪郭測定前処理回路 | |
| JP3178944B2 (ja) | 入力装置 | |
| JP2993532B2 (ja) | ホイートストンブリッジ型ロードセルの励振回路 | |
| JP3048745B2 (ja) | アナログ入力装置 | |
| JPH0537248Y2 (ja) | ||
| JPH0452661Y2 (ja) | ||
| JPS63133069A (ja) | 直流差電圧の測定装置 | |
| JPH0611370A (ja) | 電磁流量計 | |
| JPH0569631U (ja) | 容量式電磁流量計 | |
| JPH07946Y2 (ja) | 交流電圧計 | |
| JPH0342560Y2 (ja) | ||
| JP2541472B2 (ja) | 微小電圧変化検出回路 | |
| JPH0641180Y2 (ja) | 増幅器の電気的特性測定装置 | |
| JPH06100626B2 (ja) | 測温抵抗体回路 | |
| JPH0424440Y2 (ja) | ||
| JP2595858B2 (ja) | 温度測定回路 | |
| JPH0156385B2 (ja) | ||
| JPH0335289Y2 (ja) | ||
| JPS5821213Y2 (ja) | 入力切換装置 | |
| JPS63273021A (ja) | 交流光成分増幅装置 | |
| JPH0334163Y2 (ja) | ||
| JPH0527828B2 (ja) | ||
| JPS62135775A (ja) | 差電圧測定回路 |