JP2008145269A - センサ装置 - Google Patents

Abstract

【課題】物理量を検出するに際し、広いダイナミックレンジと高感度との両立を図ることができるセンサ装置を提供する。
【解決手段】物理量を検出してその物理量に応じたレベルの信号を出力するセンサ部１００から当該信号を入力して処理するノンリニア信号処理回路部２００を設ける。そして、当該ノンリニア信号処理回路部に、センサ部１００から入力される信号を対数変換する対数変換器２１０と、当該対数変換器２１０で対数変換された信号をデジタル化するＡ／Ｄ変換器２２０と、Ａ／Ｄ変換器２２０でデジタル化された信号を逆対数変換する逆対数変換器２３２と、を備える。
【選択図】図１

Description

本発明は、広ダイナミックレンジのセンサ出力を高感度で取得することができるセンサ装置に関する。

従来より、物理量として加速度を検出するセンサが、例えば特許文献１で提案されている。具体的に、特許文献１では、加速度に応じた容量を検出するセンシング部と、センシング部で検出された加速度信号を処理する検出回路とを備えて構成されるセンサが提案されている。このようなセンサにおいて、検出回路は、センシング部から入力される容量値としての加速度信号を電圧信号に変換する機能を有しており、当該電圧信号をリニアに信号増幅することができる。
特開２００２−４００４７号公報

しかしながら、上記従来の技術では、微小加速度等の微少な物理量を検出する必要がある場合、センシング部を高感度にする必要がある。すなわち、上記センサを例えば車両に搭載し、車両制御等の制御に採用した場合、微少な加速度の値に基づいた制御を行うようにするためには、微少な加速度を検出するようにすることが望ましい。

このような場合、センシング部のダイナミックレンジを狭くすることで、高感度に加速度を検出することができる。しかし、センシング部における出力は電源電圧の近傍までが検出の限界であるため、センシング部の感度を上げると、センシング部で検出できる最大加速度、すなわちダイナミックレンジを小さくする必然性が生じてしまう。

その一方で、センサを車両のエアバッグ制御に用いる場合、センシング部では車両が受ける衝撃に相当する大きな加速度を検出できるようにするため、ダイナミックレンジを大きくしなければならない。しかし、加速度を高感度で検出できるようにしたセンシング部に大きな加速度が印加されると、加速度がレンジオーバーしてしまい、正確な加速度を検出できなくなってしまう。

そこで、ダイナミックレンジが異なるセンシング部を備えたセンサを複数用意し、車両制御等に応じて使い分けることが考えられる。しかし、センサを複数用意することや、各センサ出力の処理回路が必要になる等、センサそのもののサイズやコストが上がり、好ましくない。

本発明は、上記点に鑑み、物理量を検出するに際し、センサ出力の広ダイナミックレンジと高感度との両立を図ることができるセンサ装置を提供することを目的とする。

上記目的を達成するため、本発明は、センサ装置に物理量を検出してその物理量に応じたレベルの信号を出力するセンサ部（１００）から当該信号を入力して処理する信号処理回路部（２００）を設ける。そして、当該信号処理回路部に、センサ部から入力される信号を対数変換する対数変換器（２１０）と、対数変換器で対数変換された信号をデジタル化するＡ／Ｄ変換器（２２０）と、Ａ／Ｄ変換器でデジタル化された信号を逆対数変換する逆対数変換器（２３２）と、を備えることが特徴となっている。

このように、センサ部から出力された信号を対数変換することで、センサ部で検出できる信号のダイナミックレンジを拡大することができ、微少な物理量と共に大きな物理量も検出できるようにすることができる。このようにして対数変換された信号は、Ａ／Ｄ変換部によってデジタル信号化した後、逆対数変換器にて逆変換することでリニアの信号に戻すことができる。

また、対数変換した後の信号をＡ／Ｄ変換することで、センサ部の出力が微小信号であっても高分解能でデジタル化することができ、高感度を確保することができる。もちろん、センサ部の出力が大きな信号であったとしても、対数変換した後の信号をデジタル信号に変換するため、信号歪を発生させることなく高感度でＡ／Ｄ変換することができる。以上のようにして、センサ部の広ダイナミックレンジと高感度との両立を図ることができる。

上記のようなセンサ装置において、センサ部から、当該センサ部に物理量が印加されている場合に当該物理量に応じたレベルに相当する信号処理用の信号（ＶＡ１）と、当該センサ部に物理量が印加されていない場合に相当するリファレンス用の信号（ＶＢ１）とを出力するようにする。これに伴い、対数変換器では、信号処理用の信号およびリファレンス用の信号をそれぞれ対数変換し、Ａ／Ｄ変換部では、対数変換器から入力される信号処理用の信号（ＶＡ２）およびリファレンス用の信号（ＶＢ２）をそれぞれデジタル化する。そして、信号処理回路部に備えられた減算器（２３１）にて、Ａ／Ｄ変換部にてＡ／Ｄ変換された信号処理用の信号（ＤＶＡ）とリファレンス用の信号（ＤＶＢ）との差分をとることで、信号処理用の信号から物理量の変化量に相当する信号を取得する。この後、逆対数変換器にて、減算器にて取得された物理量の変化量に相当する信号を逆対数変換することもできる。

これにより、センサ部に印加される物理量の変化量のみの値を示す信号をセンサ装置から外部に出力することができる。

また、信号処理回路部に、逆対数変換器から出力される信号のオフセット補正を行うオフセット加算器（２３４）を備えることができる。これにより、センサ部の出力をオフセット補正して外部に出力することができる。

そして、信号処理回路部に、信号を外部に出力するための出力変換器（２４０）を備えることもできる。すなわち、出力変換器は外部とのインターフェースとして機能させることにより、センサ装置と外部機器とを接続することができる。

なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。

（第１実施形態）
以下、本発明の第１実施形態について図を参照して説明する。本実施形態で示されるセンサ装置は、例えば車両に搭載され、エアバッグ制御や車両の横滑りを防止する車両制御等に用いられるものである。

図１は、本発明の一実施形態に係るセンサ装置のブロック構成図である。この図に示されるように、センサ装置は、センサ部１００と、ノンリニア信号処理回路部２００（本発明の信号処理回路部に相当）と、を備えて構成されている。

センサ部１００は、物理量を検出するものであり、本実施形態では、物理量として加速度を検出する加速度センサに相当するものである。このようなセンサ部１００は、加速度をコンデンサ容量の変化として検出するセンサエレメント１１０と、センサエレメント１１０で検出されたコンデンサ容量の変化に基づいて加速度を取得する検出回路１２０とを有した構成となっている。

センサエレメント１１０は、例えばシリコン基板等に対して一般に知られている櫛歯構造を有する梁構造体が形成されており、この梁構造体によって可動電極１１１、１１２および固定電極１１３、１１４が構成されている。このようなセンサエレメント１１０では、対向配置された可動電極１１１および固定電極１１３と可動電極１１２および固定電極１１４とによって差動容量が構成されており、各固定電極１１３、１１４に対して互いに反転する電圧が周期的に印加されることで、可動電極１１１、１１２の変位に応じた差動容量変化に基づく加速度が検出されるようになっている。加速度に応じた容量の変化は検出信号として出力される。

また、検出回路１２０は、Ｃ−Ｖ変換回路１２１と、スイッチ回路１２２と、信号処理回路１２３と、制御信号発生回路１２４とを備えた処理回路を構成している。

Ｃ−Ｖ変換回路１２１は、センサエレメント１１０の出力、すなわち差動容量の変化を電圧に変換するものであり、オペアンプ１２１ａと、コンデンサ１２１ｂと、スイッチ１２１ｃとを有している。オペアンプ１２１ａの反転入力端子には可動電極１１１、１１２が接続されており、反転入力端子と出力端子との間には、コンデンサ１２１ｂおよびスイッチ１２１ｃが並列に接続されている。

さらに、スイッチ１２１ｃは制御信号発生回路１２４からの切替えタイミングＳ１によって駆動されるようになっており、オペアンプ１２１ａの非反転入力端子にはスイッチ回路１２２を介して、固定電極１１３、１１４に印加された電圧の半分の電圧（すなわち中点電圧、本実施形態では例えば２．５Ｖ）と、この中点電圧とは異なる電圧（本実施形態では例えば４Ｖ）のいずれかが入力されるようになっている。

スイッチ回路１２２は、Ｃ−Ｖ変換回路１２１におけるオペアンプ１２１ａの非反転入力端子に図示しないそれぞれの電圧源からの電圧を入力するものであり、スイッチ１２２ａおよびスイッチ１２２ｂを備えて構成されている。これら各スイッチ１２２ａ、１２２ｂは、制御信号発生回路１２４からの信号Ｓｔに基づいて駆動され、一方が閉じている時には他方が開いている。

信号処理回路１２３は、サンプルホールド回路１２３ａとスイッチキャパシタフィルタ（ＳＣＦ）回路１２３ｂとを有した構成となっている。サンプルホールド回路１２３ａは、制御信号発生回路１２４から入力される信号Ｓ２に基づいて駆動され、Ｃ−Ｖ変換回路１２１の出力をサンプリングして一定期間保持する機能を有している。

また、ＳＣＦ回路１２３ｂは、制御信号発生回路１２４からの信号Ｆ１に基づいて駆動され、サンプルホールド回路１２３ａの出力電圧から所定の周波数帯域の成分のみを取り出して加速度信号として出力する。本実施形態では、ＳＣＦ回路１２３ｂからセンサ部１００の外部に出力される加速度信号を信号処理用（ＶＡ１）およびリファレンス用（ＶＢ１）として出力する。

制御信号発生回路１２４は、固定電極１１３、１１４への電圧印加タイミングを示す信号ＰＷ１、ＰＷ２、スイッチ回路１２２のスイッチの切替えタイミングを示す信号Ｓｔ、スイッチ１２１ｃの切替えタイミングＳ１、サンプルホールド回路１２３ａの制御信号Ｓ２、ＳＣＦ回路１２３ｂの駆動クロック信号Ｆ１を出力するものである。

なお、制御信号発生回路１２４は自己診断機能も備えており、外部から自己診断をオン、オフする信号を入力すると、センサエレメント１１０で検出された加速度について自己診断を行うようになっている。

ノンリニア信号処理回路部２００は、対数変換器２１０と、Ａ／Ｄ変換器２２０と、逆対数増幅出力変換器２３０と、出力変換器２４０とを備えて構成されている。

対数変換器２１０は、センサ部１００のＳＣＦ回路１２３ｂから入力される加速度信号を対数変換する機能を有しており、対数変換回路を備えている。図２は、図１に示される対数変換器２１０に備えられた対数変換回路の一例を示した図である。

図２に示されるように、対数変換器２１０は対数変換回路２１１を備えている。当該対数変換回路２１１には、入力信号を増幅するための差動入力段を構成するトランジスタ２１２ａ、２１２ｂを備えている。当該各トランジスタ２１２ａ、２１２ｂの各ベースはそれぞれ入力端子２１３ａ、２１３ｂに接続され、各コレクタは電流源２１４ａ、２１４ｂを介して電源ＶＣＣに接続されている。また、トランジスタ２１２ａ、２１２ｂの各コレクタは、レベルシフト回路２１５ａ、２１５ｂを介して対数特性を付与するトランジスタ２１６ａ、２１６ｂの各ベースにそれぞれ接続されている。

トランジスタ２１６ａ、２１６ｂの各コレクタはトランジスタ２１２ａ、２１２ｂのエミッタにそれぞれ接続されており、各コレクタの間にインピーダンス素子であるディジェネレーション抵抗２１７が接続されている。また、トランジスタ２１６ａ、２１６ｂのエミッタは互いに結合され、共通のレベルシフト回路２１５cを介して接地電位点ＧＮＤに接続されている。

さらに、トランジスタ２１６ａ、２１６ｂの各ベースは、対数変換回路２１１の出力端子２１８ａ、２１８ｂにそれぞれ接続され、出力端子２１８ａから対数変換された加速度信号の信号処理用信号ＶＡ２が出力され、出力端子２１８ｂから対数変換された加速度信号のリファレンス用信号ＶＢ２が出力される。

このような対数変換回路２１１では、入力端子２１３ａ、２１３ｂに入力された信号処理用およびリファレンス用の各加速度信号は、トランジスタ２１２ａ、２１２ｂにより電圧電流変換され、入力信号電圧に比例したエミッタ電流とされる。そして、各エミッタ電流は、トランジスタ２１６ａ、２１６ｂの各コレクタに流れる。

ここで、トランジスタ２１６ａ、２１６ｂのコレクタ電流とベース・エミッタ間電圧との間にコレクタ電流が対数で表される関係がある。このため、トランジスタ２１６ａ、２１６ｂのコレクタ電流がトランジスタ２１６ａ、２１６ｂのベース・エミッタ間電圧に対数変換された電圧が出力端子２１８ａ、２１８ｂから出力されることとなる。

なお、上記対数変換回路２１１には、必要に応じて電流源２１４ｃ、２１４ｄ、２１４ｅ、２１４ｆが設けられる。このうち、電流源２１４ｃ、２１４ｄは、レベルシフト回路２１５ａ、２１５ｂの動作電流を定めるために設けられる。また、電流源２１４ｅ、２１４ｆを設けることで、トランジスタ２１６ａ、２１６ｂの動作電流をトランジスタ２１２ａ、２１２ｂの動作電流よりも大きくすることができ、対数変換回路２１１の入力インピーダンスを高くすることができる。

Ａ／Ｄ変換器２２０は、対数変換器２１０から入力される信号処理用およびリファレンス用の各加速度信号をＡ／Ｄ変換するものである。図３は、図１に示されるＡ／Ｄ変換器２２０のブロック構成図の一例を示したものである。この図に示されるＡ／Ｄ変換器２２０は、Ｎ個の入力電圧を同時にＡ／Ｄ変換できるものとして構成されている。本実施形態では、信号処理用およびリファレンス用の２つの加速度信号を取り扱うので、例えば２チャンネルで構成されたＡ／Ｄ変換器２２０が採用される。

なお、図３には第１チャンネルと第Ｎチャンネルの構成のみを示し、第２チャンネルから第Ｎ−１チャンネルの構成を省略してある。また、図中にて各チャンネルを区別する場合、例えば（０）や（Ｎ）のように表示してある。

図３に示されるように、Ａ／Ｄ変換器２２０は、チャンネルごとに同一の構成を持つ入力処理回路２２１と、ランプ波形発生回路２２２と、電圧−時間変換回路２２３と、演算回路２２４とを備えて構成されている。また、各チャンネル共通のパルス位相差符号化回路２２５と制御回路２２６とが備えられている。

パルス位相差符号化回路２２５は、全てのチャンネルに共通にリングディレイライン２２５ａとカウンタ２２５ｂを備えており、チャンネルごとに同一の構成を持つカウンタ用Ｄフリップフロップ２２５ｃと、パルスセレクタ用Ｄフリップフロップ２２５ｄと、エンコーダ２２５ｅとを備えている。

入力処理回路２２１は、制御回路２２６から入力される信号ｓｔａｒｔに従って入力電圧ＶＡ２、ＶＢ２をサンプルホールドし、ホールドした入力電圧をより狭い電圧範囲に変換するものである。制御回路２２６から入力される信号ｓｔａｒｔは、Ａ／Ｄ変換の開始を指令する変換制御信号であり、その周期は適切な分解能が得られるようにチャンネルごとに制御回路２２６により設定されている。

ランプ波形発生回路２２２は、制御回路２２６から入力される選択信号ＳＥＬ０〜ＳＥＬＭにより選択された一定の傾きで増加するランプ波形電圧ＶＬを生成するものである。当該ランプ波形電圧ＶＬの選択は、チャンネルごとに制御回路２２６から入力される選択信号ＳＥＬ０〜ＳＥＬＭにより行われる。

電圧−時間変換回路２２３は、入力処理回路２２１から入力された入力電圧ＶＡ２、ランプ波形発生回路２２２から入力されたランプ波形電圧ＶＬ、および制御回路２２６から入力された信号ｓｔａｒｔおよび信号ＰＡに基づいて、信号ＰＢ１と信号ＰＢ２を生成し出力するようになっている。

演算回路２２４は、ランプ波形電圧ＶＬが０Ｖから増加を開始した時に生じる信号ＰＢ１に対するデジタルデータＤＯａ、ランプ波形電圧ＶＬが入力電圧ＶＡ２に一致した時に生じる信号ＰＢ１に対するデジタルデータＤＯｂ、およびランプ波形電圧ＶＬが電源電圧ＶＤＤに一致した時に生じる信号ＰＢ１に対するデジタルデータＤＯｃに基づいて、以下の数式１に従って正規化したＡ／Ｄ変換コードＡＤを取得するものである。

（数式１）
ＡＤ＝（２^ｍ−１）×（ＤＯｂ−ＤＯａ）／（ＤＯｃ−ＤＯａ）
このような演算回路２２４は、Ｄフリップフロップ２２４ａ、２２４ｂ、２２４ｃを備えており、パルス位相差符号化回路２２５から入力されるデジタルデータＴＤＯを順にシフトして保持するように接続されている。これらＤフリップフロップ２２４ａ、２２４ｂ、２２４ｃのクロック端子にはインバータ２２４ｄを介して信号ＰＢ１が入力されるようになっており、信号ＰＢ１のダウンエッジに同期してデータが保持されるようになっている。

また、演算回路２２４は、Ｄフリップフロップ２２４ｂに保持されたデータからＤフリップフロップ２２４ｃに保持されたデータを減算する減算回路２２４ｅと、Ｄフリップフロップ２２４ａに保持されたデータからＤフリップフロップ２２４ｃに保持されたデータを減算する減算回路２２４ｆとを備えている。これら減算回路２２４ｅ、４６の各減算結果データは、それぞれ信号ＰＢ１のアップエッジに同期してＤフリップフロップ２２４ｇ、２２４ｈに保持される。

さらに、演算回路２２４は、Ｄフリップフロップ２２４ｇ、２２４ｈに保持されたデータの除算演算（数式１参照）を行ってＡ／Ｄ変換コードＡＤを求める正規化回路２２４ｉと、信号ｓｔａｒｔに同期してＡ／Ｄ変換コードＡＤを保持し出力するＤフリップフロップ２２４ｊとを備えている。

以上のような構成を有するＡ／Ｄ変換器２２０により、信号処理用およびリファレンス用の各加速度信号がＡ／Ｄ変換される。本実施形態では、Ａ／Ｄ変換された加速度信号ＶＡ２をＤＶＡ、Ａ／Ｄ変換された加速度信号ＶＢ２をＤＶＢとしている。

逆対数増幅出力変換器２３０は、対数変換されＡ／Ｄ変換された加速度信号の逆対数変換を行うものである。図４は、図１に示される逆対数増幅出力変換器２３０のブロック構成図である。なお、図４では、出力変換器２４０も示してある。図４に示されるように、逆対数増幅出力変換器２３０は、減算器２３１と、逆対数変換器２３２と、増幅器２３３と、オフセット加算器２３４と、を備えて構成されている。

減算器２３１は、Ａ／Ｄ変換された信号処理用およびリファレンス用の各加速度信号を入力して各信号の差分をとることで、加速度信号に含まれる対数成分のみを抜き取る機能を有するものである。

逆対数変換器２３２は、減算器２３１で取得された加速度信号の対数成分の逆対数を取得するものである。これにより、対数変換器２１０で対数変換された加速度信号をリニアに戻す。また、増幅器２３３は、逆対数増幅出力変換器２３０から入力された加速度信号を一定の増幅率で増幅するものである。

そして、オフセット加算器２３４は、増幅器２３３で増幅された加速度信号に温度補正、電源電圧補正、バラツキ補正を行うものである。こうして補正された加速度信号が逆対数増幅出力変換器２３０から出力される。

出力変換器２４０は、逆対数増幅出力変換器２３０から入力された加速度信号を外部に出力するためのインターフェースであり、いわゆるＳＰＩインターフェースである。以上が、本実施形態に係るセンサ装置の全体構成である。

次に、上記センサ装置の作動について、図を参照して説明する。まず、センサ部１００にて加速度の検出が行われる。まず、制御信号発生回路１２４から出力される信号Ｓｔがローレベルとされ、オペアンプ１２１ａの非反転入力端子に中点電圧（本実施形態の場合は例えば２．５Ｖ）が印加され、可動電極１１１、１１２が中点電圧とされる。すなわち、センサ部１００に加速度が印加されていない場合、２．５Ｖが出力されることとなる。

続いて、互いに電圧レベルが反転した振幅Ｖ（本実施形態の場合は５Ｖ）を有する信号ＰＷ１、ＰＷ２がそれぞれ制御信号発生回路１２４から出力される。これら信号ＰＷ１、ＰＷ２は、それぞれ一定振幅の矩形波信号である。

すなわち、信号ＰＷ１、ＰＷ２に基づいて固定電極１１３の電位がＶ、固定電極１１４の電位が０とされ、制御信号発生回路１２４からの信号Ｓ１によりスイッチ１２１ｃが開いた状態とされる。これにより、可動電極１１１、１１２の状態に応じた電荷がコンデンサ１２１ｂに蓄積される。

また、コンデンサ１２１ｂに蓄えられた電荷に応じた電圧値がＣ−Ｖ変換回路１２１から出力されると、制御信号発生回路１２４から出力される信号Ｓ２に基づきサンプルホールド回路１２３ａによってＣ−Ｖ変換回路１２１の出力電圧がサンプリングされる。

さらに、信号ＰＷ１、ＰＷ２に基づいて固定電極１１３の電位が０、固定電極１１４の電位がＶとされ、Ｃ−Ｖ変換回路１２１の出力が十分に安定すると、信号Ｓ２に基づきサンプルホールド回路１２３ａによってＣ−Ｖ変換回路１２１の出力電圧がサンプリングされる。

上記のようにサンプリングされた電圧値がサンプルホールド回路１２３ａにて差動演算され、ＳＣＦ回路１２３ｂに出力される。これにより、ＳＣＦ回路１２３ｂでは、信号Ｆ１に基づいて、サンプルホールド回路１２３ａから入力された信号のノイズ除去や温度特性をキャンセルした加速度信号が取得される。当該センサ部１００では、検出される加速度に比例した電圧信号が取得される。

そして、加速度成分を含んだ加速度信号が信号処理用（ＶＡ１）とされ、中点電圧である２．５Ｖの電圧信号がリファレンス用（ＶＢ１）とされてノンリニア信号処理回路部２００の対数変換器２１０にそれぞれ出力される。

続いて、対数変換器２１０では、センサ部１００から入力された信号処理用の加速度信号ＶＡ１とリファレンス用の電圧信号ＶＢ１とがそれぞれ対数変換される。すなわち、各信号ＶＡ１、ＶＢ１が対数変換器２１０にて対数圧縮される。当該対数変換器２１０で加速度信号が対数変換された様子を図５に示す。図５は、加速度に対して比例する電圧値を対数変換する様子を示した図であり、横軸が加速度、縦軸がセンサ部１００の出力電圧（加速度信号ＶＡ１）を示している。

図５に示されるように、センサ部１００から出力される加速度信号ＶＡ１は、加速度に対して比例している。また、加速度に対する加速度信号ＶＡ１が、センサ部１００における検出限界である電源電圧を超えると、取得される加速度信号ＶＡ１は電源電圧の値で飽和してしまう。

しかしながら、加速度に対してリニアに増幅する加速度信号ＶＡ１を対数変換することにより、加速度信号ＶＡ１を飽和させずに取得することができる。すなわち、各信号ＶＡ１、ＶＢ１のダイナミックレンジをリニアに比較して大幅に拡大することができる。上記対数変換器２１０にて対数変換された加速度信号ＶＡ１はＶＡ２とされ、リファレンス用の電圧信号ＶＢ１はＶＢ２とされてそれぞれＡ／Ｄ変換器２２０に入力される。

そして、Ａ／Ｄ変換器２２０では、対数変換器２１０にて対数変換された加速度信号ＶＡ２、リファレンス用の電圧信号ＶＢ２がそれぞれＡ／Ｄ変換される。このＡ／Ｄ変換により、微小な加速度に相当する加速度信号ＶＡ２を高分解能でデジタル化でき、高感度を確保できる。一方で大きな加速度に相当する加速度信号ＶＡ２については既に対数圧縮した信号ＶＡ２をデジタルに変換するために信号歪を発生することなくデジタル化できる。

Ａ／Ｄ変換器２２０にてＡ／Ｄ変換された加速度信号ＶＡ２、リファレンス用の信号ＶＢ２はそれぞれ加速度信号ＤＶＡ、リファレンス用の電圧信号ＤＶＢとされて逆対数増幅出力変換器２４０にそれぞれ入力される。

続いて、当該逆対数増幅出力変換器２３０において、減算器２３１では、Ａ／Ｄ変換された各信号ＤＶＡ、ＤＶＢの差分が演算される。すなわち、減算器２３１によって、Ａ／Ｄ変換器２２０から入力される信号処理用の信号ＤＶＡとリファレンス用の信号ＤＶＢとの差分が演算されることで、信号処理用の信号ＤＶＡから物理量の変化量に相当する信号が取得される。

具体的には、対数変換されＡ／Ｄ変換された加速度信号ＤＶＡには、センサ部１００に加速度が印加されていない場合の電圧２．５Ｖ（中点電圧）が加えられた状態になっている。したがって、減算器２３１によって、加速度信号ＤＶＡから当該中点電圧が減算され、加速度成分のみを含んだ加速度信号が取得される。

この後、加速度成分のみを含んだ加速度信号が逆対数変換器２３２にて逆変換され、リニアであるデジタル信号に復調される。当該復調されたデジタル信号は、増幅器２３３にてデジタル増幅される。この場合、従来の電源電圧の値によるダイナミックレンジの制約はない。そして、デジタル増幅されたデジタル信号は、オフセット加算器２３４にて温度補正、電源電圧補正、バラツキ補正され、逆対数増幅出力変換器２３０から出力される。

出力変換器２４０では、逆対数増幅出力変換器２３０から入力された加速度を示すデジタル信号がＤＯＵＴとしてセンサ装置の外部に出力される。以上のようにして、センサ部１００で検出された加速度がセンサ装置の外部に出力され、車両制御等に用いられることとなる。

以上説明したように、本実施形態では、センサ部１００から出力された信号ＶＡ１、ＶＡ２を対数変換器２１０で対数圧縮した後、Ａ／Ｄ変換器２２０でＡ／Ｄ変換し、逆対数変換器２３２にて対数の逆対数を取得することが特徴となっている。

このように、センサ部１００の出力を対数変換することで、信号ＶＡ１、ＶＡ２のダイナミックレンジをリニアに比較して大幅に拡大することができる。また、図３に示されるＡ／Ｄ変換器２２０にて対数変換器２１０の出力信号ＶＡ２、ＶＢ２をＡ／Ｄ変換することで、出力信号ＶＡ２、ＶＢ２が微小信号であっても高分解能でデジタル化することができ、高Ｓ／Ｎ（高感度）を確保することができる。他方、出力信号ＶＡ２、ＶＢ２が大きな値の信号であっても、対数変換器２１０にて既に対数圧縮した信号をデジタルに変換するため、信号歪を発生することなくデジタル化することができる。

そして、対数変換されＡ／Ｄ変換された信号ＤＶＡ、ＤＶＢを逆対数変換器２３２にて逆対数変換しているので、電源電圧によるダイナミックレンジ制約をなくすことができる。以上のようにして、微小信号におけるＳ／Ｎ確保とダイナミックレンジの大幅な拡大という従来両立困難であった特性の両立を図ることができる。

（他の実施形態）
上記実施形態では、物理量として加速度を検出するようにしているが、他の物理量（例えば角速度等）を検出するようにしても構わない。これに伴い、センサ部１００には、検出したい物理量に応じたセンシング部を備えるようにすれば良い。

ダイナミックレンジの制約がない場合、図１および図４に示される構成から対数変換器２１０および逆対数変換器２３２をそれぞれ削除することでデジタル出力に好適な回路構成を実現することもできる。

上記実施形態に示されるノンリニア信号処理回路部２００は、１チップの半導体チップとして形成されたものを用いることができる。

また、当該ノンリニア信号処理回路部２００は、アクティブ素子としてＭＯＳトランジスタ、アクティブ素子としてＢＩＰトランジスタを用いることができる。

さらに、ノンリニア信号処理回路部２００として、アクティブ素子としてＢＩＰトランジスタとＭＯＳトランジスタとの両方を用いることができる。

本発明の一実施形態に係るセンサ装置のブロック構成図である。 図１に示される対数変換器に備えられた対数変換回路の一例を示した図である。 図１に示されるＡ／Ｄ変換器のブロック構成図の一例を示した図である。 図１に示される逆対数増幅出力変換器のブロック構成図である。 加速度に対して比例する電圧値を対数変換する様子を示した図である。

符号の説明

１００…センサ部、２００…ノンリニア信号処理回路部、２１０…対数変換器、２２０…Ａ／Ｄ変換器、２３２…逆対数変換器、２３１…減算器、２３４…オフセット加算器、２４０…出力変換器。

Claims (8)

1. 物理量を検出してその物理量に応じたレベルの信号を出力するセンサ部（１００）と、前記センサ部から入力される信号を処理する信号処理回路部（２００）と、を備えたセンサ装置であって、
   前記信号処理回路部は、
   前記センサ部から入力される前記信号を対数変換する対数変換器（２１０）と、
   前記対数変換器で対数変換された信号をデジタル化するＡ／Ｄ変換器（２２０）と、
   前記Ａ／Ｄ変換器から入力されるデジタル化された信号を逆対数変換する逆対数変換器（２３２）と、を有していることを特徴とするセンサ装置。
2. 前記センサ部では、当該センサ部に前記物理量が印加されている場合に当該物理量に応じたレベルに相当する信号処理用の信号（ＶＡ１）と、当該センサ部に前記物理量が印加されていない場合に相当するリファレンス用の信号（ＶＢ１）とが出力され、前記対数変換器では、前記信号処理用の信号および前記リファレンス用の信号がそれぞれ対数変換されると共に、前記Ａ／Ｄ変換部では、前記対数変換器から入力される前記信号処理用の信号（ＶＡ２）および前記リファレンス用の信号（ＶＢ２）がそれぞれデジタル化されるようになっており、
   前記信号処理回路部は、前記Ａ／Ｄ変換部から入力される前記信号処理用の信号（ＤＶＡ）と前記リファレンス用の信号（ＤＶＢ）との差分をとることで、前記信号処理用の信号から前記物理量の変化量に相当する信号を取得する減算器（２３１）を有し、
   前記逆対数変換器は、前記減算器にて取得された前記物理量の変化量に相当する信号を逆対数変換するようになっていることを特徴とする請求項１に記載のセンサ装置。
3. 前記信号処理回路部は、前記逆対数変換器から出力される信号のオフセット補正を行うオフセット加算器（２３４）を備えていることを特徴とする請求項１または２に記載のセンサ装置。
4. 前記信号処理回路部は、前記信号を外部に出力するための出力変換器（２４０）を備えていることを特徴とする請求項１ないし３のいずれか１つに記載のセンサ装置。
5. 前記信号処理回路部は、１チップの半導体チップとして形成されることを特徴とする請求項１ないし４のいずれか１つに記載のセンサ装置。
6. 前記信号処理回路部は、アクティブ素子としてＭＯＳトランジスタを用いることを特徴とする請求項１ないし５のいずれか１つに記載のセンサ装置。
7. 前記信号処理回路部は、アクティブ素子としてＢＩＰトランジスタを用いることを特徴とする請求項１ないし５のいずれか１つに記載のセンサ装置。
8. 前記信号処理回路部は、アクティブ素子としてＢＩＰトランジスタとＭＯＳトランジスタとの両方を用いることを特徴とする請求項１ないし５のいずれか１つに記載のセンサ装置。

Images